ITTO980961A1 - Dispositivo e metodo di programmazione di celle di memoria nonvolatile con generazione automatica della tensione di programmazione. - Google Patents
Dispositivo e metodo di programmazione di celle di memoria nonvolatile con generazione automatica della tensione di programmazione. Download PDFInfo
- Publication number
- ITTO980961A1 ITTO980961A1 IT1998TO000961A ITTO980961A ITTO980961A1 IT TO980961 A1 ITTO980961 A1 IT TO980961A1 IT 1998TO000961 A IT1998TO000961 A IT 1998TO000961A IT TO980961 A ITTO980961 A IT TO980961A IT TO980961 A1 ITTO980961 A1 IT TO980961A1
- Authority
- IT
- Italy
- Prior art keywords
- voltage
- node
- memory cell
- value
- terminal
- Prior art date
Links
- 230000015654 memory Effects 0.000 title claims description 55
- 238000000034 method Methods 0.000 title claims description 22
- 230000010287 polarization Effects 0.000 claims description 3
- 230000008569 process Effects 0.000 description 7
- 239000002784 hot electron Substances 0.000 description 5
- 238000010586 diagram Methods 0.000 description 4
- 239000000243 solution Substances 0.000 description 4
- 230000000875 corresponding effect Effects 0.000 description 3
- 230000007423 decrease Effects 0.000 description 3
- 238000002347 injection Methods 0.000 description 3
- 239000007924 injection Substances 0.000 description 3
- 230000000694 effects Effects 0.000 description 2
- 230000004048 modification Effects 0.000 description 2
- 238000012986 modification Methods 0.000 description 2
- 230000001052 transient effect Effects 0.000 description 2
- 238000012795 verification Methods 0.000 description 2
- 230000002596 correlated effect Effects 0.000 description 1
- 230000001419 dependent effect Effects 0.000 description 1
- 238000001514 detection method Methods 0.000 description 1
- 230000005684 electric field Effects 0.000 description 1
- 230000006870 function Effects 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- 238000005036 potential barrier Methods 0.000 description 1
- 230000009467 reduction Effects 0.000 description 1
Classifications
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C16/00—Erasable programmable read-only memories
- G11C16/02—Erasable programmable read-only memories electrically programmable
- G11C16/06—Auxiliary circuits, e.g. for writing into memory
- G11C16/10—Programming or data input circuits
- G11C16/12—Programming voltage switching circuits
Landscapes
- Read Only Memory (AREA)
Description
D E S C R I Z I O N E
del brevetto per invenzione industriale
La presente invenzione si riferisce ad un dispositivo e ad un metodo di programmazione di celle di memoria non volatile con generazione automatica della tensione di programmazione.
Come è noto, la programmazione di celle di memoria non volatile, ad esempio di tipo flash o'EEPROM, si basa sul fenomeno dell'iniezione di elettroni caldi, secondo il quale elettroni sufficientemente energetici vengono intrappolati nella regione di porta flottante della cella di memoria da programmare.
A tale scopo, fra i terminali di pozzo e di sorgente della cella da scrivere viene applicata un'elevata tensione, in modo da fornire agli elettroni in moto fra tali terminali un'energia sufficiente a superare la barriera di potenziale dell'ossido. Contemporaneamente, forzando sul terminale di porta un potenziale superiore al potenziale del terminale di pozzo, si crea un campo elettrico che attira gli elettroni verso la regione di porta flottante attraverso lo strato di ossido interposto fra la regione di porta flottante stessa e la regione di canale. Gli elettroni così intrappolati determinano la modifica della tensione di soglia della cella.
Il fenomeno dell'iniezione di elettroni caldi è, per sua natura, non controllato e non ripetibile con precisione; al fine di ottenere una programmazione accurata della cella, è dunque necessario utilizzare metodi di programmazione e/o dispositivi di controllo che permettano di interrompere il procedimento di scrittura quando è stato raggiunto il valore di tensione di soglia desiderato.
A tale scopo, sono note diverse metodologie di programmazione delle celle di memoria non volatile.
Secondo una prima soluzione, la programmazione viene effettuata fornendo al terminale di porta della cella una pluralità di impulsi di programmazione (fase di scrittura) e leggendo la tensione di soglia dopo ciascun impulso (fase di verifica o "verify"). Il processo di programmazione viene interrotto quando il valore di tensione di soglia letto durante la fase di verifica è pari al valore di tensione di soglia desiderato.
Tale soluzione presenta tuttavia lo svantaggio che le fasi di scrittura e di verifica richiedono circuiti distinti e non possono essere eseguite contemporaneamente. Inoltre, il passaggio fra le configurazioni di scrittura e di verifica comporta transitori che si devono esaurire, prima che possa iniziare l'esecuzione della fase di lettura o scrittura successiva. Pertanto, i tempi di programmazione richiesti sono lunghi. In aggiunta, la presenza di differenti circuiti di lettura e di scrittura comporta un notevole ingombro del dispositivo. Inoltre, il circuito di scrittura deve includere dispositivi per la generazione di una tensione a rampa, necessaria per la polarizzazione del terminale di porta di controllo; a tale scopo generalmente viene utilizzato un convertitore digitale-analogico (DAC), il quale a sua volta determina un incremento dell'area richiesta.
Una seconda soluzione (descritta nella domanda di brevetto europeo 97830477.2 del 29.9.97) è basata sul circuito illustrato in figura 1. In tale circuito, una cella di memoria 1, che riceve ad un terminale di porta una tensione VG, è collegata con un proprio terminale di pozzo ad un nodo 2, attraverso un primo transistore di polarizzazione 3. Il nodo 2 è collegato ad un circuito a specchio di corrente 4, formato da transistori 5 e 6. Il transistore 6 è collegato ad un transistore di uscita 7 attraverso un secondo transistore di polarizzazione 8. I transistori di polarizzazione 2 e 8 presentano rispettivi terminali di porta collegati fra loro e ad una tensione di polarizzazione VB. Un amplificatore operazionale 9 presenta un ingresso invertente collegato al nodo 3, un ingresso non invertente collegato al terminale di pozzo del transistore 6 ed un'uscita collegata con il terminale di porta del transistore di uscita 7. La ten-sione dell'uscita dell'amplificatore operazionale 9 è indicata con Vo.
All'inizio della fase di programmazione, ai terminali di porta dei transistori di polarizzazione 2 e 8 viene fornita una elevata tensione VB (pari, ad esempio, a 8 V), mentre al terminale di porta della cella da programmare 1 viene fornita una elevata tensione VG (ad es.
12 V). In queste condizioni si verifica l'iniezione di elettroni caldi nella regione di porta flottante della cella 1, la cui tensione di soglia aumenta. Di conseguenza, la corrente If fluente nella cella 3 diminuisce, mentre aumenta il potenziale del nodo 3. Per effetto dell'amplificatore operazionale 9, la tensione del terminale di porta del transistore di uscita 7 diminuisce e perciò diminuisce anche la corrente I·? fluente nel transistore 7 stesso. Durante la fase di programmazione, le correnti If e I7 non sono uguali, ma sono comunque fra loro correlate; grazie a tale correlazione, la tensione di uscita Vo risulta, istante per istante, linearmente dipendente dalla tensione di soglia della cella 1 e perciò fornisce una lettura del valore istantaneo della tensione di soglia. Il processo di scrittura viene interrotto quando il valore istantaneo della tensione di soglia raggiunge il valore desiderato.
In questo caso, è svantaggioso il fatto che il rilevamento della tensione di soglia istantanea attraverso la lettura della tensione Vo risulta accurata e affidabile solo per valori medio-bassi della tensione pozzosorgente della cella 1. Dal momento che la tensione pozzo-sorgente cresce durante il processo di scrittura, il metodo descritto può essere utilizzato soltanto durante una prima fase del processo stesso; successivamente, è necessario ricorrere al metodo tradizionale eseguendo cicli di scrittura e verifica per completare la programmazione della cella. Pertanto, anche se il tempo di scrittura viene ridotto, la soluzione presentata comporta comunque un certo numero di transitori di passaggio fra le configurazioni di scrittura e di verifica. Inoltre, è richiesto un apposito circuito di scrittura per l'esecuzione dei cicli di scrittura e perciò l'ingombro del dispositivo rimane considerevole.
Scopo della presente invenzione è risolvere gli inconvenienti descritti.
Secondo la presente invenzione vengono pertanto realizzati un metodo e un dispositivo di programmazione di una cella di memoria di tipo non volatile, come definiti nelle rivendicazioni 1 e, rispettivamente 10.
Per una migliore comprensione dell'invenzione, ne viene ora descritta una forma di realizzazione, a puro titolo di esempio non limitativo e con riferimento ai disegni allegati, nei quali:
- la figura 1 è uno schema elettrico semplificato di una parte di un dispositivo di programmazione di celle di memoria non volatile di tipo noto;
- la figura 2 è uno schema elettrico di un dispositivo di programmazione e lettura di celle di memoria non volatile realizzato secondo la presente invenzione; e
- la figura 3 è uno schema a blocchi di un metodo di programmazione di celle di memoria non volatile realizzato secondo la presente invenzione.
Con riferimento alla figura 2, è indicato con 10 un circuito di lettura e scrittura di celle di memoria non volatile (indicato nel seguito semplicemente come circuito R/W 10) appartenente ad un dispositivo integrato 50, tipicamente una memoria e comprendente un primo ed un secondo ramo 11, 20.
Il primo ramo 11 del circuito R/W 10 comprende un generatore di corrente programmabile 13 connesso con un nodo 14 ed avente un terminale di controllo 13a ricevente un primo segnale di comando Si da un'unità di controllo 35 in modo da fornire una corrente IR che può al-ternativamente assumere un primo ed un secondo valore, ad esempio pari a circa 5 μΑ e 400 μΑ. Al nodo 14 è inoltre collegato un terminale di pozzo di un primo transistore 15, formante, con un secondo transistore 16, un circuito a specchio di corrente 17. Entrambi i transistori 15 e 16 sono di tipo PMOS e presentano terminali di sorgente collegati entrambi ad una linea di alimentazione 18, fornente una tensione di alimentazione Vs, e terminali di porta collegati fra loro.
Il secondo ramo 20 del circuito R/W 10 comprende, oltre al secondo transistore 16, un transistore di polarizzazione 21,.di tipo NMOS. Il transistore di polarizzazione 21 presenta terminale di pozzo collegato al terminale di pozzo del secondo transistore 16 ed ad un nodo 22 e terminale di sorgente collegato (attraverso circuiti di selezione noti, non illustrati) al terminale di pozzo 30b di una cella di memoria 30. Il transistore di polarizzazione 21, inoltre, presenta un terminale di porta 21a collegato ad un primo generatore di tensione 36, di tipo programmabile, avente un ingresso 36a rice-vente un secondo segnale di comando s2 dall'unità di controllo 35 in modo da fornire una tensione VIN che può alternativamente assumere un primo ed un secondo valore, ad esempio pari a 1,2 V e 10 V.
Un primo amplificatore operazionale 24 presenta ingresso invertente collegato con un secondo generatore di tensione 25, fornente una tensione di riferimento VR pari ad esempio a 5 V, ingresso non invertente collegato con il nodo 14 ed uscita 24a collegata con i terminali di porta dei transistori 15 e 16.
Un secondo amplificatore operazionale 26 presenta ingresso invertente collegato con il nodo 14, ingresso non invertente collegato al nodo 22 ed uscita collegata ad un nodo 37 e fornente una tensione di porta VPCx.
La cella di memoria 30 presenta infine terminale di sorgente 30a collegato a massa e terminale di porta 30c collegato con il nodo 37.
In questo modo, l'amplificatore operazionale 26, la cella di memoria 30 e il transistore di polarizzazione 21 formano un anello di retroazione 31.
In fase di lettura, il generatore di corrente 13, su comando del primo segnale Si fornito dall'unità di controllo 35, forza nel ramo 11 il primo valore della corrente IR, nell'esempio considerato pari a 5 μΑ, mentre il generatore di tensione 36, su comando del secondo segnale s2 fornito dall'unità di controllo 35, polarizza il terminale di porta 21a del transistore di polarizzazione 21 al primo valore di VIN (nell'esempio 1,2 V). Di conseguenza, il potenziale del terminale di pozzo 30b della cella di memoria 30 (pari a VIN meno la caduta sorgente-porta del transistore di polarizzazione 21) viene mantenuto ad un valore sufficientemente basso perché la cella di memoria stessa operi in zona lineare e venga evitato il cosiddetto fenomeno del "soft writing", ossia della scrittura indesiderata della cella durante la fase di lettura.
Il primo amplificatore operazionale 24, all'equilibrio, impone che la tensione del nodo 14 assuma il valore della tensione di riferimento VR (5 V); analogamente, il secondo amplificatore operazionale 26 forza allo stesso valore la tensione del nodo 22. Di conseguenza, i transistori· 15 e 16 presentano uguali cadute portasorgente e pozzo-sorgente e portano la stessa corrente; pertanto, nel transistore di polarizzazione 21 e nella cella di memoria 30 fluisce una corrente I2o uguale alla corrente IR del ramo 11.
Inoltre, come è noto, la corrente If fluente nella cella di memoria 30, pari alla corrente I20, è data dalla seguente espressione:
(1)
in cui Kf è una costante legata al processo di fabbricazione, (W/L)f è il rapporto dimensionale larghezza/lunghezza, Vth£ è la tensione di soglia, VDSf è la caduta di tensione pozzo-sorgente e il termine (VPCX-Vthf) è l'overdrive della cella di memoria 30.
Nelle condizioni di polarizzazione imposte, il termine VDsf/2 risulta trascurabile rispetto al termine (VPCX -Vthf) e la (1) si riduce a:
(2)
Inoltre, il transistore di polarizzazione 21 opera in saturazione e, quindi, la corrente fluente attraverso di esso (di valore pari a 120) è data dalla seguente espressione :
()
Nella (3), a parte i pedici, i simboli hanno il significato già illustrato e VGS21 è la caduta portasorgente del transistore di polarizzazione 21.
Dal momento che la corrente I20 è uguale a IR, essa è costante, per cui è anche costante il valore della tensione VGS21, come si può ricavare dalla (4)
( 4 )
Di conseguenza,<' >anche la tensione pozzo-sorgente della cella 30, il cui valore è dato dall'equazione
(5)
risulta essere costante.
Ne consegue che la tensione di porta VPCX della cella di memoria 30 dipende linearmente dalla sua tensione di soglia Vth. Infatti, dalla (2) si ricava l'equazione
( 6)
nella quale il secondo addendo è costante, in base a quanto sopra indicato.
Durante la fase di programmazione, su comando dei segnali S1 e s2 forniti dall’unità di controllo 35, il generatore di corrente 13 impone nel ramo 11 il secondo valore della corrente IR (circa 400 μΑ), e la tensione VIN viene portata al suo secondo valore (10 V).
Analogamente a prima, per effetto degli amplificatori operazionali 24 e 26, i nodi 14 e 22 vengono mantenuti alla tensione VR (5 V), i transistori 15 e 16 sono attraversati da uguali correnti e le correnti IR e I20 hanno pari valore.
In questa fase, la tensione VIN sul terminale di porta 21a del transistore di polarizzazione 21 è molto superiore alla tensione sul terminale di pozzo del transistore di polarizzazione 21 (precisamente, è pari circa al doppio). Per questo motivo, il transistore di polarizzazione 21 si comporta come un interruttore chiuso e la caduta di tensione fra i suoi terminali di pozzo e di sorgente risulta trascurabile.
Pertanto, in questa fase, la tensione sul terminale di pozzo 30b della cella di memoria 30 è sostanzialmente uguale alla tensione sul nodo 22. La tensione pozzosorgente della cella di memoria 30 (circa 5 V) è quindi sufficiente' a generare elettroni caldi. Contemporaneamente, la presenza dell'anello di retroazione 31 fa sì che la tensione VPCx si porti ad un valore tale da mantenere la corrente If forzata nel ramo 20. Di conseguenza, nella cella di memoria 30 ha inizio la scrittura, per iniezione di elettroni caldi.
Come descritto in "Technological and design constraints for multilevel flash memories" di C. Calligaro, A. Manstretta, A. Modelli, G. Torelli, Proceedings of International Conference on Electronic Circuits and Systems, Rodes, Grecia, pp. 1003-1008, in fase di scrittura, dopo l'esaurimento di un transitorio iniziale, la derivata temporale della tensione di soglia dipende dalla differenza fra la tensione porta-sorgente e il valore attuale della tensione di soglia. In altri termini, per la cella di memoria 30 vale la relazione:
(7)
dove la funzione /, è strettamente crescente.
Anche la corrente di pozzo If, nelle condizioni descritte, dipende dalla differenza fra la tensione portasorgente e il valore attuale della tensione di soglia in base all'equazione:
(8)
dove f2 è anch'essa strettamente crescente.
Dato che la corrente If della cella di memoria 30 è costante, dalla (8) si ricava
(9)
in cui Ci è una prima costante.
Di conseguenza, dalla (7) risulta che anche la derivata temporale della tensione di soglia è costante e, pertanto, la tensione di soglia varia linearmente nel tempo secondo la relazione:
(10)
nella quale Vthfo è la tensione di soglia al termine del transitorio iniziale, t il tempo e C2 è una seconda costante che rappresenta la pendenza di Vthf.
Infine, dalla (9) si osserva che anche la tensione di porta VPCx della cella di memoria 30 cresce linearmente nel tempo realizzando una rampa con pendenza uguale alla pendenza della tensione di soglia. Per tale ragione, la lettura delle variazioni della tensione di porta Vpcx fornisce una misura accurata e affidabile delle variazioni della tensione di soglia Vthf e può essere utilizzata per decidere quando interrompere la fase di programmazione, secondo quanto descritto qui di seguito in dettaglio, con riferimento allo schema a blocchi di figura 3.
Inizialmente, viene acquisito dall'esterno il valore desiderato in lettura VPCXT per la tensione di porta Vpcx corrispondente ad un valore di soglia finale desiderato VthT (blocco 100); quindi il circuito R/W 10 viene polarizzato in configurazione di lettura (in cui la corrente IR del ramo 11 e la tensione VIN assumono ciascuno il rispettivo primo valore, blocco 105); e viene letto il valore iniziale VPCXO della tensione di porta VPCX (blocco 110), corrispondente ad una situazione di cella di memoria 30 da programmare.
Successivamente, viene calcolato il valore dell'incremento ΔVPCX della tensione di porta che deve essere ottenuto per raggiungere il valore desiderato in lettura VPCXT in base alla relazione:
(11)
(blocco 120). In base alla (6) e alla (9), tale incremento AVPCX è pari all'incremento AVth della tensione di soglia della cella di memoria 30, necessario per raggiungere il valore di soglia finale desiderato Vthi.
In seguito, il circuito R/W 10 viene polarizzato in configurazione di scrittura (blocco 130), portando la corrente IR nel ramo 11 e la tensione VIN al rispettivo secondo valore. Quindi, viene lasciato trascorrere un prefissato intervallo di tempo T, determinato sperimentalmente (ad esempio pari a 0,2 μs) (blocco 140), durante il quale si esauriscono i transitori e la tensione di soglia Vthf inizia a crescere linearmente. L'incremento che si verifica in questa fase nella tensione di soglia Vthf è trascurabile rispetto ai valori delle variazioni AVth normalmente richiesti.
Al termine dell'intervallo dì tempo T viene letto e memorizzato un nuovo valore VPCXi della tensione di porta VPCX (blocco 150). Dal momento che la tensione di soglia Vthf è rimasta sostanzialmente invariata, il valore VPCX1 corrisponde ancora alla situazione di cella di memoria 30 da programmare, ma risulta diverso dal valore VPCXo acquisito in configurazione di lettura poiché le condizioni di polarizzazione del circuito R/W 10 sono varia-
In seguito, viene calcolato il valore finale VPcx2 della tensione di porta VPCX in base all'equazione:
( 12 )
corrispondente al valore di soglia finale desiderato VthT, blocco 155.
Segue una fase iterativa di lettura della tensione di porta VPCXC (blocco 160) e verifica se essa ha raggiunto il valore finale VPCX2 (blocco 170).
In caso positivo (uscita SI dal blocco 170), il processo di programmazione viene interrotto (blocco 180); in caso contrario (uscita NO), si torna al blocco 160.
Il metodo e il dispositivo descritti presentano i seguenti vantaggi. In primo luogo, il dispositivo descritto è in grado di generare automaticamente, attraverso l'anello di retroazione 31, la tensione a rampa necessaria sul terminale di porta 30c della cella di memoria 30, durante la programmazione, come richiesto per la programmazione a corrente di pozzo costante. Ciò consente di eliminare il generatore di rampa apposito, necessario nei circuiti tradizionali, riducendo quindi le dimensioni del dispositivo 50.
Inoltre, durante tutto il processo di programmazione della cella di memoria 30, l'incremento della tensione di soglia Vthf può essere monitorato in modo accurato e affidabile attraverso la tensione di porta VPCX, consentendo quindi di interrompere la procedura di programmazione quando è stata raggiunta la tensione di soglia desiderata. Di conseguenza, non vi è più la necessità di ricorrere a cicli di scrittura e verifica e il metodo risulta estremamente veloce, oltre che preciso.
Dato che le fasi di lettura e di programmazione sono entrambe eseguite dal circuito R/W 10, non occorre includere nel dispositivo 50 due circuiti separati per la lettura e la scrittura, con notevole riduzione dell'ingombro del dispositivo 50 stesso.
Nel dispositivo 50, non è più necessario prevedere un regolatore di tensione da 5 V, dato che i potenziali dei nodi 14 e 22 e, in fase di scrittura, il potenziale del terminale di pozzo 30b della cella di memoria 30 sono fissati dagli amplificatori operazionali 24 e 26 e dato che sull'ingresso invertente del primo amplificatore operazionale 24 viene fornita solamente una tensione di riferimento.
Risulta infine evidente che al metodo e al dispositivo descritti possono essere apportate modifiche e varianti, senza uscire dall'ambito del concetto inventivo. Ad esempio, il primo e il secondo transistore 15, 16 possono presentare sia uguali dimensioni, sia dimensioni differenti; in particolare, il primo transistore 15 può essere realizzato più piccolo del secondo transistore 16, riducendo in tal modo la corrente IR fluente nel primo ramo 11 e quindi il consumo del circuito R/W 10.
Claims (11)
- R I V E N D I C A Z I O N I 1.. Dispositivo di programmazione di una cella di memoria (30) di tipo non volatile avente un primo terminale (30b) ed un terminale .di controllo (30c), comprendente un circuito a specchio di corrente (17) definente un primo ed un secondo nodo (14, 22), detto primo terminale (30b) di detta cella di memoria (30)8 essendo collegato a detto secondo nodo (22), caratterizzato dal fatto di comprendere: - mezzi di retroazione negativa (26) aventi un primo ed un secondo ingresso ed un'uscita, detti primo e secondo ingresso di detti mezzi di retroazione negativa essendo collegati a detti primo (14) e, rispettivamente secondo (22) nodo, detta uscita di detti mezzi di retroazione negativa essendo collegata a detto terminale di controllo (30c) di detta cella di memoria; - un generatore di corrente costante (13) collegato a detto primo nodo (14); e - mezzi a generatore di tensione di riferimento (24, 25) collegati a detto primo nodo.
- 2. Dispositivo secondo la rivendicazione 1, caratterizzato dal fatto che detti mezzi di retroazione negativa comprendono un primo amplificatore operazionale (26).
- 3. Dispositivo secondo la rivendicazione 2, caratterizzato dal fatto che detto primo ingresso di detti mezzi di retroazione negativa è un ingresso invertente e detto secondo ingresso di detti mezzi di retroazione negativa è un ingresso non invertente di detto primo amplificatore operazionale (26).
- 4. Dispositivo secondo una qualsiasi delle rivendicazioni precedenti, caratterizzato dal fatto che detto circuito a specchio di corrente (17) comprende un primo (15) ed un secondo (16) transistore collegati fra una linea di alimentazione (18) e detti primo e, rispettivamente, secondo nodo (14, 22) ed aventi rispettivi terminali di controllo collegati reciprocamente.
- 5. Dispositivo secondo la rivendicazione 4, caratterizzato dal fatto che detti mezzi a generatore di tensione di riferimento (24, 25) comprendono un secondo amplificatore operazionale (24) avente un primo ingresso collegato a detto primo nodo (14), un secondo ingresso collegato ad un generatore di tensione prefissata (25) ed un'uscita collegata a detti terminali di controllo di detti primo ed secondo transistore (15, 16).
- 6. Dispositivo secondo una qualsiasi delle rivendicazioni precedenti, caratterizzato dal fatto di comprendere mezzi di comando lettura/scrittura (21, 35, 36) di detta cella di memoria.
- 7. Dispositivo secondo la rivendicazione 6, caratterizzato dal fatto che detti mezzi di comando lettura/scrittura (21, 35, 36) comprendono mezzi di polarizzazione (21, 36) interposti fra detto secondo nodo (22) e detto primo terminale (30b) di detta cella di memoria (30), detti mezzi di polarizzazione (21, 36) essendo commutabili tra una prima condizione di lavoro, in cui detti mezzi di polarizzazione mantengono detto primo terminale (30b) di detta cella di memoria ad una tensione-prefissata, ed una seconda condizione di lavoro, in cui detti mezzi di polarizzazione mantengono detto primo terminale di detta cella di memoria ad una tensione prossima ad una tensione di detto secondo nodo (22); dal fatto che detto generatore di-corrente (13) è commutabile tra una prima condizione di lavoro, in cui detto generatore di corrente genera un primo valore di corrente, ed una seconda condizione di lavoro, in cui detto generatore di corrente genera un secondo valore di corrente maggiore di detto primo valore.
- 8. Dispositivo secondo la rivendicazione 7, caratterizzato dal fatto che detti mezzi di comando lettura/scrittura (21, 35, 36) comprendono mezzi di controllo (35) atti a generare un primo ed un secondo segnale di comando (s1, s2) per detto generatore di corrente (13) e, rispettivamente, detti mezzi di polarizzazione (21, 36) per portare selettivamente entrambi detti mezzi di polarizzazione (21) e detto generatore di corrente (13) in detta prima rispettiva condizione di lavoro o entrambi detti mezzi di polarizzazione e detto generatore di corrente in detta seconda rispettiva condizione di lavoro.
- 9. Dispositivo secondo la rivendicazione 7 o 8, caratterizzato dal fatto che detti mezzi di polarizzazione (21, 36) comprendono un transistore MOS (21) ed un generatore di tensione programmabile (36); detto transistore MOS (21) avendo un primo ed un secondo terminale collegati a detto secondo nodo (22) e, rispettivamente, a detto primo terminale (30b) di detta cella di memoria (30) ed un terminale di controllo collegato a detto generatore di tensione programmabile (36).
- 10. Metodo di programmazione di una cella di memoria (30) di tipo non volatile avente un primo terminale (30b) ed un terminale di controllo (30c), comprendente un circuito a specchio di corrente (17) definente un primo ed un secondo nodo (14, 22), detto primo terminale (30b) di detta cella di memoria (30) essendo collegato a detto secondo nodo (22), caratterizzato dal fatto di comprendere le fasi di: - alimentare una corrente costante di programmazione (IR) a detto primo nodo (14); - specchiare detta corrente costante a detto secondo nodo (22); - polarizzare detto primo terminale (30b) di detta cella di memoria (30) ad una tensione di programmazione; - generare una retroazione negativa fra detto secondo nodo (22) e detto terminale di controllo (20c) di detta cella di memoria (30) in modo da generare automaticamen-te una tensione a rampa (VPCX) su detto terminale di controllo di detta cella di memoria.
- 11. Metodo secondo la rivendicazione 10, caratterizzato dal fatto di comprendere le fasi di: - alimentare (105) una corrente avente un primo valore a detto primo nodo (14); - specchiare detta corrente avente detto primo valore a detto secondo nodo (22); - polarizzare detto primo terminale (30b) di detta cella di memoria (30) ad una tensione di lettura minore di detta tensione di programmazione; - generare una retroazione negativa fra detto secondo nodo (22) e detto terminale di controllo (30c) di detta cella di memoria (30); - rilevare (110) un primo valore di tensione presente su detto terminale di controllo di detta cella di memoria; - determinare (120) un valore di incremento di tensione desiderata (ΔνΡΟX) ; - alimentare (130) a detto primo nodo una corrente avente un secondo valore maggiore di detto primo valore; - specchiare detta corrente avente detto secondo valore a detto secondo nodo (22); - polarizzare detto primo terminale (30b) di detta cella di memoria (30) a detta tensione di programmazione; - generare una retroazione negativa fra detto secondo nodo e detto terminale di controllo (30c) di detta cella di memoria; - rilevare (150) un secondo valore di tensione (VPCX1) presente su detto terminale di controllo di detta cella di memoria; calcolare (155) un terzo valore di tensione (VPCX2) pari alla somma di detto secondo valore di tensione e detto valore di incremento; - rilevare (160) un quarto valore di tensione (VPCXC) presente su detto terminale di controllo di detta cella di memoria; - qualora detto quarto valore di tensione sia pari a detto terzo valore di tensione (170), interrompere detta corrente ed eliminare detta tensione di programmazione. 13. Dispositivo e metodo di programmazione di una cella di memoria di tipo non volatile, sostanzialmente come descritti con riferimento alle figure annesse.
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| IT1998TO000961A IT1305181B1 (it) | 1998-11-13 | 1998-11-13 | Dispositivo e metodo di programmazione di celle di memoria nonvolatile con generazione automatica della tensione di programmazione. |
| US09/438,232 US6466481B1 (en) | 1998-11-13 | 1999-11-12 | Device and method for programming nonvolatile memory cells with automatic generation of programming voltage |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| IT1998TO000961A IT1305181B1 (it) | 1998-11-13 | 1998-11-13 | Dispositivo e metodo di programmazione di celle di memoria nonvolatile con generazione automatica della tensione di programmazione. |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| ITTO980961A1 true ITTO980961A1 (it) | 2000-05-13 |
| IT1305181B1 IT1305181B1 (it) | 2001-04-10 |
Family
ID=11417182
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| IT1998TO000961A IT1305181B1 (it) | 1998-11-13 | 1998-11-13 | Dispositivo e metodo di programmazione di celle di memoria nonvolatile con generazione automatica della tensione di programmazione. |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US6466481B1 (it) |
| IT (1) | IT1305181B1 (it) |
Families Citing this family (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP4663094B2 (ja) * | 2000-10-13 | 2011-03-30 | 株式会社半導体エネルギー研究所 | 半導体装置 |
| JP2004335026A (ja) * | 2003-05-09 | 2004-11-25 | Sharp Corp | 電気的にプログラム可能でかつ電気的に消去可能な半導体記憶装置 |
| KR100618836B1 (ko) * | 2004-06-19 | 2006-09-08 | 삼성전자주식회사 | 반도체 메모리 장치 및 반도체 메모리 장치의 프로그래밍방법 |
| TWI288931B (en) * | 2004-06-19 | 2007-10-21 | Samsung Electronics Co Ltd | Phase-change memory element driver circuits using measurement to control current and methods of controlling drive current of phase-change memory elements using measurement |
| CN100514495C (zh) * | 2005-01-20 | 2009-07-15 | 义隆电子股份有限公司 | 应用在非挥发性分离栅存储器的写入操作电路及方法 |
| US7656710B1 (en) | 2005-07-14 | 2010-02-02 | Sau Ching Wong | Adaptive operations for nonvolatile memories |
| JP4408935B2 (ja) * | 2008-02-07 | 2010-02-03 | 日本テキサス・インスツルメンツ株式会社 | ドライバ回路 |
| US8866512B2 (en) * | 2011-02-18 | 2014-10-21 | System General Corp. | Feedback terminal of power converter having programming function for parameter setting |
| US10734083B2 (en) | 2017-10-13 | 2020-08-04 | Ememory Technology Inc. | Voltage driver for memory |
| WO2023019497A1 (en) * | 2021-08-19 | 2023-02-23 | Yangtze Advanced Memory Industrial Innovation Center Co., Ltd | Memory device and controlling method thereof |
Family Cites Families (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5748534A (en) * | 1996-03-26 | 1998-05-05 | Invox Technology | Feedback loop for reading threshold voltage |
| US5841695A (en) * | 1997-05-29 | 1998-11-24 | Lsi Logic Corporation | Memory system using multiple storage mechanisms to enable storage and retrieval of more than two states in a memory cell |
| US6194967B1 (en) * | 1998-06-17 | 2001-02-27 | Intel Corporation | Current mirror circuit |
-
1998
- 1998-11-13 IT IT1998TO000961A patent/IT1305181B1/it active
-
1999
- 1999-11-12 US US09/438,232 patent/US6466481B1/en not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| IT1305181B1 (it) | 2001-04-10 |
| US6466481B1 (en) | 2002-10-15 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN100468567C (zh) | 用于在低电源电压操作中产生参考电压的浮动栅极模拟电压电平移位电路和方法 | |
| US7737765B2 (en) | Fast start charge pump for voltage regulators | |
| US7362084B2 (en) | Fast voltage regulators for charge pumps | |
| US6026023A (en) | Non-volatile semiconductor memory | |
| KR20030014367A (ko) | 자동 기준셀 트리밍 검증 | |
| JPH0528777A (ja) | 不揮発性半導体記憶装置 | |
| KR101256911B1 (ko) | 전압 발생 회로 | |
| ITTO980961A1 (it) | Dispositivo e metodo di programmazione di celle di memoria nonvolatile con generazione automatica della tensione di programmazione. | |
| CN100562944C (zh) | 在非易失性存储元件中减少编程干扰的装置及其方法 | |
| CN111681688B (zh) | 低电压敏感放大器的钳位电路 | |
| EP1588377B1 (en) | Differential dual floating gate circuit and method for programming | |
| JP5191834B2 (ja) | 半導体不揮発性記憶装置 | |
| JP6389622B2 (ja) | 過充電防止回路 | |
| TWI690934B (zh) | 電流電壓轉換電路、基準電壓產生電路及非揮發性半導體存儲裝置 | |
| US7532515B2 (en) | Voltage reference generator using big flash cell | |
| JP6506968B2 (ja) | 電圧検出器 | |
| CN103971737B (zh) | 闪存及其相关编程方法 | |
| US20040145945A1 (en) | Tunnel device level shift circuit | |
| US6829164B2 (en) | Differential floating gate circuit and method for programming | |
| CN100407576C (zh) | 双传导编程期间的模拟浮动栅电压检测 | |
| US6621737B2 (en) | Circuit and associated method for the erasure or programming of a memory cell | |
| EP1588374B1 (en) | Floating gate analog voltage feedback circuit | |
| US6049480A (en) | Circuit for performing auto-verifying program on non-volatile memory device | |
| US6535429B2 (en) | Reading circuit for a memory cell | |
| US7583107B2 (en) | Sense amplifier circuit for low voltage applications |