JP2000003444A

JP2000003444A - パターンマッチング方法

Info

Publication number: JP2000003444A
Application number: JP10166600A
Authority: JP
Inventors: Chie Shishido; 千絵宍戸; Mitsunobu Isobe; 光庸磯部; Yuji Takagi; 裕治高木; Shunji Maeda; 俊二前田
Original assignee: Hitachi Ltd
Current assignee: Hitachi Ltd
Priority date: 1998-06-15
Filing date: 1998-06-15
Publication date: 2000-01-07

Abstract

(57)【要約】【課題】演算量が少ない相関係数の算出方法を考案する
ことにより、パターンの空間周波数による制限を受け
ず、かつ、高速度の処理が求められる用途にも適用可能
なパターンマッチング方法を提供する。【解決手段】本発明は、観測画像および参照画像に対し
て所定幅の一定値（具体的には０）の領域を付加して、
画像の縦、横のサイズを２の階乗画素とする前処理を施
すことにより、観測画像及び参照画像のフーリエ変換結
果の積（クロスパワースペクトル）を逆フーリエ変換す
るという算法を用いることができるようになる。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、対象物の観測画像
と、あらかじめ登録（記憶）されている参照画像をパタ
ーンマッチングにより照合して、観測画像ともっとも適
合する参照画像上の画像領域を見つけだすための画像位
置検出方法であって、特に演算量を削減し得るようにし
たパターンマッチング方法に関する。

【０００２】本発明はパターンマッチングの手法を用い
る多くの用途に有効であるが、例えば、半導体ウェーハ
などの回路パターンを自動検査する分野において、電子
線や光などによる検査対象物の観測画像と、別途観測し
記憶しておいた参照画像とを比較して欠陥を認識する比
較検査において、前記参照画像と前記観測画像とを位置
合わせするのに利用される。

【０００３】また例えば、プリント板やセラミック基板
などの回路パターンや、プリント基板上のチップ部品の
はんだ付け部を自動検査する分野において検査対象基板
の位置を認識するために、基板上の位置決めマークを含
む領域の観測画像と、あらかじめ観測し登録しておいた
基準となる位置決めマークとを照合するのに利用され
る。

【０００４】

【従来の技術】観測画像ともっとも適合する参照画像上
の画像領域を見つけだすためのパターンマッチング方法
としては、参照画像に対して観測画像を１画素ずつずら
しながら、参照画像と観測画像の対応領域（重なり領
域）の類似度を計算してマッチングを行う方法が知られ
ている。

【０００５】図２において、１０は観測画像、１１はそ
の部分画像（以下、部分観測画像と呼ぶ）、２０は参照
画像である。同図（ｃ）のように、部分観測画像１１の
位置を、参照画像２０の左上隅から１画素ずつ移動（走
査）させながら、そのつど、部分観測画像１１と、参照
画像２０上の部分観測画像と重なる領域との類似度を求
め、この類似度が最大となる走査位置として、参照画像
２０上の部分観測画像１１が存在する位置を検出する。

【０００６】類似度の尺度には、残差の二乗和、残差の
絶対値の総和などが用いられることもあるが、画像間の
濃度レベルの違い（例えば、画像検出時の照明強度の変
化などにより日常的に起こりうる）にも強く、信頼性の
面で優れているとされているのは、相関係数（正規化相
関係数とも呼ばれる）である。図２のように、部分観測
画像が縦横Ｍ画素、参照画像が縦横Ｎ画素であるとする
と、走査位置（ａ，ｂ）における相関係数ｃｏｒｒ
（ａ，ｂ）は下記（数１）で与えられる。

【０００７】

【数１】

【０００８】（数１）からもわかるように、相関係数の
算出には大量の積算や累積加算演算が必要であり、マッ
チング位置を求めるには全走査箇所で相関係数を算出し
なければならないため、その演算量は膨大なものとな
る。このため、相関係数は信頼性の面で優れているが、
高速度の処理が求められる用途に採用するのは難しかっ
た。

【０００９】そこで演算量の問題を解決するためにいく
つかの方法が提案されている。その中で、最も簡単で、
基本的な方法として知られているのは、画像からある一
定間隔で画素を間引いて抽出し、間引き後の画像により
相関係数の算出を行う方法（以下、間引き法と呼ぶ）で
ある。（数１）が示すように、演算量は演算する画素数
の二乗に比例するので、ｎ画素ごとの間引きを行えば、
演算量は１／ｎ²となる。

【００１０】また、他の方法として、特開平３−１１０
６８５号公報では、参照画像と観測画像を縮小し、縮小
した画像間で相関係数を算出しておおまかなマッチング
位置を求めた後、順に縮小率を下げながら前の処理で求
めたマッチング位置の近傍に限定された領域内でより、
正確なマッチング位置を求める方法が示されている（以
下階層構造法と呼ぶ）。図３は特開平３−１１０６８５
号公報に開示されている階層構造法の原理図である。こ
の方法では、縮小倍率が高い最上層においては、演算を
行うべき画素数が減少しており、また縮小している分、
相関係数を求める回数も減るため演算量が少なくてすむ
（間引き法と同様、縮小比率が１／ｎならば、演算量は
１／ｎ²となる）。そして、縮小倍率が低い下層におい
ては、走査範囲が前の階層で求められたマッチング位置
近傍に限定されているので相関係数を求める回数が減
る。その結果として、縮小しない画像に対して（数１）
を直接計算するよりも演算量が小さくなる。

【００１１】

【発明が解決しようとする課題】しかしながら、前者の
方法（間引き法）の場合、ｎ画素ごとの間引きを行え
ば、マッチングの位置精度がプラスマイナス１／（２
ｎ）に低下するのに加え、画像中のパターンの空間周波
数に比して間引き画素数が多すぎる場合には、情報の欠
落によるエリアシング誤差によって、真のマッチング位
置から全くはずれてしまうおそれもある。そして、それ
を避けるために間引き画素数を減らせば、演算量減少の
効果が薄れてしまうという問題がある。

【００１２】後者の方法（階層構造法）の場合、上層に
おける縮小率が、画像中のパターンの空間周波数に比し
て過大であると、やはりエリアシング誤差によって真の
マッチング位置からはずれてしまうおそれがある。そし
て、下層においては上層で得られたマッチング位置の近
傍でしかマッチングを行わないため、正確なマッチング
位置の検出は不可能となってしまう。これを防ぐには上
層階での縮小率を下げなければならないが、そうすると
階層構造をとることによる演算量減少の効果が薄れてし
まうという問題がある。

【００１３】上記の二方式は、要は、相関係数の演算量
を減少させるために、情報を抜粋して使用するようにし
たものである。全情報を使用しないため、マッチング位
置からはずれる危険性をはらんでいた。本発明の目的
は、情報を抜粋する代わりに、演算量が少ない相関係数
の演算方法を考案し、パターンの空間周波数による制限
を受けず、かつ、高速度の処理が求められる用途にも適
用可能なパターンマッチング方法を提供することにあ
る。

【００１４】

【課題を解決するための手段】上記目的を達成するため
に、請求項１のパターンマッチングによる画像位置検出
方法は、あらかじめ、観測画像および参照画像に対して
所定幅の一定値領域を付加して、画像の縦、横のサイズ
を２の階乗画素とする前処理を施すようにしたものであ
る。

【００１５】また、請求項２のパターンマッチングによ
る画像位置検出方法は、観測画像及び参照画像の周囲
に、それぞれ所定幅の０領域を付加して同一サイズの画
像とする第１ステップと、０領域が付加された観測画像
及び参照画像をフーリエ変換し各々のフーリエ変換画像
を得る第２ステップと、一方のフーリエ変換画像に、他
方のフーリエ変換画像の複素共役を掛けてクロスパワー
スペクトルを得る第３ステップと、クロスパワースペク
トルを逆フーリエ変換して相互相関を得る第４ステップ
と、相関係相関上の強度のピーク位置から、観察画像と
参照画像のマッチング位置を検出する第５ステップとを
有するようにしたものである。

【００１６】また、請求項３のパターンマッチングによ
る画像位置検出方法は、前記０領域を付加して観測画像
と参照画像を同一サイズの画像にするに当たって、０領
域付加後の画像の縦、横のサイズが、２の階乗画素とな
るようにしたものである。

【００１７】これらの発明により相互相関の演算量が減
少する原理を説明する。（数１）の分子は、二つの関数
ｓとｒの畳み込みである。畳み込み定理によれば、「２
関数の畳込みは、各関数のフーリエ変換の積の逆フーリ
エ変換に等しい」ので、ｓとｒの畳込みをする代わり
に、ｓとｒのフーリエ変換Ｓ、Ｒを求め、これらの積を
逆フーリエ変換することが考えられる。上記ステップ
１、ステップ３、ステップ４がそれに当たる。普通に畳
込みの演算を行う場合、データの総数、すなわち、画像
の全画素数をＮ₀とすると、積の計算の総回数はＮ₀ ²回
である。一方、フーリエ変換を用いる場合、特にデータ
の総数が２の階乗個であれば、よく知られた高速フーリ
エ変換（ｆａｓｔＦｏｕｒｉｅｒｔｒａｎｓｆｏｒ
ｍ；ＦＦＴ）のアルゴリズムが使用できるため、１回の
フーリエ変換に必要な積の計算回数は（Ｎ₀／２）log₂
Ｎ₀回である。上記の算法では、計３回のフーリエ変換
を行うため（始めに各関数のフーリエ変換を行い、その
後逆フーリエ変換を行う）、必要な積の計算回数は（３
Ｎ₀／２）log₂Ｎ₀回である。これは、明らかに、Ｎ₀ ²
回よりも少ない回数である。以上のように、フーリエ変
換を用いて畳み込みを求めるのは演算量の面で有利であ
る。

【００１８】ただし、フーリエ変換を用いて畳み込みを
求めるには、二つの関数のサイズ、すなわち画像のサイ
ズが等しい必要があり、図２（ｃ）のように、サイズの
異なる画像（参照画像２０＞部分観測画像大１１）の畳
み込みには使用できない。また、図２（ａ）と（ｂ）は
同じサイズの画像であるが、この２画像に対して上記の
算法を適用しても、普通に計算した畳み込みと等しい演
算結果は得られない。異なったサイズ間の畳み込みに対
して、フーリエ変換を用いた算法を使用可能とするの
が、上記ステップ２の０領域である。０領域について
は、発明の実施の形態で詳しく説明する。本発明は、フ
ーリエ変換を用いることによって演算量の減少を図るも
のであり、従来の方法のように情報の抜粋を行うことに
よって演算量の減少を図るものではないため、パターン
の空間周波数によってマッチング位置からはずれるよう
な危険性もなく、かつ高速なパターンマッチングを可能
とする。

【００１９】また、請求項４のパターンマッチングによ
る画像位置検出方法は、前記相互相関を、観測画像の各
画素における値の２乗和の平方根と、参照画像の各画素
における値の２乗和の平方根の積で除算することにより
正規化するようにしたものである。

【００２０】観測画像と参照画像の各画素における値の
２乗和の平方根の積は、（数１）の分母に相当する。そ
して上述のように、前記ステップ１〜ステップ４で求め
た値は（数１）の分子と等価である。（数１）の分子
は、画像の明暗によって値が変化するため（明るいほど
大きな値に、暗いほど小さな値になる）、値そのものを
マッチングの尺度とすることはできないが、請求項４に
係わる発明にあっては、両画像の各画素における値の２
乗和の平方根の積で除算することにより、（画像の明る
さによらず）おおよそ−１から１の間に分布する正規化
された値とすることができる。例えば、画像上に照合す
るパターンがあるかないかを判断するのが目的であるよ
うな用途にあっては、値そのものによる判断が可能とな
る。さらに、観測画像と参照画像の明るさが異なってい
ても、等しいときと同様のマッチング性能を有するよう
になる。

【００２１】請求項５ないし請求項７は、それぞれ請求
項２ないし請求項３、請求項４の発明をＮ次元に拡張し
たものである。請求項２ないし請求項４の発明はいずれ
も画像という２次元のデータに対して適用しているが、
音声などの１次元データ、立体やカラー画像などの３次
元データなど、あらゆる次元数のデータに対しても、同
様の手段により同様の効果を得ることが可能となる。

【００２２】

【発明の実施の形態】次に図面を参照しながら、本発明
の実施例を説明する。

【００２３】（実施の形態１）図１は、本発明に係るパ
ターンマッチング方法を用いた半導体ウェーハパターン
検査装置の概略ブロック図である。ここでは、電子線３
０により半導体ウェーハ１００を走査して、電子線の照
射によって半導体ウェーハ１００から発生する電子を検
知し、その強度変化に基づいて走査部位の電子線像を
得、電子線像を用いてパターン検査を行う。

【００２４】半導体ウェーハには図４のごとく、最終的
に同一の製品となるチップが多数配列されている。図１
のパターン検査装置では、あるチップ（例えば図４のチ
ップ１）での検出画像を記憶しておき、別のチップ（例
えば図４のチップ２）での検出画像とを比較することに
より欠陥を認識する。

【００２５】本パターン検査装置は、図１に示す如く、
検出部１０１、画像処理部１０２、システム全体を制御
する全体制御部１０３からなる。全体制御部１０３は、
１台あるいは複数台のコンピュータから構成され、検出
部１０１、画像処理部１０２での各種動作のタイミング
の制御、座標管理を行うとともに、あらかじめプログラ
ミングされたシーケンスに従い、半導体ウェーハのセッ
ティングから、走査結果出力に至る一連の検査動作の制
御を司る。

【００２６】次に検出部１０１について説明する。電子
銃３１を出た電子ビームは、コンデンサレンズ３２、対
物レンズ３３を経て、試料面では画素サイズ程度のビー
ム径に絞られる。電子線が照射されると、ウエハ１００
からは電子が発生する。走査偏向器３４による電子線の
Ｘ方向の繰り返し走査と、ステージ２による半導体ウェ
ーハ１００のＹ方向の連続的な移動に同期して半導体ウ
ェーハ１００から発生する電子を検出することで、２次
元の電子線像が得られる。発生した電子は検出器３５で
捕らえられ、アンプ３６で増幅された後、画像処理部に
入力される。

【００２７】画像処理部１０２では、アンプ３６で増幅
された信号をＡ／Ｄ変換器３７によりデジタル画像デー
タに変換する。前処理回路３８では、暗レベル補正、電
子源の揺らぎ補正、シューディング補正等の画像補正を
行う。シフトレジスタ等で構成される遅延回路３９は、
前処理回路３８を経た画像信号を一定時間だけ遅延させ
る。ここで、遅延時間を、例えばステージ２がチップ間
隔分（図４でのｄ１）移動する時間にすれば、理想的に
は、遅延された画像データｒと遅延されていない画像デ
ータｓとは隣り合うチップの、同じ箇所での画像信号と
なる。

【００２８】しかし、実際は電子光学系のドリフトや帯
電、あるいは半導体ウェーハ自身の帯電によって電子ビ
ームの偏向位置に狂いが生じたり、あるいは、ステージ
の振動の影響などによって、隣り合うチップの同じ箇所
の画像とはなり得ない。そこで、位置合わせ部４０にお
いて、画像の位置合わせを行う。位置合わせ部４０は、
位置ずれ量算出部４１と、遅延回路５１，５２、および
アドレス制御部５３、メモリ５４，５５とからなる。画
像データｓおよびｒは位置ずれ量算出部４１に連続的に
入力され、メモリ４２，４３に一定量に至るまで蓄積さ
れて、一定サイズの画像となる。位置ずれ量算出部４１
における以降の処理は、それら一定サイズの画像が処理
単位となる。位置ずれ量算出部４１では、２枚の画像間
の相関係数分布を作成し、相関係数のピーク座標から位
置ずれ量を算出する。この間の処理内容が本発明に係わ
る部分であるが、これについては、別途、詳述すること
にする。

【００２９】シフトレジスタ等で構成された遅延回路５
１，５２は、位置ずれ量算出部４１において位置ずれ量
を求めるのに要する時間分だけ画像信号ｒとｓを遅延さ
せるためのものである。アドレス制御部５３は、位置ず
れ量算出部４１で求められた位置ずれ量に基づきメモリ
５４，５５のアドレスを制御して画像データｓ，ｒの座
標をシフトさせ、互いに位置のあった画像データｓ１，
ｒ１とする。比較検査部６０では、互いに位置のあった
画像データｓ１とｒ１を比較し、一定基準を越える不一
致を欠陥と判定する。欠陥編集部６１では、近隣の不一
致部同士を一つにまとめるマージ処理を行い、一まとま
りごとに重心座標、ｘｙ投影長、面積などの特徴量を算
出する。算出結果は全体制御部１０３に渡され、全体制
御部１０３では、検出画像上での位置座標を半導体ウェ
ーハ１００上の座標系に変換し、最終的に、半導体ウェ
ーハ１００上での位置と、欠陥編集部６１から算出され
た特徴量とからなる欠陥データをまとめる。

【００３０】以下、位置ずれ量算出部４１における処理
内容を、処理フローに基づいて説明する。図５は、本発
明に係るパターンマッチング方法の基本的な処理フロー
である。なお、記述中（ステップｘ）の語句は、図５の
各処理に対して付した番号ｘに相当するものとする。

【００３１】始めに、（画像ｓと画像ｒは元々は同一サ
イズの画像であるが）画像ｓからはＭ×Ｍ画素の画像
を、画像ｒからＮ×Ｎ画素の画像を切り出す（図６
（ａ）（ｂ）参照、ステップ４０１，４０２）。Ｍ×Ｍ
画素の画像が部分観測画像に、Ｎ×Ｎ画素の画像が参照
画像に相当し、以降の処理により、部分観測画像が、最
も適合する参照画像上の画像領域の位置を求める。ここ
で、二つの画像間の位置ずれ量の見込みが最大±ｄ画素
とすると、位置ずれ量が＋ｄ画素の場合でも、−ｄ画素
の場合でも、部分観測画像と最も適合する参照画像上の
画像領域が、参照画像に含まれるためには、Ｍ≧Ｎ＋２
ｄを満たさなければならない。

【００３２】次に、切り出した画像に０領域を付加し、
画像の縦、横のサイズＺが２の階乗画素（２ⁿ画素）に
なるようにする（図６（ｃ），（ｄ）参照、ステップ４
０１，４０２）。

【００３３】

【数２】

【００３４】次に、（数２）に従って、０領域の付加さ
れた部分観測画像（図６（ｃ））、０領域の付加された
参照画像（図６（ｄ））のＦＦＴ（高速フーリエ変換）
を行い、フーリエ変換画像を生成する（ステップ４０
５，４０６）。前のステップにおいて画像の縦横のサイ
ズを２ⁿ画素にしたのは、ＦＦＴを可能とするためであ
る。

【００３５】

【数３】

【００３６】次に、（数３）に従って、二つのフーリエ
変換画像の積である、クロスパワースペクトルを求める
（ステップ４０７）。

【００３７】

【数４】

【００３８】次に、（数４）に従って、クロスパワース
ペクトルのＦＦＴ~¹（高速逆フーリエ変換）を行い、相
互相関ｃｏｒｒ０を得る。相互相関ｃｏｒｒ０は、（数
１）の分子に相当する。相互相関もまた縦横のサイズが
Ｚの２次元配列であるが、有効領域は中央の（（Ｎ−
Ｍ）／２）×（（Ｎ−Ｍ）／２）画素の領域である。

【００３９】最後に、得られた相互相関が、有効領域内
で最大値をとる座標を求める（ステップ４０９）。図７
において、ｄｘ，ｄｙがそれぞれｘ方向、ｙ方向の位置
ずれ量である。

【００４０】ここで、０領域の意味について説明する。

【００４１】フーリエ変換を用いて求められた相互相関
は、二つの画像が、画像のサイズを周期として、巡回的
な値をとるとして求めた相互相関に等しい。そして、そ
れら二つの画像は同一のサイズでなければならない。す
なわち、図８（ａ）と、図８（ｂ）の二つの画像の相互
相関をフーリエ変換を用いて求めると、ちょうど、図８
（ｃ）のような状況における相互相関を求めることにな
る。同一サイズの画像同士の相互相関なので、一方の画
像を他方の画像に対してちょうど重ねた（ずらし量０に
おける）位置関係における相互相関値だけしか求まらな
いはずなのであるが、フーリエ変換を用いると、一方の
画像を他方の画像に対してずらした時の相互相関値まで
が自動的に計算されてしまう。そこでの相互相関値が意
味のないものであることは、図８（ｃ）のように明らか
である。

【００４２】一方、０領域を付加して二つの画像を同一
サイズの画像とする場合を図９に示す。フーリエ変換を
用いて求めた相互相関は、二つの画像、図９（ａ）、図
９（ｂ）が、画像のサイズを周期として、巡回的な値を
とるとして求めた相互相関に等しい。しかし、今度の場
合は、先ほどの図８とは異なり、一方の画像を他方の画
像に対してずらした時にはみ出す部分には、値０が詰ま
っているので、相互相関値に影響を及ぼすことはない。
また、図９（ｃ）をみれば、相互相関値の計算結果とし
て意味がある有効領域が、中央の（（Ｎ−Ｍ）／２）×
（（Ｎ−Ｍ）／２）画素の領域であることも明らかであ
る。

【００４３】次に図１に戻って、半導体ウェーハパター
ン検査装置の位置ずれ量算出部４１における、図５の処
理フローの実現方法を説明する。半導体ウェーハパター
ン検査装置においては、画像データｓおよびｒは、連続
的に１画素ずつ位置ずれ量算出部４１入力されるが、パ
ターンマッチングには、一定サイズの画像が必要なた
め、まず、メモリ４２，４３に一定サイズの画像に相当
するデータを蓄積する。全体制御部１０３はメモリ４
２，４３のアドレスを制御し、０領域を付加した画像
（図６（ｃ）、図６（ｄ））が出力されるようにする。
なお、０領域を付加して出力する間も、連続的に入力さ
れる画像データを受け入れなければならないため、メモ
リ４２，４３は２バンクメモリとし、入力用と出力用を
交互に使用するようにする。０領域が付加された画像デ
ータは、ＦＦＴ回路４４，４５に入力され、フーリエ変
換される。なお、ＦＦＴ回路は、ハードウェアの規模は
大きくなるが、浮動小数点演算が可能な演算回路である
ことが望ましい。またＦＦＴ専用のＬＳＩを使用しても
よい。

【００４４】フーリエ変換された画像データは、クロス
パワースペクトル演算回路４６に入力され、掛け合わさ
れてクロスパワースペクトルが求められる。クロスパワ
ースペクトルは、ＦＦＴ~¹回路４７に入力され、逆フー
リエ変換され、その結果である、相互相関がメモリ４８
に書き込まれる。サブＣＰＵでは、メモリ４８に書き込
まれたデータのうち、有効領域（図７参照）に相当する
データを読みとり、最大値をとる座標を求める。なお、
メモリ４８についても、先程と同じ理由から、２バンク
メモリであることが望ましい。

【００４５】なお、画像処理部１０２に入力される画像
は、ｘ方向の幅がビームの偏向幅に相当し、ｙ方向は連
続的に続く画像である。画像上に歪み（すなわち、場所
によって異なる位置ずれ）が想定される場合、高精度の
位置ずれ量算出、比較検査を行うためには、歪みが問題
とならない程度に画像を分割する必要がある。この際、
図６（ａ）のように、画像の周囲は切り捨てられ無効と
なるため、単に分割するのでなく、処理単位を互いをオ
ーバーラップさせないと、検査されない領域が生ずるこ
とになる。図１０（ａ）の画像Ａを拡大して、その一部
を示したのが図１０（ｂ）である。上記の切り捨て幅を
ｄ₁とすると、処理単位は、ｘ方向、ｙ方向とも２ｄ₁以
上オーバーラップさせる必要がある。

【００４６】また、以上の実施の形態においては、画像
のｘ方向の幅とｙ方向の幅が等しいとしたが、必ずしも
等しい必要はない。０領域を付加する際は、０領域を付
加した結果の画像の縦・横とも２の階乗画素とするが、
縦幅＝横幅である必要は必ずしもない（例えば、横が１
２８画素、縦が３２画素でも全く差し支えない）。

【００４７】以上のように、本発明によれば、図１の位
置ずれ量算出部４１の構成により、複数の走査位置にお
ける相互相関が同時に算出できるようになるため、処理
速度に対する要求によっては走査位置の個数分の相互相
関演算回路を設けなければならなかった従来に比べる
と、ハードウェア規模の大幅な縮小が可能となる。ま
た、この効果は、走査位置の個数が多いほど顕著であ
る。

【００４８】（実施の形態２）次に、本発明に係わる第
２の実施の形態を図１１に示す。実施の形態２は、実施
の形態１では実施していなかった、相互相関の正規化を
行うようにしたものである。図１１の位置ずれ量算出部
７１における処理内容が、図１の位置ずれ量算出部４１
における処理内容と一部異なる。図１２に、実施の形態
２に係わる位置ずれ量算出部７１の処理フローを示す。
ここでは、図５の処理フローと同一処理内容のものにつ
いては、同一番号を付した。図５の処理フローと相違す
るステップ６０１、ステップ６０２、ステップ６０３に
ついて説明する。

【００４９】

【数５】

【００５０】

【数６】

【００５１】

【数７】

【００５２】ステップ６０１では、（数５）に従って、
Ｍ×Ｍ画素のサイズの部分観測画像（図６（ｃ）の０領
域を除く領域）の２乗和ｓｕｍ_sを算出する。また、ス
テップ６０２では、（数６）に従って、Ｎ×Ｎ画素サイ
ズの参照画像（図６（ｄ）の０領域を除く領域）の２乗
和ｓｕｍ_rを算出する。そして、ステップ６０３では、
（数７）に従って、ｃｏｒｒ０をｃｏｒｒ１に変換す
る。ｃｏｒｒ１は、おおよそ−１〜１の間に分布するよ
うになる。

【００５３】相互相関ｃｏｒｒ０、すなわち、ステップ
６０１、ステップ６０２、ステップ６０３を実施しない
で得られる相互相関は、（数１）の分子に等しい。（数
７）により正規化された相互相関ｃｏｒｒ１と、（数
１）のｃｏｒｒとを比較すると、（数１）における参照
画像（画像ｒ）の２乗和は走査位置が変わるつど計算さ
れるのに対して、（数７）の参照画像（画像ｒ）の２乗
和は固定値である点が異なる。従って、本処理によって
もとめられる相互相関ｃｏｒｒ１は厳密な意味で正規化
されたものではない。（数７）のような正規化としたの
は、演算量をなるべく増やさない、言い換えればハード
ウェアの規模をなるべく大きくしないためである。パタ
ーンマッチングの精度は、（数１）に従って求められた
真の正規化相互相関に比べて劣るが、多くの場合、その
誤差は画素未満であり、実用上の問題は少ない。もちろ
ん、ハードウェアの規模を気にする必要がない場合は、
（数１）に従った厳密な正規化を行ってもよい。

【００５４】図１１の半導体ウェーハパターン検査装置
の位置ずれ量算出部７１においては、２乗和演算回路７
１，７２において、それぞれ図１２の処理フローにおけ
るステップ６０１，６０２、すなわち（数５）、（数
６）の演算を実施する。その結果は、サブＣＰＵ４９に
送られ、サブＣＰＵ４９では（数７）に示される演算を
行った後、実施の形態１と同様、有効領域内で相互相関
値が最大値を取る座標から位置ずれ量を算出する。な
お、図１１では、（数７）の割り算処理をサブＣＰＵ４
９で行うようにしたが、演算時間が不足するようであれ
ば、割り算回路に置き換えてもよい。

【００５５】本実施の形態によれば、実施の形態１の効
果に加えて、相互相関が正規化されるため、次のような
効果を有するようになる。本実施の形態によれば、相互
相関値そのものが、マッチング度を表すようになる。こ
のことは、観測画像と参照画像の明るさがことなってい
ても、等しいときと同様のマッチング性能を有すること
を意味している。また、半導体ウェーハの検査において
は、相互相関が基準値よりも低ければ、位置合わせ不成
功として、その領域についての検査結果の出力をコント
ロールするといったようなことも可能となる。

【００５６】（実施の形態３）次に、本発明に係わる第
３の実施の形態を図１３に示す。図１３（ａ）はプリン
ト基板上のチップ部品のはんだ付け部の自動検査システ
ムであり、本実施例においては、プリント板上の位置決
め用のマークを認識するのに本発明のパターンマッチン
グを用いる。

【００５７】図１３（ａ）において、８０はチップ部品
が実装されたプリント基板、８１は検査対象物を撮像す
るための結像レンズ付のＴＶカメラ、８２は、ＴＶカメ
ラ８１で検出された画像に対して、図１１の処理フロー
に沿った処理を施す画像処理部である。画像処理部８２
は、コンピュータおよびインターフェースなどからな
り、図１１の処理フローに沿うソフトウェアを実行する
ものである。

【００５８】プリント板８０には、図１３（ｂ）に示す
ような位置決めマークがプリントされており、このマー
クの位置を認識することにより、システムはプリント板
の位置を認識する。本発明のパターンマッチングを行う
には、検査に先立ち、画像処理部８２内のコンピュータ
に、位置決めマークの検出画像を記憶させておく。図示
しない搬送装置によってプリント基板８０がシステムに
セットされると、図示しない照明装置により照明され、
位置決めマークを含む領域の画像が検出される。コンピ
ュータは、予め記憶させた位置決めマークと、位置決め
マークを含む領域の検出画像とのパターンマッチング
を、図１１の処理フローに沿って実施し、検出画像上の
位置決めマークの位置を認識する。

【００５９】実施の形態１、あるいは実施の形態２にお
いては、高速度で連続的に入力される画像データに対し
て、遅滞なくパターンマッチング処理を行う必要があっ
たため、図５、図１１の処理をハードウェアにより実現
したが、位置決めマークの認識は基板１枚につき、２，
３箇所だけ行えば十分であるため、コンピュータによる
ソフトウェア処理で実施した方がコスト的に有利であ
る。

【００６０】本実施の形態によれば、正規化相互相関の
利点、例えば、照明光の変動による画像の濃度値に影響
されにくいこと、あるいは、位置決めマークの画像を記
憶させておくだけで、マークごとに個別の位置認識アル
ゴリズムを必要としないことなどはそのまま、処理時間
を大幅に短縮することが可能となる。

【００６１】（実施の形態４）本発明は音声などの１次
元データ、立体やカラー画像などの３次元データなど、
あらゆる次元数のデータのマッチングに対しても有効で
ある。画像を対象とした場合の図５の処理フローに相当
する、１次元データ用の処理フローを図１４に示す。

【００６２】

【発明の効果】本発明は、対象物の観測画像に対して、
あらかじめ登録された参照画像を重ね合わせて、マッチ
ング位置を検出するパターンマッチング方法において、
観測画像および参照画像に対して所定幅の一定値（具体
的には０）の領域を付加して、画像の縦、横のサイズを
２の階乗画素とする前処理を施す。この前処理により、
相関係数分布を得るのに、畳み込み定理に従った算出方
法、すなわち、観測画像及び参照画像のフーリエ変換結
果の積（クロスパワースペクトル）を逆フーリエ変換す
るという算出方法を用いることができるようになる。そ
の結果、相関係数の分布を得るための演算量が、従来に
比べて大幅に少なくなり、高速性が要求されるパターン
マッチングにも用いることが可能となる。

【図面の簡単な説明】

【図１】本発明の一実施例に係わる半導体ウェーハパタ
ーン検査装置の概略ブロック図である。

【図２】（ａ）ないし（ｃ）は従来のパターンマッチン
グ方法の説明図である。

【図３】従来のパターンマッチング方法の説明図であ
る。

【図４】本発明の一実施例に係わる半導体ウェーハパタ
ーン検査装置において、比較する画像の位置関係を示す
図である。

【図５】本発明の一実施例に係わる位置ずれ量算出の処
理フロー図である。

【図６】（ａ）ないし（ｄ）は本発明の０領域の付加方
法を説明する図である。

【図７】本発明の相関係数分布における有効領域を説明
する図である。

【図８】（ａ）ないし（ｃ）は本発明の０領域がない場
合のフーリエ変換を用いて算出された相関係数の意味を
説明する図である。

【図９】（ａ）ないし（ｃ）は本発明の０領域がある場
合のフーリエ変換を用いて算出された相関係数の意味を
説明する図である。

【図１０】（ａ）及び（ｂ）は本発明の処理単位のオー
バーラップのさせ方を説明する図である。

【図１１】本発明の第２の実施例に係わる半導体ウェー
ハパターン検査装置の概略ブロック図である。

【図１２】本発明の第２の実施例に係わる位置ずれ量算
出の処理フロー図である。

【図１３】（ａ）及び（ｂ）は本発明の第３の実施例に
係わるプリント基板上のチップ部品のはんだ付け部の自
動検査システムの概略構成図である。

【図１４】本発明の第４の実施例に係わる１次元のデー
タマッチングを行う処理フロー図である。

【符号の説明】

１０…観測画像、１１…部分観測画像、２
０…参照画像、４０…位置合わせ部、４１…位置ずれ
量算出部、６０…比較検査部、６１…欠陥編集部、
１００…ウエハ、１０１…検出部、１０２…
画像処理部、１０３…全体制御部。

───────────────────────────────────────────────────── フロントページの続き (72)発明者高木裕治神奈川県横浜市戸塚区吉田町292番地株式会社日立製作所生産技術研究所内 (72)発明者前田俊二神奈川県横浜市戸塚区吉田町292番地株式会社日立製作所生産技術研究所内Ｆターム(参考） 2F065 AA17 AA20 BB02 BB27 CC01 CC19 DD06 FF01 FF04 JJ03 JJ19 JJ26 QQ03 QQ12 QQ16 QQ23 QQ25 QQ26 QQ29 QQ31 QQ38 QQ42 RR06 RR08 TT07 5B057 AA03 BA29 CD12 CE09 DA03 DA07 DC34 5L096 BA03 EA14 EA35 FA23 FA34 FA69 HA07 LA04 LA10

Claims

【特許請求の範囲】

【請求項１】対象物の観測画像に対して、あらかじめ登
録された参照画像を重ね合わせて、マッチング位置を検
出するパターンマッチング方法において、観測画像およ
び参照画像に対して所定幅の一定値領域を付加して、画
像の縦、横のサイズを２の階乗画素とする前処理を施す
ことを特徴とするパターンマッチング方法。
【請求項２】対象物の観測画像に対して、あらかじめ登
録された参照画像を重ね合わせて、マッチング位置を検
出するパターンマッチング方法において、観測画像及び
参照画像の周囲に、それぞれ所定幅の０領域を付加して
同一サイズの画像とする第１ステップと、０領域が付加
された観測画像及び参照画像をフーリエ変換し各々のフ
ーリエ変換画像を得る第２ステップと、一方のフーリエ
変換画像に、他方のフーリエ変換画像の複素共役を掛け
てクロスパワースペクトルを得る第３ステップと、クロ
スパワースペクトルを逆フーリエ変換して相互相関を得
る第４ステップと、相互相関の強度のピーク位置から、
観察画像と参照画像のマッチング位置を検出する第５ス
テップとを有することを特徴とするパターンマッチング
方法。
【請求項３】前記０領域を付加して観測画像と参照画像
を同一サイズの画像にするに当たっては、０領域付加後
の画像の縦、横のサイズが、２の階乗となるようにする
ことを特徴とする請求項２記載のパターンマッチング方
法。
【請求項４】前記相互相関を、観測画像の各画素におけ
る値の２乗和の平方根と、参照画像の各画素における値
の２乗和の平方根の積で除算することにより正規化する
ことを特徴とする請求項２記載のパターンマッチング方
法。
【請求項５】対象物のＮ次元データに対して、あらかじ
め登録された基準のＮ次元データを重ね合わせてマッチ
ング座標を検出するパターンマッチング方法において、
対象物のＮ次元データ及び基準のＮ次元データの周囲
に、それぞれ所定幅の０領域を付加して同一サイズのデ
ータとする第１ステップと、０領域が付加された対象物
のＮ次元データ及び基準のＮ次元データをＮ次元フーリ
エ変換し各々のフーリエ変換データを得る第２ステップ
と、一方のフーリエ変換データに、他方のフーリエ変換
データの複素共役を掛けてＮ元のクロスパワースペクト
ルを得る第３ステップと、クロスパワースペクトルをＮ
次元逆フーリエ変換してＮ次元の相関係数分布を得る第
４ステップと、相互相関上の強度のピーク位置から、対
象物のＮ次元データと基準Ｎ次元データのマッチング位
置を検出する第５ステップとを有することを特徴とする
パターンマッチング方法。
【請求項６】前記０領域を付加して対象物のＮ次元デー
タと基準のＮ次元データを同一サイズのデータにするに
当たっては、０領域付加後のデータの各次元のサイズ
が、２の階乗になるようにすることを特徴とする請求項
５記載のパターンマッチング方法。
【請求項７】前記相互相関を、対象物のＮ次元データの
各座標における値の２乗和の平方根と、基準のＮ次元デ
ータの各座標における値の２乗和の平方根の積で除算す
ることにより正規化することを特徴とする請求項５記載
のパターンマッチング方法。