JP2000020902A - ヘッドアンプ回路及び同回路を備えた磁気ディスク装置 - Google Patents
ヘッドアンプ回路及び同回路を備えた磁気ディスク装置Info
- Publication number
- JP2000020902A JP2000020902A JP10189127A JP18912798A JP2000020902A JP 2000020902 A JP2000020902 A JP 2000020902A JP 10189127 A JP10189127 A JP 10189127A JP 18912798 A JP18912798 A JP 18912798A JP 2000020902 A JP2000020902 A JP 2000020902A
- Authority
- JP
- Japan
- Prior art keywords
- current
- circuit
- head
- voltage
- amplifier circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11B—INFORMATION STORAGE BASED ON RELATIVE MOVEMENT BETWEEN RECORD CARRIER AND TRANSDUCER
- G11B5/00—Recording by magnetisation or demagnetisation of a record carrier; Reproducing by magnetic means; Record carriers therefor
- G11B5/02—Recording, reproducing, or erasing methods; Read, write or erase circuits therefor
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11B—INFORMATION STORAGE BASED ON RELATIVE MOVEMENT BETWEEN RECORD CARRIER AND TRANSDUCER
- G11B5/00—Recording by magnetisation or demagnetisation of a record carrier; Reproducing by magnetic means; Record carriers therefor
- G11B2005/0002—Special dispositions or recording techniques
- G11B2005/0005—Arrangements, methods or circuits
- G11B2005/0008—Magnetic conditionning of heads, e.g. biasing
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11B—INFORMATION STORAGE BASED ON RELATIVE MOVEMENT BETWEEN RECORD CARRIER AND TRANSDUCER
- G11B5/00—Recording by magnetisation or demagnetisation of a record carrier; Reproducing by magnetic means; Record carriers therefor
- G11B2005/0002—Special dispositions or recording techniques
- G11B2005/0005—Arrangements, methods or circuits
- G11B2005/001—Controlling recording characteristics of record carriers or transducing characteristics of transducers by means not being part of their structure
- G11B2005/0013—Controlling recording characteristics of record carriers or transducing characteristics of transducers by means not being part of their structure of transducers, e.g. linearisation, equalisation
- G11B2005/0016—Controlling recording characteristics of record carriers or transducing characteristics of transducers by means not being part of their structure of transducers, e.g. linearisation, equalisation of magnetoresistive transducers
- G11B2005/0018—Controlling recording characteristics of record carriers or transducing characteristics of transducers by means not being part of their structure of transducers, e.g. linearisation, equalisation of magnetoresistive transducers by current biasing control or regulation
Landscapes
- Magnetic Heads (AREA)
- Recording Or Reproducing By Magnetic Means (AREA)
Abstract
(57)【要約】
【課題】ＭＲヘッドにバイアス電流より大きな電流を任
意方向に短時間流せるようにすることで、ピン層が変化
したＭＲヘッドを元に戻すことを可能とする。 【解決手段】第１のバイアス電流回路３から連続的に流
される一定のバイアス電流をバイアス電流制御回路４の
制御によりＭＲヘッド２-iに流し、第２のバイアス電流
回路８により負点源またはＧＮＤに流し、その際にＭＲ
ヘッド２-iの両端に発生する電位差をリードアンプ回路
５-iにより増幅し、その出力のＤＣ成分をＤＣ電圧増幅
回路７により増幅する、そして、ＤＣ電圧増幅回路７の
出力に応じた電流量と、電流のＯＮ／ＯＦＦ時間と、電
流方向と、ＭＲヘッドとを外部の指定に応じてコントロ
ール回路１１に設定することで、その電流量の電流が定
電流回路９から出力され、電流制御回路１０により、指
定のＭＲヘッド２-iに指定の時間だけ指定の方向に流さ
れる構成とする。
意方向に短時間流せるようにすることで、ピン層が変化
したＭＲヘッドを元に戻すことを可能とする。 【解決手段】第１のバイアス電流回路３から連続的に流
される一定のバイアス電流をバイアス電流制御回路４の
制御によりＭＲヘッド２-iに流し、第２のバイアス電流
回路８により負点源またはＧＮＤに流し、その際にＭＲ
ヘッド２-iの両端に発生する電位差をリードアンプ回路
５-iにより増幅し、その出力のＤＣ成分をＤＣ電圧増幅
回路７により増幅する、そして、ＤＣ電圧増幅回路７の
出力に応じた電流量と、電流のＯＮ／ＯＦＦ時間と、電
流方向と、ＭＲヘッドとを外部の指定に応じてコントロ
ール回路１１に設定することで、その電流量の電流が定
電流回路９から出力され、電流制御回路１０により、指
定のＭＲヘッド２-iに指定の時間だけ指定の方向に流さ
れる構成とする。
Description
【０００１】
【発明の属する技術分野】本発明は、ピン層を持つ磁気
抵抗効果型素子を用いて構成される磁気抵抗効果型ヘッ
ドにより再生された信号を増幅するヘッドアンプ回路に
係り、特に磁気抵抗効果型ヘッドにバイアス電流より大
きな値の電流を任意方向に流すことが可能なヘッドアン
プ回路及び同回路を備えた磁気ディスク装置に関する。
抵抗効果型素子を用いて構成される磁気抵抗効果型ヘッ
ドにより再生された信号を増幅するヘッドアンプ回路に
係り、特に磁気抵抗効果型ヘッドにバイアス電流より大
きな値の電流を任意方向に流すことが可能なヘッドアン
プ回路及び同回路を備えた磁気ディスク装置に関する。
【０００２】
【従来の技術】磁気ディスク装置においてデータの読み
書きを行うための磁気ヘッドは、その動作原理から、誘
導型ヘッドと磁束応答型ヘッドとに大別される。現在主
に用いられているＭＩＧ（Metal In Gap）ヘッド、薄膜
ヘッド等は、このうち誘導型ヘッドに属している。
書きを行うための磁気ヘッドは、その動作原理から、誘
導型ヘッドと磁束応答型ヘッドとに大別される。現在主
に用いられているＭＩＧ（Metal In Gap）ヘッド、薄膜
ヘッド等は、このうち誘導型ヘッドに属している。
【０００３】しかし、磁気ディスク装置の記録密度が上
がると、１ビット当たり（単位情報当たり）のヘッド再
生信号は微弱になってくるので、その信号を正しく読み
取るためには、更に高感度の磁気ヘッドが求められてい
る。近年、この高感度の磁気ヘッドとして、磁気抵抗効
果型（Magneto-resistive ）ヘッドが商品化され、広く
用いられるようになってきた。この磁気抵抗効果型ヘッ
ド（以下、ＭＲヘッドと称する）は磁界（磁束）による
磁気抵抗効果型素子（以下、ＭＲ素子と称する）内の磁
気抵抗変化を利用する（磁束応答型の）磁気ヘッドであ
り、従来の誘導型ヘッドに対して３倍以上の再生感度を
有している。更に最近では、このＭＲヘッドを発展させ
たものとして、スピンバルブ膜と呼ばれるＭＲ素子（ス
ピンバルブＭＲ素子）を用いたＭＲヘッドが注目されて
いる。
がると、１ビット当たり（単位情報当たり）のヘッド再
生信号は微弱になってくるので、その信号を正しく読み
取るためには、更に高感度の磁気ヘッドが求められてい
る。近年、この高感度の磁気ヘッドとして、磁気抵抗効
果型（Magneto-resistive ）ヘッドが商品化され、広く
用いられるようになってきた。この磁気抵抗効果型ヘッ
ド（以下、ＭＲヘッドと称する）は磁界（磁束）による
磁気抵抗効果型素子（以下、ＭＲ素子と称する）内の磁
気抵抗変化を利用する（磁束応答型の）磁気ヘッドであ
り、従来の誘導型ヘッドに対して３倍以上の再生感度を
有している。更に最近では、このＭＲヘッドを発展させ
たものとして、スピンバルブ膜と呼ばれるＭＲ素子（ス
ピンバルブＭＲ素子）を用いたＭＲヘッドが注目されて
いる。
【０００４】ここでスピンバルブＭＲ素子（以下、単に
ＭＲ素子と称する）の一般的な構造の概念図を図６に示
すと共に動作原理を簡単に説明する。まずＭＲ素子６０
は、基本的には図６に示すように４層の膜構造となって
いるのが一般的であり、２層の磁性層６１，６２の間に
非磁性層（導体層）６３が形成され、−方の磁性層６１
の上に反強磁性層（Exchange Layer）６４が形成された
構造となっている。この反強磁性層６４は、それに接続
される磁性層６１の磁化方向をある方向に固定（固着）
するという役割を持っている。この反強磁性層６４によ
り磁化方向が固定される磁性層６１は一般にピン層（Pi
nning Layer ）と呼ばれている。もう一方の磁性層６２
は軟磁性膜からなり、外部磁界（磁気記録媒体からの漏
洩磁界）により磁化方向が変化する。この磁性層６２
は、一般に自由層、フリー層（Free Layer）、あるいは
磁界検出層と呼ばれている。ここでは、磁性層６２をフ
リー層６２と呼ぶ。
ＭＲ素子と称する）の一般的な構造の概念図を図６に示
すと共に動作原理を簡単に説明する。まずＭＲ素子６０
は、基本的には図６に示すように４層の膜構造となって
いるのが一般的であり、２層の磁性層６１，６２の間に
非磁性層（導体層）６３が形成され、−方の磁性層６１
の上に反強磁性層（Exchange Layer）６４が形成された
構造となっている。この反強磁性層６４は、それに接続
される磁性層６１の磁化方向をある方向に固定（固着）
するという役割を持っている。この反強磁性層６４によ
り磁化方向が固定される磁性層６１は一般にピン層（Pi
nning Layer ）と呼ばれている。もう一方の磁性層６２
は軟磁性膜からなり、外部磁界（磁気記録媒体からの漏
洩磁界）により磁化方向が変化する。この磁性層６２
は、一般に自由層、フリー層（Free Layer）、あるいは
磁界検出層と呼ばれている。ここでは、磁性層６２をフ
リー層６２と呼ぶ。
【０００５】次に、図６に示した構造のＭＲ素子６０
（により構成されるＭＲヘッド）の動作原理について、
図７を参照して簡単に説明する。まず、図７（ａ）にお
いて矢印で示すように、フリー層６２の磁化方向７１が
ピン層６１の磁化方向７２と一致する（平行磁化配列
の）場合には、電子７３がフリー層（磁性層）６２と非
磁性層６３の間を自由に移動できるためＭＲ素子全体の
抵抗は小さい。
（により構成されるＭＲヘッド）の動作原理について、
図７を参照して簡単に説明する。まず、図７（ａ）にお
いて矢印で示すように、フリー層６２の磁化方向７１が
ピン層６１の磁化方向７２と一致する（平行磁化配列
の）場合には、電子７３がフリー層（磁性層）６２と非
磁性層６３の間を自由に移動できるためＭＲ素子全体の
抵抗は小さい。
【０００６】一方、図７（ｂ）において矢印で示すよう
に、フリー層６２の磁化方向７１がピン層６１の磁化方
向７２と逆になった（反平行磁化配列の）場合には、フ
リー層（磁性層）６２と非磁性層６３の間で電子７３が
散乱し、抵抗が急激に増加する。この抵抗変化の割合
（抵抗変化率）は従来の（形状異方性）ＭＲヘッドに比
べて更に数倍大きくなることから、更なる高記録密度の
記録再生が可能となる。
に、フリー層６２の磁化方向７１がピン層６１の磁化方
向７２と逆になった（反平行磁化配列の）場合には、フ
リー層（磁性層）６２と非磁性層６３の間で電子７３が
散乱し、抵抗が急激に増加する。この抵抗変化の割合
（抵抗変化率）は従来の（形状異方性）ＭＲヘッドに比
べて更に数倍大きくなることから、更なる高記録密度の
記録再生が可能となる。
【０００７】図８に図６の構造のＭＲ素子６０を用いて
構成されるＭＲヘッドを磁気ディスク装置に適用する場
合の動作原理を示す。まず、ＭＲ素子６０を磁気ディス
ク装置の磁気ヘッドに用いるためには、その抵抗変化量
が磁気記録媒体（磁気ディスク）からの漏洩磁束に比例
していることが望ましい。そのため、長手記録を行う磁
気ディスク装置において記録再生するスピンバルブＭＲ
素子利用のＭＲヘッドは、一般には図８に示すように、
ＭＲ素子６０のピン層６１の磁化方向が対向する記録媒
体に対して垂直方向となり、フリー層６２の磁化が加わ
っていない（イニシャルの）場合の磁化方向が記録媒体
に平行になるように、上記２つの層６１，６２の磁化方
向を直交させるように配置し（直交磁化配列）、記録媒
体からの漏洩磁束（漏洩磁界）７０の量に対してフリー
層６２の磁化方向が比例して回転（磁化回転）し、その
回転量に対してＭＲ素子６０の抵抗値が変化するような
設計がなされている。なお、図８では、ＭＲ素子６０の
一部をなす反強磁性層（６４）は省略されている。
構成されるＭＲヘッドを磁気ディスク装置に適用する場
合の動作原理を示す。まず、ＭＲ素子６０を磁気ディス
ク装置の磁気ヘッドに用いるためには、その抵抗変化量
が磁気記録媒体（磁気ディスク）からの漏洩磁束に比例
していることが望ましい。そのため、長手記録を行う磁
気ディスク装置において記録再生するスピンバルブＭＲ
素子利用のＭＲヘッドは、一般には図８に示すように、
ＭＲ素子６０のピン層６１の磁化方向が対向する記録媒
体に対して垂直方向となり、フリー層６２の磁化が加わ
っていない（イニシャルの）場合の磁化方向が記録媒体
に平行になるように、上記２つの層６１，６２の磁化方
向を直交させるように配置し（直交磁化配列）、記録媒
体からの漏洩磁束（漏洩磁界）７０の量に対してフリー
層６２の磁化方向が比例して回転（磁化回転）し、その
回転量に対してＭＲ素子６０の抵抗値が変化するような
設計がなされている。なお、図８では、ＭＲ素子６０の
一部をなす反強磁性層（６４）は省略されている。
【０００８】以上に述べた構造のＭＲ素子により構成さ
れたＭＲヘッドを磁気ディスク装置に適用して、磁気記
録媒体に記録された情報を再生可能とするために、当該
ヘッドからの再生信号を増幅するヘッドアンプ回路は、
およそ１０ｍＡ以下に設定された一定の電流を一定方向
に連続的に流すように構成されている。
れたＭＲヘッドを磁気ディスク装置に適用して、磁気記
録媒体に記録された情報を再生可能とするために、当該
ヘッドからの再生信号を増幅するヘッドアンプ回路は、
およそ１０ｍＡ以下に設定された一定の電流を一定方向
に連続的に流すように構成されている。
【０００９】
【発明が解決しようとする課題】ピン層を持つＭＲ素子
により構成されるＭＲヘッドでは、静電気放電（ＥＳ
Ｄ）等によりダメージを受けると、ピン層の磁化方向が
反転または変化し、記録媒体に記録された情報を正常に
再生できなくなることがある。この場合、ＭＲヘッド
（を構成するＭＲ素子）に電流を流すと、ＭＲヘッドの
状態を元に戻し得ることが知られている。ここで重要な
点は、電流値と電流の方向、及び電流を流す時間であ
る。即ち、ピン層が反転または変化したＭＲヘッドの状
態を元に戻すには、当該ヘッドにおよそ２０〜５０ｍＡ
の電流を任意の方向（当該ヘッドの種類で決まる方向）
に短時間だけ（およそ１００μｓ以下）流す必要があ
る。
により構成されるＭＲヘッドでは、静電気放電（ＥＳ
Ｄ）等によりダメージを受けると、ピン層の磁化方向が
反転または変化し、記録媒体に記録された情報を正常に
再生できなくなることがある。この場合、ＭＲヘッド
（を構成するＭＲ素子）に電流を流すと、ＭＲヘッドの
状態を元に戻し得ることが知られている。ここで重要な
点は、電流値と電流の方向、及び電流を流す時間であ
る。即ち、ピン層が反転または変化したＭＲヘッドの状
態を元に戻すには、当該ヘッドにおよそ２０〜５０ｍＡ
の電流を任意の方向（当該ヘッドの種類で決まる方向）
に短時間だけ（およそ１００μｓ以下）流す必要があ
る。
【００１０】しかし従来のヘッドアンプ回路は、磁気記
録媒体に記録された情報を単にＭＲヘッドにより再生可
能とするために、当該ヘッドに対し、およそ１０ｍＡ以
下に設定された一定の電流（バイアス電流）を一定方向
に連続的に流すように構成されているだけであり、ピン
層が反転または変化したＭＲヘッドの状態を元に戻すた
めに必要な電流を流す構成、つまり通常使用時のバイア
ス電流より大きな電流を任意の方向に流す構成とはなっ
ておらず、ＥＳＤ等によりダメージを受けてピン層が反
転または変化したＭＲヘッドの状態を元に戻すことはで
きなかった。
録媒体に記録された情報を単にＭＲヘッドにより再生可
能とするために、当該ヘッドに対し、およそ１０ｍＡ以
下に設定された一定の電流（バイアス電流）を一定方向
に連続的に流すように構成されているだけであり、ピン
層が反転または変化したＭＲヘッドの状態を元に戻すた
めに必要な電流を流す構成、つまり通常使用時のバイア
ス電流より大きな電流を任意の方向に流す構成とはなっ
ておらず、ＥＳＤ等によりダメージを受けてピン層が反
転または変化したＭＲヘッドの状態を元に戻すことはで
きなかった。
【００１１】本発明は上記事情を考慮してなされたもの
でその目的は、ピン層を持つＭＲヘッドにバイアス電流
より大きな電流を任意の方向に流すことができ、もって
ＥＳＤ等によりダメージを受けてピン層が反転または変
化したＭＲヘッドの状態を元に戻すことが可能なヘッド
アンプ回路を提供することにある。
でその目的は、ピン層を持つＭＲヘッドにバイアス電流
より大きな電流を任意の方向に流すことができ、もって
ＥＳＤ等によりダメージを受けてピン層が反転または変
化したＭＲヘッドの状態を元に戻すことが可能なヘッド
アンプ回路を提供することにある。
【００１２】
【課題を解決するための手段】本発明は、ピン層を持つ
磁気抵抗効果型素子を用いて構成される少なくとも１つ
のＭＲヘッドのうちの指定のヘッドに、設定された一定
のバイアス電流を連続的に供給するためのバイアス電流
供給手段と、上記ＭＲヘッドに対応して設けられ、当該
ヘッドの両端の電位差を増幅する少なくとも１つのリー
ドアンプ回路と、この少なくとも１つのリードアンプ回
路の出力の交流成分を増幅して外部に出力するＡＣ電圧
増幅回路とを備えたヘッドアンプ回路において、上記少
なくとも１つのリードアンプ回路の出力の直流成分を増
幅して外部に出力するＤＣ電圧増幅回路と、上記バイア
ス電流より大きい値の設定された一定の電流を流すこと
が可能な定電流回路と、上記少なくとも１つのＭＲヘッ
ドのうちの指定されたヘッドに対し、上記定電流回路か
らの電流のオン／オフを行うと共に当該電流を指定され
た方向に流す電流制御回路と、外部からの制御データに
従い、上記バイアス電流供給手段への電流量の設定並び
に方向の指定と、上記ＤＣ電圧増幅回路の出力に応じて
決定される上記定電流回路への電流量の設定と、上記電
流制御回路に対する上記定電流回路からの電流のオン／
オフ時間並びに方向の指定と、上記ＭＲヘッドの指定の
少なくとも１つを行うコントロール回路とを備えたこと
を特徴とする。
磁気抵抗効果型素子を用いて構成される少なくとも１つ
のＭＲヘッドのうちの指定のヘッドに、設定された一定
のバイアス電流を連続的に供給するためのバイアス電流
供給手段と、上記ＭＲヘッドに対応して設けられ、当該
ヘッドの両端の電位差を増幅する少なくとも１つのリー
ドアンプ回路と、この少なくとも１つのリードアンプ回
路の出力の交流成分を増幅して外部に出力するＡＣ電圧
増幅回路とを備えたヘッドアンプ回路において、上記少
なくとも１つのリードアンプ回路の出力の直流成分を増
幅して外部に出力するＤＣ電圧増幅回路と、上記バイア
ス電流より大きい値の設定された一定の電流を流すこと
が可能な定電流回路と、上記少なくとも１つのＭＲヘッ
ドのうちの指定されたヘッドに対し、上記定電流回路か
らの電流のオン／オフを行うと共に当該電流を指定され
た方向に流す電流制御回路と、外部からの制御データに
従い、上記バイアス電流供給手段への電流量の設定並び
に方向の指定と、上記ＤＣ電圧増幅回路の出力に応じて
決定される上記定電流回路への電流量の設定と、上記電
流制御回路に対する上記定電流回路からの電流のオン／
オフ時間並びに方向の指定と、上記ＭＲヘッドの指定の
少なくとも１つを行うコントロール回路とを備えたこと
を特徴とする。
【００１３】このような構成のヘッドアンプ回路におい
ては、バイアス電流供給手段から当該ＭＲヘッドに一定
のバイアス電流を流したときの当該ＭＲヘッド両端の電
位差のＤＣ成分をＤＣ信号増幅回路の出力信号により外
部から測定可能であるため、ピン層が反転または変化し
たＭＲヘッドを元に戻す必要がある場合に、その電圧を
外部の制御手段（例えばＣＰＵ）にて測定し、その電圧
に対応する電流量、更に具体的に述べるならば、その電
圧とバイアス電流とから求められる上記ＭＲヘッドの抵
抗値に対応する電流量（一般には、抵抗値に反比例する
電流量）と、電流時間と、当該ＭＲヘッドの種類で決ま
る電流方向とが、当該制御手段からパラレルまたはシリ
アルポートの信号（制御データ）によりコントロール回
路に設定されることで、当該コントロール回路の制御の
もとで、当該ＭＲヘッドに対し、電流制御回路により定
電流回路からの（バイアス電流より大きな値の）電流を
指定の時間だけ指定の方向に流すことが可能となり、こ
れによりピン層が反転または変化したものを元に戻すこ
とができる。
ては、バイアス電流供給手段から当該ＭＲヘッドに一定
のバイアス電流を流したときの当該ＭＲヘッド両端の電
位差のＤＣ成分をＤＣ信号増幅回路の出力信号により外
部から測定可能であるため、ピン層が反転または変化し
たＭＲヘッドを元に戻す必要がある場合に、その電圧を
外部の制御手段（例えばＣＰＵ）にて測定し、その電圧
に対応する電流量、更に具体的に述べるならば、その電
圧とバイアス電流とから求められる上記ＭＲヘッドの抵
抗値に対応する電流量（一般には、抵抗値に反比例する
電流量）と、電流時間と、当該ＭＲヘッドの種類で決ま
る電流方向とが、当該制御手段からパラレルまたはシリ
アルポートの信号（制御データ）によりコントロール回
路に設定されることで、当該コントロール回路の制御の
もとで、当該ＭＲヘッドに対し、電流制御回路により定
電流回路からの（バイアス電流より大きな値の）電流を
指定の時間だけ指定の方向に流すことが可能となり、こ
れによりピン層が反転または変化したものを元に戻すこ
とができる。
【００１４】ここで、上記ＤＣ電圧増幅回路の出力に対
応する電流量を上記定電流回路に設定する電流設定回路
を設けるならば、外部の制御手段が上記ＤＣ電圧増幅回
路の出力電圧を測定し、その測定結果に応じて上記定電
流回路に設定する電流量を決定する必要がなくなる。
応する電流量を上記定電流回路に設定する電流設定回路
を設けるならば、外部の制御手段が上記ＤＣ電圧増幅回
路の出力電圧を測定し、その測定結果に応じて上記定電
流回路に設定する電流量を決定する必要がなくなる。
【００１５】また、ピン層が反転または変化したＭＲヘ
ッドを元に戻すのに必要な電流量と当該ＭＲヘッドの抵
抗値とはほぼ反比例し、その際のＭＲヘッドの両端の電
位差はほぼ一定であることが分かっている。そこで上記
電流設定回路に、上記ＤＣ電圧増幅回路の出力が外部か
ら設定された電圧になるような電流量を上記定電流回路
に設定する機能を持たせるならば、当該電流設定回路で
の電流量決定のための計算処理は不要となる。
ッドを元に戻すのに必要な電流量と当該ＭＲヘッドの抵
抗値とはほぼ反比例し、その際のＭＲヘッドの両端の電
位差はほぼ一定であることが分かっている。そこで上記
電流設定回路に、上記ＤＣ電圧増幅回路の出力が外部か
ら設定された電圧になるような電流量を上記定電流回路
に設定する機能を持たせるならば、当該電流設定回路で
の電流量決定のための計算処理は不要となる。
【００１６】また、リードアンプ回路として、上記した
ようなＭＲヘッドの両端の電位差を増幅するリードアン
プ回路、つまり差動型のリードアンプ回路ではなく、Ｍ
Ｒヘッドの一端側の電圧信号を増幅するリードアンプ回
路、つまりシングルエンド型のリードアンプ回路を用い
る場合には、ＭＲヘッドの他端側と接地端間の接続／切
り離しを行うスイッチ回路を設けるとよい。
ようなＭＲヘッドの両端の電位差を増幅するリードアン
プ回路、つまり差動型のリードアンプ回路ではなく、Ｍ
Ｒヘッドの一端側の電圧信号を増幅するリードアンプ回
路、つまりシングルエンド型のリードアンプ回路を用い
る場合には、ＭＲヘッドの他端側と接地端間の接続／切
り離しを行うスイッチ回路を設けるとよい。
【００１７】このスイッチ回路を設けることで、ピン層
が反転または変化したＭＲヘッドを元に戻すためにＭＲ
ヘッドに流す電流の方向が、当該ＭＲヘッドの上記他端
側から上記一端側の向きの場合にも、対処できる。
が反転または変化したＭＲヘッドを元に戻すためにＭＲ
ヘッドに流す電流の方向が、当該ＭＲヘッドの上記他端
側から上記一端側の向きの場合にも、対処できる。
【００１８】また本発明は、ライト電流回路が出力する
ライト電流の電流量は、ピン層が反転または変化したＭ
Ｒヘッドを元に戻すためにＭＲヘッドに流す電流の電流
量と同程度（例えば２０〜５０ｍＡ）であることに着目
して、上記の定電流回路をライト電流回路で兼ねる構成
とし、当該ライト電流回路で生成されるライト電流を、
ピン層が反転または変化したＭＲヘッドを元に戻すため
にＭＲヘッドに流す電流として用いるようにしたことを
特徴とする。
ライト電流の電流量は、ピン層が反転または変化したＭ
Ｒヘッドを元に戻すためにＭＲヘッドに流す電流の電流
量と同程度（例えば２０〜５０ｍＡ）であることに着目
して、上記の定電流回路をライト電流回路で兼ねる構成
とし、当該ライト電流回路で生成されるライト電流を、
ピン層が反転または変化したＭＲヘッドを元に戻すため
にＭＲヘッドに流す電流として用いるようにしたことを
特徴とする。
【００１９】この構成によれば、定電流回路が不要とな
るため、回路規模を小さくできる。以上の構成のヘッド
アンプ回路を磁気ディスク装置に組み込むことで、ピン
層が反転あるいは変化したＭＲヘッドを元に戻すことが
可能な磁気ディスク装置を実現できる。
るため、回路規模を小さくできる。以上の構成のヘッド
アンプ回路を磁気ディスク装置に組み込むことで、ピン
層が反転あるいは変化したＭＲヘッドを元に戻すことが
可能な磁気ディスク装置を実現できる。
【００２０】
【発明の実施の形態】以下、本発明の実施の形態につき
図面を参照して説明する。 ［第１の実施形態］図１は本発明の第１の実施形態に係
る電流バイアス／電圧センス方式の差動型リードアンプ
内蔵のヘッドアンプ回路を中心とする構成を示すブロッ
ク図である。
図面を参照して説明する。 ［第１の実施形態］図１は本発明の第１の実施形態に係
る電流バイアス／電圧センス方式の差動型リードアンプ
内蔵のヘッドアンプ回路を中心とする構成を示すブロッ
ク図である。
【００２１】図１において、ＭＲヘッド２-i（ｉ＝０，
１…）には、第１のバイアス電流回路３により正電源
（Ｖｃｃ）から後述するコントロール回路１１にて設定
された一定のバイアス電流を連続的に流すように構成さ
れている。ＭＲヘッド２-iは、ピン層を持つ磁気抵抗効
果型素子を用いて構成される。ＭＲヘッド２-iは、図示
せぬ磁気記録媒体の各データ面に対応してそれぞれ設け
られ、対応する磁気記録媒体のデータ面に磁気的に記録
された情報を磁気抵抗効果により検出する。図では複数
のＭＲヘッド２-iが設けられているが、１つの場合もあ
り得る。
１…）には、第１のバイアス電流回路３により正電源
（Ｖｃｃ）から後述するコントロール回路１１にて設定
された一定のバイアス電流を連続的に流すように構成さ
れている。ＭＲヘッド２-iは、ピン層を持つ磁気抵抗効
果型素子を用いて構成される。ＭＲヘッド２-iは、図示
せぬ磁気記録媒体の各データ面に対応してそれぞれ設け
られ、対応する磁気記録媒体のデータ面に磁気的に記録
された情報を磁気抵抗効果により検出する。図では複数
のＭＲヘッド２-iが設けられているが、１つの場合もあ
り得る。
【００２２】ＭＲヘッド２-iに流れたバイアス電流は第
２のバイアス電流回路８により負電源（Ｖｅｅ）または
ＧＮＤ（接地端）に流れるようになっている。ここでＭ
Ｒヘッド２-iに連続的に流されるバイアス電流の値は１
０ｍＡ以下である。
２のバイアス電流回路８により負電源（Ｖｅｅ）または
ＧＮＤ（接地端）に流れるようになっている。ここでＭ
Ｒヘッド２-iに連続的に流されるバイアス電流の値は１
０ｍＡ以下である。
【００２３】バイアス電流制御回路４は、ＣＰＵ２２か
らの指示のもとでコントロール回路１１にて指定された
ＭＲヘッド２-iに対し、第１のバイアス電流回路３から
の電流（バイアス電流）のＯＮ／ＯＦＦ制御を行う。
らの指示のもとでコントロール回路１１にて指定された
ＭＲヘッド２-iに対し、第１のバイアス電流回路３から
の電流（バイアス電流）のＯＮ／ＯＦＦ制御を行う。
【００２４】ＭＲヘッド２-iの両端に発生する電位差
（の信号）は、差動型のリードアンプ回路５-iで増幅さ
れる。このリードアンプ回路５-iの出力はＡＣ電圧増幅
回路６及びＤＣ電圧増幅回路７に導かれる。
（の信号）は、差動型のリードアンプ回路５-iで増幅さ
れる。このリードアンプ回路５-iの出力はＡＣ電圧増幅
回路６及びＤＣ電圧増幅回路７に導かれる。
【００２５】ＡＣ電圧増幅回路６は、リードアンプ回路
５-iの出力信号のＡＣ成分（交流電圧成分）、つまり磁
気記録媒体からＭＲヘッド２-iにより読み取られた再生
信号成分を増幅する。このＡＣ電圧増幅回路６の出力は
ヘッドアンプ回路外に設けられた信号処理回路２１に送
られる。信号処理回路２１は、ＡＣ電圧増幅回路６の出
力信号（再生信号）から例えばＮＲＺコードのデータに
再生するのに必要な信号処理を行う。この信号処理回路
２１は、磁気記録媒体への情報記録に必要な信号処理等
も行う。
５-iの出力信号のＡＣ成分（交流電圧成分）、つまり磁
気記録媒体からＭＲヘッド２-iにより読み取られた再生
信号成分を増幅する。このＡＣ電圧増幅回路６の出力は
ヘッドアンプ回路外に設けられた信号処理回路２１に送
られる。信号処理回路２１は、ＡＣ電圧増幅回路６の出
力信号（再生信号）から例えばＮＲＺコードのデータに
再生するのに必要な信号処理を行う。この信号処理回路
２１は、磁気記録媒体への情報記録に必要な信号処理等
も行う。
【００２６】ＤＣ電圧増幅回路７は、リードアンプ回路
５-iの出力信号のＤＣ成分（直流電圧成分）を増幅す
る。このＤＣ電圧増幅回路７で増幅されたＤＣ成分、つ
まりＭＲヘッド２-iに流れるバイアス電流により当該ヘ
ッド２-iの両端に発生するＤＣ電圧（ＤＣ成分の電位
差）は、ヘッドアンプ回路外に設けられた磁気ディスク
装置全体を制御するためのＣＰＵ２２に（当該ＣＰＵ２
２に内蔵のＡ／Ｄ変換器を通して）読み込まれて、その
電圧値が測定される。ＣＰＵ２２は、測定した電圧値
（から決定されるＭＲヘッド２-iの抵抗値）に対応する
電流量の電流がＭＲヘッド２-iに流れるように、当該電
流量をコントロール回路１１に設定する。
５-iの出力信号のＤＣ成分（直流電圧成分）を増幅す
る。このＤＣ電圧増幅回路７で増幅されたＤＣ成分、つ
まりＭＲヘッド２-iに流れるバイアス電流により当該ヘ
ッド２-iの両端に発生するＤＣ電圧（ＤＣ成分の電位
差）は、ヘッドアンプ回路外に設けられた磁気ディスク
装置全体を制御するためのＣＰＵ２２に（当該ＣＰＵ２
２に内蔵のＡ／Ｄ変換器を通して）読み込まれて、その
電圧値が測定される。ＣＰＵ２２は、測定した電圧値
（から決定されるＭＲヘッド２-iの抵抗値）に対応する
電流量の電流がＭＲヘッド２-iに流れるように、当該電
流量をコントロール回路１１に設定する。
【００２７】定電流回路９は、コントロール回路１１に
て設定された一定の電流を流すように構成されている。
ここで定電流回路９により流すことができる電流の範囲
は、例えば２０〜５０ｍＡであり、上記バイアス電流よ
り十分大きいことに注意されたい。
て設定された一定の電流を流すように構成されている。
ここで定電流回路９により流すことができる電流の範囲
は、例えば２０〜５０ｍＡであり、上記バイアス電流よ
り十分大きいことに注意されたい。
【００２８】電流制御回路１０は、ＣＰＵ２２からの指
示のもとでコントロール回路１１にて指定されたＭＲヘ
ッド２-iに対し、定電流回路９からの電流のＯＮ／ＯＦ
Ｆ制御を行うと共に、その電流の方向の制御を行う。
示のもとでコントロール回路１１にて指定されたＭＲヘ
ッド２-iに対し、定電流回路９からの電流のＯＮ／ＯＦ
Ｆ制御を行うと共に、その電流の方向の制御を行う。
【００２９】コントロール回路１１は、ＣＰＵ２２から
の指示により、更に具体的に述べるならばＣＰＵ２２か
らのパラレルまたはシリアルポートの信号（制御デー
タ）の示す指示により、バイアス電流回路３，８並びに
定電流回路９の電流量の設定と、バイアス電流制御回路
４のバイアス電流のＯＮ／ＯＦＦ時間の指定と、電流制
御回路１０の電流のＯＮ／ＯＦＦ時間並びに方向の指定
と、電流の供給先のＭＲヘッド２-iの指定を行う。
の指示により、更に具体的に述べるならばＣＰＵ２２か
らのパラレルまたはシリアルポートの信号（制御デー
タ）の示す指示により、バイアス電流回路３，８並びに
定電流回路９の電流量の設定と、バイアス電流制御回路
４のバイアス電流のＯＮ／ＯＦＦ時間の指定と、電流制
御回路１０の電流のＯＮ／ＯＦＦ時間並びに方向の指定
と、電流の供給先のＭＲヘッド２-iの指定を行う。
【００３０】以上の構成のヘッドアンプ回路において
は、ＣＰＵ２２の指示に従うコントロール回路１１の指
定を受けて、バイアス電流制御回路４により選択された
ＭＲヘッド２-iには、当該バイアス電流制御回路４の制
御により（１０ｍＡを上限とする）一定のバイアス電流
が予め定められた所定方向に連続的に流れる。
は、ＣＰＵ２２の指示に従うコントロール回路１１の指
定を受けて、バイアス電流制御回路４により選択された
ＭＲヘッド２-iには、当該バイアス電流制御回路４の制
御により（１０ｍＡを上限とする）一定のバイアス電流
が予め定められた所定方向に連続的に流れる。
【００３１】これにより、ＭＲヘッド２-iに対向する磁
気記録媒体のデータ面上の位置に磁気的に記録されてい
る情報が、当該ＭＲヘッド２-iの磁気抵抗効果により検
出される。すると、ＭＲヘッド２-iの両端には電位差が
発生する。この電位差の信号（電圧信号）は、ＭＲヘッ
ド２-iにより検出された、つまり再生された（読み取ら
れた）再生信号の電圧成分（ＡＣ電圧成分）と、ＭＲヘ
ッド２-iに流れるバイアス電流と当該ＭＲヘッド２-iの
抵抗値で決まる電圧信号の電圧成分（ＤＣ電圧成分）と
を含む。
気記録媒体のデータ面上の位置に磁気的に記録されてい
る情報が、当該ＭＲヘッド２-iの磁気抵抗効果により検
出される。すると、ＭＲヘッド２-iの両端には電位差が
発生する。この電位差の信号（電圧信号）は、ＭＲヘッ
ド２-iにより検出された、つまり再生された（読み取ら
れた）再生信号の電圧成分（ＡＣ電圧成分）と、ＭＲヘ
ッド２-iに流れるバイアス電流と当該ＭＲヘッド２-iの
抵抗値で決まる電圧信号の電圧成分（ＤＣ電圧成分）と
を含む。
【００３２】このＭＲヘッド２-iの両端の電位差は差動
型のリードアンプ回路５-iにより増幅され、そのうちの
ＡＣ成分、つまり再生信号成分は更にＡＣ電圧増幅回路
６により増幅され、ＤＣ成分は更にＤＣ電圧増幅回路７
により増幅される。
型のリードアンプ回路５-iにより増幅され、そのうちの
ＡＣ成分、つまり再生信号成分は更にＡＣ電圧増幅回路
６により増幅され、ＤＣ成分は更にＤＣ電圧増幅回路７
により増幅される。
【００３３】ＡＣ電圧増幅回路６により増幅された再生
信号は信号処理回路２１に送られて所定の信号処理をさ
れ、データが再生・抽出される。ところが、ＭＲヘッド
２-iを構成するＭＲ素子がＥＳＤ等によりダメージを受
け、当該ＭＲ素子のピン層の磁化方向が反転または変化
すると、磁気記録媒体に記録された情報をＭＲヘッド２
-iにより正常に再生することができなくなる。つまり、
信号処理回路２１により正しいデータを再生・抽出する
ことができなくなる。この場合、ある大きさの電流をＭ
Ｒヘッド２-iに短時間ある方向に流すことにより、ピン
層の状態を元に戻すことが可能となる。この電流の最適
値は、ＭＲヘッド２-iの抵抗値で決まる。
信号は信号処理回路２１に送られて所定の信号処理をさ
れ、データが再生・抽出される。ところが、ＭＲヘッド
２-iを構成するＭＲ素子がＥＳＤ等によりダメージを受
け、当該ＭＲ素子のピン層の磁化方向が反転または変化
すると、磁気記録媒体に記録された情報をＭＲヘッド２
-iにより正常に再生することができなくなる。つまり、
信号処理回路２１により正しいデータを再生・抽出する
ことができなくなる。この場合、ある大きさの電流をＭ
Ｒヘッド２-iに短時間ある方向に流すことにより、ピン
層の状態を元に戻すことが可能となる。この電流の最適
値は、ＭＲヘッド２-iの抵抗値で決まる。
【００３４】そこでＣＰＵ２２は、上記ＤＣ電圧増幅回
路７の出力信号を読み込んで、その電圧値と指定のバイ
アス電流値とをもとに、ＭＲヘッド２-iの抵抗値を算出
する。そしてＣＰＵ２２は、算出した抵抗値に対応した
（例えば反比例した）電流値（ここでは２０〜５０ｍＡ
の範囲）と電流のＯＮ／ＯＦＦ時間と電流の方向を決定
し、パラレルまたはシリアルポートの信号によりコント
ロール回路１１に設定する。ここでＯＮ時間は１００μ
ｓ以下の予め定められた値に決定される。また方向は、
使用するＭＲヘッド２-iの種類で決まる。
路７の出力信号を読み込んで、その電圧値と指定のバイ
アス電流値とをもとに、ＭＲヘッド２-iの抵抗値を算出
する。そしてＣＰＵ２２は、算出した抵抗値に対応した
（例えば反比例した）電流値（ここでは２０〜５０ｍＡ
の範囲）と電流のＯＮ／ＯＦＦ時間と電流の方向を決定
し、パラレルまたはシリアルポートの信号によりコント
ロール回路１１に設定する。ここでＯＮ時間は１００μ
ｓ以下の予め定められた値に決定される。また方向は、
使用するＭＲヘッド２-iの種類で決まる。
【００３５】すると定電流回路９からは、ＣＰＵ２２に
よってコントロール回路１１に設定された値の電流が生
成出力され、その電流は、ＣＰＵ２２の指示に従ってコ
ントロール回路１１により選択指定されたＭＲヘッド２
-iに、電流制御回路１０によって指定の時間だけ指定の
方向に流される。これによりピン層が反転あるいは変化
したＭＲヘッド２-iの状態を元に戻すことが可能とな
る。
よってコントロール回路１１に設定された値の電流が生
成出力され、その電流は、ＣＰＵ２２の指示に従ってコ
ントロール回路１１により選択指定されたＭＲヘッド２
-iに、電流制御回路１０によって指定の時間だけ指定の
方向に流される。これによりピン層が反転あるいは変化
したＭＲヘッド２-iの状態を元に戻すことが可能とな
る。
【００３６】［第２の実施形態］図２は本発明の第２の
実施形態に係る電流バイアス／電圧センス方式の差動型
リードアンプ内蔵のヘッドアンプ回路を中心とする構成
を示すブロック図であり、図１と同一部分には同一符号
を付してある。
実施形態に係る電流バイアス／電圧センス方式の差動型
リードアンプ内蔵のヘッドアンプ回路を中心とする構成
を示すブロック図であり、図１と同一部分には同一符号
を付してある。
【００３７】図２のヘッドアンプ回路が図１のヘッドア
ンプ回路と異なる点は、定電流回路９の電流量の設定を
行う電流設定回路１２を設けたことにある。ここでは、
コントロール回路による定電流回路９への電流量設定が
不要となり、ＣＰＵによるＤＣ電圧増幅回路７の出力の
読み取り（と読み取った値に基づくＭＲヘッド２-iの抵
抗値の算出）が不要となるため、図１中のコントロール
回路１１、ＣＰＵ２２に代えて、コントロール回路１１
０、ＣＰＵ２２０が用いられる。コントロール回路１１
０は、定電流回路９への電流量設定を行わない点を除け
ばコントロール回路１１と同様であり、ＣＰＵ２２０は
ＤＣ電圧増幅回路７の出力の読み取り（と読み取った値
に基づく最適電流値の算出）を行わない点を除けばＣＰ
Ｕ２２と同様である。
ンプ回路と異なる点は、定電流回路９の電流量の設定を
行う電流設定回路１２を設けたことにある。ここでは、
コントロール回路による定電流回路９への電流量設定が
不要となり、ＣＰＵによるＤＣ電圧増幅回路７の出力の
読み取り（と読み取った値に基づくＭＲヘッド２-iの抵
抗値の算出）が不要となるため、図１中のコントロール
回路１１、ＣＰＵ２２に代えて、コントロール回路１１
０、ＣＰＵ２２０が用いられる。コントロール回路１１
０は、定電流回路９への電流量設定を行わない点を除け
ばコントロール回路１１と同様であり、ＣＰＵ２２０は
ＤＣ電圧増幅回路７の出力の読み取り（と読み取った値
に基づく最適電流値の算出）を行わない点を除けばＣＰ
Ｕ２２と同様である。
【００３８】図２の構成のヘッドアンプ回路において、
電流設定回路１２は、ＤＣ電圧増幅回路７の出力信号
（の電圧）から、前記第１の実施形態におけるＣＰＵ２
２と同様にして、ＭＲヘッド２-iのピン層の磁化方向が
反転あるいは変化した状態を元に戻すのに必要な最適電
流量を決定し、定電流回路９に設定する。
電流設定回路１２は、ＤＣ電圧増幅回路７の出力信号
（の電圧）から、前記第１の実施形態におけるＣＰＵ２
２と同様にして、ＭＲヘッド２-iのピン層の磁化方向が
反転あるいは変化した状態を元に戻すのに必要な最適電
流量を決定し、定電流回路９に設定する。
【００３９】すると定電流回路９からは、電流設定回路
１２によって設定された値の電流が生成出力され、その
電流は、ＣＰＵ２２０の指示に従ってコントロール回路
１１０により選択指定されたＭＲヘッド２-iに、電流制
御回路１０によって指定の時間だけ指定の方向に流され
る。これによりピン層が反転あるいは変化したＭＲヘッ
ド２-iの状態を元に戻すことが可能となる。
１２によって設定された値の電流が生成出力され、その
電流は、ＣＰＵ２２０の指示に従ってコントロール回路
１１０により選択指定されたＭＲヘッド２-iに、電流制
御回路１０によって指定の時間だけ指定の方向に流され
る。これによりピン層が反転あるいは変化したＭＲヘッ
ド２-iの状態を元に戻すことが可能となる。
【００４０】さて、ＭＲヘッド２-iの抵抗値と当該ヘッ
ド２-iの状態を元に戻すのに必要な電流量とで決まる当
該ヘッド２-iの両端の電位差は、ほぼ一定であることが
分かっている。
ド２-iの状態を元に戻すのに必要な電流量とで決まる当
該ヘッド２-iの両端の電位差は、ほぼ一定であることが
分かっている。
【００４１】そこで図２に示す構成では、ＣＰＵ２２０
により、電流設定回路１２に対してＭＲヘッド２-iの両
端のＤＣ成分の目標となる電位差（目標電位差）を設定
し、ＤＣ電圧増幅回路７からの出力がＣＰＵ２２０の設
定した電圧になるように、電流設定回路１２が当該ＤＣ
電圧増幅回路７からの出力を監視しながら、定電流回路
９に対して電流量を設定するようにしても構わない。こ
の場合、ＤＣ電圧増幅回路７からの出力がＣＰＵ２２０
の設定した電圧になるような電流を定電流回路９から生
成出力させ、その電流をＭＲヘッド２-iに、電流制御回
路１０によって指定の時間だけ指定の方向に流すことに
より、ピン層が反転あるいは変化した当該ＭＲヘッド２
-iの状態を元に戻すことができる。
により、電流設定回路１２に対してＭＲヘッド２-iの両
端のＤＣ成分の目標となる電位差（目標電位差）を設定
し、ＤＣ電圧増幅回路７からの出力がＣＰＵ２２０の設
定した電圧になるように、電流設定回路１２が当該ＤＣ
電圧増幅回路７からの出力を監視しながら、定電流回路
９に対して電流量を設定するようにしても構わない。こ
の場合、ＤＣ電圧増幅回路７からの出力がＣＰＵ２２０
の設定した電圧になるような電流を定電流回路９から生
成出力させ、その電流をＭＲヘッド２-iに、電流制御回
路１０によって指定の時間だけ指定の方向に流すことに
より、ピン層が反転あるいは変化した当該ＭＲヘッド２
-iの状態を元に戻すことができる。
【００４２】［第３の実施形態］図３は本発明の第３の
実施形態に係る電流バイアス／電圧センス方式のシング
ルエンド型リードアンプ内蔵のヘッドアンプ回路を中心
とする構成を示すブロック図であり、図１と同一部分に
は同一符号を付してある。
実施形態に係る電流バイアス／電圧センス方式のシング
ルエンド型リードアンプ内蔵のヘッドアンプ回路を中心
とする構成を示すブロック図であり、図１と同一部分に
は同一符号を付してある。
【００４３】図３において、図示せぬ磁気記録媒体に磁
気的に記録された情報を磁気抵抗効果により検出するＭ
Ｒヘッド２-i（ｉ＝０，１…）には、バイアス電流回路
１３により正電源（Ｖｃｃ）からコントロール回路１１
１にて設定された一定のバイアス電流を連続的に流すよ
うに構成されている。ここでＭＲヘッド２-iに連続的に
流されるバイアス電流の値は１０ｍＡ以下である。ＭＲ
ヘッド２-iは、磁気記録媒体の各データ面に対応してそ
れぞれ設けられる。図では複数のＭＲヘッド２-iが設け
られているが、１つの場合もあり得る。
気的に記録された情報を磁気抵抗効果により検出するＭ
Ｒヘッド２-i（ｉ＝０，１…）には、バイアス電流回路
１３により正電源（Ｖｃｃ）からコントロール回路１１
１にて設定された一定のバイアス電流を連続的に流すよ
うに構成されている。ここでＭＲヘッド２-iに連続的に
流されるバイアス電流の値は１０ｍＡ以下である。ＭＲ
ヘッド２-iは、磁気記録媒体の各データ面に対応してそ
れぞれ設けられる。図では複数のＭＲヘッド２-iが設け
られているが、１つの場合もあり得る。
【００４４】バイアス電流制御回路４は、ＣＰＵ２２か
らの指示のもとでコントロール回路１１１にて指定され
たＭＲヘッド２-iに対し、バイアス電流回路１３からの
電流（バイアス電流）のＯＮ／ＯＦＦ制御を行う。
らの指示のもとでコントロール回路１１１にて指定され
たＭＲヘッド２-iに対し、バイアス電流回路１３からの
電流（バイアス電流）のＯＮ／ＯＦＦ制御を行う。
【００４５】ＭＲヘッド２-iの一端側の電圧信号はシン
グルエンド型のリードアンプ回路５０-iで増幅される。
このリードアンプ回路５０-iの出力はＡＣ電圧増幅回路
６及びＤＣ電圧増幅回路７に導かれる。
グルエンド型のリードアンプ回路５０-iで増幅される。
このリードアンプ回路５０-iの出力はＡＣ電圧増幅回路
６及びＤＣ電圧増幅回路７に導かれる。
【００４６】ＡＣ電圧増幅回路６は、リードアンプ回路
５０-iの出力信号のＡＣ成分（交流電圧成分）、つまり
磁気記録媒体からＭＲヘッド２-iにより読み取られた再
生信号成分を増幅する。このＡＣ電圧増幅回路６の出力
はヘッドアンプ回路外に設けられた信号処理回路２１に
送られる。信号処理回路２１は、ＡＣ電圧増幅回路６の
出力信号（再生信号）から例えばＮＲＺコードのデータ
に再生するのに必要な信号処理を行う。この信号処理回
路２１は、磁気記録媒体への情報記録に必要な信号処理
等も行う。
５０-iの出力信号のＡＣ成分（交流電圧成分）、つまり
磁気記録媒体からＭＲヘッド２-iにより読み取られた再
生信号成分を増幅する。このＡＣ電圧増幅回路６の出力
はヘッドアンプ回路外に設けられた信号処理回路２１に
送られる。信号処理回路２１は、ＡＣ電圧増幅回路６の
出力信号（再生信号）から例えばＮＲＺコードのデータ
に再生するのに必要な信号処理を行う。この信号処理回
路２１は、磁気記録媒体への情報記録に必要な信号処理
等も行う。
【００４７】ＤＣ電圧増幅回路７は、リードアンプ回路
５０-iの出力信号のＤＣ成分（直流電圧成分）を増幅す
る。このＤＣ電圧増幅回路７で増幅されたＤＣ成分、つ
まりＭＲヘッド２-iに流れるバイアス電流により当該ヘ
ッド２-iの一端側（リードアンプ回路５０-iの入力との
接続端側）に発生するＤＣ電圧信号は、ヘッドアンプ回
路外に設けられた磁気ディスク装置全体を制御するため
のＣＰＵ２２に（当該ＣＰＵ２２に内蔵のＡ／Ｄ変換器
を通して）読み込まれて、その電圧値が測定される。Ｃ
ＰＵ２２は、測定した電圧値（から決定されるＭＲヘッ
ド２-iの抵抗値）に対応する電流値の電流がＭＲヘッド
２-iに流れるように、当該電流値をコントロール回路１
１１に設定する。
５０-iの出力信号のＤＣ成分（直流電圧成分）を増幅す
る。このＤＣ電圧増幅回路７で増幅されたＤＣ成分、つ
まりＭＲヘッド２-iに流れるバイアス電流により当該ヘ
ッド２-iの一端側（リードアンプ回路５０-iの入力との
接続端側）に発生するＤＣ電圧信号は、ヘッドアンプ回
路外に設けられた磁気ディスク装置全体を制御するため
のＣＰＵ２２に（当該ＣＰＵ２２に内蔵のＡ／Ｄ変換器
を通して）読み込まれて、その電圧値が測定される。Ｃ
ＰＵ２２は、測定した電圧値（から決定されるＭＲヘッ
ド２-iの抵抗値）に対応する電流値の電流がＭＲヘッド
２-iに流れるように、当該電流値をコントロール回路１
１１に設定する。
【００４８】ＭＲヘッド２-iとＧＮＤ間は、スイッチ回
路１４によりＯＮ／ＯＦＦされ、ＣＰＵ２２からの指示
のもとでコントロール回路１１１にて指定されたＭＲヘ
ッド２-iに流れるバイアス電流をＧＮＤに流すようにな
っている。
路１４によりＯＮ／ＯＦＦされ、ＣＰＵ２２からの指示
のもとでコントロール回路１１１にて指定されたＭＲヘ
ッド２-iに流れるバイアス電流をＧＮＤに流すようにな
っている。
【００４９】定電流回路９は、コントロール回路１１１
にて設定された一定の電流を流すように構成されてい
る。ここで定電流回路９により流すことができる電流の
範囲は、例えば２０〜５０ｍＡであり、上記バイアス電
流より十分大きいことに注意されたい。
にて設定された一定の電流を流すように構成されてい
る。ここで定電流回路９により流すことができる電流の
範囲は、例えば２０〜５０ｍＡであり、上記バイアス電
流より十分大きいことに注意されたい。
【００５０】電流制御回路１０は、ＣＰＵ２２からの指
示のもとでコントロール回路１１１にて指定されたＭＲ
ヘッド２-iに対し、定電流回路９からの電流のＯＮ／Ｏ
ＦＦ制御を行うと共に、その電流の方向の制御を行う。
示のもとでコントロール回路１１１にて指定されたＭＲ
ヘッド２-iに対し、定電流回路９からの電流のＯＮ／Ｏ
ＦＦ制御を行うと共に、その電流の方向の制御を行う。
【００５１】コントロール回路１１１は、ＣＰＵ２２か
らの指示により、更に具体的に述べるならばＣＰＵ２２
からのパラレルまたはシリアルポートの信号の示す指示
により、バイアス電流回路１３並びに定電流回路９の電
流量の設定と、バイアス電流制御回路４のバイアス電流
のＯＮ／ＯＦＦ時間の指定と、スイッチ回路１４のＯＮ
／ＯＦＦの指定と、電流制御回路１０の電流のＯＮ／Ｏ
ＦＦ時間並びに方向の指定と、電流の供給先のＭＲヘッ
ド２-iの指定とを行う。
らの指示により、更に具体的に述べるならばＣＰＵ２２
からのパラレルまたはシリアルポートの信号の示す指示
により、バイアス電流回路１３並びに定電流回路９の電
流量の設定と、バイアス電流制御回路４のバイアス電流
のＯＮ／ＯＦＦ時間の指定と、スイッチ回路１４のＯＮ
／ＯＦＦの指定と、電流制御回路１０の電流のＯＮ／Ｏ
ＦＦ時間並びに方向の指定と、電流の供給先のＭＲヘッ
ド２-iの指定とを行う。
【００５２】以上の構成のヘッドアンプ回路において
は、ＤＣ電圧増幅回路７からの出力信号をＣＰＵ２２で
測定し、その測定値に対応した電流量をＣＰＵ２２から
コントロール回路１１１に設定することで、その設定し
た値の電流を定電流回路９から生成出力させる。そして
定電流回路９からの電流を、ＣＰＵ２２の指示に従って
コントロール回路１１により選択指定されたＭＲヘッド
２-iに、電流制御回路１０によって指定の時間だけ指定
の方向に流す。これによりピン層が反転あるいは変化し
たＭＲヘッド２-iの状態を元に戻すことが可能となる。
ここで、定電流回路９からの電流を流す際には、ＭＲヘ
ッド２-iとＧＮＤ間を、スイッチ回路１４により切り離
す。
は、ＤＣ電圧増幅回路７からの出力信号をＣＰＵ２２で
測定し、その測定値に対応した電流量をＣＰＵ２２から
コントロール回路１１１に設定することで、その設定し
た値の電流を定電流回路９から生成出力させる。そして
定電流回路９からの電流を、ＣＰＵ２２の指示に従って
コントロール回路１１により選択指定されたＭＲヘッド
２-iに、電流制御回路１０によって指定の時間だけ指定
の方向に流す。これによりピン層が反転あるいは変化し
たＭＲヘッド２-iの状態を元に戻すことが可能となる。
ここで、定電流回路９からの電流を流す際には、ＭＲヘ
ッド２-iとＧＮＤ間を、スイッチ回路１４により切り離
す。
【００５３】［第４の実施形態］図４は本発明の第４の
実施形態に係る電流バイアス／電圧センス方式のシング
ルエンド型リードアンプ内蔵のヘッドアンプ回路を中心
とする構成を示すブロック図であり、図３と同一部分に
は同一符号を付してある。
実施形態に係る電流バイアス／電圧センス方式のシング
ルエンド型リードアンプ内蔵のヘッドアンプ回路を中心
とする構成を示すブロック図であり、図３と同一部分に
は同一符号を付してある。
【００５４】図４のヘッドアンプ回路が図３のヘッドア
ンプ回路と異なる点は、（前記第２の実施形態と同様
に）定電流回路９の電流量の設定を行う電流設定回路１
２を設けたことにある。ここでは、コントロール回路に
よる定電流回路９への電流量設定が不要となり、ＣＰＵ
によるＤＣ電圧増幅回路７の出力の読み取り（と読み取
った値に基づく最適電流値の算出）が不要となるため、
図３中のコントロール回路１１１、ＣＰＵ２２に代え
て、コントロール回路１１２、ＣＰＵ２２０が用いられ
る。コントロール回路１１２は、定電流回路９への電流
量設定を行わない点を除けばコントロール回路１１１と
同様であり、ＣＰＵ２２０はＤＣ電圧増幅回路７の出力
の読み取り（と読み取った値に基づく最適電流値の算
出）を行わない点を除けばＣＰＵ２２と同様である。
ンプ回路と異なる点は、（前記第２の実施形態と同様
に）定電流回路９の電流量の設定を行う電流設定回路１
２を設けたことにある。ここでは、コントロール回路に
よる定電流回路９への電流量設定が不要となり、ＣＰＵ
によるＤＣ電圧増幅回路７の出力の読み取り（と読み取
った値に基づく最適電流値の算出）が不要となるため、
図３中のコントロール回路１１１、ＣＰＵ２２に代え
て、コントロール回路１１２、ＣＰＵ２２０が用いられ
る。コントロール回路１１２は、定電流回路９への電流
量設定を行わない点を除けばコントロール回路１１１と
同様であり、ＣＰＵ２２０はＤＣ電圧増幅回路７の出力
の読み取り（と読み取った値に基づく最適電流値の算
出）を行わない点を除けばＣＰＵ２２と同様である。
【００５５】図４の構成のヘッドアンプ回路において、
電流設定回路１２は、ＤＣ電圧増幅回路７の出力信号か
ら、ＭＲヘッド２-iのピン層の磁化方向が反転あるいは
変化した状態を元に戻すのに必要な最適電流量を決定
し、定電流回路９に設定する。
電流設定回路１２は、ＤＣ電圧増幅回路７の出力信号か
ら、ＭＲヘッド２-iのピン層の磁化方向が反転あるいは
変化した状態を元に戻すのに必要な最適電流量を決定
し、定電流回路９に設定する。
【００５６】すると定電流回路９からは、電流設定回路
１２によって設定された値の電流が生成出力され、その
電流は、ＣＰＵ２２０の指示に従ってコントロール回路
１１２により選択指定されたＭＲヘッド２-iに、電流制
御回路１０によって指定の時間だけ指定の方向に流され
る。これによりピン層が反転あるいは変化したＭＲヘッ
ド２-iの状態を元に戻すことが可能となる。
１２によって設定された値の電流が生成出力され、その
電流は、ＣＰＵ２２０の指示に従ってコントロール回路
１１２により選択指定されたＭＲヘッド２-iに、電流制
御回路１０によって指定の時間だけ指定の方向に流され
る。これによりピン層が反転あるいは変化したＭＲヘッ
ド２-iの状態を元に戻すことが可能となる。
【００５７】［第５の実施形態］図５は本発明の第５の
実施形態に係る電流バイアス／電圧センス方式の差動型
リードアンプ内蔵のヘッドアンプ回路を中心とする構成
を示すブロック図であり、図１と同一部分には同一符号
を付してある。
実施形態に係る電流バイアス／電圧センス方式の差動型
リードアンプ内蔵のヘッドアンプ回路を中心とする構成
を示すブロック図であり、図１と同一部分には同一符号
を付してある。
【００５８】図において、図示せぬ磁気記録媒体に磁気
的に記録された情報を磁気抵抗効果により検出するＭＲ
ヘッド２-i（ｉ＝０，１…）には、第１のバイアス電流
回路３により正電源（Ｖｃｃ）から後述するコントロー
ル回路１１３にて設定された一定のバイアス電流を連続
的に流すように構成されている。ＭＲヘッド２-iは、磁
気記録媒体の各データ面に対応してそれぞれ設けられ
る。図では複数のＭＲヘッド２-iが設けられているが、
１つの場合もあり得る。
的に記録された情報を磁気抵抗効果により検出するＭＲ
ヘッド２-i（ｉ＝０，１…）には、第１のバイアス電流
回路３により正電源（Ｖｃｃ）から後述するコントロー
ル回路１１３にて設定された一定のバイアス電流を連続
的に流すように構成されている。ＭＲヘッド２-iは、磁
気記録媒体の各データ面に対応してそれぞれ設けられ
る。図では複数のＭＲヘッド２-iが設けられているが、
１つの場合もあり得る。
【００５９】再生専用ヘッドであるＭＲヘッド２-iは、
磁気記録媒体に磁気的に情報の記録を行う記録専用のラ
イトヘッド１５-iと対をなして、複合分離型の磁気ヘッ
ドを構成する。
磁気記録媒体に磁気的に情報の記録を行う記録専用のラ
イトヘッド１５-iと対をなして、複合分離型の磁気ヘッ
ドを構成する。
【００６０】ＭＲヘッド２-iに流れたバイアス電流は第
２のバイアス電流回路８により負電源（Ｖｅｅ）または
ＧＮＤ（接地端）に流れるようになっている。ここでＭ
Ｒヘッド２-iに連続的に流されるバイアス電流の値は１
０ｍＡ以下である。
２のバイアス電流回路８により負電源（Ｖｅｅ）または
ＧＮＤ（接地端）に流れるようになっている。ここでＭ
Ｒヘッド２-iに連続的に流されるバイアス電流の値は１
０ｍＡ以下である。
【００６１】バイアス電流制御回路４は、ＣＰＵ２２か
らの指示のもとでコントロール回路１１３にて指定され
たＭＲヘッド２-iに対し、第１のバイアス電流回路３か
らの電流（バイアス電流）のＯＮ／ＯＦＦ制御を行う。
らの指示のもとでコントロール回路１１３にて指定され
たＭＲヘッド２-iに対し、第１のバイアス電流回路３か
らの電流（バイアス電流）のＯＮ／ＯＦＦ制御を行う。
【００６２】ＭＲヘッド２-iの両端に発生する電位差
（の信号）は、差動型のリードアンプ回路５-iで増幅さ
れる。このリードアンプ回路５-iの出力はＡＣ電圧増幅
回路６及びＤＣ電圧増幅回路７に導かれる。
（の信号）は、差動型のリードアンプ回路５-iで増幅さ
れる。このリードアンプ回路５-iの出力はＡＣ電圧増幅
回路６及びＤＣ電圧増幅回路７に導かれる。
【００６３】ＡＣ電圧増幅回路６は、リードアンプ回路
５-iの出力信号のＡＣ成分（交流電圧成分）、つまり磁
気記録媒体からＭＲヘッド２-iにより読み取られた再生
信号成分を増幅する。このＡＣ電圧増幅回路６の出力は
ヘッドアンプ回路外に設けられた信号処理回路２１に送
られる。信号処理回路２１は、ＡＣ電圧増幅回路６の出
力信号（再生信号）から例えばＮＲＺコードのデータに
再生するのに必要な信号処理を行う。この信号処理回路
２１は、磁気記録媒体への情報記録に必要な信号処理等
も行う。この信号処理回路２１でのライト時の信号処理
により当該処理回路２１から出力されるライトデータ信
号は、後述するライト電流制御回路１７に供給される。
５-iの出力信号のＡＣ成分（交流電圧成分）、つまり磁
気記録媒体からＭＲヘッド２-iにより読み取られた再生
信号成分を増幅する。このＡＣ電圧増幅回路６の出力は
ヘッドアンプ回路外に設けられた信号処理回路２１に送
られる。信号処理回路２１は、ＡＣ電圧増幅回路６の出
力信号（再生信号）から例えばＮＲＺコードのデータに
再生するのに必要な信号処理を行う。この信号処理回路
２１は、磁気記録媒体への情報記録に必要な信号処理等
も行う。この信号処理回路２１でのライト時の信号処理
により当該処理回路２１から出力されるライトデータ信
号は、後述するライト電流制御回路１７に供給される。
【００６４】ＤＣ電圧増幅回路７は、リードアンプ回路
５-iの出力信号のＤＣ成分（直流電圧成分）を増幅す
る。このＤＣ電圧増幅回路７で増幅されたＤＣ成分、つ
まりＭＲヘッド２-iに流れるバイアス電流により当該ヘ
ッド２-iの両端に発生するＤＣ電圧（ＤＣ成分の電位
差）は、ヘッドアンプ回路外に設けられた磁気ディスク
装置全体を制御するためのＣＰＵ２２に（当該ＣＰＵ２
２に内蔵のＡ／Ｄ変換器を通して）読み込まれて、その
電圧値が測定される。ＣＰＵ２２は、測定した電圧値
（から決定されるＭＲヘッド２-iの抵抗値）に対応する
電流量の電流がＭＲヘッド２-iに流れるように、当該電
流量をコントロール回路１１３に設定する。コントロー
ル回路１１３は、当該電流量を次に述べるライト電流回
路１６に設定し、対応する電流を電流制御回路１０に生
成出力させる。
５-iの出力信号のＤＣ成分（直流電圧成分）を増幅す
る。このＤＣ電圧増幅回路７で増幅されたＤＣ成分、つ
まりＭＲヘッド２-iに流れるバイアス電流により当該ヘ
ッド２-iの両端に発生するＤＣ電圧（ＤＣ成分の電位
差）は、ヘッドアンプ回路外に設けられた磁気ディスク
装置全体を制御するためのＣＰＵ２２に（当該ＣＰＵ２
２に内蔵のＡ／Ｄ変換器を通して）読み込まれて、その
電圧値が測定される。ＣＰＵ２２は、測定した電圧値
（から決定されるＭＲヘッド２-iの抵抗値）に対応する
電流量の電流がＭＲヘッド２-iに流れるように、当該電
流量をコントロール回路１１３に設定する。コントロー
ル回路１１３は、当該電流量を次に述べるライト電流回
路１６に設定し、対応する電流を電流制御回路１０に生
成出力させる。
【００６５】ライト電流回路１６は、ライトヘッド１５
にコントロール回路１１３で設定された一定の電流を流
す他、当該コントロール回路１１３により設定された電
流を電流制御回路１０に流すように構成されている。こ
こでライト電流回路１６により流すことができる電流の
範囲は、例えば２０〜５０ｍＡであり、上記バイアス電
流より十分大きいことに注意されたい。
にコントロール回路１１３で設定された一定の電流を流
す他、当該コントロール回路１１３により設定された電
流を電流制御回路１０に流すように構成されている。こ
こでライト電流回路１６により流すことができる電流の
範囲は、例えば２０〜５０ｍＡであり、上記バイアス電
流より十分大きいことに注意されたい。
【００６６】ライト電流制御回路１７は、ＣＰＵ２２か
らの指示のもとでコントロール回路１１３にて指定され
たライトヘッド１５-iに対し、ライト電流回路１６から
の電流のＯＮ／ＯＦＦ制御を行うと共に、信号処理回路
２１からのライトデータ信号により電流の方向の切換え
を行う。
らの指示のもとでコントロール回路１１３にて指定され
たライトヘッド１５-iに対し、ライト電流回路１６から
の電流のＯＮ／ＯＦＦ制御を行うと共に、信号処理回路
２１からのライトデータ信号により電流の方向の切換え
を行う。
【００６７】電流制御回路１０は、ＣＰＵ２２からの指
示のもとでコントロール回路１１３にて指定されたＭＲ
ヘッド２-iにライト電流回路１６からの電流を選択的に
供給するＯＮ／ＯＦＦ制御を行うと共に、当該ＭＲヘッ
ド２-iに対して指定した方向に電流を流す制御を行う。
示のもとでコントロール回路１１３にて指定されたＭＲ
ヘッド２-iにライト電流回路１６からの電流を選択的に
供給するＯＮ／ＯＦＦ制御を行うと共に、当該ＭＲヘッ
ド２-iに対して指定した方向に電流を流す制御を行う。
【００６８】コントロール回路１１３は、ＣＰＵ２２か
らの指示により、更に具体的に述べるならばＣＰＵ２２
からのパラレルまたはシリアルポートの信号の示す指示
により、バイアス電流回路３，８のバイアス電流量の設
定と、ライト電流回路１６のライト電流量の設定と、バ
イアス電流制御回路４のバイアス電流のＯＮ／ＯＦＦ時
間の指定と、電流制御回路１０の電流のＯＮ／ＯＦＦ時
間並びに方向の指定と、ＭＲヘッド２-iの指定と、ライ
トヘッド１５-iの指定とを行う。
らの指示により、更に具体的に述べるならばＣＰＵ２２
からのパラレルまたはシリアルポートの信号の示す指示
により、バイアス電流回路３，８のバイアス電流量の設
定と、ライト電流回路１６のライト電流量の設定と、バ
イアス電流制御回路４のバイアス電流のＯＮ／ＯＦＦ時
間の指定と、電流制御回路１０の電流のＯＮ／ＯＦＦ時
間並びに方向の指定と、ＭＲヘッド２-iの指定と、ライ
トヘッド１５-iの指定とを行う。
【００６９】以上の構成において、ＭＲヘッド２-iのピ
ン層の磁化方向が反転または変化している可能性がある
ために、元の状態に戻す必要があるものとする。この場
合、ＣＰＵ２２はコントロール回路１１３に、ＭＲヘッ
ド２-iに流す電流の電流量を設定すると共に、電流制御
回路１０の電流のＯＮ／ＯＦＦ時間並びに方向の指定
と、ＭＲヘッド２-iの指定とを行う。
ン層の磁化方向が反転または変化している可能性がある
ために、元の状態に戻す必要があるものとする。この場
合、ＣＰＵ２２はコントロール回路１１３に、ＭＲヘッ
ド２-iに流す電流の電流量を設定すると共に、電流制御
回路１０の電流のＯＮ／ＯＦＦ時間並びに方向の指定
と、ＭＲヘッド２-iの指定とを行う。
【００７０】するとコントロール回路１１３は、ライト
電流回路１６に対して電流量を設定する。このようにし
て、設定した電流をライト電流回路１６から電流制御回
路１０に生成出力させ、その電流をＣＰＵ２２がコント
ロール回路１１３を通して指定したＭＲヘッド２-iに、
電流制御回路１０によって指定の時間だけ指定の方向に
流すことにより、ピン層が反転あるいは変化した当該Ｍ
Ｒヘッド２-iの状態を元に戻すことができる。
電流回路１６に対して電流量を設定する。このようにし
て、設定した電流をライト電流回路１６から電流制御回
路１０に生成出力させ、その電流をＣＰＵ２２がコント
ロール回路１１３を通して指定したＭＲヘッド２-iに、
電流制御回路１０によって指定の時間だけ指定の方向に
流すことにより、ピン層が反転あるいは変化した当該Ｍ
Ｒヘッド２-iの状態を元に戻すことができる。
【００７１】
【発明の効果】以上詳述したように本発明によれば、Ｍ
Ｒヘッドの抵抗値に対応するバイアス電流より大きな値
の電流を当該ヘッドに指定の方向に必要に応じて流すこ
とができるため、ＥＳＤ等によりダメージを受けてピン
層が反転または変化したＭＲヘッドの状態を元に戻すこ
とができる。
Ｒヘッドの抵抗値に対応するバイアス電流より大きな値
の電流を当該ヘッドに指定の方向に必要に応じて流すこ
とができるため、ＥＳＤ等によりダメージを受けてピン
層が反転または変化したＭＲヘッドの状態を元に戻すこ
とができる。
【００７２】また本発明によれば、ピン層が反転または
変化したＭＲヘッドの状態を元に戻すのに必要な、当該
ヘッドに流すバイアス電流より大きな値の電流を流すの
に、ライト電流回路からのライト電流を利用することが
できるため、回路規模を小さくできる。
変化したＭＲヘッドの状態を元に戻すのに必要な、当該
ヘッドに流すバイアス電流より大きな値の電流を流すの
に、ライト電流回路からのライト電流を利用することが
できるため、回路規模を小さくできる。
【図１】本発明の第１の実施形態に係る電流バイアス／
電圧センス方式の差動型リードアンプ内蔵のヘッドアン
プ回路を中心とする構成を示すブロック図。
電圧センス方式の差動型リードアンプ内蔵のヘッドアン
プ回路を中心とする構成を示すブロック図。
【図２】本発明の第２の実施形態に係る電流バイアス／
電圧センス方式の差動型リードアンプ内蔵のヘッドアン
プ回路を中心とする構成を示すブロック図。
電圧センス方式の差動型リードアンプ内蔵のヘッドアン
プ回路を中心とする構成を示すブロック図。
【図３】本発明の第３の実施形態に係る電流バイアス／
電圧センス方式のシングルエンド型リードアンプ内蔵の
ヘッドアンプ回路を中心とする構成を示すブロック図。
電圧センス方式のシングルエンド型リードアンプ内蔵の
ヘッドアンプ回路を中心とする構成を示すブロック図。
【図４】本発明の第４の実施形態に係る電流バイアス／
電圧センス方式のシングルエンド型リードアンプ内蔵の
ヘッドアンプ回路を中心とする構成を示すブロック図。
電圧センス方式のシングルエンド型リードアンプ内蔵の
ヘッドアンプ回路を中心とする構成を示すブロック図。
【図５】本発明の第５の実施形態に係る電流バイアス／
電圧センス方式の差動型リードアンプ内蔵のヘッドアン
プ回路を中心とする構成を示すブロック図。
電圧センス方式の差動型リードアンプ内蔵のヘッドアン
プ回路を中心とする構成を示すブロック図。
【図６】ＭＲ素子の一般的な構造の概念図。
【図７】図６に示したＭＲ素子の動作原理を説明するた
めの図。
めの図。
【図８】図６に示したＭＲ素子を用いて構成されるＭＲ
ヘッドを磁気ディスク装置に適用する場合の動作原理を
説明するための図
ヘッドを磁気ディスク装置に適用する場合の動作原理を
説明するための図
２-0，２-1…ＭＲヘッド ３…第１のバイアス電流回路 ４…バイアス電流制御回路 ５-0，５-1…差動型リードアンプ回路 ６…ＡＣ電圧増幅回路 ７…ＤＣ電圧増幅回路 ８…第２のバイアス電流回路 ９…定電流回路 １０…電流制御回路 １１，１１０〜１１３…コントロール回路 １２…電流設定回路 １３…バイアス電流回路 １４…スイッチ回路 １５-0，１５-1…ライトヘッド １６…ライト電流回路 １７…ライト電流制御回路 ２１…信号処理回路 ２２，２２０…ＣＰＵ ５０-0，５０-1…シングルエンド型リードアンプ回路
Claims (7)
- 【請求項１】 ピン層を持つ磁気抵抗効果型素子を用い
て構成される、磁気記録媒体に磁気的に記録された情報
を磁気抵抗効果により検出する少なくとも１つの磁気抵
抗効果型ヘッドのうちの指定のヘッドに、設定された一
定のバイアス電流を連続的に供給するためのバイアス電
流供給手段と、 前記ヘッドに対応して設けられ、当該ヘッドの両端の電
位差を増幅する少なくとも１つのリードアンプ回路と、 前記少なくとも１つのリードアンプ回路の出力の交流成
分を増幅して外部に出力するＡＣ電圧増幅回路と、 前記少なくとも１つのリードアンプ回路の出力の直流成
分を増幅して外部に出力するＤＣ電圧増幅回路と、 前記バイアス電流より大きい値の設定された一定の電流
を流すことが可能な定電流回路と、 前記少なくとも１つのヘッドのうちの指定されたヘッド
に対し、前記定電流回路からの電流のオン／オフを行う
と共に当該電流を指定された方向に流す電流制御回路
と、 外部からの制御データに従い、前記バイアス電流供給手
段への電流量の設定並びに方向の指定と、前記ＤＣ電圧
増幅回路の出力に応じて決定される前記定電流回路への
電流量の設定と、前記電流制御回路に対する前記定電流
回路からの電流のオン／オフ時間並びに方向の指定と、
前記磁気抵抗効果型ヘッドの指定の少なくとも１つを行
うコントロール回路とを具備することを特徴とするヘッ
ドアンプ回路。 - 【請求項２】 ピン層を持つ磁気抵抗効果型素子を用い
て構成される、磁気記録媒体に磁気的に記録された情報
を磁気抵抗効果により検出する少なくとも１つの磁気抵
抗効果型ヘッドのうちの指定のヘッドに、設定された一
定のバイアス電流を連続的に供給するためのバイアス電
流供給手段と、 前記ヘッドに対応して設けられ、当該ヘッドの両端の電
位差を増幅する少なくとも１つのリードアンプ回路と、 前記少なくとも１つのリードアンプ回路の出力の交流成
分を増幅して外部に出力するＡＣ電圧増幅回路と、 前記少なくとも１つのリードアンプ回路の出力の直流成
分を増幅して外部に出力するＤＣ電圧増幅回路と、 前記バイアス電流より大きい値の設定された一定の電流
を流すことが可能な定電流回路と、 前記少なくとも１つのヘッドのうちの指定されたヘッド
に対し、前記定電流回路からの電流のオン／オフを行う
と共に当該電流を指定された方向に流す電流制御回路
と、 前記ＤＣ電圧増幅回路の出力に対応する電流量を前記定
電流回路に設定する電流設定回路と、 外部からの制御データに従い、前記バイアス電流供給手
段への電流量の設定並びに方向の指定と、前記電流制御
回路に対する前記定電流回路からの電流のオン／オフ時
間並びに方向の指定と、前記磁気抵抗効果型ヘッドの指
定の少なくとも１つを行うコントロール回路とを具備す
ることを特徴とするヘッドアンプ回路。 - 【請求項３】 ピン層を持つ磁気抵抗効果型素子を用い
て構成される、磁気記録媒体に磁気的に記録された情報
を磁気抵抗効果により検出する少なくとも１つの磁気抵
抗効果型ヘッドのうちの指定のヘッドに、設定された一
定のバイアス電流を連続的に供給するためのバイアス電
流供給手段と、 前記ヘッドに対応して設けられ、当該ヘッドの両端の電
位差を増幅する少なくとも１つのリードアンプ回路と、 前記少なくとも１つのリードアンプ回路の出力の交流成
分を増幅して外部に出力するＡＣ電圧増幅回路と、 前記少なくとも１つのリードアンプ回路の出力の直流成
分を増幅して外部に出力するＤＣ電圧増幅回路と、 前記バイアス電流より大きい値の設定された一定の電流
を流すことが可能な定電流回路と、 前記少なくとも１つのヘッドのうちの指定されたヘッド
に対し、前記定電流回路からの電流のオン／オフを行う
と共に当該電流を指定された方向に流す電流制御回路
と、 前記ＤＣ電圧増幅回路の出力が外部から設定された電圧
になるような電流量を前記定電流回路に設定する電流設
定回路と、 外部からの制御データに従い、前記バイアス電流供給手
段への電流量の設定並びに方向の指定と、前記電流制御
回路に対する前記定電流回路からの電流のオン／オフ時
間並びに方向の指定と、前記磁気抵抗効果型ヘッドの指
定の少なくとも１つを行うコントロール回路とを具備す
ることを特徴とするヘッドアンプ回路。 - 【請求項４】 ピン層を持つ磁気抵抗効果型素子を用い
て構成される、磁気記録媒体に磁気的に記録された情報
を磁気抵抗効果により検出する少なくとも１つの磁気抵
抗効果型ヘッドのうちの指定のヘッドに、設定された一
定のバイアス電流を連続的に供給するためのバイアス電
流供給手段と、 前記ヘッドに対応して設けられ、当該ヘッドの一端側の
電圧信号を増幅する少なくとも１つのリードアンプ回路
と、 前記少なくとも１つのリードアンプ回路の出力の交流成
分を増幅して外部に出力するＡＣ電圧増幅回路と、 前記少なくとも１つのリードアンプ回路の出力の直流成
分を増幅して外部に出力するＤＣ電圧増幅回路と、 前記バイアス電流より大きい値の設定された一定の電流
を流すことが可能な定電流回路と、 前記少なくとも１つのヘッドのうちの指定されたヘッド
に対し、前記定電流回路からの電流のオン／オフを行う
と共に当該電流を指定された方向に流す電流制御回路
と、 前記少なくとも１つのヘッドの他端側と接地端間の接続
／切り離しを行うスイッチ回路と、 外部からの制御データに従い、前記バイアス電流供給手
段への電流量の設定並びに方向の指定と、前記ＤＣ電圧
増幅回路の出力に応じて決定される前記定電流回路への
電流量の設定と、前記電流制御回路に対する前記定電流
回路からの電流のオン／オフ時間並びに方向の指定と、
前記スイッチ回路の接続／切り離しの指定の少なくとも
１つを行うコントロール回路とを具備することを特徴と
するヘッドアンプ回路。 - 【請求項５】 ピン層を持つ磁気抵抗効果型素子を用い
て構成される、磁気記録媒体に磁気的に記録された情報
を磁気抵抗効果により検出する少なくとも１つの磁気抵
抗効果型ヘッドのうちの指定のヘッドに、設定された一
定のバイアス電流を連続的に供給するためのバイアス電
流供給手段と、 前記ヘッドに対応して設けられ、当該ヘッドの一端側の
電圧信号を増幅する少なくとも１つのリードアンプ回路
と、 前記少なくとも１つのリードアンプ回路の出力の交流成
分を増幅して外部に出力するＡＣ電圧増幅回路と、 前記少なくとも１つのリードアンプ回路の出力の直流成
分を増幅して外部に出力するＤＣ電圧増幅回路と、 前記バイアス電流より大きい値の設定された一定の電流
を流すことが可能な定電流回路と、 前記少なくとも１つのヘッドのうちの指定されたヘッド
に対し、前記定電流回路からの電流のオン／オフを行う
と共に当該電流を指定された方向に流す電流制御回路
と、 前記ＤＣ電圧増幅回路の出力に対応する電流量を前記定
電流回路に設定する電流設定回路と、 前記少なくとも１つのヘッドの他端側と接地端間の接続
／切り離しを行うスイッチ回路と、 外部からの制御データに従い、前記バイアス電流供給手
段への電流量の設定並びに方向の指定と、前記電流制御
回路に対する前記定電流回路からの電流のオン／オフ時
間並びに方向の指定と、前記スイッチ回路の接続／切り
離しの指定と、前記磁気抵抗効果型ヘッドの指定の少な
くとも１つを行うコントロール回路とを具備することを
特徴とするヘッドアンプ回路。 - 【請求項６】 ピン層を持つ磁気抵抗効果型素子を用い
て構成される、磁気記録媒体に磁気的に記録された情報
を磁気抵抗効果により検出する少なくとも１つの磁気抵
抗効果型ヘッドのうちの指定のヘッドに、設定された一
定のバイアス電流を連続的に供給するためのバイアス電
流供給手段と、 前記ヘッドに対応して設けられ、当該ヘッドの両端の電
位差を増幅する少なくとも１つのリードアンプ回路と、 前記少なくとも１つのリードアンプ回路の出力の交流成
分を増幅して外部に出力するＡＣ電圧増幅回路と、 前記少なくとも１つのリードアンプ回路の出力の直流成
分を増幅して外部に出力するＤＣ電圧増幅回路と、 前記磁気記録媒体に磁気的に情報を記録する少なくとも
１つのライトヘッドのうちの外部から指定されたヘッド
に、設定された一定の電流を流すことが可能なライト電
流回路と、 前記少なくとも１つのライトヘッドのうちの指定された
ヘッドに対し、前記ライト電流回路からの電流のオン／
オフを行うと共に当該ヘッドに流れる前記電流の方向を
外部からのライトデータ信号に応じて切り換えるライト
電流制御回路と、 前記少なくとも１つの磁気抵抗効果型ヘッドのうちの指
定されたヘッドに対し、前記ライト定電流回路からの電
流のオン／オフを行うと共に指定された方向に当該電流
を流す電流制御回路と、 外部からの制御データに従い、前記バイアス電流供給手
段への電流量の設定並びに方向の指定と、前記ライト電
流回路に対するライト時の電流量の設定と、前記電流制
御回路に対する前記ライト電流回路からの電流のオン／
オフ時間並びに方向の指定と、前記ＤＣ電圧増幅回路の
出力に対応して外部から設定される電流量の前記ライト
電流回路への設定と、前記磁気抵抗効果型ヘッドの指定
と、前記ライトヘッドの指定の少なくとも１つを行うコ
ントロール回路とを具備することを特徴とするヘッドア
ンプ回路。 - 【請求項７】 請求項１乃至請求項６のいずれかに記載
のヘッドアンプ回路と、 少なくとも１つの磁気記録媒体と、 前記磁気記録媒体のデータ面に対応して設けられる、ラ
イトヘッド及びピン層を持つ磁気抵抗効果型素子を用い
て構成される磁気抵抗効果型ヘッドの対と、 前記ヘッドアンプ中の少なくとも前記コントロール回路
を前記制御データにより制御する制御手段とを具備する
ことを特徴とする磁気ディスク装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP10189127A JP2000020902A (ja) | 1998-07-03 | 1998-07-03 | ヘッドアンプ回路及び同回路を備えた磁気ディスク装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP10189127A JP2000020902A (ja) | 1998-07-03 | 1998-07-03 | ヘッドアンプ回路及び同回路を備えた磁気ディスク装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2000020902A true JP2000020902A (ja) | 2000-01-21 |
Family
ID=16235857
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP10189127A Pending JP2000020902A (ja) | 1998-07-03 | 1998-07-03 | ヘッドアンプ回路及び同回路を備えた磁気ディスク装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2000020902A (ja) |
-
1998
- 1998-07-03 JP JP10189127A patent/JP2000020902A/ja active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5793207A (en) | Disk drive with a thermal asperity reduction circuitry using a spin valve sensor | |
| JP3251884B2 (ja) | 改善された磁気抵抗を有するスピン・バルブ・センサ | |
| US4878140A (en) | Magneto-resistive sensor with opposing currents for reading perpendicularly recorded media | |
| US5737157A (en) | Disk drive with a thermal asperity reduction circuitry using a magnetoresistive sensor | |
| US6123781A (en) | Method of controlling magnetic characteristics of spin-valve magnetoresistive element and of magnetic head with the element | |
| JP3075253B2 (ja) | スピンバルブ型感磁素子及びこれを用いた磁気ヘッド並びに磁気ディスク装置 | |
| JP3996785B2 (ja) | ディスクドライブの不安定性ヘッド回復装置及び方法 | |
| JPH1125426A (ja) | スピンバルブｍｒヘッド及び同ヘッドを搭載した磁気ディスク装置 | |
| JP2003296907A (ja) | 磁気抵抗効果膜を有する磁気ヘッドを用いた磁気ディスク装置 | |
| US6714389B1 (en) | Digital magnetoresistive sensor with bias | |
| US6710594B2 (en) | Method and apparatus supporting magnetic performance measurement of merged read-write heads using the write current and read current | |
| US10762916B1 (en) | Shared MAMR and HDI sensor/driver | |
| JP2000020902A (ja) | ヘッドアンプ回路及び同回路を備えた磁気ディスク装置 | |
| US6593736B1 (en) | Method and apparatus stabilizing the magnetic domain of merged magnetoresistive read-write heads using dc write current and read bias current | |
| US6489762B2 (en) | Method to detect junction induced signal instability from GMR/MR heads | |
| JPH1125425A (ja) | 磁気ヘッド | |
| JPS6098504A (ja) | 磁気抵抗効果型磁気ヘツドのデ−タ再生方式 | |
| JPH1027317A (ja) | 磁気ヘッド | |
| US7417833B2 (en) | Magnetic recording and reproducing apparatus having element for correcting misaligned magnetization direction | |
| JPH11149730A (ja) | 磁気記録装置 | |
| JP3757113B2 (ja) | 磁気抵抗効果型素子を用いた磁気ヘッドの磁気記録装置への適用方法 | |
| JPH10149514A (ja) | 磁気抵抗効果型磁気ヘッド | |
| JPH0935217A (ja) | 磁気抵抗型記録ヘッド | |
| JP2008130112A (ja) | 磁気抵抗効果型再生磁気ヘッド及びその再生磁気ヘッドを用いた磁気記録装置 | |
| JPWO2002093564A1 (ja) | 磁気再生ヘッドの駆動方法、及び磁気記録再生装置 |