JP2000077336A - 半導体成長用基板およびその製造方法ならびに半導体装置 - Google Patents
半導体成長用基板およびその製造方法ならびに半導体装置Info
- Publication number
- JP2000077336A JP2000077336A JP24348698A JP24348698A JP2000077336A JP 2000077336 A JP2000077336 A JP 2000077336A JP 24348698 A JP24348698 A JP 24348698A JP 24348698 A JP24348698 A JP 24348698A JP 2000077336 A JP2000077336 A JP 2000077336A
- Authority
- JP
- Japan
- Prior art keywords
- substrate
- silicon
- main surface
- semiconductor
- growth
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Led Devices (AREA)
Abstract
(57)【要約】 （修正有）
【課題】 一主面がＩＩＩ−Ｖ族窒化物系半導体からな
る基板上に無機マスクを用い横方向エピタキシャル成長
をさせる際、成長層を薄くでき、マスクエッジ部の形状
が成長層の欠陥伝搬方向に影響を与えず、成長層とマス
ク間に空隙発生の確率が極く低い半導体成長用基板とそ
の製造方法、及びこの基板を用いた半導体装置を提供す
る。 【解決手段】 サファイア基板１上にＧａＮ層２を成長
させ、その表面に無機マスク３をＧａＮ層表面が実質平
坦になるよう形成し、半導体成長用基板とする。無機マ
スク３はＧａＮ層２にＳｉとＯまたはＮをイオン注入後
加熱するか、ＧａＮ層２にＳｉをイオン注入後、Ｏまた
はＮを含む雰囲気中で加熱するか、ＧａＮ層上にＳｉ膜
を選択的に形成後Ｓｉ膜を酸化または窒化することによ
り形成される。この基板上にＧａＮ層を横方向エピタキ
シャル成長させ、その上に素子層を成長させてＧａＮ系
半導体レーザなどの半導体装置を製造する。
る基板上に無機マスクを用い横方向エピタキシャル成長
をさせる際、成長層を薄くでき、マスクエッジ部の形状
が成長層の欠陥伝搬方向に影響を与えず、成長層とマス
ク間に空隙発生の確率が極く低い半導体成長用基板とそ
の製造方法、及びこの基板を用いた半導体装置を提供す
る。 【解決手段】 サファイア基板１上にＧａＮ層２を成長
させ、その表面に無機マスク３をＧａＮ層表面が実質平
坦になるよう形成し、半導体成長用基板とする。無機マ
スク３はＧａＮ層２にＳｉとＯまたはＮをイオン注入後
加熱するか、ＧａＮ層２にＳｉをイオン注入後、Ｏまた
はＮを含む雰囲気中で加熱するか、ＧａＮ層上にＳｉ膜
を選択的に形成後Ｓｉ膜を酸化または窒化することによ
り形成される。この基板上にＧａＮ層を横方向エピタキ
シャル成長させ、その上に素子層を成長させてＧａＮ系
半導体レーザなどの半導体装置を製造する。
Description
【０００１】
【発明の属する技術分野】この発明は半導体成長用基板
およびその製造方法ならびに半導体装置に関し、特に、
窒化物系ＩＩＩ−Ｖ族化合物半導体を用いた半導体レー
ザや発光ダイオードあるいは電子走行素子などに適用し
て好適なものである。
およびその製造方法ならびに半導体装置に関し、特に、
窒化物系ＩＩＩ−Ｖ族化合物半導体を用いた半導体レー
ザや発光ダイオードあるいは電子走行素子などに適用し
て好適なものである。
【０００２】
【従来の技術】半導体層のエピタキシャル成長におい
て、半導体層中の欠陥密度を減少させるために、横方向
エピタキシャル成長（Epitaxial Lateral Overgrowth，
ＥＬＯ）法と呼ばれる成長技術が知られており（例え
ば、J.Jpn.Appl.Phys.,vol.28,no.3,pp.L337-339,198
9)、ＧａＮの成長に適用する試みが行われている（例え
ば、日本学術振興会短波長光デバイス第１６２委員会第
７回研究会および光電相互変換第１２５委員会第１６０
回研究会の合同研究会資料（平成９年９月２６日）、ｐ
ｐ．１８−２４）。この横方向エピタキシャル成長法に
おいては、成長させる半導体層の欠陥密度を下げるため
に、基板上にＳｉＯ2 膜などからなる無機マスクを形成
した後、その上に半導体層を成長させる。
て、半導体層中の欠陥密度を減少させるために、横方向
エピタキシャル成長（Epitaxial Lateral Overgrowth，
ＥＬＯ）法と呼ばれる成長技術が知られており（例え
ば、J.Jpn.Appl.Phys.,vol.28,no.3,pp.L337-339,198
9)、ＧａＮの成長に適用する試みが行われている（例え
ば、日本学術振興会短波長光デバイス第１６２委員会第
７回研究会および光電相互変換第１２５委員会第１６０
回研究会の合同研究会資料（平成９年９月２６日）、ｐ
ｐ．１８−２４）。この横方向エピタキシャル成長法に
おいては、成長させる半導体層の欠陥密度を下げるため
に、基板上にＳｉＯ2 膜などからなる無機マスクを形成
した後、その上に半導体層を成長させる。
【０００３】従来、この横方向エピタキシャル成長法に
おいて用いられる無機マスクの形成は、次のようにして
行われていた。すなわち、まず、基板上に化学気相成長
（ＣＶＤ）法により例えばＳｉＯ2 膜を成膜する。この
ＳｉＯ2 膜の厚さは、通常、０．１μｍ以上である。次
に、このＳｉＯ2 膜上にフォトリソグラフィーにより所
定形状のレジストパターンを形成する。次に、このレジ
ストパターンをマスクとしてＳｉＯ2 膜をドライエッチ
ング法またはウエットエッチング法によりエッチングし
た後、レジストパターンを除去する。これによって、無
機マスクが形成される。
おいて用いられる無機マスクの形成は、次のようにして
行われていた。すなわち、まず、基板上に化学気相成長
（ＣＶＤ）法により例えばＳｉＯ2 膜を成膜する。この
ＳｉＯ2 膜の厚さは、通常、０．１μｍ以上である。次
に、このＳｉＯ2 膜上にフォトリソグラフィーにより所
定形状のレジストパターンを形成する。次に、このレジ
ストパターンをマスクとしてＳｉＯ2 膜をドライエッチ
ング法またはウエットエッチング法によりエッチングし
た後、レジストパターンを除去する。これによって、無
機マスクが形成される。
【０００４】
【発明が解決しようとする課題】しかしながら、半導体
層の欠陥密度を下げるための無機マスクとしてＳｉＯ2
膜を用いる上述の従来の横方向エピタキシャル成長法で
は、少なくともＳｉＯ2膜の厚さの分だけは余計に半導
体層を成長させなければならないため、成長時間が余計
にかかり、特に半導体層の成長速度が遅い場合は不利で
ある。
層の欠陥密度を下げるための無機マスクとしてＳｉＯ2
膜を用いる上述の従来の横方向エピタキシャル成長法で
は、少なくともＳｉＯ2膜の厚さの分だけは余計に半導
体層を成長させなければならないため、成長時間が余計
にかかり、特に半導体層の成長速度が遅い場合は不利で
ある。
【０００５】また、ＳｉＯ2 膜からなる無機マスクのエ
ッジ部分のエッチング形状（特に、角度）は、横方向エ
ピタキシャル成長法により成長される半導体層における
欠陥の伝搬方向に影響を与えるため、厳密な制御を行う
必要があるが、これは実際上極めて困難である。
ッジ部分のエッチング形状（特に、角度）は、横方向エ
ピタキシャル成長法により成長される半導体層における
欠陥の伝搬方向に影響を与えるため、厳密な制御を行う
必要があるが、これは実際上極めて困難である。
【０００６】さらに、無機マスクを構成するＳｉＯ2 膜
は基板上にＣＶＤ法により成膜されたものであるので、
基板表面にはこのＳｉＯ2 膜の厚さ分の高さの段差が存
在する。このため、この基板上に横方向エピタキシャル
成長を行う際に、成長する半導体層と無機マスクとの間
に空隙（ボイド）が生じるおそれがあり、好ましくな
い。
は基板上にＣＶＤ法により成膜されたものであるので、
基板表面にはこのＳｉＯ2 膜の厚さ分の高さの段差が存
在する。このため、この基板上に横方向エピタキシャル
成長を行う際に、成長する半導体層と無機マスクとの間
に空隙（ボイド）が生じるおそれがあり、好ましくな
い。
【０００７】したがって、この発明の目的は、少なくと
も一主面が窒化物系ＩＩＩ−Ｖ族化合物半導体からなる
基板上に無機マスクを用いて横方向エピタキシャル成長
を行う場合に、成長層の厚さを薄くすることができ、無
機マスクのエッジ部分の形状が成長層における欠陥の伝
搬方向に影響を与える問題がなく、しかも成長層と無機
マスクとの間に空隙が生じるおそれが非常に少ない半導
体成長用基板およびその製造方法ならびにこの半導体成
長用基板を用いた半導体装置を提供することにある。
も一主面が窒化物系ＩＩＩ−Ｖ族化合物半導体からなる
基板上に無機マスクを用いて横方向エピタキシャル成長
を行う場合に、成長層の厚さを薄くすることができ、無
機マスクのエッジ部分の形状が成長層における欠陥の伝
搬方向に影響を与える問題がなく、しかも成長層と無機
マスクとの間に空隙が生じるおそれが非常に少ない半導
体成長用基板およびその製造方法ならびにこの半導体成
長用基板を用いた半導体装置を提供することにある。
【０００８】
【課題を解決するための手段】上記目的を達成するため
に、この発明の第１の発明は、少なくとも一主面が窒化
物系ＩＩＩ−Ｖ族化合物半導体からなる基板の一主面
に、横方向エピタキシャル成長用マスクとしての無機マ
スクが、一主面が実質的に平坦な状態で設けられている
ことを特徴とする半導体成長用基板である。
に、この発明の第１の発明は、少なくとも一主面が窒化
物系ＩＩＩ−Ｖ族化合物半導体からなる基板の一主面
に、横方向エピタキシャル成長用マスクとしての無機マ
スクが、一主面が実質的に平坦な状態で設けられている
ことを特徴とする半導体成長用基板である。
【０００９】この発明の第２の発明は、少なくとも一主
面が窒化物系ＩＩＩ−Ｖ族化合物半導体からなる基板の
一主面にシリコンおよび酸素を選択的に導入した後、基
板を加熱してシリコンと酸素とを反応させることにより
一主面に酸化シリコンを選択的に形成するようにしたこ
とを特徴とする半導体成長用基板の製造方法である。
面が窒化物系ＩＩＩ−Ｖ族化合物半導体からなる基板の
一主面にシリコンおよび酸素を選択的に導入した後、基
板を加熱してシリコンと酸素とを反応させることにより
一主面に酸化シリコンを選択的に形成するようにしたこ
とを特徴とする半導体成長用基板の製造方法である。
【００１０】この発明の第３の発明は、少なくとも一主
面が窒化物系ＩＩＩ−Ｖ族化合物半導体からなる基板の
一主面にシリコンを選択的に導入した後、基板を少なく
とも酸素を含む雰囲気中において加熱してシリコンと酸
素とを反応させることにより基板の一主面に酸化シリコ
ンを選択的に形成するようにしたことを特徴とする半導
体成長用基板の製造方法である。
面が窒化物系ＩＩＩ−Ｖ族化合物半導体からなる基板の
一主面にシリコンを選択的に導入した後、基板を少なく
とも酸素を含む雰囲気中において加熱してシリコンと酸
素とを反応させることにより基板の一主面に酸化シリコ
ンを選択的に形成するようにしたことを特徴とする半導
体成長用基板の製造方法である。
【００１１】この発明の第４の発明は、少なくとも一主
面が窒化物系ＩＩＩ−Ｖ族化合物半導体からなる基板の
一主面にシリコンを選択的に導入した後、基板を酸素プ
ラズマ処理してシリコンと酸素とを反応させることによ
り基板の一主面に酸化シリコンを選択的に形成するよう
にしたことを特徴とする半導体成長用基板の製造方法で
ある。
面が窒化物系ＩＩＩ−Ｖ族化合物半導体からなる基板の
一主面にシリコンを選択的に導入した後、基板を酸素プ
ラズマ処理してシリコンと酸素とを反応させることによ
り基板の一主面に酸化シリコンを選択的に形成するよう
にしたことを特徴とする半導体成長用基板の製造方法で
ある。
【００１２】この発明の第５の発明は、少なくとも一主
面が窒化物系ＩＩＩ−Ｖ族化合物半導体からなる基板の
一主面にシリコンおよび窒素を選択的に導入した後、基
板を加熱してシリコンと窒素とを反応させることにより
基板の一主面に窒化シリコンを選択的に形成するように
したことを特徴とする半導体成長用基板の製造方法であ
る。
面が窒化物系ＩＩＩ−Ｖ族化合物半導体からなる基板の
一主面にシリコンおよび窒素を選択的に導入した後、基
板を加熱してシリコンと窒素とを反応させることにより
基板の一主面に窒化シリコンを選択的に形成するように
したことを特徴とする半導体成長用基板の製造方法であ
る。
【００１３】この発明の第６の発明は、少なくとも一主
面が窒化物系ＩＩＩ−Ｖ族化合物半導体からなる基板の
一主面にシリコンを選択的に導入した後、基板を少なく
とも窒素を含む雰囲気中において加熱してシリコンと窒
素とを反応させることにより基板の一主面に窒化シリコ
ンを選択的に形成するようにしたことを特徴とする半導
体成長用基板の製造方法である。
面が窒化物系ＩＩＩ−Ｖ族化合物半導体からなる基板の
一主面にシリコンを選択的に導入した後、基板を少なく
とも窒素を含む雰囲気中において加熱してシリコンと窒
素とを反応させることにより基板の一主面に窒化シリコ
ンを選択的に形成するようにしたことを特徴とする半導
体成長用基板の製造方法である。
【００１４】この発明の第７の発明は、少なくとも一主
面が窒化物系ＩＩＩ−Ｖ族化合物半導体からなる基板の
一主面にシリコンを選択的に導入した後、基板を窒素プ
ラズマ処理してシリコンと窒素とを反応させることによ
り基板の一主面に窒化シリコンを選択的に形成するよう
にしたことを特徴とする半導体成長用基板の製造方法で
ある。
面が窒化物系ＩＩＩ−Ｖ族化合物半導体からなる基板の
一主面にシリコンを選択的に導入した後、基板を窒素プ
ラズマ処理してシリコンと窒素とを反応させることによ
り基板の一主面に窒化シリコンを選択的に形成するよう
にしたことを特徴とする半導体成長用基板の製造方法で
ある。
【００１５】この発明の第８の発明は、少なくとも一主
面が窒化物系ＩＩＩ−Ｖ族化合物半導体からなる基板の
一主面上にシリコン膜を選択的に形成した後、基板を少
なくとも酸素を含む雰囲気中において加熱してシリコン
膜のシリコンと酸素とを反応させることにより基板の一
主面に酸化シリコン膜を選択的に形成するようにしたこ
とを特徴とする半導体成長用基板の製造方法である。
面が窒化物系ＩＩＩ−Ｖ族化合物半導体からなる基板の
一主面上にシリコン膜を選択的に形成した後、基板を少
なくとも酸素を含む雰囲気中において加熱してシリコン
膜のシリコンと酸素とを反応させることにより基板の一
主面に酸化シリコン膜を選択的に形成するようにしたこ
とを特徴とする半導体成長用基板の製造方法である。
【００１６】この発明の第９の発明は、少なくとも一主
面が窒化物系ＩＩＩ−Ｖ族化合物半導体からなる基板の
一主面上にシリコン膜を選択的に形成した後、基板を酸
素プラズマ処理してシリコン膜のシリコンと酸素とを反
応させることにより基板の一主面に酸化シリコン膜を選
択的に形成するようにしたことを特徴とする半導体成長
用基板の製造方法である。
面が窒化物系ＩＩＩ−Ｖ族化合物半導体からなる基板の
一主面上にシリコン膜を選択的に形成した後、基板を酸
素プラズマ処理してシリコン膜のシリコンと酸素とを反
応させることにより基板の一主面に酸化シリコン膜を選
択的に形成するようにしたことを特徴とする半導体成長
用基板の製造方法である。
【００１７】この発明の第１０の発明は、少なくとも一
主面が窒化物系ＩＩＩ−Ｖ族化合物半導体からなる基板
の一主面上にシリコン膜を選択的に形成した後、基板を
少なくとも窒素を含む雰囲気中において加熱してシリコ
ン膜のシリコンと窒素とを反応させることにより基板の
一主面に窒化シリコン膜を選択的に形成するようにした
ことを特徴とする半導体成長用基板の製造方法である。
主面が窒化物系ＩＩＩ−Ｖ族化合物半導体からなる基板
の一主面上にシリコン膜を選択的に形成した後、基板を
少なくとも窒素を含む雰囲気中において加熱してシリコ
ン膜のシリコンと窒素とを反応させることにより基板の
一主面に窒化シリコン膜を選択的に形成するようにした
ことを特徴とする半導体成長用基板の製造方法である。
【００１８】この発明の第１１の発明は、少なくとも一
主面が窒化物系ＩＩＩ−Ｖ族化合物半導体からなる基板
の一主面上にシリコン膜を選択的に形成した後、基板を
窒素プラズマ処理してシリコン膜のシリコンと窒素とを
反応させることにより基板の一主面に窒化シリコン膜を
選択的に形成するようにしたことを特徴とする半導体成
長用基板の製造方法である。
主面が窒化物系ＩＩＩ−Ｖ族化合物半導体からなる基板
の一主面上にシリコン膜を選択的に形成した後、基板を
窒素プラズマ処理してシリコン膜のシリコンと窒素とを
反応させることにより基板の一主面に窒化シリコン膜を
選択的に形成するようにしたことを特徴とする半導体成
長用基板の製造方法である。
【００１９】この発明の第１２の発明は、少なくとも一
主面が窒化物系ＩＩＩ−Ｖ族化合物半導体からなり、一
主面に横方向エピタキシャル成長用マスクとしての無機
マスクが一主面が実質的に平坦な状態で設けられている
基板と、基板の一主面上に横方向エピタキシャル成長さ
れた窒化物系ＩＩＩ−Ｖ族化合物半導体層とを有するこ
とを特徴とする半導体装置である。
主面が窒化物系ＩＩＩ−Ｖ族化合物半導体からなり、一
主面に横方向エピタキシャル成長用マスクとしての無機
マスクが一主面が実質的に平坦な状態で設けられている
基板と、基板の一主面上に横方向エピタキシャル成長さ
れた窒化物系ＩＩＩ−Ｖ族化合物半導体層とを有するこ
とを特徴とする半導体装置である。
【００２０】この発明において、半導体成長用基板は、
典型的には窒化物系ＩＩＩ−Ｖ族化合物半導体の成長に
用いられるが、その他の半導体の成長に用いてもよい。
典型的には窒化物系ＩＩＩ−Ｖ族化合物半導体の成長に
用いられるが、その他の半導体の成長に用いてもよい。
【００２１】この発明において、窒化物系ＩＩＩ−Ｖ族
化合物半導体は、Ｇａ、Ａｌ、ＩｎおよびＢからなる群
より選ばれた少なくとも一種のＩＩＩ族元素と、少なく
ともＮを含み、場合によってさらにＡｓまたはＰを含む
Ｖ族元素とからなる。この窒化物系ＩＩＩ−Ｖ族化合物
半導体は典型的にはＧａを含むものであり、具体的に
は、例えば、ＧａＮ、ＡｌＧａＮ、ＧａＩｎＮ、ＡｌＧ
ａＩｎＮなどである。
化合物半導体は、Ｇａ、Ａｌ、ＩｎおよびＢからなる群
より選ばれた少なくとも一種のＩＩＩ族元素と、少なく
ともＮを含み、場合によってさらにＡｓまたはＰを含む
Ｖ族元素とからなる。この窒化物系ＩＩＩ−Ｖ族化合物
半導体は典型的にはＧａを含むものであり、具体的に
は、例えば、ＧａＮ、ＡｌＧａＮ、ＧａＩｎＮ、ＡｌＧ
ａＩｎＮなどである。
【００２２】この発明において、基板は、典型的には、
サファイア（単結晶Ａｌ2 Ｏ3 ）基板などの上に単結晶
の窒化物系ＩＩＩ−Ｖ族化合物半導体層、例えば単結晶
ＧａＮ層を成長させたものである。また、この基板は、
十分に厚い窒化物系ＩＩＩ−Ｖ族化合物半導体層、例え
ばＧａＮ層からなるものであってもよい。
サファイア（単結晶Ａｌ2 Ｏ3 ）基板などの上に単結晶
の窒化物系ＩＩＩ−Ｖ族化合物半導体層、例えば単結晶
ＧａＮ層を成長させたものである。また、この基板は、
十分に厚い窒化物系ＩＩＩ−Ｖ族化合物半導体層、例え
ばＧａＮ層からなるものであってもよい。
【００２３】この発明の第１および第１２の発明におい
て、「一主面が実質的に平坦」とは、無機マスクの表面
が基板の一主面と同一平面内にある場合のほか、無機マ
スクの表面が基板の一主面と異なる高さにあるが、この
無機マスクの表面と基板の一主面との高さの差が、横方
向エピタキシャル成長を行う際に成長層と無機マスクと
の間に空隙が生じない値以下である場合も含むことを意
味する。この無機マスクの表面と基板の一主面との高さ
の差は、成長層の材料、無機マスクの材料、無機マスク
の開口部の幅などによって異なることもあるが、例え
ば、５０ｎｍ以下、好適には３０ｎｍ以下、より好適に
は１０ｎｍ以下である。
て、「一主面が実質的に平坦」とは、無機マスクの表面
が基板の一主面と同一平面内にある場合のほか、無機マ
スクの表面が基板の一主面と異なる高さにあるが、この
無機マスクの表面と基板の一主面との高さの差が、横方
向エピタキシャル成長を行う際に成長層と無機マスクと
の間に空隙が生じない値以下である場合も含むことを意
味する。この無機マスクの表面と基板の一主面との高さ
の差は、成長層の材料、無機マスクの材料、無機マスク
の開口部の幅などによって異なることもあるが、例え
ば、５０ｎｍ以下、好適には３０ｎｍ以下、より好適に
は１０ｎｍ以下である。
【００２４】この発明の第１および第１２の発明におい
て、無機マスクは、典型的には、基板の改質層、具体的
には、例えば、基板を構成する窒化物系ＩＩＩ−Ｖ族化
合物半導体と酸化シリコン（ＳｉＯx ）、窒化シリコン
（ＳｉＮx ）またはこれらの両者とが混合したものから
なる。あるいは、この無機マスクは、基板の一主面上に
選択的に形成されたシリコン膜を酸化または窒化するこ
とにより少なくともその表面に形成された酸化シリコン
膜または窒化シリコン膜からなるものであってもよい。
また、この無機マスクの厚さは、この半導体成長用基板
上に横方向エピタキシャル成長を行うのに必要な成長の
選択性が得られる範囲内で自由に選ぶことができ、この
無機マスクを構成する膜の膜質が良好であれば、１原子
層ないし数原子層の厚さで足りる場合もあり得る。
て、無機マスクは、典型的には、基板の改質層、具体的
には、例えば、基板を構成する窒化物系ＩＩＩ−Ｖ族化
合物半導体と酸化シリコン（ＳｉＯx ）、窒化シリコン
（ＳｉＮx ）またはこれらの両者とが混合したものから
なる。あるいは、この無機マスクは、基板の一主面上に
選択的に形成されたシリコン膜を酸化または窒化するこ
とにより少なくともその表面に形成された酸化シリコン
膜または窒化シリコン膜からなるものであってもよい。
また、この無機マスクの厚さは、この半導体成長用基板
上に横方向エピタキシャル成長を行うのに必要な成長の
選択性が得られる範囲内で自由に選ぶことができ、この
無機マスクを構成する膜の膜質が良好であれば、１原子
層ないし数原子層の厚さで足りる場合もあり得る。
【００２５】この発明の第２〜第７の発明において、基
板の一主面へのシリコン、酸素または窒素の導入には、
イオン注入法、イオンクラスタービーム法、プラズマド
ーピング法などを用いることができる。
板の一主面へのシリコン、酸素または窒素の導入には、
イオン注入法、イオンクラスタービーム法、プラズマド
ーピング法などを用いることができる。
【００２６】この発明の第３または第８の発明におい
て、酸素を含む雰囲気としては、Ｏ2を含む雰囲気のほ
か、Ｏ3 （オゾン）を含む雰囲気を用いてもよい。
て、酸素を含む雰囲気としては、Ｏ2を含む雰囲気のほ
か、Ｏ3 （オゾン）を含む雰囲気を用いてもよい。
【００２７】この発明の第８〜第１１の発明において、
シリコン膜は、基本的には結晶性を問わないが、典型的
には、非晶質または多結晶である。このシリコン膜の厚
さは、このシリコン膜のシリコンと酸素または窒素との
反応により、基板の一主面に横方向エピタキシャル成長
用の無機マスクとして必要な厚さの酸化シリコン膜また
は窒化シリコン膜を形成することができ、かつ、この酸
化シリコン膜または窒化シリコン膜の基板の一主面から
の高さが、横方向エピタキシャル成長を行う際に成長層
と無機マスクとの間に空隙が生じない厚さに選ばれ、通
常は無機マスクとして従来より用いられているＳｉＯ2
膜に比べてかなり薄くて済む。具体的には、このシリコ
ン膜の厚さは、例えば、１原子層分の厚さ以上で、５０
ｎｍ以下、好適には３０ｎｍ以下、より好適には１０ｎ
ｍ以下に選ばれる。
シリコン膜は、基本的には結晶性を問わないが、典型的
には、非晶質または多結晶である。このシリコン膜の厚
さは、このシリコン膜のシリコンと酸素または窒素との
反応により、基板の一主面に横方向エピタキシャル成長
用の無機マスクとして必要な厚さの酸化シリコン膜また
は窒化シリコン膜を形成することができ、かつ、この酸
化シリコン膜または窒化シリコン膜の基板の一主面から
の高さが、横方向エピタキシャル成長を行う際に成長層
と無機マスクとの間に空隙が生じない厚さに選ばれ、通
常は無機マスクとして従来より用いられているＳｉＯ2
膜に比べてかなり薄くて済む。具体的には、このシリコ
ン膜の厚さは、例えば、１原子層分の厚さ以上で、５０
ｎｍ以下、好適には３０ｎｍ以下、より好適には１０ｎ
ｍ以下に選ばれる。
【００２８】この発明の第１２の発明において、半導体
装置は、窒化物系ＩＩＩ−Ｖ族化合物半導体を用いたも
のであれば基本的にはどのようなものであってもよい
が、具体的には、半導体レーザや発光ダイオードなどの
半導体発光素子、あるいは、ＧａＮ系ＦＥＴなどの電子
走行素子である。
装置は、窒化物系ＩＩＩ−Ｖ族化合物半導体を用いたも
のであれば基本的にはどのようなものであってもよい
が、具体的には、半導体レーザや発光ダイオードなどの
半導体発光素子、あるいは、ＧａＮ系ＦＥＴなどの電子
走行素子である。
【００２９】上述のように構成されたこの発明の第１お
よび第１２の発明によれば、横方向エピタキシャル成長
用マスクとしての無機マスクが、基板の一主面が実質的
に平坦な状態で設けられていることにより、従来のよう
にＣＶＤ法により成膜されたＳｉＯ2 膜を無機マスクと
して用いる場合における問題が一挙に解決される。すな
わち、無機マスクの厚さ分だけ余計に成長を行う必要が
なくなるか、余計に成長を行う必要があるにしても少し
で済むので、成長層の厚さを薄くすることができ、ま
た、無機マスクのエッジ部分の形状が成長層における欠
陥の伝搬方向に影響を与える問題がなく、しかも成長層
と無機マスクとの間に空隙が生じるおそれが非常に少な
い。
よび第１２の発明によれば、横方向エピタキシャル成長
用マスクとしての無機マスクが、基板の一主面が実質的
に平坦な状態で設けられていることにより、従来のよう
にＣＶＤ法により成膜されたＳｉＯ2 膜を無機マスクと
して用いる場合における問題が一挙に解決される。すな
わち、無機マスクの厚さ分だけ余計に成長を行う必要が
なくなるか、余計に成長を行う必要があるにしても少し
で済むので、成長層の厚さを薄くすることができ、ま
た、無機マスクのエッジ部分の形状が成長層における欠
陥の伝搬方向に影響を与える問題がなく、しかも成長層
と無機マスクとの間に空隙が生じるおそれが非常に少な
い。
【００３０】上述のように構成されたこの発明の第２〜
第７の発明によれば、少なくとも一主面が窒化物系ＩＩ
Ｉ−Ｖ族化合物半導体からなる基板の一主面へのシリコ
ン、酸素などの導入およびその後の加熱処理あるいはプ
ラズマ処理により、その基板の一主面に無機マスクを基
板の一主面が実質的に平坦な状態で形成することができ
る。
第７の発明によれば、少なくとも一主面が窒化物系ＩＩ
Ｉ−Ｖ族化合物半導体からなる基板の一主面へのシリコ
ン、酸素などの導入およびその後の加熱処理あるいはプ
ラズマ処理により、その基板の一主面に無機マスクを基
板の一主面が実質的に平坦な状態で形成することができ
る。
【００３１】上述のように構成されたこの発明の第８〜
第１１の発明によれば、少なくとも一主面が窒化物系Ｉ
ＩＩ−Ｖ族化合物半導体からなる基板の一主面へのシリ
コン膜の形成およびその後の酸化または窒化処理によ
り、その基板の一主面に無機マスクを基板の一主面が実
質的に平坦な状態で形成することができる。
第１１の発明によれば、少なくとも一主面が窒化物系Ｉ
ＩＩ−Ｖ族化合物半導体からなる基板の一主面へのシリ
コン膜の形成およびその後の酸化または窒化処理によ
り、その基板の一主面に無機マスクを基板の一主面が実
質的に平坦な状態で形成することができる。
【００３２】
【発明の実施の形態】以下、この発明の実施形態につい
て図面を参照しながら説明する。
て図面を参照しながら説明する。
【００３３】図１は、この発明の第１の実施形態による
半導体成長用基板を示す。
半導体成長用基板を示す。
【００３４】図１に示すように、この第１の実施形態に
よる半導体成長用基板においては、例えばｃ面方位のサ
ファイア基板１上に単結晶のＧａＮ層２が積層され、こ
のＧａＮ層２の表面にライン・アンド・スペース形状の
無機マスク３が、ＧａＮ層２の表面が実質的に平坦な状
態で設けられている。この無機マスク３はＧａＮにＳｉ
Ｏx 成分が混じった改質層からなる。ＧａＮ層２の厚さ
は例えば２μｍである。また、この無機マスク３のライ
ン幅およびスペース幅は、例えばそれぞれ０．５μｍお
よび１μｍである。
よる半導体成長用基板においては、例えばｃ面方位のサ
ファイア基板１上に単結晶のＧａＮ層２が積層され、こ
のＧａＮ層２の表面にライン・アンド・スペース形状の
無機マスク３が、ＧａＮ層２の表面が実質的に平坦な状
態で設けられている。この無機マスク３はＧａＮにＳｉ
Ｏx 成分が混じった改質層からなる。ＧａＮ層２の厚さ
は例えば２μｍである。また、この無機マスク３のライ
ン幅およびスペース幅は、例えばそれぞれ０．５μｍお
よび１μｍである。
【００３５】次に、上述のように構成された半導体成長
用基板の製造方法について説明する。
用基板の製造方法について説明する。
【００３６】まず、図２Ａに示すように、サファイア基
板１上にＧａＮ層２をエピタキシャル成長させる。この
ＧａＮ層２のエピタキシャル成長には、例えば有機金属
化学気相成長（ＭＯＣＶＤ）法を用いる。このＧａＮ層
２の成長条件の一例を挙げると、成長原料としてトリメ
チルガリウム（ＴＭＧ）およびアンモニア（ＮＨ3 ）を
用い、それらの流量をそれぞれ５０ＳＣＣＭおよび２０
ＳＬＭとし、反応圧力を５００Ｔｏｒｒ、基板温度を７
００〜１０００℃とする。
板１上にＧａＮ層２をエピタキシャル成長させる。この
ＧａＮ層２のエピタキシャル成長には、例えば有機金属
化学気相成長（ＭＯＣＶＤ）法を用いる。このＧａＮ層
２の成長条件の一例を挙げると、成長原料としてトリメ
チルガリウム（ＴＭＧ）およびアンモニア（ＮＨ3 ）を
用い、それらの流量をそれぞれ５０ＳＣＣＭおよび２０
ＳＬＭとし、反応圧力を５００Ｔｏｒｒ、基板温度を７
００〜１０００℃とする。
【００３７】次に、図２Ｂに示すように、ＧａＮ層２上
に紫外線を用いたフォトリソグラフィーにより所定のラ
イン・アンド・スペース形状のレジストパターン４を形
成する。このレジストパターン４の形成は、具体的には
次のようにして行う。すなわち、まず、ＧａＮ層２の全
面にポジ型のレジストを塗布し、このレジストをマスク
アライナーにおいて所定のフォトマスクを用いて例えば
高圧水銀ランプによるｇ線（波長４３６ｎｍ）により露
光した後、レジストの現像を行うことにより、レジスト
パターン４を形成する。このレジストパターン４のライ
ン幅およびスペース幅は、例えばそれぞれ１μｍおよび
０．５μｍである。
に紫外線を用いたフォトリソグラフィーにより所定のラ
イン・アンド・スペース形状のレジストパターン４を形
成する。このレジストパターン４の形成は、具体的には
次のようにして行う。すなわち、まず、ＧａＮ層２の全
面にポジ型のレジストを塗布し、このレジストをマスク
アライナーにおいて所定のフォトマスクを用いて例えば
高圧水銀ランプによるｇ線（波長４３６ｎｍ）により露
光した後、レジストの現像を行うことにより、レジスト
パターン４を形成する。このレジストパターン４のライ
ン幅およびスペース幅は、例えばそれぞれ１μｍおよび
０．５μｍである。
【００３８】次に、レジストパターン４が形成されたＧ
ａＮ層２の全面にシリコン（Ｓｉ）をイオン注入する
（図２Ｂ中、ＧａＮ層２中に注入されたＳｉを・で示
す）。このＳｉのイオン注入の加速エネルギーは、無機
マスク３を効率よく形成するために、ＧａＮ層２の表面
付近のＳｉ濃度が高くなるように低めに設定され、具体
的には例えば２０ｋｅＶに選ばれ、また、ドーズ量は例
えば１×１０17ｃｍ-2に選ばれる。
ａＮ層２の全面にシリコン（Ｓｉ）をイオン注入する
（図２Ｂ中、ＧａＮ層２中に注入されたＳｉを・で示
す）。このＳｉのイオン注入の加速エネルギーは、無機
マスク３を効率よく形成するために、ＧａＮ層２の表面
付近のＳｉ濃度が高くなるように低めに設定され、具体
的には例えば２０ｋｅＶに選ばれ、また、ドーズ量は例
えば１×１０17ｃｍ-2に選ばれる。
【００３９】次に、図２Ｃに示すように、レジストパタ
ーン４が形成されたＧａＮ層２の全面に酸素（Ｏ）をイ
オン注入する（図２Ｃ中、ＧａＮ層２中に注入されたＯ
を×で示す）。このＯのイオン注入の加速エネルギー
は、ＧａＮ層２の表面に注入されたＳｉの分布とこのＯ
の分布とが重なるように選ばれ、具体的には例えば１０
ｋｅＶに選ばれ、ドーズ量は例えばＳｉのドーズ量の２
倍の２×１０17ｃｍ-2に選ばれる。
ーン４が形成されたＧａＮ層２の全面に酸素（Ｏ）をイ
オン注入する（図２Ｃ中、ＧａＮ層２中に注入されたＯ
を×で示す）。このＯのイオン注入の加速エネルギー
は、ＧａＮ層２の表面に注入されたＳｉの分布とこのＯ
の分布とが重なるように選ばれ、具体的には例えば１０
ｋｅＶに選ばれ、ドーズ量は例えばＳｉのドーズ量の２
倍の２×１０17ｃｍ-2に選ばれる。
【００４０】次に、レジストパターン４を除去した後、
図２Ｄに示すように、サファイア基板１を例えば真空に
保持されたアニール炉６中で加熱することにより、Ｇａ
Ｎ層２に注入されたＳｉとＯとを反応させてＳｉＯx を
形成し、ＧａＮにＳｉＯx 成分が混じった改質層からな
る無機マスク３を形成する。この加熱温度は、ＳｉとＯ
との反応によりＳｉＯx が形成される温度以上であるこ
とが必要とされ、例えば８００℃程度である。また、加
熱時間は例えば３０分である。
図２Ｄに示すように、サファイア基板１を例えば真空に
保持されたアニール炉６中で加熱することにより、Ｇａ
Ｎ層２に注入されたＳｉとＯとを反応させてＳｉＯx を
形成し、ＧａＮにＳｉＯx 成分が混じった改質層からな
る無機マスク３を形成する。この加熱温度は、ＳｉとＯ
との反応によりＳｉＯx が形成される温度以上であるこ
とが必要とされ、例えば８００℃程度である。また、加
熱時間は例えば３０分である。
【００４１】以上により、目的とする図１に示すような
半導体成長用基板が容易に製造される。
半導体成長用基板が容易に製造される。
【００４２】以上のように、この第１の実施形態によれ
ば、ＧａＮ層２の表面に無機マスク３がこのＧａＮ層２
の表面が実質的に平坦な状態で設けられていることによ
り、この半導体成長用基板上にＧａＮ系半導体の横方向
エピタキシャル成長を行う場合に、従来と異なり、その
ＧａＮ系半導体を無機マスク３の厚さの分だけ余計にエ
ピタキシャル成長させる必要がなく、また、無機マスク
３のエッジ部分の形状が欠陥の伝搬方向に影響を与える
おそれもなく、さらに、再成長層と無機マスク３との間
に空隙が生じる可能性も非常に少ない。
ば、ＧａＮ層２の表面に無機マスク３がこのＧａＮ層２
の表面が実質的に平坦な状態で設けられていることによ
り、この半導体成長用基板上にＧａＮ系半導体の横方向
エピタキシャル成長を行う場合に、従来と異なり、その
ＧａＮ系半導体を無機マスク３の厚さの分だけ余計にエ
ピタキシャル成長させる必要がなく、また、無機マスク
３のエッジ部分の形状が欠陥の伝搬方向に影響を与える
おそれもなく、さらに、再成長層と無機マスク３との間
に空隙が生じる可能性も非常に少ない。
【００４３】次に、この発明の第２の実施形態について
説明する。この第２の実施形態においては、第１の実施
形態による半導体成長用基板の他の製造方法について説
明する。
説明する。この第２の実施形態においては、第１の実施
形態による半導体成長用基板の他の製造方法について説
明する。
【００４４】この第２の実施形態においては、図３Ａに
示すように、まず、サファイア基板１上にＧａＮ層２を
エピタキシャル成長させる。このＧａＮ層２のエピタキ
シャル成長には、例えばＭＯＣＶＤ法を用いる。このＧ
ａＮ層２の成長条件は第１の実施形態と同様である。
示すように、まず、サファイア基板１上にＧａＮ層２を
エピタキシャル成長させる。このＧａＮ層２のエピタキ
シャル成長には、例えばＭＯＣＶＤ法を用いる。このＧ
ａＮ層２の成長条件は第１の実施形態と同様である。
【００４５】次に、図３Ｂに示すように、ＧａＮ層２上
に紫外線を用いたフォトリソグラフィーにより所定のラ
イン・アンド・スペース形状のレジストパターン４を形
成する。このレジストパターン４の形成方法は第１の実
施形態と同様である。
に紫外線を用いたフォトリソグラフィーにより所定のラ
イン・アンド・スペース形状のレジストパターン４を形
成する。このレジストパターン４の形成方法は第１の実
施形態と同様である。
【００４６】次に、レジストパターン４が形成されたＧ
ａＮ層２の全面にＳｉをイオン注入する（図３Ｂ中、Ｇ
ａＮ層２中に注入されたＳｉを・で示す）。このＳｉの
イオン注入の条件は第１の実施形態と同様である。
ａＮ層２の全面にＳｉをイオン注入する（図３Ｂ中、Ｇ
ａＮ層２中に注入されたＳｉを・で示す）。このＳｉの
イオン注入の条件は第１の実施形態と同様である。
【００４７】次に、レジストパターン４を除去した後、
図３Ｃに示すように、サファイア基板１をアニール炉５
内に入れ、このサファイア基板１を８００℃程度に加熱
した状態で、アニール炉５内にＯ2 ガスを流して圧力を
７６０Ｔｏｒｒに設定し、６０分間保持する。この結
果、ＧａＮ層２中に注入されたＳｉとアニール炉５内の
Ｏ2 とが反応してＳｉＯx が形成され、ＧａＮにＳｉＯ
x 成分が混じった改質層からなる無機マスク３が形成さ
れる。
図３Ｃに示すように、サファイア基板１をアニール炉５
内に入れ、このサファイア基板１を８００℃程度に加熱
した状態で、アニール炉５内にＯ2 ガスを流して圧力を
７６０Ｔｏｒｒに設定し、６０分間保持する。この結
果、ＧａＮ層２中に注入されたＳｉとアニール炉５内の
Ｏ2 とが反応してＳｉＯx が形成され、ＧａＮにＳｉＯ
x 成分が混じった改質層からなる無機マスク３が形成さ
れる。
【００４８】以上により、目的とする図１に示すような
半導体成長用基板が製造される。
半導体成長用基板が製造される。
【００４９】以上のように、この第２の実施形態によれ
ば、イオン注入技術、熱処理技術などにより、第１の実
施形態による半導体成長用基板を容易に製造することが
できる。
ば、イオン注入技術、熱処理技術などにより、第１の実
施形態による半導体成長用基板を容易に製造することが
できる。
【００５０】次に、この発明の第３の実施形態について
説明する。この第３の実施形態においては、第１の実施
形態による半導体成長用基板のさらに他の製造方法につ
いて説明する。
説明する。この第３の実施形態においては、第１の実施
形態による半導体成長用基板のさらに他の製造方法につ
いて説明する。
【００５１】この第３の実施形態においては、第２の実
施形態におけるアニール炉５においてＯ2 ガスを流して
酸化を行う代わりに、図示省略したチャンバー内で酸素
プラズマ処理を行うことにより、ＧａＮ層２中に注入さ
れたＳｉとＯ2 とを反応させてＳｉＯx を形成し、Ｇａ
ＮにＳｉＯx 成分が混じった改質層からなる無機マスク
３を形成する。この酸素プラズマ処理の条件の一例を挙
げると、アニール炉５内にＯ2 ガスを５００ＳＣＣＭ流
して圧力を３００ｍＴｏｒｒに保ち、１３．５６ＭＨｚ
のＲＦ電源から５００Ｗの電力を投入してＯ2 プラズマ
を平行平板電極間に発生させ、このＯ2 プラズマ中にサ
ファイア基板１を１０分保持する。その他のことは、第
１の実施形態による半導体成長用基板の製造方法と同様
であるので、説明を省略する。
施形態におけるアニール炉５においてＯ2 ガスを流して
酸化を行う代わりに、図示省略したチャンバー内で酸素
プラズマ処理を行うことにより、ＧａＮ層２中に注入さ
れたＳｉとＯ2 とを反応させてＳｉＯx を形成し、Ｇａ
ＮにＳｉＯx 成分が混じった改質層からなる無機マスク
３を形成する。この酸素プラズマ処理の条件の一例を挙
げると、アニール炉５内にＯ2 ガスを５００ＳＣＣＭ流
して圧力を３００ｍＴｏｒｒに保ち、１３．５６ＭＨｚ
のＲＦ電源から５００Ｗの電力を投入してＯ2 プラズマ
を平行平板電極間に発生させ、このＯ2 プラズマ中にサ
ファイア基板１を１０分保持する。その他のことは、第
１の実施形態による半導体成長用基板の製造方法と同様
であるので、説明を省略する。
【００５２】次に、この発明の第４の実施形態について
説明する。この第４の実施形態においては、第１の実施
形態による半導体成長用基板のさらに他の製造方法につ
いて説明する。
説明する。この第４の実施形態においては、第１の実施
形態による半導体成長用基板のさらに他の製造方法につ
いて説明する。
【００５３】この第４の実施形態においては、図４Ａに
示すように、まず、サファイア基板１上にＧａＮ層２を
エピタキシャル成長させる。このＧａＮ層２のエピタキ
シャル成長には、例えばＭＯＣＶＤ法を用いる。このＧ
ａＮ層２の成長条件は第１の実施形態と同様である。
示すように、まず、サファイア基板１上にＧａＮ層２を
エピタキシャル成長させる。このＧａＮ層２のエピタキ
シャル成長には、例えばＭＯＣＶＤ法を用いる。このＧ
ａＮ層２の成長条件は第１の実施形態と同様である。
【００５４】次に、図４Ｂに示すように、ＧａＮ層２上
に所定のライン・アンド・スペース形状のレジストパタ
ーン４を形成する。このレジストパターン４の形成方法
は第１の実施形態と同様である。
に所定のライン・アンド・スペース形状のレジストパタ
ーン４を形成する。このレジストパターン４の形成方法
は第１の実施形態と同様である。
【００５５】次に、図４Ｃに示すように、レジストパタ
ーン４が形成されたＧａＮ層２の全面に例えばプラズマ
ＣＶＤ法により十分に薄い水素化アモルファスＳｉ（ａ
−Ｓｉ：Ｈ）膜６を成膜する。このａ−Ｓｉ膜６の厚さ
は例えば５ｎｍである。
ーン４が形成されたＧａＮ層２の全面に例えばプラズマ
ＣＶＤ法により十分に薄い水素化アモルファスＳｉ（ａ
−Ｓｉ：Ｈ）膜６を成膜する。このａ−Ｓｉ膜６の厚さ
は例えば５ｎｍである。
【００５６】次に、図４Ｄに示すように、リフトオフ法
によりレジストパターン４を除去することにより、ライ
ン・アンド・スペース形状のａ−Ｓｉ：Ｈ膜６をＧａＮ
層２上に残す。具体的には、例えば、サファイア基板１
をアセトン中に漬け、超音波振動を与えることにより、
レジストパターン４をその上に成膜されたａ−Ｓｉ：Ｈ
膜６とともに除去し、ＧａＮ層２上に直接成膜されたａ
−Ｓｉ：Ｈ膜６のみを残すことにより、ライン・アンド
・スペース形状のａ−Ｓｉ：Ｈ膜６を得る。
によりレジストパターン４を除去することにより、ライ
ン・アンド・スペース形状のａ−Ｓｉ：Ｈ膜６をＧａＮ
層２上に残す。具体的には、例えば、サファイア基板１
をアセトン中に漬け、超音波振動を与えることにより、
レジストパターン４をその上に成膜されたａ−Ｓｉ：Ｈ
膜６とともに除去し、ＧａＮ層２上に直接成膜されたａ
−Ｓｉ：Ｈ膜６のみを残すことにより、ライン・アンド
・スペース形状のａ−Ｓｉ：Ｈ膜６を得る。
【００５７】次に、図４Ｅに示すように、サファイア基
板１をアニール炉５内に入れ、このサファイア基板１を
８００℃程度に加熱した状態で、アニール炉５内にＯ2
ガスを流して圧力を７６０Ｔｏｒｒに設定し、３０分間
保持する。これによって、ａ−Ｓｉ：Ｈ膜６のＳｉとア
ニール炉内のＯ2 とが反応してＳｉＯx が形成され、Ｇ
ａＮにＳｉＯx 成分が混じった改質層からなる無機マス
ク３が形成される。
板１をアニール炉５内に入れ、このサファイア基板１を
８００℃程度に加熱した状態で、アニール炉５内にＯ2
ガスを流して圧力を７６０Ｔｏｒｒに設定し、３０分間
保持する。これによって、ａ−Ｓｉ：Ｈ膜６のＳｉとア
ニール炉内のＯ2 とが反応してＳｉＯx が形成され、Ｇ
ａＮにＳｉＯx 成分が混じった改質層からなる無機マス
ク３が形成される。
【００５８】次に、この発明の第５の実施形態について
説明する。この第５の実施形態においては、図５に示す
ように、第１の実施形態による半導体成長用基板上に例
えばＭＯＣＶＤ法によりＧａＮ層７を横方向エピタキシ
ャル成長させる。
説明する。この第５の実施形態においては、図５に示す
ように、第１の実施形態による半導体成長用基板上に例
えばＭＯＣＶＤ法によりＧａＮ層７を横方向エピタキシ
ャル成長させる。
【００５９】この第５の実施形態によれば、半導体成長
用基板のＧａＮ層２の表面に無機マスク３がこのＧａＮ
層２の表面が実質的に平坦な状態で設けられていること
により、この基板上に再成長されるＧａＮ層７の厚さを
薄くすることができ、また、無機マスク３のエッジ部分
の角度がＧａＮ層７における欠陥の伝搬方向に影響を与
えるおそれもなく、さらに、ＧａＮ層７と無機マスク３
との間に空隙が生じる可能性も非常に少ない。
用基板のＧａＮ層２の表面に無機マスク３がこのＧａＮ
層２の表面が実質的に平坦な状態で設けられていること
により、この基板上に再成長されるＧａＮ層７の厚さを
薄くすることができ、また、無機マスク３のエッジ部分
の角度がＧａＮ層７における欠陥の伝搬方向に影響を与
えるおそれもなく、さらに、ＧａＮ層７と無機マスク３
との間に空隙が生じる可能性も非常に少ない。
【００６０】次に、この発明の第６の実施形態によるＧ
ａＮ系半導体レーザについて説明する。図６にこのＧａ
Ｎ系半導体レーザを示す。このＧａＮ系半導体レーザは
リッジ構造およびＳＣＨ（Separate Confinement Heter
ostructure) 構造を有するものである。
ａＮ系半導体レーザについて説明する。図６にこのＧａ
Ｎ系半導体レーザを示す。このＧａＮ系半導体レーザは
リッジ構造およびＳＣＨ（Separate Confinement Heter
ostructure) 構造を有するものである。
【００６１】図６に示すように、このＧａＮ系半導体レ
ーザにおいては、第１の実施形態による半導体成長用基
板と同様な基板が用いられている。すなわち、例えばｃ
面方位のサファイア基板２１上に単結晶のＧａＮ層２２
が積層され、このＧａＮ層２２の表面にライン・アンド
・スペース形状の無機マスク２３が、ＧａＮ層２２の表
面が実質的に平坦な状態で設けられている。この無機マ
スク２３はＧａＮにＳｉＯx 成分が混じった改質層から
なる。ＧａＮ層２２の厚さは例えば２μｍである。ま
た、この無機マスク２３のライン幅およびスペース幅
は、例えばそれぞれ０．５μｍおよび１μｍである。
ーザにおいては、第１の実施形態による半導体成長用基
板と同様な基板が用いられている。すなわち、例えばｃ
面方位のサファイア基板２１上に単結晶のＧａＮ層２２
が積層され、このＧａＮ層２２の表面にライン・アンド
・スペース形状の無機マスク２３が、ＧａＮ層２２の表
面が実質的に平坦な状態で設けられている。この無機マ
スク２３はＧａＮにＳｉＯx 成分が混じった改質層から
なる。ＧａＮ層２２の厚さは例えば２μｍである。ま
た、この無機マスク２３のライン幅およびスペース幅
は、例えばそれぞれ０．５μｍおよび１μｍである。
【００６２】そして、無機マスク２３が形成されたＧａ
Ｎ層２２上にアンドープＧａＮ層２４、ｎ型ＧａＮコン
タクト層２５、ｎ型ＡｌＧａＮクラッド層２６、ｎ型Ｇ
ａＮ光導波層２７、Ｇａ1-x Ｉｎx Ｎ／Ｇａ1-y Ｉｎy
Ｎ多重量子井戸構造の活性層２８、ｐ型ＡｌＧａＮキャ
ップ層２９、ｐ型ＧａＮ光導波層３０、ｐ型ＡｌＧａＮ
クラッド層３１およびｐ型ＧａＮコンタクト層３２が順
次積層されている。ここで、ｐ型ＡｌＧａＮキャップ層
２９は、ｐ型ＧａＮ光導波層３０、ｐ型ＡｌＧａＮクラ
ッド層３１およびｐ型ＧａＮコンタクト層３２を１００
０℃程度の温度で成長させる際にＧａ1-x Ｉｎx Ｎ／Ｇ
ａ1-y Ｉｎy Ｎ多重量子井戸構造の活性層２８からＩｎ
Ｎが分解するのを防止するためのものである。
Ｎ層２２上にアンドープＧａＮ層２４、ｎ型ＧａＮコン
タクト層２５、ｎ型ＡｌＧａＮクラッド層２６、ｎ型Ｇ
ａＮ光導波層２７、Ｇａ1-x Ｉｎx Ｎ／Ｇａ1-y Ｉｎy
Ｎ多重量子井戸構造の活性層２８、ｐ型ＡｌＧａＮキャ
ップ層２９、ｐ型ＧａＮ光導波層３０、ｐ型ＡｌＧａＮ
クラッド層３１およびｐ型ＧａＮコンタクト層３２が順
次積層されている。ここで、ｐ型ＡｌＧａＮキャップ層
２９は、ｐ型ＧａＮ光導波層３０、ｐ型ＡｌＧａＮクラ
ッド層３１およびｐ型ＧａＮコンタクト層３２を１００
０℃程度の温度で成長させる際にＧａ1-x Ｉｎx Ｎ／Ｇ
ａ1-y Ｉｎy Ｎ多重量子井戸構造の活性層２８からＩｎ
Ｎが分解するのを防止するためのものである。
【００６３】ｎ型ＧａＮコンタクト層２５の上層部、ｎ
型ＡｌＧａＮクラッド層２６、ｎ型ＧａＮ光導波層２
７、Ｇａ1-x Ｉｎx Ｎ／Ｇａ1-y Ｉｎy Ｎ多重量子井戸
構造の活性層２８、ｐ型ＡｌＧａＮキャップ層２９、ｐ
型ＧａＮ光導波層３０、ｐ型ＡｌＧａＮクラッド層３１
およびｐ型ＧａＮコンタクト層３２は所定幅のメサ形状
を有する。また、このメサ部におけるｐ型ＡｌＧａＮク
ラッド層３１の上層部およびｐ型ＧａＮコンタクト層３
２には一方向に延在する所定幅のリッジ部３３が形成さ
れている。メサ部の表面およびメサ部以外の部分のｎ型
ＧａＮコンタクト層２５の表面にはＳｉＯ2 膜のような
絶縁膜３３が設けられている。この絶縁膜３３には、リ
ッジ部３３の上の部分に開口３４ａが、メサ部に隣接す
る部分のｎ型ＧａＮコンタクト層２５の上の部分に開口
３４ｂが設けられている。そして、リッジ部３３をまた
ぐようにｐ側電極３５が設けられており、絶縁膜３４の
開口３４ａを通じてリッジ部３３のｐ型ＧａＮコンタク
ト層３２とオーミックコンタクトしている。また、絶縁
膜３４の開口３４ｂを通じてｎ型ＧａＮコンタクト層２
５上にｎ側電極３６がオーミックコンタクトして設けら
れている。
型ＡｌＧａＮクラッド層２６、ｎ型ＧａＮ光導波層２
７、Ｇａ1-x Ｉｎx Ｎ／Ｇａ1-y Ｉｎy Ｎ多重量子井戸
構造の活性層２８、ｐ型ＡｌＧａＮキャップ層２９、ｐ
型ＧａＮ光導波層３０、ｐ型ＡｌＧａＮクラッド層３１
およびｐ型ＧａＮコンタクト層３２は所定幅のメサ形状
を有する。また、このメサ部におけるｐ型ＡｌＧａＮク
ラッド層３１の上層部およびｐ型ＧａＮコンタクト層３
２には一方向に延在する所定幅のリッジ部３３が形成さ
れている。メサ部の表面およびメサ部以外の部分のｎ型
ＧａＮコンタクト層２５の表面にはＳｉＯ2 膜のような
絶縁膜３３が設けられている。この絶縁膜３３には、リ
ッジ部３３の上の部分に開口３４ａが、メサ部に隣接す
る部分のｎ型ＧａＮコンタクト層２５の上の部分に開口
３４ｂが設けられている。そして、リッジ部３３をまた
ぐようにｐ側電極３５が設けられており、絶縁膜３４の
開口３４ａを通じてリッジ部３３のｐ型ＧａＮコンタク
ト層３２とオーミックコンタクトしている。また、絶縁
膜３４の開口３４ｂを通じてｎ型ＧａＮコンタクト層２
５上にｎ側電極３６がオーミックコンタクトして設けら
れている。
【００６４】次に、上述のように構成されたこの第６の
実施形態によるＧａＮ系半導体レーザの製造方法につい
て説明する。
実施形態によるＧａＮ系半導体レーザの製造方法につい
て説明する。
【００６５】このＧａＮ系半導体レーザを製造するに
は、まず、無機マスク２３が選択的に形成されたＧａＮ
層２２上に、ＭＯＣＶＤ法により、アンドープＧａＮ層
２４を横方向エピタキシャル成長させる。次に、同じく
ＭＯＣＶＤ法により、アンドープＧａＮ層２４上に、ｎ
型ＧａＮコンタクト層２５、ｎ型ＡｌＧａＮクラッド層
２６、ｎ型ＧａＮ光導波層２７、Ｇａ1-x Ｉｎx Ｎ／Ｇ
ａ1-y Ｉｎy Ｎ多重量子井戸構造の活性層２８、ｐ型Ａ
ｌＧａＮキャップ層２９、ｐ型ＧａＮ光導波層３０、ｐ
型ＡｌＧａＮクラッド層３１およびｐ型ＧａＮコンタク
ト層３２を順次成長させる。ここで、Ｉｎを含まない層
であるアンドープＧａＮ層２４、ｎ型ＧａＮコンタクト
層２５、ｎ型ＡｌＧａＮクラッド層２６、ｎ型ＧａＮ光
導波層２７、ｐ型ＡｌＧａＮキャップ層２９、ｐ型Ｇａ
Ｎ光導波層３０、ｐ型ＡｌＧａＮクラッド層３１および
ｐ型ＧａＮコンタクト層３２の成長温度は１０００℃程
度とし、Ｉｎを含む層であるＧａ1-x Ｉｎx Ｎ／Ｇａ
1-y Ｉｎy Ｎ多重量子井戸構造の活性層２８の成長温度
は７００〜８００℃とする。これらのＧａＮ系半導体層
の成長原料は、例えば、ＩＩＩ族元素であるＧａの原料
としてはトリメチルガリウム（ＴＭＧ）を、ＩＩＩ族元
素であるＡｌの原料としてはトリメチルアルミニウム
（ＴＭＡ）を、ＩＩＩ族元素であるＩｎの原料としては
トリメチルインジウム（ＴＭＩ）を、Ｖ族元素であるＮ
の原料としてはアンモニア（ＮＨ3 ）を用いる。また、
キャリアガスとしては、例えば、水素（Ｈ2 ）と窒素
（Ｎ2 ）との混合ガスを用いる。ドーパントについて
は、ｎ型ドーパントとしては例えばモノシラン（ＳｉＨ
4 ）を、ｐ型ドーパントとしては例えばメチルシクロペ
ンタジエニルマグネシウム（（ＭＣｐ）2 Ｍｇ）を用い
る。
は、まず、無機マスク２３が選択的に形成されたＧａＮ
層２２上に、ＭＯＣＶＤ法により、アンドープＧａＮ層
２４を横方向エピタキシャル成長させる。次に、同じく
ＭＯＣＶＤ法により、アンドープＧａＮ層２４上に、ｎ
型ＧａＮコンタクト層２５、ｎ型ＡｌＧａＮクラッド層
２６、ｎ型ＧａＮ光導波層２７、Ｇａ1-x Ｉｎx Ｎ／Ｇ
ａ1-y Ｉｎy Ｎ多重量子井戸構造の活性層２８、ｐ型Ａ
ｌＧａＮキャップ層２９、ｐ型ＧａＮ光導波層３０、ｐ
型ＡｌＧａＮクラッド層３１およびｐ型ＧａＮコンタク
ト層３２を順次成長させる。ここで、Ｉｎを含まない層
であるアンドープＧａＮ層２４、ｎ型ＧａＮコンタクト
層２５、ｎ型ＡｌＧａＮクラッド層２６、ｎ型ＧａＮ光
導波層２７、ｐ型ＡｌＧａＮキャップ層２９、ｐ型Ｇａ
Ｎ光導波層３０、ｐ型ＡｌＧａＮクラッド層３１および
ｐ型ＧａＮコンタクト層３２の成長温度は１０００℃程
度とし、Ｉｎを含む層であるＧａ1-x Ｉｎx Ｎ／Ｇａ
1-y Ｉｎy Ｎ多重量子井戸構造の活性層２８の成長温度
は７００〜８００℃とする。これらのＧａＮ系半導体層
の成長原料は、例えば、ＩＩＩ族元素であるＧａの原料
としてはトリメチルガリウム（ＴＭＧ）を、ＩＩＩ族元
素であるＡｌの原料としてはトリメチルアルミニウム
（ＴＭＡ）を、ＩＩＩ族元素であるＩｎの原料としては
トリメチルインジウム（ＴＭＩ）を、Ｖ族元素であるＮ
の原料としてはアンモニア（ＮＨ3 ）を用いる。また、
キャリアガスとしては、例えば、水素（Ｈ2 ）と窒素
（Ｎ2 ）との混合ガスを用いる。ドーパントについて
は、ｎ型ドーパントとしては例えばモノシラン（ＳｉＨ
4 ）を、ｐ型ドーパントとしては例えばメチルシクロペ
ンタジエニルマグネシウム（（ＭＣｐ）2 Ｍｇ）を用い
る。
【００６６】次に、ｐ型ＧａＮコンタクト層３２の全面
に例えばＣＶＤ法、真空蒸着法、スパッタリング法など
により例えば厚さが０．４μｍのＳｉＯ2 膜を形成した
後、このＳｉＯ2 膜上にリソグラフィーにより所定形状
のレジストパターン（図示せず）を形成し、このレジス
トパターンをマスクとして例えばフッ酸系のエッチング
液を用いたウエットエッチングによりＳｉＯ2 膜をエッ
チングする。これによって、ｐ型ＧａＮコンタクト層３
２上にＳｉＯ2 膜からなるエッチングマスクが形成され
る。
に例えばＣＶＤ法、真空蒸着法、スパッタリング法など
により例えば厚さが０．４μｍのＳｉＯ2 膜を形成した
後、このＳｉＯ2 膜上にリソグラフィーにより所定形状
のレジストパターン（図示せず）を形成し、このレジス
トパターンをマスクとして例えばフッ酸系のエッチング
液を用いたウエットエッチングによりＳｉＯ2 膜をエッ
チングする。これによって、ｐ型ＧａＮコンタクト層３
２上にＳｉＯ2 膜からなるエッチングマスクが形成され
る。
【００６７】次に、このエッチングマスクを用いて例え
ば反応性イオンエッチング（ＲＩＥ）法によりｎ型Ｇａ
Ｎコンタクト層２５に達するまでエッチングを行う。こ
のとき、例えば、ｎ型ＧａＮコンタクト層２５が０．５
μｍエッチングされるようにする。このＲＩＥのエッチ
ングガスとしては例えば塩素系ガスを用いる。
ば反応性イオンエッチング（ＲＩＥ）法によりｎ型Ｇａ
Ｎコンタクト層２５に達するまでエッチングを行う。こ
のとき、例えば、ｎ型ＧａＮコンタクト層２５が０．５
μｍエッチングされるようにする。このＲＩＥのエッチ
ングガスとしては例えば塩素系ガスを用いる。
【００６８】次に、エッチングマスクをエッチング除去
した後、再び基板全面に例えばＣＶＤ法、真空蒸着法、
スパッタリング法などにより例えば厚さが０．２μｍの
ＳｉＯ2 膜を形成した後、このＳｉＯ2 膜上にリソグラ
フィーにより所定形状のレジストパターン（図示せず）
を形成し、このレジストパターンをマスクとして例えば
フッ酸系のエッチング液を用いたウエットエッチングに
よりＳｉＯ2 膜をエッチングする。これによって、メサ
部を含む基板表面にＳｉＯ2 膜からなるエッチングマス
クが形成される。
した後、再び基板全面に例えばＣＶＤ法、真空蒸着法、
スパッタリング法などにより例えば厚さが０．２μｍの
ＳｉＯ2 膜を形成した後、このＳｉＯ2 膜上にリソグラ
フィーにより所定形状のレジストパターン（図示せず）
を形成し、このレジストパターンをマスクとして例えば
フッ酸系のエッチング液を用いたウエットエッチングに
よりＳｉＯ2 膜をエッチングする。これによって、メサ
部を含む基板表面にＳｉＯ2 膜からなるエッチングマス
クが形成される。
【００６９】次に、このエッチングマスクを用いて例え
ばＲＩＥ法によりｐ型ＧａＮコンタクト層３２の厚さ方
向の所定の深さまでエッチングを行うことにより、リッ
ジ部３３を形成する。このＲＩＥのエッチングガスとし
ては例えば塩素系ガスを用いる。
ばＲＩＥ法によりｐ型ＧａＮコンタクト層３２の厚さ方
向の所定の深さまでエッチングを行うことにより、リッ
ジ部３３を形成する。このＲＩＥのエッチングガスとし
ては例えば塩素系ガスを用いる。
【００７０】次に、リソグラフィーによりｎ側電極形成
領域を除いた領域の表面を覆うレジストパターン（図示
せず）を形成する。
領域を除いた領域の表面を覆うレジストパターン（図示
せず）を形成する。
【００７１】次に、このレジストパターンをマスクとし
て絶縁膜３４をエッチングすることにより、開口３４ｂ
を形成する。
て絶縁膜３４をエッチングすることにより、開口３４ｂ
を形成する。
【００７２】次に、このレジストパターンを残したまま
の状態で基板全面に例えば真空蒸着法によりＴｉ膜、Ａ
ｌ膜、Ｐｔ膜およびＡｕ膜を順次形成した後、レジスト
パターンをその上に形成されたＴｉ膜、Ａｌ膜、Ｐｔ膜
およびＡｕ膜とともに除去する（リフトオフ）。これに
よって、絶縁膜３４の開口３４ｂの部分におけるｎ型Ｇ
ａＮコンタクト層２５上にＴｉ／Ａｌ／Ｐｔ／Ａｕ構造
のｎ側電極３６が形成される。
の状態で基板全面に例えば真空蒸着法によりＴｉ膜、Ａ
ｌ膜、Ｐｔ膜およびＡｕ膜を順次形成した後、レジスト
パターンをその上に形成されたＴｉ膜、Ａｌ膜、Ｐｔ膜
およびＡｕ膜とともに除去する（リフトオフ）。これに
よって、絶縁膜３４の開口３４ｂの部分におけるｎ型Ｇ
ａＮコンタクト層２５上にＴｉ／Ａｌ／Ｐｔ／Ａｕ構造
のｎ側電極３６が形成される。
【００７３】次に、例えば、窒素ガス雰囲気中において
８００℃で１０分熱処理を行うことにより、ｐ型ＡｌＧ
ａＮキャップ層２９、ｐ型ＧａＮ光導波層３０、ｐ型Ａ
ｌＧａＮクラッド層３１およびｐ型ＧａＮコンタクト層
３２にドープされたｐ型不純物の電気的活性化を行うと
ともに、ｎ側電極３６のアロイ処理を行う。
８００℃で１０分熱処理を行うことにより、ｐ型ＡｌＧ
ａＮキャップ層２９、ｐ型ＧａＮ光導波層３０、ｐ型Ａ
ｌＧａＮクラッド層３１およびｐ型ＧａＮコンタクト層
３２にドープされたｐ型不純物の電気的活性化を行うと
ともに、ｎ側電極３６のアロイ処理を行う。
【００７４】次に、リソグラフィーによりリッジ部３３
の領域を除いた領域の表面を覆うレジストパターン（図
示せず）を形成する。
の領域を除いた領域の表面を覆うレジストパターン（図
示せず）を形成する。
【００７５】次に、このレジストパターンをマスクとし
て絶縁膜３４をエッチングすることにより開口３４ａを
形成し、リッジ部３３の上面を露出させる。
て絶縁膜３４をエッチングすることにより開口３４ａを
形成し、リッジ部３３の上面を露出させる。
【００７６】次に、リソグラフィーによりｐ側電極形成
領域を除いた領域の表面を覆うレジストパターン（図示
せず）を形成する。
領域を除いた領域の表面を覆うレジストパターン（図示
せず）を形成する。
【００７７】次に、基板全面に例えば真空蒸着法により
Ｎｉ膜、Ｐｔ膜およびＡｕ膜を順次形成した後、レジス
トパターンをその上に形成されたＮｉ膜、Ｐｔ膜および
Ａｕ膜とともに除去する。これによって、リッジ部３３
にまたがって、Ｎｉ／Ｐｔ／Ａｕ構造のｐ側電極３５が
形成される。次に、例えば、窒素ガス雰囲気中において
６００℃で２０分熱処理を行うことにより、ｐ側電極３
５のアロイ処理を行う。
Ｎｉ膜、Ｐｔ膜およびＡｕ膜を順次形成した後、レジス
トパターンをその上に形成されたＮｉ膜、Ｐｔ膜および
Ａｕ膜とともに除去する。これによって、リッジ部３３
にまたがって、Ｎｉ／Ｐｔ／Ａｕ構造のｐ側電極３５が
形成される。次に、例えば、窒素ガス雰囲気中において
６００℃で２０分熱処理を行うことにより、ｐ側電極３
５のアロイ処理を行う。
【００７８】この後、上述のようにしてレーザ構造が形
成されたｃ面サファイア基板２１をバー状に加工して両
共振器端面を形成し、さらに端面コーティングを施した
後、このバーをチップ化する。これによって、目的とす
るリッジ構造およびＳＣＨ構造のＧａＮ系半導体レーザ
が製造される。
成されたｃ面サファイア基板２１をバー状に加工して両
共振器端面を形成し、さらに端面コーティングを施した
後、このバーをチップ化する。これによって、目的とす
るリッジ構造およびＳＣＨ構造のＧａＮ系半導体レーザ
が製造される。
【００７９】この第６の実施形態によれば、無機マスク
２３が選択的に形成されたＧａＮ層２２上に横方向エピ
タキシャル成長によりアンドープＧａＮ層２４を良好な
結晶性で成長させることができるので、その上に成長さ
れるＧａＮ系半導体層も良好な結晶性とすることがで
き、このため特性の良好なＧａＮ系半導体レーザを製造
することができる。
２３が選択的に形成されたＧａＮ層２２上に横方向エピ
タキシャル成長によりアンドープＧａＮ層２４を良好な
結晶性で成長させることができるので、その上に成長さ
れるＧａＮ系半導体層も良好な結晶性とすることがで
き、このため特性の良好なＧａＮ系半導体レーザを製造
することができる。
【００８０】以上、この発明の実施形態について具体的
に説明したが、この発明は、上述の実施形態に限定され
るものではなく、この発明の技術的思想に基づく各種の
変形が可能である。
に説明したが、この発明は、上述の実施形態に限定され
るものではなく、この発明の技術的思想に基づく各種の
変形が可能である。
【００８１】例えば、上述の第１〜第６の実施形態にお
いて挙げた数値、材料、形状、構造、原料、プロセスな
どはあくまでも例に過ぎず、必要に応じて、これらと異
なる数値、材料、形状、構造、原料、プロセスなどを用
いてもよい。
いて挙げた数値、材料、形状、構造、原料、プロセスな
どはあくまでも例に過ぎず、必要に応じて、これらと異
なる数値、材料、形状、構造、原料、プロセスなどを用
いてもよい。
【００８２】具体的には、上述の第１〜第６の実施形態
においては、ＧａＮ系半導体のエピタキシャル成長にＭ
ＯＣＶＤ法を用いているが、このＧａＮ系半導体のエピ
タキシャル成長には、例えばハイドライド気相エピタキ
シャル成長（ＨＶＰＥ）法を用いてもよく、さらには分
子線エピタキシー（ＭＢＥ）法を用いてもよい。
においては、ＧａＮ系半導体のエピタキシャル成長にＭ
ＯＣＶＤ法を用いているが、このＧａＮ系半導体のエピ
タキシャル成長には、例えばハイドライド気相エピタキ
シャル成長（ＨＶＰＥ）法を用いてもよく、さらには分
子線エピタキシー（ＭＢＥ）法を用いてもよい。
【００８３】また、上述の第２の実施形態においては、
ＧａＮ層２にＳｉが選択的にイオン注入されたサファイ
ア基板１をＯ2 ガス雰囲気中で加熱することによりＳｉ
Ｏxを形成し、無機マスク３を形成しているが、Ｏ3 ガ
ス雰囲気中で加熱することによりＳｉＯx を形成し、無
機マスク３を形成してもよい。このときの条件の一例を
挙げると、加熱温度は４００℃、圧力は常圧、加熱時間
は６０分間である。
ＧａＮ層２にＳｉが選択的にイオン注入されたサファイ
ア基板１をＯ2 ガス雰囲気中で加熱することによりＳｉ
Ｏxを形成し、無機マスク３を形成しているが、Ｏ3 ガ
ス雰囲気中で加熱することによりＳｉＯx を形成し、無
機マスク３を形成してもよい。このときの条件の一例を
挙げると、加熱温度は４００℃、圧力は常圧、加熱時間
は６０分間である。
【００８４】
【発明の効果】以上説明したように、この発明による半
導体成長用基板によれば、基板の一主面に、横方向エピ
タキシャル成長用マスクとしての無機マスクが、上記一
主面が実質的に平坦な状態で設けられていることによ
り、その上に横方向エピタキシャル成長を行う場合に、
成長層の厚さを薄くすることができ、また、無機マスク
のエッジ部分の形状が成長層における欠陥の伝搬方向に
影響を与える問題がなく、しかも成長層と無機マスクと
の間に空隙が生じるおそれがない。
導体成長用基板によれば、基板の一主面に、横方向エピ
タキシャル成長用マスクとしての無機マスクが、上記一
主面が実質的に平坦な状態で設けられていることによ
り、その上に横方向エピタキシャル成長を行う場合に、
成長層の厚さを薄くすることができ、また、無機マスク
のエッジ部分の形状が成長層における欠陥の伝搬方向に
影響を与える問題がなく、しかも成長層と無機マスクと
の間に空隙が生じるおそれがない。
【００８５】この発明による半導体成長用基板の製造方
法によれば、少なくとも一主面が窒化物系ＩＩＩ−Ｖ族
化合物半導体からなる基板の上記一主面に、横方向エピ
タキシャル成長用マスクとしての無機マスクが、上記一
主面が実質的に平坦な状態で設けられている半導体成長
用基板を容易に製造することができる。
法によれば、少なくとも一主面が窒化物系ＩＩＩ−Ｖ族
化合物半導体からなる基板の上記一主面に、横方向エピ
タキシャル成長用マスクとしての無機マスクが、上記一
主面が実質的に平坦な状態で設けられている半導体成長
用基板を容易に製造することができる。
【００８６】この発明による半導体装置によれば、基板
の一主面に、横方向エピタキシャル成長用マスクとして
の無機マスクが、上記一主面が実質的に平坦な状態で設
けられていることにより、この基板上に横方向エピタキ
シャル成長された半導体層は良好な結晶性のものとな
り、このためこの半導体層上に成長される素子層も良好
な結晶性のものとなり、これによって特性の良好な半導
体装置を実現することができる。
の一主面に、横方向エピタキシャル成長用マスクとして
の無機マスクが、上記一主面が実質的に平坦な状態で設
けられていることにより、この基板上に横方向エピタキ
シャル成長された半導体層は良好な結晶性のものとな
り、このためこの半導体層上に成長される素子層も良好
な結晶性のものとなり、これによって特性の良好な半導
体装置を実現することができる。
【図１】この発明の第１の実施形態による半導体成長用
基板を示す断面図である。
基板を示す断面図である。
【図２】この発明の第１の実施形態による半導体成長用
基板の製造方法を説明するための断面図である。
基板の製造方法を説明するための断面図である。
【図３】この発明の第２の実施形態による半導体成長用
基板の製造方法を説明するための断面図である。
基板の製造方法を説明するための断面図である。
【図４】この発明の第４の実施形態による半導体成長用
基板の製造方法を説明するための断面図である。
基板の製造方法を説明するための断面図である。
【図５】この発明の第５の実施形態による半導体成長用
基板の製造方法を説明するための断面図である。
基板の製造方法を説明するための断面図である。
【図６】この発明の第６の実施形態によるＧａＮ系半導
体レーザを示す断面図である。
体レーザを示す断面図である。
１、２１・・・サファイア基板、２、７・・・ＧａＮ
層、３、２３・・・無機マスク、２４・・・アンドープ
ＧａＮ層
層、３、２３・・・無機マスク、２４・・・アンドープ
ＧａＮ層
───────────────────────────────────────────────────── フロントページの続き Ｆターム(参考） 5F041 AA40 CA04 CA05 CA34 CA40 CA46 CA54 CA57 CA65 CA71 CA73 CA74 CA77 CB05 5F045 AA04 AB04 AB09 AB14 AB17 AC01 AC08 AC09 AC11 AD08 AD11 AD12 AD13 AF04 AF09 AF20 BB12 DC68 HA15
Claims (23)
- 【請求項１】 少なくとも一主面が窒化物系ＩＩＩ−Ｖ
族化合物半導体からなる基板の上記一主面に、横方向エ
ピタキシャル成長用マスクとしての無機マスクが、上記
一主面が実質的に平坦な状態で設けられていることを特
徴とする半導体成長用基板。 - 【請求項２】 上記無機マスクが上記基板の改質層から
なることを特徴とする請求項１記載の半導体成長用基
板。 - 【請求項３】 上記無機マスクが上記窒化物系ＩＩＩ−
Ｖ族化合物半導体と酸化シリコンおよび／または窒化シ
リコンとが混合したものからなることを特徴とする請求
項１記載の半導体成長用基板。 - 【請求項４】 少なくとも一主面が窒化物系ＩＩＩ−Ｖ
族化合物半導体からなる基板の上記一主面にシリコンお
よび酸素を選択的に導入した後、上記基板を加熱して上
記シリコンと上記酸素とを反応させることにより上記基
板の上記一主面に酸化シリコンを選択的に形成するよう
にしたことを特徴とする半導体成長用基板の製造方法。 - 【請求項５】 イオン注入法、イオンクラスタービーム
法またはプラズマドーピング法により上記基板の上記一
主面に上記シリコンおよび上記酸素を選択的に導入する
ようにしたことを特徴とする請求項４記載の半導体成長
用基板の製造方法。 - 【請求項６】 少なくとも一主面が窒化物系ＩＩＩ−Ｖ
族化合物半導体からなる基板の上記一主面にシリコンを
選択的に導入した後、上記基板を少なくとも酸素を含む
雰囲気中において加熱して上記シリコンと上記酸素とを
反応させることにより上記基板の上記一主面に酸化シリ
コンを選択的に形成するようにしたことを特徴とする半
導体成長用基板の製造方法。 - 【請求項７】 イオン注入法、イオンクラスタービーム
法またはプラズマドーピング法により上記基板の上記一
主面に上記シリコンを選択的に導入するようにしたこと
を特徴とする請求項６記載の半導体成長用基板の製造方
法。 - 【請求項８】 少なくとも一主面が窒化物系ＩＩＩ−Ｖ
族化合物半導体からなる基板の上記一主面にシリコンを
選択的に導入した後、上記基板を酸素プラズマ処理して
上記シリコンと上記酸素とを反応させることにより上記
基板の上記一主面に酸化シリコンを選択的に形成するよ
うにしたことを特徴とする半導体成長用基板の製造方
法。 - 【請求項９】 イオン注入法、イオンクラスタービーム
法またはプラズマドーピング法により上記基板の上記一
主面に上記シリコンを選択的に導入するようにしたこと
を特徴とする請求項８記載の半導体成長用基板の製造方
法。 - 【請求項１０】 少なくとも一主面が窒化物系ＩＩＩ−
Ｖ族化合物半導体からなる基板の上記一主面にシリコン
および窒素を選択的に導入した後、上記基板を加熱して
上記シリコンと上記窒素とを反応させることにより上記
基板の上記一主面に窒化シリコンを選択的に形成するよ
うにしたことを特徴とする半導体成長用基板の製造方
法。 - 【請求項１１】 イオン注入法、イオンクラスタービー
ム法またはプラズマドーピング法により上記基板の上記
一主面に上記シリコンおよび上記窒素を選択的に導入す
るようにしたことを特徴とする請求項１０記載の半導体
成長用基板の製造方法。 - 【請求項１２】 少なくとも一主面が窒化物系ＩＩＩ−
Ｖ族化合物半導体からなる基板の上記一主面にシリコン
を選択的に導入した後、上記基板を少なくとも窒素を含
む雰囲気中において加熱して上記シリコンと上記窒素と
を反応させることにより上記基板の上記一主面に窒化シ
リコンを選択的に形成するようにしたことを特徴とする
半導体成長用基板の製造方法。 - 【請求項１３】 イオン注入法、イオンクラスタービー
ム法またはプラズマドーピング法により上記基板の上記
一主面に上記シリコンを選択的に導入するようにしたこ
とを特徴とする請求項１２記載の半導体成長用基板の製
造方法。 - 【請求項１４】 少なくとも一主面が窒化物系ＩＩＩ−
Ｖ族化合物半導体からなる基板の上記一主面にシリコン
を選択的に導入した後、上記基板を窒素プラズマ処理し
て上記シリコンと上記窒素とを反応させることにより上
記基板の上記一主面に窒化シリコンを選択的に形成する
ようにしたことを特徴とする半導体成長用基板の製造方
法。 - 【請求項１５】 イオン注入法、イオンクラスタービー
ム法またはプラズマドーピング法により上記基板の上記
一主面に上記シリコンを選択的に導入するようにしたこ
とを特徴とする請求項１４記載の半導体成長用基板の製
造方法。 - 【請求項１６】 少なくとも一主面が窒化物系ＩＩＩ−
Ｖ族化合物半導体からなる基板の上記一主面上にシリコ
ン膜を選択的に形成した後、上記基板を少なくとも酸素
を含む雰囲気中において加熱して上記シリコン膜のシリ
コンと上記酸素とを反応させることにより上記基板の上
記一主面に酸化シリコン膜を選択的に形成するようにし
たことを特徴とする半導体成長用基板の製造方法。 - 【請求項１７】 少なくとも一主面が窒化物系ＩＩＩ−
Ｖ族化合物半導体からなる基板の上記一主面上にシリコ
ン膜を選択的に形成した後、上記基板を酸素プラズマ処
理して上記シリコン膜のシリコンと上記酸素とを反応さ
せることにより上記基板の上記一主面に酸化シリコン膜
を選択的に形成するようにしたことを特徴とする半導体
成長用基板の製造方法。 - 【請求項１８】 少なくとも一主面が窒化物系ＩＩＩ−
Ｖ族化合物半導体からなる基板の上記一主面上にシリコ
ン膜を選択的に形成した後、上記基板を少なくとも窒素
を含む雰囲気中において加熱して上記シリコン膜のシリ
コンと上記窒素とを反応させることにより上記基板の上
記一主面に窒化シリコン膜を選択的に形成するようにし
たことを特徴とする半導体成長用基板の製造方法。 - 【請求項１９】 少なくとも一主面が窒化物系ＩＩＩ−
Ｖ族化合物半導体からなる基板の上記一主面上にシリコ
ン膜を選択的に形成した後、上記基板を窒素プラズマ処
理して上記シリコン膜のシリコンと上記窒素とを反応さ
せることにより上記基板の上記一主面に窒化シリコン膜
を選択的に形成するようにしたことを特徴とする半導体
成長用基板の製造方法。 - 【請求項２０】 窒化物系ＩＩＩ−Ｖ族化合物半導体を
用いた半導体装置において、 少なくとも一主面が窒化物系ＩＩＩ−Ｖ族化合物半導体
からなり、上記一主面に横方向エピタキシャル成長用マ
スクとしての無機マスクが上記一主面が実質的に平坦な
状態で設けられている基板と、 上記基板の上記一主面上に横方向エピタキシャル成長さ
れた窒化物系ＩＩＩ−Ｖ族化合物半導体層とを有するこ
とを特徴とする半導体装置。 - 【請求項２１】 上記無機マスクが上記基板の改質層か
らなることを特徴とする請求項２０記載の半導体装置。 - 【請求項２２】 上記無機マスクが上記窒化物系ＩＩＩ
−Ｖ族化合物半導体と酸化シリコンまたは窒化シリコン
とが混合したものからなることを特徴とする請求項２０
記載の半導体装置。 - 【請求項２３】 上記半導体装置が半導体発光素子であ
ることを特徴とする請求項２０記載の半導体装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP24348698A JP2000077336A (ja) | 1998-08-28 | 1998-08-28 | 半導体成長用基板およびその製造方法ならびに半導体装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP24348698A JP2000077336A (ja) | 1998-08-28 | 1998-08-28 | 半導体成長用基板およびその製造方法ならびに半導体装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2000077336A true JP2000077336A (ja) | 2000-03-14 |
Family
ID=17104613
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP24348698A Pending JP2000077336A (ja) | 1998-08-28 | 1998-08-28 | 半導体成長用基板およびその製造方法ならびに半導体装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2000077336A (ja) |
Cited By (12)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2000057460A1 (en) * | 1999-03-23 | 2000-09-28 | Mitsubishi Cable Industries, Ltd. | METHOD FOR GROWING GaN COMPOUND SEMICONDUCTOR CRYSTAL AND SEMICONDUCTOR SUBSTRATE |
| JP2001274093A (ja) * | 2000-03-24 | 2001-10-05 | Mitsubishi Cable Ind Ltd | 半導体基材及びその製造方法 |
| JP2002305356A (ja) * | 2001-04-06 | 2002-10-18 | Sanyo Electric Co Ltd | 窒化物系半導体素子および窒化物系半導体の形成方法 |
| JP2005217404A (ja) * | 2004-01-29 | 2005-08-11 | Lg Electron Inc | 窒化物半導体薄膜及びその成長方法 |
| US6982435B2 (en) * | 1999-03-31 | 2006-01-03 | Toyoda Gosei Co., Ltd. | Group III nitride compound semiconductor device and method for producing the same |
| JP2010074133A (ja) * | 2008-09-18 | 2010-04-02 | Korea Univ Industrial & Academic Collaboration Foundation | イオンの注入による窒化物半導体の形成方法及びこれを利用して製造した電子素子 |
| US7713812B2 (en) | 2002-03-08 | 2010-05-11 | Panasonic Corporation | Method for manufacturing semiconductor thin film |
| JP2010532817A (ja) * | 2007-04-03 | 2010-10-14 | コミッサリア ア レネルジー アトミーク エ オ ゼネルジ ザルタナテイヴ | 局所皮膜の堆積方法 |
| JP2012069970A (ja) * | 2011-11-01 | 2012-04-05 | Toshiba Corp | 半導体素子 |
| KR101316118B1 (ko) | 2007-03-05 | 2013-10-11 | 서울바이오시스 주식회사 | 기판 상에 질화물 반도체층을 형성하는 방법 및 그것을갖는 발광다이오드 |
| CN116190203A (zh) * | 2022-11-15 | 2023-05-30 | 湖北九峰山实验室 | 半导体基底、半导体器件以及制作方法 |
| WO2024204391A1 (ja) * | 2023-03-27 | 2024-10-03 | 京セラ株式会社 | 半導体基板、および半導体基板の製造方法 |
-
1998
- 1998-08-28 JP JP24348698A patent/JP2000077336A/ja active Pending
Cited By (17)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6700179B1 (en) | 1999-03-23 | 2004-03-02 | Mitsubishi Cable Industries, Ltd. | Method for growing GaN compound semiconductor crystal and semiconductor substrate |
| US6794210B2 (en) | 1999-03-23 | 2004-09-21 | Mitsubishi Cable Industries, Ltd. | Method for growing GaN compound semiconductor crystal and semiconductor substrate |
| WO2000057460A1 (en) * | 1999-03-23 | 2000-09-28 | Mitsubishi Cable Industries, Ltd. | METHOD FOR GROWING GaN COMPOUND SEMICONDUCTOR CRYSTAL AND SEMICONDUCTOR SUBSTRATE |
| US6982435B2 (en) * | 1999-03-31 | 2006-01-03 | Toyoda Gosei Co., Ltd. | Group III nitride compound semiconductor device and method for producing the same |
| JP2001274093A (ja) * | 2000-03-24 | 2001-10-05 | Mitsubishi Cable Ind Ltd | 半導体基材及びその製造方法 |
| JP2002305356A (ja) * | 2001-04-06 | 2002-10-18 | Sanyo Electric Co Ltd | 窒化物系半導体素子および窒化物系半導体の形成方法 |
| US7713812B2 (en) | 2002-03-08 | 2010-05-11 | Panasonic Corporation | Method for manufacturing semiconductor thin film |
| JP2005217404A (ja) * | 2004-01-29 | 2005-08-11 | Lg Electron Inc | 窒化物半導体薄膜及びその成長方法 |
| US7632697B2 (en) | 2004-01-29 | 2009-12-15 | Lg Electronics Inc. | Nitride semiconductor thin film and method for growing the same |
| KR101316118B1 (ko) | 2007-03-05 | 2013-10-11 | 서울바이오시스 주식회사 | 기판 상에 질화물 반도체층을 형성하는 방법 및 그것을갖는 발광다이오드 |
| JP2010532817A (ja) * | 2007-04-03 | 2010-10-14 | コミッサリア ア レネルジー アトミーク エ オ ゼネルジ ザルタナテイヴ | 局所皮膜の堆積方法 |
| US8815108B2 (en) | 2007-04-03 | 2014-08-26 | Commissariat A L'energie Atomique | Method of depositing localized coatings |
| JP2010074133A (ja) * | 2008-09-18 | 2010-04-02 | Korea Univ Industrial & Academic Collaboration Foundation | イオンの注入による窒化物半導体の形成方法及びこれを利用して製造した電子素子 |
| JP2012069970A (ja) * | 2011-11-01 | 2012-04-05 | Toshiba Corp | 半導体素子 |
| CN116190203A (zh) * | 2022-11-15 | 2023-05-30 | 湖北九峰山实验室 | 半导体基底、半导体器件以及制作方法 |
| WO2024204391A1 (ja) * | 2023-03-27 | 2024-10-03 | 京セラ株式会社 | 半導体基板、および半導体基板の製造方法 |
| WO2024201629A1 (ja) * | 2023-03-27 | 2024-10-03 | 京セラ株式会社 | 半導体成長用テンプレート基板、半導体基板、半導体成長用テンプレート基板の製造方法および製造装置、並びに半導体基板の製造方法および製造装置 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7760785B2 (en) | Group-III nitride semiconductor device | |
| US6809351B2 (en) | Group III-V compound semiconductor crystal structure and method of epitaxial growth of the same as well as semiconductor device including the same | |
| US6518082B1 (en) | Method for fabricating nitride semiconductor device | |
| US6215803B1 (en) | Gallium nitride group compound semiconductor light-emitting device | |
| US20050067693A1 (en) | Semiconductor device and manufacturing method thereof | |
| JP4644942B2 (ja) | 結晶膜、結晶基板および半導体装置の製造方法 | |
| JP2002217115A (ja) | 結晶膜、結晶基板および半導体装置 | |
| JP2000021772A (ja) | 半導体装置およびその製造方法 | |
| KR19980079320A (ko) | 고품질 쥐에이엔계층의 선택성장방법, 고품질 쥐에이엔계층 성장기판 및 고품질 쥐에이엔계층 성장기판상에 제작하는 반도체디바이스 | |
| JP4100592B2 (ja) | Ｉｉｉ族またはｉｉｉ−ｖ族窒化物層の成長方法および電子装置 | |
| JPH11135770A (ja) | ３−５族化合物半導体とその製造方法および半導体素子 | |
| US7186579B2 (en) | Method for producing a group III nitride compound semiconductor laser | |
| US20070114563A1 (en) | Semiconductor device and method of fabricating the same | |
| JP2010287805A (ja) | 窒化物半導体装置及びその製造方法 | |
| JP2000077336A (ja) | 半導体成長用基板およびその製造方法ならびに半導体装置 | |
| JP3898798B2 (ja) | 窒化ガリウム系化合物半導体発光素子の製造方法 | |
| JP2010272593A (ja) | 窒化物半導体発光素子及びその製造方法 | |
| JP4465890B2 (ja) | 半導体装置の製造方法 | |
| JP3546634B2 (ja) | 窒化物系化合物半導体の選択エッチング方法および半導体装置の製造方法 | |
| JPH10321956A (ja) | 半導体装置及びその製造方法 | |
| JP3963233B2 (ja) | 窒化ガリウム系化合物半導体発光素子及びその製造方法 | |
| JP3792003B2 (ja) | 半導体発光素子 | |
| JP4158760B2 (ja) | ＧａＮ系半導体膜およびその製造方法 | |
| JPH10214999A (ja) | Ｉｉｉ−ｖ族窒化物半導体素子 | |
| JP3564811B2 (ja) | ３族窒化物半導体発光素子 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| RD04 | Notification of resignation of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7424 Effective date: 20041222 |