JP2000077351A - Method of manufacturing multilayer resist structure substrate and T-type dummy gate structure substrate - Google Patents

Method of manufacturing multilayer resist structure substrate and T-type dummy gate structure substrate

Info

Publication number
JP2000077351A
JP2000077351A JP10244057A JP24405798A JP2000077351A JP 2000077351 A JP2000077351 A JP 2000077351A JP 10244057 A JP10244057 A JP 10244057A JP 24405798 A JP24405798 A JP 24405798A JP 2000077351 A JP2000077351 A JP 2000077351A
Authority
JP
Japan
Prior art keywords
layer
resist
substrate
resist layer
oxide film
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP10244057A
Other languages
Japanese (ja)
Inventor
Teru Ariga
輝 有賀
Koji Kasai
浩二 笠井
Kenichiro Urayama
健一朗 浦山
Tomokazu Kamimura
友和 上村
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Japan Radio Co Ltd
Original Assignee
Japan Radio Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Japan Radio Co Ltd filed Critical Japan Radio Co Ltd
Priority to JP10244057A priority Critical patent/JP2000077351A/en
Publication of JP2000077351A publication Critical patent/JP2000077351A/en
Pending legal-status Critical Current

Links

Landscapes

  • Junction Field-Effect Transistors (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)

Abstract

(57)【要約】 【課題】塗布酸化膜層の厚みが均一であり、かつ、レジ
スト層の除去が容易であり、さらに、基板の機械的強度
の低下を生じることのない多層レジスト構造基板および
T型ダミーゲート構造基板の製造方法を提供する。 【解決手段】基板10上に第1のレジスト層12を形成
した後、第1のレジスト層12に燐イオンP+ を打ち込
む。次いで、第1のレジスト層12上に塗布酸化膜層を
形成し、塗布酸化膜上に第2のレジスト層を形成して多
層レジスト構造とする。その後、さらにエッチング等に
よりT型ダミーゲート構造を形成する。
(57) Abstract: A multi-layer resist structure substrate in which the thickness of a coating oxide film layer is uniform, the removal of the resist layer is easy, and the mechanical strength of the substrate does not decrease. Provided is a method of manufacturing a T-type dummy gate structure substrate. After forming the A first resist layer 12 on the substrate 10, implanting phosphorous ions P + in the first resist layer 12. Next, a coating oxide film layer is formed on the first resist layer 12, and a second resist layer is formed on the coating oxide film to form a multilayer resist structure. Thereafter, a T-type dummy gate structure is further formed by etching or the like.

Description

【発明の詳細な説明】DETAILED DESCRIPTION OF THE INVENTION

【0001】[0001]

【発明の属する技術分野】本発明は、基板上に多層レジ
スト構造を設ける多層レジスト構造基板および基板上に
T型ダミーゲート構造を設けるT型ダミーゲート構造基
板の製造方法に関する。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a multilayer resist structure substrate having a multilayer resist structure provided on a substrate and a method of manufacturing a T-type dummy gate structure substrate having a T-type dummy gate structure provided on the substrate.

【0002】[0002]

【従来の技術】従来から、セルフアラインFETの製造
等、微細加工を必要とする半導体素子の製造工程におい
ては、基板上に多層レジスト構造を設けて、エッチング
によりパターンを形成することが行われている。特に、
基板上にT型ダミーゲート構造を形成し、イオン注入法
によるセルフアラインでn+ 層を基板に注入する製造工
程では、マスク用の、例えば、SiO2 層を基板上に精
度良く形成する必要があることから、多層レジスト構造
を設けた基板を用いることが必須となる。
2. Description of the Related Art Conventionally, in a manufacturing process of a semiconductor device requiring fine processing such as a manufacturing of a self-aligned FET, a multilayer resist structure is provided on a substrate and a pattern is formed by etching. I have. In particular,
In a manufacturing process in which a T-type dummy gate structure is formed on a substrate and an n + layer is injected into the substrate by self-alignment by an ion implantation method, it is necessary to accurately form, for example, an SiO 2 layer for a mask on the substrate. For this reason, it is essential to use a substrate provided with a multilayer resist structure.

【0003】例えば、上記したセルフアラインの場合、
通常、以下の製造方法が用いられている。
For example, in the case of the self-alignment described above,
Usually, the following manufacturing method is used.

【0004】まず、図12に示すように、例えば、Si
等の材料からなる基板1にレジストを塗布して、レジス
ト層2が形成される。
[0004] First, as shown in FIG.
A resist is applied to a substrate 1 made of such a material as described above to form a resist layer 2.

【0005】次いで、図13に示すように、前記レジス
ト層2に、例えば、塗布酸化膜(Spin on Gl
ass)材料を塗布して塗布酸化膜層3が形成される。
このとき、相互に反応性を有する塗布酸化膜材料および
レジスト中の有機物同士がミキシングすると均一な厚み
の塗布酸化膜層3を形成することが困難であることか
ら、この反応性を低下させるために、前記レジスト層2
を形成する工程において、該レジスト層2を200℃以
上の高温で、例えば、約1分間程度熱処理することが行
われている。
[0005] Next, as shown in FIG. 13, for example, a coating oxide film (Spin on Gl) is formed on the resist layer 2.
ass) A material is applied to form an applied oxide film layer 3.
At this time, it is difficult to form the coating oxide film layer 3 having a uniform thickness when the coating oxide film material and the organic substance in the resist that are mutually reactive are mixed with each other. , The resist layer 2
In the step of forming the resist, the resist layer 2 is heat-treated at a high temperature of 200 ° C. or more, for about 1 minute, for example.

【0006】さらに、図14に示すように、前記塗布酸
化膜層3にレジストを塗布して、レジスト層4が形成さ
れる。これにより、多層レジスト構造基板が完成する。
Further, as shown in FIG. 14, a resist is applied to the coating oxide film layer 3 to form a resist layer 4. Thus, a multilayer resist structure substrate is completed.

【0007】この多層レジスト構造基板を用いてT型ダ
ミーゲート構造基板を製造する場合は、さらに、図15
に示すように、マスク5を重ねて露光し現像して、残存
レジスト層4aが形成される。
In the case of manufacturing a T-type dummy gate structure substrate using this multilayer resist structure substrate, the method shown in FIG.
As shown in FIG. 6, the mask 5 is overlaid and exposed and developed to form a residual resist layer 4a.

【0008】次いで、残存レジスト層4aをマスクとし
てドライエッチング処理を行うことにより、図16に示
すように、残存塗布酸化膜層3aが形成される。
Next, dry etching is performed using the remaining resist layer 4a as a mask to form a remaining coated oxide film layer 3a as shown in FIG.

【0009】次いで、図16の状態において、さらに、
残像レジスト層4aをマスクとして、ドライエッチング
処理を行うことで、図17に示すように、残存レジスト
層4aが除去されるとともに、レジスト層2の残存塗布
酸化膜層3aの存在しない部分が除去されて残存レジス
ト層2aが形成される。
Next, in the state of FIG.
By performing dry etching using the residual image resist layer 4a as a mask, as shown in FIG. 17, the residual resist layer 4a is removed, and a portion of the resist layer 2 where the residual applied oxide film layer 3a does not exist is removed. Thus, a remaining resist layer 2a is formed.

【0010】次いで、残存塗布酸化膜層3aをマスクと
して残存レジスト層2aをドライサイドエッチング処理
することで残存塗布酸化膜層3aの下に、より細い残存
レジスト層2aが形成され、これにより、図18に示す
ように、多層レジスト構造であるT型ダミーゲート7が
設けられた基板1が完成する。
Next, the remaining resist layer 2a is dry-side etched using the remaining coating oxide film layer 3a as a mask to form a thinner remaining resist layer 2a under the remaining coating oxide film layer 3a. As shown in FIG. 18, the substrate 1 provided with the T-type dummy gate 7 having a multilayer resist structure is completed.

【0011】このようにして製造された前記基板1を用
いてイオン注入法によるセルフアラインでn+ 層を基板
に注入する製造工程では、まず、図19に示すように、
T型ダミーゲート7が設けられた基板1に対してイオン
を注入して基板1中にn+ 層を形成し、次いで、図20
に示すように、例えば、スパッタ法により、基板1およ
びT型ダミーゲート7の表面にSiO2 層8を形成す
る。
In the manufacturing process of implanting an n + layer into a substrate by self-alignment by ion implantation using the substrate 1 manufactured as described above, first, as shown in FIG.
Ions are implanted into the substrate 1 on which the T-type dummy gate 7 is provided to form an n + layer in the substrate 1.
As shown in FIG. 1, an SiO 2 layer 8 is formed on the surface of the substrate 1 and the T-type dummy gate 7 by, for example, a sputtering method.

【0012】次いで、図21に示すように、レジスト剥
離液またはアセトン等の有機溶剤を用いて超音波洗浄
し、不要となったT型ダミーゲート7を除去し、さらに
酸素プラズマ処理を行って、残存するレジスト層2aを
除去し、残存SiO2 層8aのみを基板1上に残す。
Next, as shown in FIG. 21, ultrasonic cleaning is performed using a resist stripping solution or an organic solvent such as acetone to remove the unnecessary T-type dummy gate 7, and oxygen plasma processing is further performed. The remaining resist layer 2a is removed, leaving only the remaining SiO 2 layer 8a on the substrate 1.

【0013】[0013]

【発明が解決しようとする課題】しかしながら、上記し
た従来の方法では、前記レジスト層2が高温で熱処理さ
れているために、残存レジスト層2aを確実に除去する
ことは困難であり、基板1上に残留物が残ってしまう。
However, in the conventional method described above, since the resist layer 2 is heat-treated at a high temperature, it is difficult to reliably remove the remaining resist layer 2a. Residues will remain.

【0014】これに対処するために、レジスト除去能力
の高いレジスト剥離液を使用したり、または、超音波洗
浄を長時間施すことが行われているが、これらの場合、
レジスト除去の際に発生する基板1の損傷が原因となっ
て、該基板1の機械的強度が低下する等の不都合が発生
する。
In order to cope with this, a resist stripping solution having a high resist removal ability is used or ultrasonic cleaning is performed for a long time.
Due to the damage of the substrate 1 generated at the time of removing the resist, inconveniences such as a decrease in mechanical strength of the substrate 1 occur.

【0015】一方、前記レジスト層2の熱処理温度を低
下させることによって対処しようとすると、前記したよ
うに、レジストと塗布酸化膜との反応性が高いために均
一な厚みの塗布酸化膜層3を形成することが困難とな
る。
On the other hand, if an attempt is made to reduce the heat treatment temperature of the resist layer 2, as described above, since the reactivity between the resist and the coating oxide film is high, the coating oxide film layer 3 having a uniform thickness is formed. It is difficult to form.

【0016】本発明はこのような課題を考慮してなされ
たものであり、塗布酸化膜層の厚みが均一で、かつ、レ
ジスト層の除去が容易であり、さらに、基板の機械的強
度の低下を生じることのない多層レジスト構造基板の製
造方法およびその多層レジスト構造基板を用いたT型ダ
ミーゲート構造基板の製造方法を提供することを目的と
する。
The present invention has been made in view of such problems, and has a uniform thickness of a coating oxide film layer, easy removal of a resist layer, and a reduction in mechanical strength of a substrate. It is an object of the present invention to provide a method of manufacturing a multilayer resist structure substrate which does not cause the problem and a method of manufacturing a T-type dummy gate structure substrate using the multilayer resist structure substrate.

【0017】[0017]

【課題を解決するための手段】本発明は、基板上に多層
レジスト構造を設ける多層レジスト構造基板の製造方法
であって、前記基板上に第1のレジスト層を形成する工
程と、前記第1のレジスト層にイオンを打ち込む工程
と、イオンの打ち込まれた前記第1のレジスト層上に塗
布酸化膜層を形成する工程と、前記塗布酸化膜層上に第
2のレジスト層を形成する工程と、を有することを特徴
とする。
SUMMARY OF THE INVENTION The present invention is a method of manufacturing a multi-layer resist structure substrate having a multi-layer resist structure provided on a substrate, comprising the steps of: forming a first resist layer on the substrate; Implanting ions into the resist layer, forming a coating oxide film layer on the ion-implanted first resist layer, and forming a second resist layer on the coating oxide film layer. , Is characterized by having.

【0018】この場合、イオン注入により第1のレジス
ト層が改質され、これにより、第1のレジスト層を高温
で熱処理することなくレジストと塗布酸化膜との反応性
を低下させることができるために、第1のレジスト層上
への塗布酸化膜の塗布を均一に行うことができる。ま
た、第1レジスト層の除去が容易であるために、基板上
の残存物の量を低減することができる。さらに、レジス
ト能力の高い剥離液を使用したり、超音波洗浄を長時間
施すことがないために、基板の機械的強度の低下を生じ
ることがない。ここで、第1のレジスト層に打ち込むイ
オンは、燐、珪素、砒素、硼素等の原子イオン、および
それらの分子イオンを用いることができる。
In this case, since the first resist layer is modified by ion implantation, the reactivity between the resist and the coated oxide film can be reduced without heat-treating the first resist layer at a high temperature. In addition, it is possible to uniformly apply the coating oxide film on the first resist layer. Further, since the first resist layer is easily removed, the amount of the residue on the substrate can be reduced. Further, since a stripper having a high resist ability is not used or ultrasonic cleaning is not performed for a long time, the mechanical strength of the substrate does not decrease. Here, as ions to be implanted into the first resist layer, atomic ions of phosphorus, silicon, arsenic, boron, and the like, and molecular ions thereof can be used.

【0019】また、本発明は、基板上にT型ダミーゲー
ト構造を設けるT型ダミーゲート構造基板の製造方法で
あって、前記基板上に第1のレジスト層を形成する工程
と、前記第1のレジスト層にイオンを打ち込む工程と、
イオンの打ち込まれた前記第1のレジスト層上に塗布酸
化膜層を形成する工程と、前記塗布酸化膜層上に第2の
レジスト層を形成する工程と、前記第2のレジスト層を
除去して第2の残存レジスト層を形成する工程と、前記
塗布酸化膜層を除去して前記第2の残存レジスト層と対
応する位置に残存塗布酸化膜層を形成する工程と、前記
第2の残存レジスト層および前記第1のレジスト層を除
去して前記残存塗布酸化膜層と対応する位置に該残存塗
布酸化膜層よりも幅の狭い第1の残存レジスト層を形成
する工程と、を有することを特徴とする。
The present invention also relates to a method for manufacturing a T-type dummy gate structure substrate having a T-type dummy gate structure provided on a substrate, the method comprising: forming a first resist layer on the substrate; Implanting ions into the resist layer of
Forming a coating oxide film layer on the ion-implanted first resist layer, forming a second resist layer on the coating oxide film layer, and removing the second resist layer Forming a second remaining resist layer by removing the coating oxide film layer to form a remaining coating oxide film layer at a position corresponding to the second remaining resist layer; Removing the resist layer and the first resist layer to form a first remaining resist layer narrower than the remaining coated oxide film layer at a position corresponding to the remaining coated oxide film layer. It is characterized by.

【0020】これにより、基板の機械的強度の低下等の
問題のないT型ダミーゲート構造基板を得ることがで
き、例えば、セルフアラインFETの製造等に好適に用
いることができる。
Thus, it is possible to obtain a T-type dummy gate structure substrate having no problem such as a decrease in mechanical strength of the substrate, and it can be suitably used, for example, for manufacturing a self-aligned FET.

【0021】[0021]

【発明の実施の形態】以下、本発明に係る多層レジスト
構造基板の製造方法およびその多層レジスト構造基板を
用いたT型ダミーゲート構造基板の製造方法の好適な実
施の形態を図1〜図11を参照しながら説明する。
DETAILED DESCRIPTION OF THE PREFERRED EMBODIMENTS Preferred embodiments of a method of manufacturing a multilayer resist structure substrate according to the present invention and a method of manufacturing a T-type dummy gate structure substrate using the multilayer resist structure substrate will be described below with reference to FIGS. This will be described with reference to FIG.

【0022】本実施の形態の第1の例に係る多層レジス
ト構造基板の製造方法では、まず、図1に示すように、
例えば、Si等の材料からなる基板10にレジストを塗
布して、第1のレジスト層12が形成される。ここで、
約100℃の温度で約1分間プリベーク処理を施し、さ
らに、約180℃の温度で約1分間ポストベーク処理を
施す。
In the method for manufacturing a multilayer resist structure substrate according to the first example of the present embodiment, first, as shown in FIG.
For example, a first resist layer 12 is formed by applying a resist to a substrate 10 made of a material such as Si. here,
Pre-baking is performed at a temperature of about 100 ° C. for about 1 minute, and post-baking is performed at a temperature of about 180 ° C. for about 1 minute.

【0023】次いで、図2に示すように、イオン打ち込
み法により、前記第1のレジスト層12の表層に、イオ
ン、例えば、燐イオンP+ を加速電圧10kVで面密度
2.5×1013ion/cm2 で均一に打ち込む。
Then, as shown in FIG. 2, ions, for example, phosphorus ions P + are applied to the surface of the first resist layer 12 at an acceleration voltage of 10 kV and an area density of 2.5 × 10 13 ions by an ion implantation method. / Cm 2 uniformly.

【0024】次いで、図3に示すように、例えば、塗布
酸化膜材料を塗布して塗布酸化膜層14が形成される。
このとき、前記第1のレジスト層12の表層は燐イオン
+により改質されているので、均一な厚みの塗布酸化
膜層14が形成される。ここで、例えば、80℃、15
0℃、200℃の各温度で順次それぞれ約1分間のポス
トベーク処理を施す。
Next, as shown in FIG. 3, for example, a coating oxide film material is applied to form a coating oxide film layer 14.
At this time, since the surface layer of the first resist layer 12 has been modified by the phosphorus ions P + , the coating oxide film layer 14 having a uniform thickness is formed. Here, for example, 80 ° C., 15
A post-bake treatment is sequentially performed for about 1 minute at each of 0 ° C. and 200 ° C.

【0025】次いで、図4に示すように、前記塗布酸化
膜層14にレジストを塗布し、第2のレジスト層16が
形成される。ここで、約100℃の温度で約1分間プリ
ベーク処理を施す。これにより、本実施の形態の第1の
例に係る多層レジスト構造基板が完成する。
Next, as shown in FIG. 4, a resist is applied to the coating oxide film layer 14 to form a second resist layer 16. Here, a pre-bake treatment is performed at a temperature of about 100 ° C. for about 1 minute. Thus, the multilayer resist structure substrate according to the first example of the present embodiment is completed.

【0026】次に、本実施の形態の第2の例に係るT型
ダミーゲート構造基板の製造方法を以下に説明する。
Next, a method of manufacturing a T-type dummy gate structure substrate according to a second example of the present embodiment will be described below.

【0027】前記した多層レジスト構造基板を用い、さ
らに、図5に示すように、マスク18を重ねて露光し現
像して、第2の残存レジスト層16aが形成される。
Using the above-described multilayer resist structure substrate, as shown in FIG. 5, a mask 18 is overlaid and exposed and developed to form a second residual resist layer 16a.

【0028】次いで、図6に示すように、第2の残存レ
ジスト層16aをマスクとしてドライエッチング処理を
行うことにより残存塗布酸化膜層14aが形成される。
Next, as shown in FIG. 6, a dry etching process is performed using the second residual resist layer 16a as a mask to form a residual applied oxide film layer 14a.

【0029】次いで、図6の状態において、第2の残存
レジスト層16aをマスクとして、さらにドライエッチ
ング処理を行うことで、図7に示すように、第2の残存
レジスト層16aが除去されるとともに、レジスト層1
2の中、残存塗布酸化膜層14aの下に存在する残存レ
ジスト層12a以外の部分が除去される。
Next, in the state of FIG. 6, the second remaining resist layer 16a is used as a mask to perform a dry etching process, thereby removing the second remaining resist layer 16a as shown in FIG. , Resist layer 1
In 2, portions other than the remaining resist layer 12 a existing under the remaining coating oxide film layer 14 a are removed.

【0030】次いで、残存塗布酸化膜層14aをマスク
として残存レジスト層12aをドライサイドエッチング
処理することで、より細い残存レジスト層12aが形成
され、これにより、図8に示すように、多層レジスト構
造であるT型ダミーゲート22が設けられた基板10が
完成する。
Next, the remaining resist layer 12a is dry-side etched using the remaining coating oxide film layer 14a as a mask, thereby forming a thinner remaining resist layer 12a. As a result, as shown in FIG. The substrate 10 provided with the T-type dummy gate 22 is completed.

【0031】このようにして製造された前記基板10を
用いてイオン注入法によるセルフアラインでn+ 層を基
板10に注入する製造工程では、まず、図8のT型ダミ
ーゲート22が設けられた基板10に対して図9に示す
ようにイオンを注入して基板10中にn+ 領域を形成
し、次いで、図10に示すように、例えば、スパッタ法
により、基板10およびT型ダミーゲート22の表面に
SiO2 層24を形成する。
In the manufacturing process of implanting the n + layer into the substrate 10 by self-alignment by ion implantation using the substrate 10 manufactured as described above, first, the T-type dummy gate 22 shown in FIG. 8 was provided. As shown in FIG. 9, ions are implanted into the substrate 10 to form an n + region in the substrate 10, and then, as shown in FIG. 10, the substrate 10 and the T-type dummy gate 22 are formed by, for example, sputtering. A SiO 2 layer 24 is formed on the surface of the substrate.

【0032】次いで、図11に示すように、レジスト剥
離液を用い、またはアセトン等の有機溶剤を用いて超音
波洗浄して不要となったT型ダミーゲート22を除去
し、さらに酸素プラズマ処理を行って、残存するレジス
ト層12aを除去して残存SiO2 層24aのみを基板
10上に残す。
Then, as shown in FIG. 11, the unnecessary T-type dummy gate 22 is removed by ultrasonic cleaning using a resist stripper or an organic solvent such as acetone, and oxygen plasma processing is further performed. Then, the remaining resist layer 12a is removed to leave only the remaining SiO 2 layer 24a on the substrate 10.

【0033】[0033]

【発明の効果】以上説明したように、本発明によれば、
基板上に多層レジスト構造を設ける多層レジスト構造基
板の製造方法であって、前記基板上に第1のレジスト層
を形成する工程と、前記第1のレジスト層にイオンを打
ち込む工程と、イオンの打ち込まれた前記第1のレジス
ト層上に塗布酸化膜層を形成する工程と、前記塗布酸化
膜層上に第2のレジスト層を形成する工程とを有する。
As described above, according to the present invention,
A method of manufacturing a multilayer resist structure substrate having a multilayer resist structure provided on a substrate, comprising: forming a first resist layer on the substrate; implanting ions into the first resist layer; Forming a coating oxide film layer on the obtained first resist layer; and forming a second resist layer on the coating oxide film layer.

【0034】このため、塗布酸化膜層の膜の厚さが均一
で、かつ、第1のレジスト層の除去が容易であり、さら
に、基板の機械的強度の低下を生じることのない多層レ
ジスト構造基板を得ることができるという効果が達成さ
れる。
For this reason, the thickness of the coating oxide film layer is uniform, the first resist layer is easily removed, and furthermore, the multilayer resist structure does not cause a decrease in the mechanical strength of the substrate. The effect that a substrate can be obtained is achieved.

【0035】また、本発明によれば、基板上にT型ダミ
ーゲート構造を設けるT型ダミーゲート構造基板の製造
方法であって、多層レジスト構造基板を用い、さらに、
第2のレジスト層を除去して第2の残存レジスト層を形
成する工程と、塗布酸化膜層を除去して前記第2の残存
レジスト層と対応する位置に残存塗布酸化膜層を形成す
る工程と、第2の残存レジスト層および前記第1のレジ
スト層を除去して前記残存塗布酸化膜層と対応する位置
に該残存塗布酸化膜層よりも幅の狭い第1の残存レジス
ト層を形成する工程とを有する。
Further, according to the present invention, there is provided a method of manufacturing a T-type dummy gate structure substrate in which a T-type dummy gate structure is provided on a substrate, wherein a multi-layer resist structure substrate is used.
Removing the second resist layer to form a second residual resist layer, and removing the coating oxide film layer to form a residual coating oxide film layer at a position corresponding to the second residual resist layer Removing the second remaining resist layer and the first resist layer to form a first remaining resist layer narrower than the remaining coated oxide film layer at a position corresponding to the remaining coated oxide film layer. And a process.

【0036】このため、基板の機械的強度の低下等の問
題のないT型ダミーゲート構造基板を得ることができ
る。
Therefore, it is possible to obtain a T-type dummy gate structure substrate having no problem such as a decrease in mechanical strength of the substrate.

【図面の簡単な説明】[Brief description of the drawings]

【図1】本実施の形態の第1の例に係る多層レジスト構
造基板の製造方法において、基板に第1のレジスト層を
形成する工程を示す図である。
FIG. 1 is a view showing a step of forming a first resist layer on a substrate in a method for manufacturing a multilayer resist structure substrate according to a first example of the present embodiment.

【図2】図1の工程に続き、第1のレジスト層に燐イオ
ンを注入する工程を示す図である。
FIG. 2 is a view showing a step of implanting phosphorus ions into a first resist layer, following the step of FIG. 1;

【図3】図2の工程に続き、塗布酸化膜層を形成する工
程を示す図である。
FIG. 3 is a view showing a step of forming a coating oxide film layer following the step of FIG. 2;

【図4】図3の工程に続き、第2のレジスト層を形成し
て多層レジスト構造基板を完成する工程を示す図であ
る。
FIG. 4 is a view showing a step of forming a second resist layer and completing a multilayer resist structure substrate, following the step of FIG. 3;

【図5】本実施の形態の第2の例に係るT型ダミーゲー
ト構造基板の製造方法において、図4の工程に続き、第
2の残存レジスト層を形成する工程を示す図である。
FIG. 5 is a view showing a step of forming a second residual resist layer following the step of FIG. 4 in the method of manufacturing the T-type dummy gate structure substrate according to the second example of the present embodiment.

【図6】図5の工程に続き、残存塗布酸化膜層を形成す
る工程を示す図である。
FIG. 6 is a view showing a step of forming a residual coating oxide film layer following the step of FIG. 5;

【図7】図6の工程に続き、残存レジスト層を形成する
工程を示す図である。
FIG. 7 is a view showing a step of forming a remaining resist layer following the step of FIG. 6;

【図8】図7の工程に続き、第1の残存レジスト層を形
成してT型ダミーゲート構造基板を完成する工程を示す
図である。
FIG. 8 is a view showing a step of forming a first residual resist layer and completing a T-type dummy gate structure substrate, following the step of FIG. 7;

【図9】図8の工程に続き、n+ 層を形成するためのイ
オン注入工程を示す図である。
FIG. 9 is a view showing an ion implantation step for forming an n + layer following the step of FIG. 8;

【図10】図9の工程に続き、SiO2 層を形成する工
程を示す図である。
FIG. 10 is a view showing a step of forming an SiO 2 layer following the step of FIG. 9;

【図11】図10の工程に続き、残存SiO2 層をマス
クとして残す工程を示す図である。
FIG. 11 is a view showing a step following the step of FIG. 10 in which a residual SiO 2 layer is left as a mask.

【図12】従来の多層レジスト構造基板の製造方法にお
いて、基板にレジスト層を形成する工程を示す図であ
る。
FIG. 12 is a view showing a step of forming a resist layer on a substrate in a conventional method of manufacturing a substrate having a multilayer resist structure.

【図13】図12の工程に続き、塗布酸化膜層を形成す
る工程を示す図である。
FIG. 13 is a view showing a step of forming a coating oxide film layer, following the step of FIG. 12;

【図14】図13の工程に続き、レジスト層を形成して
多層レジスト構造基板を完成する工程を示す図である。
FIG. 14 is a view illustrating a step of forming a resist layer and completing a multilayer resist structure substrate, following the step of FIG. 13;

【図15】従来のT型ダミーゲート構造基板の製造方法
において、図14の工程に続き、残存レジスト層を形成
する工程を示す図である。
FIG. 15 is a view showing a step of forming a residual resist layer following the step of FIG. 14 in the conventional method of manufacturing a T-type dummy gate structure substrate.

【図16】図15の工程に続き、残存塗布酸化膜層を形
成する工程を示す図である。
FIG. 16 is a view showing a step of forming a residual coating oxide film layer following the step of FIG. 15;

【図17】図16の工程に続き、残存レジスト層を形成
する工程を示す図である。
FIG. 17 is a view showing a step of forming a remaining resist layer following the step of FIG. 16;

【図18】図17の工程に続き、第1の残存レジスト層
を形成してT型ダミーゲート構造基板を完成する工程を
示す図である。
FIG. 18 is a view showing a step of forming a first residual resist layer and completing a T-type dummy gate structure substrate, following the step of FIG. 17;

【図19】図18の工程に続き、n+ 層を形成するため
のイオン注入工程を示す図である。
FIG. 19 is a view showing an ion implantation step for forming an n + layer following the step of FIG. 18;

【図20】図19の工程に続き、SiO2 層を形成する
工程を示す図である。
FIG. 20 is a view showing a step of forming an SiO 2 layer subsequent to the step of FIG. 19;

【図21】図20の工程に続き、残存SiO2 層をマス
クとして残す工程を示す図である。
FIG. 21 is a view showing a step of leaving the remaining SiO 2 layer as a mask, following the step of FIG. 20;

【符号の説明】[Explanation of symbols]

10…基板 12…第1の
レジスト層 12a…第1の残存レジスト層 14…塗布酸
化膜層 14a…残存塗布酸化膜層 16…第2の
レジスト層 16a…第2の残存レジスト層 18…マスク 24…SiO2 層 22…T型ダ
ミーゲート 24a…残存SiO2
DESCRIPTION OF SYMBOLS 10 ... Substrate 12 ... 1st resist layer 12a ... 1st residual resist layer 14 ... Coating oxide film layer 14a ... Residual coating oxide film layer 16 ... 2nd resist layer 16a ... 2nd residual resist layer 18 ... Mask 24 ... SiO 2 layer 22 ... T-type dummy gate 24a ... Remaining SiO 2 layer

───────────────────────────────────────────────────── フロントページの続き (72)発明者 浦山 健一朗 東京都三鷹市下連雀5丁目1番1号 日本 無線株式会社内 (72)発明者 上村 友和 東京都三鷹市下連雀5丁目1番1号 日本 無線株式会社内 Fターム(参考) 5F040 DC01 FA01 FB05 FC11 FC23 5F102 FA00 GB01 GC01 GJ03 GV07 HA05 HC07 HC11 HC15 HC17 HC21  ──────────────────────────────────────────────────続 き Continuing on the front page (72) Inventor Kenichiro Urayama 5-1-1 Shimorenjaku, Mitaka City, Tokyo Japan Radio Co., Ltd. (72) Inventor Tomokazu Uemura 5-1-1 Shimorenjaku, Mitaka City, Tokyo Japan Radio F term (reference) in the company 5F040 DC01 FA01 FB05 FC11 FC23 5F102 FA00 GB01 GC01 GJ03 GV07 HA05 HC07 HC11 HC15 HC17 HC21

Claims (2)

【特許請求の範囲】[Claims] 【請求項1】基板上に多層レジスト構造を設ける多層レ
ジスト構造基板の製造方法であって、 前記基板上に第1のレジスト層を形成する工程と、 前記第1のレジスト層にイオンを打ち込む工程と、 イオンの打ち込まれた前記第1のレジスト層上に塗布酸
化膜層を形成する工程と、 前記塗布酸化膜層上に第2のレジスト層を形成する工程
と、 を有することを特徴とする多層レジスト構造基板の製造
方法。
1. A method for manufacturing a multi-layer resist structure substrate having a multi-layer resist structure provided on a substrate, comprising: forming a first resist layer on the substrate; and implanting ions into the first resist layer. And a step of forming a coating oxide film layer on the first resist layer into which ions are implanted; and a step of forming a second resist layer on the coating oxide film layer. A method for manufacturing a multilayer resist structure substrate.
【請求項2】基板上にT型ダミーゲート構造を設けるT
型ダミーゲート構造基板の製造方法であって、 前記基板上に第1のレジスト層を形成する工程と、 前記第1のレジスト層にイオンを打ち込む工程と、 イオンの打ち込まれた前記第1のレジスト層上に塗布酸
化膜層を形成する工程と、 前記塗布酸化膜層上に第2のレジスト層を形成する工程
と、 前記第2のレジスト層を除去して第2の残存レジスト層
を形成する工程と、 前記塗布酸化膜層を除去して前記第2の残存レジスト層
と対応する位置に残存塗布酸化膜層を形成する工程と、 前記第2の残存レジスト層および前記第1のレジスト層
を除去して前記残存塗布酸化膜層と対応する位置に該残
存塗布酸化膜層よりも幅の狭い第1の残存レジスト層を
形成する工程と、 を有することを特徴とするT型ダミーゲート構造基板の
製造方法。
2. The method according to claim 1, wherein a T-type dummy gate structure is provided on the substrate.
Forming a first resist layer on the substrate, implanting ions into the first resist layer, and implanting ions into the first resist. Forming a coating oxide film layer on the layer; forming a second resist layer on the coating oxide film layer; removing the second resist layer to form a second residual resist layer Removing the applied oxide film layer to form a residual applied oxide film layer at a position corresponding to the second residual resist layer; and removing the second residual resist layer and the first resist layer. Removing and forming a first remaining resist layer narrower in width than the remaining coated oxide film layer at a position corresponding to the remaining coated oxide film layer. Manufacturing method.
JP10244057A 1998-08-28 1998-08-28 Method of manufacturing multilayer resist structure substrate and T-type dummy gate structure substrate Pending JP2000077351A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP10244057A JP2000077351A (en) 1998-08-28 1998-08-28 Method of manufacturing multilayer resist structure substrate and T-type dummy gate structure substrate

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP10244057A JP2000077351A (en) 1998-08-28 1998-08-28 Method of manufacturing multilayer resist structure substrate and T-type dummy gate structure substrate

Publications (1)

Publication Number Publication Date
JP2000077351A true JP2000077351A (en) 2000-03-14

Family

ID=17113095

Family Applications (1)

Application Number Title Priority Date Filing Date
JP10244057A Pending JP2000077351A (en) 1998-08-28 1998-08-28 Method of manufacturing multilayer resist structure substrate and T-type dummy gate structure substrate

Country Status (1)

Country Link
JP (1) JP2000077351A (en)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2014005359A1 (en) * 2012-07-03 2014-01-09 中国科学院微电子研究所 Semiconductor component and manufacturing method therefor
CN103531455A (en) * 2012-07-03 2014-01-22 中国科学院微电子研究所 Semiconductor device and manufacturing method thereof
US8987125B2 (en) 2012-07-05 2015-03-24 Mitsubishi Electric Corporation Method for manufacturing semiconductor device

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2014005359A1 (en) * 2012-07-03 2014-01-09 中国科学院微电子研究所 Semiconductor component and manufacturing method therefor
CN103531455A (en) * 2012-07-03 2014-01-22 中国科学院微电子研究所 Semiconductor device and manufacturing method thereof
CN103531475A (en) * 2012-07-03 2014-01-22 中国科学院微电子研究所 Semiconductor device and manufacturing method thereof
US8987125B2 (en) 2012-07-05 2015-03-24 Mitsubishi Electric Corporation Method for manufacturing semiconductor device

Similar Documents

Publication Publication Date Title
JP3390208B2 (en) Semiconductor device manufacturing method
JPS62271435A (en) Expoliating method for resist
JP2000077351A (en) Method of manufacturing multilayer resist structure substrate and T-type dummy gate structure substrate
JP3871923B2 (en) Pattern forming method and manufacturing method of active matrix substrate using the same
US6087271A (en) Methods for removal of an anti-reflective coating following a resist protect etching process
KR100244402B1 (en) Trench isolation manufacturing method of semiconductor device
JP3239911B2 (en) Method for manufacturing solid-state imaging device
JP2859332B2 (en) Method for manufacturing semiconductor device
JPS60224272A (en) Manufacturing method of insulating substrate MIS type field effect transistor
JP3883630B2 (en) Thin film transistor manufacturing method
KR960006434B1 (en) Trench isolation method
JPH01251668A (en) Manufacture of field effect transistor
JPH05259182A (en) Self-aligned contact window
KR100202657B1 (en) Manufacturing method of transistor
JPS6143484A (en) Formation of electrode in semiconductor device
JPH10116991A (en) Manufacture of thin film transistor
JP3048752B2 (en) Method for manufacturing semiconductor device
JP2797173B2 (en) Method for manufacturing thin film semiconductor device
KR100342394B1 (en) manufacturing method of semiconductor devices
JP2740292B2 (en) Method for manufacturing semiconductor device
JPH0653183A (en) Manufacture of thin-film element
KR100670391B1 (en) Triple gate formation method of semiconductor device
KR930008845B1 (en) Device isolation method of semiconductor device
KR0179155B1 (en) Method of manufacturing semiconductor device
JP2913987B2 (en) Method for manufacturing semiconductor device