JP2000077625A5

JP2000077625A5 -

Info

Publication number: JP2000077625A5
Application number: JP1998246147A
Authority: JP
Filing date: 1998-08-31
Publication date: 2005-04-07

Description

続いて、酸化シリコン膜１２ａ上に、例えば厚さ１００〜１５０ｎｍ程度の窒化シリコン膜１２ｂを被着する。窒化シリコン膜１２ｂの成膜方法としては、例えばプラズマＣＶＤ法、低圧ＣＶＤ法またはＰＥＣＶＤ法等がある。窒化シリコン膜１２ｂを低圧ＣＶＤ法で成膜した場合、膜質を向上させることができ、また、高融点金属膜８ｍの表面が酸化シリコン膜１２ａで既に覆われ保護されており、高融点金属膜８ｍの酸化をあまり気にせず成膜が行えるので、例えばロードロック室内の排気条件を緩和できる等、窒化シリコン膜１２ｂの成膜時の製造・環境条件等を緩和できる。

Claims

半導体集積回路装置の製造方法であって、
（ａ）半導体基板上に第１導体膜、第１絶縁膜および第２絶縁膜を下層から順に被着した後、これをパターニングすることにより複数の第１導体膜パターンを形成する工程と、（ｂ）前記（ａ）工程後の半導体基板上、第１導体膜パターンの側壁および第２絶縁膜上に第３絶縁膜を形成した後、その第３絶縁膜上に第４絶縁膜を形成する工程と、（ｃ）前記（ｂ）工程後、前記第４絶縁膜上に、前記複数の第１導体膜パターンのうちの互いに隣接する第１導体膜パターンの間に第１の開口を有するマスクを形成した後、前記マスクの第１の開口から露出した前記第４絶縁膜を、前記第４絶縁膜の方が第３および第２絶縁膜よりもエッチング除去され易い条件でエッチングし、前記第４絶縁膜に第２の開口を形成する工程と、（ｄ）前記（ｃ）工程後、前記第３絶縁膜の方が第１絶縁膜および第４絶縁膜よりもエッチング除去され易い条件で、前記第４絶縁膜の第２の開口から露出した前記第３絶縁膜に異方性エッチング処理を施し、前記互いに隣接する第１導体膜パターン間における第３絶縁膜に前記半導体基板の上面が露出するような第３の開口を形成する工程とを有することを特徴とする半導体集積回路装置の製造方法。
請求項１記載の半導体集積回路装置の製造方法において、
前記（ｃ）工程に際して、前記第１の開口から露出する第４絶縁膜は除去され、前記互いに隣接する第１導体膜パターン上の第１絶縁膜は露出されないようにエッチングを止め、前記（ｄ）工程に際して、前記第２の開口から露出する第３絶縁膜は半導体基板が露出されるように除去され、前記互いに隣接する第１導体膜パターン上の第１絶縁膜は残されるようにエッチングを止めることを特徴とする半導体集積回路装置の製造方法。
請求項１記載の半導体集積回路装置の製造方法において、前記第１絶縁膜および第４絶縁膜が酸化シリコン膜からなり、前記第２絶縁膜および第３絶縁膜が窒化シリコン膜からなることを特徴とする半導体集積回路装置の製造方法。
請求項１記載の半導体集積回路装置の製造方法において、前記第２絶縁膜の膜厚と第３絶縁膜の膜厚との和は、前記半導体基板上の第３絶縁膜の上面から前記第１導体膜パターン上の第３絶縁膜の上面までの間に存在する第４絶縁膜の膜厚を前記第２絶縁膜および第３絶縁膜に対する前記第４絶縁膜のエッチングレートの比で割った値よりも大きいことを特徴とする半導体集積回路装置の製造方法。
請求項１記載の半導体集積回路装置の製造方法において、前記第１絶縁膜の膜厚は、前記第３絶縁膜の膜厚を、前記第１絶縁膜に対する前記第３絶縁膜のエッチングレートの比で割った値よりも大きいことを特徴とする半導体集積回路装置の製造方法。
請求項１記載の半導体集積回路装置の製造方法において、前記第４絶縁膜の形成工程は、ＳＯＧ膜を被着する工程を有することを特徴とする半導体集積回路装置の製造方法。
請求項１記載の半導体集積回路装置の製造方法において、前記第４絶縁膜の形成工程は、ＳＯＧ膜を被着する工程と、その上に酸化シリコン膜を被着する工程と、その酸化シリコン膜に対して研磨処理を施す工程とを有することを特徴とする半導体集積回路装置の製造方法。
請求項１記載の半導体集積回路装置の製造方法において、前記第４絶縁膜の形成工程は、ホウ素・リン珪酸ガラス膜を被着する工程と、そのホウ素・リン珪酸ガラス膜に対してリフロ処理を施す工程と、リフロ処理後のホウ素・リン珪酸ガラス膜の上面に対して研磨処理を施す工程とを有することを特徴とする半導体集積回路装置の製造方法。
請求項１記載の半導体集積回路装置の製造方法において、前記第１導体膜の形成工程は、多結晶シリコン膜を被着する工程と、その上にシリサイド膜を形成する工程とを有することを特徴とする半導体集積回路装置の製造方法。
請求項１記載の半導体集積回路装置の製造方法において、前記第１導体膜の形成工程は、多結晶シリコン膜を被着する工程と、その上にバリア金属膜を形成する工程と、その上に高融点金属膜を形成する工程とを有することを特徴とする半導体集積回路装置の製造方法。
請求項１記載の半導体集積回路装置の製造方法において、
前記（ａ）工程に際して、前記第１絶縁膜および第２絶縁膜をフォトレジスト膜をエッチングマスクとしてパターニングした後、そのフォトレジスト膜を除去する工程と、そのパターニングされた前記第１絶縁膜および第２絶縁膜をエッチングマスクとして第１導体膜をパターニングして前記複数の第１導体膜パターンを形成する工程とを有することを特徴とする半導体集積回路装置の製造方法。
半導体集積回路装置の製造方法であって、（ａ）半導体基板上に多結晶シリコン膜を被着した後、その上にバリア金属膜を介して高融点金属膜を被着することにより第１導体膜を形成する工程と、（ｂ）前記第１導体膜上に第１導体膜保護用の第１絶縁膜を形成する工程と、（ｃ）前記（ｂ）工程後の半導体基板に対して熱処理を施す工程と、（ｄ）前記（ｂ）工程後、前記第１導体膜保護用の第１絶縁膜上に第２絶縁膜を形成する工程と、（ｅ）前記第２絶縁膜、第１絶縁膜および第１導体膜をパターニングして複数の第１導体膜パターンを形成する工程と、（ｆ）前記（ｅ）工程後、洗浄処理を施した後、半導体基板に対して酸化処理を施す工程とを有することを特徴とする半導体集積回路装置の製造方法。
請求項１２記載の半導体集積回路装置の製造方法において、（ｇ）前記（ｆ）工程後の半導体基板上、第１導体膜パターンの側壁および第２絶縁膜上に第３絶縁膜を形成した後、その第３絶縁膜上に第４絶縁膜を形成する工程と、（ｈ）前記（ｇ）工程後、前記第４絶縁膜上に、前記複数の第１導体膜パターンのうちの互いに隣接する第１導体膜パターンの間に第１の開口を有するマスクを形成した後、前記マスクの第１の開口から露出した前記第４絶縁膜を、前記第４絶縁膜の方が第３および第２絶縁膜よりもエッチング除去され易い条件でエッチングし、前記第４絶縁膜に第２の開口を形成する工程と、（ｉ）前記（ｈ）工程後、前記第３絶縁膜の方が第１絶縁膜および第４絶縁膜よりもエッチング除去され易い条件で、前記第４絶縁膜の第２の開口から露出した前記第３絶縁膜に異方性エッチング処理を施し、前記互いに隣接する第１導体膜パターン間における第３絶縁膜に前記半導体基板の上面が露出するような第３の開口を形成する工程とを有することを特徴とする半導体集積回路装置の製造方法。
請求項１２記載の半導体集積回路装置の製造方法において、前記第１導体膜保護用の第１絶縁膜をプラズマＣＶＤ法で形成することを特徴とする半導体集積回路装置の製造方法。
請求項１２記載の半導体集積回路装置の製造方法において、前記バリア金属膜が窒化タングステンからなり、前記洗浄処理に際しては過酸化水素を含む洗浄液を使用することを特徴とする半導体集積回路装置の製造方法。
請求項１２記載の半導体集積回路装置の製造方法において、前記第１導体膜保護用の第１絶縁膜が酸化シリコン膜からなり、前記第２絶縁膜が窒化シリコンからなることを特徴とする半導体集積回路装置の製造方法。
半導体集積回路装置の製造方法であって、（ａ）半導体基板上にゲート絶縁膜を形成した後、第１導体膜を形成する工程と、（ｂ）前記第１導体膜上に第１絶縁膜を形成する工程と、（ｃ）前記第１絶縁膜上に第２絶縁膜を形成する工程と、（ｄ）前記第２絶縁膜、第１絶縁膜および第１導体膜をパターニングすることにより、前記半導体基板上に、複数のワード線、複数のゲート電極およびそれらの上面に前記第１絶縁膜および第２絶縁膜で構成されるキャップ絶縁膜を形成する工程と、（ｅ）前記（ｄ）工程後の半導体基板上、ワード線の側壁、ゲート電極の側壁およびキャップ絶縁膜上に第３絶縁膜を形成した後、その第３絶縁膜上に第４絶縁膜を形成する工程と、（ｆ）前記（ｅ）工程後、前記第４絶縁膜上に、前記複数のワード線のうちの互いに隣接するワード線の間に第１の開口を有するマスクを形成した後、前記マスクの第１の開口から露出した前記第４絶縁膜を、前記第４絶縁膜の方が第３および第２絶縁膜よりもエッチング除去され易い条件でエッチングし、前記第４絶縁膜に第２の開口を形成する工程と、（ｇ）前記（ｆ）工程後、前記第３絶縁膜の方が第１絶縁膜および第４絶縁膜よりもエッチング除去され易い条件で、前記第４絶縁膜の第２の開口から露出した前記第３絶縁膜に異方性エッチング処理を施し、前記互いに隣接するワード線間における第３絶縁膜に前記半導体基板の上面が露出するような複数の第３の開口を形成する工程と、（ｈ）前記複数の第３の開口内に導体膜を埋め込む工程と、（ｉ）前記導体膜のうちのビット線接続用導体膜に電気的に接続されるようにビット線を形成する工程と、（ｊ）前記導体膜のうちの容量素子接続用導体膜に電気的に接続されるように情報蓄積用の容量素子を形成する工程とを有することを特徴とする半導体集積回路装置の製造方法。
請求項１７記載の半導体集積回路装置の製造方法において、前記（ａ）工程に先立って、半導体基板の分離領域に溝を形成した後、その溝を含む半導体基板上に絶縁膜を被着する工程と、その絶縁膜が前記溝内に残されるようにその絶縁膜を除去し、前記溝内に埋込絶縁膜を形成して溝型の分離領域を形成する工程とを有することを特徴とする半導体集積回路装置の製造方法。
請求項１７記載の半導体集積回路装置の製造方法において、前記第１導体膜の形成工程は、多結晶シリコン膜を被着する工程と、前記多結晶シリコン膜上にバリア金属膜を被着する工程と、前記バリア金属膜上に高融点金属膜を被着する工程とを有することを特徴とする半導体集積回路装置の製造方法。
請求項１９記載の半導体集積回路装置の製造方法において、前記第１絶縁膜の形成工程後に熱処理を施すことにより前記バリア金属膜を構成する窒化タングステンを緻密化する工程と、前記（ｄ）工程後に過酸化水素水を含む洗浄液を用いて洗浄処理を施した後、酸化処理を施す工程とを有することを特徴とする半導体集積回路装置の製造方法。
請求項１７記載の半導体集積回路装置の製造方法において、前記第１絶縁膜をプラズマＣＶＤ法で形成し、前記第２絶縁膜を低圧ＣＶＤ法で形成することを特徴とする半導体集積回路装置の製造方法。
請求項１７記載の半導体集積回路装置の製造方法において、前記第１絶縁膜が酸化シリコン膜からなり、前記第２絶縁膜が窒化シリコンからなることを特徴とする半導体集積回路装置の製造方法。
請求項１７記載の半導体集積回路装置の製造方法において、前記ビット線接続用導体膜の平面寸法において、前記ワード線の延在方向の寸法が、前記ワード線に交差する方向の寸法よりも長く、前記ビット線接続用導体膜が分離領域に平面的に重なることを特徴とする半導体集積回路装置の製造方法。