JP2000077644A - 光センサと固体撮像装置 - Google Patents
光センサと固体撮像装置Info
- Publication number
- JP2000077644A JP2000077644A JP10246212A JP24621298A JP2000077644A JP 2000077644 A JP2000077644 A JP 2000077644A JP 10246212 A JP10246212 A JP 10246212A JP 24621298 A JP24621298 A JP 24621298A JP 2000077644 A JP2000077644 A JP 2000077644A
- Authority
- JP
- Japan
- Prior art keywords
- phototransistor
- drain
- mosfet
- base
- source
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Transforming Light Signals Into Electric Signals (AREA)
- Facsimile Heads (AREA)
- Light Receiving Elements (AREA)
- Solid State Image Pick-Up Elements (AREA)
Abstract
(57)【要約】
【課題】 大面積のホトトランジスタにおいても、上記
ベース＝コレクタ間容量の充電による光応答特性の向上
を課題とする。 【解決手段】 ホトトランジスタを用いた光センサにお
いて、ベース部にて受光し、エミッタにより光電流を増
幅した電流を出力するホトトランジスタと、ゲートが前
記ホトトランジスタのベースに、ソースが前記ホトトラ
ンジスタのコレクタに各々接続する第一のＭＯＳＦＥＴ
と、前記第一のＭＯＳＦＥＴと同一の極性であり、ソー
スが前記ホトトランジスタのエミッタに、ゲートが前記
第一のＭＯＳＦＥＴのドレインに接続され、ドレインか
ら前記ホトトランジスタよりの増幅された光電流を出力
する第二のＭＯＳＦＥＴと、前記第一のＭＯＳＦＥＴを
駆動する定電流源と、からなることを特徴とする。
ベース＝コレクタ間容量の充電による光応答特性の向上
を課題とする。 【解決手段】 ホトトランジスタを用いた光センサにお
いて、ベース部にて受光し、エミッタにより光電流を増
幅した電流を出力するホトトランジスタと、ゲートが前
記ホトトランジスタのベースに、ソースが前記ホトトラ
ンジスタのコレクタに各々接続する第一のＭＯＳＦＥＴ
と、前記第一のＭＯＳＦＥＴと同一の極性であり、ソー
スが前記ホトトランジスタのエミッタに、ゲートが前記
第一のＭＯＳＦＥＴのドレインに接続され、ドレインか
ら前記ホトトランジスタよりの増幅された光電流を出力
する第二のＭＯＳＦＥＴと、前記第一のＭＯＳＦＥＴを
駆動する定電流源と、からなることを特徴とする。
Description
【０００１】
【発明の属する技術分野】本発明は、ホトトランジスタ
を用いた光センサ及び該光センサを用いた固体撮像装置
に関するものである。
を用いた光センサ及び該光センサを用いた固体撮像装置
に関するものである。
【０００２】
【従来の技術】従来、光センサには、ＣＣＤ，ＢＡＳＩ
Ｓ，ＭＯＳ，ＭＩＭ等の多形態が提供されており、いず
れもｐｎ接合部に光を照射され、光子のエネルギーを吸
収してｐｎ接合部に電子と正孔の対のキャリアが発生
し、光子のエネルギーがｐｎ接合のエネルギ・バンド・
ギャップより大きければ電子は荷電子帯から伝導帯に励
起され、荷電子帯に正孔が残り、電子はｐ層からｎ層
へ、正孔はｎ層からｐ層に移動して光起電力を発生す
る。光センサの構造としては、上記ｐｎ接合以外にも、
ｐｉｎ，ショットキ、アバランシェ等があり、受光波長
や受光感度等のそれぞれの仕様に従って用いられてい
る。
Ｓ，ＭＯＳ，ＭＩＭ等の多形態が提供されており、いず
れもｐｎ接合部に光を照射され、光子のエネルギーを吸
収してｐｎ接合部に電子と正孔の対のキャリアが発生
し、光子のエネルギーがｐｎ接合のエネルギ・バンド・
ギャップより大きければ電子は荷電子帯から伝導帯に励
起され、荷電子帯に正孔が残り、電子はｐ層からｎ層
へ、正孔はｎ層からｐ層に移動して光起電力を発生す
る。光センサの構造としては、上記ｐｎ接合以外にも、
ｐｉｎ，ショットキ、アバランシェ等があり、受光波長
や受光感度等のそれぞれの仕様に従って用いられてい
る。
【０００３】ここで、図８に従来例１の光センサの回路
例を示している。図中、Ｑ９９９はＮＰＮトランジスタ
を用いたホトトランジスタであり、ベース領域に光を受
け、その電流増幅率（β）倍の電流（ＩP ×β）を出力
する。出力された電流は、電流−電圧変換手段である負
荷Ｒ９９９により電圧に変換され、光信号出力Ｖoutを
得る。
例を示している。図中、Ｑ９９９はＮＰＮトランジスタ
を用いたホトトランジスタであり、ベース領域に光を受
け、その電流増幅率（β）倍の電流（ＩP ×β）を出力
する。出力された電流は、電流−電圧変換手段である負
荷Ｒ９９９により電圧に変換され、光信号出力Ｖoutを
得る。
【０００４】また、従来例２の光センサの駆動回路とし
て、図９の如く、バイポーラトランジスタＱ９９８とＱ
９９７より成るカレントミラー回路を用いて、ホトトラ
ンジスタＱ９９９の電流増幅率（β）倍の電流（ＩP ×
β）を写した同一ミラー電流出力を得る。
て、図９の如く、バイポーラトランジスタＱ９９８とＱ
９９７より成るカレントミラー回路を用いて、ホトトラ
ンジスタＱ９９９の電流増幅率（β）倍の電流（ＩP ×
β）を写した同一ミラー電流出力を得る。
【０００５】
【発明が解決しようとする課題】しかしながら、前記従
来例では、光に対する応答性が悪い、という欠点があ
る。以下にその理由を説明する。
来例では、光に対する応答性が悪い、という欠点があ
る。以下にその理由を説明する。
【０００６】一般的にバイポーラトランジスタにおい
て、そのコレクタ（エミッタ）電流Ｉ C （ＩE ）は、以
下の式で表わされている。
て、そのコレクタ（エミッタ）電流Ｉ C （ＩE ）は、以
下の式で表わされている。
【０００７】 ＩC （ＩE ）＝Ｉs×ｅｘｐ（ｑＶbe／ｋＴ） ……（１） ここでＩS ：逆方向飽和電流、Ｖbe：ベース＝エミッタ
間電圧、ｑ：電子電荷量、ｋ：ボルツマン定数、Ｔ：絶
対温度である。すなわち、Ｖbeが変化することでＩ
C （ＩE ）が変化する。
間電圧、ｑ：電子電荷量、ｋ：ボルツマン定数、Ｔ：絶
対温度である。すなわち、Ｖbeが変化することでＩ
C （ＩE ）が変化する。
【０００８】この際、従来例１では、ベース電位、エミ
ッタ電位が光量により大きく変動し、従来例２では、エ
ミッタ電位はカレントミラー回路により半固定である
為、ベース電位が光量により変動する。いずれの場合で
も、ベース電位が変動することとなる。その為、ベース
＝コレクタ間容量（Ｃbc）を光電流（ＩP ）を用いて充
電する必要がある。
ッタ電位が光量により大きく変動し、従来例２では、エ
ミッタ電位はカレントミラー回路により半固定である
為、ベース電位が光量により変動する。いずれの場合で
も、ベース電位が変動することとなる。その為、ベース
＝コレクタ間容量（Ｃbc）を光電流（ＩP ）を用いて充
電する必要がある。
【０００９】しかしながら、ベース＝コレクタ間容量
（Ｃbc）を充電したとしても、ベースは受光領域である
ため、大面積のホトトランジスタにおいては、ベース＝
コレクタ容量の増加により光応答がきわめて悪かった。
（Ｃbc）を充電したとしても、ベースは受光領域である
ため、大面積のホトトランジスタにおいては、ベース＝
コレクタ容量の増加により光応答がきわめて悪かった。
【００１０】本発明は、大面積のホトトランジスタにお
いても、上記ベース＝コレクタ間容量の充電による光応
答特性の向上を課題とするものである。
いても、上記ベース＝コレクタ間容量の充電による光応
答特性の向上を課題とするものである。
【００１１】
【課題を解決するための手段】本発明においては、ホト
トランジスタのベース電位を変動させずエミッタ電位の
みを変動させる構成を特徴としている。
トランジスタのベース電位を変動させずエミッタ電位の
みを変動させる構成を特徴としている。
【００１２】その構成は、ホトトランジスタのベースに
定電流により駆動されるＭＯＳＦＥＴのゲートを、コレ
クタにＭＯＳＦＥＴのソースを各々接続する。これによ
り、ベース＝コレクタ間電圧は、ＭＯＳＦＥＴのソース
＝ゲート電圧により確保される。又、エミッタ電位をＭ
ＯＳＦＥＴのドレインにフィードバックする構成とする
ことにより、ホトトランジスタ、定電流で駆動される前
記ＭＯＳＦＥＴ双方を安定動作させている。
定電流により駆動されるＭＯＳＦＥＴのゲートを、コレ
クタにＭＯＳＦＥＴのソースを各々接続する。これによ
り、ベース＝コレクタ間電圧は、ＭＯＳＦＥＴのソース
＝ゲート電圧により確保される。又、エミッタ電位をＭ
ＯＳＦＥＴのドレインにフィードバックする構成とする
ことにより、ホトトランジスタ、定電流で駆動される前
記ＭＯＳＦＥＴ双方を安定動作させている。
【００１３】また、本発明は、ホトトランジスタを用い
た光センサにおいて、ベース部にて受光し、エミッタに
より光電流を増幅した電流を出力するホトトランジスタ
と、ゲートが前記ホトトランジスタのベースに、ソース
が前記ホトトランジスタのコレクタに各々接続する第一
のＭＯＳＦＥＴと、前記第一のＭＯＳＦＥＴと同一の極
性であり、ソースが前記ホトトランジスタのエミッタ
に、ゲートが前記第一のＭＯＳＦＥＴのドレインに接続
され、ドレインから前記ホトトランジスタよりの増幅さ
れた光電流を出力する第二のＭＯＳＦＥＴと、前記第一
のＭＯＳＦＥＴを駆動する定電流源と、からなることを
特徴とする。
た光センサにおいて、ベース部にて受光し、エミッタに
より光電流を増幅した電流を出力するホトトランジスタ
と、ゲートが前記ホトトランジスタのベースに、ソース
が前記ホトトランジスタのコレクタに各々接続する第一
のＭＯＳＦＥＴと、前記第一のＭＯＳＦＥＴと同一の極
性であり、ソースが前記ホトトランジスタのエミッタ
に、ゲートが前記第一のＭＯＳＦＥＴのドレインに接続
され、ドレインから前記ホトトランジスタよりの増幅さ
れた光電流を出力する第二のＭＯＳＦＥＴと、前記第一
のＭＯＳＦＥＴを駆動する定電流源と、からなることを
特徴とする。
【００１４】また、本発明は、ホトトランジスタを用い
た光センサにおいて、ベース部にて受光し、エミッタよ
り光電流を増幅した電流を出力するホトトランジスタ
と、ゲートが前記ホトトランジスタのベースに、ソース
が前記ホトトランジスタのコレクタに各々接続する第一
のＭＯＳＦＥＴと、前記ホトトランジスタと逆の極性で
あり、エミッタが前記ホトトランジスタのエミッタに、
ベースが前記第一のＭＯＳＦＥＴのドレインに接続さ
れ、コレクタから前記ホトトランジスタよりの増幅され
た光電流を出力するバイポーラトランジスタと、前記第
一のＭＯＳＦＥＴを駆動する定電流源と、からなること
を特徴とする。
た光センサにおいて、ベース部にて受光し、エミッタよ
り光電流を増幅した電流を出力するホトトランジスタ
と、ゲートが前記ホトトランジスタのベースに、ソース
が前記ホトトランジスタのコレクタに各々接続する第一
のＭＯＳＦＥＴと、前記ホトトランジスタと逆の極性で
あり、エミッタが前記ホトトランジスタのエミッタに、
ベースが前記第一のＭＯＳＦＥＴのドレインに接続さ
れ、コレクタから前記ホトトランジスタよりの増幅され
た光電流を出力するバイポーラトランジスタと、前記第
一のＭＯＳＦＥＴを駆動する定電流源と、からなること
を特徴とする。
【００１５】また、本発明は、ホトトランジスタを用い
た光センサにおいて、ベース部にて受光し、エミッタよ
り光電流を増幅した電流を出力するホトトランジスタ
と、ベースが前記ホトトランジスタのベースに、エミッ
タが前記ホトトランジスタのコレクタに各々接続する第
一のバイポーラトランジスタと、前記第一のバイポーラ
トランジスタと同一の極性であり、ソースが前記ホトト
ランジスタのエミッタに、ベースが前記第一のバイポー
ラトランジスタのコレクタに接続され、コレクタから前
記ホトトランジスタよりの増幅された光電流を出力する
第二のバイポーラトランジスタと、前記第一のバイポー
ラトランジスタを駆動する定電流源と、からなることを
特徴とする。
た光センサにおいて、ベース部にて受光し、エミッタよ
り光電流を増幅した電流を出力するホトトランジスタ
と、ベースが前記ホトトランジスタのベースに、エミッ
タが前記ホトトランジスタのコレクタに各々接続する第
一のバイポーラトランジスタと、前記第一のバイポーラ
トランジスタと同一の極性であり、ソースが前記ホトト
ランジスタのエミッタに、ベースが前記第一のバイポー
ラトランジスタのコレクタに接続され、コレクタから前
記ホトトランジスタよりの増幅された光電流を出力する
第二のバイポーラトランジスタと、前記第一のバイポー
ラトランジスタを駆動する定電流源と、からなることを
特徴とする。
【００１６】
【発明の実施の形態】〔第１の実施形態〕図１は本発明
の実施形態について最もよく表現する回路図であり、図
中、１はＮＰＮホトトランジスタＱ１、２は前記Ｑ１
（１）のベース電位を固定する為のＰＭＯＳ（ＭＰ
１）、３は前記ＭＰ１（２）の電流を規定する電流源
（Ｉ0 ）、４はＭＰ１（２）のゲート電位をＭＰ１のド
レインにフィードバックさせる為のＰＭＯＳ（ＭＰ２）
であり、５は電源（ＶCC）であり、６はホトトランジス
タＱ１（１）の電流出力端子Ｉout である。又、Ａはホ
トトランジスタＱ１（１）のベース端子、ＢはＭＰ２の
ゲート端子である。
の実施形態について最もよく表現する回路図であり、図
中、１はＮＰＮホトトランジスタＱ１、２は前記Ｑ１
（１）のベース電位を固定する為のＰＭＯＳ（ＭＰ
１）、３は前記ＭＰ１（２）の電流を規定する電流源
（Ｉ0 ）、４はＭＰ１（２）のゲート電位をＭＰ１のド
レインにフィードバックさせる為のＰＭＯＳ（ＭＰ２）
であり、５は電源（ＶCC）であり、６はホトトランジス
タＱ１（１）の電流出力端子Ｉout である。又、Ａはホ
トトランジスタＱ１（１）のベース端子、ＢはＭＰ２の
ゲート端子である。
【００１７】一般的にＭＯＳＦＥＴに流れる電流Ｉは、
以下の関係となる。
以下の関係となる。
【００１８】 Ｉ＝μ0 Ｃox（Ｗ／Ｌ）（Ｖg −Ｖs −Ｖth）2 …（２） ここでμ0 ：ＭＯＳＦＥＴのキャリア移動度 Ｃox：ＭＯＳＦＥＴの単位面積当りのゲート容量 Ｗ ：ＭＯＳＦＥＴのゲート幅 Ｌ ：ＭＯＳＦＥＴのゲート長 Ｖg ：ＭＯＳＦＥＴのゲート電位 Ｖs ：ＭＯＳＦＥＴのソース電位 Ｖth：ＭＯＳＦＥＴのしきい値 である。
【００１９】これをふまえて、図１の動作を説明する。
以下に、図１の動作を説明する。
以下に、図１の動作を説明する。
【００２０】ＰＭＯＳ（ＭＰ１）に定電流源３により一
定電流Ｉ0 が流れることより、ＭＰ１のゲート（Ａ：Ｑ
１のベース）は、ＶCCに対して一定電位差を保つ。すな
わち、Ａの電圧をＶA とすると、式（２）に従って、 Ｉ0 ＝μ0 Ｃox（Ｗ／Ｌ）（ＶCC−ＶA −Ｖth1）2 …（３） ここで、Ｖth1はＭＰ１のしきい値電圧であり、μ0 は
ＭＰ１のチャネル易動度、ＣoxはＭＰ１の単位面積当り
のゲート容量、ＷはＭＰ１のゲート幅、ＬはＭＰ１のゲ
ート長である。
定電流Ｉ0 が流れることより、ＭＰ１のゲート（Ａ：Ｑ
１のベース）は、ＶCCに対して一定電位差を保つ。すな
わち、Ａの電圧をＶA とすると、式（２）に従って、 Ｉ0 ＝μ0 Ｃox（Ｗ／Ｌ）（ＶCC−ＶA −Ｖth1）2 …（３） ここで、Ｖth1はＭＰ１のしきい値電圧であり、μ0 は
ＭＰ１のチャネル易動度、ＣoxはＭＰ１の単位面積当り
のゲート容量、ＷはＭＰ１のゲート幅、ＬはＭＰ１のゲ
ート長である。
【００２１】電源ＶCCはＱ１のコレクタと同電位であ
り、又、ＶA はＱ１のベースと同電位であることより、
Ｑ１のコレクタ＝ベース電位は一定に保たれる。
り、又、ＶA はＱ１のベースと同電位であることより、
Ｑ１のコレクタ＝ベース電位は一定に保たれる。
【００２２】また、ＭＰ２のゲート電位をＭＰ１のドレ
インと接続することで、ベース端子Ａの電位を安定にし
ている。ゲート端子Ｂの電位は、ベース端子Ａに対して
Ｑ１のＶbe、ＭＰ２のＶgs（ソース＝ゲート電位差）だ
け降下しており、前記Ｖbe、ＶgsはＱ１、ＭＰ２に流れ
る電流ＩP ×βにより一義的に決まる。
インと接続することで、ベース端子Ａの電位を安定にし
ている。ゲート端子Ｂの電位は、ベース端子Ａに対して
Ｑ１のＶbe、ＭＰ２のＶgs（ソース＝ゲート電位差）だ
け降下しており、前記Ｖbe、ＶgsはＱ１、ＭＰ２に流れ
る電流ＩP ×βにより一義的に決まる。
【００２３】この様に、ホトトランジスタＱ１のコレク
タ＝ベース電位はＰＭＯＳ（ＭＰ１）のソース＝ゲート
電位により規定され、光量に応じてＱ１のエミッタ電位
が変動し、ホトトランジスＱ１の電流を変える構成が実
現できる。
タ＝ベース電位はＰＭＯＳ（ＭＰ１）のソース＝ゲート
電位により規定され、光量に応じてＱ１のエミッタ電位
が変動し、ホトトランジスＱ１の電流を変える構成が実
現できる。
【００２４】これにより、従来は大きなベース容量（Ｃ
bc）の充電の為、応答性が悪かったが、小さなエミッタ
容量（Ｃbe）、及びフィードバック用ＭＯＳ（ＭＰ２）
のドレイン容量の充電で済むこと、さらに充電電流が、
従来はＩP であったのに対し、本実施形態ではＩP ×β
であることで、著しい応答性の改善がみられる。
bc）の充電の為、応答性が悪かったが、小さなエミッタ
容量（Ｃbe）、及びフィードバック用ＭＯＳ（ＭＰ２）
のドレイン容量の充電で済むこと、さらに充電電流が、
従来はＩP であったのに対し、本実施形態ではＩP ×β
であることで、著しい応答性の改善がみられる。
【００２５】上記実施形態では、光電変換素子Ｑ１にお
ける充電電流による応答特性の劣化を防止して、高速充
電、高速応答性を向上した回路図について説明したが、
光電変換素子をライン上に複数個、またはエリア内にマ
トリクス状に複数個配置した場合においても用いること
ができる。
ける充電電流による応答特性の劣化を防止して、高速充
電、高速応答性を向上した回路図について説明したが、
光電変換素子をライン上に複数個、またはエリア内にマ
トリクス状に複数個配置した場合においても用いること
ができる。
【００２６】〔第２の実施形態〕図２に第２の実施形態
による回路図を示している。ＭＯＳＦＥＴの耐圧が低い
場合、ＰＭＯＳ（４）にダメージが生ずる。それを防ぐ
為、図２に示すように、２１のレベルシフト回路を挿入
し、ＭＯＳＦＥＴを低い電圧で使用する。この際も、ホ
トトランジスタ１のコレクタとＰＭＯＳ２のソース、及
びホトトランジスタ１のベースとＰＭＯＳ２のゲートは
各々同電位とすることで、本発明の光応答を改善する効
果がある。
による回路図を示している。ＭＯＳＦＥＴの耐圧が低い
場合、ＰＭＯＳ（４）にダメージが生ずる。それを防ぐ
為、図２に示すように、２１のレベルシフト回路を挿入
し、ＭＯＳＦＥＴを低い電圧で使用する。この際も、ホ
トトランジスタ１のコレクタとＰＭＯＳ２のソース、及
びホトトランジスタ１のベースとＰＭＯＳ２のゲートは
各々同電位とすることで、本発明の光応答を改善する効
果がある。
【００２７】図２中、１〜６は図１と全く同一のもので
あるので説明を省略する。本回路により、レベルシフト
回路２１を設けて、ＰＭＯＳ２，４の耐圧が低くても、
レベルシフト回路２１でＰＭＯＳ２，４の動作電圧を下
げて、ホトトランジスタ１のベースに蓄積された光電荷
をＰＭＯＳ４の出力電流として読み出すことができる。
その場合、ホトトランジスタＱ１のコレクタ＝ベース電
位はＰＭＯＳ（ＭＰ１）のソース＝ゲート電位により規
定され、光量に応じてＱ１のエミッタ電位が変動し、ホ
トトランジスＱ１の電流を変える構成が実現できる。
あるので説明を省略する。本回路により、レベルシフト
回路２１を設けて、ＰＭＯＳ２，４の耐圧が低くても、
レベルシフト回路２１でＰＭＯＳ２，４の動作電圧を下
げて、ホトトランジスタ１のベースに蓄積された光電荷
をＰＭＯＳ４の出力電流として読み出すことができる。
その場合、ホトトランジスタＱ１のコレクタ＝ベース電
位はＰＭＯＳ（ＭＰ１）のソース＝ゲート電位により規
定され、光量に応じてＱ１のエミッタ電位が変動し、ホ
トトランジスＱ１の電流を変える構成が実現できる。
【００２８】〔第３の実施形態〕図３に第３の実施形態
による回路図を示す。図１に示したＭＰ２（４）をＰＮ
ＰトランジスタＱ２（３１）に変更したもので、ＰＮＰ
トランジスタＱ２のＶbeを用いて、ＭＰ１のゲート電位
を、ＭＰ１のドレインにフィードバックさせることが可
能である。
による回路図を示す。図１に示したＭＰ２（４）をＰＮ
ＰトランジスタＱ２（３１）に変更したもので、ＰＮＰ
トランジスタＱ２のＶbeを用いて、ＭＰ１のゲート電位
を、ＭＰ１のドレインにフィードバックさせることが可
能である。
【００２９】本図によれば、電源ＶCC５はフォトトラン
ジスタＱ１のコレクタと同電位であり、また、ＰＭＯＳ
２のゲート電位はフォトトランジスタＱ１のベースと同
電位であることより、フォトトランジスタＱ１のコレク
タ＝ベース電位は一定に保たれる。
ジスタＱ１のコレクタと同電位であり、また、ＰＭＯＳ
２のゲート電位はフォトトランジスタＱ１のベースと同
電位であることより、フォトトランジスタＱ１のコレク
タ＝ベース電位は一定に保たれる。
【００３０】また、電位安定化トランジスタＱ２のベー
ス電位をＭＰ１のドレインと接続することで、フォトト
ランジスタＱ１のベース端子の電位を安定にしている。
トランジスタＱ２のベース端子の電位は、フォトトラン
ジスタＱ１のベース端子に対してＱ１のＶbe、Ｑ２のＶ
be（ベース＝エミッタ電位差）だけ降下しており、前記
Ｑ１のＶbe、Ｑ２のＶbeは、Ｑ１、Ｑ２に流れる電流Ｉ
P ×βにより一義的に決まる。
ス電位をＭＰ１のドレインと接続することで、フォトト
ランジスタＱ１のベース端子の電位を安定にしている。
トランジスタＱ２のベース端子の電位は、フォトトラン
ジスタＱ１のベース端子に対してＱ１のＶbe、Ｑ２のＶ
be（ベース＝エミッタ電位差）だけ降下しており、前記
Ｑ１のＶbe、Ｑ２のＶbeは、Ｑ１、Ｑ２に流れる電流Ｉ
P ×βにより一義的に決まる。
【００３１】この様に、ホトトランジスタＱ１のコレク
タ＝ベース電位はＰＭＯＳ（ＭＰ１）のソース＝ゲート
電位により規定され、光量に応じてＱ１のエミッタ電位
が変動し、ホトトランジスＱ１の電流を変える構成が実
現できる。
タ＝ベース電位はＰＭＯＳ（ＭＰ１）のソース＝ゲート
電位により規定され、光量に応じてＱ１のエミッタ電位
が変動し、ホトトランジスＱ１の電流を変える構成が実
現できる。
【００３２】これにより、従来は大きなベース容量（Ｃ
bc）の充電の為、応答性が悪かったが、小さなエミッタ
容量（Ｃbe）、及びフィードバック用ＰＮＰトランジス
タＱ２のＭＯＳタイプのソース容量より数桁小さいエミ
ッタ容量の充電で済むこと、さらに充電電流が、従来は
ＩP であったのに対し、本実施形態ではＩP ×βである
ことで、著しい応答性の改善がみられる。
bc）の充電の為、応答性が悪かったが、小さなエミッタ
容量（Ｃbe）、及びフィードバック用ＰＮＰトランジス
タＱ２のＭＯＳタイプのソース容量より数桁小さいエミ
ッタ容量の充電で済むこと、さらに充電電流が、従来は
ＩP であったのに対し、本実施形態ではＩP ×βである
ことで、著しい応答性の改善がみられる。
【００３３】〔第４の実施形態〕図４に第４の実施形態
による光電変換装置の回路図を示している。図４は、大
光量照射時の電流制限回路（リミッタ）を付加したもの
である。図中、符号１〜５は図１と同一部分の為重複説
明を省略する。
による光電変換装置の回路図を示している。図４は、大
光量照射時の電流制限回路（リミッタ）を付加したもの
である。図中、符号１〜５は図１と同一部分の為重複説
明を省略する。
【００３４】図４において、４１（ＭＮ１）はリミット
電流を設定するＮＭＯＳＦＥＴ、４３（ＭＮ２）はリミ
ッタ起動時に働くスイッチＮＭＯＳであり、４４のリミ
ット電位ＶLIM に接続している。以下に動作を説明す
る。
電流を設定するＮＭＯＳＦＥＴ、４３（ＭＮ２）はリミ
ッタ起動時に働くスイッチＮＭＯＳであり、４４のリミ
ット電位ＶLIM に接続している。以下に動作を説明す
る。
【００３５】非常に明るい時、フォトトランジスタＱ１
のベースに光電荷が増加して、フォトトランジスタＱ１
から大きな電流が流れるが（ＩP ×β）、該電流がＭＮ
１（４１）でゲート電位ＶＬ４２によるリミッタ電圧で
設定した電流を超えた場合、ＭＮ２がＯＮし、フォトト
ランジスタＱ１のベースを４４の電位であるリミット電
位ＶLIM に固定させるものである。ＭＮ１（４１）での
設定電流は、上記式（２）より、 ＩLIM ＝μn Ｃox（ＷN ／ＬN ）（ＶL −Ｖ6 −ＶthN ） …（４） ここで、ＩLIM ：設定電流（リミット電流） μn ：ＮＭＯＳチャネル易動度 ＷN ：ＭＮ１ゲート幅 ＬN ：ＭＮ１ゲート長 ＶL ：設定電圧（ＭＮ１ゲート電圧） Ｖ6 ：ＭＮ１ソース電圧（端子Ｉout 電圧） ＶthN ：ＭＮ１しきい値 となる。ここで、 ＩP ×β＞ＩLIM の時、ＭＮ２（４３）のゲート電圧が、ＭＮ２のしきい
値Ｖthを越え、ＯＮすることで、受光部であるフォトト
ランジスタＱ１（１）のベースをリミット電位Ｖ LIM に
固定する。よって動作としてリミッタが働くことにな
る。
のベースに光電荷が増加して、フォトトランジスタＱ１
から大きな電流が流れるが（ＩP ×β）、該電流がＭＮ
１（４１）でゲート電位ＶＬ４２によるリミッタ電圧で
設定した電流を超えた場合、ＭＮ２がＯＮし、フォトト
ランジスタＱ１のベースを４４の電位であるリミット電
位ＶLIM に固定させるものである。ＭＮ１（４１）での
設定電流は、上記式（２）より、 ＩLIM ＝μn Ｃox（ＷN ／ＬN ）（ＶL −Ｖ6 −ＶthN ） …（４） ここで、ＩLIM ：設定電流（リミット電流） μn ：ＮＭＯＳチャネル易動度 ＷN ：ＭＮ１ゲート幅 ＬN ：ＭＮ１ゲート長 ＶL ：設定電圧（ＭＮ１ゲート電圧） Ｖ6 ：ＭＮ１ソース電圧（端子Ｉout 電圧） ＶthN ：ＭＮ１しきい値 となる。ここで、 ＩP ×β＞ＩLIM の時、ＭＮ２（４３）のゲート電圧が、ＭＮ２のしきい
値Ｖthを越え、ＯＮすることで、受光部であるフォトト
ランジスタＱ１（１）のベースをリミット電位Ｖ LIM に
固定する。よって動作としてリミッタが働くことにな
る。
【００３６】これにより、過剰な光によるスミアを防止
するオーバーフロー機能を持たせることができる。
するオーバーフロー機能を持たせることができる。
【００３７】〔第５の実施形態〕本発明の第５の実施形
態は、第４の実施形態と同様の効果を抵抗等の受動素子
を用いても実現できることを示している。図５は本実施
形態による光センサの回路図である。図において、ＮＭ
ＯＳ４１（ＭＮ１）が受動素子５１の例えば抵抗に変更
になった他は第４の実施形態と同様であるため、各部の
重複する説明を割愛する。
態は、第４の実施形態と同様の効果を抵抗等の受動素子
を用いても実現できることを示している。図５は本実施
形態による光センサの回路図である。図において、ＮＭ
ＯＳ４１（ＭＮ１）が受動素子５１の例えば抵抗に変更
になった他は第４の実施形態と同様であるため、各部の
重複する説明を割愛する。
【００３８】動作としては、低照度から通常照度の範囲
では、図１に示す動作を行い、さらに高照度となった場
合には、受動素子Ｚ５１と光センサの出力電流Ｉout に
よる電位上昇により、ＮＭ２（４３）のゲート電位がし
きい値を越えることで、リミッタ動作を実現している。
では、図１に示す動作を行い、さらに高照度となった場
合には、受動素子Ｚ５１と光センサの出力電流Ｉout に
よる電位上昇により、ＮＭ２（４３）のゲート電位がし
きい値を越えることで、リミッタ動作を実現している。
【００３９】〔第６の実施形態〕図６は第６の実施形態
による光センサの回路図であり、第３の実施形態の変形
であり、定電流Ｉ0 で駆動される素子をＰＮＰトランジ
スタＱ３（６１）としている。動作は第３の実施形態と
同様であるが、ホトトランジスタＱ１のベース電位がＰ
ＮＰトランジスタＱ３のベース電位によりクランプされ
ている。
による光センサの回路図であり、第３の実施形態の変形
であり、定電流Ｉ0 で駆動される素子をＰＮＰトランジ
スタＱ３（６１）としている。動作は第３の実施形態と
同様であるが、ホトトランジスタＱ１のベース電位がＰ
ＮＰトランジスタＱ３のベース電位によりクランプされ
ている。
【００４０】定電流源の定電流Ｉ0 をＰＮＰトランジス
タＱ３に流すことにより、ＰＮＰトランジスタＱ３のベ
ース・エミッタ間電圧が一定となり、ホトトランジスタ
Ｑ１のベース電位がクランプされ、照度に応じた出力電
流Ｉoutを出力する。この場合、従来例に示したよう
に、ホトトランジスタＱ１のベース電位への充電電流は
減少し、従って、光電変換信号出力の応答速度を向上す
ることができる。
タＱ３に流すことにより、ＰＮＰトランジスタＱ３のベ
ース・エミッタ間電圧が一定となり、ホトトランジスタ
Ｑ１のベース電位がクランプされ、照度に応じた出力電
流Ｉoutを出力する。この場合、従来例に示したよう
に、ホトトランジスタＱ１のベース電位への充電電流は
減少し、従って、光電変換信号出力の応答速度を向上す
ることができる。
【００４１】〔第７の実施形態〕図７は本発明による第
７の実施形態を示す光センサの回路図を表わしたもの
で、第３の実施形態と第６の実施形態を組合わせたもの
である。
７の実施形態を示す光センサの回路図を表わしたもの
で、第３の実施形態と第６の実施形態を組合わせたもの
である。
【００４２】図７によれば、フォトトランジスタＱ１
と、フォトトランジスタＱ１のベースにベースを接続し
たＰＮＰトランジスタＱ３と、ＰＮＰトランジスタＱ３
のコレクタに接続された電流源３と、ＰＮＰトランジス
タＱ３のコレクタにゲートを接続しフォトトランジスタ
Ｑ１のエミッタにソースを接続したフィードバック用Ｐ
ＭＯＳ（ＭＰ２）４とから構成され、ＰＭＯＳ（ＭＰ
２）４のドレインから光センサの出力電流Ｉoutを得る
ことができる。
と、フォトトランジスタＱ１のベースにベースを接続し
たＰＮＰトランジスタＱ３と、ＰＮＰトランジスタＱ３
のコレクタに接続された電流源３と、ＰＮＰトランジス
タＱ３のコレクタにゲートを接続しフォトトランジスタ
Ｑ１のエミッタにソースを接続したフィードバック用Ｐ
ＭＯＳ（ＭＰ２）４とから構成され、ＰＭＯＳ（ＭＰ
２）４のドレインから光センサの出力電流Ｉoutを得る
ことができる。
【００４３】これら実施形態からわかるように、ホトト
ランジスタＱ１のベースをクランプする素子及びその端
子は、ＰＭＯＳのゲートやＰＮＰトランジスタのベース
を例にとったが、定電流源３の定電流Ｉ0動作にて、ベ
ース電極Ａに示した制御電極が一定電圧となる素子であ
り、かつ該制御電極が高入力インピーダンスであれば、
ＭＥＳＦＥＴ、ＪＦＥＴ等を用いても、本発明の範疇に
入ることは明らかである。
ランジスタＱ１のベースをクランプする素子及びその端
子は、ＰＭＯＳのゲートやＰＮＰトランジスタのベース
を例にとったが、定電流源３の定電流Ｉ0動作にて、ベ
ース電極Ａに示した制御電極が一定電圧となる素子であ
り、かつ該制御電極が高入力インピーダンスであれば、
ＭＥＳＦＥＴ、ＪＦＥＴ等を用いても、本発明の範疇に
入ることは明らかである。
【００４４】また、これら実施形態では、ホトトランジ
スタをＮＰＮ、該ベースを定電圧化させる素子をＰＭＯ
Ｓとしたが、逆極性であっても、本発明の範疇であるこ
とは明らかである。
スタをＮＰＮ、該ベースを定電圧化させる素子をＰＭＯ
Ｓとしたが、逆極性であっても、本発明の範疇であるこ
とは明らかである。
【００４５】上記各実施形態では、光センサとして一つ
のフォトトランジスタＱ１を用いた例を示したが、ライ
ンセンサやエリアセンサとしても本発明を適用できる。
ラインセンサの場合は、１ラインにフォトトランジスタ
Ｑ１を複数個並べて配置し、それぞれに各実施形態で示
したフォトトランジスタＱ１の周辺回路を設けて、出力
電流を例えば各フォトトランジスタＱ１毎に蓄積容量に
蓄積し、順次時系列的に読み出すことにより、ラインセ
ンサの画像信号を得るることができる。また、エリアセ
ンサの場合は、マトリクス状に配置したフォトトランジ
スタとその周辺回路とを配列し、そのドライブ用に垂直
レジスタ又は垂直走査回路と、ラインをドライブする水
平レジスタ或いは水平走査回路により、時系列的に各フ
ォトトランジスタで受光した光電荷に対応した画像信号
を得ることができる。
のフォトトランジスタＱ１を用いた例を示したが、ライ
ンセンサやエリアセンサとしても本発明を適用できる。
ラインセンサの場合は、１ラインにフォトトランジスタ
Ｑ１を複数個並べて配置し、それぞれに各実施形態で示
したフォトトランジスタＱ１の周辺回路を設けて、出力
電流を例えば各フォトトランジスタＱ１毎に蓄積容量に
蓄積し、順次時系列的に読み出すことにより、ラインセ
ンサの画像信号を得るることができる。また、エリアセ
ンサの場合は、マトリクス状に配置したフォトトランジ
スタとその周辺回路とを配列し、そのドライブ用に垂直
レジスタ又は垂直走査回路と、ラインをドライブする水
平レジスタ或いは水平走査回路により、時系列的に各フ
ォトトランジスタで受光した光電荷に対応した画像信号
を得ることができる。
【００４６】
【発明の効果】以上説明したように、本発明によれば、
定電流駆動されるＭＯＳのゲート電位によりホトトラン
ジスタのベース電位を制御する為、（１）ホトトランジ
スタのベース＝コレクタ間容量の充電の必要がない、
（２）ベース＝エミッタ間容量の充電は光電流のβ倍
（ＨFE倍）になる為、高速な応答性を有するホトトラン
ジスタを形成できる。
定電流駆動されるＭＯＳのゲート電位によりホトトラン
ジスタのベース電位を制御する為、（１）ホトトランジ
スタのベース＝コレクタ間容量の充電の必要がない、
（２）ベース＝エミッタ間容量の充電は光電流のβ倍
（ＨFE倍）になる為、高速な応答性を有するホトトラン
ジスタを形成できる。
【００４７】また、光電変換素子のホトトランジスタの
ベース領域が大きく開口率が大きい場合でも、かかるベ
ース領域への充電電流を意に介する必要がなく、光セン
サの光応答特性を向上できる。
ベース領域が大きく開口率が大きい場合でも、かかるベ
ース領域への充電電流を意に介する必要がなく、光セン
サの光応答特性を向上できる。
【図１】本発明の第１の実施形態による回路図である。
【図２】本発明の第２の実施形態による回路図である。
【図３】本発明の第３の実施形態による回路図である。
【図４】本発明の第４の実施形態による回路図である。
【図５】本発明の第５の実施形態による回路図である。
【図６】本発明の第６の実施形態による回路図である。
【図７】本発明の第７の実施形態による回路図である。
【図８】第１の従来例を示す回路図である。
【図９】第２の従来例を示す回路図である。
１ ホトトランジスタ ２ ホトトランジスタのベースをクランプ（定電圧化）
させるＰＭＯＳ ４ ホトトランジスタのエミッタ電位をフィードバック
させる為のＰＭＯＳ ３ 定電流源 ５ 電源 ６ 電流出力端子 ２１ 抵抗、ダイオード等のレベルシフト回路 ３１ ホトトランジスタのエミッタ電位をフィードバッ
クさせる為のＰＮＰ ４１ リミット電流設定電位 ４２ リミット電流設定用ＮＭＯＳ ４３ リミッタ起動時に働くＳＷ ＮＭＯＳ ４４ リミット電位 ５１ 抵抗等の受動素子 Ｑ９９７ ＮＰＮトランジスタ Ｑ９９８ ＮＰＮトランジスタ Ｑ９９９ ホトトランジスタ Ｒ９９９ 負荷抵抗 ６１ ホトトランジスタのベースをクランプさせるＰＮ
Ｐトランジスタ
させるＰＭＯＳ ４ ホトトランジスタのエミッタ電位をフィードバック
させる為のＰＭＯＳ ３ 定電流源 ５ 電源 ６ 電流出力端子 ２１ 抵抗、ダイオード等のレベルシフト回路 ３１ ホトトランジスタのエミッタ電位をフィードバッ
クさせる為のＰＮＰ ４１ リミット電流設定電位 ４２ リミット電流設定用ＮＭＯＳ ４３ リミッタ起動時に働くＳＷ ＮＭＯＳ ４４ リミット電位 ５１ 抵抗等の受動素子 Ｑ９９７ ＮＰＮトランジスタ Ｑ９９８ ＮＰＮトランジスタ Ｑ９９９ ホトトランジスタ Ｒ９９９ 負荷抵抗 ６１ ホトトランジスタのベースをクランプさせるＰＮ
Ｐトランジスタ
───────────────────────────────────────────────────── フロントページの続き Ｆターム(参考） 4M118 AA10 BA03 CA09 5C051 AA01 BA03 DB01 DB07 DB08 DB15 DE17 EA00 5F049 MA12 NA03 NB03 NB05 RA06 UA04 UA20
Claims (10)
- 【請求項１】 ホトトランジスタを用いた光センサにお
いて、 ベース部にて受光し、エミッタにより光電流を増幅した
電流を出力するホトトランジスタと、 ゲートが前記ホトトランジスタのベースに、ソースが前
記ホトトランジスタのコレクタに各々接続する第一のＭ
ＯＳＦＥＴと、 前記第一のＭＯＳＦＥＴと同一の極性であり、ソースが
前記ホトトランジスタのエミッタに、ゲートが前記第一
のＭＯＳＦＥＴのドレインに接続され、ドレインから前
記ホトトランジスタよりの増幅された光電流を出力する
第二のＭＯＳＦＥＴと、 前記第一のＭＯＳＦＥＴを駆動する定電流源と、からな
ることを特徴とする光センサ。 - 【請求項２】 ホトトランジスタを用いた光センサにお
いて、 ベース部にて受光し、エミッタより光電流を増幅した電
流を出力するホトトランジスタと、 ゲートが前記ホトトランジスタのベースに、ソースが前
記ホトトランジスタのコレクタに各々接続する第一のＭ
ＯＳＦＥＴと、 前記ホトトランジスタと逆の極性であり、エミッタが前
記ホトトランジスタのエミッタに、ベースが前記第一の
ＭＯＳＦＥＴのドレインに接続され、コレクタから前記
ホトトランジスタよりの増幅された光電流を出力するバ
イポーラトランジスタと、 前記第一のＭＯＳＦＥＴを駆動する定電流源と、からな
ることを特徴とする光センサ。 - 【請求項３】 ホトトランジスタを用いた光センサにお
いて、 ベース部にて受光し、エミッタより光電流を増幅した電
流を出力するホトトランジスタと、 ベースが前記ホトトランジスタのベースに、エミッタが
前記ホトトランジスタのコレクタに各々接続する第一の
バイポーラトランジスタと、 前記第一のバイポーラトランジスタと同一の極性であ
り、ソースが前記ホトトランジスタのエミッタに、ベー
スが前記第一のバイポーラトランジスタのコレクタに接
続され、コレクタから前記ホトトランジスタよりの増幅
された光電流を出力する第二のバイポーラトランジスタ
と、 前記第一のバイポーラトランジスタを駆動する定電流源
と、からなることを特徴とする光センサ。 - 【請求項４】 請求項１に記載の光センサにおいて、さ
らに、 前記第二のＭＯＳＦＥＴのドレインから出力される電流
をソースもしくはドレインに入力し、最大電流値を規定
する任意のゲート電圧をゲートに印加され、ソースもし
くはドレインより前記電流を出力する第三のＭＯＳＦＥ
Ｔからなるオーバーフロー検知手段と、 前記第二のＭＯＳＦＥＴのドレインにゲートが接続さ
れ、前記ホトトランジスタのベースにドレインを接続
し、定電圧をソースに接続した第四のＭＯＳＦＥＴから
なるＳＷ手段と、からなることを特徴とする光センサ。 - 【請求項５】 請求項２に記載の光センサにおいて、さ
らに、 前記第二のＭＯＳＦＥＴのドレインから出力される電流
をソースもしくはドレインに入力し、最大電流値を規定
する任意のゲート電圧をゲートに印加され、ソースもし
くはドレインより前記電流を出力する第三のＭＯＳＦＥ
Ｔからなるオーバーフロー検知手段と、 前記第二のＭＯＳＦＥＴのドレインにゲートが接続さ
れ、前記ホトトランジスタのベースにドレインを接続
し、定電位をソースに接続した第四のＭＯＳＦＥＴから
なるＳＷ手段と、からなることを特徴とする光センサ。 - 【請求項６】 請求項３に記載の光センサにおいて、さ
らに、 前記第二のＭＯＳＦＥＴのドレインから出力される電流
をソースもしくはドレインに入力し、最大電流値を規定
する任意のゲート電圧をゲートに印加され、ソースもし
くはドレインより前記電流を出力する第三のＭＯＳＦＥ
Ｔからなるオーバーフロー検知手段と、 前記第二のＭＯＳＦＥＴのドレインにゲートが接続さ
れ、前記ホトトランジスタのベースにドレインを接続
し、定電位をソースに接続した第四のＭＯＳＦＥＴから
なるＳＷ手段と、からなることを特徴とする光センサ。 - 【請求項７】 前記オーバーフロー検知手段は抵抗等の
受動素子であることを特徴とする請求項４に記載の光セ
ンサ。 - 【請求項８】 前記オーバーフロー検知手段は抵抗等の
受動素子であることを特徴とする請求項５に記載の光セ
ンサ。 - 【請求項９】 前記オーバーフロー検知手段は抵抗等の
受動素子であることを特徴とする請求項６に記載の光セ
ンサ。 - 【請求項１０】 請求項１乃至９に記載の光センサを複
数ライン上又はエリア上に配置したことを特徴とする固
体撮像装置。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP24621298A JP3315651B2 (ja) | 1998-08-31 | 1998-08-31 | 光センサと固体撮像装置 |
| US09/383,435 US6300615B1 (en) | 1998-08-31 | 1999-08-27 | Photoelectric conversion apparatus |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP24621298A JP3315651B2 (ja) | 1998-08-31 | 1998-08-31 | 光センサと固体撮像装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2000077644A true JP2000077644A (ja) | 2000-03-14 |
| JP3315651B2 JP3315651B2 (ja) | 2002-08-19 |
Family
ID=17145194
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP24621298A Expired - Fee Related JP3315651B2 (ja) | 1998-08-31 | 1998-08-31 | 光センサと固体撮像装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3315651B2 (ja) |
Cited By (11)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2010045293A (ja) * | 2008-08-18 | 2010-02-25 | Canon Inc | 光センサ、測定装置及びカメラシステム |
| JP2010045294A (ja) * | 2008-08-18 | 2010-02-25 | Canon Inc | 光センサ、測光装置及びカメラシステム |
| JP2010153633A (ja) * | 2008-12-25 | 2010-07-08 | Canon Inc | 光電変換装置 |
| JP2011187647A (ja) * | 2010-03-08 | 2011-09-22 | Canon Inc | 光電変換装置 |
| WO2012011585A1 (ja) * | 2010-07-22 | 2012-01-26 | 独立行政法人産業技術総合研究所 | 光電変換セル及びアレイとその読み出し方法と回路 |
| CN102595056A (zh) * | 2011-01-11 | 2012-07-18 | 佳能株式会社 | 光电转换设备 |
| US8582965B2 (en) | 2010-11-22 | 2013-11-12 | Canon Kabushiki Kaisha | Image capturing apparatus, method for controlling image capturing apparatus, and method for predicting photometric value |
| US8704147B2 (en) | 2010-10-14 | 2014-04-22 | Canon Kabushiki Kaisha | Photoelectric conversion device |
| US8835828B2 (en) | 2010-05-12 | 2014-09-16 | Canon Kabushiki Kaisha | Photoelectric conversion apparatus |
| JP2015002463A (ja) * | 2013-06-17 | 2015-01-05 | 株式会社リコー | 光電変換回路、光電変換装置及び電子機器、並びに光電変換回路の光電流制限方法 |
| US9264641B2 (en) | 2013-04-22 | 2016-02-16 | Canon Kabushiki Kaisha | Photoelectric conversion apparatus |
-
1998
- 1998-08-31 JP JP24621298A patent/JP3315651B2/ja not_active Expired - Fee Related
Cited By (16)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2010045294A (ja) * | 2008-08-18 | 2010-02-25 | Canon Inc | 光センサ、測光装置及びカメラシステム |
| JP2010045293A (ja) * | 2008-08-18 | 2010-02-25 | Canon Inc | 光センサ、測定装置及びカメラシステム |
| US8115849B2 (en) | 2008-08-18 | 2012-02-14 | Canon Kabushiki Kaisha | Photo-sensor, measurement apparatus and camera system |
| US8692919B2 (en) | 2008-08-18 | 2014-04-08 | Canon Kabushiki Kaisha | Photo-sensor, measurement apparatus and camera system |
| JP2010153633A (ja) * | 2008-12-25 | 2010-07-08 | Canon Inc | 光電変換装置 |
| US8325259B2 (en) | 2008-12-25 | 2012-12-04 | Canon Kabushiki Kaisha | Photoelectric conversion apparatus and method setting a reverse bias voltage value of a photoelectric conversion element larger than a depleting voltage of the photoelectric conversion element |
| US8552357B2 (en) | 2010-03-08 | 2013-10-08 | Canon Kabushiki Kaisha | Photoelectric conversion apparatus |
| JP2011187647A (ja) * | 2010-03-08 | 2011-09-22 | Canon Inc | 光電変換装置 |
| US8835828B2 (en) | 2010-05-12 | 2014-09-16 | Canon Kabushiki Kaisha | Photoelectric conversion apparatus |
| WO2012011585A1 (ja) * | 2010-07-22 | 2012-01-26 | 独立行政法人産業技術総合研究所 | 光電変換セル及びアレイとその読み出し方法と回路 |
| US9142579B2 (en) | 2010-07-22 | 2015-09-22 | National Institute Of Advanced Industrial Science And Technology | Photoelectric conversion cell and array, reset circuit and electrical signal sense control circuit therefor |
| US8704147B2 (en) | 2010-10-14 | 2014-04-22 | Canon Kabushiki Kaisha | Photoelectric conversion device |
| US8582965B2 (en) | 2010-11-22 | 2013-11-12 | Canon Kabushiki Kaisha | Image capturing apparatus, method for controlling image capturing apparatus, and method for predicting photometric value |
| CN102595056A (zh) * | 2011-01-11 | 2012-07-18 | 佳能株式会社 | 光电转换设备 |
| US9264641B2 (en) | 2013-04-22 | 2016-02-16 | Canon Kabushiki Kaisha | Photoelectric conversion apparatus |
| JP2015002463A (ja) * | 2013-06-17 | 2015-01-05 | 株式会社リコー | 光電変換回路、光電変換装置及び電子機器、並びに光電変換回路の光電流制限方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| JP3315651B2 (ja) | 2002-08-19 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6300615B1 (en) | Photoelectric conversion apparatus | |
| US4118621A (en) | Photo electric biased photo diode operational amplifier | |
| KR101609960B1 (ko) | 광전 변환기, 광전 변환 어레이 및 촬상 장치 | |
| JP3315651B2 (ja) | 光センサと固体撮像装置 | |
| US20130140435A1 (en) | Solid-state imaging apparatus | |
| JP5512635B2 (ja) | 光センサおよび電子機器 | |
| JP2013138174A (ja) | 光電変換装置 | |
| US8552357B2 (en) | Photoelectric conversion apparatus | |
| KR20050038026A (ko) | 저 암전류 포토다이오드를 구비한 화소 센서 | |
| JP5335318B2 (ja) | 光センサ、測定装置及びカメラシステム | |
| JP2013118629A (ja) | 光電変換装置のリセット方法と、光電変換装置、光電変換アレイ、および撮像装置 | |
| US4485301A (en) | Linear two-terminal integrated circuit photo sensor | |
| US4065668A (en) | Photodiode operational amplifier | |
| JPH04100383A (ja) | 固体撮像素子 | |
| JP4019439B2 (ja) | Ｃｃｄ型電荷転送読出し用レジスタの電荷／電圧変換装置 | |
| WO1998058411A1 (en) | Photodetector circuit | |
| US6410903B1 (en) | Analog signal processing circuit photo detector and image forming apparatus | |
| CN114979515B (zh) | 一种像素电路及其驱动方法、平板探测器 | |
| Biber et al. | Avalanche photodiode image sensor in standard silicon BiCMOS technology | |
| JPH0949762A (ja) | 光量電圧変換回路 | |
| JP2577559B2 (ja) | 固体撮像素子 | |
| JPS61228667A (ja) | 固体撮像装置 | |
| JPH0774553A (ja) | 増幅装置 | |
| JP3673651B2 (ja) | カレントミラー回路と光電変換装置 | |
| JP4352571B2 (ja) | 固体撮像装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080607 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090607 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090607 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100607 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110607 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120607 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120607 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130607 Year of fee payment: 11 |
|
| LAPS | Cancellation because of no payment of annual fees |