JP2000077654A - 電界効果型半導体装置およびその製造方法 - Google Patents
電界効果型半導体装置およびその製造方法Info
- Publication number
- JP2000077654A JP2000077654A JP10249359A JP24935998A JP2000077654A JP 2000077654 A JP2000077654 A JP 2000077654A JP 10249359 A JP10249359 A JP 10249359A JP 24935998 A JP24935998 A JP 24935998A JP 2000077654 A JP2000077654 A JP 2000077654A
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor device
- layer
- carrier supply
- supply layer
- dopant
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Junction Field-Effect Transistors (AREA)
- Insulated Gate Type Field-Effect Transistor (AREA)
Abstract
(57)【要約】
【課題】 キャリアの不純物散乱による移動度の低下を
避けるために施された、急峻なドーピングプロファイル
を有するキャリア供給層に含有されるドーパントの拡散
を、結晶成長温度を低温にすることなく抑制することが
可能な電界効果型半導体装置を提供することを目的とす
る。 【解決手段】 基板１０１上にキャリアの不純物散乱に
よる移動度の低下を抑制するキャリア供給層１０３及び
チャネル層１０５を有する電界効果型半導体装置におい
て、キャリア供給層１０３中に電気的に中性な元素とし
てＣを含有させることにより、キャリア供給層１０３中
に含有されているドーパントの拡散を抑制する。
避けるために施された、急峻なドーピングプロファイル
を有するキャリア供給層に含有されるドーパントの拡散
を、結晶成長温度を低温にすることなく抑制することが
可能な電界効果型半導体装置を提供することを目的とす
る。 【解決手段】 基板１０１上にキャリアの不純物散乱に
よる移動度の低下を抑制するキャリア供給層１０３及び
チャネル層１０５を有する電界効果型半導体装置におい
て、キャリア供給層１０３中に電気的に中性な元素とし
てＣを含有させることにより、キャリア供給層１０３中
に含有されているドーパントの拡散を抑制する。
Description
【０００１】
【発明の属する技術分野】本発明は、半導体装置および
その製造方法に関し、特に電界効果型半導体装置に関す
るものである。
その製造方法に関し、特に電界効果型半導体装置に関す
るものである。
【０００２】
【従来の技術】近年相補型電界効果トランジスタの高性
能化を目的とし、高いキャリア移動度、電流駆動能力が
期待できるＳｉＧｅ／Ｓｉヘテロ構造を用いた電界効果
トランジスタの研究が行われている。これは、２次元キ
ャリアガスをチャネルとして用いるものであり、キャリ
アの不純物散乱による移動度の低下という現象が生じ
る。これは、不純物が多くなった場合に、キャリアが流
れにくくなり、その結果移動度が低下するということで
ある。
能化を目的とし、高いキャリア移動度、電流駆動能力が
期待できるＳｉＧｅ／Ｓｉヘテロ構造を用いた電界効果
トランジスタの研究が行われている。これは、２次元キ
ャリアガスをチャネルとして用いるものであり、キャリ
アの不純物散乱による移動度の低下という現象が生じ
る。これは、不純物が多くなった場合に、キャリアが流
れにくくなり、その結果移動度が低下するということで
ある。
【０００３】一方、この問題点を解決する手法として、
チャネルの上層または下層にキャリア供給層として原子
レベルから数１０ｎｍの領域にドーピングをする、いわ
ゆるδドーピングや変調ドーピングを用いる手法を挙げ
ることができる。
チャネルの上層または下層にキャリア供給層として原子
レベルから数１０ｎｍの領域にドーピングをする、いわ
ゆるδドーピングや変調ドーピングを用いる手法を挙げ
ることができる。
【０００４】
【発明が解決しようとする課題】ところが、エピタキシ
ャル成長法で形成した、キャリア供給層のドーピングプ
ロファイルの急峻性は、後のゲート酸化膜形成での熱処
理の際に不純物が上下に拡散することにより崩れてしま
い、求められるトランジスタ特性が得られないという問
題点があった。すなわち、熱処理によってキャリア供給
層のドーパントが拡散してしまうと、スペーサ層の実効
的な膜厚が減少し、キャリアの不純物散乱の影響が大き
くなり、移動度が低下してしまうわけである。例えば、
ＰｅｏｐｌｅらはＪ．Ｖａｃ．Ｓｃｉ．Ｔｅｃｈｎｏ
ｌ．Ａ，Ｖｏｌ．３，１９８５において、キャリア供給
層とチャネルに挟まれるスペーサ層の膜厚が０ｎｍ〜４
０ｎｍの間で、室温でのホール移動度は、それぞれ約３
６０ｃｍ2／Ｖ・ｓｅｃ〜約８５０ｃｍ2／Ｖ・ｓｅｃと
スペーサ層の膜厚の減少とともにホール移動度も低下す
ることを報告している。
ャル成長法で形成した、キャリア供給層のドーピングプ
ロファイルの急峻性は、後のゲート酸化膜形成での熱処
理の際に不純物が上下に拡散することにより崩れてしま
い、求められるトランジスタ特性が得られないという問
題点があった。すなわち、熱処理によってキャリア供給
層のドーパントが拡散してしまうと、スペーサ層の実効
的な膜厚が減少し、キャリアの不純物散乱の影響が大き
くなり、移動度が低下してしまうわけである。例えば、
ＰｅｏｐｌｅらはＪ．Ｖａｃ．Ｓｃｉ．Ｔｅｃｈｎｏ
ｌ．Ａ，Ｖｏｌ．３，１９８５において、キャリア供給
層とチャネルに挟まれるスペーサ層の膜厚が０ｎｍ〜４
０ｎｍの間で、室温でのホール移動度は、それぞれ約３
６０ｃｍ2／Ｖ・ｓｅｃ〜約８５０ｃｍ2／Ｖ・ｓｅｃと
スペーサ層の膜厚の減少とともにホール移動度も低下す
ることを報告している。
【０００５】この課題を解決する技術としては、エピタ
キシャル成長やゲート酸化膜形成での熱処理を低温化す
ることにより、キャリア供給層中に含有されているドー
パントの上下の層への拡散を抑制する方法がとられてい
る。低温で絶縁膜を形成する代表的な技術として、プラ
ズマＣＶＤ法が挙げられるが、プラズマＣＶＤ法によっ
て形成された絶縁膜は、熱酸化法で形成されたものに比
べて半導体／絶縁体界面の界面準位密度が大きく、耐圧
も低いという欠点がある。また、エピタキシャル成長の
低温化により、良好な結晶性が得られないという問題も
でてくる可能性がある。
キシャル成長やゲート酸化膜形成での熱処理を低温化す
ることにより、キャリア供給層中に含有されているドー
パントの上下の層への拡散を抑制する方法がとられてい
る。低温で絶縁膜を形成する代表的な技術として、プラ
ズマＣＶＤ法が挙げられるが、プラズマＣＶＤ法によっ
て形成された絶縁膜は、熱酸化法で形成されたものに比
べて半導体／絶縁体界面の界面準位密度が大きく、耐圧
も低いという欠点がある。また、エピタキシャル成長の
低温化により、良好な結晶性が得られないという問題も
でてくる可能性がある。
【０００６】一方、熱処理によるドーパントの拡散は、
主に格子間に存在するＳｉとドーパントが格子位置と格
子間位置を互いに移動しながら拡散していく機構による
ものである。特に、この機構で拡散するドーパントとし
ては、Ｂ，Ｐ，Ａｓなどが挙げられる。
主に格子間に存在するＳｉとドーパントが格子位置と格
子間位置を互いに移動しながら拡散していく機構による
ものである。特に、この機構で拡散するドーパントとし
ては、Ｂ，Ｐ，Ａｓなどが挙げられる。
【０００７】そこで本発明は、キャリアの不純物散乱に
よる移動度の低下を避けるために施された、急峻なドー
ピングプロファイルを有するキャリア供給層に含有され
るドーパントの拡散を、結晶成長温度を低温にすること
なく抑制することが可能であり、従来に比べて結晶性を
低下させずにさらにすぐれた電気特性を有する電界効果
型半導体装置およびその製造方法を提供することを主た
る目的とする。
よる移動度の低下を避けるために施された、急峻なドー
ピングプロファイルを有するキャリア供給層に含有され
るドーパントの拡散を、結晶成長温度を低温にすること
なく抑制することが可能であり、従来に比べて結晶性を
低下させずにさらにすぐれた電気特性を有する電界効果
型半導体装置およびその製造方法を提供することを主た
る目的とする。
【０００８】
【課題を解決するための手段】本発明は、上記の目的を
達成するために、キャリアの不純物散乱による移動度の
低下を避けるために施された、急峻なドーピングプロフ
ァイルを有するキャリア供給層に、電気的に中性な不純
物を導入することによってドーパントの拡散を抑制しよ
うとするものである。
達成するために、キャリアの不純物散乱による移動度の
低下を避けるために施された、急峻なドーピングプロフ
ァイルを有するキャリア供給層に、電気的に中性な不純
物を導入することによってドーパントの拡散を抑制しよ
うとするものである。
【０００９】具体的には、本発明のうちの第１の発明の
電界効果型半導体装置は、基板上に形成されたチャネル
層と、キャリアの不純物散乱による移動度の低下を抑制
するキャリア供給層とを有し、前記キャリア供給層中に
ドーパントの拡散を抑制する電気的に中性な元素が含有
されていることを特徴とする構成となっている。
電界効果型半導体装置は、基板上に形成されたチャネル
層と、キャリアの不純物散乱による移動度の低下を抑制
するキャリア供給層とを有し、前記キャリア供給層中に
ドーパントの拡散を抑制する電気的に中性な元素が含有
されていることを特徴とする構成となっている。
【００１０】また本発明のうちの第２の発明の電界効果
型半導体装置は、基板上に形成されたチャネル層と、キ
ャリアの不純物散乱による移動度の低下を抑制するキャ
リア供給層とを有し、少なくとも前記キャリア供給層に
対して前記チャネル層側にドーパントの拡散を抑制する
電気的に中性な元素が含有されている層を設けたことを
特徴とする構成となっている。
型半導体装置は、基板上に形成されたチャネル層と、キ
ャリアの不純物散乱による移動度の低下を抑制するキャ
リア供給層とを有し、少なくとも前記キャリア供給層に
対して前記チャネル層側にドーパントの拡散を抑制する
電気的に中性な元素が含有されている層を設けたことを
特徴とする構成となっている。
【００１１】この構成によれば、キャリア供給層中に含
有されているドーパントが少なくともチャネル層側に拡
散するのを、各層の成長温度を低温にする必要なく防止
することができる。
有されているドーパントが少なくともチャネル層側に拡
散するのを、各層の成長温度を低温にする必要なく防止
することができる。
【００１２】さらに本発明の電界効果型半導体装置の製
造方法は、基板上に形成されたチャネル層と、キャリア
の不純物散乱による移動度の低下を抑制するキャリア供
給層とを有し、前記キャリア供給層をエピタキシャル成
長により、ｐ型またはｎ型のドーパント及び拡散を抑制
する電気的に中性な元素を同時にドーピングすることに
よって形成する工程を有することを特徴とする構成、ま
たは、基板上に形成されたチャネル層と、キャリアの不
純物散乱による移動度の低下を抑制するキャリア供給層
とを有し、少なくとも前記キャリア供給層に対して前記
チャネル層側にエピタキシャル成長により、電気的に中
性な元素を同時にドーピングすることによってドーパン
トの拡散を抑制する層を形成する工程を有することを特
徴とする構成となっている。
造方法は、基板上に形成されたチャネル層と、キャリア
の不純物散乱による移動度の低下を抑制するキャリア供
給層とを有し、前記キャリア供給層をエピタキシャル成
長により、ｐ型またはｎ型のドーパント及び拡散を抑制
する電気的に中性な元素を同時にドーピングすることに
よって形成する工程を有することを特徴とする構成、ま
たは、基板上に形成されたチャネル層と、キャリアの不
純物散乱による移動度の低下を抑制するキャリア供給層
とを有し、少なくとも前記キャリア供給層に対して前記
チャネル層側にエピタキシャル成長により、電気的に中
性な元素を同時にドーピングすることによってドーパン
トの拡散を抑制する層を形成する工程を有することを特
徴とする構成となっている。
【００１３】
【発明の実施の形態】（実施の形態１）以下本発明の実
施の形態１における電界効果型半導体装置について図面
を参照しながら説明する。
施の形態１における電界効果型半導体装置について図面
を参照しながら説明する。
【００１４】図１は、本実施の形態における電解効果型
半導体装置の構成を示す断面図であり、ここでは、電界
効果型半導体装置の一例として、キャリア供給層を有
し、２次元ホールガスをチャネルとして用いたｐチャネ
ル電界効果トランジスタの構造断面図を示す。図１にお
いて、１０１は半導体基板、１０２はバッファ層、１０
３はキャリア供給層、１０４はスペーサ層、１０５はチ
ャネル層、１０６はキャップ層、１０７はゲート酸化
膜、１０８はゲート、１０９はソース・ドレインを示し
ている。本発明の特徴は、キャリア供給層１０３の部分
であり、本発明によればキャリア供給層１０３中にドー
パントの拡散を抑制する電気的に中性な元素が含有され
た構成となっている。
半導体装置の構成を示す断面図であり、ここでは、電界
効果型半導体装置の一例として、キャリア供給層を有
し、２次元ホールガスをチャネルとして用いたｐチャネ
ル電界効果トランジスタの構造断面図を示す。図１にお
いて、１０１は半導体基板、１０２はバッファ層、１０
３はキャリア供給層、１０４はスペーサ層、１０５はチ
ャネル層、１０６はキャップ層、１０７はゲート酸化
膜、１０８はゲート、１０９はソース・ドレインを示し
ている。本発明の特徴は、キャリア供給層１０３の部分
であり、本発明によればキャリア供給層１０３中にドー
パントの拡散を抑制する電気的に中性な元素が含有され
た構成となっている。
【００１５】この構造によれば、詳細については後述す
るが、ゲート酸化膜形成などの熱処理において、キャリ
ア供給層におけるドーパントの拡散を抑制することがで
き、不純物のドーピングプロファイルを崩さずに、電気
特性の優れた電界効果型半導体装置を提供することがで
きる。
るが、ゲート酸化膜形成などの熱処理において、キャリ
ア供給層におけるドーパントの拡散を抑制することがで
き、不純物のドーピングプロファイルを崩さずに、電気
特性の優れた電界効果型半導体装置を提供することがで
きる。
【００１６】そこで次に、図１に示した本実施の形態の
電界効果型半導体装置の製造方法について、図２に示す
製造工程断面図を参照しながら説明する。なお、図２
（ａ）〜（ｄ）はキャリア供給層を有し、２次元ホール
ガスをチャネルとして用いたｐチャネル電界効果トラン
ジスタの製造工程のうち、ゲート酸化膜形成よりも前の
製造工程を示しており、後の製造工程に関しては従来の
工程通りであるため、ここでは説明を省略することとす
る。
電界効果型半導体装置の製造方法について、図２に示す
製造工程断面図を参照しながら説明する。なお、図２
（ａ）〜（ｄ）はキャリア供給層を有し、２次元ホール
ガスをチャネルとして用いたｐチャネル電界効果トラン
ジスタの製造工程のうち、ゲート酸化膜形成よりも前の
製造工程を示しており、後の製造工程に関しては従来の
工程通りであるため、ここでは説明を省略することとす
る。
【００１７】まず、例えばＳｉなどからなる半導体基板
１０１上に例えばＳｉなどからなるバッファ層１０２を
例えばジシランを用いたＵＨＶ−ＣＶＤ法によって基板
温度５５０℃で約１０００ｎｍだけエピタキシャル成長
により形成する。次に、ドーパントの拡散を抑制する電
気的に中性な元素（ここではＣ）を含んだキャリア供給
層１０３として例えば、Ｂ及びＣドープＳｉ層を、例え
ばジシラン、ジボラン、メチルシランを用いたＵＨＶ−
ＣＶＤ法によって基板温度５５０℃で約１０ｎｍだけエ
ピタキシャル成長により形成する（図２（ａ））。な
お、この時ガス分圧を調節することにより、Ｂのドーズ
量を約５×１０18ｃｍ-3〜１×１０20ｃｍ -3、Ｃのドー
ズ量を約１×１０19ｃｍ-3〜１×１０20ｃｍ-3とするの
が望ましい。
１０１上に例えばＳｉなどからなるバッファ層１０２を
例えばジシランを用いたＵＨＶ−ＣＶＤ法によって基板
温度５５０℃で約１０００ｎｍだけエピタキシャル成長
により形成する。次に、ドーパントの拡散を抑制する電
気的に中性な元素（ここではＣ）を含んだキャリア供給
層１０３として例えば、Ｂ及びＣドープＳｉ層を、例え
ばジシラン、ジボラン、メチルシランを用いたＵＨＶ−
ＣＶＤ法によって基板温度５５０℃で約１０ｎｍだけエ
ピタキシャル成長により形成する（図２（ａ））。な
お、この時ガス分圧を調節することにより、Ｂのドーズ
量を約５×１０18ｃｍ-3〜１×１０20ｃｍ -3、Ｃのドー
ズ量を約１×１０19ｃｍ-3〜１×１０20ｃｍ-3とするの
が望ましい。
【００１８】次に、Ｓｉなどからなるスペーサ層１０４
を例えばジシランを用いたＵＨＶ−ＣＶＤ法によって、
基板温度５５０℃で約３ｎｍエピタキシャル成長により
形成する（図２（ｂ））。続いてＳｉ0.7Ｇｅ0.3などか
らなるチャネル層１０５を例えばジシランとモノゲルマ
ンを用いたＵＨＶ−ＣＶＤ法によって基板温度５５０℃
で約５ｎｍエピタキシャル成長により形成する（図２
（ｃ））。
を例えばジシランを用いたＵＨＶ−ＣＶＤ法によって、
基板温度５５０℃で約３ｎｍエピタキシャル成長により
形成する（図２（ｂ））。続いてＳｉ0.7Ｇｅ0.3などか
らなるチャネル層１０５を例えばジシランとモノゲルマ
ンを用いたＵＨＶ−ＣＶＤ法によって基板温度５５０℃
で約５ｎｍエピタキシャル成長により形成する（図２
（ｃ））。
【００１９】その後、Ｓｉなどからなるキャップ層１０
６を例えばジシランを用いたＵＨＶ−ＣＶＤ法によって
基板温度５５０℃で約１０ｎｍエピタキシャル成長によ
り形成する（図２（ｄ））。その後、従来公知の工程に
より電界効果トランジスタを形成する。
６を例えばジシランを用いたＵＨＶ−ＣＶＤ法によって
基板温度５５０℃で約１０ｎｍエピタキシャル成長によ
り形成する（図２（ｄ））。その後、従来公知の工程に
より電界効果トランジスタを形成する。
【００２０】以上のように、本実施の形態によれば、キ
ャリア供給層にドーパントの拡散を抑制する電気的に中
性な元素であるＣを導入することによって、後のゲート
酸化膜形成などの熱処理におけるキャリア供給層のドー
パント拡散を抑制することができる。これにより実効的
なスペーサ層の膜厚減少がなくなり、ホール移動度を従
来の約２倍にすることができ、電気特性の優れた電界効
果型半導体装置を提供することができる。
ャリア供給層にドーパントの拡散を抑制する電気的に中
性な元素であるＣを導入することによって、後のゲート
酸化膜形成などの熱処理におけるキャリア供給層のドー
パント拡散を抑制することができる。これにより実効的
なスペーサ層の膜厚減少がなくなり、ホール移動度を従
来の約２倍にすることができ、電気特性の優れた電界効
果型半導体装置を提供することができる。
【００２１】なお、キャリア供給層中のドーパントの拡
散に基づく実効的なスペーサ層の膜厚減少をなくすため
には、本発明とは異なる手法も考えられる。１つ目は、
キャリア供給層中のドーパントの濃度が拡散しても十分
な量となるように予めかなりの量のドーパントをキャリ
ア供給層に導入する方法、２つ目は、キャリア供給層か
らのドーパントの拡散が生じても十分な厚みを確保でき
る膜厚のスペーサ層を形成する方法である。しかしなが
ら、１つ目の方法では、多量のドーパントをキャリア供
給層に導入することになるため、キャリア供給層そのも
のの結晶性が悪化してしまい、また２つ目の方法では、
スペーサ層として機能する厚みが大きく成り過ぎる場合
があり、キャリア供給層から十分なキャリアを供給でき
なくなってしまう。従って上記の本発明の方法が最も効
果的であると言える。
散に基づく実効的なスペーサ層の膜厚減少をなくすため
には、本発明とは異なる手法も考えられる。１つ目は、
キャリア供給層中のドーパントの濃度が拡散しても十分
な量となるように予めかなりの量のドーパントをキャリ
ア供給層に導入する方法、２つ目は、キャリア供給層か
らのドーパントの拡散が生じても十分な厚みを確保でき
る膜厚のスペーサ層を形成する方法である。しかしなが
ら、１つ目の方法では、多量のドーパントをキャリア供
給層に導入することになるため、キャリア供給層そのも
のの結晶性が悪化してしまい、また２つ目の方法では、
スペーサ層として機能する厚みが大きく成り過ぎる場合
があり、キャリア供給層から十分なキャリアを供給でき
なくなってしまう。従って上記の本発明の方法が最も効
果的であると言える。
【００２２】（実施の形態２）以下本発明実施の形態２
における電界効果型半導体装置について図３に示す製造
工程断面図を参照しながら説明する。本実施の形態が上
記の実施の形態１と異なるのは、実施の形態１ではキャ
リア供給層中のドーパントの拡散を抑制するための電気
的に中性な元素をキャリア供給層に導入したのに対し
て、本実施の形態では、キャリア供給層ではなくキャリ
ア供給層に接して電気的に中性な元素を含有する層を設
けた点である。
における電界効果型半導体装置について図３に示す製造
工程断面図を参照しながら説明する。本実施の形態が上
記の実施の形態１と異なるのは、実施の形態１ではキャ
リア供給層中のドーパントの拡散を抑制するための電気
的に中性な元素をキャリア供給層に導入したのに対し
て、本実施の形態では、キャリア供給層ではなくキャリ
ア供給層に接して電気的に中性な元素を含有する層を設
けた点である。
【００２３】そして本実施の形態における電界効果型半
導体装置は、下記のようにして形成することができる。
導体装置は、下記のようにして形成することができる。
【００２４】まず、上記の実施の形態１と同様にして半
導体基板１０１上に形成した約１０００ｎｍのバッファ
層１０２上に、拡散を抑制する電気的に中性な元素（こ
こではＣ）を含んだ層３０１ａとして、例えばＣドープ
Ｓｉ層を、例えばジシラン、メチルシランを用いたＵＨ
Ｖ−ＣＶＤ法によって基板温度５５０℃で約３ｎｍだけ
エピタキシャル成長により形成する（図３（ａ））。な
お、この時ガス分圧を調節することにより、Ｃのドーズ
量を約１×１０19ｃｍ-3〜１×１０20ｃｍ-3とするのが
望ましい。
導体基板１０１上に形成した約１０００ｎｍのバッファ
層１０２上に、拡散を抑制する電気的に中性な元素（こ
こではＣ）を含んだ層３０１ａとして、例えばＣドープ
Ｓｉ層を、例えばジシラン、メチルシランを用いたＵＨ
Ｖ−ＣＶＤ法によって基板温度５５０℃で約３ｎｍだけ
エピタキシャル成長により形成する（図３（ａ））。な
お、この時ガス分圧を調節することにより、Ｃのドーズ
量を約１×１０19ｃｍ-3〜１×１０20ｃｍ-3とするのが
望ましい。
【００２５】次に、キャリア供給層３０２として、例え
ばＢドープＳｉ層を、例えばジシランを用いたＵＨＶ−
ＣＶＤ法によって基板温度５５０℃で約１０ｎｍエピタ
キシャル成長により形成する（図３（ｂ））。なお、こ
の時ガス分圧を調節することにより、Ｂのドーズ量を約
５×１０18ｃｍ-3〜１×１０20ｃｍ-3とするのが望まし
い。
ばＢドープＳｉ層を、例えばジシランを用いたＵＨＶ−
ＣＶＤ法によって基板温度５５０℃で約１０ｎｍエピタ
キシャル成長により形成する（図３（ｂ））。なお、こ
の時ガス分圧を調節することにより、Ｂのドーズ量を約
５×１０18ｃｍ-3〜１×１０20ｃｍ-3とするのが望まし
い。
【００２６】さらに、拡散を抑制する電気的に中性な元
素を含んだ層３０１ｂとして、例えばＣドープＳｉ層
を、例えばジシラン、メチルシランを用いたＵＨＶ−Ｃ
ＶＤ法によって基板温度５５０℃で約３ｎｍだけエピタ
キシャル成長により形成する（図３（ｃ））。なお、こ
の時ガス分圧を調節することにより、Ｃのドーズ量を約
１×１０19ｃｍ-3〜１×１０20ｃｍ-3とするのが望まし
い。
素を含んだ層３０１ｂとして、例えばＣドープＳｉ層
を、例えばジシラン、メチルシランを用いたＵＨＶ−Ｃ
ＶＤ法によって基板温度５５０℃で約３ｎｍだけエピタ
キシャル成長により形成する（図３（ｃ））。なお、こ
の時ガス分圧を調節することにより、Ｃのドーズ量を約
１×１０19ｃｍ-3〜１×１０20ｃｍ-3とするのが望まし
い。
【００２７】次に、Ｓｉなどからなるスペーサ層１０４
を例えばジシランを用いたＵＨＶ−ＣＶＤ法によって、
基板温度５５０℃で約３ｎｍエピタキシャル成長により
形成する（図３（ｄ））。続いて、上記の実施の形態１
と同様にして、Ｓｉ0.7Ｇｅ0 .3などからなるチャネル層
１０５を例えばジシランとモノゲルマンを用いたＵＨＶ
−ＣＶＤ法によって基板温度５５０℃で約５ｎｍエピタ
キシャル成長により形成する（図３（ｅ））。さらに、
Ｓｉなどからなるキャップ層１０６を例えばジシランを
用いたＵＨＶ−ＣＶＤ法によって基板温度５５０℃で約
１０ｎｍエピタキシャル成長により形成する（図３
（ｆ））。その後、従来公知の工程により電界効果トラ
ンジスタを形成する。
を例えばジシランを用いたＵＨＶ−ＣＶＤ法によって、
基板温度５５０℃で約３ｎｍエピタキシャル成長により
形成する（図３（ｄ））。続いて、上記の実施の形態１
と同様にして、Ｓｉ0.7Ｇｅ0 .3などからなるチャネル層
１０５を例えばジシランとモノゲルマンを用いたＵＨＶ
−ＣＶＤ法によって基板温度５５０℃で約５ｎｍエピタ
キシャル成長により形成する（図３（ｅ））。さらに、
Ｓｉなどからなるキャップ層１０６を例えばジシランを
用いたＵＨＶ−ＣＶＤ法によって基板温度５５０℃で約
１０ｎｍエピタキシャル成長により形成する（図３
（ｆ））。その後、従来公知の工程により電界効果トラ
ンジスタを形成する。
【００２８】以上の構成により、本発明の第２の実施の
形態では、キャリア供給層の上下の層に、ドーパントの
拡散を抑制する電気的に中性な元素を導入することによ
って、後のゲート酸化膜形成などの熱処理における、キ
ャリア供給層のドーパント拡散を抑制することができ
る。これにより実効的なスペーサ層の膜厚減少がなくな
り、ホール移動度を従来の約２倍にすることができ、電
気特性の優れた電界効果型半導体装置を提供することが
できる。
形態では、キャリア供給層の上下の層に、ドーパントの
拡散を抑制する電気的に中性な元素を導入することによ
って、後のゲート酸化膜形成などの熱処理における、キ
ャリア供給層のドーパント拡散を抑制することができ
る。これにより実効的なスペーサ層の膜厚減少がなくな
り、ホール移動度を従来の約２倍にすることができ、電
気特性の優れた電界効果型半導体装置を提供することが
できる。
【００２９】以上本発明の電界効果型半導体装置につい
て、実施の形態とともに説明を行ったが、上記の実施の
形態１及び２において、これらのキャリア供給層を有す
る電界効果トランジスタの形成方法は、ｐチャネルだけ
でなく、ｎチャネルの場合にもＰ、Ａｓなどのｎ型のド
ーパントを適用できることは言うまでもなく、また、拡
散を抑制する電気的に中性な元素としては、Ｃ以外にも
Ｆ、Ｎなどを用いることができる。
て、実施の形態とともに説明を行ったが、上記の実施の
形態１及び２において、これらのキャリア供給層を有す
る電界効果トランジスタの形成方法は、ｐチャネルだけ
でなく、ｎチャネルの場合にもＰ、Ａｓなどのｎ型のド
ーパントを適用できることは言うまでもなく、また、拡
散を抑制する電気的に中性な元素としては、Ｃ以外にも
Ｆ、Ｎなどを用いることができる。
【００３０】また、実施の形態２において、ドーパント
層の上下の層に、拡散を抑制する電気的に中性な元素を
含む層を形成したが、少なくともキャリア供給層に対し
てチャネル層側に形成してやれば効果を得ることができ
る。
層の上下の層に、拡散を抑制する電気的に中性な元素を
含む層を形成したが、少なくともキャリア供給層に対し
てチャネル層側に形成してやれば効果を得ることができ
る。
【００３１】さらに、上記の実施の形態１に示したよう
に、キャリア供給層中に電気的に中性な元素を添加しつ
つ、実施の形態２に示したように電気的に中性な元素を
添加した層を形成してやれば、よりいっそう効果を得る
ことができる。
に、キャリア供給層中に電気的に中性な元素を添加しつ
つ、実施の形態２に示したように電気的に中性な元素を
添加した層を形成してやれば、よりいっそう効果を得る
ことができる。
【００３２】
【発明の効果】以上、本発明の電界効果型半導体装置に
よれば、キャリアの不純物散乱による移動度の低下を避
けるために施されたキャリア供給層、またはキャリア層
の上下に接する層のうちの少なくともキャリア供給層に
対してチャネル層側に接する層がドーパントの拡散を抑
制する電気的に中性な元素を含んでいることにより、後
のゲート酸化膜形成などの熱処理において、キャリア供
給層におけるドーパントの拡散を抑制することができ、
不純物のドーピングプロファイルを崩さずに、電気特性
の優れた電界効果型半導体装置を得ることができる。
よれば、キャリアの不純物散乱による移動度の低下を避
けるために施されたキャリア供給層、またはキャリア層
の上下に接する層のうちの少なくともキャリア供給層に
対してチャネル層側に接する層がドーパントの拡散を抑
制する電気的に中性な元素を含んでいることにより、後
のゲート酸化膜形成などの熱処理において、キャリア供
給層におけるドーパントの拡散を抑制することができ、
不純物のドーピングプロファイルを崩さずに、電気特性
の優れた電界効果型半導体装置を得ることができる。
【図１】本発明の実施の形態１における電界効果型半導
体装置の断面図
体装置の断面図
【図２】本発明の実施の形態１における電界効果型半導
体装置のゲート酸化膜より前の製造工程断面図
体装置のゲート酸化膜より前の製造工程断面図
【図３】本発明の実施の形態２における電界効果型半導
体装置のゲート酸化膜より前の製造工程断面図
体装置のゲート酸化膜より前の製造工程断面図
１０１ 半導体基板 １０２ バッファ層 １０３ ドーパント拡散抑制元素を含むキャリア供給層 １０４ スペーサ層 １０５ チャネル層 １０６ キャップ層 １０７ ゲート酸化膜 １０８ ゲート １０９ ソース・ドレイン ３０１ａ ドーパント拡散抑制層 ３０１ｂ ドーパント拡散抑制層 ３０２ キャリア供給層
───────────────────────────────────────────────────── フロントページの続き (72)発明者 能澤 克弥 大阪府門真市大字門真1006番地 松下電器 産業株式会社内 (72)発明者 齋藤 徹 大阪府門真市大字門真1006番地 松下電器 産業株式会社内 (72)発明者 久保 実 大阪府門真市大字門真1006番地 松下電器 産業株式会社内 Ｆターム(参考） 5F040 DA00 DC01 EM02 FC05 5F102 FA00 GB01 GC01 GD10 GJ03 GK02 GL02 GM07 GQ02 HC01
Claims (8)
- 【請求項１】 基板上に形成されたチャネル層と、キャ
リアの不純物散乱による移動度の低下を抑制するキャリ
ア供給層とを有し、前記キャリア供給層中にドーパント
の拡散を抑制する電気的に中性な元素が含有されている
ことを特徴とする電界効果型半導体装置。 - 【請求項２】 キャリア供給層が、エピタキシャルシリ
コンまたはエピタキシャルシリコンゲルマニウムからな
ることを特徴とする請求項１に記載の電界効果型半導体
装置。 - 【請求項３】 基板上に形成されたチャネル層と、キャ
リアの不純物散乱による移動度の低下を抑制するキャリ
ア供給層とを有し、少なくとも前記キャリア供給層に対
して前記チャネル層側にドーパントの拡散を抑制する電
気的に中性な元素が含有されている層を設けたことを特
徴とする電界効果型半導体装置。 - 【請求項４】 電気的に中性な元素が含有されている層
が、エピタキシャルシリコンまたはエピタキシャルシリ
コンゲルマニウムからなることを特徴とする請求項３に
記載の電界効果型半導体装置。 - 【請求項５】 キャリア供給層に用いるドーパントが
Ｂ、Ｐ、Ａｓの中から選ばれた少なくとも１つであるこ
と特徴とする請求項１〜４いずれかに記載の電界効果型
半導体装置。 - 【請求項６】 ドーパントの拡散を抑制する電気的に中
性な元素が、Ｃ、Ｆ、Ｎの中から選ばれた少なくとも１
つであることを特徴とする請求項１〜４いずれかに記載
の電界効果型半導体装置。 - 【請求項７】 基板上に形成されたチャネル層と、キャ
リアの不純物散乱による移動度の低下を抑制するキャリ
ア供給層とを有する電界効果型半導体装置の製造方法で
あって、前記キャリア供給層をエピタキシャル成長によ
り、ｐ型またはｎ型のドーパント及び拡散を抑制する電
気的に中性な元素を同時にドーピングすることによって
形成する工程を有することを特徴とする電界効果型半導
体装置の製造方法。 - 【請求項８】 基板上に形成されたチャネル層と、キャ
リアの不純物散乱による移動度の低下を抑制するキャリ
ア供給層とを有する電界効果型半導体装置の製造方法で
あって、少なくとも前記キャリア供給層に対して前記チ
ャネル層側にエピタキシャル成長により、電気的に中性
な元素を同時にドーピングすることによってドーパント
の拡散を抑制する層を形成する工程を有することを特徴
とする電界効果型半導体装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP24935998A JP4096416B2 (ja) | 1998-09-03 | 1998-09-03 | 電界効果型半導体装置およびその製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP24935998A JP4096416B2 (ja) | 1998-09-03 | 1998-09-03 | 電界効果型半導体装置およびその製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2000077654A true JP2000077654A (ja) | 2000-03-14 |
| JP4096416B2 JP4096416B2 (ja) | 2008-06-04 |
Family
ID=17191860
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP24935998A Expired - Fee Related JP4096416B2 (ja) | 1998-09-03 | 1998-09-03 | 電界効果型半導体装置およびその製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP4096416B2 (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2009158853A (ja) * | 2007-12-27 | 2009-07-16 | Toshiba Corp | 半導体装置 |
| JP2009267021A (ja) * | 2008-04-24 | 2009-11-12 | Toshiba Corp | 半導体装置及びその製造方法 |
| JP2010171174A (ja) * | 2009-01-22 | 2010-08-05 | Toshiba Corp | 半導体装置 |
-
1998
- 1998-09-03 JP JP24935998A patent/JP4096416B2/ja not_active Expired - Fee Related
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2009158853A (ja) * | 2007-12-27 | 2009-07-16 | Toshiba Corp | 半導体装置 |
| US7985985B2 (en) | 2007-12-27 | 2011-07-26 | Kabushiki Kaisha Toshiba | Semiconductor device and method of fabricating the same |
| JP2009267021A (ja) * | 2008-04-24 | 2009-11-12 | Toshiba Corp | 半導体装置及びその製造方法 |
| JP2010171174A (ja) * | 2009-01-22 | 2010-08-05 | Toshiba Corp | 半導体装置 |
Also Published As
| Publication number | Publication date |
|---|---|
| JP4096416B2 (ja) | 2008-06-04 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7491988B2 (en) | Transistors with increased mobility in the channel zone and method of fabrication | |
| JP3592981B2 (ja) | 半導体装置及びその製造方法 | |
| JP4723061B2 (ja) | Ｍｏｓトランジスタ及びその製造方法 | |
| JP4123636B2 (ja) | 炭化珪素半導体装置及びその製造方法 | |
| US7402872B2 (en) | Method for forming an integrated circuit | |
| US8368127B2 (en) | Method of fabricating a silicon tunneling field effect transistor (TFET) with high drive current | |
| US6319799B1 (en) | High mobility heterojunction transistor and method | |
| JP2907128B2 (ja) | 電界効果型トランジスタ及びその製造方法 | |
| US20060068553A1 (en) | Method for forming a semiconductor device having a strained channel and a heterojunction source/drain | |
| US20080272395A1 (en) | Enhanced hole mobility p-type jfet and fabrication method therefor | |
| JP2008034650A (ja) | 半導体装置及びその製造方法 | |
| JP2004087671A (ja) | 半導体装置およびその製造方法 | |
| JP2007519223A5 (ja) | ||
| JP2001217433A (ja) | 埋め込みシリコンゲルマニウム層をもつｃｍｏｓ集積回路素子及び基板とその製造方法 | |
| US7141477B2 (en) | Semiconductor device and method for fabricating the same | |
| JP2701762B2 (ja) | 半導体装置及びその製造方法 | |
| WO2007034553A1 (ja) | 半導体装置およびその製造方法 | |
| JP4842527B2 (ja) | 半導体装置の製造方法 | |
| JP2018206872A (ja) | 半導体装置 | |
| JP2000031481A (ja) | 半導体装置およびその製造方法 | |
| JP2003309262A (ja) | 炭化珪素半導体装置およびその製造方法 | |
| JP2010129628A (ja) | 炭化珪素半導体装置の製造方法 | |
| US10439037B2 (en) | Method for manufacturing compound semiconductor device including p-type impurity layer | |
| JP4096416B2 (ja) | 電界効果型半導体装置およびその製造方法 | |
| JP3415340B2 (ja) | 炭化珪素半導体装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20050517 |
|
| RD01 | Notification of change of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7421 Effective date: 20050614 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20071214 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20071225 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20080128 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20080219 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20080303 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110321 Year of fee payment: 3 |
|
| LAPS | Cancellation because of no payment of annual fees |