JP2000077694A - 光起電力素子および太陽電池モジュ―ル - Google Patents

Abstract

(57)【要約】 【課題】 アモルファス半導体特有の光劣化現象（ステ
ブラー・ロンスキー効果）を避けつつ、効率よく光を吸
収し、かつ電気特性（移動度μ、寿命τ）等の良好な光
起電力素子を可能とする。 【解決手段】 基板１０１上に、ｎ型またはｐ型の第１
の導電型半導体層１０３、ｉ型の真性半導体層１０８、
およびｐ型またはｎ型の第２の導電型半導体層１０５と
を順次積層した光起電力素子であって、ｉ型層１０８
が、８００ｎｍにおける吸収係数の異なる第１の微結晶
シリコン系半導体層１０３と第２の微結晶シリコン系半
導体層１０４とを組にしたものを１単位１０７として、
少なくとも２単位含んでいる。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、ｐｉｎ型半導体層
のｉ型層として、光の吸収係数の異なる微結晶半導体層
を有する光起電力素子、およびかかる光起電力素子を複
数接続した太陽電池モジュールに関する。

【０００２】

【従来の技術】光を電気エネルギーに変換する光起電力
素子は、太陽電池として、電卓、腕時計などの民生用の
小電力用電源に広く応用されており、将来、石油、石炭
などのいわゆる化石燃料の代替用電力として実用化が注
目されている。また、センサーとして、Ｆａｘ、スキャ
ナー等に用いられている。

【０００３】光起電力素子は、半導体のｐｎ接合やショ
ットキー接合などの光起電力を用いた素子で、シリコン
などの半導体が光を吸収して、電子と正孔の光キャリヤ
ーを生成し、該光キャリヤーをｐｎ接合部の内部電界に
よりドリフトさせ、外部に取り出すものである。

【０００４】従来、最も一般的に用いられてきた光起電
力素子は、単結晶シリコンを材料に用いたものであっ
た。このような光起電力素子の作製は、ほぼ半導体プロ
セスを用いることにより行われている。具体的には、Ｃ
Ｚ法などの結晶成長法によりｐ型、あるいはｎ型に価電
子制御したシリコンの単結晶を作製し、該単結晶をスラ
イスして約３００μｍの厚みのシリコンウエハーを作製
する。さらに、ウエハーの導電型と反対の導電型となる
ように、価電子制御剤を拡散させるなどの適当な手段に
より、異種の導電型の層を形成してｐｎ接合を作製する
ものである。

【０００５】ところで、このような単結晶シリコンを用
いた光起電力素子は、シリコンウエハーの作製コストが
高くつくことや、プロセスコストが高くなる半導体プロ
セスを用いているため、生産コストが増大している。し
たがって、単位発電量あたりの生産コストが既存の発電
方法に比べて割高になってしまい、これを電力用に使用
可能なレベルにまで下げることは困難であると考えられ
ている。

【０００６】そこで、光起電力素子の電力用としての実
用化を進めるにあたって、低コスト化および大面積化が
重要な技術的課題であると認識され、コストの安い材
料、変換効率の高い材料などの材料の探求が行なわれて
きた。

【０００７】このような光起電力素子の材料としては、
非晶質シリコン、非晶質シリコンゲルマニウム、非晶質
炭化珪素などのテトラヘドラル系の非晶質半導体、多結
晶半導体、あるいはＣｄＳ，Ｃｕ₂ ＳなどのＩＩ−ＶＩ
族やＧａＡｓ、ＧａＡｌＡｓなどのＩＩＩ−Ｖ族の化合
物半導体等が挙げられる。とりわけ、非晶質半導体や多
結晶半導体を光起電力発生層に用いた薄膜光起電力素子
は、単結晶シリコンを用いた光起電力素子に比較して大
面積の膜が作製できることや、膜厚が薄くて済むこと、
任意の支持基板材料に堆積できることなどの長所があり
有望視されている。

【０００８】しかしながら、上記の薄膜光起電力素子
は、単結晶シリコンを用いた光起電力素子なみの光起電
力効率（光電変換効率）は得られておらず、電力用素子
として実用化するためには、光起電力効率の向上と信頼
性の向上が検討課題となっていた。

【０００９】最近、微結晶質シリコンをキャリア発生層
として用いた太陽電池としてＡ．Ｓｈａｈ，ｅｔ．ａ
ｌ，２３ｔｈ ＩＥＥＥ Ｐｈｏｔｏｖｏｌｔａｉｃ
Ｓｐｅｃｉａｌｉｓｔ Ｃｏｎｆ，（１９９３）ｐ８３
９に技術が開示されている。このような太陽電池はアモ
ルファス半導体特有の光劣化現象（ステブラー・ロンス
キー効果）は見られないと報告されている。

【００１０】一方、異なる複数種類の半導体物質を約数
十Å程度の厚さずつ交互に積層してなる超格子構造の半
導体装置として、特開平８−１７２２０８号公報にアモ
ルファスと結晶質構造の単結晶や軸配向多結晶の積層に
ついて開示されている。

【００１１】また、特公平７−３８４５３号公報には、
微結晶シリコンとアモルファスシリコンの繰り返し積層
について開示されている。

【００１２】

【発明が解決しようとする課題】Ａ．Ｓｈａｈ，ｅｔ．
ａｌ，２３ｔｈ ＩＥＥＥ Ｐｈｏｔｏｖｏｌｔａｉｃ
Ｓｐｅｃｉａｌｉｓｔ Ｃｏｎｆ．（１９９３）ｐ８３
９に報告されている太陽電池は、結晶系シリコン太陽電
池よりも変換効率が低い。また、堆積速度が低いという
ことが挙げられる。

【００１３】一般的に、微結晶シリコン膜はＲＦグロー
放電を用いて作製されるが、こうした微結晶シリコン膜
では、結晶質シリコンと同様に間接光学端を有している
ため光吸収が小さく、５μｍ程度の膜厚が必要となり、
作製に多大な時間を要する。

【００１４】また、上記のＡ．Ｓｈａｈ，ｅｔ．ａｌ，
２３ｔｈ ＩＥＥＥ Ｐｈｏｔｏｖｏｌｔａｉｃ Ｓｐ
ｅｃｉａｌｉｓｔ Ｃｏｎｆ．（１９９３）ｐ８３９は
７０ＭＨｚの周波数を用いているが、膜厚は〜３μｍ
で、かつ堆積速度はほぼ１Å／ｓｅｃであって、なお、
膜堆積には長い時間を要する。

【００１５】特開平８−１７２２０８号公報や特公平７
−３８４５３号公報に開示されている技術はアモルファ
ス半導体と単結晶や多結晶、微結晶の積層であって、い
ずれもアモルファス半導体を用いているため、アモルフ
ァス半導体特有の光劣化現象（ステブラー・ロンスキー
効果）は避けられない。

【００１６】本発明は、アモルファス半導体特有の光劣
化現象（ステブラー・ロンスキー効果）を避けつつ、効
率よく光を吸収し、かつ電気特性（移動度μ、寿命τ）
等の良好な光起電力素子、およびこれを利用した太陽電
池モジュールを提供することを目的とする。

【００１７】

【課題を解決するための手段】上記の目的を達成すべ
く、本発明の光起電力素子は、基板上に、ｎ型またはｐ
型の第１の導電型半導体層、真性半導体層（ｉ型半導体
層）、およびｐ型またはｎ型の第２の導電型半導体層と
を順次積層した光起電力素子において、前記真性半導体
層が、８００ｎｍにおける吸収係数が互いに異なる第１
の微結晶シリコン系半導体層と第２の微結晶シリコン系
半導体層とを組にしたものを１単位として、当該単位を
少なくとも２単位含んでいるものである。

【００１８】ここで、第１の微結晶シリコン系半導体層
と第２の微結晶シリコン系半導体層とが、柱状晶構造で
あることが好ましい。

【００１９】さらに、第１の微結晶シリコン系半導体の
平均粒径が、第２の微結晶シリコン系半導体の平均粒径
と異なることが好ましい。

【００２０】より好ましくは、第１の微結晶シリコン系
半導体層と第２の微結晶シリコン系半導体層の平均粒径
が、３ｎｍ〜２００ｎｍの範囲にあるものである。

【００２１】また、第１の微結晶シリコン系半導体の結
晶体積率が、第２の微結晶シリコン系半導体の結晶体積
率と異なることが好ましい。

【００２２】より好ましくは、第１の微結晶シリコン系
半導体層と第２の微結晶シリコン系半導体層の結晶体積
率が、３０％〜９９％の範囲にあるものである。

【００２３】さらに、第１の微結晶シリコン系半導体の
水素含有量が、第２の微結晶シリコン系半導体の水素含
有量と異なることが好ましい。

【００２４】より好ましくは、第１の微結晶シリコン系
半導体層と第２の微結晶シリコン系半導体層との水素含
有量が、１ａｔｏｍ％〜４０ａｔｏｍ％の範囲にあるも
のである。

【００２５】上記の第１の導電型半導体層は、少なくと
も１層の微結晶質シリコン系半導体を含んでいることが
好ましい。

【００２６】上記の第２の導電型半導体層は、少なくと
も１層の微結晶シリコン系半導体を含んでいることが好
ましい。

【００２７】また、第１の導電型半導体層が、アモルフ
ァスシリコン系半導体層と、少なくとも１層の微結晶シ
リコン系半導体とを積層してなることが好ましい。

【００２８】さらに、第２の導電型半導体層が、アモル
ファスシリコン系半導体層と、少なくとも１層の微結晶
シリコン系半導体とを積層してなることが好ましい。

【００２９】そして、ｉ型層とｐ型層との間に、ｉ型の
アモルファスシリコン系半導体層を有することが好まし
い。

【００３０】より好ましくは、アモルファスシリコン系
半導体層の層厚が、５ｎｍ〜３０ｎｍの範囲にあるもの
である。

【００３１】さらに好ましくは、アモルファスシリコン
系半導体層の層厚が、１０ｎｍ〜２０ｎｍの範囲にある
ものである。

【００３２】また、これらのいずれかの光起電力素子
と、ｉ型層としてアモルファスシリコン系半導体を有す
るｐｉｎ型光起電力素子とを積層することが好ましい。

【００３３】一方、本発明の太陽電池モジュールは、上
記のいずれかの光起電力素子を屋根材として形成したも
のである。

【００３４】また、本発明の太陽電池モジュールは、こ
れらのいずれかの光起電力素子と電力変換手段とを接続
してなるものである。

【００３５】

【発明の実施の形態】上記のように、本発明は新規な光
起電力素子および太陽電池モジュールに係るものであ
り、以下に各発明の構成および作用を説明する。

【００３６】１）本発明の光起電力素子は、ｉ型半導体
層が、８００ｎｍにおける吸収係数が互いに異なる第１
の微結晶シリコン系半導体層と第２の微結晶シリコン系
半導体層とを組にしたものを１単位として、当該単位を
少なくとも２単位含んでいる。

【００３７】微結晶半導体はその構造において、数十か
ら数百Åの粒径を有する結晶部分と無秩序な部分からな
ると考えられ、結晶粒外周部および無秩序な部分に、水
素またはハロゲン等を含んでいる。微視的に見ると、そ
の結晶粒部分はその粒径が数十から数百Åであるので、
量子サイズ効果（結晶サイズと電子の波動関数の広がり
とが近くなってくるので、結晶粒の外側の影響を受け
る）や、サイズが小さくなると結晶内部より粒界の割合
が増えるので、結晶粒界を修飾している元素（この場
合、主に水素またはハロゲン）による影響が大きくなっ
てくる。

【００３８】図３に吸収係数の光エネルギー依存性を示
す。図３には、一般的なアモルファスシリコン半導体
（ａ−Ｓｉ：Ｈ）、単結晶シリコン半導体（ｃ−Ｓ
ｉ）、異なる作製方法で作製した２種類の微結晶シリコ
ン半導体（μｃ−Ｓｉ：Ｈ）の吸収係数の光エネルギー
依存性を示している。単結晶シリコン半導体は、禁制帯
幅１．１ｅＶの間接遷移半導体であるので、１．１ｅＶ
付近から、吸収が立ち上がり、なだらかである。一方、
アモルファスシリコン半導体は、禁制帯幅約１．７ｅＶ
で構造乱れに起因して、フォノンを介在せずとも吸収が
起こるので、大きな吸収係数となる。

【００３９】ここで、微結晶シリコン半導体は結晶部分
と無秩序な部分を含んでおり、また、結晶粒界を修飾し
ている元素によっても影響を受け、内部構造の違いによ
り、吸収係数が異なる。図３に示した、μｃ−Ｓｉ：Ｈ
、μｃ−Ｓｉ：Ｈはいずれも、微結晶シリコン半導
体であるが、作製方法を変えて作ったものであり、内部
構造の違いを反映して、その吸収係数の光エネルギー依
存性は異なった物となっている。このように、微結晶シ
リコン半導体では、吸収係数の光エネルギー依存性を変
えることができる。

【００４０】微結晶シリコン半導体の電気的特性は、結
晶部分および無秩序な部分自体の欠陥の発生具合にもよ
るが、結晶部分と無秩序な部分の存在比と結晶粒界の水
素による修飾の具合によって大きく変わる。

【００４１】一方、シリコンを主体とする合金組成、ま
たは微結晶の構造の違いによる吸収係数の違う微結晶シ
リコン系半導体層を積層することによって、良好な電気
特性を維持しながら、短波から長波までの光に対して感
度を得ることができる。また、微結晶シリコン系半導体
層の吸収係数の組み合わせと膜厚を適宜調節することに
よって、最適に調整できる。その結果、光劣化現象が少
なく、高効率な光起電力素子を提供することができる。

【００４２】また、本発明の光起電力素子は、光キャリ
アを発生する層（ｉ型半導体層）が微結晶半導体ででき
ているので、従来、多結晶のものでは不可能であった折
り曲げ加工が可能になる。さらに、本発明のような構造
では、同一の厚さであれば光電変換効率を向上させるこ
とができ、多層構造であるので応力が発生しにくく、折
り曲げ加工に強くなる。またさらに、従来の単一のｉ型
層のものよりも効率を落とさず、薄くすることができ、
さらに応力が発生しにくく、折り曲げ加工に強くなる。

【００４３】２）本発明において好ましくは、ｉ型層を
構成する第１の微結晶シリコン系半導体層と第２微結晶
シリコン系半導体層とが、柱状晶構造である。これによ
り、キャリアの走行方向に対してグレインバウンダリー
が少なくなり、より良好な特性が得られる。

【００４４】３）本発明において好ましくは、ｉ型層を
構成する第１の微結晶シリコン系半導体の平均粒径が第
２の微結晶シリコン系半導体の平均粒径と異なる。

【００４５】微視的に見ると、その結晶粒部分はその粒
径が数十から数百Åであるので、量子サイズ効果（結晶
サイズと電子の波動関数の広がりとが近くなってくるの
で、結晶粒の外側の影響を受ける）や、サイズが小さく
なると結晶内部より粒界の割合が増えるので、結晶粒界
を修飾している元素（この場合、主に水素またはハロゲ
ン）による影響が大きくなってくる。

【００４６】いずれも、微結晶シリコン系半導体である
場合は、光学的には直接遷移型のアモルファスシリコン
系半導体に近くなると考えられ、吸収係数が間接遷移型
の結晶シリコン系半導体よりも大きくなる。平均粒径の
違いによって、吸収係数の違いが現れるが、さらにその
バンドプロファイルが異なる。

【００４７】微結晶は、単結晶のようにＫ空間における
バンド構造を正確に記述できないが、微視的には、量子
サイズ効果や周辺部の影響を受けた結晶部と無秩序な部
分のバンド構造を持つと考えられる。微結晶シリコン系
半導体中に発生したキャリヤーは、主に、（電子または
正孔からみて）結晶部部分のエネルギー的に低い部分に
多く分布する。この部分は結晶であるがゆえに、その移
動度μ、並びに寿命τは、アモルファスに比べて大き
く、平均結晶粒径はその電気特性に影響を与える。した
がって、平均粒径の違うものを組み合わせることによっ
て、より効率の高い光起電力素子を得ることができる。

【００４８】なお、第１の微結晶シリコン系半導体層と
第２の微結晶シリコン系半導体層との平均粒径は、３ｎ
ｍ〜２００ｎｍの範囲にあることが好ましい。

【００４９】４）本発明において好ましくは、第１の微
結晶シリコン系半導体の結晶体積率が第２の微結晶シリ
コン系半導体の結晶体積率と異なる。

【００５０】結晶体積率が小さくなれば、無秩序な部分
が増えて、見かけ上のバンドギャップが広くなり、太陽
電池に用いた場合、開放電圧が高くなる。一方、結晶体
積率の小さい膜は、アモルファスシリコン系半導体膜よ
りも小さいが、光劣化現象が観測される。したがって、
結晶体積率が大きい膜と小さい膜を組み合わせることに
よって、光劣化現象がほとんど観測されず開放電圧が高
い光起電力素子を得ることができる。

【００５１】なお、第１の微結晶シリコン系半導体層と
第２の微結晶シリコン系半導体層の結晶体積率は、３０
％〜９９％の範囲にあることが好ましい。

【００５２】５）本発明において好ましくは、ｉ型層を
構成する第１の微結晶シリコン系半導体の水素含有量が
第２の微結晶シリコン系半導体の水素含有量と異なる。

【００５３】水素含有量の違いによって膜の応力が異な
り、水素含有量の異なる膜を積層することにより、全体
として応力を緩和でき、厚く膜をつけても膜はがれなど
を防ぐことができる。

【００５４】なお、第１の微結晶シリコン系半導体層と
第２の微結晶シリコン系半導体層との水素含有量が、１
ａｔｏｍ％〜４０ａｔｏｍ％の範囲にあることが好まし
い。

【００５５】６）本発明において好ましくは、第１の導
電型半導体層が、少なくとも１層の微結晶シリコン系半
導体層を含んでいる。

【００５６】こうすることによって、容易に複数の性質
を併せ持つことができる。ドーピング量を上げて導電率
を挙げようとすると、一般的に平均粒径および結晶体積
率が下がってしまい、この上に堆積するｉ型層の平均粒
径、結晶体積率も影響を受け下がってしまう。したがっ
て、導電率の高い導電型半導体層と結晶粒径ならびに結
晶体積率が高い導電型半導体層を組み合わせることによ
って効率の高い光起電力素子ができる。

【００５７】７）本発明において好ましくは、第２の導
電型半導体層が、少なくとも１層の微結晶シリコン系半
導体層を含んでいる。こうすることによって、容易に複
数の性質を併せ持つことができる。導電率が高くて結晶
体積率の小さい微結晶半導体層と吸収係数の小さい微結
晶半導体層（つまり透過率の高い）とを組み合わせるこ
とによって、開放電圧が大きくて、なおかつ、短絡光電
流の取れる光起電力素子ができる。

【００５８】８）本発明において好ましくは、第１の導
電型半導体層が、アモルファスシリコン系半導体層と少
なくとも１層の微結晶シリコン系半導体を順次積層して
なる。

【００５９】下地となる基板との界面がアモルファスシ
リコン系半導体を用いると、微結晶シリコン系半導体よ
りも界面準位が減って、より効率の高い光起電力素子が
できる。

【００６０】９）本発明において好ましくは、第２の導
電型半導体層が、アモルファスシリコン系半導体層と少
なくとも１層の微結晶シリコン系半導体とを順次積層し
てなる。

【００６１】ｉ型層との界面にアモルファスシリコン系
半導体層を用いることによって、界面の不整合の問題を
軽減でき、アモルファスシリコン系半導体がバンドギャ
ップが大きいので開放電圧が大きくなり、より効率の高
い光半導体素子ができる。

【００６２】１０）本発明において好ましくは、ｉ型層
とｐ型層との間に、ｉ型のアモルファスシリコン系半導
体層を有する。ｉ型層とｐ型層との間にアモルファスシ
リコン系半導体層を設けることで、さらに開放電圧を大
きくでき、より変換効率の高い光起電力素子ができる。

【００６３】なお、このｉ型のアモルファスシリコン系
半導体層の層厚は、５ｎｍ〜３０ｎｍの範囲にあること
が好ましい。さらに、１０ｎｍ〜２０ｎｍの範囲にある
ことがより好ましい。

【００６４】１１）本発明のｐｉｎ型の光起電力素子と
アモルファスシリコン系半導体をｉ型層に用いたｐｉｎ
型の光起電力素子を積層することにより、従来よりも光
劣化が小さく、変換効率が高く、長期間安定で、なおか
つ加工性の良い光電変換素子とすることができる。

【００６５】１２）本発明の太陽電池モジュールは、上
記本発明の光起電力素子を屋根材として形成したもので
ある。こうした構成をとることで、変換効率が高く、か
つ折り曲げ可能な光起電力素子を一体化した屋根材を作
製することができ、意匠性に優れる屋根を施工すること
ができる。

【００６６】１３）また、本発明の太陽電池モジュール
は、上記本発明の光起電力素子と電力変換手段とを接続
してなる。このような構成とすることによって、変換効
率の高い光起電力素子を比較的自由に接続でき、かつ容
易に発電装置等の太陽電池モジュールを形成できる。

【００６７】以下に、本発明の光起電力素子の一実施形
態を添付図面に基づいて詳細に説明するが、本発明は当
該実施形態に限定されるものではない。

【００６８】図１は、本発明の光起電力素子の第１の形
態を模式的に示す概略図であり、図２は、本発明の光起
電力素子の第２の形態を模式的に示す概略図である。図
１は基板１０１側から光入射させる形態であり、図２は
基板２０１の反対側から光入射させる形態である。各層
について詳しく説明する。

【００６９】（基板）半導体層１０３〜１０６、２０３
〜２０６は、高々１μｍ程度の薄膜であるため、適当な
支持基板１０１、２０１上に堆積される。基板１０１、
２０１としては、単結晶もしくは非単結晶のものであっ
てもよく、また導電性のものであっても、電気絶縁性の
ものであってもよい。さらに、基板２０１は、透光性の
ものであっても、非透光性のものであってもよいが、変
形、歪みが少なく、所望の強度を有するものであること
が好ましい。尚、図１の基板１０１は透光性のものであ
る必要がある。

【００７０】具体的には、Ｆｅ、Ｎｉ、Ｃｒ、Ａｌ、Ｍ
ｏ、Ａｕ、Ｎｂ、Ｔａ、Ｖ、Ｔｉ、Ｐｔ、Ｐｂ等の金
属、またはこれらの合金、例えば真鍮、ステンレス鋼等
の薄板、その複合体、またはポリエステル、ポリエチレ
ン、ポリカーボネート、セルロースアセテート、ポリプ
ロピレン、ポリ塩化ビニル、ポリ塩化ビニリデン、ポリ
スチレン、ポリアミド、ポリイミド、ポリエーテルサル
ホン、エポキシ等の耐熱性合成樹脂のフィルムもしくは
シート、またはこれらとガラスファイバー、カーボンフ
ァイバー、ホウ素ファイバー、金属繊維等との複合体、
またはこれらの金属の薄板、樹脂シート等の表面に異種
材質の金属薄膜および／またはＳｉＯ₂ 、Ｓｉ₃ Ｎ₄ 、
Ａｌ₂ Ｏ₃ ，ＡｌＮ等の絶縁性薄膜をスパッタリング
法、蒸着法、鍍金法等により表面コーティング処理を行
ったもの、またはガラス、セラミックスなどが基板とし
て用いられる。

【００７１】支持基板が、金属等の電気導電性である場
合には直接電流取り出し用の電極としても良いし、合成
樹脂等の電気絶縁性である場合には堆積膜の形成される
側の表面に、Ａｌ、Ａｇ、Ｐｔ、Ａｕ、Ｎｉ、Ｔｉ、Ｍ
ｏ、Ｗ、Ｆｅ、Ｖ、Ｃｒ、Ｃｕ、ステンレス鋼、真鍮、
ニクロム、ＳｎＯ₂ 、Ｉｎ₂ Ｏ₃ 、ＺｎＯ、ＩＴＯ等の
いわゆる金属単体または合金、および透明導電性酸化物
（ＴＣＯ）を鍍金法、蒸着法、スパッタリング法等の方
法で予め表面処理して電流取り出し用の電極を形成して
おくことが好ましい。

【００７２】勿論、支持基板が金属等の電気導電性のも
のであっても、長波長光の支持基板表面上での反射率を
向上させたり、支持基板材質と堆積膜との間での構成元
素の相互拡散を防止する等の目的で、異種の金属薄膜等
を支持基板上の堆積膜が形成される側に設けても良い。
また、支持基板が比較的透明であって、基板側から光入
射を行う層構成の光電変換素子とする場合には、透明導
電性酸化物や金属薄膜等の導電性薄膜を予め堆積形成し
ておくことが好ましい。

【００７３】これらの材料を支持基板として使用するに
は、シート状、あるいは帯状のシートを円筒体に巻き付
けたロール状であることが好ましい。基体上に薄膜を形
成して支持基板とする場合、薄膜形成方法としては真空
蒸着法、スパッタリング法、スクリーン印刷法、ディッ
ピング法、プラズマＣＶＤ法などで形成する。

【００７４】支持基板表面の平滑性は、表面粗さＲａが
５．０μｍ以下のものがよい。また、凹凸を形成するた
めに、ＨＮＯ₃ 、ＨＦ、ＨＣｌ、Ｈ₂ ＳＯ₄ などの酸性
溶液を用いて支持基板表面を適度にエッチングしてもよ
い。

【００７５】支持基板の厚さは、柔軟性が要求される場
合には支持体としての機能が十分発揮される範囲で可能
な限り薄くすることができる。しかしながら、支持体の
製造上および取扱い上、機械的強度等の点から、通常は
１０μｍ以上とされる。

【００７６】（裏面反射層）裏面反射層１０９、２０９
は、半導体層１０３〜１０６、２０３〜２０６で吸収し
きれなかった長波長光を再び半導体層１０３〜１０６、
２０３〜２０６に反射して、半導体層内の光路長を延ば
して半導体層の光吸収を増大させ、光起電力素子の短絡
電流（Ｊ_sc）を増大させる。

【００７７】裏面反射層１０９、２０９の材料として
は、金、銀、銅、アルミニウム、マグネシウム、ニッケ
ル、鉄、クロム、モリブデン、タングステン、チタン、
コバルト、タンタル、ニオブ、ジルコニウム等の金属、
または銅アルミニウム、銅マグネシウム、ステンレス鋼
等の合金が挙げられる。なかでも、アルミ二ウム、マグ
ネシウム、銅、銀、金などの反射率の高い金属、および
これらの合金が特に好ましい。

【００７８】裏面反射層１０９、２０９の表面は、平滑
なものでも、凹凸のあるものでもよい。平滑な表面性を
有する場合には反射率が下がらない程度に限りなく薄く
することが望ましく、内部応力が著しく大きく膜はがれ
が発生する場合には膜厚を調整することが好ましい。ま
た、凹凸がある表面を形成する場合には、膜形成を行な
う際に、形成温度を１５０℃以上５００℃以下にするこ
とが望ましく、所望の凹凸形状になるように膜厚を調整
することが好ましい。

【００７９】裏面反射層１０９、２０９の形成には、Ｅ
Ｂ蒸着、スパッタ蒸着などの各種蒸着法、各種ＣＶＤ
法、めっき法、印刷法などが用いられる。また、ロール
・ツー・ロール方式で形成することもできる。

【００８０】（透明導電層）さらに、裏面反射層１０
９、２０９と半導体層１０３〜１０６、２０３〜２０６
との間には、ＺｎＯ、ＳｎＯ₂ 、Ｉｎ₂ Ｏ₃ 、ＩＴＯ、
ＴｉＯ₂ 、ＣｄＯ、Ｃｄ₂ ＳｎＯ₄ 、Ｂｉ₂ Ｏ₃ 、Ｍｏ
Ｏ₃ 、Ｎａ_x ＷＯ₃ 等からなる透明導電層１０２、２０
２を形成することが好ましい。

【００８１】透明導電層１０２、２０２の形成方法とし
ては、真空蒸着法、スパッタリング法、ＣＶＤ法、スプ
レー法、スピンオン法、電析法、ディッピング法等が適
した方法として挙げられる。

【００８２】また、透明導電層１０２、２０２の層厚
は、その屈折率により最適な層厚は異なるが、好ましい
層厚の範囲としては５０ｎｍ〜１０μｍが挙げられる。
さらに、透明導電層１０２、２０２をテクスチャー化す
るためには、これを形成する際の基板温度を２００℃以
上に上げるのが好ましい。

【００８３】（半導体層）本発明に用いられる半導体層
の材料としては、シリコン、またはシリコンを主たる材
料とする合金が用いられる。

【００８４】また、以上の半導体材料の中で、本発明の
光起電力素子に特に好適に用いられる半導体材料として
は、ａ−Ｓｉ：Ｈ（水素化非晶質シリコンの略記）、ａ
−Ｓｉ：Ｆ、ａ−Ｓｉ：Ｈ：Ｆ、ａ−ＳｉＧｅ：Ｈ、ａ
−ＳｉＧｅ：Ｆ、ａ−ＳｉＧｅ：Ｈ：Ｆ、ａ−ＳｉＣ：
Ｈ、ａ−ＳｉＣ：Ｆ、ａ−ＳｉＣ：Ｈ：Ｆ等のＩＶ族お
よびＩＶ族合金系非晶質半導体材料、μｃ−Ｓｉ：Ｈ
（水素化微結晶シリコンの略記）、μｃ−Ｓｉ：Ｆ、μ
ｃ−Ｓｉ：Ｈ：Ｆ、μｃ−ＳｉＧｅ：Ｈ、μｃ−ＳｉＧ
ｅ：Ｆ、μｃ−ＳｉＧｅ：Ｈ：Ｆ、μｃ−ＳｉＣ：Ｈ、
μｃ−ＳｉＣ：Ｆ、μｃ−ＳｉＣ：Ｈ：Ｆ等のＩＶ族お
よびＩＶ族合金系微結晶半導体材料が挙げられる。

【００８５】また、半導体層は価電子制御および禁制帯
幅制御を行うことができる。具体的には、半導体層を形
成する際に価電子制御剤もしくは禁制帯幅制御剤となる
元素を含む原料化合物を単独で、または堆積膜形成用原
料ガスもしくは希釈ガスに混合して成膜空間内に導入し
てやれば良い。

【００８６】また、半導体層は、少なくともその一部
に、価電子制御によって、ｐ型にドーピングされた領域
およびｎ型にドーピングされた領域に有し、少なくとも
一組のｐｉｎ接合が形成されている。そして、ｐｉｎ接
合を複数積層することにより、いわゆるスタックセルの
構成になる。

【００８７】さらに、半導体層は、マイクロ波プラズマ
ＣＶＤ法、ＲＦプラズマＣＶＤ法、光ＣＶＤ法、熱ＣＶ
Ｄ法、ＭＯＣＶＤ法などの各種ＣＶＤ法によって、ある
いはＥＢ蒸着、ＭＢＥ、イオンプレーティング、イオン
ビーム法等の各種蒸着法、スパッタリング法、スプレー
法、印刷法などによって形成される。工業的に採用され
ている方法としては、原料ガスをプラズマで分解し、基
板状に堆積させるプラズマＣＶＤ法が好んで用いられ
る。また、反応装置としては、バッチ式の装置や連続成
膜装置などを所望に応じて使用することができる。

【００８８】以下、本発明の光起電力素子に特に好適な
ＩＶ族およびＩＶ族合金系微結晶半導体材料を用いた半
導体層について、さらに詳しく述べる。

【００８９】（１）ｉ型半導体層（真性半導体層）１０
８、２０８ 特に、ＩＶ族およびＩＶ族合金系微結晶半導体材料を用
いた光電変換素子において、ｐｉｎ接合に用いるｉ型層
１０８、２０８は照射光に対してキャリアを発生輸送す
る重要な層である。

【００９０】ｉ型層としては、僅かにｐ型、僅かにｎ型
の層も使用することができる。

【００９１】ＩＶ族およびＩＶ族合金系微結晶半導体材
料には、上述のごとく、水素原子（Ｈ，Ｄ）またはハロ
ゲン原子（Ｘ）が含有され、これが重要な働きを持つ。

【００９２】ｉ型層に含有される水素原子（Ｈ，Ｄ）ま
たはハロゲン原子（Ｘ）は、ｉ型層の未結合手（ダング
リングボンド）を補償する働き、結晶粒界を封止する働
きをし、ｉ型層でのキァリアの移動度と寿命の積を向上
させるものである。また、ｐ型層／ｉ型層、ｎ型層／ｉ
型層の各界面の界面準位を補償する働きをし、光電変換
素子の光起電力、光電流、そして光応答性を向上させる
効果があるものである。

【００９３】さらに、スタック型の光電変換素子におい
て、光入射側に近いｐｉｎ接合のｉ型半導体層の材料と
してはバンドギャップの広い材料、光入射側に遠いｐｉ
ｎ接合のｉ型半導体層の材料としてはバンドギャップの
狭い材料を用いることが好ましい。

【００９４】微結晶シリコン、微結晶シリコンゲルマニ
ウム、微結晶シリコンカーバイドは、ダングリングボン
ドを補償する元素によって、μｃ−Ｓｉ：Ｈ、μｃ−Ｓ
ｉ：Ｆ、μｃ−Ｓｉ：Ｈ：Ｆ、μｃ−ＳｉＧｅ：Ｈ、μ
ｃ−ＳｉＧｅ：Ｆ、μｃ−ＳｉＧｅ：Ｈ：Ｆ、μｃ−Ｓ
ｉＣ：Ｈ、μｃ−ＳｉＣ：Ｆ、μｃ−ＳｉＣ：Ｈ：Ｆ等
と表記される。

【００９５】ｉ型半導体層１０８、２０８は、第１の吸
収係数の異なるｉ型微結晶シリコン系半導体層（以下、
「第１のｉ型微結晶半導体層」と記す）１０４、２０４
と第２の吸収係数の異なるｉ型微結晶シリコン系半導体
（以下、「第２のｉ型微結晶半導体層」と記す）１０
５、２０５を組にしたものを１単位１０７、２０７とし
て２単位以上含んでいる。

【００９６】第１のｉ型微結晶半導体層１０４、２０４
と第２のｉ型微結晶半導体層１０５、２０５の組み合わ
せは、例えば、同一組成であるが、膜構造が異なり、吸
収係数が違うもの 組成が異なるもの（μｃ−Ｓｉ：Ｈとμｃ−ＳｉＧｅ：
Ｈ、μｃ−Ｓｉ：Ｈとμｃ−ＳｉＣ：Ｈ、μｃ−Ｓｉ
Ｃ：Ｈとμｃ−ＳｉＧｅ：Ｈ等） 層中に含まれる水素原子（Ｈ，Ｄ）またはハロゲン原子
（Ｘ）の種類が異なる、または含有量が異なるもの（μ
ｃ−Ｓｉ：Ｈとμｃ−Ｓｉ：Ｆ、μｃ−Ｓｉ：Ｈとμｃ
−Ｓｉ：Ｈ：Ｆ、μｃ−Ｓｉ：Ｆとμｃ−Ｓｉ：Ｈ：Ｆ
等） が用いられる。その単位数は、２単位から５０単位が好
ましい。

【００９７】さらに、各ｉ型層１０４、１０５、２０
４、２０５の膜厚は１０ｎｍ〜１μｍ程度が望ましく、
また第１のｉ型微結晶半導体層１０４、２０４と第２の
ｉ型微結晶半導体層１０５、２０５の膜厚は同一である
必要はない。さらに、各単位間の膜厚も同一である構
成、および異なる構成をとることができる。全ｉ型層の
膜厚は１μｍ〜１０μｍ程度が好ましい。

【００９８】第１、第２のｉ型微結晶半導体層以外のｉ
型微結晶半導体層、およびｉ型非晶質半導体層を含む構
成をとることもできる。

【００９９】第１、第２のｉ型微結晶半導体層は、いず
れも柱状晶構造をとることが好ましい。

【０１００】また、第１のｉ型微結晶半導体層の平均粒
径と第２のｉ型微結晶半導体層の平均粒径とが異なるこ
とが望ましく、平均粒径は３ｎｍから２００ｎｍが好ま
しい。

【０１０１】さらに、第１のｉ型微結晶半導体層の結晶
体積率と第２のｉ型微結晶半導体層の結晶体積率とが異
なることが望ましく、結晶体積率は３０％から９９％が
好ましい。

【０１０２】そして、第１のｉ型微結晶半導体層の水素
含有量と第２のｉ型微結晶半導体層の水素含有量とが異
なることが望ましく、水素含有量は１ａｔｏｍ％から４
０ａｔｏｍ％が好ましい。

【０１０３】加えて、ｉ型層のｐ層と接する部分がアモ
ルファスシリコン系半導体層からなることが望ましく、
その層厚は５ｎｍから３０ｎｍであることが望ましく、
さらに望ましくは１０ｎｍから２０ｎｍが好ましい。

【０１０４】（２）ｐ型半導体層またはｎ型半導体層１
０３、１０６、２０３、２０６ 第１の導電型半導体層１０３、２０３、第２の導電型半
導体層１０６、２０６はそれぞれｐ型半導体層、ｎ型半
導体層（順不同）である。

【０１０５】ｐ型半導体層またはｎ型半導体層の非晶質
材料（ａ−と表示する）あるいは微結晶材料（μｃ−と
表示する）としては、例えばａ−Ｓｉ：Ｈ、ａ−Ｓｉ：
ＨＸ、ａ−ＳｉＣ：Ｈ、ａ−ＳｉＣ：ＨＸ、ａ−ＳｉＧ
ｅ：Ｈ、ａ−ＳｉＧｅ：ＨＸ、ａ−ＳｉＧｅＣ：Ｈ、ａ
−ＳｉＧｅＣ：ＨＸ、ａ−ＳｉＯ：Ｈ、ａ−ＳｉＯ：Ｈ
Ｘ、ａ−ＳｉＮ：Ｈ、ａ−ＳｉＮ：ＨＸ、ａ−ＳｉＯ
Ｎ：Ｈ、ａ−ＳｉＯＮ：ＨＸ、ａ−ＳｉＯＣＮ：Ｈ、ａ
−ＳｉＯＣＮ：ＨＸ、μｃ−Ｓｉ：Ｈ、μｃ−Ｓｉ：Ｈ
Ｘ、μｃ−ＳｉＣ：Ｈ、μｃ−ＳｉＣ：ＨＸ、μｃ−Ｓ
ｉＯ：Ｈ、μｃ−ＳｉＯ：ＨＸ、μｃ−ＳｉＮ：Ｈ、μ
ｃ−ＳｉＮ：ＨＸ、μｃ−ＳｉＧｅＣ：Ｈ、μｃ−Ｓｉ
ＧｅＣ：ＨＸ、μｃ−ＳｉＯＮ：Ｈ、μｃ−ＳｉＯＮ：
ＨＸ、μｃ−ＳｉＯＣＮ：Ｈ、μｃ−ＳｉＯＣＮ：ＨＸ
等にｐ型の価電子制御剤（周期率表第ＩＩＩ族原子Ｂ、
Ａｌ、Ｇａ、Ｉｎ，Ｔｌ）やｎ型の価電子制御剤（周期
率表第Ｖ族原子 Ｐ、Ａｓ、Ｓｂ、Ｂｉ）を高濃度に添
加した材料が挙げられる。

【０１０６】特に光入射側のｐ型層またはｎ型層には、
光吸収の少ない結晶性の半導体層かバンドギャップの広
い非晶質半導体層が適している。

【０１０７】ｐ型層への周期律表第ＩＩＩ族原子の添加
量およびｎ型層への周期律表第Ｖ族原子の添加量は０．
１〜５０ａｔｏｍ％が最適量として挙げられる。

【０１０８】また、ｐ型層またはｎ型層に含有される水
素原子（Ｈ，Ｄ）もしくはハロゲン原子（Ｘ）は、ｐ型
層またはｎ型層の未結合手を補償する働きをし、ｐ型層
またはｎ型層のドーピング効率を向上させるものであ
る。ｐ型層またはｎ型層へ添加される水素原子もしくは
ハロゲン原子は、０．１〜４０ａｔｏｍ％が最適量とし
て挙げられる。特にｐ型層またはｎ型層が結晶性の場
合、水素原子またはハロゲン原子は０．１〜８ａｔｏｍ
％が最適量として挙げられる。

【０１０９】光電変換素子のｐ型層およびｎ型層の電気
特性としては活性化エネルギーが０．２ｅＶ以下のもの
が好ましく、０．１ｅＶ以下のものが最適である。ま
た、比抵抗としては１００Ωｃｍ以下が好ましく、１Ω
ｃｍ以下が最適である。さらに、ｐ型層およびｎ型層の
層厚は１〜５０ｎｍが好ましく、３〜２０ｎｍが最適で
ある。

【０１１０】第１の導電型半導体層（ｎ型またはｐ型）
１０３、２０３は、少なくとも１層からなる複数の微結
晶質シリコン系半導体を含むことが好ましい。さらに、
アモルファス系半導体層と少なくとも１層からなる複数
の微結晶質シリコン系半導体を順次積層した構造が好ま
しい。

【０１１１】第２の導電型半導体層（ｎ型あるいはｐ
型）１０６、２０６は、少なくとも１層からなる複数の
微結晶質シリコン系半導体を含むことが好ましい。さら
に、アモルファス系半導体層と少なくとも１層からなる
複数の微結晶質シリコン系半導体を順次積層した構造が
好ましい。

【０１１２】（３）半導体層の形成方法 本発明の光起電力素子の半導体層として、好適なアモル
ファスシリコン系半導体層、または微結晶シリコン系半
導体層を形成するために好適な製造方法は、ＲＦプラズ
マＣＶＤ法あるいはマイクロ波プラズマＣＶＤ法等の交
流または高周波を用いたプラズマＣＶＤ法である。

【０１１３】マイクロ波プラズマＣＶＤ法は、減圧状態
にできる堆積室（真空チャンバー）に原料ガス、希釈ガ
スなどの材料ガスを導入し、真空ポンプによって排気し
つつ堆積室の内圧を一定にして、マイクロ波電源によっ
て発振されたマイクロ波を導波管によって導き、誘電体
窓（アルミナセラミックス等）を介して堆積室に導入す
るか、堆積室の設けたアンテナに導入するかして、材料
ガスのプラズマを生起させて分解し、堆積室内に配置さ
れた基板上に所望の堆積膜を形成する方法であり、広い
堆積条件で光起電力素子に適用可能な堆積膜を形成する
ことができる。本発明の光起電力素子用のアモルファス
シリコン系半導体層、および微結晶シリコン系半導体層
をマイクロ波プラズマＣＶＤ法で堆積する場合、堆積室
内の基板温度は１００〜４５０℃、内圧は５〜９００ｍ
Ｔｏｒｒ、マイクロ波パワーは０．０１〜１００Ｗ／ｃ
ｍ³ 、マイクロ波の周波数は０．１〜１０ＧＨｚが好ま
しい範囲として挙げられる。

【０１１４】また、ＲＦプラズマＣＶＤ法で堆積する場
合、堆積室内の基板温度は１００〜３５０℃、内圧は
０．１〜１０ｔｏｒｒ、ＲＦパワーは０．００１〜５
０．０Ｗ／ｃｍ² 、堆積速度は０．１〜３０Å／ｓｅｃ
が好適な条件として挙げられる。

【０１１５】本発明の光起電力素子に好適なアモルファ
スシリコン系半導体層、および微結晶シリコン半導体層
の堆積に適した原料ガスとしては、シリコン原子を含有
したガス化し得る化合物、ゲルマニウム原子を含有した
ガス化し得る化合物、炭素原子を含有したガス化し得る
化合物等、および化合物の混合ガスを挙げることができ
る。

【０１１６】具体的にシリコン原子を含有するガス化し
得る化合物としては、鎖状または環状シラン化合物が用
いられ、具体的には、例えばＳｉＨ₄ 、Ｓｉ₂ Ｈ₆ 、Ｓ
ｉＦ₄ 、ＳｉＦＨ₃ 、ＳｉＦ₂ Ｈ₂ 、ＳｉＦ₃ Ｈ、Ｓｉ
₃ Ｈ₈ 、ＳｉＤ₄ 、ＳｉＨＤ３、ＳｉＨ₂ Ｄ₂ 、ＳｉＨ
₃ Ｄ、ＳｉＦＤ₃ 、ＳｉＦ₂ Ｄ₂ 、Ｓｉ₂ Ｄ₃ Ｈ₃ 、
（ＳｉＦ₂ ）₅ 、（ＳｉＦ₂ ）₆ 、（ＳｉＦ₂ ）₄ 、Ｓ
ｉ₂ Ｆ₆ 、Ｓｉ₃ Ｆ₈ 、Ｓｉ₂ Ｈ₂ Ｆ₄ 、Ｓｉ₂ Ｈ₃ Ｆ
₃ 、ＳｉＣｌ₄ 、（ＳｉＣｌ₂ ）、ＳｉＢｒ₄ 、（Ｓｉ
Ｂｒ₂ ）₅ 、Ｓｉ₂ Ｃｌ₆ 、ＳｉＨＣｌ₃ 、ＳｉＨ₂ Ｂ
ｒ₂ 、ＳｉＨ₂ Ｃｌ₂ 、Ｓｉ₂ Ｃｌ₃ Ｆ₃ などのガス状
態のまたは容易にガス化し得るものが挙げられる。

【０１１７】具体的にゲルマニウム原子を含有するガス
化し得る化合物としては、ＧｅＨ₄、ＧｅＤ₄ 、ＧｅＦ₄
、ＧｅＦＨ₃ 、ＧｅＦ₂ Ｈ₂ 、ＧｅＦ₃ Ｈ、ＧｅＨＤ₃
、ＧｅＨ₂ Ｄ₂ 、ＧｅＨ₃ Ｄ、Ｇｅ₂ Ｈ₆ 、Ｇｅ₂ Ｄ₆
等が挙げられる。

【０１１８】具体的に炭素原子を含有するガス化し得る
化合物としては、ＣＨ₄ 、ＣＤ₄ 、Ｃ_n Ｈ_2n+2（ｎは整
数）、Ｃ_n Ｈ_2n（ｎは整数）、Ｃ₂ Ｈ₂ 、Ｃ₆ Ｈ₆ 、Ｃ
Ｏ₂、ＣＯ等が挙げられる。

【０１１９】窒素含有ガスとしては、Ｎ₂ 、ＮＨ₃ 、Ｎ
Ｄ₃ 、ＮＯ、ＮＯ₂ 、Ｎ₂ Ｏが挙げられる。

【０１２０】酸素含有ガスとしては、Ｏ₂ 、ＣＯ、ＣＯ
₂ 、ＮＯ、ＮＯ₂ 、Ｎ₂ Ｏ、ＣＨ₃ＣＨ₂ ＯＨ、ＣＨ₃
ＯＨ等が挙げられる。

【０１２１】また、価電子制御するためにｐ型層または
ｎ型層に導入される物質としては、周期律表第ＩＩＩ族
原及び第Ｖ族原子が挙げられる。第ＩＩＩ族原子導入用
の出発物質に有効に使用されるものは、具体的には、ホ
ウ素原子導入用として、Ｂ₂ Ｈ₆ 、Ｂ₄ Ｈ₁₀、Ｂ₅ Ｈ
₉ 、Ｂ₅ Ｈ₁₁、Ｂ₆ Ｈ₁₀、Ｂ₆ Ｈ₁₂、Ｂ₆ Ｈ₁₄等の水素
化ホウ素、ＢＦ₃ 、ＢＣｌ₃ 等のハロゲン化ホウ素等を
挙げることができる。このほかには、ＡｌＣｌ₃ ，Ｇａ
Ｃｌ₃ ，ＩｎＣｌ₃ ，ＴｌＣｌ₃ 等も挙げることができ
る。特に、Ｂ₂ Ｈ₆ 、ＢＦ₃ が適している。

【０１２２】第Ｖ族原子導入用の出発物質に有効に使用
されものは、具体的には、燐原子導入用として、ＰＨ
₃ 、Ｐ₂ Ｈ₄ 等の水素化燐、ＰＨ₄ Ｉ、ＰＦ₃ 、ＰＦ
₅ 、ＰＣｌ₃ 、ＰＣｌ₅ 、ＰＢｒ₃ 、ＰＢｒ₅ 、ＰＩ₃
等のハロゲン化燐が挙げられる。このほかには、ＡｓＨ
₃ 、ＡｓＦ₃ 、ＡｓＣｌ₃ 、ＡｓＢｒ３、ＡｓＦ₅ 、Ｓ
ｂＨ₃ 、ＳｂＦ₃ 、ＳｂＦ₅ 、ＳｂＣｌ₃ 、ＳｂＣｌ
₅ 、ＢｉＨ₃ 、ＢｉＣｌ₃ 、ＢｉＢｒ₃ 等も挙げること
ができる。特に、ＰＨ₃ 、ＰＦ₃ が適している。

【０１２３】また、上記のガス化し得る化合物をＨ₂ 、
Ｈｅ、Ｎｅ、Ａｒ、Ｘｅ、Ｋｒ等のガスで適宜希釈して
堆積室に導入しても良い。

【０１２４】（透明電極）本発明に用いられる透明電極
１１０、２１０は、光を透過する光入射側の電極である
とともに、その膜厚を最適化することによって反射防止
膜としての役割も兼ねている。透明電極１１０、２１０
には、半導体層の吸収可能な波長領域において高い透過
率を有することと、抵抗率が低いことが要求される。好
ましくは、５５０ｎｍ以上の波長における透過率が８０
％以上、より好ましくは８５％以上であることが好まし
い。また、抵抗率は好ましくは５×１０^-3Ωｃｍ以下、
より好ましくは１×１０^-3Ωｃｍ以下であることが好ま
しい。その材料としては、Ｉｎ₂ Ｏ₃ 、ＳｎＯ₂ 、ＩＴ
Ｏ（Ｉｎ₂ Ｏ₃ ＋ＳｎＯ₂ ）、ＺｎＯ、ＣｄＯ、Ｃｄ₂
ＳｎＯ₄ 、ＴｉＯ₂ 、Ｔａ₂ Ｏ₅ 、Ｂｉ₂ Ｏ₃ 、ＭｏＯ
₃ 、Ｎａ_x ＷＯ₃ 等の導電性酸化物、あるいはこれらを
混合したものが好適に用いられる。ＳｎＯ₂ 、Ｉｎ₂ Ｏ
₃ 、ＩＴＯの中から選ばれた金属酸化物、またはその複
合酸化物であることが特に好ましい。

【０１２５】また、これらの化合物に、導電率を変化さ
せる元素（ドーパント）を添加しても良い。導電率を変
化させる元素（ドーパント）としては、例えば透明電極
１１０がＺｎＯの場合には、Ａｌ、Ｉｎ、Ｂ、Ｇａ、Ｓ
ｉ、Ｆ等が、またＩｎ₂ Ｏ₃の場合には、Ｓｎ、Ｆ、Ｔ
ｅ、Ｔｉ、Ｓｂ、Ｐｂ等が、またＳｎＯ₂ の場合には、
Ｆ、Ｓｂ、Ｐ、Ａｓ、Ｉｎ、Ｔｌ、Ｔｅ、Ｗ、Ｃｌ、Ｂ
ｒ、Ｉ等が好適に用いられる。

【０１２６】また、透明電極１１０、２１０の形成方法
としては、ＥＢ蒸着、スパッタ蒸着などの各種蒸着法、
各種ＣＶＤ法、スプレー法、スピンオン法、ディッピン
グ法等が好適に用いられる。

【０１２７】（集電電極）本発明に用いられる集電電極
２１１は、透明電極２１０の抵抗率が充分低くできない
場合に必要に応じて透明電極２１０上の一部分に形成さ
れ、電極の抵抗率を下げ光電変換素子の直列抵抗を下げ
る働きをする。その材料としては、金、銀、銅、アルミ
ニウム、ニッケル、鉄、クロム、モリブデン、タングス
テン、チタン、コバルト、タンタル、ニオブ、ジルコニ
ウム等の金属、またはステンレス等の合金、あるいは粉
末状金属を用いた導電ペーストなどが挙げられる。そし
て、その形状は、できるだけ半導体層への入射光を遮ら
ないように形成される。

【０１２８】また、光起電力素子の全体の面積の中で、
集電電極の占める面積は好ましくは１５％以下、より好
ましくは１０％以下、最適には５％以下が好ましい。

【０１２９】また、集電電極のパターンの形成にはマス
クを用い、形成方法としては蒸着法、スパッタ法、メッ
キ法、印刷法などが用いられる。

【０１３０】なお、本発明の光起電力素子を用いて、所
望の出力電圧、出力電流の光起電力装置（モジユールあ
るいはパネル）を製造する場合には、本発明の光起電力
素子を直列あるいは並列に接続し、表面と裏面に保護層
を形成し、出力の取り出し電極等が取り付けられる。こ
のとき、光起電力素子を形成した基板を、別の支持基板
の上に配置することもある。また、本発明の光起電力素
子を直列接続する場合には、逆流防止用のダイオードを
組み込むことがある。

【０１３１】（モジュール）本発明の光起電力素子を用
いたモジュールは、建築材への固定作業の向上を図るた
め、可撓性を有していることが好ましい。そのため、本
発明の光起電力素子を用いたモジュールは、可撓性を有
した基板上に光起電力素子が配置され、その光入射側の
表面層は耐候性、可撓性のある透光性材料で覆われてい
ることが好ましい。例えば、フッ素樹脂フィルム／ＥＶ
Ａ（エチレン−酢酸ビニル共重合体）の二層構造のもの
（光入射側はフッ素樹脂フィルム）、シリコーン樹脂、
フッ素樹脂、フッ素含有樹脂、アクリルシリコン、ポリ
エステル、ナイロン等が挙げられる。また、モジュール
保護のため、ガラス不織布を上記の樹脂に挟んで形成し
てもよい。

【０１３２】（建築材）本発明に用いられる屋根材の材
質は、耐候性を有するものであれば、特に限定はなく、
例えば、亜鉛鉄板やガルバリウム鋼板やそれらの上にさ
らにフッ素樹脂や塩化ビニルなどの耐候性物質を有した
鋼板や、チタン、ステンレス鋼板、セラミックや耐候性
を有する樹脂などがある。

【０１３３】また、本発明の建築材の形態としては、金
属板をローラー状の曲げ型工具を有した機械に通すこと
によって、長尺方向に連続的に塑性加工して作製するこ
とが好ましく、例えば折板、瓦棒等の縦葺工法により施
工される長尺タイプの建築材の形態がより好ましいが、
この限りではない。通常の建築材の形状が好ましい。こ
うすることによって、従来の建築材の施工法を採用する
ことができる。

【０１３４】（施工方法）従来の施工方法に準じるのが
好ましい。例えば、瓦棒等の縦葺工法のように棟から軒
に向かって長尺の屋根材が、その軒方向から見て左から
右へ葺いていくものである。

【０１３５】その施工手順としては、屋根の野地側部材
にビスにより取り付けられた吊子に屋根材をスポット溶
接により取り付ける。その後、屋根材と屋根材をシーム
溶接によって取り付けていくものである。

【０１３６】以上、簡単に述べたような施工法が大型建
築物の屋根を葺く工法として適切であり、現在多く用い
られている。

【０１３７】さらに、一般家屋の屋根用には、横葺の施
工法が望ましく。通常の屋根と遜色なく意匠性が得られ
る。

【０１３８】（発電装置）光起電力素子の直流電力は、
電力変換手段である電力変換装置にて電力が変換され、
負荷に供給される。通常は、複数の光起電力素子モジュ
ールを直並列に組み合わせて、所望の電圧・電流が得ら
れるようにストリングやアレイを構成する。

【０１３９】電力変換手段は、変換素子および変換素子
駆動回路により達成される。変換素子としては、パワー
トランジスタ、パワーＭＯＳＦＥＴ、ＩＧＢＴなどの自
己消弧型素子を用いたＤＣ／ＤＣコンバータ、自励式電
圧型ＤＣ／ＡＣインバータなどがある。この変換素子
は、ゲートパルスのオン／オフデューテイ比を変えるこ
とで電力潮流、入出力電力、出力周波数などを制御でき
る。

【０１４０】負荷としては、電熱負荷や電動機負荷ある
いは商用交流系統、およびそれらの組み合わせなどがあ
る。

【０１４１】

【実施例】〈実施例１〉図４に示す堆積装置を用いて透
明電極を堆積し、図５に示す堆積装置を用いて光電変換
層（半導体層）を堆積し、図１の構成をした太陽電池を
作製した。このときｐ型半導体層（μｃ−Ｓｉ：Ｈ、１
５ｎｍ）、第１のｉ型微結晶半導体層（μｘ−Ｓｉ：
Ｈ、８００ｎｍにおける吸収係数３００ｃｍ^-1、膜厚２
００ｎｍ）と第２のｉ型徴結晶半導体層（μｃ−Ｓｉ：
Ｈ、８００ｎｍにおける吸収係数１０００ｃｍ^-1、膜厚
３００ｎｍ）の組を１単位として４単位、ｎ型半導体層
（μｃ−Ｓｉ：Ｈ、３０ｎｍ）を順次積層した。

【０１４２】図４に示す堆積装置には、不図示の原料ガ
ス供給装置がガス導入管４１７を通して接続されてい
る。原料ガスボンベは超高純度に精製されたＡｒガスボ
ンベであり、ターゲットはＡｇ４０７、ＺｎＯ４０８、
ＩＴＯ４０９であり、それぞれのターゲット真空中で切
り替えてスパッタリングを行うことができる。バイアス
電源４０６には、ＲＦ電源を用いた。

【０１４３】また図５の堆積装置には、不図示の原料ガ
ス供給装置がガス導入管５１５を通して接続されてい
る。原料ガスボンベはいずれも超高純度に精製されたも
ので、ＳｉＨ₄ ガスボンベ、ＳｉＦ₄ ガスボンベ、ＣＨ
₄ ガスボンベ、ＧｅＨ₄ ガスボンベ、ＰＦ₅ ／Ｈ₂ （希
釈度：１％）ガスボンベ、ＢＦ₃ ／Ｈ₂ （希釈度：１
％）ガスボンベ、Ｈ₂ ガスボンベを接続した。

【０１４４】まず、図４に示す堆積装置を用いて透明電
極の堆積を行った。図４において、４０１は堆積室、４
０２は基板ホルダー、４０３は基板、４０４はヒータ
ー、４０５はマッチングボックス、４０６はＲＦ電源
（バイアス電源）、４０７はＡｇからなる金属のターゲ
ット、４０８はＺｎＯからなる透明導電層用のターゲッ
ト、４０９はＩＴＯからなる透明電極用のターゲット、
４１０および４１２はＤＣ電源、４１１はＲＦ電源、４
１３、４１４および４１５はシャッター、４１６は排気
管、４１７はガス導入管、４１８は回転軸、４２１は排
気方向である。

【０１４５】厚さ０．５ｍｍ、５０ｍｍ×５０ｍｍのポ
リエーテルサルホンからなる基板４０３をアセトンとイ
ソプロパノールで超音波洗浄し、温風乾燥させた。図４
の基板ホルダー４０２に基板４０３を設置した。油拡散
ポンプが接続された排気口４１６から堆積室４０１を真
空排気した。圧力が２×１０^-6Ｔｏｒｒになった時点で
ガス導入管４１７から堆積室にＡｒガスを３２ｓｃｃｍ
を導入し、圧力が６ｍＴｏｒｒになるように不図示のコ
ンダクタンスバルブで調節した。基板温度が１５０℃に
なった時点で、ＤＣスパッタ電源４１２からＤＣ電力３
００Ｗをターゲット電極４０９に印加し、プラズマを生
起した。ターゲットシャッター４１５を開け、膜堆積を
開始した。堆積速度は、１９Å／ｓｅｃとした。

【０１４６】ポリエーテルサルホンからなる基板上に層
厚０．７μｍのＩＴＯ薄膜層を形成したところで、シャ
ッターを閉じ、プラズマを消滅させた。

【０１４７】図５はプラズマＣＶＤ法を実施することの
できる装置で、５０１は反応室、５０２は透明電極又は
透明導電層まで形成された基板、５０３はヒーター、５
０４はコンダクタンスバルブ、５０５はマイクロ波導波
管、５０６はマイクロ波導入部、５０７はアルミナ−セ
ラミックスなどからなるマイクロ波導入窓、５０８はＲ
Ｆ導入部、５０９はマッチング回路を内蔵するＲＦ電
源、５１１はシャッター、５１４は排気管、５１５はガ
ス導入管である。また、５１２はマイクロ波の進行方
向、５１３は排気方向、５１６はガス導入方向を示すも
のである。

【０１４８】図示していないが、マイクロ波電源がマイ
クロ波導波管５０５に接続され、真空ポンプが排気管５
１４に接続され、ガス導入装置がガス導入管５１５に接
続されている。プラズマＣＶＤ装置は、以上の部材など
で構成されている。

【０１４９】このプラズマＣＶＤ装置でマイクロ波ＣＶ
Ｄ法を用いて、実際の層形成を行なうには、以下の手順
でおこなう。まず、透明電極又は透明導電層まで形成し
た基板５０２を反応室５０１内部のヒーター５０３に取
り付け、反応室内部の圧力が１×１０^-4Ｔｏｒｒ以下に
なるように油拡散ポンプなどの真空ポンプで排気する。

【０１５０】圧力が１×１０^-4Ｔｏｒｒ以下になった
ら、Ｈ₂ 、Ｈｅなどのガスをガス導入管５１５から反応
室に導入し、ヒーターを入れ、基板５０２が所望の温度
になるように設定する。

【０１５１】基板の温度が安定したところで、ガス導入
管５１５から原料ガスを導入し、不図示のマイクロ波電
源からマイクロ波導波管５０５、マイクロ波導入部５０
６、マイクロ波導入窓５０７を通してマイクロ波電力を
反応室５０１の内部に導入する。

【０１５２】プラズマ５１０が生起したところで、所望
の圧力になるようにコンダクタンスバルブを調整し、Ｒ
Ｆ電源５０９を入れ、ＲＦ導入部５０８からＲＦ電力を
導入する。その際、マッチング回路を調整し、反射電力
を最小にするのがよい。

【０１５３】次に、シャッター５１１を開け、所望の膜
厚を有する層が形成されたところでシャッター５１１を
閉じ、ＲＦ電力、マイクロ波電力の導入、原料ガスの導
入を止め、次の層を形成する準備をする。この装置でＲ
ＦプラズマＣＶＤ法を行なうには、上記の手順でＲＦ電
力のみを導入してプラズマを生起すればよい。

【０１５４】次に、図５に示す装置を用いてＩＴＯ薄膜
層上にｐ型層、ｉ型層（第１、第２、……）、ｎ型層を
順次形成した。ｐ型層はＲＦプラズマＣＶＤ法（ＲＦＰ
ＣＶＤ法）で形成し、ｉ型層はマイクロ波プラズマＣＶ
Ｄ法（ＭＷＰＣＶＤ法）で形成し、ｎ型層はＲＦＰＣＶ
Ｄ法で形成した。

【０１５５】ｐ型層を形成するために、表１に示す条件
でＨ₂ ガスを所定量導入し、堆積室内の圧力が表１に示
す圧力、基板温度が表１に示す温度で安定したところ
で、ＳｉＨ₄ ガス、ＢＦ₃ ／Ｈ₂ ガス、Ｈ₂ ガスを表１
に示す流量に設定し、ＲＦ電極（ＲＦ導入部）にＲＦ電
力を印加してプラズマを生起させ、基板シャッター５１
１を開け、ＩＴＯ薄膜層上にｐ型層の形成を開始し、膜
厚１５ｎｍのｐ型層を形成したところで基板シャッター
５１１を閉じ、ＲＦ電源を切ってプラズマを消滅させ、
ｐ型層の形成を終えた。

【０１５６】堆積室内へのＳｉＨ₄ ガス、ＢＦ₃ ／Ｈ₂
の流入を止め、２分間堆積室内へＨ₂ ガスを流し続けた
後、Ｈ₂ の流入も止め、堆積室内およびガス配管内を１
×１０^-5Ｔｏｒｒまで真空排気した。

【０１５７】ｉ型層を形成するために、表１に示す条件
で希釈ガス（Ｈ₂ など）を所定量導入し、圧力が表１に
示す圧力、基板温度が表１に示す温度になるようにし
た。基板温度が安定したところで、原料ガス（ＳｉＨ
₄ 、ＧｅＨ₄ など）を流入させ、原料ガスの流量が所定
量、希釈ガスの流量が所定量、堆積室内の圧力が表１に
示す圧力となるように調整した。

【０１５８】その後、ＭＷ（マイクロ波）電源の電力を
表１に示す電力に設定し、誘電体窓を通してＭＷ電力を
導入し、プラズマを生起させ、基板シャッター５１１を
開けた。このとき、表１に示す時間（１０００ｓｅｃ）
だけ原料ガス、希釈ガスを表１に示す流量で流し、ＭＷ
電源の電力を所定の電力に維持し、表１に示す時間（１
６００ｓｅｃ）だけ原料ガス、希釈ガスを表１に示す流
量で流し、これを４回繰り返し、基板シャッター５１１
を閉じ、ＭＷ電源を切ってプラズマを消滅させ、ｉ型層
の形成を終えた。

【０１５９】原料ガスの流入を止め、１分間だけ希釈ガ
スを流し続けたのち、希釈ガスの流入も止め、堆積室内
およびガス配管内を１×１０^-5Ｔｏｒｒまで真空排気し
た。

【０１６０】ｎ型層を形成するために、表１に示す条件
でＨ₂ ガスを所定量導入し、堆積室内の圧力が表１に示
す圧力、基板温度が表１に示す温度になるように設定し
た。基板温度が安定したところで、ＳｉＨ₄ ガス、ＰＦ
₅ ／Ｈ₂ ガスを流入させ、ＳｉＨ₄ ガス流量、Ｈ₂ ガス
流量、ＰＦ₅ ／Ｈ₂ ガス流量が表１に示す流量、圧力が
表１に示す圧力となるように調整した。

【０１６１】その後、ＲＦ電源の電力を所定の電力に設
定し、プラズマを生起させ、基板シャッター５１１を開
け、ｉ型層上にｎ型層の形成を開始し、層厚３０ｎｍの
ｎ型層を形成したところで基板シャッター５１１を閉
じ、ＲＦ電源を切って、プラズマを消滅させ、ｎ型層の
形成を終えた。ＳｉＨ₄ ガス、ＰＦ₅ ／Ｈ₂ ガスの流入
を止め、２分間だけＨ₂ ガスを流し続けた後、Ｈ₂ ガス
の流入を止め、堆積室内およびガス配管内を１×１０^-5
Ｔｏｒｒまで真空排気し、堆積室をリークした。

【０１６２】次に、ｎ型層上に、透明導電層１０２とし
て、層厚１．０μｍのＺｎＯをＲＦスパッタリング法で
堆積した。さらに、裏面反射層１０９として、層厚０．
５μｍのＡｇをＤＣスパッタリング法で堆積した。これ
らの堆積条件はＩＴＯと同様とした。以上で光起電力素
子の作製を終えた。この光起電力素子をＳＣ実１−１と
呼ぶ。

【０１６３】

【表１】

【０１６４】〈比較例１−１〉ｉ型層１０８を第１のｉ
型微結晶半導体層１０４の条件（μｃ−Ｓｉ：Ｈ、８０
０ｎｍにおける吸収係数３００ｃｍ^-1）のみで膜厚２μ
ｍに堆積した以外は、実施例１と同様に作製した。この
光起電力素子をＳＣ比１−１と呼ぶ。

【０１６５】〈比較例１−２〉ｉ型層１０８を第２のｉ
型微結晶半導体層１０５の条件（μｃ−Ｓｉ：Ｈ、８０
０ｎｍにおける吸収係数１０００ｃｍ^-1）のみで膜厚２
μｍに堆積した以外は、実施例１と同様に作製した。こ
の光起電力素子をＳＣ比実１−２と呼ぶ。

【０１６６】光起電力素子ＳＣ実１−１、ＳＣ比１−
１、およびＳＣ比１−２について、初期光電変換効率
（光起電力／入射光電力）、光劣化試験、振動劣化試
験、折り曲げ試験、ねじり試験、降ひょう試験を行なっ
た。

【０１６７】初期光電変換効率の測定は、作製した太陽
電池を、ＡＭ−１．５（１００ｍＷ／ｃｍ² ）光照射下
に設置して、Ｖ−Ｉ特性を測定することにより得られ
る。

【０１６８】光劣化試験は、予め初期光電変換効率を測
定しておいた光起電力素子を、湿度５０％、温度２５℃
の環境に設置し、ＡＭ−１．５（１００ｍＷ／ｃｍ² ）
光を５００時間照射後の光照射下での光電変換効率の初
期光電変換効率に対する割合（光劣化試験後の光電変換
効率／初期光電変換効率）を評価することにより行っ
た。

【０１６９】振動劣化試験は、予め初期光電変換効率を
測定しておいた光起電力素子を湿度５０％、温度２５℃
の暗所に設置し、振動周波数６０Ｈｚで振幅０．１ｍｍ
の振動を５００時間加えた後の、ＡＭ１．５（１００ｍ
Ｗ／ｃｍ² ）光照射下での光電変換効率の初期光電変換
効率に対する割合（振動劣化試験後の光電変換効率／初
期光電変換効率）を評価することにより行った。

【０１７０】折り曲げ加工試験は以下のようにして行な
った。先ず、厚さ１ｍｍの支持基板（溶融亜鉛めっき鋼
板）の上に、ＥＶＡ、ナイロン樹脂、ＥＶＡ、ガラス不
織布、光起電力素子、ガラス不織布、ＥＶＡ、ガラス不
織布、ＥＶＡ、ガラス不織布、フツ素樹脂を重ねあわせ
て加熱真空封止（ラミネーション）し、太陽電池モジュ
ールを作製した。この太陽電池モジュールを折り曲げ加
工し、折り曲げ角１５０°になるよう塑性変形させた。
その後、太陽電池モジュールの表面を目視観察し、ま
た、光電変換効率を測定した。

【０１７１】上記の折り曲げ加工試験と同様に太陽電池
モジュールを作製し、結晶系太陽電池のＪＩＳ Ｃ８９
１７Ａ−１０項に準拠した「ねじり試験」を行なった。
条件は、１０ｃｍ×１０ｃｍの面積に対して高さｈ＝５
ｍｍのねじりを５０回繰り返した。太陽電池モジュール
の表面を目視観察し、また、光電変換効率を測定した。

【０１７２】上記の折り曲げ加工試験と同様に太陽電池
モジュールを作製し、結晶系太陽電池関連のＪＩＳ Ｃ
８９１７に記載の降ひょう試験を行なった。水球の直径
は２５ｍｍ、終速度２３ｍ／ｓｅｃの条件で１０回、万
遍なく落下させた。太陽電池モジュールの表面を目視観
察し、また、光電変換効率を測定した。

【０１７３】ＳＣ実１−１に対してＳＣ比１−１および
ＳＣ比１−２の初期光電変換効率、光劣化後の光電変換
効率の低下率、振動劣化後の光電変換効率の低下率、折
り曲げ加工試験、ねじり試験、および降ひよう試験の結
果は表２に示すようになった。表２中の光電変換効率
は、ＳＣ実１−１を１．００として相対値を示してい
る。

【０１７４】

【表２】

【０１７５】以上の結果より、ＳＣ実１−１が、比較例
よりも優れていることが分かった。

【０１７６】〈実施例２〉図４に示す堆積装置を用いて
実施例１と同様に透明電極、透明導電層、裏面反射層を
堆積し、図５に示す堆積装置を用いて表３の条件で光電
変換層を堆積し、図１の構成をした光起電力素子を作製
した。

【０１７７】このとき、第１の導電型半導体層１０３と
して、ｐ型半導体層（μｃ−ＳｉＣ：Ｈ、２０ｎｍ）を
積層した。

【０１７８】また、ｉ型層１０８として、第１のｉ型微
結晶半導体層（μｃ−Ｓｉ：Ｈ、８００ｎｍにおける吸
収係数４００ｃｍ^-1、膜厚３００ｎｍ）１０４と、第２
のｉ型微結晶半導体層（μｃ−ＳｉＧｅ：Ｈ、８００ｎ
ｍにおける吸収係数１５００ｃｍ^-1、膜厚４００ｎｍ）
１０５とを組にしたものを１単位１０７とし、２単位順
次積層した。

【０１７９】また、第２の導電型半導体層１０６とし
て、ｎ型半導体層（μｃ−Ｓｉ：Ｈ４０ｎｍ）を積層し
た。その後、実施例１と同様に透明導電層１０２と裏面
反射層１０９を堆積した。この光起電力素子をＳＣ実２
−１と呼ぶ。

【０１８０】

【表３】

【０１８１】〈比較例２−１〉ｉ型層１０８を第１のｉ
型微結晶半導体層（μｃ−Ｓｉ：Ｈ、８００ｎｍにおけ
る吸収係数４００ｃｍ^-1）１０４の条件のみで膜厚１．
４μｍに堆積した以外は、実施例２と同様に作製した。
この光起電力素子をＳＣ比２−１と呼ぶ。

【０１８２】〈比較例２−２〉ｉ型層１０８を第２のｉ
型微結晶半導体層（μｃ−ＳｉＧｅ：Ｈ、８００ｎｍに
おける吸収係数１５００ｃｍ^-1）１０５の条件のみで膜
厚１．４μｍに堆積した以外は、実施例２と同様に作製
した。この光起電力素子をＳＣ比２−２と呼ぶ。

【０１８３】光起電力素子ＳＣ実２−１、ＳＣ比２−１
およびＳＣ比２−２について、初期光電変換効率、光劣
化後の光電変換効率の割合、振動劣化後の光電変換効率
の割合、折り曲げ加工試験、ねじり試験、および降ひょ
う試験の結果は表４に示すようになった。表４中の光電
変換効率は、ＳＣ実２−１を１．００として、相対値を
示している。

【０１８４】

【表４】

【０１８５】以上の結果より、ＳＣ実２−１が、比較例
よりも優れていることが分かった。

【０１８６】〈実施例３〉基板２０１として、厚さ０．
２ｍｍ、５０ｍｍ×５０ｍｍのステンレス基板（ＳＵＳ
３０４）を用い、図４に示す堆積装置を用いて、裏面反
射層（Ａｇ、４５０ｎｍ）２０９、透明導電層（Ｚｎ
Ｏ、１μｍ）２０２を堆積し、図５に示す堆積装置を用
いて表５の条件で光電変換層を堆積し、図２の構成をし
た光起電力素子を作製した。

【０１８７】このとき、第１の導電型半導体層２０３と
して、ｎ型半導体層（μｃ−Ｓｉ：Ｈ、２０ｎｍ）を積
層した。

【０１８８】またｉ型層２０８として、第１のｉ型微結
晶半導体層（μｃ−Ｓｉ：Ｈ、８００ｎｍにおける吸収
係数４００ｃｍ^-1、膜厚１５０ｎｍ）２０４と、第２の
ｉ型微結晶半導体層（μｃ−Ｓｉ：Ｈ：Ｆ、８００ｎｍ
における吸収係数８００ｃｍ^-1、膜厚１００ｎｍ）２０
５とを単位２０７とし、６単位順次積層した。

【０１８９】さらに、第２の導電型半導体層２０６とし
て、ｐ型半導体層（μｃ−Ｓｉ：Ｈ、２０ｎｍ）を順次
積層した。その後、透明電極２１０として層厚６００ｎ
ｍのＩＴＯをスパッタリング法で、さらに集電電極２１
１として層厚１．０μｍのＡｌをスパッタリング法で堆
積した。この光起電力素子をＳＣ実３−１と呼ぶ。尚、
光電変換層以外の堆積条件は実施例１と同様とした。

【０１９０】

【表５】

【０１９１】〈比較例３−１〉ｉ型層２０８を第１のｉ
型微結晶半導体層（μｃ−Ｓｉ：Ｈ、８００ｎｍにおけ
る吸収係数４００ｃｍ^-1）２０４の条件のみで膜厚１．
５μｍに堆積した以外は、実施例３と同様に作製した。
この光起電力素子をＳＣ比３−１と呼ぶ。

【０１９２】〈比較例３−２〉ｉ型層２０８を第２のｉ
型微結晶半導体層（μｃ−Ｓｉ：Ｈ：Ｆ、８００ｎｍに
おける吸収係数８００ｃｍ^-1）２０５の条件のみで膜厚
１．５μｍに堆積した以外は、実施例３と同様に作製し
た。この光起電力素子をＳＣ比３−２と呼ぶ。

【０１９３】光起電力素子ＳＣ実３−１、ＳＣ比３−
１、およびＳＣ比３−２について、初期光電変換効率、
光劣化後の光電変換効率の割合、振動劣化後の光電変換
効率の割合、折り曲げ加工試験、ねじり試験、および降
ひょう試験の結果は表６に示すようになった。表６中の
光電変換効率は、ＳＣ実３−１を１．００として、相対
値を示している。

【０１９４】

【表６】

【０１９５】以上の結果より、ＳＣ実３−１が、比較例
よりも優れていることが分かった。

【０１９６】〈実施例４〉基板２０１として、厚さ０．
２ｍｍ、５０ｍｍ×５０ｍｍのステンレス基板（ＳＵＳ
３０４）を用い、図４に示す堆積装置を用いて、裏面反
射層（Ａｇ、４５０ｎｍ）１０９、透明導電層（Ｚｎ
Ｏ、１μｍ）２０２を堆積し、図５に示す堆積装置を用
いて表７の条件で光電変換層を堆積し、図２の構成をし
た光起電力素子を作製した。

【０１９７】このとき、第１の導電型半導体層２０３と
して、ｎ型半導体層（μｃ−Ｓｉ：Ｈ、２０ｎｍ）を積
層した。

【０１９８】また、ｉ型層２０８として、第１のｉ型微
結晶半導体層（μｃ−Ｓｉ：Ｈ、８００ｎｍにおける吸
収係数３００ｃｍ^-1）２０４を膜厚４００ｎｍ、第２の
ｉ型微結晶半導体層（μｃ−Ｓｉ：Ｈ、８００ｎｍにお
ける吸収係数９００ｃｍ^-1）２０５を膜厚５００ｎｍ、
第１のｉ型微結晶半導体層２０４を３００ｎｍ、第２の
ｉ型微結晶半導体層２０５を２００ｎｍ、第１のｉ型微
結晶半導体層２０４を１００ｎｍ、第２のｉ型微結晶半
導体層２０５を２００ｎｍ、合計３単位を順次積層し
た。

【０１９９】また、第２の導電型半導体層２０６とし
て、ｐ型半導体層（μｃ−Ｓｉ：Ｈ、２０ｎｍ）を積層
した。その後、実施例３と同様に透明電極と集電電極を
堆積した。この光起電力素子をＳＣ実４−１と呼ぶ。光
電変換層以外の堆積条件は実施例３と同様にした。

【０２００】

【表７】

【０２０１】〈比較例４−１〉ｉ型層２０８を第１のｉ
型微結晶半導体層（μｃ−Ｓｉ：Ｈ、８００ｎｍにおけ
る吸収係数３００ｃｍ^-1）２０４の条件のみで膜厚１．
７μｍに堆積した以外は、実施例４と同様にした。この
光起電力素子をＳＣ比４−１と呼ぶ。

【０２０２】〈比較例４−２〉ｉ型層２０８を第２のｉ
型微結晶半導体層（μｃ−Ｓｉ：Ｈ、８００ｎｍにおけ
る吸収係数９００ｃｍ^-1）２０５の条件のみで膜厚１．
７μｍに堆積した以外は、実施例４と同様にした。この
光起電力素子をＳＣ比４−２と呼ぶ。

【０２０３】光起電力素子ＳＣ実４−１、ＳＣ比４−
１、およびＳＣ比４−２について、初期光電変換効率、
光劣化後の光電変換効率の割合、振動劣化後の光電変換
効率の割合、折り曲げ加工試験、ねじり試験、および降
ひよう試験の結果は表８に示すようになった。表８中の
光電変換効率は、ＳＣ実４−１を１．００として相対値
を示している。

【０２０４】

【表８】

【０２０５】以上の結果より、ＳＣ実４−１が、比較例
よりも優れていることが分かった。

【０２０６】〈実施例５〉表９の条件で光電変換層を堆
積した以外は実施例３と同様にして、図２の構成をした
光起電力素子を作製した。

【０２０７】このとき、第１の導電型半導体層２０３と
して、ｎ型半導体層（μｃ−Ｓｉ：Ｈ、２０ｎｍ）を積
層した。

【０２０８】また、ｉ型層２０８として、第１のｉ型微
結晶半導体層（μｃ−Ｓｉ：Ｈ、８００ｎｍにおける吸
収係数３００ｃｍ^-1、膜厚７０ｎｍ）２０４と、第２の
ｉ型微結晶半導体層（μｃ−Ｓｉ：Ｈ：Ｆ、８００ｎｍ
における吸収係数６００ｃｍ^-1、膜厚８０ｎｍ）２０５
とを単位２０７とし、１０単位順次積層した。

【０２０９】さらに、第２の導電型半導体層２０６とし
て、ｐ型半導体層（μｃ−Ｓｉ：Ｈ、２０ｎｍ）を積層
した。その後、実施例３と同様に透明電極と集電電極を
堆積した。この光起電力素子をＳＣ実５−１と呼ぶ。

【０２１０】

【表９】

【０２１１】〈比較実施例５−１〉第１のｉ型微結晶半
導体層（μｃ−Ｓｉ：Ｈ、８００ｎｍにおける吸収係数
３００ｃｍ^-1、膜厚７０ｎｍ）２０４の吸収係数、膜厚
は実施例５と同様であるが、作製条件を表１０に示すよ
うに変えて作製した。それ以外は、実施例５と同様であ
る。この光起電力素子をＳＣ比実５−１と呼ぶ。

【０２１２】

【表１０】

【０２１３】〈比較実施例５−２〉第２のｉ型微結晶半
導体層（μｃ−Ｓｉ：Ｈ：Ｆ、８００ｎｍにおける吸収
係数６００ｃｍ^-1、膜厚８０ｎｍ）２０５の吸収係数、
膜厚は実施例５と同様であるが、作製条件を表１１に示
すように変えて作製した。それ以外は、実施例５と同様
である。この光起電力素子をＳＣ比実５−２と呼ぶ。

【０２１４】

【表１１】

【０２１５】光起電力素子ＳＣ実５−１、ＳＣ比実５−
１、およびＳＣ比実５−２の断面を走査型電子顕微鏡
（ＳＥＭ）で観察した。このとき、ＳＣ実５−１は第１
のｉ型微結晶半導体層２０４および第２のｉ型微結晶半
導体層２０５とも柱状構造を示したが、ＳＣ比実５−１
の第１のｉ型微結晶半導体層２０４、およびＳＣ比実５
−２の第２のｉ型微結晶半導体層２０５は、粒構造であ
った。

【０２１６】光起電力素子ＳＣ実５−１、ＳＣ比５−
１、およびＳＣ比実５−２について、初期光電変換効
率、光劣化後の光電変換効率の割合、振動劣化後の光電
変換効率の割合、折り曲げ加工試験、ねじり試験、およ
び降ひょう試験の結果は表１２に示すようになった。表
１２中の光電変換効率は、ＳＣ実５−１を１．００とし
て、相対値を示している。

【０２１７】

【表１２】

【０２１８】以上の結果より、ＳＣ実５−１が、比較実
施例よりも優れていることが分かった。

【０２１９】〈実施例６〉表１３の条件で光電変換層を
堆積した以外は実施例３と同様にして、図２の構成をし
た光起電力素子を作製した。

【０２２０】このとき、第１の導電型半導体層２０３と
して、ｎ型半導体層（μｃ−Ｓｉ：Ｈ、２０ｎｍ）を積
層した。

【０２２１】また、ｉ型層２０８として、第１のｉ型微
結晶半導体層（μｃ−Ｓｉ：Ｈ、８００ｎｍにおける吸
収係数３００ｃｍ^-1、膜厚３００ｎｍ）２０４と、第２
のｉ型微結晶半導体層（μｃ−Ｓｉ：Ｈ：Ｆ、８００ｎ
ｍにおける吸収係数６００ｃｍ^-1、膜厚２００ｎｍ）２
０５とを単位２０７とし、３単位順次積層した。

【０２２２】また、第２の導電型半導体層２０６として
ｐ型半導体層（μｃ−Ｓｉ：Ｈ、２０ｎｍ）を積層し
た。その後、実施例３と同様に透明電極と集電電極を堆
積した。

【０２２３】第１の微結晶半導体層２０４、第２の微結
晶半導体層２０５の平均粒径は４０ｎｍ、８０ｎｍにな
るようにした。平均粒径は、透過電子顕微鏡像より求め
た。この光起電力素子をＳＣ実６−１と呼ぶ。

【０２２４】

【表１３】

【０２２５】〈比較実施例６−１〉第１のｉ型微結晶半
導体層（μｃ−Ｓｉ：Ｈ、８００ｎｍにおける吸収係数
３００ｃｍ^-1、膜厚３００ｎｍ）２０４を、吸収係数と
膜厚は実施例６と同様であるが、作製条件を表１４に示
すように変えて作製した。それ以外は、実施例６と同様
である。

【０２２６】

【表１４】

【０２２７】この膜の平均粒径は、８０ｎｍであった。
この光起電力素子をＳＣ比実６−１と呼ぶ。

【０２２８】〈比較実施例６−２〉第２のｉ型微結晶系
半導体層（μｃ−Ｓｉ：Ｈ：Ｆ、８００ｎｍにおける吸
収係数６００ｃｍ^-1、膜厚２００ｎｍ）２０５を、吸収
係数と膜厚は実施例６と同様であるが、作製条件を表１
５に示すように変えて作製した。それ以外は、実施例６
と同様である。

【０２２９】

【表１５】

【０２３０】この膜の平均粒径は、４０ｎｍであった。
この光起電力素子をＳＣ比実６−２と呼ぶ。

【０２３１】光起電力素子ＳＣ実６−１、ＳＣ比実６−
１、およびＳＣ比実６−２について、初期光電変換効
率、光劣化後の光電変換効率の割合、振動劣化後の光電
変換効率の割合、折り曲げ加工試験、ねじり試験、およ
び降ひょう試験の結果は表１６に示すようになった。表
１６中の光電変換効率は、ＳＣ実６−１を１．００とし
て相対値を示している。

【０２３２】

【表１６】

【０２３３】以上の結果より、ＳＣ実６−１が、比較実
施例よりも優れていることが分かった。

【０２３４】〈実施例７〉表１７の条件で光電変換層を
堆積した以外は実施例３と同様にして、図２の構成をし
た光起電力素子を作製した。

【０２３５】このとき、第１の導電型半導体層２０３と
して、ｎ型半導体層（μｃ−Ｓｉ：Ｈ、２０ｎｍ）を積
層した。

【０２３６】また、ｉ型層２０８として、第１のｉ型微
結晶半導体層（μｃ−Ｓｉ：Ｈ、８００ｎｍにおける吸
収係数３００ｃｍ^-1、膜厚３００ｎｍ）２０４と、第２
のｉ型微結晶半導体層（μｃ−Ｓｉ：Ｈ：Ｆ、８００ｎ
ｍにおける吸収係数６００ｃｍ^-1、膜厚２００ｎｍ）２
０５とを単位２０７とし、３単位順次積層した。

【０２３７】さらに、第２の導電型半導体層２０６とし
て、ｐ型半導体層（μｃ−Ｓｉ：Ｈ、２０ｎｍ）を積層
した。その後、実施例３と同様に透明電極と集電電極を
堆積した。

【０２３８】第１の微結晶半導体層２０４、第２の微結
晶半導体層２０５の結晶体積率はそれぞれ、５０％、８
０％になるようにした。結晶体積率は、ラマン散乱スペ
クトルより、５２０ｃｍ^-1付近の結晶からの鋭い信号
と、４８０ｃｍ^-1付近の非晶質からのブロードな信号の
強度より求めた。この光起電力素子をＳＣ実７−１と呼
ぶ。

【０２３９】

【表１７】

【０２４０】〈比較実施例７−１〉第１のｉ型微結晶半
導体層（μｃ−Ｓｉ：Ｈ、８００ｎｍにおける吸収係数
３００ｃｍ^-1、膜厚３００ｎｍ）２０４を、吸収係数と
膜厚は実施例７と同様であるが、作製条件を表１８に示
すように変えて作製した。それ以外は、実施例７と同様
である。この膜の結晶体積率は、８０％であった。この
光起電力素子をＳＣ比実７−１と呼ぶ。

【０２４１】

【表１８】

【０２４２】〈比較実施例７−２〉第２のｉ型微結晶半
導体層（μｃ−Ｓｉ：Ｈ：Ｆ、８００ｎｍにおける吸収
係数６００ｃｍ^-1、膜厚２００ｎｍ）２０５を、吸収係
数と膜厚は実施例７と同様であるが、作製条件を表１９
に示すように変えて作製した。それ以外は、実施例７と
同様である。この膜の結晶体積率は、５０％であった。
この光起電力素子をＳＣ比実７−２と呼ぶ。

【０２４３】

【表１９】

【０２４４】光起電力素子ＳＣ実７−１、ＳＣ比実７−
１、およびＳＣ比実７−２について、初期光電変換効
率、光劣化後の光電変換効率の割合、振動劣化後の光電
変換効率の割合、折り曲げ加工試験、ねじり試験、およ
び降ひょう試験の結果は表２０に示すようになった。表
２０中の光電変換効率は、ＳＣ実７−１を１．００とし
て、相対値を示している。

【０２４５】

【表２０】

【０２４６】以上の結果より、ＳＣ実７−１が、比較実
施例よりも優れていることが分かった。

【０２４７】〈実施例８〉表２１の条件で光電変換層を
堆積した以外は実施例３と同様にして、図２の構成をし
た光起電力素子を作製した。

【０２４８】このとき、第１の導電型半導体層２０３と
して、ｎ型半導体層（μｃ−Ｓｉ：Ｈ、２０ｎｍ）を積
層した。

【０２４９】また、ｉ型層２０８として、第１のｉ型微
結晶半導体層（μｃ−Ｓｉ：Ｈ、８００ｎｍにおける吸
収係数３００ｃｍ^-1、膜厚３００ｎｍ）２０４と、第２
のｉ型微結晶半導体層（μｃ−Ｓｉ：Ｈ：Ｆ、８００ｎ
ｍにおける吸収係数６００ｃｍ^-1、膜厚２００ｎｍ）２
０５とを単位１０７とし、３単位順次積層した。

【０２５０】さらに、第２の導電型半導体層２０６とし
て、ｐ型半導体層（μｃ−Ｓｉ：Ｈ、２０ｎｍ）を積層
した。

【０２５１】第１のｉ型微結晶半導体層２０４、および
第２のｉ型微結晶半導体層２０５をｉ型シリコン単結晶
（比抵抗＞１０００Ωｃｍ）上に１μｍ作製し、ＦＴ−
ＩＲ（フーリエ変換式赤外吸収法）にて、２０００ｃｍ
^-1付近の吸収より、水素含有量を求めた。それぞれの水
素含有量は、７ａｔｏｍ％、５ａｔｏｍ％であった。こ
の光起電力素子をＳＣ実８−１と呼ぶ。

【０２５２】

【表２１】

【０２５３】〈比較実施例８−１〉第１のｉ型微結晶半
導体層（μｃ−Ｓｉ：Ｈ、８００ｎｍにおける吸収係数
３００ｃｍ^-1、膜厚３００ｎｍ）２０４の条件で吸収係
数、膜厚は実施例８と同様であるが、作製条件を表２２
に示すように変えて作製した。それ以外は、実施例８と
同様である。この膜の水素含有量は５ａｔｏｍ％であっ
た。この光起電力素子をＳＣ比実８−１と呼ぶ。

【０２５４】

【表２２】

【０２５５】〈比較実施例８−２〉第２のｉ型微結晶半
導体層（μｃ−Ｓｉ：Ｈ：Ｆ、８００ｎｍにおける吸収
係数６００ｃｍ^-1、膜厚２００ｎｍ）２０５の条件で吸
収係数、膜厚は実施例８と同様であるが、作製条件を表
２３に示すように変えて作製した。それ以外は、実施例
８と同様である。この膜の水素含有量は、７ａｔｏｍ％
であった。この光起電力素子をＳＣ比実８−２と呼ぶ。

【０２５６】

【表２３】

【０２５７】光起電力素子ＳＣ実８−１、ＳＣ比実８−
１、およびＳＣ比実８−２について、初期光電変換効
率、光劣化後の光電変換効率の割合、振動劣化後の光電
変換効率の割合、折り曲げ加工試験、ねじり試験、およ
び降ひょう試験の結果は表２４に示すようになった。表
２４中の光電変換効率は、ＳＣ実８−１を１．００とし
て相対値を示しめしている。

【０２５８】

【表２４】

【０２５９】以上の結果より、ＳＣ実８−１が、比較実
施例よりも優れていることが分かった。

【０２６０】〈実施例９〉基板６０１として、厚さ０．
２ｍｍ、５０ｍｍ×５０ｍｍのステンレス基板（ＳＵＳ
３０４）を用い、図４に示す堆積装置を用いて、裏面反
射層（Ａｇ、４５０ｎｍ）６０９、透明導電層（Ｚｎ
Ｏ、１μｍ）６０２を堆積し、図５に示す堆積装置を用
いて表２５の条件で光電変換層を堆積したこと以外は実
施例３と同様にして、図６の構成をした光起電力素子を
作製した。

【０２６１】このとき、第１の導電型半導体層６０３と
して、ｎ型半導体層（μｃ−ＳｉＣ：Ｈ、２０ｎｍ）６
１２ａおよびｎ型半導体層（μｃ−Ｓｉ：Ｈ、２０ｎ
ｍ）６１２ｂを順次積層した。

【０２６２】また、ｉ型層６０８として、第１のｉ型微
結晶半導体層（μｃ−Ｓｉ：Ｈ、８００ｎｍにおける吸
収係数３００ｃｍ^-1、膜厚２００ｎｍ）６０４と、第２
のｉ型微結晶半導体層（μｃ−Ｓｉ：Ｈ、８００ｎｍに
おける吸収係数９００ｃｍ^-1、膜厚３００ｎｍ）６０５
とを単位６０７とし、これらを３単位順次積層した。

【０２６３】さらに第２の導電型半導体層６０６とし
て、ｐ型半導体層（μｃ−Ｓｉ：Ｈ、２０ｎｍ）を積層
した。なお、６１０は透明電極、６１１は集電電極であ
る。この光起電力素子をＳＣ実９−１と呼ぶ。

【０２６４】

【表２５】

【０２６５】〈比較実施例９−１〉第１の導電型半導体
層６０３を（μｃ−Ｓｉ：Ｈ、２０ｎｍ）とした以外は
実施例９と同様にした。この光起電力素子をＳＣ比実９
−１と呼ぶ。

【０２６６】光起電力素子ＳＣ実９−１およびＳＣ比実
９−１について、初期光電変換効率、光劣化後の光電変
換効率の割合、振動劣化後の光電変換効率の割合は表２
６に示すようになった。表２６中の光電変換効率は、Ｓ
Ｃ実９−１を１．００として、相対値を示している。

【０２６７】

【表２６】

【０２６８】以上の結果より、ＳＣ実９−１が、比較実
施例よりも優れていることが分かった。

【０２６９】〈実施例１０〉基板７０１として、厚さ
０．２ｍｍ、５０ｍｍ×５０ｍｍのステンレス基板（Ｓ
ＵＳ３０４）を用い、図４に示す堆積装置を用いて、裏
面反射層（Ａｇ、５０ｎｍ）７０９、透明導電層（Ｚｎ
Ｏ、１μｍ）７０２を堆積し、図５に示す堆積装置を用
いて表２７の条件で光電変換層を堆積したこと以外は実
施例３と同様にして、図７の構成をした光起電力素子を
作製した。

【０２７０】このとき、第１の導電型半導体層７０３と
して、ｎ型半導体層（ａ−ＳｉＣ：Ｈ、２０ｎｍ）７１
３、ｎ型半導体層（μｃ−ＳｉＣ：Ｈ、２０ｎｍ）７１
２ａ、およびｎ型半導体層（μｃ−Ｓｉ：Ｈ、２０ｎ
ｍ）７１２ｂを順次積層した。

【０２７１】また、ｉ型層７０８として、第１のｉ型微
結晶半導体層（μｃ−Ｓｉ：Ｈ、８００ｎｍにおける吸
収係数３００ｃｍ^-1、膜厚２００ｎｍ）７０４と、第２
のｉ型微結晶半導体層（μｃ−Ｓｉ：Ｈ、８００ｎｍに
おける吸収係数９００ｃｍ^-1、膜厚３００ｎｍ）７０５
を単位７０７とし、３単位順次積層した。

【０２７２】さらに、第２の導電型半導体層７０６とし
て、ｐ型半導体層（μｃ−Ｓｉ：Ｈ、２０ｎｍ）を積層
した。なお、７１０は透明電極、７１１は集電電極であ
る。この光起電力素子をＳＣ実１０−１と呼ぶ。

【０２７３】

【表２７】

【０２７４】〈比較実施例１０−１〉第１の導電型半導
体層７０３をｎ型半導体層（μｃ−ＳｉＣ：Ｈ、２０ｎ
ｍ）、ｎ型半導体層（μｃ−Ｓｉ：Ｈ、２０ｎｍ）とし
た以外は実施例１０と同様に作製した。この光起電力素
子をＳＣ比実１０−１と呼ぶ。

【０２７５】光起電力素子ＳＣ実１０−１およびＳＣ比
実１０−１について、初期光電変換効率、光劣化後の光
電変換効率の割合、振動劣化後の光電変換効率の割合は
表２８に示すようになった。表２８中の光電変換効率
は、ＳＣ実１０−１を１．００として、相対値を示して
いる。

【０２７６】

【表２８】

【０２７７】以上の結果より、ＳＣ実１０−１が、比較
実施例よりも優れていることが分かった。

【０２７８】〈実施例１１〉基板８０１として、厚さ
０．２ｍｍ、５０ｍｍ×５０ｍｍのステンレス基板（Ｓ
ＵＳ３０４）を用い、図４に示す堆積装置を用いて、裏
面反射層（Ａｇ、４５０ｎｍ）８０９、透明導電層（Ｚ
ｎＯ、１μｍ）８０２を堆積し、図５に示す堆積装置を
用いて表２９の条件で光電変換層を堆積したこと以外は
実施例３と同様にして、図８の構成をした光起電力素子
を作製した。

【０２７９】このとき、第１の導電型半導体層８０３と
して、ｎ型半導体層（ａ−ＳｉＣ：Ｈ、２０ｎｍ）８１
３、ｎ型半導体層（μｃ−ＳｉＣ：Ｈ、２０ｎｍ）８１
２ａ、およびｎ型半導体層（μｃ−Ｓｉ：Ｈ、２０ｎ
ｍ）８１２ｂを順次積層した。

【０２８０】また、ｉ型層８０８として、第１のｉ型微
結晶半導体層（μｃ−Ｓｉ：Ｈ、８００ｎｍにおける吸
収係数３００ｃｍ^-1、膜厚２００ｎｍ）８０４と、第２
のｉ型微結晶半導体層（μｃ−Ｓｉ：Ｈ、８００ｎｍに
おける吸収係数９００ｃｍ^-1、膜厚３００ｎｍ）８０５
とを単位８０７とし、３単位順次積層した。

【０２８１】さらに、第２の導電型半導体層８０６とし
て、ｐ型半導体層（μｃ−Ｓｉ：Ｈ、１５ｎｍ）８１４
ａおよびｐ型半導体層（μｃ−ＳｉＣ：Ｈ、１０ｎｍ）
８１４ｂを順次積層した。なお、８１０は透明電極、８
１１は集電電極である。この光起電力素子をＳＣ実１１
−１と呼ぶ。

【０２８２】

【表２９】

【０２８３】〈比較実施例１１−１〉第２の導電型半導
体層８０６を（μｃ−Ｓｉ：Ｈ、２０ｎｍ）とした以外
は、実施例１１と同様に作製した。この光起電力素子を
ＳＣ比実１１−１と呼ぶ。

【０２８４】光起電力素子ＳＣ実１１−１およびＳＣ比
実１１−１について、初期光電変換効率、光劣化後の光
電変換効率の割合、振動劣化後の光電変換効率の割合は
表３０に示すようになった。表３０中の光電変換効率
は、ＳＣ実１１−１を１．００として、相対値を示して
いる。

【０２８５】

【表３０】

【０２８６】以上の結果より、ＳＣ実１１−１が、比較
実施例よりも優れていることが分かった。

【０２８７】〈実施例１２〉基板９０１として、厚さ
０．２ｍｍ、５０ｍｍ×５０ｍｍのステンレス基板（Ｓ
ＵＳ３０４）を用い、図４に示す堆積装置を用いて、裏
面反射層（Ａｇ、４５０ｎｍ）９０９、透明導電層（Ｚ
ｎＯ、１μｍ）９０２を堆積し、図５に示す堆積装置を
用いて表３１の条件で光電変換層を堆積したこと以外は
実施例３と同様にして、図９の構成をした光起電力素子
を作製した。

【０２８８】このとき、第１の導電型半導体層９０３と
して、ｎ型半導体層（ａ−ＳｉＣ：Ｈ、２０ｎｍ）９１
３、ｎ型半導体層（μｃ−ＳｉＣ：Ｈ、２０ｎｍ）９１
２ａ、およびｎ型半導体層（μｃ−Ｓｉ：Ｈ、２０ｎ
ｍ）９１２ｂを順次積層した。

【０２８９】また、ｉ型層９０８として、第１のｉ型微
結晶半導体層（μｃ−Ｓｉ：Ｈ、８００ｎｍにおける吸
収係数３００ｃｍ^-1、膜厚２００ｎｍ）９０４と、第２
のｉ型微結晶半導体層（μｃ−Ｓｉ：Ｈ、８００ｎｍに
おける吸収係数９００ｃｍ^-1、膜厚３００ｎｍ）とを単
位９０７とし、３単位順次積層した。

【０２９０】さらに、第２の導電型半導体層９０６とし
て、ｐ型半導体層（ａ−Ｓｉ：Ｈ、７．５ｎｍ）９１
５、ｐ型半導体層（μｃ−Ｓｉ：Ｈ、７．５ｎｍ）９１
４ａ、およびｐ型半導体層（μｃ−ＳｉＣ：Ｈ、１０ｎ
ｍ）９１４ｂを順次積層した。なお、９１０は透明電
極、９１１は集電電極である。この光起電力素子をＳＣ
実１２−１と呼ぶ。

【０２９１】

【表３１】

【０２９２】〈比較実施例１２−１〉第２の導電型半導
体層９０６をｐ型半導体層（μｃ−Ｓｉ：Ｈ、１５ｎ
ｍ）及びｐ型半導体層（μｃ−ＳｉＣ：Ｈ、１０ｎｍ）
とした以外は、実施例１２と同様に作製した。この光起
電力素子をＳＣ比実１２−１と呼ぶ。

【０２９３】光起電力素子ＳＣ実１２−１およびＳＣ比
実１２−１について、初期光電変換効率、光劣化後の光
電変換効率の割合、振動劣化後の光電変換効率の割合は
表３２に示すようになった。表３２中の光電変換効率
は、ＳＣ実１２−１を１．００として、相対値を示して
いる。

【０２９４】

【表３２】

【０２９５】以上の結果より、ＳＣ実１２−１が、比較
実施例よりも優れていることが分かった。

【０２９６】〈実施例１３〉基板１００１として、厚さ
０．２ｍｍ、５０ｍｍ×５０ｍｍのステンレス基板（Ｓ
ＵＳ３０４）を用い、図４に示す堆積装置を用いて、裏
面反射層（Ａｇ、４５０ｎｍ）１００９、透明導電層
（ＺｎＯ、１μｍ）１００２を堆積し、図５に示す堆積
装置を用いて表３３の条件で光電変換層を堆積したこと
以外は実施例３と同様にして、図１０の構成をした光起
電力素子を作製した。

【０２９７】このとき、第１の導電型半導体層１００３
として、ｎ型半導体層（ａ−ＳｉＣ：Ｈ、２０ｎｍ）１
０１３、ｎ型半導体層（μｃ−ＳｉＣ：Ｈ、２０ｎｍ）
１０１２ａ、およびｎ型半導体層（μｃ−Ｓｉ：Ｈ、２
０ｎｍ）１０１２ｂを順次積層した。

【０２９８】また、ｉ型層１００８として、第１のｉ型
微結晶半導体層（μｃ−Ｓｉ：Ｈ、８００ｎｍにおける
吸収係数３００ｃｍ^-1、膜厚２００ｎｍ）１００４と、
第２のｉ型微結晶半導体層（μｃ−Ｓｉ：Ｈ ８００ｎ
ｍにおける吸収係数９００ｃｍ^-1、膜厚３００ｎｍ）１
００５とを単位１００７とし、３単位順次積層した。

【０２９９】さらに、ｉ型層１００８の上にｉ型のアモ
ルファスシリコン系半導体層（ａ−Ｓｉ：Ｈ、２０ｎ
ｍ）１０１６を積層した後、第２の導電型半導体層１０
０６として、ｐ型半導体層（ａ−Ｓｉ：Ｈ７．５ｎｍ）
１０１５、ｐ型半導体層（μｃ−Ｓｉ：Ｈ、７．５ｎ
ｍ）１０１４ａ、およびｐ型半導体層（μｃ−ＳｉＣ：
Ｈ、１０ｎｍ）１０１４ｂを順次積層した。なお、１０
１０は透明電極、１０１１は集電電極である。この光起
電力素子をＳＣ実１３−１と呼ぶ。

【０３００】

【表３３】

【０３０１】〈比較実施例１３−１〉ｉ型アモルファス
シリコン系半導体層（ａ−Ｓｉ：Ｈ ２０ｎｍ）１０１
６を積層しなかった以外は、実施例１３と同様に作製し
た。この光起電力素子をＳＣ比実１３−１と呼ぶ。光起
電力素子ＳＣ実１３−１およびＳＣ比実１３−１につい
て、初期光電変換効率、光劣化後の光電変換効率の割
合、振動劣化後の光電変換効率の割合は表３４に示すよ
うになった。表３４中の光電変換効率は、ＳＣ実１３−
１を１．００として、相対値を示している。

【０３０２】

【表３４】

【０３０３】以上の結果より、ＳＣ実１３−１が、比較
実施例よりも優れていることが分かった。

【０３０４】〈実施例１４〉基板１１０１として、厚さ
０．２ｍｍ、５０ｍｍ×５０ｍｍのステンレス基板（Ｓ
ＵＳ３０４）を用い、図４に示す堆積装置を用いて、裏
面反射層（Ａｇ、４５０ｎｍ）１１０９、透明導電層
（ＺｎＯ、１μｍ）１１０２を堆積し、図５に示す堆積
装置を用い、表３５、表３６の条件でアモルファス系半
導体をｉ型層に用いた光電変換層を積層したこと以外は
実施例３と同様にして、図１１の構成をした太陽電池を
作製した。

【０３０５】このとき、第１の導電型半導体層１１０３
として、ｎ型半導体層（ａ−ＳｉＣ：Ｈ、１０ｎｍ）１
１１３、ｎ型半導体層（μｃ−ＳｉＣ：Ｈ、１０ｎｍ）
１１１２ａ、およびｎ型半導体層（μｃ−Ｓｉ：Ｈ、１
０ｎｍ）１１１２ｂを順次積層した。

【０３０６】また、ｉ型層１１０８として、第１のｉ型
微結晶半導体層（μｃ−Ｓｉ：Ｈ、８００ｎｍにおける
吸収係数３００ｃｍ^-1、膜厚２００ｎｍ）１１０４と、
第２のｉ型微結晶半導体層（μｃ−Ｓｉ：Ｈ、８００ｎ
ｍにおける吸収係数９００ｃｍ^-1、膜厚３００ｎｍ）１
１０５とを単位１１０７として３単位順次積層した。

【０３０７】さらに、ｉ型アモルファスシリコン系半導
体層（ａ−Ｓｉ：Ｈ、５０ｎｍ）１１１６を積層した上
に、第２の導電型半導体層１１０６として、ｐ型半導体
層（ａ−Ｓｉ：Ｈ、７．５ｎｍ）１１１５、ｐ型半導体
層（μｃ−Ｓｉ：Ｈ、７．５ｎｍ）１１１４ａ、および
ｐ型半導体層（μｃ−ＳｉＣ：Ｈ、１０ｎｍ）１１１４
ｂを順次積層した。

【０３０８】その上に、ｐｉｎ光起電力素子１１２０と
して、ｎ型半導体層（ａ−ＳｉＣ：Ｈ、１５ｎｍ）１１
１７、ｉ型アモルファスシリコン系半導体層（ａ−Ｓ
ｉ：Ｈ、３００ｎｍ）１１１８、およびｐ型半導体層
（ａ−Ｓｉ：Ｈ、１０ｎｍ）１１１９を順次積層した。
なお、１１１０は透明電極、１１１１は集電電極であ
る。この光起電力素子をＳＣ実１４−１と呼ぶ。

【０３０９】

【表３５】

【０３１０】

【表３６】

【０３１１】〈比較例１４−１〉ｉ型層１１０８を第１
のｉ型微結晶半導体層（μｃ−Ｓｉ：Ｈ、８００ｎｍに
おける吸収係数３００ｃｍ^-1）のみで膜厚１．５μｍに
堆積した以外は、実施例１４と同様に作製した。この光
起電力素子ＳＣ比１４−１と呼ぶ。

【０３１２】〈比較例１４−２〉ｉ型層１１０８を第２
のｉ型微結晶半導体層（μｃ−Ｓｉ：Ｈ 、８００ｎｍ
における吸収係数９００ｃｍ^-1）のみで膜厚１．５μｍ
に堆積した以外は、実施例１４と同様に作製した。この
光起電力素子をＳＣ比１４−２と呼ぶ。

【０３１３】光起電力素子ＳＣ実１４−１、ＳＣ比１４
−１、およびＳＣ比１４−２について、初期光電変換効
率、光劣化後の光電変換効率の割合、振動劣化後の光電
変換効率の割合、折り曲げ加工試験、ねじり試験、およ
び降ひょう試験の結果は表３７示すようになった。表３
７中の光電変換効率は、ＳＣ実１４−１を１．００とし
て相対値を示している。

【０３１４】

【表３７】

【０３１５】以上の結果より、ＳＣ実１４−１が、比較
例よりも優れていることが分かった。

【０３１６】〈実施例１５〉実施例１４で作製した図１
１の構成をした光起電力素子に、図１２に示すように、
集電電極１２０２とバスバー１２０３を取り付け、４つ
の光起電力素子１２０１を直列化し、各光起電力素子と
は並列にバイパスダイオードを接続した。次に、厚さ
１．０ｍｍのガルバリウム鋼板の上にＥＶＡ、ナイロン
樹脂、ＥＶＡ、ガラス不織布、直列化した光起電力素
子、ガラス不織布、ＥＶＡ、ガラス不織布、ＥＶＡ、ガ
ラス不織布、フッ素樹脂を重ねあわせて加熱し真空封止
（ラミネーション）した。

【０３１７】こうして作製した太陽電池モジュールを折
り曲げ加工し、建築材とした。この太陽電池モジュール
をＳＣ実１５−１と呼ぶ。

【０３１８】〈比較例１５−１〉ｉ型層１１０８を第１
のｉ型微結晶半導体層（μｃ−Ｓｉ：Ｈ、８００ｎｍに
おける吸収係数３００ｃｍ^-1）の条件のみで膜厚１．５
μｍに堆積した以外は、実施例１５と同様に作製した。
この太陽電池モジュールをＳＣ比１５−１と呼ぶ。そし
て以下の試験を行った。

【０３１９】まず、結晶系太陽電池のＪＩＳ Ｃ８９１
７Ａ−２項に準拠した「温湿度サイクル試験」を行なっ
た。附属書２図のように高温（温度８５℃、湿度８５
％、２．５時間）、低温（温度−２０℃、１時間）で１
サイクルを構成し、１０サイクル行った。

【０３２０】また、屋外暴露試験を行った。太陽電池モ
ジュールを屋外に設置し、１２か月後、そして２４か月
後に評価を行った。評価は、効率測定、および外観を目
視で観察した。

【０３２１】温湿度サイクル試験の結果、ＳＣ比１５−
１は効率の低下が観測されたが、ＳＣ実１５−１は全く
低下しなかった。

【０３２２】また、屋外暴露試験の結果、ＳＣ比１５−
１は気泡上のものが観測され、膜はがれによるものであ
った。ＳＣ実１５−１の外観は全く変化はなかった。効
率の低下は、ＳＣ実１５−１の方が優れていた。

【０３２３】〈実施例１６〉実施例１４で作製した光起
電力素子に、図１２に示すように集電電極１２０２とバ
スバー１２０３を取り付け、４つの光起電力素子１２０
１を直列化し、各光起電力素子１２０１とは並列にバイ
パスダイオードを接続した。

【０３２４】次に、厚さ１．０ｍｍのガルバリウム鋼板
の上にＥＶＡ、ナイロン樹脂、ＥＶＡ、ガラス不織布、
直列化した光起電力素子、ガラス不織布、ＥＶＡ、ガラ
ス不織布、ＥＶＡ、ガラス不織布、フッ素樹脂を重ねあ
わせて加熱し真空封止（ラミネーション）した。こうし
て作製した太陽電池モジュールを既存の屋根材の施工方
法である「瓦棒葺き」に適合する形態に折り曲げ加工
し、建築材とした。

【０３２５】次に、作製した建築材を施工した。

【０３２６】まず、作製した太陽電池モジュール（以
下、ＳＣ実１６−１と呼ぶ）を一体化した屋根材を固定
する。次に、固定された太陽電池モジュールの端子を太
陽電池モジュール間、およびその他の端子と電気的に接
続することで、発電された電力を取り出せるようにす
る。

【０３２７】〈比較例１６−１〉ｉ型層１１０８を第１
のｉ型微結晶半導体層（μｃ−Ｓｉ：Ｈ、８００ｎｍに
おける吸収係数３００ｃｍ^-1）の条件のみで膜厚１．５
μｍに堆積した以外は、実施例１６と同様に作製した。
この太陽電池モジュールをＳＣ比１６−１と呼ぶ。

【０３２８】施工時に、荷重による損傷と思われる不良
が、ＳＣ比１６−１では発生したが、ＳＣ実１６−１で
は全くなかった。

【０３２９】施工後、１年間発電量を測定したが、ＳＣ
比１６−１よりもＳＣ１６−１の方が優れていた。ま
た、目視にて、屋根を観察したが、ＳＣ比１６−１は微
少な膜はがれが観測されたが、ＳＣ実１６−１は異常は
見られなかった。

【０３３０】〈実施例１７〉実施例１６で施工した太陽
電池モジュールＳＣ実１６−１の出力端を電力変換手段
に接続し、発電装置とした。この電力変換手段はインバ
ーター、連系保護装置に接続され、連系保護装置を介し
て商用電力系統に接続されている。連系保護装置は、過
電流等の異常時において、太陽発電システムと商用電力
系統の接続を遮断する働きを持つ。

【０３３１】〈比較例１７−１〉太陽電池モジュールと
してＳＣ比１６−１を用いた以外は実施例１７と同様に
発電装置を形成した。

【０３３２】施工後、１年間システムのエラーの発生状
況を追跡したが、ＳＣ比１７−１は２回起こったが、Ｓ
Ｃ実１７−１は全く起こらなかった。

【０３３３】〈実施例１８〉基板２０１として、厚さ
０．２ｍｍ、５０ｍｍ×５０ｍｍのステンレス基板（Ｓ
ＵＳ３０４）を用い、図４に示す堆積装置を用いて、実
施例３と同様に裏面反射層（Ａｌ、２００ｎｍ）２０
９、透明導電層（ＺｎＯ、０．５μｍ）２０２を堆積
し、図５に示す堆積装置を用いて表３８の条件で光電変
換層を堆積し、図２の構成をしたホトダイオードを作製
した。

【０３３４】このとき、第１の導電型半導体層２０３と
して、ｎ型半導体層（μｃ−Ｓｉ：Ｈ、２０ｎｍ）を積
層した。

【０３３５】また、ｉ型層２０８として、第１のｉ型微
結晶系半導体層（μｃ−ＳｉＧｅ：Ｈ、８００ｎｍにお
ける吸収係数１５００ｃｍ^-1、膜厚１０ｎｍ）２０４
と、第２のｉ型微結晶半導体層（μｃ−Ｓｉ：Ｈ、８０
０ｎｍにおける吸収係数５００ｃｍ^-1、膜厚１０ｎｍ）
２０５とを単位２０７とし、５０単位順次積層した。

【０３３６】さらに、第２の導電型半導体層２０６とし
て、ｐ型半導体層（μｃ−Ｓｉ：Ｈ、２０ｎｍ）を積層
した。その後、透明電極２１０、集電電極２１１を実施
例３と同様に堆積した。このホトダイオードをＰＤ実１
８−１と呼ぶ。

【０３３７】

【表３８】

【０３３８】〈比較例１８−１〉ｉ型層２０８を第１の
ｉ型微結晶半導体層（μｃ−ＳｉＧｅ：Ｈ、８００ｎｍ
における吸収係数１５００ｃｍ^-1）の条件のみで膜厚１
μｍに堆積した以外は、実施例１８と同様に作製した。
このホトダイオードをＰＤ比１８−１と呼ぶ。

【０３３９】〈比較例１８−２〉ｉ型層２０８を第２の
ｉ型微結晶半導体層（μｃ−Ｓｉ：Ｈ、８００ｎｍにお
ける吸収係数５００ｃｍ^-1）の条件のみで膜厚１μｍに
堆積した以外は、実施例１８と同様に作製した。このホ
トダイオードをＰＤ比１８−２と呼ぶ。

【０３４０】ホトダイオードＰＤ実１８−１、ＰＤ比１
８−１、ＰＤ比１８−２について、オンオフ比（８００
ｎｍの２０ｍＷ／ｃｍ² の単色光を照射したときの光電
流／暗電流測定周波数２０ｋＨｚ）を測定した。これを
初期オンオフ比と呼ぶこととする。次に以下の試験を行
った。表３９は、その結果を示している。

【０３４１】まず、光劣化試験は、予め初期オンオフ比
を測定しておいたホトダイオードを、湿度５０％、温度
２５℃の環境に設置し、８００ｎｍの２０ｍＷ／ｃｍ²
の単色光を５００時間照射後の８００ｎｍの２０ｍＷ／
ｃｍ² の単色光でのオンオフ比の初期オンオフ比に対す
る割合（光劣化試験後のオンオフ比／初期オンオフ比）
により行った。

【０３４２】また、振動劣化試験は、予め初期オンオフ
比を測定しておいたホトダイオードを湿度５０％、温度
２５℃の暗所に設置し、振動周波数６０Ｈｚで振幅０．
１ｍｍの振動を５００時間加えた後の８００ｎｍの２０
ｍＷ／ｃｍ² の単色光でのオンオフ比の初期オンオフ比
に対する割合（振動劣化試験後のオンオフ比／初期オン
オフ比）により行った。

【０３４３】

【表３９】

【０３４４】以上の結果より、ＰＤ実１８−１が、比較
実施例よりも優れていることが分かった。

【０３４５】

【発明の効果】以上説明したように、本発明の光起電力
素子は、アモルファス半導体特有の光劣化現象（ステブ
ラー・ロンスキー効果）を避けつつ、効率よく光を吸収
し、かつ電気特性（移動度μ、寿命τ）等の向上を図る
ことができる。特に、半導体層の膜厚を薄くし、堆積時
間および原料を削減することを可能であり、また高効率
でありながら、結晶では不可能な曲げ加工が可能ななた
め、意匠性に優れ、かつ施工性に優れる。

【０３４６】本発明の太陽電池モジュールは、光起電力
効率を向上させつつ、耐候性、耐久性等の信頼性を向上
させることができ、半導体デバイス画像入力用ラインセ
ンサー、太陽電池、フォトダイオードなどに好適なもの
である。

【図面の簡単な説明】

【図１】本発明の光起電力素子の第１の実施形態を模式
的に示す概略図である。

【図２】本発明の光起電力素子の第２の実施形態を模式
的に示す概略図である。

【図３】半導体層の吸収係数の光エネルギー依存性を示
す説明図である。

【図４】本発明の光起電力素子の裏面反射層、透明導電
層および透明電極を形成する装置を示す模式的な断面図
である。

【図５】本発明の光起電力素子の光電変換層を形成する
プラズマＣＶＤ装置を示す模式的な断面図である。

【図６】本発明の光起電力素子の他の実施形態を模式的
に示す概略図である。

【図７】本発明の光起電力素子の他の実施形態を模式的
に示す概略図である。

【図８】本発明の光起電力素子の他の実施形態を模式的
に示す概略図である。

【図９】本発明の光起電力素子の他の実施形態を模式的
に示す概略図である。

【図１０】本発明の光起電力素子の他の実施形態を模式
的に示す概略図である。

【図１１】本発明の光起電力素子の他の実施の形態を模
式的に示す概略図である。

【図１２】本発明の光起電力素子のグリッド電極の形成
例を示す概略図である。

【符号の説明】

１０１ 基板 １０２ 透明導電層 １０３ 第１の導電型半導体層 １０４ 第１のｉ型微結晶半導体層 １０５ 第２のｉ型微結晶半導体層 １０６ 第２の導電型半導体層 １０７ １単位のｉ型半導体層 １０８ ｉ型層 １０９ 裏面反射層 １１０ 透明電極 １１１ 集電電極 ２０１ 基板 ２０２ 透明導電層 ２０３ 第１の導電型半導体層 ２０４ 第１のｉ型微結晶半導体層 ２０５ 第２のｉ型微結晶半導体層 ２０６ 第２の導電型半導体層 ２０７ １単位のｉ型半導体層 ２０８ ｉ型層 ２０９ 裏面反射層 ２１０ 透明電極 ２１１ 集電電極 ４０１ 堆積室 ４０２ 基板ホルダー ４０３ 基板 ４０４ ヒーター ４０５ マッチングボックス ４０６ ＲＦ電源（バイアス電源） ４０７ 金属のターゲット（Ａｇ） ４０８ 透明導電層用のターゲット（ＺｎＯ） ４０９ 透明電極用のターゲット（ＩＴＯ） ４１０、４１２ ＤＣ電源 ４１１ ＲＦ電源 ４１３、４１４、４１５ シャッター ４１６ 排気管 ４１７ ガス導入管 ４１８ 回転軸 ５０１ 反応室 ５０２ 基板 ５０３ ヒーター ５０４ コンダクタンスバルブ ５０５ マイクロ波導波管 ５０６ マイクロ波導入部 ５０７ マイクロ波導入窓 ５０８ ＲＦ導入部 ５０９ ＲＦ電源 ５１１ シャッター ５１２ マイクロ波の進行方向 ５１３ 排気方向 ５１４ 排気管 ５１５ ガス導入管 ５１６ ガス導入方向 ６０１ 基板 ６０２ 透明導電層 ６０３ 第１の導電型半導体層 ６０４ 第１の吸収係数のｉ型微結晶半導体層 ６０５ 第２の吸収係数のｉ型微結晶半導体層 ６０６ 第２の導電型半導体層 ６０７ １単位のｉ型半導体層 ６０８ ｉ型層 ６０９ 裏面反射層 ６１０ 透明電極 ６１１ 集電電極 ６１２ａ、６１２ｂ ｎ型半導体層 ７０１ 基板 ７０２ 透明導電層 ７０３ 第１の導電型半導体層 ７０４ 第１のｉ型微結晶半導体層 ７０５ 第２のｉ型微結晶半導体層 ７０６ 第２の導電型半導体層 ７０７ １単位のｉ型半導体層 ７０８ ｉ型層 ７０９ 裏面反射層 ７１０ 透明電極 ７１１ 集電電極 ７１２ａ、７１２ｂ ７１３ ｎ型半導体層 ８０１ 基板 ８０２ 透明導電層 ８０３ 第１の導電型半導体層 ８０４ 第１のｉ型微結晶半導体層 ８０５ 第２のｉ型微結晶半導体層 ８０６ 第２の導電型半導体層 ８０７ １単位のｉ型半導体層 ８０８ ｉ型層 ８０９ 裏面反射層 ８１０ 透明電極 ８１１ 集電電極 ８１２ａ、８１２ｂ、８１３ ｎ型半導体層 ８１４ 微結晶シリコン系半導体層 ９０１ 基板 ９０２ 透明導電層 ９０３ 第１の導電型半導体層 ９０４ 第１のｉ型微結晶半導体層 ９０５ 第２のｉ型微結晶半導体層 ９０６ 第２の導電型半導体層 ９０７ １単位のｉ型半導体層 ９０８ ｉ型層 ９０９ 裏面反射層 ９１０ 透明電極 ９１１ 集電電極 ９１２ａ、９１２ｂ ９１３ ｎ型半導体層 ９１４ａ、９１４ｂ、９１５ ｐ型半導体層 １００１ 基板 １００２ 透明導電層 １００３ 第１の導電型半導体層（ｎ型層） １００４ 第１のｉ型微結晶半導体層 １００５ 第２のｉ型微結晶半導体層 １００６ 第２の導電型半導体層（ｐ型層） １００７ １単位のｉ型半導体層 １００８ ｉ型層 １００９ 裏面反射層 １０１０ 透明電極 １０１１ 集電電極 １０１２ａ、１０１２ｂ、１０１３ ｎ型半導体層 １０１４ａ、１０１４ｂ、１０１５ ｐ型半導体層 １０１６ アモルファスシリコン半導体層（ｉ型層） １１０１ 基板 １１０２ 透明導電層 １１０３ 第１の導電型半導体層（ｎ型層） １１０４ 第１のｉ型微結晶半導体層 １１０５ 第２のｉ型微結晶半導体層 １１０６ 第２の導電型半導体層（ｐ型層） １１０７ １単位のｉ型半導体層 １１０８ ｉ型層 １１０９ 裏面反射層 １１１０ 透明電極 １１１１ 集電電極 １１１２ａ、１１１２ｂ、１１１３ ｎ型半導体層 １１１４ａ、１１１４ｂ、１１１５ ｐ型半導体層 １１１６ アモルファスシリコン半導体層（ｉ型層） １１１７ ｎ型半導体層 １１１８ ｉ型アモルファスシリコン系半導体層 １１１９ ｐ型半導体層 １１２０ ｐｉｎ光起電力素子 １２０１ 光起電力素子 １２０２ 集電電極 １２０３ バスバー

Claims (18)

【特許請求の範囲】
1. 【請求項１】 基板上に、ｎ型またはｐ型の第１の導電
   型半導体層、真性半導体層、およびｐ型またはｎ型の第
   ２の導電型半導体層とを順次積層した光起電力素子にお
   いて、 前記真性半導体層が、８００ｎｍにおける吸収係数が互
   いに異なる第１の微結晶シリコン系半導体層と第２の微
   結晶シリコン系半導体層とを組にしたものを１単位とし
   て、当該単位を少なくとも２単位含んでいることを特徴
   とする光起電力素子。
2. 【請求項２】 第１の微結晶シリコン系半導体層と第２
   の微結晶シリコン系半導体層とが、柱状晶構造であるこ
   とを特徴とする請求項１に記載の光起電力素子。
3. 【請求項３】 第１の微結晶シリコン系半導体層の平均
   粒径が、第２の微結晶シリコン系半導体層の平均粒径と
   異なることを特徴とする請求項１または２に記載の光起
   電力素子。
4. 【請求項４】 第１の微結晶シリコン系半導体層と第２
   の微結晶シリコン系半導体層の平均粒径が、３ｎｍ〜２
   ００ｎｍの範囲にあることを特徴とする請求項３に記載
   の光起電力素子。
5. 【請求項５】 第１の微結晶シリコン系半導体層の結晶
   体積率が、第２の微結晶シリコン系半導体層の結晶体積
   率と異なることを特徴とする請求項１〜４のいずれかに
   記載の光起電力素子。
6. 【請求項６】 第１の微結晶シリコン系半導体層と第２
   の微結晶シリコン系半導体層の結晶体積率が、３０％〜
   ９９％の範囲にあることを特徴とする請求項５に記載の
   光起電力素子。
7. 【請求項７】 第１の微結晶シリコン系半導体層の水素
   含有量が、第２の微結晶シリコン系半導体層の水素含有
   量と異なることを特徴とする請求項１〜６のいずれかに
   記載の光起電力素子。
8. 【請求項８】 第１の微結晶シリコン系半導体層と第２
   の微結晶シリコン系半導体層との水素含有量が、１ａｔ
   ｏｍ％〜４０ａｔｏｍ％の範囲にあることを特徴とする
   請求項７に記載の光起電力素子。
9. 【請求項９】 第１の導電型半導体層は、少なくとも１
   層の微結晶シリコン系半導体を含んでいることを特徴と
   する請求項１〜８のいずれかに記載の光起電力素子。
10. 【請求項１０】 第２の導電型半導体層は、少なくとも
    １層の微結晶シリコン系半導体を含んでいることを特徴
    とする請求項１〜９のいずれかに記載の光起電力素子。
11. 【請求項１１】 第１の導電型半導体層が、アモルファ
    スシリコン系半導体層と、少なくとも１層の微結晶シリ
    コン系半導体とを積層してなることを特徴とする請求項
    １〜１０のいずれかに記載の光起電力素子。
12. 【請求項１２】 第２の導電型半導体層が、アモルファ
    スシリコン系半導体層と、少なくとも１層の微結晶シリ
    コン系半導体とを積層してなることを特徴とする請求項
    １〜１１のいずれかに記載の光起電力素子。
13. 【請求項１３】 真性半導体層とｐ型層との間に、アモ
    ルファスシリコン系真性半導体層を有することを特徴と
    する請求項１〜１２のいずれかに記載の光起電力素子。
14. 【請求項１４】 アモルファスシリコン系半導体層の層
    厚が、５ｎｍ〜３０ｎｍの範囲にあることを特徴とする
    請求項１３に記載の光起電力素子。
15. 【請求項１５】 アモルファスシリコン系半導体層の層
    厚が、１０ｎｍ〜２０ｎｍの範囲にあることを特徴とす
    る請求項１３に記載の光起電力素子。
16. 【請求項１６】 請求項１〜１５のいずれかの光起電力
    素子と、真性半導体層としてアモルファスシリコン系半
    導体を有するｐｉｎ型光起電力素子とを積層してなるこ
    とを特徴とする光起電力素子。
17. 【請求項１７】 請求項１〜１６のいずれかの光起電力
    素子を屋根材として形成したことを特徴とする太陽電池
    モジュール。
18. 【請求項１８】 請求項１〜１６のいずれかの光起電力
    素子と電力変換手段とを接続してなることを特徴とする
    太陽電池モジュール。