JP2000200200A - 情報処理装置および情報処理方法 - Google Patents

Abstract

(57)【要約】 【課題】 特に安全性が要求されるシステムに好適な、
処理の高速化が可能でアプリケーションの規模が制限さ
れることのない、情報処理装置，情報処理方法を提供す
る。 【解決手段】 ＣＰＵ１内に、ポジティブ系プログラム
により処理を行う情報処理系と、ポジティブ系プログラ
ムに対し相補な関係の結果を得る、ネガティブ系プログ
ラムにより処理を行う情報処理系を設け、ポジティブ系
のプログラムとネガティブ系のプログラムを交互に実行
し、結果が相補な関係にあることを動作監視回路８にて
監視し、相補な関係にあるときのみ、ポジティブ系の処
理結果を出力する。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、列車制御など特に
安全性が要求されるシステムに好適な情報処理装置，情
報処理方法に関するものである。

【０００２】

【従来の技術】（従来例１）図５は、バス同期二重系シ
ステム（以後バス同期方式と呼ぶ）と呼ばれる、この種
の情報処理装置の構成を示すブロック図である。このバ
ス同期方式においては、２系統のＣＰＵに対して同一の
動作クロックパルスを供給して、２系統のＣＰＵが全く
同一の動作をするように構成する。

【０００３】すなわちバス同期方式では、２系統（Ａ
系，Ｂ系）のメモリ５２，５５に同一のプログラムを実
装して、クロック５６による同一タイミングで動作を開
始する。２系統のＣＰＵ５０，５３は同一クロックによ
り動作が進行していくので、常にバスライン５１，５４
上には同一データがやりとりされる。動作監視回路５７
はＣＰＵ５０，５３の動作シーケンスに合わせて、バス
５１と５４のデータを比較する。なんらかの故障が発生
すれば、演算結果や分岐の状態が両系統間で一致しなく
なるため、動作監視回路５７は異常状態と判断する。異
常状態が発生すると、その旨外部へ通知する、或は予め
決められた安全側に出力を固定する。

【０００４】（従来例２）図６は、位相差二重系システ
ム（以後位相差方式と呼ぶ）と呼ばれる、この種の情報
処理装置の構成を示すブロック図である。

【０００５】この位相差方式においては、一方のＣＰＵ
が他方のＣＰＵに対して割り込み通知ができるような配
線を行う。

【０００６】位相差方式では、２系統（Ｕ系，Ｖ系）の
メモリ６０−３，６３−３に異なるオペレーティングシ
ステムと同一のアプリケーションプログラムを実装し
て、処理周期の半分の時間差をつけて処理を開始する。
オペレーティングシステムは、システムの状態やアプリ
ケーションプログラムの処理結果を動作監視回路６６に
出力する。図７に示すように、処理の起動が１／２処理
周期ずれているため、動作監視回路６６の状態は１／２
処理周期ごとに一致と不一致を繰り返し検出する。動作
監視回路６６の出力は夫々のＣＰＵ６０−２，６３−２
に入力され、処理状態との整合性を確認する。ＣＰＵや
メモリに故障が発生して、２系統のＣＰＵ６０−２，６
３−２間で処理結果に違いが生じると、動作監視回路６
６の出力は不一致状態が続くことになる。また、動作監
視回路６６に故障が発生して一致状態で固定故障になっ
た場合は、本来不一致であるべき期間であっても一致出
力となるので、不整合と判断することができる。このよ
うな異常状態が発生すると、その旨外部へ通知する、或
は予め決められた安全側に出力を固定する。

【０００７】

【発明が解決しようとする課題】前述の従来例１，従来
例２のいずれの方式でも、ＣＰＵやメモリなど高価な素
子を２系統必要とするため、装置が大型で高価なものに
なるという問題がある。

【０００８】また、バス同期方式では、動作を一致させ
るために、２系統のＣＰＵ動作を精密に制御する必要が
あり、高速化の妨げになるという問題がある。

【０００９】一方、位相差方式では、処理結果を確実に
動作監視回路動作に反映させるために、オペレーティン
グシステムが複雑になり、アプリケーションの規模が制
限されるという問題がある。

【００１０】本発明は、このような状況のもとでなされ
たもので、特に安全性が要求されるシステムに好適な、
処理の高速化が可能でアプリケーションの規模が制限さ
れることのない、情報処理装置，情報処理方法を提供す
ることを目的とするものである。

【００１１】

【課題を解決するための手段】前記目的を達成するた
め、本発明では、情報処理装置を次の（１）〜（６）の
とおりに構成し、そして情報処理方法を次の（７）のと
おりに構成する。

【００１２】（１）第１の情報処理手段と、前記第１の
情報処理手段と同一の入力信号を処理し、前記第１の情
報処理手段の出力信号と相補な関係の出力信号を出力す
る第２の情報処理手段と、前記第１の情報処理手段の出
力信号と前記第２の情報処理手段の出力信号とを比較
し、両出力信号が相補な関係にあるときにのみ、動作正
常の判定をする判定手段とを備えた情報処理装置。

【００１３】（２）前記（１）記載の情報処理装置にお
いて、前記第１の情報処理手段と前記第２の情報処理手
段とは単一のＣＰＵを構成している情報処理装置。

【００１４】（３）前記（２）記載の情報処理装置にお
いて、前記第１の情報処理手段と前記第２の情報処理手
段は、夫々プログラムカウンタと命令デコーダと演算回
路を備えている情報処理装置。

【００１５】（４）前記（３）記載の情報処理装置にお
いて、前記第１の情報処理手段のプログラムカウンタと
前記第２の情報処理手段のプログラムカウンタを交互に
選択する選択手段を備え、この選択手段で選択したプロ
グラムカウンタにより所要のプログラムを読み込む情報
処理装置。

【００１６】（５）前記（４）記載の情報処理装置にお
いて、読み込んだ所要のプログラムのＭＳＢの値に応じ
て前記第１の情報処理手段または前記第２の情報処理手
段を実行する情報処理装置。

【００１７】（６）前記（１）〜（５）のいずれかに記
載の情報処理装置において、前記判定手段により動作正
常の判定ができないとき、外部へその旨の通知をする
か、または前記情報処理装置の出力を予め決められてい
る安全側に固定する情報処理装置。

【００１８】（７）ポジティブ系命令により情報処理を
行うステップＡと、前記ポジティブ系命令に対し結果が
相補な関係になるネガティブ系命令により情報処理を行
うステップＢと、前記ステップＡの結果と前記ステップ
Ｂの結果が相補な関係にあるか否かを判定するステップ
Ｃと、前記ステップＣにおいて相補な関係にあると判定
したときのみ前記ステップＡの結果を出力するステップ
Ｄとを備えた情報処理方法。

【００１９】

【発明の実施の形態】以下本発明の実施の形態を情報処
理装置の実施例により詳しく説明する。なお本発明は、
情報処理装置の形に限らず、情報処理方法の形で同様に
実施することができる。

【００２０】

【実施例】図１は実施例である“情報処理装置”の全体
構成を示すブロック図であり、図２は本実施例で用いる
ＣＰＵの内部構成を示すブロック図である。

【００２１】図示のように、本実施例の情報処理装置
は、１系統のＣＰＵ１、メモリ３、入出力回路５，４お
よび動作監視回路８から構成される。

【００２２】ＣＰＵ１は、バスインタフェースは単一系
であるが、内部の処理回路はポジティブ系とネガティブ
系の２系統分の回路から構成される。

【００２３】１系統のＣＰＵ内部のデータバス３２に動
作監視回路８が接続される。１系統のメモリ３には、図
３に示すように、空間を分けてポジティブ系とネガティ
ブ系で２系統分の命令（プログラム）が格納される。

【００２４】この構成において、ＣＰＵ１の動作は、す
べて、ポジティブ系命令とネガティブ系命令の２種類の
命令が組み合わさって進行していく（以後ポジ命令とネ
ガ命令と呼ぶ）。

【００２５】ポジ命令とネガ命令は、結果が相補な関係
になるように実装する。ほとんどの場合は、ポジ命令と
ネガ命令で動作は変わらないが、たとえばビット操作や
条件分岐判断論理は、異なる操作を行って必ず結果が相
補な関係になるように命令を実装する。

【００２６】演算処理を行う都度、内部バス３２上には
相補なデータが流れるので、ポジ命令とネガ命令が実行
される都度、動作監視回路８はバスデータを取得する。

【００２７】動作監視回路８は、図４に示すように、ネ
ガ命令によるバスデータを取得すると、直前に取得した
ポジ命令によるバスデータと比較する。ポジ命令結果と
ネガ命令結果が、完全に相補な関係にあれば、該当サイ
クルは正常に実行できたことになる。

【００２８】ここで、動作を図１〜図４の記載を参照し
更に詳しく説明する。

【００２９】図２に示すように、ＣＰＵ１内には、ポジ
ティブ系の情報処理手段を構成する、プログラムカウン
タ２１，命令デコーダ２４，演算回路２５，レジスタ２
６と、ネガティブ系の情報処理手段を構成する、プログ
ラムカウンタ２２，命令デコーダ２８，演算回路２９，
レジスタ３０と、プログラムカウンタ２１，２２の出力
の選択を行うセレクタ２０と、ポジティブ系とネガティ
ブ系に共通のデータバス３２と、データ入出力用バッフ
ァ３１と、動作監視用バッファ３３と、ポジ／ネガ切換
え回路２３と、ポジデータ保持トリガを発生するアンド
ゲート２７と、データ比較トリガを発生するアンドゲー
ト３４が設けられ、図示のとおりに接続されている。

【００３０】ポジ／ネガ切換え回路２３の出力によりセ
レクタ２０がプログラムカウンタ２１の出力を選択する
と、そのときのカウント値に対応するプログラム（ポジ
命令）がメモリ３から読み出され、データバス２を介し
てＣＰＵ１内のデータバス３２に供給される。このと
き、データのＭＳＢ（最上位ビット）が“０”であり、
ポジティブ系の情報処理手段が実行される。

【００３１】すなわち、図４に示すように、アドレスバ
スにポジティブ系の命令Ａのアドレスが出力されて、メ
モリ３からデータバス３２にポジティブ系のアプリケー
ションプログラムである命令Ａが読み込まれ、命令デコ
ーダ２４にてデコードされ、デコードされ命令Ａにもと
づいて演算回路２５にて演算が行われ、プログラムカウ
ンタ２１が動作し、ポジティブ系の演算結果である“Ａ
結果”がデータバス３２に出力され、出力回路４に格納
されると共に、アンドゲート２７の保持トリガによりポ
ジ結果保持レジスタ６に格納される。

【００３２】次にポジ／ネガ切換え回路２３の出力によ
りセレクタ２０がプログラムカウンタ２２の出力を選択
すると、そのときのカウント値に対応するプログラム
（ネガ命令）がメモリ３から読み出され、データバス２
を介してＣＰＵ１内のデータバス３２に供給される。こ
のとき、データのＭＳＢは“１”であり、ネガティブ系
の情報処理手段が実行される。

【００３３】すなわち、図４に示すように、アドレスバ
スにネガティブ系の命令Ａバー（ネガティブを示す上線
を表記の都合上“バー”という）のアドレスが出力され
てメモリ３からデータバス３２にネガティブ系のアプリ
ケーションプログラムである命令Ａバーが読み込まれ、
命令デコーダ２８にてデコードされ、デコードされた命
令Ａバーにもとづいて演算回路２９にて演算が行われ、
プログラムカウンタ２２が動作し、ネガティブ系の演算
結果である“Ａバー結果”がデータバス３２に出力され
る。アンドゲート３４のデータ比較トリガにより、動作
監視回路８が動作し、ポジ結果保持レジスタ６の“Ａ結
果”をインバータ７にて論理否定したデータと、データ
バス３２からの“Ａバー結果”のデータが比較され、完
全に一致したとき該当サイクルが正常に実行されたこと
を出力回路４へ通知し、不図示の外部機器に情報処理結
果が出力される。

【００３４】前述のサイクルを繰り返し、所要の情報処
理が行われる。

【００３５】回路故障が発生すると、ポジ命令結果とネ
ガ命令結果が相補な関係になくなるため、動作監視回路
８で検出することができる。

【００３６】また、バスライン上に固定故障が発生した
ときには、ポジ命令かネガ命令のいずれかの命令やデー
タに異常が生ずるので、動作監視回路８で異常を検出す
ることができる。

【００３７】このような故障，異常により動作監視回路
８におけるデータ比較において、完全一致とならないと
きは、出力回路４からの出力を、予め決められた安全側
に固定するか、或は所要場所へ異常の通知をする。

【００３８】以上の動作により、１系統のＣＰＵとメモ
リの組み合わせにより、フェールセーフな処理装置を実
現することができる。

【００３９】以上説明したように、本実施例によれば、
各サイクル毎に動作監視が行われるので、安全性が確保
でき、１系統のＣＰＵ動作なので、情報処理が高速化で
きまたアプリケーションの規模が制限されず、結果が相
補な関係となるアプリケーションプログラムを用いるの
で、アプリケーションプログラムの作成が容易である。

【００４０】

【発明の効果】以上説明したように、本発明によれば、
安全性が確保でき、情報処理が高速化でき、アプリケー
ションの規模が制限されることがない。

【図面の簡単な説明】

【図１】 実施例の全体構成を示すブロック図

【図２】 実施例で用いるＣＰＵの内部構成を示すブロ
ック図

【図３】 ＣＰＵから見たメモリマップを示す図

【図４】 実施例の動作説明図

【図５】 従来例１の構成を示すブロック図

【図６】 従来例２の構成を示す図

【図７】 従来例２の動作説明図

【符号の説明】

１ ＣＰＵ ２ バス ３ メモリ ８ 動作監視回路

Claims (7)

【特許請求の範囲】
1. 【請求項１】 第１の情報処理手段と、前記第１の情報
   処理手段と同一の入力信号を処理し、前記第１の情報処
   理手段の出力信号と相補な関係の出力信号を出力する第
   ２の情報処理手段と、前記第１の情報処理手段の出力信
   号と前記第２の情報処理手段の出力信号とを比較し、両
   出力信号が相補な関係にあるときにのみ、動作正常の判
   定をする判定手段とを備えたことを特徴とする情報処理
   装置。
2. 【請求項２】 請求項１記載の情報処理装置において、
   前記第１の情報処理手段と前記第２の情報処理手段とは
   単一のＣＰＵを構成していることを特徴とする情報処理
   装置。
3. 【請求項３】 請求項２記載の情報処理装置において、
   前記第１の情報処理手段と前記第２の情報処理手段は、
   夫々プログラムカウンタと命令デコーダと演算回路を備
   えていることを特徴とする情報処理装置。
4. 【請求項４】 請求項３記載の情報処理装置において、
   前記第１の情報処理手段のプログラムカウンタと前記第
   ２の情報処理手段のプログラムカウンタを交互に選択す
   る選択手段を備え、この選択手段で選択したプログラム
   カウンタにより所要のプログラムを読み込むことを特徴
   とする情報処理装置。
5. 【請求項５】 請求項４記載の情報処理装置において、
   読み込んだ所要のプログラムのＭＳＢの値に応じて前記
   第１の情報処理手段または前記第２の情報処理手段を実
   行することを特徴とする情報処理装置。
6. 【請求項６】 請求項１〜請求項５のいずれかに記載の
   情報処理装置において、前記判定手段により動作正常の
   判定ができないとき、外部へその旨の通知をするか、ま
   たは前記情報処理装置の出力を予め決められている安全
   側に固定することを特徴とする情報処理装置。
7. 【請求項７】 ポジティブ系命令により情報処理を行う
   ステップＡと、前記ポジティブ系命令に対し結果が相補
   な関係になるネガティブ系命令により情報処理を行うス
   テップＢと、前記ステップＡの結果と前記ステップＢの
   結果が相補な関係にあるか否かを判定するステップＣ
   と、前記ステップＣにおいて相補な関係にあると判定し
   たときのみ前記ステップＡの結果を出力するステップＤ
   とを備えたことを特徴とする情報処理方法。