JP2000200798A - 半導体装置及びその実装基板 - Google Patents
半導体装置及びその実装基板Info
- Publication number
- JP2000200798A JP2000200798A JP11001116A JP111699A JP2000200798A JP 2000200798 A JP2000200798 A JP 2000200798A JP 11001116 A JP11001116 A JP 11001116A JP 111699 A JP111699 A JP 111699A JP 2000200798 A JP2000200798 A JP 2000200798A
- Authority
- JP
- Japan
- Prior art keywords
- electrode pad
- semiconductor device
- bump
- electrode
- mounting board
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W72/00—Interconnections or connectors in packages
- H10W72/01—Manufacture or treatment
- H10W72/012—Manufacture or treatment of bump connectors, dummy bumps or thermal bumps
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W90/00—Package configurations
- H10W90/701—Package configurations characterised by the relative positions of pads or connectors relative to package parts
- H10W90/721—Package configurations characterised by the relative positions of pads or connectors relative to package parts of bump connectors
- H10W90/724—Package configurations characterised by the relative positions of pads or connectors relative to package parts of bump connectors between a chip and a stacked insulating package substrate, interposer or RDL
Landscapes
- Wire Bonding (AREA)
Abstract
(57)【要約】
【課題】 接続信頼性の良い半導体装置の電極パッド及
びの実装基板の電極パッドを提供する。 【解決手段】 バンプを外部電極にもつ半導体装置、お
よびそれを実装するための基板の電極パッドを凹状にし
たり、凸部を設けたり、格子状電極パッドを設ける。こ
れらの構造の電極パッドを有する半導体装置にバンプを
形成し、この半導体装置を同じ構造の電極パッドを有す
る基板に実装する。これにより、鉛を含まない硬いはん
だ材料を用いても、半導体装置と実装基板との接続信頼
性を向上させることができる。
びの実装基板の電極パッドを提供する。 【解決手段】 バンプを外部電極にもつ半導体装置、お
よびそれを実装するための基板の電極パッドを凹状にし
たり、凸部を設けたり、格子状電極パッドを設ける。こ
れらの構造の電極パッドを有する半導体装置にバンプを
形成し、この半導体装置を同じ構造の電極パッドを有す
る基板に実装する。これにより、鉛を含まない硬いはん
だ材料を用いても、半導体装置と実装基板との接続信頼
性を向上させることができる。
Description
【0001】
【発明の属する技術分野】本発明は半導体装置及びその
実装基板に係わり、特に半導体装置の電極パッドとバン
プ間の接続構造、およびバンプを外部電極にもつ半導体
装置用実装基板において、前記半導体装置のバンプが接
続される電極パッドの構造に関する。
実装基板に係わり、特に半導体装置の電極パッドとバン
プ間の接続構造、およびバンプを外部電極にもつ半導体
装置用実装基板において、前記半導体装置のバンプが接
続される電極パッドの構造に関する。
【0002】
【従来の技術】BGA、CSP、フリップチップなど、
バンプ(はんだボール)を外部電極にもつ半導体装置の
需要が増大している。これらBGA、CSP、フリップ
チップなど、バンプを外部電極にもつ半導体装置は、通
常銅(Cu)の表面にニッケル−金(Ni/Au)、パ
ナジウム−ニッケル−金(Pd/Ni/Au)めっきを
施した電極パターンにフラックスを塗布し、その上には
んだボールを各電極に搭載し、リフロ加熱することによ
りバンプを形成する。また、これら半導体装置の実装は
半導体装置の電極パターンと同じ構造の基板に電極パタ
ーン状にはんだ粒子とフラックスで構成されるペースト
材料を塗布し、この半導体装置のバンプと基板の電極パ
ターンを位置あわせして基板に半導体装置を搭載し、リ
フロ加熱することが行われる。
バンプ(はんだボール)を外部電極にもつ半導体装置の
需要が増大している。これらBGA、CSP、フリップ
チップなど、バンプを外部電極にもつ半導体装置は、通
常銅(Cu)の表面にニッケル−金(Ni/Au)、パ
ナジウム−ニッケル−金(Pd/Ni/Au)めっきを
施した電極パターンにフラックスを塗布し、その上には
んだボールを各電極に搭載し、リフロ加熱することによ
りバンプを形成する。また、これら半導体装置の実装は
半導体装置の電極パターンと同じ構造の基板に電極パタ
ーン状にはんだ粒子とフラックスで構成されるペースト
材料を塗布し、この半導体装置のバンプと基板の電極パ
ターンを位置あわせして基板に半導体装置を搭載し、リ
フロ加熱することが行われる。
【0003】ところが、近年、電子機器の小型化、薄形
化の要求に伴い、半導体装置、基板の小型、薄形化が進
み、実装密度も高くなっている。したがって、基板に機
械的、熱的外力が負荷されると、この半導体装置の電極
/バンプ、及びバンプ/基板接続部にかかる外力は、大
きく、従来の接続構造では接続部にクラックが入った
り、剥離の懸念がある。
化の要求に伴い、半導体装置、基板の小型、薄形化が進
み、実装密度も高くなっている。したがって、基板に機
械的、熱的外力が負荷されると、この半導体装置の電極
/バンプ、及びバンプ/基板接続部にかかる外力は、大
きく、従来の接続構造では接続部にクラックが入った
り、剥離の懸念がある。
【0004】これを防ぐために、半導体パケージの電極
パッドの表面の電極パッドを凹凸状に粗化し、これら電
極パッドにフラックスを塗布し、電極パッドにはんだボ
ールを搭載したのち、リフロ加熱することによって電極
パッドとはんだボールを接続したバンプ付半導体装置が
考えられる。また、実装基板においても電極パッドの表
面を凹凸状に粗化する。この粗化された電極パッドの表
面にはんだペースト材料を印刷した後、半導体装置のバ
ンプを実装基板の電極パッドと位置あわせして半導体装
置と実装基板をリフロ加熱することによって半導体装置
を実装基板に搭載している。
パッドの表面の電極パッドを凹凸状に粗化し、これら電
極パッドにフラックスを塗布し、電極パッドにはんだボ
ールを搭載したのち、リフロ加熱することによって電極
パッドとはんだボールを接続したバンプ付半導体装置が
考えられる。また、実装基板においても電極パッドの表
面を凹凸状に粗化する。この粗化された電極パッドの表
面にはんだペースト材料を印刷した後、半導体装置のバ
ンプを実装基板の電極パッドと位置あわせして半導体装
置と実装基板をリフロ加熱することによって半導体装置
を実装基板に搭載している。
【0005】
【発明が解決しようとする課題】バンプを外部電極にも
つ半導体装置を基板に実装した場合、そのあとの機械的
・熱的負荷により半導体装置の電極/バンプ、及びバン
プ/基板接続部がダメージを受け、信頼性に影響するこ
とが予想される。また、最近、環境対応ではんだボール
に従来からの錫−鉛(Sn−Pb)共晶はんだにかわ
り、鉛(Pb)を含まないいわゆるPbフリーはんだ材
料の使用が検討されつつあるが、Pbフリーはんだボー
ルを用いてバンプを形成した半導体装置を基板に実装し
た場合、従来のSn−Pb共晶はんだの場合に比べ、接
続部の寿命は短くなる懸念がある。また、電極パッドの
表面を凹凸に粗化した場合でも、この凹凸に沿ってクラ
ックが走るために接続部の寿命をあまり長く保つ事はで
きない。
つ半導体装置を基板に実装した場合、そのあとの機械的
・熱的負荷により半導体装置の電極/バンプ、及びバン
プ/基板接続部がダメージを受け、信頼性に影響するこ
とが予想される。また、最近、環境対応ではんだボール
に従来からの錫−鉛(Sn−Pb)共晶はんだにかわ
り、鉛(Pb)を含まないいわゆるPbフリーはんだ材
料の使用が検討されつつあるが、Pbフリーはんだボー
ルを用いてバンプを形成した半導体装置を基板に実装し
た場合、従来のSn−Pb共晶はんだの場合に比べ、接
続部の寿命は短くなる懸念がある。また、電極パッドの
表面を凹凸に粗化した場合でも、この凹凸に沿ってクラ
ックが走るために接続部の寿命をあまり長く保つ事はで
きない。
【0006】そこで、半導体装置、および実装基板の電
極パッド部の構造を工夫することで、半導体装置の電極
パッドとバンプ、バンプと実装基板の電極パッドの接続
部強度が向上するばかりでなく、実装後の基板に機械
的、熱的負荷を受けたときの接続部界面付近にクラック
が発生した場合においてそのクラックの進展を防止した
半導体装置を提供することができる。
極パッド部の構造を工夫することで、半導体装置の電極
パッドとバンプ、バンプと実装基板の電極パッドの接続
部強度が向上するばかりでなく、実装後の基板に機械
的、熱的負荷を受けたときの接続部界面付近にクラック
が発生した場合においてそのクラックの進展を防止した
半導体装置を提供することができる。
【0007】従って、本発明の目的は半導体装置及び実
装基板の電極パッドとバンプの接続強度を向上させるこ
とができる半導体装置及び実装基板を提供することにあ
る。本発明の他の目的は半導体装置及び実装基板の電極
パッドとバンプ間に発生するクラックの進展を防止した
半導体装置及びその実装基板を提供することにある。
装基板の電極パッドとバンプの接続強度を向上させるこ
とができる半導体装置及び実装基板を提供することにあ
る。本発明の他の目的は半導体装置及び実装基板の電極
パッドとバンプ間に発生するクラックの進展を防止した
半導体装置及びその実装基板を提供することにある。
【0008】
【発明を解決するための手段】本発明の目的を達成する
ために、本発明の半導体装置は、バンプを外部電極に持
つ半導体装置において、前記バンプを接続するための前
記半導体装置の電極パッドはクラックの進行を阻止する
ための段部を有する。前記電極パッドには突出部と底部
からなる凹状部が設けられ、前記突出部から底部に至る
段部でクラックの進行を阻止する。または、前記電極パ
ッドは第1の電極パッドと、前記第1の電極パッド上に
設けられ、前記第1の電極パッドより小さい第2の電極
パッドで構成され、第1の電極パッドと第2の電極パッ
ド間の段部でクラックの進行を阻止する。また、前記電
極パッドは凸部を有し、前記凸部に至るまでの電極パッ
ドと前記凸部との間の段部でクラックの進行を阻止す
る。また、前記電極パッドは格子状電極パッドを有し、
前記格子状の段部でクラックの進行を阻止する。
ために、本発明の半導体装置は、バンプを外部電極に持
つ半導体装置において、前記バンプを接続するための前
記半導体装置の電極パッドはクラックの進行を阻止する
ための段部を有する。前記電極パッドには突出部と底部
からなる凹状部が設けられ、前記突出部から底部に至る
段部でクラックの進行を阻止する。または、前記電極パ
ッドは第1の電極パッドと、前記第1の電極パッド上に
設けられ、前記第1の電極パッドより小さい第2の電極
パッドで構成され、第1の電極パッドと第2の電極パッ
ド間の段部でクラックの進行を阻止する。また、前記電
極パッドは凸部を有し、前記凸部に至るまでの電極パッ
ドと前記凸部との間の段部でクラックの進行を阻止す
る。また、前記電極パッドは格子状電極パッドを有し、
前記格子状の段部でクラックの進行を阻止する。
【0009】本発明の目的を達成するために、本発明に
よる半導体装置を実装するための実装基板は、バンプを
外部電極にもつ半導体装置の前記バンプを電極パッドに
接続して前記半導体装置を実装するための実装基板にお
いて、前記半導体装置のバンプを接続するための実装基
板の電極パッドはクラックの進行を阻止するための段部
を有する。前記電極パッドは突出部と底部からなる凹状
部が設けられ、前記突出部から底部で構成される段部で
クラックの進行を阻止する。また、前記電極パッドは第
1の電極パッドと、前記第1の電極パッド上に設けら
れ、前記第1の電極パッドより小さい第2の電極パッド
で構成され、第1の電極パッドと第2の電極パッド間の
段部でクラックの進行を阻止する。また、前記電極パッ
ドは凸部を有し、前記凸部に至るまでの電極パッドと前
記凸部との間の段部でクラックの進行を阻止する。ま
た、前記電極パッドは格子状電極パッドを有し、前記格
子状の段部でクラックの進行を阻止する。前述の半導体
装置において、前記バンプの材料として鉛が含まれない
材料を使用することができる。また、前述の実装基板に
おいて、前記電極パッドに塗布されるはんだペースト材
料に鉛が含まれない材料を使用することができる。
よる半導体装置を実装するための実装基板は、バンプを
外部電極にもつ半導体装置の前記バンプを電極パッドに
接続して前記半導体装置を実装するための実装基板にお
いて、前記半導体装置のバンプを接続するための実装基
板の電極パッドはクラックの進行を阻止するための段部
を有する。前記電極パッドは突出部と底部からなる凹状
部が設けられ、前記突出部から底部で構成される段部で
クラックの進行を阻止する。また、前記電極パッドは第
1の電極パッドと、前記第1の電極パッド上に設けら
れ、前記第1の電極パッドより小さい第2の電極パッド
で構成され、第1の電極パッドと第2の電極パッド間の
段部でクラックの進行を阻止する。また、前記電極パッ
ドは凸部を有し、前記凸部に至るまでの電極パッドと前
記凸部との間の段部でクラックの進行を阻止する。ま
た、前記電極パッドは格子状電極パッドを有し、前記格
子状の段部でクラックの進行を阻止する。前述の半導体
装置において、前記バンプの材料として鉛が含まれない
材料を使用することができる。また、前述の実装基板に
おいて、前記電極パッドに塗布されるはんだペースト材
料に鉛が含まれない材料を使用することができる。
【0010】本発明による半導体装置は、バンプを外部
電極に持つ半導体装置において、前記バンプを接続する
ために設けられた半導体装置の電極パッドはその周辺部
がその中央部に比べて高くなっている。また、バンプを
外部電極に持つ半導体装置において、前記バンプを接続
するために設けられた半導体装置の電極パッドは凹形状
に構成されている。または、バンプを外部電極にもつ半
導体装置において、前記バンプを接続するために設けら
れた半導体装置の電極パッドは第1の電極パッドの中に
前記第1の電極パッドよりも小さな第2の電極パッドを
設け、前記第1及び前記第2の電極パッドにバンプが接
続される。また更に、バンプを外部電極にもつ半導体装
置において、前記バンプを接続するために設けられた半
導体装置の電極パッドはその中央部分が周辺部分に比べ
高くなっており、前記電極パッドにバンプが接続されて
いる。これら半導体装置において、前記バンプの材料と
して鉛が含まれない材料を使用することができる。
電極に持つ半導体装置において、前記バンプを接続する
ために設けられた半導体装置の電極パッドはその周辺部
がその中央部に比べて高くなっている。また、バンプを
外部電極に持つ半導体装置において、前記バンプを接続
するために設けられた半導体装置の電極パッドは凹形状
に構成されている。または、バンプを外部電極にもつ半
導体装置において、前記バンプを接続するために設けら
れた半導体装置の電極パッドは第1の電極パッドの中に
前記第1の電極パッドよりも小さな第2の電極パッドを
設け、前記第1及び前記第2の電極パッドにバンプが接
続される。また更に、バンプを外部電極にもつ半導体装
置において、前記バンプを接続するために設けられた半
導体装置の電極パッドはその中央部分が周辺部分に比べ
高くなっており、前記電極パッドにバンプが接続されて
いる。これら半導体装置において、前記バンプの材料と
して鉛が含まれない材料を使用することができる。
【0011】本発明による実装基板は、バンプを外部電
極に持つ半導体装置を実装するための実装基板におい
て、前記バンプを接続するために設けられた実装基板の
電極パッドはその周辺部がその中央部に比べて高くなっ
ている。また、バンプを外部電極に持つ半導体装置を実
装するための実装基板において、前記バンプを接続する
ために設けられた実装基板の電極パッドは凹形状に構成
されている。また、バンプを外部電極に持つ半導体装置
を実装するための実装基板において、前記バンプを接続
するために設けられた実装基板の電極パッドは第1の電
極パッドの中に前記第1の電極パッドよりも小さな第2
の電極パッドを設ける。また更に、バンプを外部電極に
持つ半導体装置を実装するための実装基板において、前
記バンプを接続するために設けられた実装基板の電極パ
ッドはその中央部分が周辺部分に比べ高くなっている。
極に持つ半導体装置を実装するための実装基板におい
て、前記バンプを接続するために設けられた実装基板の
電極パッドはその周辺部がその中央部に比べて高くなっ
ている。また、バンプを外部電極に持つ半導体装置を実
装するための実装基板において、前記バンプを接続する
ために設けられた実装基板の電極パッドは凹形状に構成
されている。また、バンプを外部電極に持つ半導体装置
を実装するための実装基板において、前記バンプを接続
するために設けられた実装基板の電極パッドは第1の電
極パッドの中に前記第1の電極パッドよりも小さな第2
の電極パッドを設ける。また更に、バンプを外部電極に
持つ半導体装置を実装するための実装基板において、前
記バンプを接続するために設けられた実装基板の電極パ
ッドはその中央部分が周辺部分に比べ高くなっている。
【0012】これら実装基板において、前記バンプを前
記電極パッドに接続するために前記電極パッドに塗布さ
れるペースト材料には鉛が含まれない材料を使用するこ
とができる。本発明ではバンプが接続される半導体装置
の電極パッド、実装基板の電極パッドにおいては前述の
ように電極パッドを構成することによって、実装後の基
板に機械的、熱的負荷を受けたときにおいて、周辺部か
ら接続部界面付近に発生したクラックの内部への進展を
電極パッド内の段部や突起で防止することができるた
め、接続部の寿命を向上させることができる。
記電極パッドに接続するために前記電極パッドに塗布さ
れるペースト材料には鉛が含まれない材料を使用するこ
とができる。本発明ではバンプが接続される半導体装置
の電極パッド、実装基板の電極パッドにおいては前述の
ように電極パッドを構成することによって、実装後の基
板に機械的、熱的負荷を受けたときにおいて、周辺部か
ら接続部界面付近に発生したクラックの内部への進展を
電極パッド内の段部や突起で防止することができるた
め、接続部の寿命を向上させることができる。
【0013】
【発明の実施の形態】以下、本発明の実施の形態を幾つ
かの実施例を用い、図面を参照して説明する。図1は本
発明による半導体装置と実装基板の接合状態の第1の実
施例を示す一部断面図である。図において、1は半導体
パッケージであり、半導体パッケージ1の電極パッド2
は断面が凹状に構成されている。このパッド2の表面は
ニッケル−金(Ni/Au)めっきが施されている。こ
の電極パッド2にフラックスを塗布し、バンプ3をこの
電極パッド2に搭載した後リフロ加熱することによっ
て、電極パッド2とバンプ3が接続され、バンプ付半導
体装置が得られる。実装基板4の電極パッド5も断面が
凹状に形成されており、この電極パッド5にはんだペー
スト材を印刷した後バンプ付半導体装置と位置合わせを
して実装基板4に搭載してリフロ加熱することによっ
て、バンプ付半導体装置は実装基板4に搭載される。電
極パッド2、5には通常銅(Cu)が用いられ、電極パ
ッド2、5の表面は一般にニッケル(Ni)下地めっき
を介して金(Au)めっきが施される。電極パッド2、
5の凹状部は突出部6a、6bと底部7a、7bから構
成されている。この電極パッド2、5の突出部6a、6
bはその周囲が切れ目なく接続されていても良いし、所
どころ切れ目が入っていても良い。また、突出部の平面
から見た形状は円、楕円形、多角形等色々な形状を採用
することができる。この電極パッドの加工は図2を用い
て後述する。
かの実施例を用い、図面を参照して説明する。図1は本
発明による半導体装置と実装基板の接合状態の第1の実
施例を示す一部断面図である。図において、1は半導体
パッケージであり、半導体パッケージ1の電極パッド2
は断面が凹状に構成されている。このパッド2の表面は
ニッケル−金(Ni/Au)めっきが施されている。こ
の電極パッド2にフラックスを塗布し、バンプ3をこの
電極パッド2に搭載した後リフロ加熱することによっ
て、電極パッド2とバンプ3が接続され、バンプ付半導
体装置が得られる。実装基板4の電極パッド5も断面が
凹状に形成されており、この電極パッド5にはんだペー
スト材を印刷した後バンプ付半導体装置と位置合わせを
して実装基板4に搭載してリフロ加熱することによっ
て、バンプ付半導体装置は実装基板4に搭載される。電
極パッド2、5には通常銅(Cu)が用いられ、電極パ
ッド2、5の表面は一般にニッケル(Ni)下地めっき
を介して金(Au)めっきが施される。電極パッド2、
5の凹状部は突出部6a、6bと底部7a、7bから構
成されている。この電極パッド2、5の突出部6a、6
bはその周囲が切れ目なく接続されていても良いし、所
どころ切れ目が入っていても良い。また、突出部の平面
から見た形状は円、楕円形、多角形等色々な形状を採用
することができる。この電極パッドの加工は図2を用い
て後述する。
【0014】この実施例において、凹状の電極パッド
2、5とバンプ3との間でクラックが発生する場合、ク
ラックはまず電極パッド2、5の突出部6a、6bに沿
って発生する。次にこのクラックはこれとは垂直方向に
進み、やがて底部7a、7bに沿って進むことになる
が、通常の機械的又は熱的負荷ではこのクラックは突出
部6a、6bで止まるため、クラックによる剥離が生じ
にくい。このように、表面にめっきしただけの場合、強
度は平均で200g/バンプであるが、電極パッド2、
5の表面を凹状にすることによって強度が改善される。
2、5とバンプ3との間でクラックが発生する場合、ク
ラックはまず電極パッド2、5の突出部6a、6bに沿
って発生する。次にこのクラックはこれとは垂直方向に
進み、やがて底部7a、7bに沿って進むことになる
が、通常の機械的又は熱的負荷ではこのクラックは突出
部6a、6bで止まるため、クラックによる剥離が生じ
にくい。このように、表面にめっきしただけの場合、強
度は平均で200g/バンプであるが、電極パッド2、
5の表面を凹状にすることによって強度が改善される。
【0015】図2(a)〜図2(c)は電極パッドの製
造工程を説明するための一部断面図である。図2(a)
に示すように、加工前の電極パッド2、5の底部7aを
形成する部分以外にレジスト8を塗布した後、エッチン
グ液に浸して中心部を削り、図2(b)に示すように凹
部を形成する。その後レジスト8を除去して、図2
(c)に示すように凹状に形成された電極パッド2、5
を得る。
造工程を説明するための一部断面図である。図2(a)
に示すように、加工前の電極パッド2、5の底部7aを
形成する部分以外にレジスト8を塗布した後、エッチン
グ液に浸して中心部を削り、図2(b)に示すように凹
部を形成する。その後レジスト8を除去して、図2
(c)に示すように凹状に形成された電極パッド2、5
を得る。
【0016】図3は本発明による半導体装置と実装基板
の接合状態の第2の実施例を示す一部断面図である。こ
の実施例においては、半導体パッケージ1、実装基板4
のそれぞれの電極パッド15、17の上にパッド15、
17よりも小さな電極パッド16、18を設けている。
の接合状態の第2の実施例を示す一部断面図である。こ
の実施例においては、半導体パッケージ1、実装基板4
のそれぞれの電極パッド15、17の上にパッド15、
17よりも小さな電極パッド16、18を設けている。
【0017】この電極構造の製法例を図4を用いて説明
する。図4(a)〜図4(c)は電極パッドの製造工程
を説明するための一部断面図である。図4(a)に示す
ように、銅で成形されている電極パッド17上で電極パ
ッド18を形成させたくない部分にレジスト8を塗布す
る。次に、図4(b)に示すように、レジスト8が塗布
されていない部分に銅めっきを施す。所望の厚さまでめ
っきを施した後、図4(c)に示すように、レジスト8
を剥離して、最後に電極パッド17、18にニッケル−
金(Ni/Au)めっきを施すことによって電極パッド
17、18が得られる。なお、半導体パッケージ1の電
極パッド15、16も同様にして形成することができ
る。バンプ3、およびはんだペーストに例えば錫−銀−
ビスマス(Sn−Ag−Bi)のような硬くて脆いはん
だ材料を用いた場合、前記の条件で熱的負荷を繰り返し
加えられると、バンプ3と電極パッド界面にクラックが
入り剥離する。
する。図4(a)〜図4(c)は電極パッドの製造工程
を説明するための一部断面図である。図4(a)に示す
ように、銅で成形されている電極パッド17上で電極パ
ッド18を形成させたくない部分にレジスト8を塗布す
る。次に、図4(b)に示すように、レジスト8が塗布
されていない部分に銅めっきを施す。所望の厚さまでめ
っきを施した後、図4(c)に示すように、レジスト8
を剥離して、最後に電極パッド17、18にニッケル−
金(Ni/Au)めっきを施すことによって電極パッド
17、18が得られる。なお、半導体パッケージ1の電
極パッド15、16も同様にして形成することができ
る。バンプ3、およびはんだペーストに例えば錫−銀−
ビスマス(Sn−Ag−Bi)のような硬くて脆いはん
だ材料を用いた場合、前記の条件で熱的負荷を繰り返し
加えられると、バンプ3と電極パッド界面にクラックが
入り剥離する。
【0018】本実施例の電極パターン構造においては電
極パッド15、17内に他のパッド16、18を設けた
り、電極を凹状に成形しているために、バンプ3との界
面にクラックが発生しても、クラックは電極パッド1
6、18部分や凹状電極パッド2、5の突起部6a、6
bでいったん止まり、その後パッド内の小パッド16、
18とバンプ3の接続部へ伝播していく。したがって、
クラック発生と同時に界面が剥離することはない。
極パッド15、17内に他のパッド16、18を設けた
り、電極を凹状に成形しているために、バンプ3との界
面にクラックが発生しても、クラックは電極パッド1
6、18部分や凹状電極パッド2、5の突起部6a、6
bでいったん止まり、その後パッド内の小パッド16、
18とバンプ3の接続部へ伝播していく。したがって、
クラック発生と同時に界面が剥離することはない。
【0019】また、多くの電子回路基板では、外部電極
がバンプあるいはリードで構成されている半導体装置の
バンプ又はリードをはんだペーストを介して実装基板と
面付けする面実装品と、外部電極がピンである半導体装
置を基板のスルーホールに挿入してはんだ付けされた挿
入はんだ付け品の両方からなる場合が多い。通常は表面
実装した後、挿入品の接続を行うため、面実装品の接続
部は挿入はんだ付けの際に熱履歴を受ける。錫−銀―ビ
スマス(Sn−Ag−Bi)系の鉛(Pb)フリー(B
i:0〜20%)はんだを用いた場合には表面実装品の
接合部がダメージを受けクラック等の発生の懸念がある
が、外部電極がバンプである半導体装置のうち本発明の
電極構造のものについては挿入はんだ付け後の接続部の
観察結果においてクラック等の発生は認められなかっ
た。
がバンプあるいはリードで構成されている半導体装置の
バンプ又はリードをはんだペーストを介して実装基板と
面付けする面実装品と、外部電極がピンである半導体装
置を基板のスルーホールに挿入してはんだ付けされた挿
入はんだ付け品の両方からなる場合が多い。通常は表面
実装した後、挿入品の接続を行うため、面実装品の接続
部は挿入はんだ付けの際に熱履歴を受ける。錫−銀―ビ
スマス(Sn−Ag−Bi)系の鉛(Pb)フリー(B
i:0〜20%)はんだを用いた場合には表面実装品の
接合部がダメージを受けクラック等の発生の懸念がある
が、外部電極がバンプである半導体装置のうち本発明の
電極構造のものについては挿入はんだ付け後の接続部の
観察結果においてクラック等の発生は認められなかっ
た。
【0020】図5は本発明による半導体装置と実装基板
の接合状態の第3の実施例を示す一部断面図である。図
において、電極パッド20、21の中央部には凸部2
2、23が設けられている。この電極パッド構造におい
ても上述の理由によって、クラックは凸部22、23で
食い止められるため、電極パッド20、21とバンプ3
が剥離することはない。
の接合状態の第3の実施例を示す一部断面図である。図
において、電極パッド20、21の中央部には凸部2
2、23が設けられている。この電極パッド構造におい
ても上述の理由によって、クラックは凸部22、23で
食い止められるため、電極パッド20、21とバンプ3
が剥離することはない。
【0021】図6は本発明による半導体装置と実装基板
の接合状態の第4の実施例を示す一部断面図である。図
7は格子状電極の拡大平面図である。この実施例におい
ては、電極パッド25、26の上に格子状の電極パッド
27、28が設けられている。これら電極パッド25、
26は、電極パッド25、26の電極パッド27、28
に相当する部分以外をレジストで被覆して、めっきする
ことで得ることができる。なお、この電極パッド27、
28としてはレジストを用いることもできる。
の接合状態の第4の実施例を示す一部断面図である。図
7は格子状電極の拡大平面図である。この実施例におい
ては、電極パッド25、26の上に格子状の電極パッド
27、28が設けられている。これら電極パッド25、
26は、電極パッド25、26の電極パッド27、28
に相当する部分以外をレジストで被覆して、めっきする
ことで得ることができる。なお、この電極パッド27、
28としてはレジストを用いることもできる。
【0022】また、電極パッド内にレジストからなる小
パッド27、28を形成させた場合ははんだはレジスト
部分に濡れず、未接合部分ができる。クラックの伝播が
レジスト部分を通過しないことが考えられる。そのよう
な場合は図7に示すように電極パッド27、28内に、
例えばレジストパターン29を設けることにより、周囲
から発生したクラックがレジスト部分で止まり、接続部
分が少ないながらも中心付近で残るため、製品の寿命向
上に有効であると考える。
パッド27、28を形成させた場合ははんだはレジスト
部分に濡れず、未接合部分ができる。クラックの伝播が
レジスト部分を通過しないことが考えられる。そのよう
な場合は図7に示すように電極パッド27、28内に、
例えばレジストパターン29を設けることにより、周囲
から発生したクラックがレジスト部分で止まり、接続部
分が少ないながらも中心付近で残るため、製品の寿命向
上に有効であると考える。
【0023】例えば、1.27mmピッチ、4列配置、
256ピンのBGA(外形サイズ27mm角:チップサ
イズ:14mm角)において鉛(Pb)フリーはんだで
あるSn−Ag−Biボール(φ0.76mm)を用い
てバンプを形成し、さらに、Sn−Ag−Biペースト
で基板に実装後、−55〜125℃で温度サイクルを行
い、接続部の寿命評価を行った。接続部が完全に界面で
剥離する場合について比較すると、パターン表面にめっ
きしただけのものは200サイクルでコーナピンが完全
に剥離するが、本発明のパターン構造にすることによ
り、例えば電極パッドを凹状に形成したり、電極パッド
の中央部に突起部を設けたり、電極パッドに格子状パッ
ドを設けたりした場合には、500サイクルまで寿命を
延ばすことができた。
256ピンのBGA(外形サイズ27mm角:チップサ
イズ:14mm角)において鉛(Pb)フリーはんだで
あるSn−Ag−Biボール(φ0.76mm)を用い
てバンプを形成し、さらに、Sn−Ag−Biペースト
で基板に実装後、−55〜125℃で温度サイクルを行
い、接続部の寿命評価を行った。接続部が完全に界面で
剥離する場合について比較すると、パターン表面にめっ
きしただけのものは200サイクルでコーナピンが完全
に剥離するが、本発明のパターン構造にすることによ
り、例えば電極パッドを凹状に形成したり、電極パッド
の中央部に突起部を設けたり、電極パッドに格子状パッ
ドを設けたりした場合には、500サイクルまで寿命を
延ばすことができた。
【0024】なお、本発明の実施例では半導体パッケー
ジ1、実装基板4の両方について本発明の電極パッドと
しているが、バンプ3を有する半導体パッケージ1が実
装された実装基板4が機械的、熱的な負荷を受けた場
合、主にバンプと基板接続部側でクラック、剥離がおこ
る。なお、基板側の接続部のみにクラックが入る場合に
ついては、半導体パッケージ1側の電極パッドは従来の
めっきのみ、すなわち、本発明のパッド構造をとらなく
てもよい。図1、図3で示した電極構造についても半導
体パッケージについては従来の電極パッドにバンプを形
成したものを用いても差し支えない。
ジ1、実装基板4の両方について本発明の電極パッドと
しているが、バンプ3を有する半導体パッケージ1が実
装された実装基板4が機械的、熱的な負荷を受けた場
合、主にバンプと基板接続部側でクラック、剥離がおこ
る。なお、基板側の接続部のみにクラックが入る場合に
ついては、半導体パッケージ1側の電極パッドは従来の
めっきのみ、すなわち、本発明のパッド構造をとらなく
てもよい。図1、図3で示した電極構造についても半導
体パッケージについては従来の電極パッドにバンプを形
成したものを用いても差し支えない。
【0025】
【発明の効果】以上述べたように、本発明の電極パッド
構造においてはバンプを外部電極にもつ半導体装置及び
此れをを実装するための実装基板の接続信頼性を向上さ
せる事ができる。また、本発明に係わる電極パッド構造
にすれば、Sn−Pb共晶はんだに比べ、硬いため実装
時の接続信頼性に劣ると思われる鉛を含まないはんだ材
料をバンプやペーストに用いても半導体装置とバンプ、
半導体装置を実装した基板の間の接続信頼性を向上させ
ることができる。
構造においてはバンプを外部電極にもつ半導体装置及び
此れをを実装するための実装基板の接続信頼性を向上さ
せる事ができる。また、本発明に係わる電極パッド構造
にすれば、Sn−Pb共晶はんだに比べ、硬いため実装
時の接続信頼性に劣ると思われる鉛を含まないはんだ材
料をバンプやペーストに用いても半導体装置とバンプ、
半導体装置を実装した基板の間の接続信頼性を向上させ
ることができる。
【図1】本発明による半導体装置と実装基板の接合状態
の第1の実施例を示す一部断面図である。
の第1の実施例を示す一部断面図である。
【図2】電極パッドの製造工程を説明するための一部断
面図である。
面図である。
【図3】本発明による半導体装置と実装基板の接合状態
の第2の実施例を示す一部断面図である。
の第2の実施例を示す一部断面図である。
【図4】電極パッドの製造工程を説明するための一部断
面図である。
面図である。
【図5】本発明による半導体装置と実装基板の接合状態
の第3の実施例を示す一部断面図である。
の第3の実施例を示す一部断面図である。
【図6】本発明による半導体装置と実装基板の接合状態
の第4の実施例を示す一部断面図である。
の第4の実施例を示す一部断面図である。
【図7】本発明による格子状電極パッドの拡大平面図で
ある。
ある。
1…半導体パッケージ、2、5、15、16、17、1
8、20、21、27、28…電極パッド、3…バン
プ、4…実装基板。29…レジストパターン。
8、20、21、27、28…電極パッド、3…バン
プ、4…実装基板。29…レジストパターン。
───────────────────────────────────────────────────── フロントページの続き (72)発明者 曽我 太佐男 神奈川県横浜市戸塚区吉田町292番地 株 式会社日立製作所生産技術研究所内 (72)発明者 石田 寿治 神奈川県横浜市戸塚区吉田町292番地 株 式会社日立製作所生産技術研究所内 (72)発明者 芹沢 弘二 神奈川県横浜市戸塚区吉田町292番地 株 式会社日立製作所生産技術研究所内 (72)発明者 西村 朝雄 東京都小平市上水本町五丁目20番1号 株 式会社日立製作所半導体事業本部内 (72)発明者 三浦 英生 茨城県土浦市神立町502番地 株式会社日 立製作所機械研究所内 (72)発明者 寺崎 健 茨城県土浦市神立町502番地 株式会社日 立製作所機械研究所内
Claims (22)
- 【請求項1】バンプを外部電極に持つ半導体装置におい
て、前記バンプを接続するための前記半導体装置の電極
パッドはクラックの進行を阻止するための段部を有する
ことを特徴とする半導体装置。 - 【請求項2】請求項1記載の半導体装置において、前記
電極パッドには突出部と底部からなる凹状部が設けら
れ、前記突出部から底部に至る段部でクラックの進行を
阻止することを特徴とする半導体装置。 - 【請求項3】請求項1記載の半導体装置において、前記
電極パッドは第1の電極パッドと、前記第1の電極パッ
ド上に設けられ、前記第1の電極パッドより小さい第2
の電極パッドで構成され、第1の電極パッドと第2の電
極パッド間の段部でクラックの進行を阻止することを特
徴とする半導体装置。 - 【請求項4】請求項1記載の半導体装置において、前記
電極パッドは凸部を有し、前記凸部に至るまでの電極パ
ッドと前記凸部との間の段部でクラックの進行を阻止す
ることを特徴とする半導体装置。 - 【請求項5】請求項1記載の半導体装置において、前記
電極パッドは格子状電極パッドを有し、前記格子状の段
部でクラックの進行を阻止することを特徴とする半導体
装置。 - 【請求項6】バンプを外部電極にもつ半導体装置の前記
バンプを電極パッドに接続して前記半導体装置を実装す
るための実装基板において、前記半導体装置のバンプを
接続するための実装基板の電極パッドはクラックの進行
を阻止するための段部を有する事を特徴とする実装基
板。 - 【請求項7】請求項6記載の実装基板において、前記電
極パッドは突出部と底部からなる凹状部が設けられ、前
記突出部から底部で構成される段部でクラックの進行を
阻止することを特徴とする実装基板。 - 【請求項8】請求項6記載の実装基板において、前記電
極パッドは第1の電極パッドと、前記第1の電極パッド
上に設けられ、前記第1の電極パッドより小さい第2の
電極パッドで構成され、第1の電極パッドと第2の電極
パッド間の段部でクラックの進行を阻止することを特徴
とする実装基板。 - 【請求項9】請求項6記載の実装基板において、前記電
極パッドは凸部を有し、前記凸部に至るまでの電極パッ
ドと前記凸部との間の段部でクラックの進行を阻止する
ことを特徴とする実装基板。 - 【請求項10】請求項6記載の実装基板において、前記
電極パッドは格子状電極パッドを有し、前記格子状の段
部でクラックの進行を阻止することを特徴とする実装基
板。 - 【請求項11】請求項1、2、3、4、または5記載の
半導体装置において、前記バンプの材料として鉛が含ま
れない材料を使用することを特徴とする半導体装置。 - 【請求項12】請求項6、7、8、9、または10記載
の実装基板において、前記電極パッドに塗布されるはん
だペースト材料に鉛が含まれないことを特徴とする実装
基板。 - 【請求項13】バンプを外部電極に持つ半導体装置にお
いて、前記バンプを接続するために設けられた半導体装
置の電極パッドはその周辺部がその中央部に比べて高く
なっていることを特徴とする半導体装置。 - 【請求項14】バンプを外部電極に持つ半導体装置にお
いて、前記バンプを接続するために設けられた半導体装
置の電極パッドは凹形状に構成されていることを特徴と
する半導体装置。 - 【請求項15】バンプを外部電極にもつ半導体装置にお
いて、前記バンプを接続するために設けられた半導体装
置の電極パッドは第1の電極パッドの中に前記第1の電
極パッドよりも小さな第2の電極パッドを設け、前記第
1及び前記第2の電極パッドにバンプが接続されること
を特徴とする半導体装置。 - 【請求項16】バンプを外部電極にもつ半導体装置にお
いて、前記バンプを接続するために設けられた半導体装
置の電極パッドはその中央部分が周辺部分に比べ高くな
っており、前記電極パッドにバンプが接続されているこ
とを特徴とする半導体装置。 - 【請求項17】請求項13、14、15、または16記
載の半導体装置において、前記バンプの材料として鉛が
含まれない材料を使用することを特徴とする半導体装
置。 - 【請求項18】バンプを外部電極に持つ半導体装置を実
装するための実装基板において、前記バンプを接続する
ために設けられた実装基板の電極パッドはその周辺部が
その中央部に比べて高くなっていることを特徴とする実
装基板。 - 【請求項19】バンプを外部電極に持つ半導体装置を実
装するための実装基板において、前記バンプを接続する
ために設けられた実装基板の電極パッドは凹形状に構成
されていることを特徴とする実装基板。 - 【請求項20】バンプを外部電極に持つ半導体装置を実
装するための実装基板において、前記バンプを接続する
ために設けられた実装基板の電極パッドは第1の電極パ
ッドの中に前記第1の電極パッドよりも小さな第2の電
極パッドを設けることを特徴とする実装基板。 - 【請求項21】バンプを外部電極に持つ半導体装置を実
装するための実装基板において、前記バンプを接続する
ために設けられた実装基板の電極パッドはその中央部分
が周辺部分に比べ高くなっていることを特徴とする実装
基板。 - 【請求項22】請求項18、19、20、はたは21記
載の実装基板において、前記バンプを前記電極パッドに
接続するために前記電極パッドに塗布されるペースト材
料には鉛が含まれないことを特徴とする実装基板。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP11001116A JP2000200798A (ja) | 1999-01-06 | 1999-01-06 | 半導体装置及びその実装基板 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP11001116A JP2000200798A (ja) | 1999-01-06 | 1999-01-06 | 半導体装置及びその実装基板 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2000200798A true JP2000200798A (ja) | 2000-07-18 |
Family
ID=11492500
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP11001116A Pending JP2000200798A (ja) | 1999-01-06 | 1999-01-06 | 半導体装置及びその実装基板 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2000200798A (ja) |
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2002151537A (ja) * | 2000-11-10 | 2002-05-24 | Nippon Steel Corp | 半導体素子のアンダーバンプメタルまたはバンプおよびその形成方法 |
| JP2006269917A (ja) * | 2005-03-25 | 2006-10-05 | Kyocera Corp | 積層配線基板及びその実装方法 |
| JP2009246166A (ja) * | 2008-03-31 | 2009-10-22 | Fujitsu Ltd | 電子部品パッケージおよび基板ユニット並びにプリント配線板およびその製造方法 |
| KR101725107B1 (ko) * | 2016-06-10 | 2017-04-11 | 인하대학교 산학협력단 | 반도체 칩 패키지의 솔더 접합 신뢰성 증가를 위한 링 패드 설치 구조 |
| JP2022130853A (ja) * | 2021-02-26 | 2022-09-07 | 三菱重工業株式会社 | 材料成形装置及び材料の成形方法 |
-
1999
- 1999-01-06 JP JP11001116A patent/JP2000200798A/ja active Pending
Cited By (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2002151537A (ja) * | 2000-11-10 | 2002-05-24 | Nippon Steel Corp | 半導体素子のアンダーバンプメタルまたはバンプおよびその形成方法 |
| JP2006269917A (ja) * | 2005-03-25 | 2006-10-05 | Kyocera Corp | 積層配線基板及びその実装方法 |
| JP2009246166A (ja) * | 2008-03-31 | 2009-10-22 | Fujitsu Ltd | 電子部品パッケージおよび基板ユニット並びにプリント配線板およびその製造方法 |
| US8264850B2 (en) | 2008-03-31 | 2012-09-11 | Fujitsu Limited | Electronic device package with connection terminals including uneven contact surfaces |
| KR101725107B1 (ko) * | 2016-06-10 | 2017-04-11 | 인하대학교 산학협력단 | 반도체 칩 패키지의 솔더 접합 신뢰성 증가를 위한 링 패드 설치 구조 |
| JP2022130853A (ja) * | 2021-02-26 | 2022-09-07 | 三菱重工業株式会社 | 材料成形装置及び材料の成形方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6281581B1 (en) | Substrate structure for improving attachment reliability of semiconductor chips and modules | |
| JP5649805B2 (ja) | 半導体装置の製造方法 | |
| US20080251942A1 (en) | Semiconductor Device and Manufacturing Method Thereof | |
| KR101496068B1 (ko) | 반도체 디바이스에서의 리드-프리 구조들 | |
| JPH09134934A (ja) | 半導体パッケージ及び半導体装置 | |
| KR19980054344A (ko) | 표면 실장형 반도체 패키지 및 그 제조 방법 | |
| US7893355B2 (en) | Lead pin for package boards | |
| CN101118889A (zh) | 半导体封装结构 | |
| JP5562438B2 (ja) | 電子部品実装体、電子部品、基板 | |
| JP2001085470A (ja) | 半導体装置及びその製造方法 | |
| JP3836349B2 (ja) | 半導体装置およびその製造方法 | |
| JP4720438B2 (ja) | フリップチップ接続方法 | |
| JP2004079891A (ja) | 配線基板、及び、配線基板の製造方法 | |
| JP3847602B2 (ja) | 積層型半導体装置及びその製造方法並びに半導体装置搭載マザーボード及び半導体装置搭載マザーボードの製造方法 | |
| JP7112873B2 (ja) | 配線基板、半導体パッケージ及び配線基板の製造方法 | |
| JP2000101014A (ja) | 半導体装置 | |
| JPH10209591A (ja) | 配線基板 | |
| JP3859963B2 (ja) | 半導体装置及びその製造方法 | |
| JP3180041B2 (ja) | 接続端子及びその形成方法 | |
| JPH09270477A (ja) | セラミック基板 | |
| JP2006351950A (ja) | 半導体装置及び半導体装置の製造方法 | |
| JP2002184811A (ja) | 電子回路装置およびその製造方法 | |
| JP2001094227A (ja) | 半導体チップ実装用の配線基板と該基板を用いた半導体チップの実装方法 | |
| JP2001177038A (ja) | リードピン付き配線基板およびリードピン付き電子部品 | |
| KR100761863B1 (ko) | 솔더볼 랜드에 두 종류 이상의 표면처리부를 갖는인쇄회로기판 및 이를 포함하는 반도체 패키지 |