JP2000200800A - 半導体装置及びその製造方法 - Google Patents

半導体装置及びその製造方法

Info

Publication number
JP2000200800A
JP2000200800A JP11000892A JP89299A JP2000200800A JP 2000200800 A JP2000200800 A JP 2000200800A JP 11000892 A JP11000892 A JP 11000892A JP 89299 A JP89299 A JP 89299A JP 2000200800 A JP2000200800 A JP 2000200800A
Authority
JP
Japan
Prior art keywords
semiconductor device
via post
stud
solder
resin
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP11000892A
Other languages
English (en)
Inventor
Shinsuke Nakashiro
伸介 中城
Masanori Onodera
正徳 小野寺
Mamoru Suwa
守 諏訪
Koji Hozumi
孝司 穂積
Junichi Kasai
純一 河西
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Ltd
Original Assignee
Fujitsu Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Ltd filed Critical Fujitsu Ltd
Priority to JP11000892A priority Critical patent/JP2000200800A/ja
Publication of JP2000200800A publication Critical patent/JP2000200800A/ja
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W74/00—Encapsulations, e.g. protective coatings
    • H10W74/01—Manufacture or treatment
    • H10W74/012—Manufacture or treatment of encapsulations on active surfaces of flip-chip devices, e.g. forming underfills
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/30—Die-attach connectors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W74/00—Encapsulations, e.g. protective coatings
    • H10W74/01—Manufacture or treatment
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W74/00—Encapsulations, e.g. protective coatings
    • H10W74/10—Encapsulations, e.g. protective coatings characterised by their shape or disposition
    • H10W74/15—Encapsulations, e.g. protective coatings characterised by their shape or disposition on active surfaces of flip-chip devices, e.g. underfills
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/01—Manufacture or treatment
    • H10W72/012—Manufacture or treatment of bump connectors, dummy bumps or thermal bumps
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/01—Manufacture or treatment
    • H10W72/012—Manufacture or treatment of bump connectors, dummy bumps or thermal bumps
    • H10W72/01221—Manufacture or treatment of bump connectors, dummy bumps or thermal bumps using local deposition
    • H10W72/01225—Manufacture or treatment of bump connectors, dummy bumps or thermal bumps using local deposition in solid form, e.g. by using a powder or by stud bumping
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/01—Manufacture or treatment
    • H10W72/013—Manufacture or treatment of die-attach connectors
    • H10W72/01331—Manufacture or treatment of die-attach connectors using blanket deposition
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/071—Connecting or disconnecting
    • H10W72/072—Connecting or disconnecting of bump connectors
    • H10W72/07251—Connecting or disconnecting of bump connectors characterised by changes in properties of the bump connectors during connecting
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/071—Connecting or disconnecting
    • H10W72/073—Connecting or disconnecting of die-attach connectors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/20—Bump connectors, e.g. solder bumps or copper pillars; Dummy bumps; Thermal bumps
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/20—Bump connectors, e.g. solder bumps or copper pillars; Dummy bumps; Thermal bumps
    • H10W72/221—Structures or relative sizes
    • H10W72/222—Multilayered bumps, e.g. a coating on top and side surfaces of a bump core
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/20—Bump connectors, e.g. solder bumps or copper pillars; Dummy bumps; Thermal bumps
    • H10W72/241—Dispositions, e.g. layouts
    • H10W72/242—Dispositions, e.g. layouts relative to the surface, e.g. recessed, protruding
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/20—Bump connectors, e.g. solder bumps or copper pillars; Dummy bumps; Thermal bumps
    • H10W72/251—Materials
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/20—Bump connectors, e.g. solder bumps or copper pillars; Dummy bumps; Thermal bumps
    • H10W72/251—Materials
    • H10W72/252—Materials comprising solid metals or solid metalloids, e.g. PbSn, Ag or Cu
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/851—Dispositions of multiple connectors or interconnections
    • H10W72/853—On the same surface
    • H10W72/856—Bump connectors and die-attach connectors

Landscapes

  • Wire Bonding (AREA)
  • Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)

Abstract

(57)【要約】 【課題】 半導体装置及びその製造方法に関し、ビアポ
ストの高さのバラツクを極力小さくでき且つ半導体装置
の製造時間の短縮を達成することのできるようにするこ
とを目的とする。 【解決手段】 半導体ウエハ１２と、半導体ウエハの回
路面に形成されたビアポスト１４と、半導体ウエハ及び
ビアポストを被覆した封止樹脂１６と、ビアポストの先
端と接続した実装端子１８を備え、該ビアポスト１４が
スタッドパンプにより構成される構成とする。

Description

【発明の詳細な説明】
【０００１】
【発明の属する技術分野】本発明は半導体装置及びその
製造方法に関する。特に、本発明は高密度化された外部
接続電極を有した半導体装置及びその製造方法に関す
る。
【０００２】
【従来の技術】近年、電子機器市場では、電子機器の小
型化を実現するために、基板に実装した際の実装面積が
小さい半導体装置が望まれている。また、電極ピッチや
外部接続端子ピッチの大きさの点においても、狭ピッチ
化を図った半導体装置が望まれている。例えば、最近、
半導体チップと大きさと全く同じ大きさに形成されたＣ
ＳＰ（Chip Size Package ）が開発されている。
【０００３】このＣＳＰは、はんだボールを実装端子と
し、ビアポストを利用して半導体チップの電極をパッケ
ージの実装端子に接続するようになっている。半導体チ
ップの電極とはんだボールを電気的に接続する工程は、
半導体ウエハを半導体チップにダイシングする前に行わ
れる。半導体チップの電極とはんだボールを電気的に接
続する作業は、半導体ウエハの電極にビアポストを形成
し、半導体ウエハの回路面及びビアポストを樹脂で封止
し、封止樹脂から露出したビアポストの先端と実装端子
であるはんだボールとを接合することにより、実施され
る。このような半導体パッケージは、サイズが半導体チ
ップと同等であるため、小型化できうる最小の半導体装
置である。
【０００４】
【発明が解決しようとする課題】従来の半導体装置で
は、ビアポストはメッキ法により形成されていた。その
ため、製造時間がかかるという問題があった。また、半
導体ウエハの電極にビアポストを形成し、半導体ウエハ
の回路面及びビアポストを樹脂で封止した場合、ビアポ
ストの先端が封止樹脂から露出している必要がある。し
かし、ビアポストの形成をメッキ法で行うと、半導体ウ
エハ上のメッキのための電極の位置に応じてビアポスト
の高さがバラツクため、全てのビアポストを封止樹脂か
ら露出させることが困難で、製造歩留りを低下させる原
因となっていた。
【０００５】本発明の目的は、ビアポストの高さのバラ
ツキを極力小さくでき且つ半導体装置の製造時間の短縮
を達成することのできる半導体装置及びその製造方法を
提供することである。
【０００６】
【課題を解決するための手段】本発明による半導体装置
は、半導体素子と、半導体素子の回路面に形成されたビ
アポストと、半導体素子及びビアポストを被覆した封止
樹脂と、ビアポストの先端と接続された実装端子を備
え、該ビアポストがスタッドパンプにより構成されるこ
とを特徴とするものである。
【０００７】また、本発明による半導体装置の製造方法
は、半導体素子の回路面にスタッドバンプを形成して該
スタッドバンプによりビアポストを形成し、該半導体素
子及びビアポストを樹脂で封止し、該ビアポストの先端
と実装端子とを接合させることを特徴とするものであ
る。ビアポストをスタッドバンプで作成することによ
り、大口径の半導体ウエハにおいても高さのバラツキの
ほとんどないビアポストを形成することができる。ま
た、ビアポストをワイヤボンダで作成することができる
ので、メッキ法によるビアポストの作成より時間を要さ
ない。
【０００８】上記の特徴とともに、下記の特徴を含むこ
とができる。該スタッドパンプが、金、パラジウム、は
んだ、金合金、銅、銀、白金、白金合金、及びアルミニ
ウムのうちの少なくとも１つからなる。樹脂封止は、圧
縮成形、液状樹脂のポッティング、スクリーン印刷、及
びトランスファーモールドの１つで行う。また、該ビア
ポストの先端を露出させるために封止樹脂の表面を研磨
する工程を含む。半導体素子の回路面にスタッドバンプ
を形成する前に、回路面の電極の再配置を行う工程を含
む。
【０００９】スタッドバンプを２段以上重ねる。２段目
のスタッドバンプははんだに浸食されにくい又は浸食さ
れない金属を用いる。実装端子としてはんだスタッドバ
ンプを形成する工程と、リフローによりバンプを球状に
する工程とをもつ。また、はんだスタッドバンプを立て
る工程と、樹脂封止する工程と、再度はんだスタッドバ
ンプを立てる工程と、リフローして２つのはんだスタッ
ドバンプを一体化する工程とをもつ。
【００１０】
【発明の実施の形態】図１は本発明の実施例による半導
体装置を示す断面図である。半導体装置１０は、半導体
素子１２と、半導体素子１２の回路面に形成されたビア
ポスト１４と、半導体素子１２及びビアポスト１４を被
覆した封止樹脂１６と、ビアポスト１４の先端と接続さ
れた実装端子１８を備えている。ビアポスト１４はスタ
ッドパンプにより構成される。
【００１１】図２は図１の半導体素子１２の一例を示
し、この半導体素子１２は半導体ウエハ、好ましくはシ
リコンウエハである。半導体素子１２の回路面２０には
半導体集積回路２２及び電極２４が形成されている。半
導体素子１２は後で半導体チップ２６にダイシングされ
る。本発明では、半導体素子１２の電極２４の上に図１
のビアポスト１４が形成され、封止樹脂１６で被覆した
後、はんだバンプ等の実装端子１８がビアポスト１４の
先端に接続される。
【００１２】ビアポスト１４を形成するスタッドパンプ
は、公知のように膨らみのある塊の上に突起が形成され
たものであり、例えば図３に示されるようにキャピラリ
２８を有するワイヤボンダによって形成される。スタッ
ドパンプは、金、パラジウム、はんだ、金合金、銅、
銀、白金、白金合金、及びアルミニウムのうちの少なく
とも１つからなる。金のボンディングワイヤを使用して
スタッドパンプを形成することは今日広く採用されてお
り、多くのスタッドパンプをほぼ一定の高さが形成する
ことができる。このように、ビアポスト１４をスタッド
バンプで作成することにより、大口径のウエハにおいて
も高さのバラツキのほとんどないビアポスト１４を形成
することができる。また、ビアポスト１４をワイヤボン
ダで作成することができるので、ビアポスト１４をメッ
キ法により作成する場合よりも時間を要さない。
【００１３】図４は本発明の実施例による半導体装置の
製造方法を示す断面図である。この製造方法は、（Ａ）
に示されるように、半導体素子１２の回路面にスタッド
バンプを形成して該スタッドバンプによりビアポスト１
４を形成する工程と、（Ｂ）に示されるように、半導体
素子１２及びビアポスト１４を樹脂１６で封止する工程
と、（Ｃ）に示されるように、ビアポスト１４の先端と
実装端子１８とを接合させる工程とを含む。樹脂１６で
封止する工程においては、樹脂１６の表面がビアポスト
１４の先端と同じになるようにし、ビアポスト１４の先
端が樹脂１６の表面から露出し、その後で、ビアポスト
１４の先端と実装端子１８とを容易に接合できるように
する。樹脂封止は、圧縮成形、液状樹脂のポッティン
グ、スクリーン印刷、及びトランスファーモールドの１
つで行うことができる。
【００１４】図５は半導体装置の製造方法の変化例を示
す図である。この製造方法は、（Ａ）に示されるよう
に、半導体素子１２の回路面にスタッドバンプを形成し
て該スタッドバンプによりビアポスト１４を形成する工
程と、（Ｂ）に示されるように、半導体素子１２及びビ
アポスト１４を樹脂１６で封止する工程と、（Ｃ）に示
されるように、ビアポスト１４の先端を露出させるため
に封止樹脂１６の表面を研磨する工程を含む。それか
ら、図４で説明したように、ビアポスト１４の先端と実
装端子１８とを接合させる工程を実施する。封止樹脂１
６の表面の研磨は、例えば、レーザ光照射、エッチン
グ、機械研磨、液体ホーニングなどにより行うことがで
きる。スタッドバンプを研磨することにより、露出部の
面積を大きくすることができる。
【００１５】図６は電極の再配置を行うことを説明する
ための半導体装置の断面図である。電極２４は導体部分
２４ａを介して電極部分２４ｂに再位置されている。３
０は樹脂層又は絶縁層である。スタッドバンプからなる
ビアポスト１４は電極部分２４ｂ上に形成されている。
こうして、ビアポスト１４を形成したら、前の例と同様
にして、樹脂１６の封止及び実装端子１８の接続を行
う。
【００１６】図７は電極の再配置前の半導体素子の一部
を示す図、図８は電極の再配置後の半導体素子の一部を
示す図である。図２に示されるように、半導体素子１２
の回路面２０には半導体チップ２６毎に半導体集積回路
２２及び電極２４が形成されている。図７は電極２４が
各半導体チップ２６の周辺部に配置されている例を示し
ている。図８に示されるように、電極２４は電極部分２
４ｂに再位置されている。図７のように電極２４が極端
に狭いピッチで形成されるのを、図８のように比較的に
大きなピッチで電極部分２４ｂを再位置する。
【００１７】図９はスタッドバンプを２段以上重ねてビ
アポスト１４を形成する例を示している。実施例では、
ビアポスト１４を２段のスタッドバンプ１４ａ、１４ｂ
で形成している。例えば、１段目のスタッドバンプ１４
ａとしてパラジウムや銅を使用すると、パラジウムや銅
は硬いので、スタッドバンプを作成する際に下地のシリ
コンを損傷する可能性がある。しかし、１段目のスタッ
ドバンプ１４ａとして例えば金のような軟らかい金属を
使用すると、スタッドバンプを形成する際の衝撃が緩和
される。そして、２段目のスタッドバンプ１４ｂとして
硬い金属を使用することができ、硬い金属のスタッドバ
ンプを形成することが容易になる。また、２段目のスタ
ッドバンプ１４ｂとしてはんだに浸食されにくい又は浸
食されない金属を用いることにより、はんだを実装端子
１８として使用することが可能になる。
【００１８】図１０は実装端子をはんだスタッドバンプ
で形成する例を示す図である。この例は、（Ａ）に示さ
れるように、実装端子１８としてはんだスタッドバンプ
を形成する工程と、（Ｂ）に示されるように、リフロー
によりバンプを球状にする工程とを含む。このようにし
て、実装端子１８がビアポスト１４に確実に且つ容易に
接続される。
【００１９】図１１はビアポスト１４を２段のはんだス
タッドバンプ１４ａ、１４ｂとして形成し、且つ実装端
子１８をはんだスタッドバンプで形成する例を示す図で
ある。この例では、（Ａ）に示されるように、ビアポス
ト１４を２段のはんだスタッドバンプ１４ａ、１４ｂと
して形成し、且つ実装端子１８をはんだスタッドバンプ
で形成し、樹脂封止した後、（Ｂ）に示されるように、
リフローにより上から２つのはんだスタッドバンプを一
体化する。温度変化などの原因により一連のスタッドバ
ンプに応力がかかった際に、スタッドバンプ間の界面か
ら破壊が起こりやすい。この例のように、リフローなど
によりスタッドバンプを一体化させると、ビアポスト１
４及び実装端子１８の強度が増す。
【００２０】
【発明の効果】以上説明したように、本発明によれば、
ビアポストの高さのバラツクを極力小さくでき且つ半導
体装置の製造時間の短縮を達成することのできる半導体
装置及びその製造方法を得ることができる。
【図面の簡単な説明】
【図１】本発明の実施例による半導体装置を示す断面図
である。
【図２】図１の半導体素子を示す平面図である。
【図３】スタッドバンプの例を示す側面図である。
【図４】本発明の実施例による半導体装置の製造方法を
示す断面図である。
【図５】半導体装置の製造方法の変化例を示す図であ
る。
【図６】電極の再配置を行うことを説明するための半導
体装置の断面図である。
【図７】電極の再配置前の半導体素子の一部を示す図で
ある。
【図８】電極の再配置後の半導体素子の一部を示す図で
ある。
【図９】スタッドバンプを２段以上重ねてビアポストを
形成する例を示す図である。
【図１０】実装端子としてはんだスタッドバンプを形成
する例を示す図である。
【図１１】ビアポストを２段のはんだスタッドバンプで
形成し、且つ実装端子をはんだスタッドバンプで形成す
る例を示す図である。
【符号の説明】
１０…半導体装置 １２…半導体素子 １４…ビアポスト １６…樹脂 １８…実装端子 ２０…回路面
───────────────────────────────────────────────────── フロントページの続き (72)発明者 諏訪 守 神奈川県川崎市中原区上小田中４丁目１番 １号 富士通株式会社内 (72)発明者 穂積 孝司 神奈川県川崎市中原区上小田中４丁目１番 １号 富士通株式会社内 (72)発明者 河西 純一 神奈川県川崎市中原区上小田中４丁目１番 １号 富士通株式会社内

Claims (10)

    【特許請求の範囲】
  1. 【請求項１】 半導体素子と、半導体素子の回路面に形
    成されたビアポストと、半導体素子及びビアポストを被
    覆した封止樹脂と、ビアポストの先端と接続された実装
    端子を備え、該ビアポストがスタッドパンプにより構成
    されることを特徴とする半導体装置。
  2. 【請求項２】 該スタッドパンプが、金、パラジウム、
    はんだ、金合金、銅、銀、白金、白金合金、及びアルミ
    ニウムのうちの少なくとも１つからなることを特徴とす
    る請求項１に記載の半導体装置。
  3. 【請求項３】 半導体素子の回路面にスタッドバンプを
    形成して該スタッドバンプによりビアポストを形成し、
    該半導体素子及びビアポストを樹脂で封止し、該ビアポ
    ストの先端と実装端子とを接合させることを特徴とする
    半導体装置の製造方法。
  4. 【請求項４】 樹脂封止は、圧縮成形、液状樹脂のポッ
    ティング、スクリーン印刷、及びトランスファーモール
    ドの１つで行うことを特徴とする請求項３に記載の半導
    体装置の製造方法。
  5. 【請求項５】 該ビアポストの先端を露出させるために
    封止樹脂の表面を研磨する工程を含むことを特徴とする
    請求項３に記載の半導体装置の製造方法。
  6. 【請求項６】 半導体素子の回路面にスタッドバンプを
    形成する前に、回路面の電極の再配置を行う工程を含む
    ことを特徴とする請求項３に記載の半導体装置の製造方
    法。
  7. 【請求項７】 スタッドバンプを２段以上重ねることを
    特徴とする請求項３に記載の半導体装置の製造方法。
  8. 【請求項８】 ２段目のスタッドバンプははんだに浸食
    されにくい又は浸食されない金属を用いることを特徴と
    する請求項７に記載の半導体装置の製造方法。
  9. 【請求項９】 実装端子としてはんだスタッドバンプを
    形成する工程と、リフローによりバンプを球状にする工
    程とをもつことを特徴とする請求項３に記載の半導体装
    置の製造方法。
  10. 【請求項１０】 はんだスタッドバンプを立てる工程
    と、樹脂封止する工程と、再度はんだスタッドバンプを
    立てる工程と、リフローして２つのはんだスタッドバン
    プを一体化する工程とをもつことを特徴とする請求項３
    に記載の半導体装置の製造方法。
JP11000892A 1999-01-06 1999-01-06 半導体装置及びその製造方法 Pending JP2000200800A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP11000892A JP2000200800A (ja) 1999-01-06 1999-01-06 半導体装置及びその製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP11000892A JP2000200800A (ja) 1999-01-06 1999-01-06 半導体装置及びその製造方法

Publications (1)

Publication Number Publication Date
JP2000200800A true JP2000200800A (ja) 2000-07-18

Family

ID=11486343

Family Applications (1)

Application Number Title Priority Date Filing Date
JP11000892A Pending JP2000200800A (ja) 1999-01-06 1999-01-06 半導体装置及びその製造方法

Country Status (1)

Country Link
JP (1) JP2000200800A (ja)

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3296344B2 (ja) 1999-10-28 2002-06-24 日本電気株式会社 半導体装置およびその製造方法
JP2006080267A (ja) * 2004-09-09 2006-03-23 Oki Electric Ind Co Ltd 半導体装置の製造方法
EP1992016A4 (en) * 2006-02-28 2009-04-08 Texas Instruments Inc FLIP CHIP DEVICE WITH SUPPORT IN CONTROLLED GASKETS
JP2011082583A (ja) * 2011-01-25 2011-04-21 Aoi Electronics Co Ltd 半導体装置および半導体装置の製造方法
EP2180505A3 (en) * 2008-10-23 2013-02-27 Carsem (M) Sdn. Bhd. Wafer-level fabrication of a package with stud bumps coated with solder
DE102015118664A1 (de) * 2015-10-30 2017-05-04 Infineon Technologies Ag Verfahren zur herstellung eines leistungshalbleitermoduls

Cited By (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3296344B2 (ja) 1999-10-28 2002-06-24 日本電気株式会社 半導体装置およびその製造方法
JP2006080267A (ja) * 2004-09-09 2006-03-23 Oki Electric Ind Co Ltd 半導体装置の製造方法
EP1992016A4 (en) * 2006-02-28 2009-04-08 Texas Instruments Inc FLIP CHIP DEVICE WITH SUPPORT IN CONTROLLED GASKETS
EP2180505A3 (en) * 2008-10-23 2013-02-27 Carsem (M) Sdn. Bhd. Wafer-level fabrication of a package with stud bumps coated with solder
JP2011082583A (ja) * 2011-01-25 2011-04-21 Aoi Electronics Co Ltd 半導体装置および半導体装置の製造方法
DE102015118664A1 (de) * 2015-10-30 2017-05-04 Infineon Technologies Ag Verfahren zur herstellung eines leistungshalbleitermoduls
US10096584B2 (en) 2015-10-30 2018-10-09 Infineon Technologies Ag Method for producing a power semiconductor module
DE102015118664B4 (de) * 2015-10-30 2024-06-27 Infineon Technologies Ag Verfahren zur herstellung eines leistungshalbleitermoduls

Similar Documents

Publication Publication Date Title
JP3393800B2 (ja) 半導体装置の製造方法
US7656048B2 (en) Encapsulated chip scale package having flip-chip on lead frame structure
JP2001024135A (ja) 半導体装置の製造方法
JPH08510358A (ja) 集積回路チップと基板との相互接続
JP2001196407A (ja) 半導体装置および半導体装置の形成方法
JP2002343924A (ja) 半導体装置およびその製造方法
JP2000228420A (ja) 半導体装置及びその製造方法
JP2000100843A (ja) 半導体パッケージおよびその製造方法
US6475897B1 (en) Semiconductor device and method of forming semiconductor device
JP2003188263A (ja) 半導体集積回路チップの製造方法とその半導体集積回路チップを用いた半導体パッケージ
JP3486872B2 (ja) 半導体装置及びその製造方法
US20040089946A1 (en) Chip size semiconductor package structure
US7638862B2 (en) Die attach paddle for mounting integrated circuit die
JP2000200800A (ja) 半導体装置及びその製造方法
JP3129169B2 (ja) 半導体装置及びその製造方法
JP3116926B2 (ja) パッケージ構造並びに半導体装置、パッケージ製造方法及び半導体装置製造方法
JP2003023133A (ja) リードフレームおよびそれを用いた樹脂封止型半導体装置ならびにその製造方法
JPH10214919A (ja) マルチチップモジュールの製造方法
JPH11260850A (ja) 半導体装置およびその製造方法
JP2002261192A (ja) ウエハレベルｃｓｐ
JP4140012B2 (ja) チップ状電子部品、その製造方法及び実装構造
US7229849B2 (en) Method for packaging a semiconductor device
JP2001313362A (ja) 半導体装置
JP3019065B2 (ja) 半導体装置の接続方法
JPH0695468B2 (ja) 電気的接続接点の形成方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20040927

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20050415

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20050419

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20050823