JP2000200816A - 半導体装置のプロセスモニタ―方法 - Google Patents
半導体装置のプロセスモニタ―方法Info
- Publication number
- JP2000200816A JP2000200816A JP11001851A JP185199A JP2000200816A JP 2000200816 A JP2000200816 A JP 2000200816A JP 11001851 A JP11001851 A JP 11001851A JP 185199 A JP185199 A JP 185199A JP 2000200816 A JP2000200816 A JP 2000200816A
- Authority
- JP
- Japan
- Prior art keywords
- oxide film
- pattern
- film
- monitor
- oxide films
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000000034 method Methods 0.000 title claims abstract description 41
- 239000004065 semiconductor Substances 0.000 title claims abstract description 28
- 238000012544 monitoring process Methods 0.000 claims abstract description 25
- 239000000758 substrate Substances 0.000 claims abstract description 11
- 238000007689 inspection Methods 0.000 abstract description 10
- 229910021420 polycrystalline silicon Inorganic materials 0.000 abstract description 9
- 229920005591 polysilicon Polymers 0.000 abstract description 9
- 235000019592 roughness Nutrition 0.000 abstract 1
- 239000010408 film Substances 0.000 description 86
- 238000004140 cleaning Methods 0.000 description 18
- 239000007788 liquid Substances 0.000 description 13
- 230000015572 biosynthetic process Effects 0.000 description 6
- 238000005530 etching Methods 0.000 description 6
- 238000004519 manufacturing process Methods 0.000 description 5
- 230000015556 catabolic process Effects 0.000 description 4
- 238000010586 diagram Methods 0.000 description 4
- 230000003647 oxidation Effects 0.000 description 4
- 238000007254 oxidation reaction Methods 0.000 description 4
- 238000011156 evaluation Methods 0.000 description 3
- 239000010410 layer Substances 0.000 description 3
- XLYOFNOQVPJJNP-UHFFFAOYSA-N water Substances O XLYOFNOQVPJJNP-UHFFFAOYSA-N 0.000 description 3
- 230000007547 defect Effects 0.000 description 2
- 230000006866 deterioration Effects 0.000 description 2
- 238000001035 drying Methods 0.000 description 2
- 229920002120 photoresistant polymer Polymers 0.000 description 2
- 238000012360 testing method Methods 0.000 description 2
- 238000005406 washing Methods 0.000 description 2
- 238000011109 contamination Methods 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
- 230000006378 damage Effects 0.000 description 1
- 230000002950 deficient Effects 0.000 description 1
- 238000000151 deposition Methods 0.000 description 1
- 238000013461 design Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000010438 heat treatment Methods 0.000 description 1
- 239000011229 interlayer Substances 0.000 description 1
- 239000011159 matrix material Substances 0.000 description 1
- 239000010409 thin film Substances 0.000 description 1
Landscapes
- Testing Or Measuring Of Semiconductors Or The Like (AREA)
Abstract
(57)【要約】
【課題】 プロセスモニターによる検査を実際の製品に
おける酸化膜の信頼性と対応させ、プロセスモニターに
より酸化膜の品質を精度よく検査して、その信頼性を向
上させることができる半導体装置のプロセスモニター方
法を提供する。 【解決手段】 半導体基板１からなるウェハの表面にプ
ロセスモニター用の酸化膜２、３を設け、その上にポリ
シリコン膜５を設けることによりモニター用パターン１
０を形成し、半導体基板１とポリシリコン膜５との間に
電圧および／または電流を印加して前記酸化膜２、３の
膜質を評価する。このモニター用パターン１０に形成さ
れる酸化膜２、３として、そのモニター用パターン１０
が形成されるウェハに設けられる実際のチップのパター
ンと同程度またはそれより小さいアクティブ領域に凹凸
を有する酸化膜のパターンを形成して行う。
おける酸化膜の信頼性と対応させ、プロセスモニターに
より酸化膜の品質を精度よく検査して、その信頼性を向
上させることができる半導体装置のプロセスモニター方
法を提供する。 【解決手段】 半導体基板１からなるウェハの表面にプ
ロセスモニター用の酸化膜２、３を設け、その上にポリ
シリコン膜５を設けることによりモニター用パターン１
０を形成し、半導体基板１とポリシリコン膜５との間に
電圧および／または電流を印加して前記酸化膜２、３の
膜質を評価する。このモニター用パターン１０に形成さ
れる酸化膜２、３として、そのモニター用パターン１０
が形成されるウェハに設けられる実際のチップのパター
ンと同程度またはそれより小さいアクティブ領域に凹凸
を有する酸化膜のパターンを形成して行う。
Description
【０００１】
【発明の属する技術分野】本発明はＬＳＩなどの半導体
装置の製造プロセスにおける信頼性をモニターするプロ
セスモニター方法に関する。さらに詳しくは、ゲート酸
化膜などの薄い酸化膜の信頼性を製造プロセスの洗浄処
理などによる影響をも含めて正確にモニターすることが
できる半導体装置のプロセスモニター方法に関する。
装置の製造プロセスにおける信頼性をモニターするプロ
セスモニター方法に関する。さらに詳しくは、ゲート酸
化膜などの薄い酸化膜の信頼性を製造プロセスの洗浄処
理などによる影響をも含めて正確にモニターすることが
できる半導体装置のプロセスモニター方法に関する。
【０００２】
【従来の技術】従来、半導体装置の製造工程において、
たとえば酸化膜の膜質を評価する場合、半導体ウェハ
（ウェハ状の半導体基板）の一部に、モニター用パター
ンを形成し、そのモニター用パターンに電流を印加して
何クーロンで破壊するかというＱＢＤ検査、または電圧
を印加して何Ｖまで耐え得るかというＴＺＢＤ検査をし
てその半導体ウェハに形成された膜質を評価する方法が
採られている。
たとえば酸化膜の膜質を評価する場合、半導体ウェハ
（ウェハ状の半導体基板）の一部に、モニター用パター
ンを形成し、そのモニター用パターンに電流を印加して
何クーロンで破壊するかというＱＢＤ検査、または電圧
を印加して何Ｖまで耐え得るかというＴＺＢＤ検査をし
てその半導体ウェハに形成された膜質を評価する方法が
採られている。
【０００３】このような酸化膜をモニターするモニター
用パターンは、たとえば図４に示されるように、半導体
基板２１上にトンネル酸化膜またはゲート酸化膜程度の
薄い評価用酸化膜２２をＬＯＣＯＳ酸化膜２４の間に形
成し、その上に導電膜であるポリシリコン膜２５を形成
しておき、そのポリシリコン膜２５を一方の電極とし
て、ポリシリコン膜２５と半導体基板２１との間に電流
または電圧を印加することができるようになっている。
このモニター用パターンの大きさは、その半導体ウェハ
に作り込む半導体チップの１個分から１.５個分ぐらい
の大きさにＬＯＣＯＳ酸化膜２４の間に形成され、その
評価用酸化膜２２はその範囲でトンネル酸化膜やゲート
酸化膜などのそのチップに使用されている厚さに形成し
て行われている。評価用酸化膜が、このように一様の厚
さに形成される理由は、薄い酸化膜ができるだけ大きな
面積で形成されていることにより、その一部に欠陥が生
じていても不良を検出することができ、それだけ信頼性
が高くなるためと考えられているからである。
用パターンは、たとえば図４に示されるように、半導体
基板２１上にトンネル酸化膜またはゲート酸化膜程度の
薄い評価用酸化膜２２をＬＯＣＯＳ酸化膜２４の間に形
成し、その上に導電膜であるポリシリコン膜２５を形成
しておき、そのポリシリコン膜２５を一方の電極とし
て、ポリシリコン膜２５と半導体基板２１との間に電流
または電圧を印加することができるようになっている。
このモニター用パターンの大きさは、その半導体ウェハ
に作り込む半導体チップの１個分から１.５個分ぐらい
の大きさにＬＯＣＯＳ酸化膜２４の間に形成され、その
評価用酸化膜２２はその範囲でトンネル酸化膜やゲート
酸化膜などのそのチップに使用されている厚さに形成し
て行われている。評価用酸化膜が、このように一様の厚
さに形成される理由は、薄い酸化膜ができるだけ大きな
面積で形成されていることにより、その一部に欠陥が生
じていても不良を検出することができ、それだけ信頼性
が高くなるためと考えられているからである。
【０００４】
【発明が解決しようとする課題】前述のように、従来の
半導体装置の製造に当っては、プロセスモニター用のパ
ターンを形成して、その信頼性を充分に確保するように
して製造されている。しかし、それでも実際のＬＳＩな
どの使用中に酸化膜の絶縁破壊の生じるものが発生する
ことがあるなどの問題がある。
半導体装置の製造に当っては、プロセスモニター用のパ
ターンを形成して、その信頼性を充分に確保するように
して製造されている。しかし、それでも実際のＬＳＩな
どの使用中に酸化膜の絶縁破壊の生じるものが発生する
ことがあるなどの問題がある。
【０００５】本発明者らは、酸化膜の信頼性を製造工程
におけるプロセス用モニターによる検査と完全に対応さ
せることにより、その信頼性を向上させるため、鋭意検
討を重ねた結果、プロセス用モニターでは検出されず、
その後に酸化膜の信頼性が低下する理由が、酸化膜の形
成前に行う洗浄工程などによる洗浄液の残渣が残り、ウ
ォーターマークが形成され、そのウォーターマークが後
から酸化膜の膜質を低下させ、信頼性を低下させること
にあることを見出した。
におけるプロセス用モニターによる検査と完全に対応さ
せることにより、その信頼性を向上させるため、鋭意検
討を重ねた結果、プロセス用モニターでは検出されず、
その後に酸化膜の信頼性が低下する理由が、酸化膜の形
成前に行う洗浄工程などによる洗浄液の残渣が残り、ウ
ォーターマークが形成され、そのウォーターマークが後
から酸化膜の膜質を低下させ、信頼性を低下させること
にあることを見出した。
【０００６】本発明は、このような状況に鑑みてなされ
たもので、プロセスモニターによる検査を実際の製品に
おける酸化膜の信頼性と対応させ、プロセスモニターに
より酸化膜の品質を精度よく検査して、その信頼性を向
上させることができる半導体装置のプロセスモニター方
法を提供することを目的とする。
たもので、プロセスモニターによる検査を実際の製品に
おける酸化膜の信頼性と対応させ、プロセスモニターに
より酸化膜の品質を精度よく検査して、その信頼性を向
上させることができる半導体装置のプロセスモニター方
法を提供することを目的とする。
【０００７】
【課題を解決するための手段】本発明者らは、プロセス
モニターによる検査と実際の製品での酸化膜の信頼性と
を対応させるため、鋭意検討を重ねた結果、前述のよう
に、酸化膜の形成前や後に行われる洗浄処理などによる
ウォーターマークが形成されることに酸化膜の劣化の原
因があり、従来の一様の厚さの酸化膜ではウォーターマ
ークの影響が現れにくいことに原因があることを見出し
た。すなわち、洗浄処理をした後に、スピンナーにより
半導体ウェハを回転させ、洗浄液を飛散させて乾燥させ
るが、酸化膜に凹凸があるとその凹部に洗浄液が残りそ
の角部に前述のウォーターマークが形成されやすいが、
従来の一様で面積の大きい酸化膜では、スピンナーによ
り洗浄液を飛ばすと殆ど飛んでしまって角部にも残らな
いためである。
モニターによる検査と実際の製品での酸化膜の信頼性と
を対応させるため、鋭意検討を重ねた結果、前述のよう
に、酸化膜の形成前や後に行われる洗浄処理などによる
ウォーターマークが形成されることに酸化膜の劣化の原
因があり、従来の一様の厚さの酸化膜ではウォーターマ
ークの影響が現れにくいことに原因があることを見出し
た。すなわち、洗浄処理をした後に、スピンナーにより
半導体ウェハを回転させ、洗浄液を飛散させて乾燥させ
るが、酸化膜に凹凸があるとその凹部に洗浄液が残りそ
の角部に前述のウォーターマークが形成されやすいが、
従来の一様で面積の大きい酸化膜では、スピンナーによ
り洗浄液を飛ばすと殆ど飛んでしまって角部にも残らな
いためである。
【０００８】本発明による半導体装置のプロセスモニタ
ー方法は、半導体基板からなるウェハの表面にプロセス
モニター用の酸化膜を設け、その上に導電膜を設けるこ
とによりモニター用パターンを形成し、前記半導体基板
と前記導電膜との間に電圧および／または電流を印加し
て前記酸化膜の膜質を評価するプロセスモニター方法で
あって、前記モニター用パターンに形成される前記酸化
膜として、該モニター用パターンが形成されるウェハに
設けられる実際のチップのパターンと同程度またはそれ
より小さいアクティブ領域に凹凸を有する酸化膜のパタ
ーンを形成して行うことを特徴とする。
ー方法は、半導体基板からなるウェハの表面にプロセス
モニター用の酸化膜を設け、その上に導電膜を設けるこ
とによりモニター用パターンを形成し、前記半導体基板
と前記導電膜との間に電圧および／または電流を印加し
て前記酸化膜の膜質を評価するプロセスモニター方法で
あって、前記モニター用パターンに形成される前記酸化
膜として、該モニター用パターンが形成されるウェハに
設けられる実際のチップのパターンと同程度またはそれ
より小さいアクティブ領域に凹凸を有する酸化膜のパタ
ーンを形成して行うことを特徴とする。
【０００９】この方法によれば、実際のＬＳＩチップな
どのパターンと同様またはそれより細かい酸化膜の凹凸
のパターンが形成されているため、洗浄後のスピンナー
による乾燥を行うと、洗浄液は実際のパターンと同様の
飛散の仕方になり、凹部に腐食性の液が残る場合はモニ
ターパターンの酸化膜部分にも同様に残り、その影響に
よる酸化膜の劣化をモニターパターンにより検出するこ
とができる。
どのパターンと同様またはそれより細かい酸化膜の凹凸
のパターンが形成されているため、洗浄後のスピンナー
による乾燥を行うと、洗浄液は実際のパターンと同様の
飛散の仕方になり、凹部に腐食性の液が残る場合はモニ
ターパターンの酸化膜部分にも同様に残り、その影響に
よる酸化膜の劣化をモニターパターンにより検出するこ
とができる。
【００１０】
【発明の実施の形態】つぎに、図面を参照しながら本発
明の半導体装置のプロセスモニター方法について説明を
する。
明の半導体装置のプロセスモニター方法について説明を
する。
【００１１】本発明による半導体装置のプロセスモニタ
ー方法は、図１（ａ）にその一実施形態のトンネルウイ
ンドウを有するＥＥＰＲＯＭのモニター用パターンが示
されるように、半導体基板１上にＥＥＰＲＯＭの各メモ
リセルのアクティブ トウアクティブ（active to acti
ve）のスペース（ＬＯＣＯＳ酸化膜を挟んだアクティブ
領域の間隔）と同じかそれより小さい間隔（小さいアク
ティブ領域）でゲート酸化膜２が設けられ、ゲート酸化
膜２の一部にメモリセルのトンネルウインドウと同じサ
イズのトンネルウインドウ３が形成されている。ゲート
酸化膜２の間にはＬＯＣＯＳ酸化膜４が形成され、モニ
ターパターンの部分全体を覆うように、導電膜であるた
とえばポリシリコン膜５が設けられることにより、モニ
ター用パターン１０が形成されている。このパターン１
０のポリシリコン膜５を設ける前の平面説明図が図１
（ｂ）に示されるように、薄い酸化膜であるトンネルウ
インドウ３および図１（ｂ）には示されていないＬＯＣ
ＯＳ酸化膜４がマトリクス状に形成されている。このト
ンネルウインドウの大きさは、実際のセルのパターンに
合せて、またはそれより小さく形成されるが、通常サブ
ミクロンのオーダである。これらの酸化膜はそれぞれ厚
さが異なり、図１（ａ）に示されるように、表面が凸凹
になっており、とくにトンネルウインドウ３はゲート酸
化膜２に凹部として形成されている。
ー方法は、図１（ａ）にその一実施形態のトンネルウイ
ンドウを有するＥＥＰＲＯＭのモニター用パターンが示
されるように、半導体基板１上にＥＥＰＲＯＭの各メモ
リセルのアクティブ トウアクティブ（active to acti
ve）のスペース（ＬＯＣＯＳ酸化膜を挟んだアクティブ
領域の間隔）と同じかそれより小さい間隔（小さいアク
ティブ領域）でゲート酸化膜２が設けられ、ゲート酸化
膜２の一部にメモリセルのトンネルウインドウと同じサ
イズのトンネルウインドウ３が形成されている。ゲート
酸化膜２の間にはＬＯＣＯＳ酸化膜４が形成され、モニ
ターパターンの部分全体を覆うように、導電膜であるた
とえばポリシリコン膜５が設けられることにより、モニ
ター用パターン１０が形成されている。このパターン１
０のポリシリコン膜５を設ける前の平面説明図が図１
（ｂ）に示されるように、薄い酸化膜であるトンネルウ
インドウ３および図１（ｂ）には示されていないＬＯＣ
ＯＳ酸化膜４がマトリクス状に形成されている。このト
ンネルウインドウの大きさは、実際のセルのパターンに
合せて、またはそれより小さく形成されるが、通常サブ
ミクロンのオーダである。これらの酸化膜はそれぞれ厚
さが異なり、図１（ａ）に示されるように、表面が凸凹
になっており、とくにトンネルウインドウ３はゲート酸
化膜２に凹部として形成されている。
【００１２】このトンネルウインドウ３を形成するに
は、たとえばトンネルウインドウの形成場所であるゲー
ト酸化膜の一部をエッチングすることにより半導体層を
露出させ、その後全体を酸化させることによりトンネル
ウインドウ３の薄い酸化膜が形成されると共に、それ以
外のゲート酸化膜なども酸化して厚くなり、トンネルウ
インドウ３のみが、とくに薄く形成される。このトンネ
ルウインドウ３の形成部の半導体層を露出させるには、
ホトレジスト膜などのマスクを形成してゲート酸化膜を
エッチングし、その後ホトレジスト膜を除去して洗浄な
どが行われ、スピンナーにより洗浄液を飛ばして乾燥さ
せている。そして、その後に酸化などにより酸化膜を形
成し、前述のようにトンネルウインドウ３を形成してい
る。このトンネルウインドウ３などの形成は、セルのト
ンネルウインドウなどの形成と同じプロセスにより同時
に形成される。
は、たとえばトンネルウインドウの形成場所であるゲー
ト酸化膜の一部をエッチングすることにより半導体層を
露出させ、その後全体を酸化させることによりトンネル
ウインドウ３の薄い酸化膜が形成されると共に、それ以
外のゲート酸化膜なども酸化して厚くなり、トンネルウ
インドウ３のみが、とくに薄く形成される。このトンネ
ルウインドウ３の形成部の半導体層を露出させるには、
ホトレジスト膜などのマスクを形成してゲート酸化膜を
エッチングし、その後ホトレジスト膜を除去して洗浄な
どが行われ、スピンナーにより洗浄液を飛ばして乾燥さ
せている。そして、その後に酸化などにより酸化膜を形
成し、前述のようにトンネルウインドウ３を形成してい
る。このトンネルウインドウ３などの形成は、セルのト
ンネルウインドウなどの形成と同じプロセスにより同時
に形成される。
【００１３】その後、このモニター用酸化膜の全面に、
たとえばポリシリコン膜５を堆積することにより導電膜
を形成し、酸化膜の信頼性試験を行うための電極とし、
モニター用パターン１０が形成される。
たとえばポリシリコン膜５を堆積することにより導電膜
を形成し、酸化膜の信頼性試験を行うための電極とし、
モニター用パターン１０が形成される。
【００１４】このモニター用パターン１０は、前述のよ
うに、このウェハに形成するチップと同程度から１.５
倍程度の大きさで、前述のアクティブ領域も同程度から
２倍程度（アクティブ領域の間隔を実パターンより小さ
くする場合がある）の個数になるように、また図２にウ
ェハ１１の全体の説明図が示されるように、ウェハ１１
内の数箇所に形成される。そして、セルの形成場所に
は、層間絶縁膜やゲート絶縁膜などのセルに必要な層を
形成し、全てのウェハ工程を終了した後に前述のポリシ
リコン膜５と半導体基板１との間に電圧または電流を印
加してそのリーク電流や耐圧を調べることによりトンネ
ル酸化膜３の評価試験を行う。すなわち、たとえば印加
電流を順次増加させ、破壊するときの電流値により何ク
ーロンで破壊するか（ＱＢＤ）を各モニターパターンに
より調べて、そのＱＢＤの分布により分布の中心が一定
値以下の場合にそのロットを不良などと判断することが
できる。
うに、このウェハに形成するチップと同程度から１.５
倍程度の大きさで、前述のアクティブ領域も同程度から
２倍程度（アクティブ領域の間隔を実パターンより小さ
くする場合がある）の個数になるように、また図２にウ
ェハ１１の全体の説明図が示されるように、ウェハ１１
内の数箇所に形成される。そして、セルの形成場所に
は、層間絶縁膜やゲート絶縁膜などのセルに必要な層を
形成し、全てのウェハ工程を終了した後に前述のポリシ
リコン膜５と半導体基板１との間に電圧または電流を印
加してそのリーク電流や耐圧を調べることによりトンネ
ル酸化膜３の評価試験を行う。すなわち、たとえば印加
電流を順次増加させ、破壊するときの電流値により何ク
ーロンで破壊するか（ＱＢＤ）を各モニターパターンに
より調べて、そのＱＢＤの分布により分布の中心が一定
値以下の場合にそのロットを不良などと判断することが
できる。
【００１５】本発明によれば、エッチング液が凹部の隅
などに残存したり、汚れた洗浄液により洗浄して、凹部
の隅にその残液が残ることにより、ウォーターマークが
形成された状態で酸化工程を進めた場合、そのウォータ
ーマークによる酸化膜への影響を確実に加味して膜質を
検査することができる。すなわち、モニター用パターン
が実際のメモリセルのパターン（実パターン）と同程度
の凹凸を有する酸化膜のパターンで形成されている。そ
のため、実パターンで汚れた洗浄液などがウォーターマ
ークとして残存する場合はモニター用パターンにも同じ
ように残存し、実パターンと同じ状態で検査をすること
ができる。これは、従来は検査をする薄い酸化膜をでき
るだけ広い面積で形成して検査をすることにより信頼性
が向上するという考え方であったのを、酸化膜の厚い部
分が増えても実パターンと同様の凹凸を形成することが
重要であるという発想の転換に基づくものである。
などに残存したり、汚れた洗浄液により洗浄して、凹部
の隅にその残液が残ることにより、ウォーターマークが
形成された状態で酸化工程を進めた場合、そのウォータ
ーマークによる酸化膜への影響を確実に加味して膜質を
検査することができる。すなわち、モニター用パターン
が実際のメモリセルのパターン（実パターン）と同程度
の凹凸を有する酸化膜のパターンで形成されている。そ
のため、実パターンで汚れた洗浄液などがウォーターマ
ークとして残存する場合はモニター用パターンにも同じ
ように残存し、実パターンと同じ状態で検査をすること
ができる。これは、従来は検査をする薄い酸化膜をでき
るだけ広い面積で形成して検査をすることにより信頼性
が向上するという考え方であったのを、酸化膜の厚い部
分が増えても実パターンと同様の凹凸を形成することが
重要であるという発想の転換に基づくものである。
【００１６】さらに詳述すると、前述のように、洗浄後
の乾燥は、スピンナーによる遠心力で飛ばすことにより
行われるが、前述のトンネルウインドウ３などは、０.
６μｍ程度のサブミクロンオーダの非常に小さな凹部に
なっている。そのため、スピンナーにより回転しても凹
部内に入っているエッチング液や洗浄液はなかなか飛ば
すことができず、残ったまま残渣となり、前述のように
ウォーターマークとなりやすい。そのまま酸化処理がな
されると、その残渣は残ったまま酸化は進む。そのた
め、エッチング液などが完全に置換され、かつ、洗浄水
があまり汚れていない清浄な液であれば凹部内に液が残
っていても、酸化処理時の加熱により乾燥して問題ない
が、エッチング液が残っていたり、汚れた洗浄液が残っ
ていると乾燥した後でも腐食性の残渣がたまる。それが
とくにトンネルウインドウのように薄い酸化膜を腐食す
ると、絶縁破壊を起こしやすいという問題がある。しか
し、そのような洗浄水などの汚れがあると、モニター用
パターンにも同程度の細かい凹部が形成されているた
め、その凹部に残った腐食性の残渣がモニター用パター
ンのトンネルウインドウを腐食し、洗浄液の汚れまたは
エッチング液の除去の不充分さを確実に把握することが
できる。
の乾燥は、スピンナーによる遠心力で飛ばすことにより
行われるが、前述のトンネルウインドウ３などは、０.
６μｍ程度のサブミクロンオーダの非常に小さな凹部に
なっている。そのため、スピンナーにより回転しても凹
部内に入っているエッチング液や洗浄液はなかなか飛ば
すことができず、残ったまま残渣となり、前述のように
ウォーターマークとなりやすい。そのまま酸化処理がな
されると、その残渣は残ったまま酸化は進む。そのた
め、エッチング液などが完全に置換され、かつ、洗浄水
があまり汚れていない清浄な液であれば凹部内に液が残
っていても、酸化処理時の加熱により乾燥して問題ない
が、エッチング液が残っていたり、汚れた洗浄液が残っ
ていると乾燥した後でも腐食性の残渣がたまる。それが
とくにトンネルウインドウのように薄い酸化膜を腐食す
ると、絶縁破壊を起こしやすいという問題がある。しか
し、そのような洗浄水などの汚れがあると、モニター用
パターンにも同程度の細かい凹部が形成されているた
め、その凹部に残った腐食性の残渣がモニター用パター
ンのトンネルウインドウを腐食し、洗浄液の汚れまたは
エッチング液の除去の不充分さを確実に把握することが
できる。
【００１７】これに対して、従来の方法では、広い面積
に亘って、薄い酸化膜が形成されているため、スピンナ
ーにより乾燥すると、凹部に残存しないで殆ど全て飛ん
でしまい、ウォーターマークとしては残らない。そのた
め、実パターンにエッチング液が残存したり、汚れた洗
浄水が残存していても、モニター用パターンには残存せ
ず、その影響を知ることができず、精度よくモニターす
ることができなかった。
に亘って、薄い酸化膜が形成されているため、スピンナ
ーにより乾燥すると、凹部に残存しないで殆ど全て飛ん
でしまい、ウォーターマークとしては残らない。そのた
め、実パターンにエッチング液が残存したり、汚れた洗
浄水が残存していても、モニター用パターンには残存せ
ず、その影響を知ることができず、精度よくモニターす
ることができなかった。
【００１８】図３は、本発明のモニター用パターンの他
の例を示す説明図である。この例は、ＣＭＯＳやＬＯＧ
ＩＣ ＩＣなどのモニター用パターンの例で、ＬＯＣＯ
Ｓ酸化膜４とゲート酸化膜２との間に中間の厚さの中間
厚酸化膜６が形成された２段ＬＯＣＯＳ構造である。こ
の例では、ゲート酸化膜２が薄く、その信頼性が要求さ
れるが、その大きさが実際のＭＯＳパターンと同程度の
幅で形成されており、ウォーターマークの影響を確実に
モニターすることができる。このウォーターマークの影
響は、凹部の大きさが１.２μｍ角以下ぐらいになると
確実に現れ、これ以下のデザインルールでは、本発明の
ように実パターンに合せたモニター用パターンを形成す
るメリットが大きく現れる。
の例を示す説明図である。この例は、ＣＭＯＳやＬＯＧ
ＩＣ ＩＣなどのモニター用パターンの例で、ＬＯＣＯ
Ｓ酸化膜４とゲート酸化膜２との間に中間の厚さの中間
厚酸化膜６が形成された２段ＬＯＣＯＳ構造である。こ
の例では、ゲート酸化膜２が薄く、その信頼性が要求さ
れるが、その大きさが実際のＭＯＳパターンと同程度の
幅で形成されており、ウォーターマークの影響を確実に
モニターすることができる。このウォーターマークの影
響は、凹部の大きさが１.２μｍ角以下ぐらいになると
確実に現れ、これ以下のデザインルールでは、本発明の
ように実パターンに合せたモニター用パターンを形成す
るメリットが大きく現れる。
【００１９】
【発明の効果】本発明によれば、小さな凹部にエッチン
グ液や汚れた洗浄液が残存しても、その影響を加味して
酸化膜の信頼性を確実にモニターすることができる。そ
の結果、高集積化されたＬＳＩなどの信頼性を大幅に向
上させることができる。
グ液や汚れた洗浄液が残存しても、その影響を加味して
酸化膜の信頼性を確実にモニターすることができる。そ
の結果、高集積化されたＬＳＩなどの信頼性を大幅に向
上させることができる。
【図１】本発明のモニター方法に用いるモニター用パタ
ーンの一例の説明図である。
ーンの一例の説明図である。
【図２】半導体ウェハにモニター用パターンを形成する
例の説明図である。
例の説明図である。
【図３】本発明のモニター方法に用いるモニター用パタ
ーンの他の例の説明図である。
ーンの他の例の説明図である。
【図４】従来のモニター用パターンの一例の説明図であ
る。
る。
１ 半導体基板 ２ ゲート酸化膜 ３ トンネルウインドウ ４ ＬＯＣＯＳ酸化膜 ５ ポリシリコン膜 １０ モニター用パターン １１ ウェハ
Claims (1)
- 【請求項１】 半導体基板からなるウェハの表面にプロ
セスモニター用の酸化膜を設け、その上に導電膜を設け
ることによりモニター用パターンを形成し、前記半導体
基板と前記導電膜との間に電圧および／または電流を印
加して前記酸化膜の膜質を評価するプロセスモニター方
法であって、前記モニター用パターンに形成される前記
酸化膜として、該モニター用パターンが形成されるウェ
ハに設けられる実際のチップのパターンと同程度または
それより小さいアクティブ領域に凹凸を有する酸化膜の
パターンを形成して行う半導体装置のプロセスモニター
方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP00185199A JP3641378B2 (ja) | 1999-01-07 | 1999-01-07 | 半導体装置のプロセスモニター方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP00185199A JP3641378B2 (ja) | 1999-01-07 | 1999-01-07 | 半導体装置のプロセスモニター方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2000200816A true JP2000200816A (ja) | 2000-07-18 |
| JP3641378B2 JP3641378B2 (ja) | 2005-04-20 |
Family
ID=11513063
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP00185199A Expired - Fee Related JP3641378B2 (ja) | 1999-01-07 | 1999-01-07 | 半導体装置のプロセスモニター方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3641378B2 (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP1273970A3 (en) * | 2001-07-05 | 2004-01-28 | Fuji Photo Film Co., Ltd. | Positive photosensitive composition |
| JP2010097965A (ja) * | 2008-10-14 | 2010-04-30 | Ricoh Co Ltd | 半導体ウェハ及び半導体ウェハのモニタ方法 |
-
1999
- 1999-01-07 JP JP00185199A patent/JP3641378B2/ja not_active Expired - Fee Related
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP1273970A3 (en) * | 2001-07-05 | 2004-01-28 | Fuji Photo Film Co., Ltd. | Positive photosensitive composition |
| EP2296039A1 (en) * | 2001-07-05 | 2011-03-16 | Fujifilm Corporation | Positive photosensitive composition |
| EP2296040A1 (en) * | 2001-07-05 | 2011-03-16 | Fujifilm Corporation | Positive photosensitive composition |
| JP2010097965A (ja) * | 2008-10-14 | 2010-04-30 | Ricoh Co Ltd | 半導体ウェハ及び半導体ウェハのモニタ方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| JP3641378B2 (ja) | 2005-04-20 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100970069B1 (ko) | 반도체 장치의 제조 방법 및 반도체 제조 장치 | |
| KR100197114B1 (ko) | 메모리 소자 집적 다이의 층결함의 3차원 검사 방법 | |
| KR20050072980A (ko) | 포토레지스트 패턴 및 그의 형성방법 | |
| US6624078B1 (en) | Methods for analyzing the effectiveness of wafer backside cleaning | |
| CN106571315A (zh) | 光刻胶质量检测方法 | |
| US7531462B2 (en) | Method of inspecting semiconductor wafer | |
| US6605479B1 (en) | Method of using damaged areas of a wafer for process qualifications and experiments, and system for accomplishing same | |
| US20100258143A1 (en) | Scrubber clean before oxide chemical mechanical polish (cmp) for reduced microscratches and improved yields | |
| JPH0922932A (ja) | 半導体装置の不良分析のためのデプロセシング方法 | |
| JP2002182368A (ja) | フォトマスク、パターン欠陥検査方法、及び半導体装置の製造方法 | |
| JP3641378B2 (ja) | 半導体装置のプロセスモニター方法 | |
| US6429452B1 (en) | Test structure and methodology for characterizing ion implantation in an integrated circuit fabrication process | |
| TW201940857A (zh) | 用於物性故障分析的試片之製作方法 | |
| KR100664797B1 (ko) | 반도체 소자의 게이트 산화막 결함 검사 방법 | |
| JPH06216207A (ja) | ウエーハの検査方法 | |
| US6046061A (en) | Method of inspecting wafer water mark | |
| KR100533387B1 (ko) | 반도체소자의 역공정 방법 | |
| JP2003059990A (ja) | 半導体集積回路装置の製造方法 | |
| JP3070543B2 (ja) | 半導体装置の製造方法 | |
| KR20010058601A (ko) | 웨이퍼 가장자리의 막들림 방지 방법 | |
| JP3856426B2 (ja) | 半導体装置及びその製造方法 | |
| JPS63152140A (ja) | 半導体集積回路装置 | |
| KR20010064971A (ko) | 반도체 공정에서의 패턴 형성 방법 | |
| JP2571262B2 (ja) | 絶縁膜の欠陥の検出方法 | |
| JP3470376B2 (ja) | 半導体装置及び半導体装置の検査方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20040129 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20040527 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20040928 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20041126 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20050118 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20050121 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| LAPS | Cancellation because of no payment of annual fees |