JP2000206491A

JP2000206491A - 液晶表示装置

Info

Publication number: JP2000206491A
Application number: JP11004221A
Authority: JP
Inventors: Shintaro Morita; 真太郎森田; Toshiichi Maekawa; 敏一前川; Akeshi Kawamura; 明士河村; Mitsuyuki Shirae; 光行白江
Original assignee: Sony Corp
Current assignee: Sony Corp
Priority date: 1999-01-11
Filing date: 1999-01-11
Publication date: 2000-07-28

Abstract

(57)【要約】【課題】基本的に同じ回路構成のプリチャージ回路お
よび水平点順次駆動回路を画素部を挟んで反対側に配置
した場合、画素部の上下両側に同程度の規模の回路を配
置するための領域を確保する必要があることから、額縁
サイズの縮小化の妨げになり、また電力面でのデメリッ
トも大きい。【解決手段】点順次プリチャージ方式のアクティブマ
トリクス型液晶表示装置において、水平方向に並んだ転
送段のうちの１つの転送段、例えばシフトレジスタ４１
ｎの転送入力パルスを、直列接続されたシフトレジスタ
４１ｎ，４４ｎで水平クロックＨｃｋの１周期分だけ遅
らせてｎ列目の実データ書き込み用のアナログスイッチ
４６ｎを制御するタイミングパルスｂとして用いるとと
もに、直接ｎ列目のプリチャージ用のアナログスイッチ
４７ｎを制御するタイミングパルスａとして用い、水平
点順次駆動回路に点順次プリチャージ機能をも持たせ
る。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、液晶表示装置に関
し、特にデータ線への信号の供給に先立って当該データ
線に対して所定の振幅のパルス電圧を点順次にて与える
ことによってプリチャージを行う点順次プリチャージ方
式のアクティブマトリクス型液晶表示装置に関する。

【０００２】

【従来の技術】ビデオカメラやデジタルカメラの小型化
に伴い、これらのカメラにモニターとして搭載される液
晶表示装置にもその外形の小型化が要求される。液晶表
示装置のうち、水平駆動系や垂直駆動系などの周辺駆動
回路を画素部と同一基板上に形成したいわゆる駆動回路
一体型の液晶表示装置では、ＣＯＧ(chip on glass) を
搭載するアモルファス液晶表示装置と異なり、ガラス基
板上に結晶化されたシリコンで薄膜トランジスタを形成
することから、画素部の周辺領域（以下、額縁と称す）
に駆動回路を配置することになるため、額縁サイズ、ひ
いては液晶パネルの外形サイズに影響を及ぼすことにな
る。

【０００３】ところで、駆動回路一体型液晶表示装置に
おいて、データ線への信号の供給に先立って当該データ
線を点順次にてプリチャージする方式を採る場合、従来
は、図１０に示すように、データ線を点順次でプリチャ
ージするプリチャージ回路１０１を、実データを点順次
で書き込む水平点順次駆動回路１０２とは、画素部１０
３を挟んで反対側に配置する構成を採っていた。なお、
プリチャージ回路１０１は、一般的に、水平点順次駆動
回路１０２と同様にシフトレジスタによって構成されて
いる。

【０００４】

【発明が解決しようとする課題】しかしながら、上述し
た従来技術では、基本的に同じ回路構成のプリチャージ
回路１０１および水平点順次駆動回路１０２を画素部１
０３を挟んで反対側に配置した構成となっているので、
画素部１０３の上下両側に同程度の規模の回路を配置す
るための領域を確保する必要があることから、額縁サイ
ズの縮小化の妨げになり、また消費電力の増加やクロッ
ク供給線の高負荷容量化などに伴い電力面でのデメリッ
トも大きかった。

【０００５】本発明は、上記課題に鑑みてなされたもの
であり、その目的とするところは、液晶パネルの狭額縁
化および低消費電力化を可能とした液晶表示装置を提供
することにある。

【０００６】

【課題を解決するための手段】本発明による液晶表示装
置は、画素部のデータ線に対応して配置され、このデー
タ線に対して信号を選択的に供給する第１のスイッチ群
と、データ線に対して信号の供給に先立って所定の電圧
を選択的に与える第２のスイッチ群と、データ線に対応
した段数の転送段からなり、各転送段から出力される転
送パルスに基づいて第２のスイッチ群の各スイッチを順
次動作させるとともに、同一の転送段から出力される転
送パルスに基づいて第１のスイッチ群の各スイッチを順
次動作させる駆動回路とを備えた構成となっている。

【０００７】上記構成の点順次プリチャージ方式のアク
ティブマトリクス型液晶表示装置において、第１のスイ
ッチ群の各スイッチは各画素に実データを書き込むため
のスイッチとして機能し、第２のスイッチ群の各スイッ
チはデータ線を予めプリチャージするためのスイッチと
して機能する。そして、駆動回路の複数段の転送段のう
ちの１つの転送段から出力される転送パルスは、実デー
タを書き込むためのタイミングパルスとして用いられる
とともに、プリチャージのためのタイミングパルスとし
ても用いられる。これにより、実データの書き込みを点
順次で行うための当該駆動回路は、点順次のプリチャー
ジ機能をも持つことになる。

【０００８】

【発明の実施の形態】以下、本発明の実施の形態につい
て図面を参照して詳細に説明する。図１は、本発明の一
実施形態に係る点順次プリチャージ方式アクティブマト
リクス型液晶表示装置の基本構成を示すブロック図であ
る。

【０００９】図１において、本実施形態に係る液晶表示
装置１０は、後述するように液晶セルが２次元マトリク
ス状に配置されてなる画素部１１と、点順次プリチャー
ジ機能をも備えて画素部１１の例えば上側に配置され、
各画素への実データの書き込みおよびプリチャージを点
順次で行う水平点順次駆動回路１２と、画素部１１の例
えば左側に配置され、各画素を行単位で順次駆動する垂
直駆動回路１３とを備えた構成となっている。

【００１０】図２に、画素部１１の構成の一例を示す。
同図において、２次元マトリクス状に配置された各画素
２０は、スイッチング素子である薄膜トランジスタ２１
と、この薄膜トランジスタ２１のドレイン電極に画素電
極が接続された液晶セル２２と、薄膜トランジスタ２１
のドレイン電極に一方の電極が接続された補助容量２３
とから構成されている。

【００１１】この画素構造において、各画素２０の薄膜
トランジスタ２１は、そのゲート電極がゲート線…，２
４ｍ−１，２４ｍ，２４ｍ＋１，…に接続され、そのソ
ース電極がデータ線（信号線）…，２５ｎ−１，２５
ｎ，２５ｎ＋１，…に接続されている。また、液晶セル
２２の対向電極は、コモン電圧ＶＣＯＭが与えられるコ
モン線２６に接続されている。

【００１２】〔第１具体例〕図３は、点順次プリチャー
ジ機能付水平点順次駆動回路１２の第１具体例を示すブ
ロック図である。

【００１３】図３において、画素部１１の水平方向の画
素数に対応した数のシフトレジスタ（Ｓ／Ｒ）…，３１
ｎ−１，３１ｎ，３１ｎ＋１，…が設けられている。シ
フトレジスタ…，３１ｎ−１，３１ｎ，３１ｎ＋１，…
の各々は、例えばクロックド・インバータ構成となって
おり、互いに逆相の２つの水平クロックＨｃｋ１，Ｈｃ
ｋ２に同期してシフト動作を行う。これらシフトレジス
タ…，３１ｎ−１，３１ｎ，３１ｎ＋１，…は、画面の
左右反転を実現するために、図の右方向と左方向の両方
向へのスキャン（走査）が可能な接続関係となってい
る。

【００１４】すなわち、シフトレジスタ３１ｎ−１の出
力端がスキャン方向制御スイッチ３２ｎ−１を介してシ
フトレジスタ３１ｎの入力端に、シフトレジスタ３１ｎ
の出力端がスキャン方向制御スイッチ３２ｎを介してシ
フトレジスタ３１ｎ＋１の入力端に、シフトレジスタ３
１ｎ＋１の出力端がスキャン方向制御スイッチ３２ｎ＋
１を介してシフトレジスタ３１ｎ＋２の出力端に、……
という具合に接続されている。これにより、水平スター
トパルスがシフトレジスタ…→３１ｎ−１→３１ｎ→３
１ｎ＋１→３１ｎ＋２→…の順にシフトされるので、図
の右方向へのスキャンを実現できる。

【００１５】また、シフトレジスタ３１ｎ＋２の出力端
がスキャン方向制御スイッチ３３ｎ＋１を介してシフト
レジスタ３１ｎ＋１の入力端に、シフトレジスタ３１ｎ
の出力端がスキャン方向制御スイッチ３３ｎを介してシ
フトレジスタ３１ｎの入力端に、シフトレジスタ３１ｎ
の出力端がスキャン方向制御スイッチ３３ｎ−１を介し
てシフトレジスタ３１ｎ−１の入力端に、……という具
合に接続されている。これにより、水平スタートパルス
がシフトレジスタ…→３１ｎ＋２→３１ｎ＋１→３１ｎ
→３１ｎ−１→…の順にシフトされるので、図の左方向
へのスキャンを実現できる。

【００１６】シフトレジスタ…，３１ｎ−１，３１ｎ，
３１ｎ＋１，…の各々から出力される転送パルスは、水
平走査パルスとして対応するバッファ（Ｂｕｆ.)…，３
４ｎ−１，３４ｎ，３４ｎ＋１，…に供給される。バッ
ファ…，３４ｎ−１，３４ｎ，３４ｎ＋１，…は、シフ
トレジスタ…，３１ｎ−１，３１ｎ，３１ｎ＋１，…か
ら与えられる水平走査パルスを互いに逆相の２つの水平
走査パルスにして、例えばＣＭＯＳトランジスタからな
るアナログスイッチ…，３５ｎ−１，３５ｎ，３５ｎ＋
１，…に供給する。

【００１７】アナログスイッチ…，３５ｎ−１，３５
ｎ，３５ｎ＋１，…は、その各出力端がデータ線…，２
４ｎ−１，２４ｎ，２４ｎ＋１，…の一端に接続されて
おり、バッファ…，３４ｎ−１，３４ｎ，３４ｎ＋１，
…から互いに逆相の２つの水平走査パルスが与えられる
ことによってオン状態となり、各々の信号電圧Ｖｓｉｇ
を対応するデータ線…，２４ｎ−１，２４ｎ，２４ｎ＋
１，…に供給する。

【００１８】このように、シフトレジスタ…，３１ｎ−
１，３１ｎ，３１ｎ＋１，…の各々から出力される転送
パルスが、バッファ…，３４ｎ−１，３４ｎ，３４ｎ＋
１，…を介して互いに逆相の２つの水平走査パルスとな
り、実データ書き込み用のタイミングパルスとしてアナ
ログスイッチ…，３５ｎ−１，３５ｎ，３５ｎ＋１，…
に与えられ、これらアナログスイッチ…，３５ｎ−１，
３５ｎ，３５ｎ＋１，…が順にオン／オフ動作を行うこ
とにより、水平方向にてスキャンが行われ、実データの
書き込みが点順次で実行される。

【００１９】また、点順次プリチャージ機能を実現する
ために、バッファ…，３４ｎ−１，３４ｎ，３４ｎ＋
１，…から出力される互いに逆相の２つの水平走査パル
スは、例えば２列先のプリチャージ用のアナログスイッ
チ…，３６ｎ−１，３６ｎ，３６ｎ＋１，…にもプリチ
ャージ用タイミングパルスとして供給されるようになっ
ている。すなわち、バッファ３４ｎ−１から出力される
２つの水平走査パルスがアナログスイッチ３６ｎ＋１
に、バッファ３４ｎから出力される２つの水平走査パル
スがアナログスイッチ３６ｎ＋２に、……という具合に
供給される。

【００２０】このとき、左右反転の際の左右両方向への
スキャンに対応するために、ある列の例えばＣＭＯＳト
ランジスタからなるプリチャージ用のアナログスイッチ
と、２列前のバッファの２つの出力端および２列先のバ
ッファの２つの出力端との間にはスキャン方向制御スイ
ッチが介在している。例えば、ｎ＋１列目のアナログス
イッチ３６ｎ＋１については、２列前のｎ−１列目のバ
ッファ３４ｎ−１の２つの出力端との間に２つのスキャ
ン方向制御スイッチ３７ａ，３７ｂが介在し、また２列
先のｎ＋３列目のバッファ３４ｎ＋３の２つの出力端と
の間に２つのスキャン方向制御スイッチ（図示せず）が
介在することになる。

【００２１】プリチャージ用のアナログスイッチ…，３
６ｎ−１，３６ｎ，３６ｎ＋１，…は、その各出力端が
実データ書き込み用のアナログスイッチ…，３５ｎ−
１，３５ｎ，３５ｎ＋１，…の各出力端と共にデータ線
…，２４ｎ−１，２４ｎ，２４ｎ＋１，…の一端に接続
されており、水平スキャンの際に２列前のバッファから
互いに逆相の２つの水平走査パルスが、プリチャージ用
タイミングパルスとして与えられることによってオン状
態となり、所定の振幅のプリチャージ電圧Ｐｓｉｇを対
応するデータ線…，２４ｎ−１，２４ｎ，２４ｎ＋１，
…に供給する。

【００２２】例えばｎ＋１列目のアナログスイッチ３６
ｎ＋１について考えると、右方向へのスキャンの際に
は、２列前のｎ−１列目のバッファ３４ｎ−１から互い
に逆相の２つの水平走査パルスが出力され、アナログス
イッチ３５ｎ−１がオン状態となってｎ−１列目のデー
タ線２５ｎ−１に対して信号電圧Ｖｓｉｇが供給される
ときに、当該２つの水平走査パルスに応答してアナログ
スイッチ３６ｎ＋１がオン状態になることにより、ｎ＋
１列目のデータ線２５ｎ＋１への信号電圧Ｖｓｉｇの供
給に先立って当該データ線２５ｎ＋１に対するプリチャ
ージ電圧Ｐｓｉｇによるプリチャージが行われる。

【００２３】上述したように、点順次プリチャージ方式
のアクティブマトリクス型液晶表示装置１０において、
水平方向に並んだ転送段のうちの１つの転送段のシフト
レジスタから出力される転送パルスを、その列の実デー
タの書き込みと例えば２列先のプリチャージの２つのタ
イミングを制御するタイミングパルスとして用いるよう
にしたことにより、水平点順次駆動回路１２に点順次プ
リチャージ機能をも持たせることができる。

【００２４】これにより、図１において、点順次プリチ
ャージ機能付の水平点順次駆動回路１２を、画素部１１
に対して一方側（本例では、上側）にのみ配置すること
が可能となる。特に、図３の回路構成から明らかなよう
に、従来の水平点順次駆動回路の回路構成をそのまま用
い、これに点順次プリチャージ機能を付加した回路構成
を採っていることから、点順次プリチャージ機能付の水
平点順次駆動回路１２を構成するに際しても、スペース
的に従来の水平点順次駆動回路と同程度で済むことにな
る。

【００２５】〔第２具体例〕図４は、点順次プリチャー
ジ機能付水平点順次駆動回路１２の第２具体例を示すブ
ロック図である。

【００２６】図４において、画素部１１の水平方向の画
素数に対応した数の第１シフトレジスタ（Ｓ／Ｒ１）
…，４１ｎ−１，４１ｎ，４１ｎ＋１，…が設けられて
いる。第１シフトレジスタ…，４１ｎ−１，４１ｎ，４
１ｎ＋１，…の各々は、例えばクロックド・インバータ
構成となっており、互いに逆相の２つの水平クロックＨ
ｃｋ１，Ｈｃｋ２に同期してシフト動作を行う。これら
第１シフトレジスタ…，４１ｎ−１，４１ｎ，４１ｎ＋
１，…は、画面の左右反転を実現するために、図の右方
向と左方向の両方向へのスキャンが可能な接続関係とな
っている。

【００２７】すなわち、シフトレジスタ４１ｎ−１の出
力端がスキャン方向制御スイッチ４２ｎ−１を介してシ
フトレジスタ４１ｎの入力端に、シフトレジスタ４１ｎ
の出力端がスキャン方向制御スイッチ４２ｎを介してシ
フトレジスタ４１ｎ＋１の入力端に、シフトレジスタ４
１ｎ＋１の出力端がスキャン方向制御スイッチ４２ｎ＋
１を介してシフトレジスタ４１ｎ＋２の出力端に、……
という具合に接続されている。これにより、水平スター
トパルスがシフトレジスタ…→４１ｎ−１→４１ｎ→４
１ｎ＋１→４１ｎ＋２→…の順にシフトされるので、図
の右方向へのスキャンを実現できる。

【００２８】また、シフトレジスタ４１ｎ＋２の出力端
がスキャン方向制御スイッチ４３ｎ＋１を介してシフト
レジスタ４１ｎ＋１の入力端に、シフトレジスタ４１ｎ
の出力端がスキャン方向制御スイッチ４３ｎを介してシ
フトレジスタ４１ｎの入力端に、シフトレジスタ４１ｎ
の出力端がスキャン方向制御スイッチ４３ｎ−１を介し
てシフトレジスタ４１ｎ−１の入力端に、……という具
合に接続されている。これにより、水平スタートパルス
がシフトレジスタ…→４１ｎ＋２→４１ｎ＋１→４１ｎ
→４１ｎ−１→…の順にシフトされるので、図の左方向
へのスキャンを実現できる。

【００２９】第１シフトレジスタ…，４１ｎ−１，４１
ｎ，４１ｎ＋１，…に対応して第２シフトレジスタ…，
４４ｎ−１，４４ｎ，４４ｎ＋１，…が設けられてい
る。これら第２シフトレジスタ…，４４ｎ−１，４４
ｎ，４４ｎ＋１，…も、第１シフトレジスタ…，４１ｎ
−１，４１ｎ，４１ｎ＋１，…と同様に、例えばクロッ
クド・インバータ構成となっており、互いに逆相の２つ
の水平クロックＨｃｋ１，Ｈｃｋ２に同期してシフト動
作を行う。

【００３０】そして、第１シフトレジスタ…，４１ｎ−
１，４１ｎ，４１ｎ＋１，…の各々から出力される転送
パルスが、第２シフトレジスタ…，４４ｎ−１，４４
ｎ，４４ｎ＋１，…にそれぞれ供給される。これによ
り、図５のタイミングチャートに示すように、第１シフ
トレジスタ…，４１ｎ−１，４１ｎ，４１ｎ＋１，…の
各転送入力パルスａに対して、第２シフトレジスタ…，
４４ｎ−１，４４ｎ，４４ｎ＋１，…の各々から出力さ
れる転送パルスｂが、水平クロックＨｃｋ（Ｈｃｋ１／
Ｈｃｋ２）のパルス幅をｔｗとすると、２ｔｗ（水平ク
ロックＨｃｋの１周期）だけシフトされた位相関係とな
る。

【００３１】ここで、第１シフトレジスタ…，４１ｎ−
１，４１ｎ，４１ｎ＋１，…の各転送入力パルスａは、
プリチャージのための第１の水平走査パルスとしてバッ
ファ…，４５ｎ−１，４５ｎ，４５ｎ＋１，…に供給さ
れ、また第２シフトレジスタ…，４４ｎ−１，４４ｎ，
４４ｎ＋１，…の各々から出力される転送パルスｂは、
実データの書き込みのための第２の水平走査パルスとし
てバッファ…，４５ｎ−１，４５ｎ，４５ｎ＋１，…に
供給される。

【００３２】これらバッファ…，４５ｎ−１，４５ｎ，
４５ｎ＋１，…は、第２シフトレジスタ…，４４ｎ−
１，４４ｎ，４４ｎ＋１，…から与えられる水平走査パ
ルスｂを互いに逆相の２つの水平走査パルスにして、例
えばＣＭＯＳトランジスタからなるアナログスイッチ
…，４６ｎ−１，４６ｎ，４６ｎ＋１，…に供給し、ま
た第１シフトレジスタ…，４１ｎ−１，４１ｎ，４１ｎ
＋１，…から与えられる水平走査パルスａを互いに逆相
の２つの水平走査パルスにして、例えばＣＭＯＳトラン
ジスタからなるアナログスイッチ…，４７ｎ−１，４７
ｎ，４７ｎ＋１，…に供給する。

【００３３】アナログスイッチ…，４６ｎ−１，４６
ｎ，４６ｎ＋１，…は、その各出力端がデータ線…，２
４ｎ−１，２４ｎ，２４ｎ＋１，…の一端に接続されて
おり、バッファ…，３４ｎ−１，３４ｎ，３４ｎ＋１，
…から水平走査パルスａに基づいて互いに逆相の２つの
水平走査パルスが、実データ書き込み用タイミングパル
スとして与えられることによってオン状態となり、各々
の信号電圧Ｖｓｉｇを対応するデータ線…，２４ｎ−
１，２４ｎ，２４ｎ＋１，…に供給する。

【００３４】このように、第１シフトレジスタ…，４１
ｎ−１，４１ｎ，４１ｎ＋１，…の各入力パルスａが、
バッファ…，４５ｎ−１，４５ｎ，４５ｎ＋１，…を介
して互いに逆相の２つの水平走査パルスとなり、プリチ
ャージ用タイミングパルスとしてアナログスイッチ…，
４７ｎ−１，４７ｎ，４７ｎ＋１，…に与えられ、これ
らアナログスイッチ…，４７ｎ−１，４７ｎ，４７ｎ＋
１，…が順にオン／オフ動作を行うことにより、当該水
平走査パルスａに基づく実データの書き込みに先立っ
て、それよりも水平クロックＨｃｋの１周期分（２ｔ
ｗ）だけ前にデータ線…，２５ｎ−１，２５ｎ，２５ｎ
＋１，…に対してプリチャージ電圧Ｐｓｉｇが与えら
れ、プリチャージが点順次で実行される。

【００３５】また、第２シフトレジスタ…，４４ｎ−
１，４４ｎ，４４ｎ＋１，…の各々から出力される転送
パルスｂが、バッファ…，４５ｎ−１，４５ｎ，４５ｎ
＋１，…を介して互いに逆相の２つの水平走査パルスと
なり、実データ書き込み用タイミングパルスとしてアナ
ログスイッチ…，４６ｎ−１，４６ｎ，４６ｎ＋１，…
に与えられ、これらアナログスイッチ…，４６ｎ−１，
４６ｎ，４６ｎ＋１，…が順にオン／オフ動作を行うこ
とにより、水平方向にてスキャンが行われ、実データの
書き込みが点順次で実行される。

【００３６】上述したように、点順次プリチャージ方式
のアクティブマトリクス型液晶表示装置１０において、
水平方向に並んだ転送段のうちの１つの転送段、例えば
シフトレジスタ４１ｎ−１から出力される転送パルス、
即ちシフトレジスタ４１ｎの転送入力パルスを、直列接
続されたシフトレジスタ４１ｎ，４４ｎを通して例えば
水平クロックＨｃｋの１周期分（２ｔｗ）だけ遅らせて
ｎ列目の実データの書き込みのタイミングを制御するタ
イミングパルスとして用いるとともに、直接ｎ列目のプ
リチャージのタイミングを制御するタイミングパルスと
して用いるようにしたことにより、水平点順次駆動回路
１２に点順次プリチャージ機能をも持たせることができ
る。

【００３７】また、先述した第１具体例に係る水平点順
次駆動回路と比較した場合に、第２シフトレジスタ…，
４４ｎ−１，４４ｎ，４４ｎ＋１，…を追加する分だけ
回路構成が若干複雑になるものの、第１具体例の場合の
ように、自段の転送段で発生された１つのタイミングパ
ルス（転送パルス）を、自段の実データの書き込み用の
アナログスイッチと、プリチャージすべきタイミング分
だけ離れた他段のプリチャージ用のアナログスイッチへ
伝送するための配線について、その引き回しを必要とし
ないために、本具体例に係る水平点順次駆動回路の方
が、回路の占有面積を小さくできることになる。

【００３８】さらに、左右反転についても第１シフトレ
ジスタ…，４１ｎ−１，４１ｎ，４１ｎ＋１，…にて処
理されることから、図３におけるスキャン方向制御スイ
ッチ３７ａ，３７ｂが不要となるため、その分だけ回路
構成を簡略化できることになる。これに加えて、スキャ
ン方向制御スイッチが不要であることに伴って次のよう
な利点もある。

【００３９】すなわち、スキャン方向制御スイッチ３７
ａ，３７ｂを構成する例えばＭＯＳトランジスタは抵抗
が大きいことから、当該スキャン方向制御スイッチを必
要とする第１具体例の場合には、バッファ…，３４ｎ−
１，３４ｎ，３４ｎ＋１，…として駆動能力の大きいも
のが要求され、それに伴って駆動トランジスタのサイズ
が大きくならざるを得ない。これに対して、第２具体例
の場合には、スキャン方向制御スイッチが不要であるこ
とから、バッファ…，４５ｎ−１，４５ｎ，４５ｎ＋
１，…として駆動能力の小さいものを用いれば良いた
め、駆動トランジスタのサイズは小さくて済み、その分
だけ回路の占有面積をさらに小さくできることになる。

【００４０】なお、この第２具体例では、第１シフトレ
ジスタ…，４１ｎ−１，４１ｎ，４１ｎ＋１，…の転送
入力パルスを自段のプリチャージ用のタイミングパルス
として用いるとしたが、第１シフトレジスタ…，４１ｎ
−１，４１ｎ，４１ｎ＋１，…の各々から出力される転
送出力パルスを自段のプリチャージ用のタイミングパル
スとして用いることも可能である。ただし、この場合に
は、タイミング遅延のためにシフトレジスタを１段分追
加する必要が生じる。したがって、転送入力パルスを自
段のプリチャージ用のタイミングパルスとして用いた方
が、タイミング遅延のためのシフトレジスタの段数を最
小限にできるため、回路規模を縮小する上で有利であ
る。

【００４１】ところで、プリチャージの動作は実データ
の書き込みに先立って行われている必要があることか
ら、図５のタイミングチャートにおいて、プリチャージ
用タイミングパルスａと実データ書き込み用タイミング
パルスｂとはオーバーラップしないことが条件となる。
しかしながら、第２具体例に係る水平点順次駆動回路に
おいて、第１シフトレジスタ…，４１ｎ−１，４１ｎ，
４１ｎ＋１，…および第２シフトレジスタ…，４４ｎ−
１，４４ｎ，４４ｎ＋１，…を構成する回路素子のバラ
ツキなどに起因して、両タイミングパルスａ，ｂのパル
ス幅が変動してオーバーラップする虞れがある。

【００４２】そこで、第２具体例に係る水平点順次駆動
回路の変形例として、プリチャージ用タイミングパルス
ａと実データ書き込み用タイミングパルスｂがオーバー
ラップしないように制御するための回路構成を提案す
る。以下、その２つの変形例について説明する。

【００４３】〔第１変形例〕図６は、第２具体例に係る
水平点順次駆動回路の第１変形例を示すブロック図であ
り、図中、図４と同等部分には同一符号を付して示して
ある。なお、ここでは、説明を簡略化して理解を容易に
するために、ｎ列目の回路構成のみを示すものとする。

【００４４】図６において、第１シフトレジスタ４１ｎ
の転送入力パルスａが第１の水平走査パルスとして直接
バッファ４５ｎに供給されるとともに、インバータ４８
で極性反転され、その反転パルスｃがＡＮＤゲート４９
の一方の入力となる。ＮＡＮＤゲート４９の他方の入力
としては、第２シフトレジスタ４４ｎから出力される転
送パルスｂが与えられる。ＮＡＮＤゲート４９の出力パ
ルスｄは、インバータ５０で極性反転され、その反転パ
ルスｅが第２の水平走査パルスとしてバッファ４５ｎに
供給される。

【００４５】このように、第１シフトレジスタ４１ｎの
転送入力パルスａの反転パルスｃと第２シフトレジスタ
４４ｎから出力される転送パルスｂとの論理積をとるこ
とにより、図７のタイミングチャートから明らかなよう
に、プリチャージ用タイミングパルスａと実データ書き
込み用タイミングパルスｅとが絶対にオーバーラップし
ないようにすることができる。

【００４６】例えば、第２シフトレジスタ４４ｎから出
力される転送パルスｂのパルス幅が、図７に点線で示す
如く変動し、第１シフトレジスタ４１ｎの転送入力パル
スａと第２シフトレジスタ４４ｎから出力される転送パ
ルスｂがオーバーラップしたと仮定した場合、当該転送
パルスｂが第１シフトレジスタ４１ｎの転送入力パルス
ａの反転パルスｃと論理積をとられることで、ＮＡＮＤ
ゲート４９の出力パルスｄは転送入力パルスａと同相の
パルスとなるため、その反転パルスである実データ書き
込み用タイミングパルスｅは、第１シフトレジスタ４１
ｎの転送入力パルスであるプリチャージ用タイミングパ
ルスａと絶対にオーバーラップすることはないのであ
る。

【００４７】〔第２変形例〕図８は、第２具体例に係る
水平点順次駆動回路の第２変形例を示すブロック図であ
り、図中、図４と同等部分には同一符号を付して示して
ある。この第２変形例では、第２具体例の場合には２段
直列接続であったシフトレジスタを３段以上直列に接続
し、その段数に応じてプリチャージ用タイミングパルス
ａに対する実データ書き込み用タイミングパルスｂの遅
延時間を任意に設定できるようにした構成を採ってい
る。すなわち、Ｎ段（Ｎ≧３）のシフトレジスタ…，４
１ｎ−１，４１ｎ，４１ｎ＋１，…、……、４Ｎｎ−
１，４Ｎｎ，４Ｎｎ＋１，…を、各列（各転送段）ごと
に直列に接続した構成となっている。

【００４８】このように、シフトレジスタをＮ段直列に
接続した構成を採ることにより、プリチャージ用タイミ
ングパルスａに対して実データ書き込み用タイミングパ
ルスｂをその段数に応じた遅延時間だけ遅らせることが
できる。したがって、プリチャージ用タイミングパルス
ａと実データ書き込み用タイミングパルスｂは絶対にオ
ーバーラップすることはないのである。そして、水平ク
ロックＨｃｋのパルス幅をｔｗとし、シフトレジスタの
段数をＮとすると、遅延時間は、ｔｗ×Ｎで設定される
ことになる。図９に、Ｎ＝４の場合のタイミング関係を
示す。

【００４９】ここで、遅延時間を延ばす場合を考えた場
合、図３に示した第１具体例のように配線を引き回す方
式では、配線数とともにバッファ…，３４ｎ−１，３４
ｎ，３４ｎ＋１，…のサイズまでが増大することにな
る。これに対して、この第２変形例に係る回路構成で
は、遅延時間を増やすためには同一サイズのシフトレジ
スタを１段ずつ増やすだけで良いため、回路規模の上で
も有利である。

【００５０】

【発明の効果】以上説明したように、本発明によれば、
点順次プリチャージ方式のアクティブマトリクス型液晶
表示装置において、水平方向に配置された複数段の転送
段のうちの１つの転送段から出力される転送パルスを、
実データを書き込むためのタイミングパルスとして用い
るとともに、プリチャージのためのタイミングパルスと
しても用い、実データの書き込みを点順次で行うための
駆動回路に、点順次のプリチャージ機能をも持たせるよ
うにしたことにより、画素部の周辺回路としての回路規
模を縮小できるため、液晶パネルの狭額縁化および低消
費電力化が可能となる。

【００５１】これにより、ビデオカメラやデジタルカメ
ラにモニターとして搭載される液晶表示装置において、
その外形を小型化できるため、ビデオカメラやデジタル
カメラの小型化に大きく寄与できることになる。

【図面の簡単な説明】

【図１】本発明の一実施形態に係る点順次プリチャージ
方式アクティブマトリクス型液晶表示装置の基本構成を
示すブロック図である。

【図２】画素部の構成の一例を示す回路図である。

【図３】点順次プリチャージ機能付水平点順次駆動回路
の第１具体例を示すブロック図である。

【図４】点順次プリチャージ機能付水平点順次駆動回路
の第２具体例を示すブロック図である。

【図５】第２具体例の動作説明のためのタイミングチャ
ートである。

【図６】第２具体例の第１変形例を示すブロック図であ
る。

【図７】第１変形例の動作説明のためのタイミングチャ
ートである。

【図８】第２具体例の第２変形例を示すブロック図であ
る。

【図９】第２変形例の動作説明のためのタイミングチャ
ートである。

【図１０】従来例の構成を示すブロック図である。

【符号の説明】

１１…画素部、１２…点順次プリチャージ機能付水平点
順次駆動回路、１３…垂直駆動回路、２０…画素、２１
…薄膜トランジスタ、２２…液晶セル、２５ｎ−１，２
５ｎ，２５ｎ＋１，２５ｎ＋２…データ線、３１ｎ−
１，３１ｎ，３１ｎ＋１，３１ｎ＋２，４１ｎ−１，４
１ｎ，４１ｎ＋１，４１ｎ＋２，４４ｎ−１，４４ｎ，
４４ｎ＋１，４４ｎ＋２…シフトレジスタ、３２ｎ−
１，３２ｎ，３２ｎ＋１，３３ｎ−１，３３ｎ，３３ｎ
＋１，４２ｎ−１，４２ｎ，４２ｎ＋１，４３ｎ−１，
４３ｎ，４３ｎ＋１…スキャン方向制御スイッチ、３４
ｎ−１，３４ｎ，３４ｎ＋１，３４ｎ＋２，４５ｎ−
１，４５ｎ，４５ｎ＋１，４５ｎ＋２…バッファ、３５
ｎ−１，３５ｎ，３５ｎ＋１，３５ｎ＋２，４６ｎ−
１，４６ｎ，４６ｎ＋１，４６ｎ＋２…実データ書き込
み用アナログスイッチ、３６ｎ−１，３６ｎ，３６ｎ＋
１，３６ｎ＋２，４７ｎ−１，４７ｎ，４７ｎ＋１，４
７ｎ＋２…プリチャージ用アナログスイッチ

───────────────────────────────────────────────────── フロントページの続き (72)発明者河村明士東京都品川区北品川６丁目７番35号ソニー株式会社内 (72)発明者白江光行東京都品川区北品川６丁目７番35号ソニー株式会社内Ｆターム(参考） 2H093 NA42 NC10 NC12 NC16 NC22 ND34 ND39 ND42 ND49 5C006 AC09 AF72 BB16 BC12 BC16 BF03 BF26 BF27 BF34 FA16 FA41 FA47 5C080 AA10 BB05 DD22 DD26 FF11 JJ02 JJ04

Claims

【特許請求の範囲】

【請求項１】画素部のデータ線に対応して配置され、
このデータ線に対して信号を選択的に供給する第１のス
イッチ群と、前記データ線に対して信号の供給に先立って所定の電圧
を選択的に与える第２のスイッチ群と、前記データ線に対応した段数の転送段からなり、各転送
段から出力される転送パルスに基づいて前記第２のスイ
ッチ群の各スイッチを順次動作させるとともに、同一の
転送段から出力される転送パルスに基づいて前記第１の
スイッチ群の各スイッチを順次動作させる駆動回路とを
備えたことを特徴とする液晶表示装置。
【請求項２】前記駆動回路は、前記同一の転送段から
出力される転送パルスに基づいて、前記第１，第２のス
イッチ群の各スイッチのうち、所定の転送段数だけ離れ
たスイッチを動作させることを特徴とする請求項１記載
の液晶表示装置。
【請求項３】前記駆動回路は、転送パルスを順次出力
する第１の転送段群と、前記第１の転送段群の各転送段
から出力される転送パルスを所定の遅延時間だけ遅延す
る第２の転送段群とを有し、前記第１の転送段群の各転
送段の転送入力パルス又は転送出力パルスに基づいて前
記第２のスイッチ群の各スイッチを順次動作させるとと
もに、同一の転送段から出力されかつ前記第２の転送段
群の対応する転送段を経た転送パルスに基づいて前記第
１のスイッチ群の各スイッチを順次動作させることを特
徴とする請求項１記載の液晶表示装置。
【請求項４】前記駆動回路は、前記第１の転送段群の
各転送段の転送入力パルス又は転送出力パルスを極性反
転した反転パルスと、同一の転送段から出力されかつ前
記第２の転送段群の対応する転送段を経た転送パルスと
の論理積をとるＡＮＤゲートを有し、このＡＮＤゲート
の出力パルスに基づいて前記第１のスイッチ群の各スイ
ッチを順次動作させることを特徴とする請求項３記載の
液晶表示装置。
【請求項５】前記第２の転送段群は、前記第１の転送
段群の各転送段ごとに、直列に接続された複数段の転送
段からなることを特徴とする請求項３記載の液晶表示装
置。