JP2000207272A

JP2000207272A - メモリ制御装置およびメモリ制御方法およびコンピュ―タが読み出し可能なプログラムを格納した記憶媒体

Info

Publication number: JP2000207272A
Application number: JP11012254A
Authority: JP
Inventors: Eiichiro Kaneto; 英一郎金戸
Original assignee: Canon Inc
Current assignee: Canon Inc
Priority date: 1999-01-20
Filing date: 1999-01-20
Publication date: 2000-07-28

Abstract

(57)【要約】【課題】メモリスロットに装着されるメモリモジュー
ルの動作環境に自在に適応してメモリアクセス環境を構
築することである。【解決手段】メモリスロット１２，３２に装着される
メモリモジュール１１，３１の動作環境をマイコン９が
メモリモジュール１１，３１のメモリＩＤ記憶装置１１
Ａ，３１Ａより読み出される識別情報を解析して、メモ
リモジュール１１，３１に対するクロックジェネレータ
６からのシステムクロックの供給と停止を制御する構成
を特徴とする。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、所定の識別情報を
記憶可能なＩＤ記憶部とデータが読み書き可能なデータ
記憶部とを有する複数のメモリモジュールを装着可能な
スロットを備えるデータ処理装置のメモリアクセスをシ
ステムクロックに基づいて制御するメモリ制御装置およ
びメモリ制御方法およびコンピュータが読み出し可能な
プログラムを格納した記憶媒体に関するものである。

【０００２】

【従来の技術】パーソナルコンピュータやワークステー
ションのようなシステムにおいて、メインメモリとして
取り替えることが可能なメモリモジュールが使用できる
ように、専用のスロットを設けている。

【０００３】このスロットには、アドレス線やデータ線
及びメモリチップの制御線、動作用クロックが供給でき
るように各線が接続されている。

【０００４】更に、ＳＤＲＡＭ（Ｓｙｎｃｈｒｏｎｏｕ
ｓＤＲＡＭ）のようなメモリの場合は、前記動作用ク
ロックが必要とされる。

【０００５】また、メモリモジュールには、使用されて
いるメモリの種類やアクセスタイム、及び使用されてい
る動作クロックの最大値等のＩＤが記憶されたメモリが
備わっているものもある。

【０００６】

【発明が解決しようとする課題】一般に、メモリモジュ
ールが接続されるスロットを備えたコンピュータシステ
ムで、ＳＤＲＡＭのようなメモリタイプの動作を可能に
するために、メモリモジュールに対して動作用クロック
を供給するシステムの場合、ＦａｓｔＰａｇｅＭｏｄ
ｅＤＲＡＭ（ＦＰＭ−ＤＲＡＭ）やＥｘｔｅｎｄｅｄ
ＯｕｔｐｕｔＤＲＡＭ（ＥＤＯ−ＤＲＡＭ）のような
動作クロックを必要としないメモリが搭載されたメモリ
モジュールが接続されても、前記動作クロックはメモリ
モジュールに対して供給をし続けたままになっている。

【０００７】これにより、メモリモジュールに動作クロ
ックを供給しているクロックジェネレータや、或いはク
ロックジェネレータからクロックを供給され、メモリモ
ジュール供給用に分配を行うクロックドライバが動作し
たままになっており、その動作による消費電力が無駄に
なってしまっているとともに、コンピュータシステムの
基板において使用されないクロックがパターンを介して
流れたままになっているために、前記クロックラインよ
りの放射ノイズがシステムの動作において何らかの悪影
響を及ぼすことが考えられる。

【０００８】また、メモリモジュールに供給されるクロ
ックは、コンピュータシステムのＣＰＵに供給されるク
ロックと同じ周波数のクロックが供給されるのが一般的
である。このＣＰＵに供給されるクロックの周波数は、
コンピュータシステム上にあるジャンパ・スイッチやＣ
ＰＵが基板上に実装されたモジュールにおいて、設定ピ
ンをＰｕｌｌ−ｕｐやＰｕｌｌ−ｄｏｗｎするような抵
抗器を実装、未実装にする等により設定される。

【０００９】このＣＰＵに供給されるクロックと同じ周
波数のメモリモジュールに供給されるクロックが、メモ
リモジュールの動作可能な周波数より低い場合は、動作
上問題は無いはずであるが、もし、メモリモジュールに
供給されるクロックの周波数がメモリモジュールの動作
可能な周波数よりも高くなってしまっている場合には、
安定した動作を得られないばかりか、システムの起動さ
えもできなくなる可能性がある。

【００１０】本発明は、上記の問題点を解決するために
なされたもので、メモリスロットに装着されるメモリモ
ジュールの動作環境を調査して、メモリモジュールに対
するシステムクロックの供給と停止を制御することによ
り、あるいは供給するシステムクロックの動作周波数を
決定することにより、メモリスロットに装着されるメモ
リモジュールの動作環境に自在に適応してメモリアクセ
ス環境を構築することができ、また、メモリモジュール
に対する無駄なシステムクロックの供給を停止して、消
費電力の損失を低減でき、さらに、メモリモジュールへ
のシステムクロック供給による放射ノイズを低減でき、
また、動作環境の異なるメモリモジュールによる動作不
良の発生を防止して、常に最高速で安定化したメモリア
クセスとシステム動作とを共存できるメモリ環境を自在
に構築することができるメモリ制御装置およびメモリ制
御方法およびコンピュータが読み出し可能なプログラム
を格納した記憶媒体を提供することである。

【００１１】

【課題を解決するための手段】本発明に係る第１の発明
は、所定の識別情報を記憶可能なＩＤ記憶部（図２に示
すメモリＩＤ記憶装置１１Ａ，３１Ａ）とデータが読み
書き可能なデータ記憶部とを有する複数のメモリモジュ
ール（図１に示すメモリモジュール１１，３１）を装着
可能なスロットを備えるデータ処理装置のメモリアクセ
スをシステムクロックに基づいて制御するメモリ制御装
置であって、入力されるデータに基づいて複数の異なる
周波数のシステムクロックを生成可能なクロック源（図
１に示すクロックジェネレータ６）と、電源供給後、デ
ータ処理を実行する制御部（図１に示すシステムコント
ローラ２）に対する前記システムクロックを供給する前
に、前記ＩＤ記憶部より前記所定の識別情報を読み出し
て前記メモリモジュールの種別を判定する第１の判定手
段（図１に示すマイコン９がメモリＩＤ記憶装置１１
Ａ，３１Ａから読み出される識別情報を解析して判定処
理する）と、前記第１の判定手段による種別判定結果に
基づいて各メモリモジュールに対する前記システムクロ
ックの供給または停止を制御するクロック制御手段（図
１に示すマイコン９）とを有するものである。

【００１２】本発明に係る第２の発明は、前記所定の識
別情報は、メモリの種別を示す種別情報，動作クロック
の最大周波数値，メモリのアクセスタイム情報を含むも
のである。

【００１３】本発明に係る第３の発明は、前記第１の判
定手段は、前記所定の識別情報中のメモリの種別を示す
種別情報から前記複数のメモリモジュールが共にシステ
ムクロックの供給を受けて動作するメモリタイプかどう
かを判定するものである。

【００１４】本発明に係る第４の発明は、前記クロック
制御手段は、前記複数のメモリモジュールに対する前記
システムクロックの供給を停止した後、前記制御部に対
するシステムクロックの供給を開始してシステムを起動
させるものである。

【００１５】本発明に係る第５の発明は、前記第１の判
定手段により前記所定の識別情報中のメモリの種別を示
す種別情報から前記複数のメモリモジュールが共にシス
テムクロックの供給を受けて動作するメモリタイプであ
ると判定された場合に、前記所定の識別情報中の動作ク
ロックの最大周波数値をそれぞれ比較して各メモリモジ
ュールを正常動作可能な動作クロックの最大周波数値を
決定する決定手段（図１に示すマイコン９がメモリＩＤ
記憶装置１１Ａ，３１Ａから読み出される識別情報を解
析して決定処理する）と、データ処理を実行する前記制
御部に対して供給すべき前記システムクロックの周波数
値を設定する設定手段（図１に示すクロック周波数設定
用スイッチ７）と、前記設定手段により設定された周波
数値と前記決定手段により決定された前記最大周波数値
とを比較して正常動作可能かどうかを判定する第２の判
定手段（図１に示すマイコン９が判定処理する）と、前
記第２の判定手段による判定結果に基づいて、前記クロ
ック源から供給すべきシステムクロックの周波数を決定
するデータを前記クロック源に出力するシステムクロッ
ク制御手段（図１に示すマイコン９が図６に示すテーブ
ルに従いクロックジェネレータ６に対して決定した動作
クロックに対応するデータを出力処理する）とを有する
ものである。

【００１６】本発明に係る第６の発明は、前記システム
クロック制御手段は、前記第２の判定手段により正常動
作可能と判定された場合に、前記設定手段により設定さ
れた周波数値を示すデータを前記クロック源に出力し、
前記第２の判定手段により正常動作可能でないと判定さ
れた場合に、前記決定手段により決定された前記最大周
波数値を示すデータを前記クロック源に出力するもので
ある。

【００１７】本発明に係る第７の発明は、前記システム
クロック制御手段は、前記第２の判定手段により正常動
作可能でないと判定された場合に、前記設定手段により
設定された周波数値を無効化するものである。

【００１８】本発明に係る第８の発明は、前記クロック
制御手段は、前記複数のメモリモジュールに対する前記
システムクロックの供給を停止した後、且つ、前記クロ
ック源からの新規システムクロックが安定した後、前記
制御部に対するシステムクロックの供給を開始してシス
テムを起動させるものである。

【００１９】本発明に係る第９の発明は、所定の識別情
報を記憶可能なＩＤ記憶部（図１に示すメモリＩＤ記憶
装置１１Ａ，３１Ａ）とデータが読み書き可能なデータ
記憶部とを有する複数のメモリモジュール（図１に示す
メモリモジュール１１，３１）を装着可能なスロットを
備えるデータ処理装置のメモリアクセスをシステムクロ
ックに基づいて制御するメモリ制御方法であって、電源
供給後、入力されるデータに基づいて複数の異なる周波
数のシステムクロックを生成可能なクロック源からデー
タ処理を実行する制御部に対する前記システムクロック
を供給する前に、前記ＩＤ記憶部より前記所定の識別情
報を読み出して前記メモリモジュールの種別を判定する
第１の判定工程（図８に示すステップ（３），（４））
と、前記第１の判定工程による種別判定結果に基づいて
各メモリモジュールに対する前記システムクロックの供
給または停止を制御するクロック供停工程（図８のステ
ップ（５））とを有するものである。

【００２０】本発明に係る第１０の発明は、前記所定の
識別情報は、メモリの種別を示す種別情報，動作クロッ
クの最大周波数値，メモリのアクセスタイム情報を含む
ものである。

【００２１】本発明に係る第１１の発明は、前記第１の
判定工程は、前記所定の識別情報中のメモリの種別を示
す種別情報から前記複数のメモリモジュールが共にシス
テムクロックの供給を受けて動作するメモリタイプかど
うかを判定するものである。

【００２２】本発明に係る第１２の発明は、前記クロッ
ク供停工程（図８のステップ（６））は、前記複数のメ
モリモジュールに対する前記システムクロックの供給を
停止した後、前記制御部に対するシステムクロックの供
給を開始してシステムを起動させるものである。

【００２３】本発明に係る第１３の発明は、前記第１の
判定工程により前記所定の識別情報中のメモリの種別を
示す種別情報から前記複数のメモリモジュールが共にシ
ステムクロックの供給を受けて動作するメモリタイプで
あると判定された場合に、前記所定の識別情報中の動作
クロックの最大周波数値をそれぞれ比較して各メモリモ
ジュールを正常動作可能な動作クロックの最大周波数値
を決定する決定工程（図９に示すステップ（８）〜（１
０））と、データ処理を実行する前記制御部に対して供
給すべき前記システムクロックの周波数値を設定する設
定工程（図８のステップ（２））と、前記設定工程によ
り設定された周波数値と前記決定工程により決定された
前記最大周波数値とを比較して正常動作可能かどうかを
判定する第２の判定工程（図９のステップ（１１）〜
（１３））と、前記第２の判定工程による判定結果に基
づいて、前記クロック源から供給すべきシステムクロッ
クの周波数を決定するデータを前記クロック源に出力す
る出力工程（図９のステップ（１４））とを有するもの
である。

【００２４】本発明に係る第１４の発明は、前記出力工
程は、前記第２の判定工程により正常動作可能と判定さ
れた場合に、前記設定工程により設定された周波数値を
示すデータを前記クロック源に出力し、前記第２の判定
工程により正常動作可能でないと判定された場合に、前
記決定工程により決定された前記最大周波数値を示すデ
ータを前記クロック源に出力するものである。

【００２５】本発明に係る第１５の発明は、前記出力工
程（図９のステップ（１４））は、前記第２の判定工程
により正常動作可能でないと判定された場合に、前記設
定工程により設定された周波数値を無効化するものであ
る。

【００２６】本発明に係る第１６の発明は、前記クロッ
ク供停工程は、前記複数のメモリモジュールに対する前
記システムクロックの供給を停止した後（図９に示すス
テップ（１６））、且つ、前記クロック源からの新規シ
ステムクロックが安定した後、前記制御部に対するシス
テムクロックの供給を開始してシステムを起動させるも
のである。

【００２７】本発明に係る第１７の発明は、所定の識別
情報を記憶可能なＩＤ記憶部（図１に示すメモリＩＤ記
憶装置１１Ａ，３１Ａ）とデータが読み書き可能なデー
タ記憶部とを有する複数のメモリモジュール（図１に示
すメモリモジュール１１，３１）を装着可能なスロット
を備えるデータ処理装置をシステムクロックに基づいて
制御するコンピュータが読み出し可能なプログラムを格
納した記憶媒体であって、電源供給後、入力されるデー
タに基づいて複数の異なる周波数のシステムクロックを
生成可能なクロック源からデータ処理を実行する制御部
に対する前記システムクロックを供給する前に、前記Ｉ
Ｄ記憶部より前記所定の識別情報を読み出して前記メモ
リモジュールの種別を判定する第１の判定工程（図８に
示すステップ（３），（４））と、前記第１の判定工程
による種別判定結果に基づいて各メモリモジュールに対
する前記システムクロックの供給または停止を制御する
クロック供停工程（図８のステップ（５））とを有する
コンピュータが読み出し可能なプログラムを記憶媒体に
格納したものである。

【００２８】本発明に係る第１８の発明は、前記所定の
識別情報は、メモリの種別を示す種別情報，動作クロッ
クの最大周波数値，メモリのアクセスタイム情報を含む
コンピュータが読み出し可能なプログラムを記憶媒体に
格納したものである。

【００２９】本発明に係る第１９の発明は、前記第１の
判定工程は、前記所定の識別情報中のメモリの種別を示
す種別情報から前記複数のメモリモジュールが共にシス
テムクロックの供給を受けて動作するメモリタイプかど
うかを判定するコンピュータが読み出し可能なプログラ
ムを記憶媒体に格納したものである。

【００３０】本発明に係る第２０の発明は、前記クロッ
ク供停工程（図８のステップ（６））は、前記複数のメ
モリモジュールに対する前記システムクロックの供給を
停止した後、前記制御部に対するシステムクロックの供
給を開始してシステムを起動させるコンピュータが読み
出し可能なプログラムを記憶媒体に格納したものであ
る。

【００３１】本発明に係る第２１の発明は、前記第１の
判定工程により前記所定の識別情報中のメモリの種別を
示す種別情報から前記複数のメモリモジュールが共にシ
ステムクロックの供給を受けて動作するメモリタイプで
あると判定された場合に、前記所定の識別情報中の動作
クロックの最大周波数値をそれぞれ比較して各メモリモ
ジュールを正常動作可能な動作クロックの最大周波数値
を決定する決定工程（図９に示すステップ（８）〜（１
０））と、データ処理を実行する前記制御部に対して供
給すべき前記システムクロックの周波数値を設定する設
定工程（図８のステップ（２））と、前記設定工程によ
り設定された周波数値と前記決定工程により決定された
前記最大周波数値とを比較して正常動作可能かどうかを
判定する第２の判定工程（図９のステップ（１１）〜
（１３））と、前記第２の判定工程による判定結果に基
づいて、前記クロック源から供給すべきシステムクロッ
クの周波数を決定するデータを前記クロック源に出力す
る出力工程（図９のステップ（１４））とを有するコン
ピュータが読み出し可能なプログラムを記憶媒体に格納
したものである。

【００３２】本発明に係る第２２の発明は、前記出力工
程は、前記第２の判定工程により正常動作可能と判定さ
れた場合に、前記設定工程により設定された周波数値を
示すデータを前記クロック源に出力し、前記第２の判定
工程により正常動作可能でないと判定された場合に、前
記決定工程により決定された前記最大周波数値を示すデ
ータを前記クロック源に出力するコンピュータが読み出
し可能なプログラムを記憶媒体に格納したものである。

【００３３】本発明に係る第２３の発明は、前記出力工
程（図９のステップ（１４））は、前記第２の判定工程
により正常動作可能でないと判定された場合に、前記設
定工程により設定された周波数値を無効化するコンピュ
ータが読み出し可能なプログラムを記憶媒体に格納した
ものである。

【００３４】本発明に係る第２４の発明は、前記クロッ
ク供停工程（図９に示すステップ（１６））は、前記複
数のメモリモジュールに対する前記システムクロックの
供給を停止した後、且つ、前記クロック源からの新規シ
ステムクロックが安定した後、前記制御部に対するシス
テムクロックの供給を開始してシステムを起動させるコ
ンピュータが読み出し可能なプログラムを記憶媒体に格
納したものである。

【００３５】

【発明の実施の形態】以下、添付図面に従って本発明に
かかる実施形態を詳細に説明する。

【００３６】図１は、本発明の一実施形態を示すメモリ
制御装置の構成を説明するブロック図である。

【００３７】図において、１はコンピュータシステムの
制御を司るＣＰＵ（中央演算処理装置）、２はシステム
コントローラで、ＣＰＵ１とメインメモリ１０を制御
し、システムバスであるＰＣＩバス５を生成する。３は
ＰＣＩ−ＩＳＡブリッジコントローラで、ＰＣＩバス５
に接続され、第２のシステムバスであるＩＳＡバス２３
を生成する。なお、本実施形態においては、補助記憶装
置（ＨＤＤ）１８を制御する機能も併せて備えているも
のとする。

【００３８】４はＣＰＵバスで、前記ＣＰＵ１と前記シ
ステムコントローラ２を接続している。５はＰＣＩバス
で、前記システムコントローラ２と前記ＰＣＩ−ＩＳＡ
ブリッジコントローラ３を接続していて、ディスプレイ
コントローラ等のデバイスが接続されている。

【００３９】６はクロックジェネレータで、前記ＣＰＵ
１やシステムコントローラ２やメモリモジュール１１等
に対して動作用の各種クロックを供給する。７はクロッ
ク周波数設定用スイッチ（スイッチ）で、前記クロック
ジェネレータ６が前記ＣＰＵ１やメモリモジュール１１
に対して供給するクロックの周波数の設定を行うための
スイッチとして機能し、スイッチ７はシステムの電源が
オフ時に設定しておき、システムの電源がオンされた時
に前記クロックジェネレータ６が設定を読み込む構成と
なっている。

【００４０】８はクロックドライバで、前記クロックジ
ェネレータ６からメモリモジュール用に供給されたクロ
ック３３を、メモリモジュールに供給するために分配す
る機能を持つ。

【００４１】一般に、動作クロックを必要とするメモリ
モジュールは１つのメモリモジュールに対して４つの動
作クロックの入力を必要としており、メモリモジュール
が２つ接続される場合は８本必要になるが、クロックジ
ェネレータの中にはこれだけの本数のクロックの出力を
持っているものも少なく、また基板のパターンによって
分配する方法もあるが、この場合はクロックジェネレー
タ側の電流供給量が足りなくなる恐れがあるため、本実
施形態では前記クロックドライバ８を使用するものとす
る。

【００４２】なお、本実施形態において用いる前記クロ
ックドライバ８は前記クロックジェネレータ６から入力
されるクロック３３とクロックライン２５上のクロック
の遅延時間がほとんど「０」ｎｓ（ナノセカンド）に近
いものを使用するものとする。

【００４３】９はクロック制御兼キーボード制御マイコ
ン（マイコン）で、メモリモジュール１１のメモリＩＤ
を読み込んだり、前記クロックジェネレータ６のクロッ
ク周波数を設定したり、前記クロックドライバ８の省電
力モードであるスリープモードを行わせたりし、なおか
つ本実施形態では入力デバイスであるキーボードの制御
を行う。

【００４４】１０はメモリ部であり、メモリモジュール
１１やメモリモジュール１１が接続されるコンピュータ
システム上に配置されたメモリモジュール用スロット１
２からなる。

【００４５】なお、本実施形態では、メモリモジュール
が２枚同時に接続可能なものとし、３１はもう一方のメ
モリモジュールであり、３２はもう一方のメモリモジュ
ール用スロットである。

【００４６】１３はメモリバスで、前記メモリモジュー
ル用スロット１２およびメモリモジュール用スロット３
２と前記システムコントローラ２とを接続するためのア
ドレス線やデータ線などで構成される。

【００４７】１４は信号線で、マイコン９より出力され
前記クロックドライバ８の省電力モードであるスリープ
モードと通常動作モードの切り替えを行うための設定ピ
ンに接続されている。

【００４８】１５はバスで、メモリモジュール用スロッ
ト１２およびメモリモジュール用スロット３２に接続さ
れ、該バス１５を介してシステムコントローラ２がメモ
リモジュール１１やメモリモジュール３１のメモリＩＤ
を読み込む。

【００４９】１６は周波数設定用制御線で、クロックジ
ェネレータ６及びマイコン９やスイッチ７に接続され
る。１７はディスプレイコントローラで、文字や図形等
をディスプレイやＬＣＤパネル等の表示装置に対する表
示を制御する。

【００５０】１８はハードディスクの様な補助記憶装置
であり、ファイルやデータの読み書きが可能であり、専
用のバスライン２２を介してＰＣＩ−ＩＳＡブリッジコ
ントローラ３に接続されている。

【００５１】１９は電源部で、システム全体に電源を供
給する。２０は電源スイッチで、システムの電源をオン
・オフする。２１は電源回路で、コンセントプラグ３０
を介して供給される家庭用ＡＣ電源から、システムヘ供
給するための＋ＶＣＣ電源を作り出す。

【００５２】２３はＩＳＡバスで、前記ＰＣＩ−ＩＳＡ
ブリッジコントローラ３およびマイコン９等に接続さ
れ、第２のシステムバスとして機能する。

【００５３】２５はクロックラインで、クロックドライ
バ８からメモリモジユール１１及び３１に対して動作ク
ロックを供給する。２６は本コンピュータシステム全
体、２７は動作用クロックで、クロックジェネレータ６
からＣＰＵ１に対して供給され、該動作用クロック２７
は前述してあるようにメモリモジュール１１やメモリモ
ジュール３１に供給されるクロックと同じ周波数であ
る。

【００５４】２８はクロックで、システムコントローラ
２にクロックジェネレータ６より供給され、該クロック
２８は、ＣＰＵ１と同期をとるためのクロックと、前記
ＰＣＩバス５の同期をとるための異なる周波数からなる
２つのクロックが供給されるものとする。

【００５５】２９はクロックで、ＰＣＩ−ＩＳＡブリッ
ジコントローラ３にクロックジェネレータ６より供給さ
れ、ＰＣＩバス５と同期をとり、なおかつＩＳＡバス２
３のためのタイミング信号が生成される。

【００５６】図２は、図１に示したマイコン９がメモリ
ＩＤを読み込むためのバスラインの構成を示す図であ
り、図１と同一のものには同一の符号を付してある。

【００５７】図２において、メモリモジュール１１およ
びメモリモジュール３１に使用されているメモリタイプ
や動作クロックの最高値をメモリモジュール上のメモリ
ＩＤ記憶用メモリより読み出すためのバスラインはクロ
ックライン４０（ＳＬＯＴ１＿ＣＬＫ）およびクロック
ライン５０（ＳＬＯＴ２＿ＣＬＫ）と、双方向入出力用
ライン４１（ＳＬＯＴ１＿ＳＤＡ）及び双方向入出力用
ライン５１（ＳＬＯＴ２＿ＳＤＡ）の各２本によって構
成されるものとする。

【００５８】また、本実施形態ではメモリモジュールが
２つ同時に接続されることが可能であるため、各々のメ
モリＩＤを読み込むために図２の様な構成をとる。

【００５９】Ｑ４０〜Ｑ４７は双方向入出力ができるバ
ススイッチであり、各バススイッチＱ４０〜Ｑ４７のオ
ン・オフは制御ピンが“０”の場合にオンとなり、
“１”の場合にオフとなる。

【００６０】また、各バススイッチＱ４０〜Ｑ４７がオ
フ時にはバススイッチの両端子はＨｉｇｈ−Ｚ（ハイイ
ンピーダンス）状態になるものとする。Ｒ４０〜Ｒ４３
は各制御ピンをＰｕｌｌ−ｕｐするための抵抗器であ
る。４１，５１は双方向ラインで、アドレスまたはデー
タが転送される。

【００６１】４２は前記システムコントローラ２に接続
されたクロックラインで、システムコントローラ２より
クロックＰＣ＿ＣＬＫが供給される。４３は前記システ
ムコントローラ２に接続された双方向入出力用ライン
で、システムコントローラ２よりデータＰＣ＿ＳＤＡが
転送される。

【００６２】４４はスロット切り替え制御ラインで、一
方がシステムコントローラ２に接続され、他方がバスス
イッチＱ４０，Ｑ４２に接続されて、メモリスロット１
２に接続されたメモリモジュール１１のメモリＩＤのみ
を読み込むためのＰＣ＿ＳＬＯＴ１＿ＥＮ＊信号が出力
される。

【００６３】４５はスロット切り替え制御ラインで、一
方がシステムコントローラ２に接続され、他方がバスス
イッチＱ４４，Ｑ４６に接続されて、メモリスロット３
２に接続されたメモリモジュール３１のメモリＩＤのみ
を読み込むためのＰＣ＿ＳＬＯＴ２＿ＥＮ＊信号が出力
される。

【００６４】４６はクロックラインで、一方がマイコン
９に接続され、他方がバススイッチＱ４１，Ｑ４５に接
続されて、クロックＣＫＭ＿ＣＬＫが出力される。

【００６５】４７は双方向入出力用ラインで、一方がマ
イコン９に接続され、他方がバススイッチＱ４３，Ｑ４
７に接続されて、データＣＫＭ＿ＳＤＡが出力される。

【００６６】４８はスロット切り替え制御ラインで、一
方がマイコン９に接続され、他方がバススイッチＱ４
１，Ｑ４３に接続されて、メモリスロット１２に接続さ
れたメモリモジュール１１のメモリＩＤのみを読み込む
ためのＣＫＭ＿ＳＬＯＴ１＿ＥＮ＊信号が出力される。

【００６７】４９はスロット切り替え制御ラインで、一
方がマイコン９に接続され、他方がバススイッチＱ４
５，Ｑ４７に接続されて、メモリスロット３２に接続さ
れたメモリモジュール３１のメモリＩＤのみを読み込む
ためのＣＫＭ＿ＳＬＯＴ２＿ＥＮ＊信号が出力される。

【００６８】なお、システムコントローラ２がメモリモ
ジュールのメモリＩＤを読み込む理由は、アクセススピ
ードやシステム起動時に、前記メモリＩＤの情報の中に
含まれるアクセススピードやウエイトの設定を最適なも
のに設定するためである。

【００６９】しかし、マイコン９もシステムの電源がオ
ンされた後、システムが起動される前にメモリＩＤを読
み込む必要があるため、本図２に示すバス切り替え装置
を持つものとする。

【００７０】図３は、図１に示したメモリモジュール１
１，３１にメモリＩＤをマイコン９及びシステムコント
ローラ２が読み込む場合のデータ送出のタイミング例を
示すタイミングチャートである。

【００７１】図において、６０はクロックで、図２に示
したクロックライン４０上のクロックＳＬＯＴ１＿ＣＬ
Ｋ及び図２に示したクロックライン５０上のクロックＳ
ＬＯＴ２＿ＣＬＫに対応する。

【００７２】６１は双方向入出力ラインで、双方向ライ
ン４１上の双方向データＳＬＯＴ１＿ＳＤＡ及び双方向
ライン５１上の双方向データＳＬＯＴ２＿ＳＤＡに対応
する。

【００７３】なお、クロック６０はシステムコントロー
ラ２やマイコン９であるコントローラ側から出力され、
タイミング６２の間でアドレス設定がコントローラより
なされた後、タイミング６３のように１バイト単位でメ
モリモジュールのメモリＩＤ記憶装置よりデータが送出
される。

【００７４】図４は、図１に示したメモリモジュール上
に備えられたメモリＩＤ記憶装置１１Ａ，３１Ａに記憶
されたメモリＩＤの情報の記憶状態を示した図である。

【００７５】図４において、７０は「０」番地に記憶さ
れたメモリＩＤ記憶用メモリの容量であり、７１は
「１」番地に記憶されたメモリモジュールに使用されて
いるメモリの種類を示した値であり、７２は「２」番地
に記憶されたメモリモジュールの使用電源電圧を示した
値であり、７３は「３」番地に記憶された動作クロック
の最高用波数を示した値であり、３番地以降もアクセス
タイム等のデータが格納されている。

【００７６】図５は、図１に示したメモリ制御装置の要
部詳細を説明する回路ブロック図であり、図１と同一の
ものには同一の符号を付してあり、本実施形態における
メモリモジュールに対する動作用クロックの供給方法
と、前記クロックの周波数の設定方法の構成に対応す
る。

【００７７】図５において、８はクロックドライバで、
クロックジェネレータ６からメモリモジュール用に供給
されたクロック３３を、メモリモジュール１１またはメ
モリモジュール３１に供給するために分配する機能を持
ち、本実施形態において用いるクロックドライバ８はク
ロックジェネレータ６から入力されるクロック３３とク
ロック出力２５の遅延時間がほとんど「０」ｎｓ（ナノ
セカンド）に近いものを使用するものとする。

【００７８】１４は信号線で、マイコン９より出力され
たクロックドライバ８を省電力モードであるＳＬＥＥＰ
モードにするかどうかをコントロールするための制御信
号ＣＫＭ＿ＳＬＥＥＰ＿ＥＮ＊が転送される。この信号
線１４が“０”の状態、つまりクロックドライバ８がＳ
ＬＥＥＰモードの場合は、クロック出力２５の供給を止
めて内部回路を停止させるため、ほとんど電力を消費せ
ずに済む機能を有するものとする。

【００７９】また、クロックジェネレータ６の出力クロ
ックの周波数はスイッチ７により後述するように設定す
る構成となっている。

【００８０】スイッチ７は、使用者がシステム本体の電
源をオンする以前にＣＰＵ１が必要としている動作クロ
ックの周波数に設定するためのスイッチ部であり、スイ
ッチ（ＳＥＬ＿ＳＷ０）８０，スイッチ（ＳＥＬ＿ＳＷ
１）８１，スイッチ（ＳＥＬ＿ＳＷ２）８２と各スイッ
チの出力信号をＰｕｌｌ−ｕｐするための抵抗器Ｒ８
０、Ｒ８１、Ｒ８２から構成されている。

【００８１】通常、クロックジェネレータ６は、周波数
設定用ピンである８３のＳＥＬ０、８４のＳＥＬ１、８
５のＳＥＬ２の各ピンが“０”か“１”のどの状態にな
っているかで、ＣＰＵ１やメモリモジュールに供給する
動作クロックの周波数を設定する。

【００８２】本実施形態では、この様な機能を持ったク
ロックジェネレータ６を使用した場合について、マイコ
ン９からも出力クロックの周波数を再設定可能とするた
めの構成を備えている。

【００８３】Ｑ８０〜Ｑ８２はバッファ回路で、それぞ
れスイッチＳＥＬ＿ＳＷ０，ＳＥＬ＿ＳＷ１，ＳＥＬ＿
ＳＷ２の出力端子に接続され、バッファの出力のオン・
オフはマイコン９の出力信号（ＣＫＭ＿ＳＥＬ＿ＥＮ＊
信号）８９によって制御される。

【００８４】また、マイコン９は、入出力ピンに接続さ
れた信号ライン８６を介してセレクト信号（ＣＫＭ＿Ｓ
ＥＬ０）をバッファ回路Ｑ８２からの信号ライン８５上
に出力し、入出力ピンに接続された信号ライン８７を介
してセレクト信号（ＣＫＭ＿ＳＥＬ１）をバッファ回路
Ｑ８１からの信号ライン８４上に出力し、入出力ピンに
接続された信号ライン８８を介してセレクト信号（ＣＫ
Ｍ＿ＳＥＬ２）をバッファ回路Ｑ８０からの信号ライン
８３上に出力する。

【００８５】なお、クロックジェネレータ６の端子（設
定ピン）ＳＥＬ０，ＳＥＬ１，ＳＥＬ２と、バッファ回
路Ｑ８０，Ｑ８１，Ｑ８２の各出力端子とは互いに接続
されている。

【００８６】Ｒ８３〜Ｒ８５は信号ラインＣＫＭ＿ＳＥ
Ｌ０，ＣＫＭ＿ＳＥＬ１，ＣＫＭ＿ＳＥＬ２をＰｕｌｌ
−ｕｐするための抵抗器である。

【００８７】上記構成を備えることにより、マイコン９
は、システムの電源がオンされた後、信号ラインＣＫＭ
＿ＳＥＬ０，ＣＫＭ＿ＳＥＬ１、ＣＫＭ＿ＳＥＬ２に接
続されたピンを入力モードに設定すると同時に、ＣＫＭ
＿ＳＥＬ＿ＥＮ＊信号８９を“０”にしてバッファ回路
Ｑ８０，Ｑ８１，Ｑ８２をオンにする。

【００８８】これにより、システム上に備えられている
スイッチ７の状態を読み込むことが可能であり、この読
み込まれた設定値からクロックジェネレータ６のＣＰＵ
１やメモリモジュールに供給されるクロックの周波数が
適正かどうかをマイコン９が判断でき、この際、もし、
前記供給クロックの周波数が適正でないものと判断され
た場合には、マイコン９はＣＫＭ＿ＳＥＬ＿ＥＮ＊信号
８９を“１”にしてバッファ回路Ｑ８０，Ｑ８１，Ｑ８
２をオフすることにより各信号ラインＣＫＭ＿ＳＥＬ
０，ＣＫＭ＿ＳＥＬ１，ＣＫＭ＿ＳＥＬ２に接続された
ピンを出力モードに変え、適正なクロックの周波数にな
るように設定を行う。

【００８９】図６は、図５に示したスイッチ７による設
定に基づくクロックジェネレータ６から供給されるクロ
ック周波数の関係を説明する図であり、（Ａ）は入力モ
ードに対応し、（Ｂ）は出力モードに対応する。なお、
図５と同一のものには同一の符号を付してある。

【００９０】図に示すように、本実施形態におけるクロ
ックジェネレータ６は出力クロック周波数の設定ピンＳ
ＥＬ０，ＳＥＬ１，ＳＥＬ２の状態により、出力クロッ
クを６０ＭＨｚから２００ＭＨｚまでの周波数を任意に
設定可能に構成されている。

【００９１】また、システム本体の電源がオンされてク
ロックジェネレータ６に電源が供給された後でも、設定
ピンＳＥＬ０、ＳＥＬ１，ＳＥＬ２の状態が変われば、
出力するクロックの周波数を変化させることができるよ
うに構成されている。

【００９２】図７は、図１に示したマイコン９とシステ
ム本体のリセット信号との構成を説明する回路ブロック
図である。

【００９３】図において、９０は信号ライン（ＣＫＭ＿
ＲＥＳＥＴ）で、マイコン９のリセット入力ピンに接続
され、“ｌ”の状態でリセット状態となり、“０”の状
態で非リセット状態となり、マイコン９は内部ＲＯＭに
記憶されたプログラムに従って動作を行う。

【００９４】Ｘ９０は水晶発振子であり、マイコン９に
接続され、動作用クロックを生成する。Ｒ９０は抵抗器
で、信号ライン（ＣＫＭ＿ＲＥＳＥＴ）をＰｕｌｌ−ｕ
ｐする。Ｑ９０はボルテージディテクタであり、入力さ
れた信号を監視して、入力信号の電圧が所定の値に達す
ると出力を“０”にする。なお、本実施形態では、入力
信号の電圧が所定の値に達すると出力を“０”にする機
能を利用して、リセット信号を生成するために使用して
いる。

【００９５】９１はリセット信号（ＳＹＳＴＥＭ＿ＲＥ
ＳＥＴ）であり、コンピュータシステム本体のマイコン
９以外のデバイスであるＣＰＵ１やシステムコントロー
ラ２に供給される。このシステム本体用リセット信号Ｓ
ＹＳＴＥＭ＿ＲＥＳＥＴも、“１”の状態でリセット状
態となり、“０”の状態で非リセット状態となリシステ
ム本体は動作を開始する。

【００９６】９２は信号ラインであり、クロック制御兼
キーボード制御用マイコン９から制御信号ＲＳＴ＿ＥＮ
＊が出力される。Ｑ９１はボルテージディテクタであ
り、システム本体のリセット信号ＳＹＳＴＥＨ＿ＲＥＳ
ＥＴを生成するものであり、ボルテージディテクタＱ９
０と同じ機能を有する。

【００９７】Ｑ９２はＦＥＴスイッチであり、信号ライ
ン９２上の制御信号ＲＳＴ＿ＥＮ＊の状態によってオン
・オフされ、例えば制御信号ＲＳＴ＿ＥＮ＊が“１”の
場合、ＦＥＴスイッチＱ９２はオフとなり、“０”の場
合、ＦＥＴスイッチＱ９２はオンとなる。Ｒ９１は抵抗
器で、前記制御信号ＲＳＴ＿ＥＮ＊をＰｕｌｌ−ｕｐす
る。Ｒ９２は抵抗器で、リセット信号ＳＹＳＴＭ＿ＲＥ
ＳＥＴをＰｕｌｌ−ｕｐする。

【００９８】本実施形態において、リセット信号を上述
の様な制御をすることにより、システム本体が起動する
以前にマイコン２がメモリモジュール１１およびメモリ
モジュール３１のメモリＩＤを読み込み、その値に基づ
いてメモリモジュールに対して供給されるクロックを最
適にした後に、システム本体を起動させることが可能と
なる。

【００９９】以下、図８および図９に示すフローチャー
トを参照して、マイコン９のクロック制御動作について
説明する。

【０１００】図８，図９は、本発明に係るメモリ制御装
置におけるメモリアクセス制御手順の一例を示すフロー
チャートである。なお、（１）〜（１６）は各ステップ
を示す。

【０１０１】まず、ステップ（１）でクロック制御に関
する処理が開始され、ステップ（２）で各制御線等に接
続された各ピンの初期設定を行う。なお、該初期設定に
より、制御信号ＲＳＴ＿ＥＮ＊を“１”にしてシステム
本体がリセット状態、つまり起動しないようにし、出力
信号ＣＫＭ＿ＳＥＬ＿ＥＮ＊を“０”に、ＣＫＭ＿ＳＥ
Ｌ０，ＣＫＭ＿ＳＥＬ１，ＣＫＭ＿ＳＥＬ２に接続され
た各ピンを入力モードにしてスイッチ７の設定が有効に
なるようにし、ＣＫＭ＿ＳＬＥＥＰ＿ＥＮ＊を“１”に
してクロックドライバ８を通常動作モードにする。

【０１０２】次に、ステップ（３）で、シリアル通信用
のクロックラインＣＫＭ＿ＣＬＫと双方向入出力ライン
ＣＫＭ＿ＳＤＡを用い、更に、制御ラインＣＫＭ＿ＳＬ
ＯＴ１＿ＥＮ＊と制御ラインＣＫＭ＿ＳＬＯＴ２＿ＥＮ
＊を使用することにより、メモリモジュール用スロット
１２に接続されたメモリモジュール１１とメモリモジュ
ール用スロット３２に接続されたメモリモジュール３１
の各々のメモリＩＤを読み込む。

【０１０３】次に、ステップ（４）において、メモリモ
ジュール１１に使用されているメモリの種類の判別を行
い、ＥＤＯ−ＤＲＡＭやＦＰＭ−ＤＲＡＭの場合には、
動作クロックが必要でないものとして、ステップ（５）
に進み、ＳＤＲＡＭのような動作クロックが必要なもの
である場合は、ステップ（８）以降に進む。

【０１０４】なお、本実施形態においては、システムコ
ントローラ２の機能的制約のため、メモリモジュール１
１とメモリモジュール３２に使用されているメモリの種
類は同じものでなければならいものとする。

【０１０５】次に、ステップ（５）において、接続され
ているメモリモジュールは動作クロックを必要としない
種類のＤＲＡＭＣｈｉｐを搭載していると判断して、
図５に示した制御信号ＣＫＭ＿ＳＬＥＥＰ＿ＥＮ＊を
“０”にしてクロックドライバ８をＳＬＥＥＰモードに
する。

【０１０６】これにより、メモリモジュール１１，３１
に対して、クロックの出力を停止させ、なおかつクロッ
クドライバ８の消費する電力を低く抑えることができ
る。

【０１０７】そして、ステップ（６）において、図７に
示した制御信号ＲＳＴ＿ＥＮ＊を“０”にしてシステム
をリセット状態から、システム本体の起動を行い、ステ
ップ（７）で、本発明におけるマイコン９におけるクロ
ック制御部に関する動作を終了する。

【０１０８】一方、ステップ（４）において、メモリモ
ジュール１１に使用されているメモリの種類の判別を行
って、ＳＤＲＡＭのような動作クロックが必要なもので
ある場合は、ステップ（８）に進み、メモリモジュール
１１とメモリモジュール３１における各々のメモリＩＤ
から読み出した最高速度の動作クロック用周波数値を比
較し、メモリモジュール１１とメモリモジュール３１の
最高動作クロック周波数が同じか、又はメモリモジュー
ル１１の最高動作クロック周波数値が低いと判定した場
合はステップ（９）に進み、メモリモジュール３１の最
高動作クロック周波数値が低いと判定した場合は、ステ
ップ（１０）に進み、メモリモジュール３１の最高速度
動作クロック周波数値を記憶レジスタＭＦに格納して、
ステップ（１１）以降へ進む。

【０１０９】次に、ステップ（９）で、メモリモジュー
ル１１の最高速度動作クロック周波数値を記憶レジスタ
ＭＦに格納する。

【０１１０】次に、ステップ（１１）において、システ
ム本体上に備えられたスイッチ７の状態を読み込み、ス
テップ（１２）において、スイッチ７の状態から、クロ
ックジェネレータ６がＣＰＵ１やメモリモジュールに対
して供給しているクロックの周波数値を割り出して記憶
レジスタＳＦに格納する。

【０１１１】次に、ステップ（１３）において、ステッ
プ（９）、またはステップ（１０）においてメモリモジ
ュールの最高速度動作クロック周波数値が記憶された記
憶レジスタＭＦの内容とスイッチ７により設定されたク
ロックジェネレータ６がＣＰＵ１やメモリモジュールに
対して供給しているクロックの周波数値が記憶された記
憶レジスタＳＦの内容とを比較し、ＭＦ≧ＳＦの場合、
つまり、クロックジェネレータ６から供給されている動
作クロックの周波数がメモリモジュールの最高速度動作
クロック周波数よりも低いと判定した場合、または同じ
場合には、メモリモジュールは正常動作するものとし
て、ステップ（６）に戻る。

【０１１２】一方、ステップ（１３）において、ＭＦ＜
ＳＦの場合、つまり、クロックジェネレータ６から供給
されている動作クロックの周波数がメモリモジュールの
最高速度動作クロック周波数よりも高いと判定した場合
は、メモリモジュールが正常な動作を保証されないもの
として、クロックジェネレータ６が供給する動作クロッ
クの周波数を低くするために、ステップ（１４）に進
み、スイッチ７の設定を無効にするように、マイコン９
からの出力信号ＣＫＭ＿ＳＥＬ＿ＥＮ＊を“１”に設定
する。

【０１１３】次に、ステップ（１５）において、信号ラ
インＣＫＭ＿ＳＥＬ０，ＣＫＭ＿ＳＥＬ１，ＣＫＭ＿Ｓ
ＥＬ２を入力モードから出力モードにして、各信号ライ
ンを図６の（Ｂ）に示したテーブルに基づいて、クロッ
クジェネレータ６のＣＰＵ１やメモリモジュールに供給
する動作クロックの周波数がＭＦと同じか、あるいはＭ
Ｆ＞ＳＦになるように設定する。

【０１１４】次に、ステップ（１６）において、クロッ
クジェネレータ６から供給されるクロックが周波数変更
による不安定状態が収まるまで、ｎ秒間の待機（Ｗａｉ
ｔ）を行い、ステップ（６）に戻る。

【０１１５】このように、図８、図９に示したフローチ
ャートに従ったプログラムをマイコン９内に備わったＲ
ＯＭに格納し、動作することにより、本発明のクロック
制御方法を実現させることができる。

【０１１６】上記実施形態によれば、メモリモジュール
に動作クロックを供給しているクロックジェネレータ
や、或いはクロックジェネレータからクロックを供給さ
れ、メモリモジュール供給用に分配を行うクロックドラ
イバの動作による消費電力を抑えることができるととも
に、システムが起動する以前に不必要なクロックをシス
テムの基板上にあるクロックラインに流さないことによ
り、クロックラインよりの放射ノイズを無くすことがで
き、システムの安定的な動作を得ることが可能になる。

【０１１７】また、ＣＰＵに供給されるクロックと同じ
周波数のメモリモジュールに供給されるクロックが、メ
モリモジュールの動作可能な周波数よりも高くなってし
まっている場合には、システムが起動する以前に、供給
する動作クロックの周波数を前記ＩＤ記憶メモリより読
み出した最高周波数になるように、前記マイコンが新た
に設定を行うことにより、システムの安定した動作を得
られ、なおかつ、システムの起動ができなくなることも
防ぐことができる。

【０１１８】以下、図１０に示すメモリマップを参照し
て本発明に係るメモリ制御装置で読み出し可能なデータ
処理プログラムの構成について説明する。

【０１１９】図１０は、本発明に係るメモリ制御装置で
読み出し可能な各種データ処理プログラムを格納する記
憶媒体のメモリマップを説明する図である。

【０１２０】なお、特に図示しないが、記憶媒体に記憶
されるプログラム群を管理する情報、例えばバージョン
情報，作成者等も記憶され、かつ、プログラム読み出し
側のＯＳ等に依存する情報、例えばプログラムを識別表
示するアイコン等も記憶される場合もある。

【０１２１】さらに、各種プログラムに従属するデータ
も上記ディレクトリに管理されている。また、各種プロ
グラムをコンピュータにインストールするためのプログ
ラムや、インストールするプログラムが圧縮されている
場合に、解凍するプログラム等も記憶される場合もあ
る。

【０１２２】本実施形態における図８，図９に示す機能
が外部からインストールされるプログラムによって、ホ
ストコンピュータにより遂行されていてもよい。そし
て、その場合、ＣＤ−ＲＯＭやフラッシュメモリやＦＤ
等の記憶媒体により、あるいはネットワークを介して外
部の記憶媒体から、プログラムを含む情報群を出力装置
に供給される場合でも本発明は適用されるものである。

【０１２３】以上のように、前述した実施形態の機能を
実現するソフトウエアのプログラムコードを記録した記
憶媒体を、システムあるいは装置に供給し、そのシステ
ムあるいは装置のコンピュータ（またはＣＰＵやＭＰ
Ｕ）が記憶媒体に格納されたプログラムコードを読出し
実行することによっても、本発明の目的が達成されるこ
とは言うまでもない。

【０１２４】この場合、記憶媒体から読み出されたプロ
グラムコード自体が本発明の新規な機能を実現すること
になり、そのプログラムコードを記憶した記憶媒体は本
発明を構成することになる。

【０１２５】プログラムコードを供給するための記憶媒
体としては、例えば、フロッピーディスク，ハードディ
スク，光ディスク，光磁気ディスク，ＣＤ−ＲＯＭ，Ｃ
Ｄ−Ｒ，磁気テープ，不揮発性のメモリカード，ＲＯ
Ｍ，ＥＥＰＲＯＭ等を用いることができる。

【０１２６】また、コンピュータが読み出したプログラ
ムコードを実行することにより、前述した実施形態の機
能が実現されるだけでなく、そのプログラムコードの指
示に基づき、コンピュータ上で稼働しているＯＳ（オペ
レーティングシステム）等が実際の処理の一部または全
部を行い、その処理によって前述した実施形態の機能が
実現される場合も含まれることは言うまでもない。

【０１２７】さらに、記憶媒体から読み出されたプログ
ラムコードが、コンピュータに挿入された機能拡張ボー
ドやコンピュータに接続された機能拡張ユニットに備わ
るメモリに書き込まれた後、そのプログラムコードの指
示に基づき、その機能拡張ボードや機能拡張ユニットに
備わるＣＰＵ等が実際の処理の一部または全部を行い、
その処理によって前述した実施形態の機能が実現される
場合も含まれることは言うまでもない。

【０１２８】

【発明の効果】以上説明したように、本発明に係る第１
の発明によれば、所定の識別情報を記憶可能なＩＤ記憶
部とデータが読み書き可能なデータ記憶部とを有する複
数のメモリモジュールを装着可能なスロットを備えるデ
ータ処理装置のメモリアクセスをシステムクロックに基
づいて制御するメモリ制御装置であって、入力されるデ
ータに基づいて複数の異なる周波数のシステムクロック
を生成可能なクロック源と、電源供給後、データ処理を
実行する制御部に対する前記システムクロックを供給す
る前に、前記ＩＤ記憶部より前記所定の識別情報を読み
出して前記メモリモジュールの種別を判定する第１の判
定手段と、前記第１の判定手段による種別判定結果に基
づいて各メモリモジュールに対する前記システムクロッ
クの供給または停止を制御するクロック制御手段とを有
するので、複数のメモリスロットに対して装着されたメ
モリモジュールがシステムクロックの供給を必要としな
いメモリである場合には、各メモリモジュールに対する
システムクロックの供給を確実に停止して、消費電力を
節減できるとともに、回路パターン内からの放射ノイズ
の発生を抑えて、システムの動作を安定化させることが
できる。

【０１２９】第２の発明によれば、前記所定の識別情報
は、メモリの種別を示す種別情報，動作クロックの最大
周波数値，メモリのアクセスタイム情報を含むので、複
数のメモリスロットに対して装着されたメモリモジュー
ルの種別や動作クロックの最大周波数やアクセスタイム
を認識して、装着されたメモリモジュールに対して柔軟
に適応するメモリアクセス環境を自在に設定することが
できる。

【０１３０】第３の発明によれば、前記第１の判定手段
は、前記所定の識別情報中のメモリの種別を示す種別情
報から前記複数のメモリモジュールが共にシステムクロ
ックの供給を受けて動作するメモリタイプかどうかを判
定するので、複数のメモリスロットに対して装着された
メモリモジュールがシステムクロックの供給を必要とし
ないメモリであるかどうかを確実に判定して、当該メモ
リモジュールに適応するメモリアクセス制御を行うこと
ができる。

【０１３１】第４の発明によれば、前記クロック制御手
段は、前記複数のメモリモジュールに対する前記システ
ムクロックの供給を停止した後、前記制御部に対するシ
ステムクロックの供給を開始してシステムを起動させる
ので、システムが起動する以前に不必要なシステムクロ
ックをシステムの基板上にあるクロックラインに出力さ
れてしまうことを阻止でき、クロックラインよりの放射
ノイズを無くすことができる。

【０１３２】第５の発明によれば、前記第１の判定手段
により前記所定の識別情報中のメモリの種別を示す種別
情報から前記複数のメモリモジュールが共にシステムク
ロックの供給を受けて動作するメモリタイプであると判
定された場合に、前記所定の識別情報中の動作クロック
の最大周波数値をそれぞれ比較して各メモリモジュール
を正常動作可能な動作クロックの最大周波数値を決定す
る決定手段と、データ処理を実行する前記制御部に対し
て供給すべき前記システムクロックの周波数値を設定す
る設定手段と、前記設定手段により設定された周波数値
と前記決定手段により決定された前記最大周波数値とを
比較して正常動作可能かどうかを判定する第２の判定手
段と、前記第２の判定手段による判定結果に基づいて、
前記クロック源から供給すべきシステムクロックの周波
数を決定するデータを前記クロック源に出力するシステ
ムクロック制御手段とを有するので、複数のメモリスロ
ットに装着された各メモリモジュールの動作可能な最大
周波数が異なる場合でも、それぞれが安定動作可能であ
って、かつ、複数のメモリスロットにとって最高周波数
で動作可能なシステムクロックの周波数を決定すること
ができる。

【０１３３】第６の発明によれば、前記システムクロッ
ク制御手段は、前記第２の判定手段により正常動作可能
と判定された場合に、前記設定手段により設定された周
波数値を示すデータを前記クロック源に出力し、前記第
２の判定手段により正常動作可能でないと判定された場
合に、前記決定手段により決定された前記最大周波数値
を示すデータを前記クロック源に出力するので、複数の
メモリスロットに装着された各メモリモジュールの動作
可能な最大周波数が異なる場合でも、それぞれが安定動
作可能であって、かつ、複数のメモリスロットにとって
最高周波数で動作可能なシステムクロックの周波数を決
定でき、動作クロック環境が異なる複数のメモリモジュ
ールに適応する最大周波数でメモリアクセスを行うこと
ができる。

【０１３４】第７の発明によれば、前記システムクロッ
ク制御手段は、前記第２の判定手段により正常動作可能
でないと判定された場合に、前記設定手段により設定さ
れた周波数値を無効化するので、誤動作を引き起こすよ
うな動作クロックの設定がなされていることを判別し
て、安定動作する動作クロックを自在に設定することが
できる。

【０１３５】第８の発明によれば、前記クロック制御手
段は、前記複数のメモリモジュールに対する前記システ
ムクロックの供給を停止した後、且つ、前記クロック源
からの新規システムクロックが安定した後、前記制御部
に対するシステムクロックの供給を開始してシステムを
起動させるので、複数のメモリスロットに装着された各
メモリモジュールの動作可能な最大周波数が異なる場合
でも、それぞれが安定動作可能であって、かつ、複数の
メモリスロットにとって最高周波数で動作可能なシステ
ムクロックの周波数を決定した後、安定化したシステム
クロックに基づきシステム動作を起動させることがで
き、システムクロックが不安定なままシステム動作を開
始して、システムの起動不能となる事態を確実に回避す
ることができる。

【０１３６】第９，第１７の発明によれば、所定の識別
情報を記憶可能なＩＤ記憶部とデータが読み書き可能な
データ記憶部とを有する複数のメモリモジュールを装着
可能なスロットを備えるデータ処理装置のメモリアクセ
スをシステムクロックに基づいて制御するメモリ制御方
法であって、あるいは所定の識別情報を記憶可能なＩＤ
記憶部とデータが読み書き可能なデータ記憶部とを有す
る複数のメモリモジュールを装着可能なスロットを備え
るデータ処理装置をシステムクロックに基づいて制御す
るコンピュータが読み出し可能なプログラムを格納した
記憶媒体であって、電源供給後、入力されるデータに基
づいて複数の異なる周波数のシステムクロックを生成可
能なクロック源からデータ処理を実行する制御部に対す
る前記システムクロックを供給する前に、前記ＩＤ記憶
部より前記所定の識別情報を読み出して前記メモリモジ
ュールの種別を判定する第１の判定工程と、前記第１の
判定工程による種別判定結果に基づいて各メモリモジュ
ールに対する前記システムクロックの供給または停止を
制御するクロック供停工程とを有するので、複数のメモ
リスロットに対して装着されたメモリモジュールがシス
テムクロックの供給を必要としないメモリである場合に
は、各メモリモジュールに対するシステムクロックの供
給を確実に停止して、消費電力を節減できるとともに、
回路パターン内からの放射ノイズの発生を抑えて、シス
テムの動作を安定化させることができる。

【０１３７】第１０，第１８の発明によれば、前記所定
の識別情報は、メモリの種別を示す種別情報，動作クロ
ックの最大周波数値，メモリのアクセスタイム情報を含
むので、複数のメモリスロットに対して装着されたメモ
リモジュールの種別や動作クロックの最大周波数やアク
セスタイムを認識して、装着されたメモリモジュールに
対して柔軟に適応するメモリアクセス環境を自在に設定
することができる。

【０１３８】第１１，第１９の発明によれば、前記第１
の判定工程は、前記所定の識別情報中のメモリの種別を
示す種別情報から前記複数のメモリモジュールが共にシ
ステムクロックの供給を受けて動作するメモリタイプか
どうかを判定するので、複数のメモリスロットに対して
装着されたメモリモジュールがシステムクロックの供給
を必要としないメモリであるかどうかを確実に判定し
て、当該メモリモジュールに適応するメモリアクセス制
御を行うことができる。

【０１３９】第１２，第２０の発明によれば、前記クロ
ック供停工程は、前記複数のメモリモジュールに対する
前記システムクロックの供給を停止した後、前記制御部
に対するシステムクロックの供給を開始してシステムを
起動させるので、システムが起動する以前に不必要なシ
ステムクロックをシステムの基板上にあるクロックライ
ンに出力されてしまうことを阻止でき、クロックライン
よりの放射ノイズを無くすことができる。

【０１４０】第１３，第２１の発明によれば、前記第１
の判定工程により前記所定の識別情報中のメモリの種別
を示す種別情報から前記複数のメモリモジュールが共に
システムクロックの供給を受けて動作するメモリタイプ
であると判定された場合に、前記所定の識別情報中の動
作クロックの最大周波数値をそれぞれ比較して各メモリ
モジュールを正常動作可能な動作クロックの最大周波数
値を決定する決定工程と、データ処理を実行する前記制
御部に対して供給すべき前記システムクロックの周波数
値を設定する設定工程と、前記設定工程により設定され
た周波数値と前記決定工程により決定された前記最大周
波数値とを比較して正常動作可能かどうかを判定する第
２の判定工程と、前記第２の判定工程による判定結果に
基づいて、前記クロック源から供給すべきシステムクロ
ックの周波数を決定するデータを前記クロック源に出力
する出力工程とを有するので、複数のメモリスロットに
装着された各メモリモジュールの動作可能な最大周波数
が異なる場合でも、それぞれが安定動作可能であって、
かつ、複数のメモリスロットにとって最高周波数で動作
可能なシステムクロックの周波数を決定することができ
る。

【０１４１】第１４，第２２の発明によれば、前記出力
工程は、前記第２の判定工程により正常動作可能と判定
された場合に、前記設定工程により設定された周波数値
を示すデータを前記クロック源に出力し、前記第２の判
定工程により正常動作可能でないと判定された場合に、
前記決定工程により決定された前記最大周波数値を示す
データを前記クロック源に出力するので、複数のメモリ
スロットに装着された各メモリモジュールの動作可能な
最大周波数が異なる場合でも、それぞれが安定動作可能
であって、かつ、複数のメモリスロットにとって最高周
波数で動作可能なシステムクロックの周波数を決定で
き、動作クロック環境が異なる複数のメモリモジュール
に適応する最大周波数でメモリアクセスを行うことがで
きる。

【０１４２】第１５，第２３の発明によれば、前記出力
工程は、前記第２の判定工程により正常動作可能でない
と判定された場合に、前記設定工程により設定された周
波数値を無効化するので、誤動作を引き起こすような動
作クロックの設定がなされていることを判別して、安定
動作する動作クロックを自在に設定することができる。

【０１４３】第１６，第２４の発明によれば、本発明
に係る第１６の発明は、前記クロック供停工程は、前記
複数のメモリモジュールに対する前記システムクロック
の供給を停止した後、且つ、前記クロック源からの新規
システムクロックが安定した後、前記制御部に対するシ
ステムクロックの供給を開始してシステムを起動させる
ので、複数のメモリスロットに装着された各メモリモジ
ュールの動作可能な最大周波数が異なる場合でも、それ
ぞれが安定動作可能であって、かつ、複数のメモリスロ
ットにとって最高周波数で動作可能なシステムクロック
の周波数を決定した後、安定化したシステムクロックに
基づきシステム動作を起動させることができ、システム
クロックが不安定なままシステム動作を開始して、シス
テムの起動不能となる事態を確実に回避することができ
る。

【０１４４】従って、メモリスロットに装着されるメモ
リモジュールの動作環境に自在に適応してメモリアクセ
ス環境を構築することができ、また、メモリモジュール
に対する無駄なシステムクロックの供給を停止して、消
費電力の損失を低減でき、さらに、メモリモジュールへ
のシステムクロック供給による放射ノイズを低減でき、
また、動作環境の異なるメモリモジュールによる動作不
良の発生を防止して、常に最高速で安定化したメモリア
クセスとシステム動作とを共存できるメモリ環境を自在
に構築することができる等の効果を奏する。

【図面の簡単な説明】

【図１】本発明の一実施形態を示すメモリ制御装置の構
成を説明するブロック図である。

【図２】図１に示したマイコンがメモリＩＤを読み込む
ためのバスラインの構成を示す図である。

【図３】図１に示したメモリモジュールにメモリＩＤを
マイコン及びシステムコントローラメモリが読み込む場
合のデータ送出のタイミング例を示すタイミングチャー
トである。

【図４】図１に示したメモリモジュール上に備えられた
メモリＩＤ記憶装置に記憶されたメモリＩＤの情報の記
憶状態を示した図である。

【図５】図１に示したメモリ制御装置の要部詳細を説明
する回路ブロック図である。

【図６】図５に示したクロック周波数設定用スイッチに
よる設定に基づくクロックジェネレータから供給される
クロック周波数の関係を説明する図である。

【図７】図１に示したクロック制御兼キーボード制御用
マイコンとシステム本体のリセット信号との構成を説明
する回路ブロック図である。

【図８】本発明に係るメモリ制御装置におけるメモリア
クセス制御手順の一例を示すフローチャートである。

【図９】本発明に係るメモリ制御装置におけるメモリア
クセス制御手順の一例を示すフローチャートである。

【図１０】本発明に係るメモリ制御装置で読み出し可能
な各種データ処理プログラムを格納する記憶媒体のメモ
リマップを説明する図である。

【符号の説明】

ｌＣＰＵ２システムコントローラ３ＰＣＩ−ＩＳＡブリッジコントローラ４ＣＰＵバス５ＰＣＩバス６クロックジェネレータ７クロック周波数設定用スイッチ８クロックドライバ９クロック制御兼キーボード制御用マイコン１０メモリ部１１メモリモジュール１２メモリモジュール用スロット１３メモリバス１４クロックドライバの省電力モード制御ライン１５メモリＩＤ用バス１６クロック周波数設定制御ライン１７ディスプレイコントローラ１８補助記憶装置１９電源部２０電源スイッチ２１電源回路２２専用のバスライン２３ＩＳＡバス２５メモリモジュール用クロック２６コンピュータンステム本体２７ＣＰＵ用クロック２８システムコントローラ用クロック２９ＰＣＩ−ＩＳＡブリッジコントローラ用クロック３０ＡＣ用コンセント３１メモリモジュール３２メモリモジュール用スロット３３クロックドライバ用クロック

Claims

【特許請求の範囲】

【請求項１】所定の識別情報を記憶可能なＩＤ記憶部
とデータが読み書き可能なデータ記憶部とを有する複数
のメモリモジュールを装着可能なスロットを備えるデー
タ処理装置のメモリアクセスをシステムクロックに基づ
いて制御するメモリ制御装置であって、入力されるデータに基づいて複数の異なる周波数のシス
テムクロックを生成可能なクロック源と、電源供給後、データ処理を実行する制御部に対する前記
システムクロックを供給する前に、前記ＩＤ記憶部より
前記所定の識別情報を読み出して前記メモリモジュール
の種別を判定する第１の判定手段と、前記第１の判定手段による種別判定結果に基づいて各メ
モリモジュールに対する前記システムクロックの供給ま
たは停止を制御するクロック制御手段と、を有すること
を特徴とするメモリ制御装置。
【請求項２】前記所定の識別情報は、メモリの種別を
示す種別情報，動作クロックの最大周波数値，メモリの
アクセスタイム情報を含むことを特徴とする請求項１記
載のメモリ制御装置。
【請求項３】前記第１の判定手段は、前記所定の識別
情報中のメモリの種別を示す種別情報から前記複数のメ
モリモジュールが共にシステムクロックの供給を受けて
動作するメモリタイプかどうかを判定することを特徴と
する請求項１記載のメモリ制御装置。
【請求項４】前記クロック制御手段は、前記複数のメ
モリモジュールに対する前記システムクロックの供給を
停止した後、前記制御部に対するシステムクロックの供
給を開始してシステムを起動させることを特徴とする請
求項１記載のメモリ制御装置。
【請求項５】前記第１の判定手段により前記所定の識
別情報中のメモリの種別を示す種別情報から前記複数の
メモリモジュールが共にシステムクロックの供給を受け
て動作するメモリタイプであると判定された場合に、前
記所定の識別情報中の動作クロックの最大周波数値をそ
れぞれ比較して各メモリモジュールを正常動作可能な動
作クロックの最大周波数値を決定する決定手段と、データ処理を実行する前記制御部に対して供給すべき前
記システムクロックの周波数値を設定する設定手段と、前記設定手段により設定された周波数値と前記決定手段
により決定された前記最大周波数値とを比較して正常動
作可能かどうかを判定する第２の判定手段と、前記第２の判定手段による判定結果に基づいて、前記ク
ロック源から供給すべきシステムクロックの周波数を決
定するデータを前記クロック源に出力するシステムクロ
ック制御手段と、を有することを特徴とする請求項１記
載のメモリ制御装置。
【請求項６】前記システムクロック制御手段は、前記
第２の判定手段により正常動作可能と判定された場合
に、前記設定手段により設定された周波数値を示すデー
タを前記クロック源に出力し、前記第２の判定手段によ
り正常動作可能でないと判定された場合に、前記決定手
段により決定された前記最大周波数値を示すデータを前
記クロック源に出力することを特徴とする請求項５記載
のメモリ制御装置。
【請求項７】前記システムクロック制御手段は、前記
第２の判定手段により正常動作可能でないと判定された
場合に、前記設定手段により設定された周波数値を無効
化することを特徴とする請求項５記載のメモリ制御装
置。
【請求項８】前記クロック制御手段は、前記複数のメ
モリモジュールに対する前記システムクロックの供給を
停止した後、且つ、前記クロック源からの新規システム
クロックが安定した後、前記制御部に対するシステムク
ロックの供給を開始してシステムを起動させることを特
徴とする請求項６記載のメモリ制御装置。
【請求項９】所定の識別情報を記憶可能なＩＤ記憶部
とデータが読み書き可能なデータ記憶部とを有する複数
のメモリモジュールを装着可能なスロットを備えるデー
タ処理装置のメモリアクセスをシステムクロックに基づ
いて制御するメモリ制御方法であって、電源供給後、入力されるデータに基づいて複数の異なる
周波数のシステムクロックを生成可能なクロック源から
データ処理を実行する制御部に対する前記システムクロ
ックを供給する前に、前記ＩＤ記憶部より前記所定の識
別情報を読み出して前記メモリモジュールの種別を判定
する第１の判定工程と、前記第１の判定工程による種別判定結果に基づいて各メ
モリモジュールに対する前記システムクロックの供給ま
たは停止を制御するクロック供停工程と、を有すること
を特徴とするメモリ制御方法。
【請求項１０】前記所定の識別情報は、メモリの種別
を示す種別情報，動作クロックの最大周波数値，メモリ
のアクセスタイム情報を含むことを特徴とする請求項９
記載のメモリ制御方法。
【請求項１１】前記第１の判定工程は、前記所定の識
別情報中のメモリの種別を示す種別情報から前記複数の
メモリモジュールが共にシステムクロックの供給を受け
て動作するメモリタイプかどうかを判定することを特徴
とする請求項９記載のメモリ制御方法。
【請求項１２】前記クロック供停工程は、前記複数の
メモリモジュールに対する前記システムクロックの供給
を停止した後、前記制御部に対するシステムクロックの
供給を開始してシステムを起動させることを特徴とする
請求項９記載のメモリ制御方法。
【請求項１３】前記第１の判定工程により前記所定の
識別情報中のメモリの種別を示す種別情報から前記複数
のメモリモジュールが共にシステムクロックの供給を受
けて動作するメモリタイプであると判定された場合に、
前記所定の識別情報中の動作クロックの最大周波数値を
それぞれ比較して各メモリモジュールを正常動作可能な
動作クロックの最大周波数値を決定する決定工程と、データ処理を実行する前記制御部に対して供給すべき前
記システムクロックの周波数値を設定する設定工程と、前記設定工程により設定された周波数値と前記決定工程
により決定された前記最大周波数値とを比較して正常動
作可能かどうかを判定する第２の判定工程と、前記第２の判定工程による判定結果に基づいて、前記ク
ロック源から供給すべきシステムクロックの周波数を決
定するデータを前記クロック源に出力する出力工程と、
を有することを特徴とする請求項９記載のメモリ制御方
法。
【請求項１４】前記出力工程は、前記第２の判定工程
により正常動作可能と判定された場合に、前記設定工程
により設定された周波数値を示すデータを前記クロック
源に出力し、前記第２の判定工程により正常動作可能で
ないと判定された場合に、前記決定工程により決定され
た前記最大周波数値を示すデータを前記クロック源に出
力することを特徴とする請求項１３記載のメモリ制御方
法。
【請求項１５】前記出力工程は、前記第２の判定工程
により正常動作可能でないと判定された場合に、前記設
定工程により設定された周波数値を無効化することを特
徴とする請求項１３記載のメモリ制御方法。
【請求項１６】前記クロック供停工程は、前記複数の
メモリモジュールに対する前記システムクロックの供給
を停止した後、且つ、前記クロック源からの新規システ
ムクロックが安定した後、前記制御部に対するシステム
クロックの供給を開始してシステムを起動させることを
特徴とする請求項９記載のメモリ制御方法。
【請求項１７】所定の識別情報を記憶可能なＩＤ記憶
部とデータが読み書き可能なデータ記憶部とを有する複
数のメモリモジュールを装着可能なスロットを備えるデ
ータ処理装置をシステムクロックに基づいて制御するコ
ンピュータが読み出し可能なプログラムを格納した記憶
媒体であって、電源供給後、入力されるデータに基づいて複数の異なる
周波数のシステムクロックを生成可能なクロック源から
データ処理を実行する制御部に対する前記システムクロ
ックを供給する前に、前記ＩＤ記憶部より前記所定の識
別情報を読み出して前記メモリモジュールの種別を判定
する第１の判定工程と、前記第１の判定工程による種別判定結果に基づいて各メ
モリモジュールに対する前記システムクロックの供給ま
たは停止を制御するクロック供停工程と、を有すること
を特徴とするコンピュータが読み出し可能なプログラム
を格納した記憶媒体。
【請求項１８】前記所定の識別情報は、メモリの種別
を示す種別情報，動作クロックの最大周波数値，メモリ
のアクセスタイム情報を含むことを特徴とする請求項１
７記載のコンピュータが読み出し可能なプログラムを格
納した記憶媒体。
【請求項１９】前記第１の判定工程は、前記所定の識
別情報中のメモリの種別を示す種別情報から前記複数の
メモリモジュールが共にシステムクロックの供給を受け
て動作するメモリタイプかどうかを判定することを特徴
とする請求項１７記載のコンピュータが読み出し可能な
プログラムを格納した記憶媒体。
【請求項２０】前記クロック供停工程は、前記複数の
メモリモジュールに対する前記システムクロックの供給
を停止した後、前記制御部に対するシステムクロックの
供給を開始してシステムを起動させることを特徴とする
請求項１７記載のコンピュータが読み出し可能なプログ
ラムを格納した記憶媒体。
【請求項２１】前記第１の判定工程により前記所定の
識別情報中のメモリの種別を示す種別情報から前記複数
のメモリモジュールが共にシステムクロックの供給を受
けて動作するメモリタイプであると判定された場合に、
前記所定の識別情報中の動作クロックの最大周波数値を
それぞれ比較して各メモリモジュールを正常動作可能な
動作クロックの最大周波数値を決定する決定工程と、データ処理を実行する前記制御部に対して供給すべき前
記システムクロックの周波数値を設定する設定工程と、前記設定工程により設定された周波数値と前記決定工程
により決定された前記最大周波数値とを比較して正常動
作可能かどうかを判定する第２の判定工程と、前記第２の判定工程による判定結果に基づいて、前記ク
ロック源から供給すべきシステムクロックの周波数を決
定するデータを前記クロック源に出力する出力工程と、
を有することを特徴とする請求項１７記載のコンピュー
タが読み出し可能なプログラムを格納した記憶媒体。
【請求項２２】前記出力工程は、前記第２の判定工程
により正常動作可能と判定された場合に、前記設定工程
により設定された周波数値を示すデータを前記クロック
源に出力し、前記第２の判定工程により正常動作可能で
ないと判定された場合に、前記決定工程により決定され
た前記最大周波数値を示すデータを前記クロック源に出
力することを特徴とする請求項２１記載のコンピュータ
が読み出し可能なプログラムを格納した記憶媒体。
【請求項２３】前記出力工程は、前記第２の判定工程
により正常動作可能でないと判定された場合に、前記設
定工程により設定された周波数値を無効化することを特
徴とする請求項２１記載のコンピュータが読み出し可能
なプログラムを格納した記憶媒体。
【請求項２４】前記クロック供停工程は、前記複数の
メモリモジュールに対する前記システムクロックの供給
を停止した後、且つ、前記クロック源からの新規システ
ムクロックが安定した後、前記制御部に対するシステム
クロックの供給を開始してシステムを起動させることを
特徴とする請求項１７記載のコンピュータが読み出し可
能なプログラムを格納した記憶媒体。