JP2000207373A - プロセス入出力装置およびその制御方法 - Google Patents
プロセス入出力装置およびその制御方法Info
- Publication number
- JP2000207373A JP2000207373A JP11005794A JP579499A JP2000207373A JP 2000207373 A JP2000207373 A JP 2000207373A JP 11005794 A JP11005794 A JP 11005794A JP 579499 A JP579499 A JP 579499A JP 2000207373 A JP2000207373 A JP 2000207373A
- Authority
- JP
- Japan
- Prior art keywords
- input
- output
- module
- standby
- multiplexing
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Hardware Redundancy (AREA)
- Multi Processors (AREA)
- Safety Devices In Control Systems (AREA)
Abstract
(57)【要約】
【課題】 プロセス制御システムの信頼性をより一層高
めること。 【解決手段】 制御ＭＰＵ４ａ，４ｂにＩＯリンク５
ａ，５ｂで接続されるリモートプロセス入出力装置６１
において、ＩＯモジュールペア間の稼働／待機切り換え
信号が不必要なＩＯモジュールの二重化方式を提供する
ことによって、同一シェルフ６１内のシングル／二重化
の混在を可能とし、また、二重化されたＩＯバスによっ
て、ＩＯモジュールペア間の稼働／待機の切り換え行
う。
めること。 【解決手段】 制御ＭＰＵ４ａ，４ｂにＩＯリンク５
ａ，５ｂで接続されるリモートプロセス入出力装置６１
において、ＩＯモジュールペア間の稼働／待機切り換え
信号が不必要なＩＯモジュールの二重化方式を提供する
ことによって、同一シェルフ６１内のシングル／二重化
の混在を可能とし、また、二重化されたＩＯバスによっ
て、ＩＯモジュールペア間の稼働／待機の切り換え行
う。
Description
【０００１】
【発明の属する技術分野】本発明は、分散形制御システ
ムの高信頼化方式に関し、特に、コントローラにおいて
プロセスと直接インタフェースする、二重化方式のプロ
セス入出力装置およびその制御方法に関する。
ムの高信頼化方式に関し、特に、コントローラにおいて
プロセスと直接インタフェースする、二重化方式のプロ
セス入出力装置およびその制御方法に関する。
【０００２】
【従来の技術】図７は、分散形制御システムの構成例を
示す。
示す。
【０００３】１はマンマシンインタフェース装置、２は
制御用ＬＡＮ、３１〜ｎはコントローラである。
制御用ＬＡＮ、３１〜ｎはコントローラである。
【０００４】分散形制御システムは、分散設置された複
数台（大規模の場合は数十台）のコントローラを制御用
ＬＡＮで結合し、これらを１台〜数台のマンマシンイン
タフェース装置で管理するようなシステムである。
数台（大規模の場合は数十台）のコントローラを制御用
ＬＡＮで結合し、これらを１台〜数台のマンマシンイン
タフェース装置で管理するようなシステムである。
【０００５】図８は、図１に示したコントローラ３１の
構成例を示す。
構成例を示す。
【０００６】４は制御ＭＰＵ、５はＩＯリンク、６１〜
ｎはプロセス入出力装置である。
ｎはプロセス入出力装置である。
【０００７】制御ＭＰＵ４は、プロセス入出力装置６１
〜ｎとの間で、ＩＯリンク５経由でデータ交換を行う。
このようなコントローラ３１は、一般的に信頼性の高い
ことが要求される。
〜ｎとの間で、ＩＯリンク５経由でデータ交換を行う。
このようなコントローラ３１は、一般的に信頼性の高い
ことが要求される。
【０００８】図９は、コントローラ３１の高信頼化の例
を示す。
を示す。
【０００９】４ａ，４ｂは制御ＭＰＵ、５ａ，５ｂはＩ
Ｏリンク、６１〜ｎはプロセス入出力装置である。
Ｏリンク、６１〜ｎはプロセス入出力装置である。
【００１０】この例では、高信頼化のために、制御ＭＰ
Ｕ４ａ，４ｂとＩＯリンク５ａ，５ｂとが二重化されて
いる。ＩＯリンク５ａ，５ｂには、それぞれプロセス入
出力装置６１〜ｎが接続されている。
Ｕ４ａ，４ｂとＩＯリンク５ａ，５ｂとが二重化されて
いる。ＩＯリンク５ａ，５ｂには、それぞれプロセス入
出力装置６１〜ｎが接続されている。
【００１１】図１０は、前述した図９の制御ＭＰＵ４
ａ，４ｂとＩＯリンク５ａ，５ｂとの二重化に対応する
プロセス入出力装置の構成例を示す。
ａ，４ｂとＩＯリンク５ａ，５ｂとの二重化に対応する
プロセス入出力装置の構成例を示す。
【００１２】５ａ，５ｂはＩＯリンク、７ａ，７ｂは伝
送制御モジュール、８はＩＯバス、９１〜ｎはＩＯモジ
ュールである。
送制御モジュール、８はＩＯバス、９１〜ｎはＩＯモジ
ュールである。
【００１３】伝送制御モジュール７ａ，７ｂは、ＩＯリ
ンク５ａ，５ｂおよびＩＯバス８とインタフェースし、
制御ＭＰＵ４ａ，４ｂとＩＯモジュール９１〜ｎとの間
のデータ交換を中継している。一方、ＩＯモジュール９
１〜ｎは、プロセスと直接インタフェースし、アナログ
量とデジタル量との変換を行っている。
ンク５ａ，５ｂおよびＩＯバス８とインタフェースし、
制御ＭＰＵ４ａ，４ｂとＩＯモジュール９１〜ｎとの間
のデータ交換を中継している。一方、ＩＯモジュール９
１〜ｎは、プロセスと直接インタフェースし、アナログ
量とデジタル量との変換を行っている。
【００１４】この例では、制御ＭＰＵ４ａ，４ｂとＩＯ
リンク５ａ，５ｂの二重化に対応して、伝送制御モジュ
ール７ａ，７ｂが二重化されている。これにより、制御
ＭＰＵ４ａ，４ｂとＩＯリンク５ａ，５ｂの稼働／待機
の切り替わりに対応して、伝送制御モジュール７ａ，７
ｂが切り替わるようになっている。
リンク５ａ，５ｂの二重化に対応して、伝送制御モジュ
ール７ａ，７ｂが二重化されている。これにより、制御
ＭＰＵ４ａ，４ｂとＩＯリンク５ａ，５ｂの稼働／待機
の切り替わりに対応して、伝送制御モジュール７ａ，７
ｂが切り替わるようになっている。
【００１５】図１１は、前述した図１０の伝送制御モジ
ュール７ａ，７ｂだけでなく、ＩＯモジュールおよびＩ
Ｏバスを二重化した場合におけるプロセス入出力装置の
構成例を示す。
ュール７ａ，７ｂだけでなく、ＩＯモジュールおよびＩ
Ｏバスを二重化した場合におけるプロセス入出力装置の
構成例を示す。
【００１６】６１はプロセス入出力装置のＩＯシェルフ
であり、２枚の伝送制御モジュール７ａ，７ｂと１６枚
のＩＯモジュールの実装スロットを有している。このＩ
Ｏシェルフ１台によって１台のプロセス入出力装置を構
成している。また、８ａ，８ｂはＩＯバス、９１ａ，９
１ｂ〜９８ａ，９８ｂはＩＯモジュールであり、これら
は二重化されている。
であり、２枚の伝送制御モジュール７ａ，７ｂと１６枚
のＩＯモジュールの実装スロットを有している。このＩ
Ｏシェルフ１台によって１台のプロセス入出力装置を構
成している。また、８ａ，８ｂはＩＯバス、９１ａ，９
１ｂ〜９８ａ，９８ｂはＩＯモジュールであり、これら
は二重化されている。
【００１７】スロット番号００と０１，０２と０３、…
１４と１５には、それぞれ同一種のＩＯモジュール９
１，９２、…９８を実装し、それぞれａ，ｂのペアで二
重化する。ａ，ｂのペアは、一方を稼働、もう一方を待
機とし、双方がプロセスに接続される。プロセスからの
入力信号は稼働，待機の双方へ入力し、プロセスヘの信
号出力は稼働側のみが行う。
１４と１５には、それぞれ同一種のＩＯモジュール９
１，９２、…９８を実装し、それぞれａ，ｂのペアで二
重化する。ａ，ｂのペアは、一方を稼働、もう一方を待
機とし、双方がプロセスに接続される。プロセスからの
入力信号は稼働，待機の双方へ入力し、プロセスヘの信
号出力は稼働側のみが行う。
【００１８】
【発明が解決しようとする課題】前述した図１１に示し
たように、プロセス入出力装置の高信頼化を図るため
に、制御ＭＰＵ４ａ，４ｂ、ＩＯリンク５ａ，５ｂ、伝
送制御モジュール７ａ，７ｂ、ＩＯモジュール９１〜
ｎ、ＩＯバス８ａ，８ｂの二重化を図っている。
たように、プロセス入出力装置の高信頼化を図るため
に、制御ＭＰＵ４ａ，４ｂ、ＩＯリンク５ａ，５ｂ、伝
送制御モジュール７ａ，７ｂ、ＩＯモジュール９１〜
ｎ、ＩＯバス８ａ，８ｂの二重化を図っている。
【００１９】しかし、従来のプロセス入出力装置（図１
１参照）には、以下に述べるような問題がある。
１参照）には、以下に述べるような問題がある。
【００２０】（１）稼働／待機のＩＯモジュールペア
は、ＩＯシェルフの隣接するスロットに実装する必要が
あり、予め二重化用のスロットは固定せざるを得ない。
その結果、シングルと二重化を同一のＩＯシェル内で自
由に混在させて実装することができず、ＩＯシェルフの
実装スロットを効率的に使用することができない。
は、ＩＯシェルフの隣接するスロットに実装する必要が
あり、予め二重化用のスロットは固定せざるを得ない。
その結果、シングルと二重化を同一のＩＯシェル内で自
由に混在させて実装することができず、ＩＯシェルフの
実装スロットを効率的に使用することができない。
【００２１】（２）稼働／待機のＩＯモジュールペア間
に、稼働／待機の切り換え信号が存在し、ここの部分は
二重化されていない。その結果、そこの部分が故障した
場合は、二重化の意味をなさなくなり、信頼性に欠け
る。
に、稼働／待機の切り換え信号が存在し、ここの部分は
二重化されていない。その結果、そこの部分が故障した
場合は、二重化の意味をなさなくなり、信頼性に欠け
る。
【００２２】（３）ＩＯバスは、伝送制御モジュールの
みをマスタとし、複数のＩＯモジュールをスレーブとす
る、いわゆるシングルマスタのバスであり、伝送制御モ
ジュールの負荷が重い。その結果、ＩＯリンクやＩＯバ
スの性能を向上させようとする場合、伝送制御モジュー
ルの性能がネックとなる恐れがある。
みをマスタとし、複数のＩＯモジュールをスレーブとす
る、いわゆるシングルマスタのバスであり、伝送制御モ
ジュールの負荷が重い。その結果、ＩＯリンクやＩＯバ
スの性能を向上させようとする場合、伝送制御モジュー
ルの性能がネックとなる恐れがある。
【００２３】（４）（３）と同様の理由で、二重化出力
モジュールペアのデータの等値化を行う際、伝送制御モ
ジュールが介在して等値化せざるを得ず、モジュールペ
ア間のデータの時間的なずれが生じ、完全な同期は取れ
ない。その結果、稼働側のモジュールが故障し、待機側
が直ちにリカバリする必要があるようなプロセスにおい
ては、この同期ずれは重大な問題となる。
モジュールペアのデータの等値化を行う際、伝送制御モ
ジュールが介在して等値化せざるを得ず、モジュールペ
ア間のデータの時間的なずれが生じ、完全な同期は取れ
ない。その結果、稼働側のモジュールが故障し、待機側
が直ちにリカバリする必要があるようなプロセスにおい
ては、この同期ずれは重大な問題となる。
【００２４】そこで、本発明の目的は、多重化リモート
プロセス入出力制御において、マルチマスタのシリアル
バスとすることにより、プロセス制御システムの信頼性
をより一層高めることが可能なプロセス入出力装置およ
びその制御方法を提供することにある。
プロセス入出力制御において、マルチマスタのシリアル
バスとすることにより、プロセス制御システムの信頼性
をより一層高めることが可能なプロセス入出力装置およ
びその制御方法を提供することにある。
【００２５】
【課題を解決するための手段】本発明は、制御部との間
で多重化プロセス制御に伴うデータ交換を行うプロセス
入出力装置であって、前記制御部と入出力リンクを介し
て接続される伝送制御モジュールと、プロセス制御が実
行される複数の入出力モジュールと、前記伝送制御モジ
ュールと前記複数の入出力モジュールとをマルチマスタ
構成として接続する入出力バスと、前記伝送制御モジュ
ールおよび前記複数の入出力モジュールを収納する収納
手段と、前記各入出力モジュールからの多重化プロセス
に関する形態を示す多重化ステータス情報を定周期で、
前記伝送制御モジュールへ通知する手段と、前記伝送制
御モジュールに通知された前記各多重化ステータス情報
を集約して集約情報を作成する手段と、前記集約情報を
前記制御部へ送出する手段と、前記制御部から前記伝送
制御モジュールへ転送されたプロセス制御情報に基づい
て、前記各入出力モジュールの多重化プロセスに関する
形態を示す多重化動作指定情報を作成する手段と、前記
多重化動作指定情報を前記伝送制御モジュールから前記
各入出力モジュールへ転送する手段とを具え、１つの収
納手段内で多重化プロセスを行うことによって、プロセ
ス入出力装置を構成する。
で多重化プロセス制御に伴うデータ交換を行うプロセス
入出力装置であって、前記制御部と入出力リンクを介し
て接続される伝送制御モジュールと、プロセス制御が実
行される複数の入出力モジュールと、前記伝送制御モジ
ュールと前記複数の入出力モジュールとをマルチマスタ
構成として接続する入出力バスと、前記伝送制御モジュ
ールおよび前記複数の入出力モジュールを収納する収納
手段と、前記各入出力モジュールからの多重化プロセス
に関する形態を示す多重化ステータス情報を定周期で、
前記伝送制御モジュールへ通知する手段と、前記伝送制
御モジュールに通知された前記各多重化ステータス情報
を集約して集約情報を作成する手段と、前記集約情報を
前記制御部へ送出する手段と、前記制御部から前記伝送
制御モジュールへ転送されたプロセス制御情報に基づい
て、前記各入出力モジュールの多重化プロセスに関する
形態を示す多重化動作指定情報を作成する手段と、前記
多重化動作指定情報を前記伝送制御モジュールから前記
各入出力モジュールへ転送する手段とを具え、１つの収
納手段内で多重化プロセスを行うことによって、プロセ
ス入出力装置を構成する。
【００２６】また、本発明は、制御部との間で多重化プ
ロセス制御に伴うデータ交換を行うプロセス入出力制御
方法であって、複数の入出力モジュールからの多重化プ
ロセスに関する形態を示す多重化ステータス情報を定周
期で、伝送制御モジュールへ通知する工程と、前記伝送
制御モジュールに通知された前記各多重化ステータス情
報を集約して集約情報を作成する工程と、前記集約情報
を前記制御部へ送出する工程と、前記制御部において前
記入出力モジュールの多重化プロセス制御を行うための
プロセス制御情報を作成する工程と、前記制御部から前
記伝送制御モジュールへ転送されたプロセス制御情報に
基づいて、前記各入出力モジュールの多重化プロセスに
関する形態を示す多重化動作指定情報を作成する工程
と、前記多重化動作指定情報を前記伝送制御モジュール
から前記各入出力モジュールへ転送する工程とを具える
ことによって多重化プロセスを行うプロセス入出力制御
方法を提供する。
ロセス制御に伴うデータ交換を行うプロセス入出力制御
方法であって、複数の入出力モジュールからの多重化プ
ロセスに関する形態を示す多重化ステータス情報を定周
期で、伝送制御モジュールへ通知する工程と、前記伝送
制御モジュールに通知された前記各多重化ステータス情
報を集約して集約情報を作成する工程と、前記集約情報
を前記制御部へ送出する工程と、前記制御部において前
記入出力モジュールの多重化プロセス制御を行うための
プロセス制御情報を作成する工程と、前記制御部から前
記伝送制御モジュールへ転送されたプロセス制御情報に
基づいて、前記各入出力モジュールの多重化プロセスに
関する形態を示す多重化動作指定情報を作成する工程
と、前記多重化動作指定情報を前記伝送制御モジュール
から前記各入出力モジュールへ転送する工程とを具える
ことによって多重化プロセスを行うプロセス入出力制御
方法を提供する。
【００２７】ここで、前記多重化ステータス情報は、稼
働／待機、および、シングル／二重化の処理を示す情報
とし、前記多重化動作指定情報は、シングル／二重化の
指定、および、二重化の場合のペアの指定、および、二
重化ペアの稼働／待機の指定を示す情報とすることがで
きる。
働／待機、および、シングル／二重化の処理を示す情報
とし、前記多重化動作指定情報は、シングル／二重化の
指定、および、二重化の場合のペアの指定、および、二
重化ペアの稼働／待機の指定を示す情報とすることがで
きる。
【００２８】前記入出力モジュールが二重化された場合
において、二重化された各入出力モジュールが、前記入
出力バスを経由して、前記伝送制御モジュールのみなら
ずペアとなる相手の入出力モジュールに対しても、稼働
／待機、シングル／二重化を示す多重化ステータス情報
を定周期で通知する手段と、待機側の入出力モジュール
が、稼働側の入出力モジュールの前記多重化ステータス
情報が途切れたことを検出したとき、前記稼働側の入出
力モジュールを故障と判断して稼働処理を引き継いで行
う手段と、前記稼働側の入出力モジュールが、前記待機
側の入出力モジュールへの前記多重化ステータス情報の
通知とタイマの動作とを連動させ、前記待機側の入出力
モジュールへの前記多重化ステータス情報の通知が不可
の場合は前記タイマによってプロセスへの出力を停止す
る手段とを具えることができる。
において、二重化された各入出力モジュールが、前記入
出力バスを経由して、前記伝送制御モジュールのみなら
ずペアとなる相手の入出力モジュールに対しても、稼働
／待機、シングル／二重化を示す多重化ステータス情報
を定周期で通知する手段と、待機側の入出力モジュール
が、稼働側の入出力モジュールの前記多重化ステータス
情報が途切れたことを検出したとき、前記稼働側の入出
力モジュールを故障と判断して稼働処理を引き継いで行
う手段と、前記稼働側の入出力モジュールが、前記待機
側の入出力モジュールへの前記多重化ステータス情報の
通知とタイマの動作とを連動させ、前記待機側の入出力
モジュールへの前記多重化ステータス情報の通知が不可
の場合は前記タイマによってプロセスへの出力を停止す
る手段とを具えることができる。
【００２９】前記入出力バスを二重化し、稼働側の入出
力モジュールから待機側の入出力モジュールへ前記多重
化ステータス情報を通知する場合において、前記待機側
の入出力モジュールが前記多重化ステータス情報の受領
を確認できない場合は、二重化された別の入出力バスを
用いて前記多重化ステータス情報を通知する手段と、前
記待機側の入出力モジュールが、二重化された入出力バ
スのどちらからも前記多重化ステータス情報を受信でき
なくなったとき、前記稼働側の入出力モジュールを故障
と判断する手段とを具えることができる。
力モジュールから待機側の入出力モジュールへ前記多重
化ステータス情報を通知する場合において、前記待機側
の入出力モジュールが前記多重化ステータス情報の受領
を確認できない場合は、二重化された別の入出力バスを
用いて前記多重化ステータス情報を通知する手段と、前
記待機側の入出力モジュールが、二重化された入出力バ
スのどちらからも前記多重化ステータス情報を受信でき
なくなったとき、前記稼働側の入出力モジュールを故障
と判断する手段とを具えることができる。
【００３０】前記入出力モジュールが二重化された場合
において、前記伝送制御モジュールが、ペアとされる入
出力モジュールのうちの稼働側の入出力モジュールにの
み前記入出力バス経由で出力データを転送する手段と、
前記稼働側の入出力モジュールが、待機側の入出力モジ
ュールに前記出力データを転送し、待機側の入出力モジ
ュールからの受信応答を確認後、前記出力データを処理
する手段とを具え、前記出力データの処理によって稼働
／待機の入出力モジュール間のデータの等値化を行うこ
とができる。
において、前記伝送制御モジュールが、ペアとされる入
出力モジュールのうちの稼働側の入出力モジュールにの
み前記入出力バス経由で出力データを転送する手段と、
前記稼働側の入出力モジュールが、待機側の入出力モジ
ュールに前記出力データを転送し、待機側の入出力モジ
ュールからの受信応答を確認後、前記出力データを処理
する手段とを具え、前記出力データの処理によって稼働
／待機の入出力モジュール間のデータの等値化を行うこ
とができる。
【００３１】
【発明の実施の形態】以下、図面を参照して、本発明を
詳細に説明する。
詳細に説明する。
【００３２】（第１の例）まず、本発明の第１の実施の
形態を、図１ないし図５に基づいて説明する。
形態を、図１ないし図５に基づいて説明する。
【００３３】図１は、本発明に係るプロセス制御システ
ムの構成例を示す。なお、前述した図７〜図１１と同一
部分については同一符号を付す。
ムの構成例を示す。なお、前述した図７〜図１１と同一
部分については同一符号を付す。
【００３４】制御用ＬＡＮ２と接続されたコントローラ
３１内において、制御ＭＰＵ４ａ，４ｂにはＩＯリンク
５ａ，５ｂを介して、プロセス入出力制御装置６１が接
続されている。この図１に示すプロセス入出力制御装置
６１は、制御ＭＰＵ４ａ，４ｂによる二重化設定前の状
態を示すものである。
３１内において、制御ＭＰＵ４ａ，４ｂにはＩＯリンク
５ａ，５ｂを介して、プロセス入出力制御装置６１が接
続されている。この図１に示すプロセス入出力制御装置
６１は、制御ＭＰＵ４ａ，４ｂによる二重化設定前の状
態を示すものである。
【００３５】制御ＭＰＵ４ａ，４ｂは、プロセス制御の
ための演算を行い、分散設置された複数台（例えば、ｎ
＝３２台）のプロセス入出力装置６１と、ＩＯリンク５
ａ，５ｂ経由でデータ交換を行う。伝送制御モジュール
７ａ，７ｂは、ＩＯバス８ａ，８ｂを介して、ＩＯモジ
ュール９１〜１０５と接続されている。これらＩＯモジ
ュール９１〜１０５は、前述した図１１に示したよう
な、二重化のＩＯモジュールペア間の、稼働／待機を決
定するための固定的な接続は無くなっている。また、Ｉ
Ｏバス８ａ，８ｂは、ＩＥＥＥ１３９４〜１９９５のバ
ックプレーン環境に代表されるような、マルチマスタ構
成が可能なシリアルバスとする。
ための演算を行い、分散設置された複数台（例えば、ｎ
＝３２台）のプロセス入出力装置６１と、ＩＯリンク５
ａ，５ｂ経由でデータ交換を行う。伝送制御モジュール
７ａ，７ｂは、ＩＯバス８ａ，８ｂを介して、ＩＯモジ
ュール９１〜１０５と接続されている。これらＩＯモジ
ュール９１〜１０５は、前述した図１１に示したよう
な、二重化のＩＯモジュールペア間の、稼働／待機を決
定するための固定的な接続は無くなっている。また、Ｉ
Ｏバス８ａ，８ｂは、ＩＥＥＥ１３９４〜１９９５のバ
ックプレーン環境に代表されるような、マルチマスタ構
成が可能なシリアルバスとする。
【００３６】このようなプロセス入出力装置６１は、入
出力端子１１１〜１２５を介して、プロセスの各種セン
サやアクチュエータと接続され、プロセスのアナログ量
を、制御ＭＰＵ４ａ，４ｂで演算可能なデジタル量に変
換する。
出力端子１１１〜１２５を介して、プロセスの各種セン
サやアクチュエータと接続され、プロセスのアナログ量
を、制御ＭＰＵ４ａ，４ｂで演算可能なデジタル量に変
換する。
【００３７】（プロセス制御）次に、本システムのプロ
セス制御について説明する。
セス制御について説明する。
【００３８】図１において、各Ｉ０モジュール９１〜１
０５は、リセットスタート後、イニシャル処理が完了す
ると、図３に示すようなステータス情報を、ＩＯバス８
ａ，８ｂ経由で定周期で、伝送制御モジュール７ａ，７
ｂに送信する。なお、すべてのＩＯモジュール９１〜１
０５が、リセットスタート後、伝送制御モジュール７
ａ，７ｂより指定されるまでは、シングルかつ待機状態
であり、出力用のＩＯモジュールはプロセスヘの出力を
行わない。
０５は、リセットスタート後、イニシャル処理が完了す
ると、図３に示すようなステータス情報を、ＩＯバス８
ａ，８ｂ経由で定周期で、伝送制御モジュール７ａ，７
ｂに送信する。なお、すべてのＩＯモジュール９１〜１
０５が、リセットスタート後、伝送制御モジュール７
ａ，７ｂより指定されるまでは、シングルかつ待機状態
であり、出力用のＩＯモジュールはプロセスヘの出力を
行わない。
【００３９】ここで、ステータス情報について説明す
る。このステータス情報は、０〜１５ビットの１ワード
の情報として構成される。ＩＤ（８ビット）は、モジュ
ール識別番号を表示する。Ｄ（１ビット）は、シングル
／二重化を表示する（０：シングル、１：二重化）。Ｍ
（１ビット）は、待機／稼働を表示する（０：待機、
１：稼働）。ＳＬＯＴ（４ビット）は、実装スロット番
号を表示する。
る。このステータス情報は、０〜１５ビットの１ワード
の情報として構成される。ＩＤ（８ビット）は、モジュ
ール識別番号を表示する。Ｄ（１ビット）は、シングル
／二重化を表示する（０：シングル、１：二重化）。Ｍ
（１ビット）は、待機／稼働を表示する（０：待機、
１：稼働）。ＳＬＯＴ（４ビット）は、実装スロット番
号を表示する。
【００４０】次に、伝送制御モジュール７ａ，７ｂは、
各ＩＯモジュール９１〜１０５のステータス情報に基づ
いて、図４に示すようなスロット実装情報１を作成す
る。なお、このスロット実装情報１の基本的な構成は、
図３のステータス情報と同様である。
各ＩＯモジュール９１〜１０５のステータス情報に基づ
いて、図４に示すようなスロット実装情報１を作成す
る。なお、このスロット実装情報１の基本的な構成は、
図３のステータス情報と同様である。
【００４１】制御ＭＰＵ４ａ，４ｂは、ＩＯリンク５
ａ，５ｂ経由で、そのスロット実装情報１を収集し、Ｉ
０シェルフ内の各ＩＯモジュール９１〜１０５の実装状
態を把握する。
ａ，５ｂ経由で、そのスロット実装情報１を収集し、Ｉ
０シェルフ内の各ＩＯモジュール９１〜１０５の実装状
態を把握する。
【００４２】そして、制御ＭＰＵ４ａ，４ｂは、ＩＯリ
ンク５ａ，５ｂ経由で、伝送制御モジュール７ａ，７ｂ
に、１台のＩＯシェルフ内でのＩＯモジュール９１〜１
０５のシングル／二重化の指定、二重化ペアの指定、二
重化の場合の稼働／待機の指定情報を通知する。
ンク５ａ，５ｂ経由で、伝送制御モジュール７ａ，７ｂ
に、１台のＩＯシェルフ内でのＩＯモジュール９１〜１
０５のシングル／二重化の指定、二重化ペアの指定、二
重化の場合の稼働／待機の指定情報を通知する。
【００４３】これにより、伝送制御モジュール７ａ，７
ｂは、それら通知された指定情報をもとに、図５に示す
ようなスロット実装情報２を作成する。図５の例では、
スロット（ＳＬＯＴ）番号０１と０２および１４と１５
のＩＯモジュールが二重化ペアに指定されている。な
お、このスロット実装情報２の基本的な構成は、図３の
ステータス情報と同様である。
ｂは、それら通知された指定情報をもとに、図５に示す
ようなスロット実装情報２を作成する。図５の例では、
スロット（ＳＬＯＴ）番号０１と０２および１４と１５
のＩＯモジュールが二重化ペアに指定されている。な
お、このスロット実装情報２の基本的な構成は、図３の
ステータス情報と同様である。
【００４４】各ＩＯモジュール９１〜１０５には、ＩＯ
モジュールがシングル動作指定の場合は、そのスロット
の動作指定情報としてＭビット，Ｄビットが付加され
た、図５のスロット単位の１ワードの情報が、伝送制御
モジュール７ａ，７ｂからＩＯバス８ａ，８ｂ経由で送
信される。
モジュールがシングル動作指定の場合は、そのスロット
の動作指定情報としてＭビット，Ｄビットが付加され
た、図５のスロット単位の１ワードの情報が、伝送制御
モジュール７ａ，７ｂからＩＯバス８ａ，８ｂ経由で送
信される。
【００４５】ＩＯモジュールが二重化動作の場合には、
そのスロットの動作設定情報に加えて、二重化ペアの相
手側のスロット番号の動作設定情報もＩＯモジュールヘ
送信される。例えば、図５の例では、スロット番号０１
のモジュールには、スロット番号０１と０２の動作指定
情報が送信される。
そのスロットの動作設定情報に加えて、二重化ペアの相
手側のスロット番号の動作設定情報もＩＯモジュールヘ
送信される。例えば、図５の例では、スロット番号０１
のモジュールには、スロット番号０１と０２の動作指定
情報が送信される。
【００４６】各Ｉ０モジュール９１〜１０５は、シング
ル動作の場合は、動作設定後すみやかに稼働状態に移行
し、二重化動作の場合は、動作設定情報に従って、稼働
もしくは待機の状態に移行する。
ル動作の場合は、動作設定後すみやかに稼働状態に移行
し、二重化動作の場合は、動作設定情報に従って、稼働
もしくは待機の状態に移行する。
【００４７】図２は、制御ＭＰＵ４ａ，４ｂによって二
重化設定された後の接続状態を示す。
重化設定された後の接続状態を示す。
【００４８】スロット０１，０２のＩＯモジュール９２
ａ，９２ｂ、および、スロット１４，１５のＩＯモジュ
ール１０４ａ，１０４ｂが二重化となっている。この二
重化により、入出力端子１１２，１２４がそれぞれ短絡
されている。二重化の場合は、プロセスヘの出力は稼働
側のＩＯモジュールのみが行う。
ａ，９２ｂ、および、スロット１４，１５のＩＯモジュ
ール１０４ａ，１０４ｂが二重化となっている。この二
重化により、入出力端子１１２，１２４がそれぞれ短絡
されている。二重化の場合は、プロセスヘの出力は稼働
側のＩＯモジュールのみが行う。
【００４９】なお、本例では、二重化ペアの指定は、金
具等を用いた入出力端子の短絡が可能なので隣接するス
ロットとなっているが、ケーブルでの短絡を考慮すれ
ば、必ずしも隣接スロットである必要はない。
具等を用いた入出力端子の短絡が可能なので隣接するス
ロットとなっているが、ケーブルでの短絡を考慮すれ
ば、必ずしも隣接スロットである必要はない。
【００５０】（第２の例）次に、本発明の第２の実施の
形態を、図６に基づいて説明する。なお、前述した例と
同様な部分についての説明は省略し、同一部分には同一
符号を付す。
形態を、図６に基づいて説明する。なお、前述した例と
同様な部分についての説明は省略し、同一部分には同一
符号を付す。
【００５１】図６は、稼働側のＩＯモジュールの出力停
止回路２００の構成例を示す。
止回路２００の構成例を示す。
【００５２】出力停止回路２００は、１チップマイコン
２０１と、４ビットカウンタ２０２と、インバータ２０
３と、出力用のＦＥＴ（Field Effect Transistor ）２
０４とによって構成されている。４ビットカウンタ２０
２によってウォッチドッグタイマが構成されている。
２０１と、４ビットカウンタ２０２と、インバータ２０
３と、出力用のＦＥＴ（Field Effect Transistor ）２
０４とによって構成されている。４ビットカウンタ２０
２によってウォッチドッグタイマが構成されている。
【００５３】これにより、１チップマイコン２０１が１
０ｍｓ以内にカウンタのロード（Ｌ０）信号をＬｏｗに
すれば、オーバフローすることはない。Ｌｏｗにできな
い場合は、リップルキャリー（ＲＣＯ）信号が有効とな
り、カウンタは停止し、出力用のＦＥＴ２０４は出力を
停止する。このように出力停止回路２００は、ウォッチ
ドッグタイマのオーバーフローによって出力を停止す
る。
０ｍｓ以内にカウンタのロード（Ｌ０）信号をＬｏｗに
すれば、オーバフローすることはない。Ｌｏｗにできな
い場合は、リップルキャリー（ＲＣＯ）信号が有効とな
り、カウンタは停止し、出力用のＦＥＴ２０４は出力を
停止する。このように出力停止回路２００は、ウォッチ
ドッグタイマのオーバーフローによって出力を停止す
る。
【００５４】そして、本例では、このような出力停止回
路２００を用いて以下の制御を行う。
路２００を用いて以下の制御を行う。
【００５５】シングル動作指定のＩＯモジュールは、図
２に示すステータス情報を、ＩＯバス８ａ，８ｂ経由
で、定周期に、伝送制御モジュール７ａ，７ｂにのみ送
信する。これに対して、二重化指定のＩＯモジュール
は、お互いにペアとなった相手のＩＯモジュールにも、
ＩＯバス８ａ，８ｂ経由で、定周期（例えば、１０ｍ
ｓ）で送信する。
２に示すステータス情報を、ＩＯバス８ａ，８ｂ経由
で、定周期に、伝送制御モジュール７ａ，７ｂにのみ送
信する。これに対して、二重化指定のＩＯモジュール
は、お互いにペアとなった相手のＩＯモジュールにも、
ＩＯバス８ａ，８ｂ経由で、定周期（例えば、１０ｍ
ｓ）で送信する。
【００５６】待機側のＩＯモジュールは、そのステータ
ス情報を常時監視し、稼働側のＩＯモジュールが所定の
周期以上ステータス情報を送信してこない場合は、稼働
側のＩＯモジュールを故障とみなして、自身が稼働とな
って処理を引き継ぐ。
ス情報を常時監視し、稼働側のＩＯモジュールが所定の
周期以上ステータス情報を送信してこない場合は、稼働
側のＩＯモジュールを故障とみなして、自身が稼働とな
って処理を引き継ぐ。
【００５７】一方、稼働側のＩＯモジュールでは、ステ
ータス情報の送信と同期して、ウォッチドッグタイマを
クリアしており、ウォッチドッグタイマがオーバフロー
した場合は、ＩＯモジュールが出力モジュールの場合、
ハード的にプロセスヘの出力を停止する。
ータス情報の送信と同期して、ウォッチドッグタイマを
クリアしており、ウォッチドッグタイマがオーバフロー
した場合は、ＩＯモジュールが出力モジュールの場合、
ハード的にプロセスヘの出力を停止する。
【００５８】（第３の例）次に、本発明の第３の実施の
形態について説明する。なお、前述した例と同様な部分
についての説明は省略し、同一部分には同一符号を付
す。
形態について説明する。なお、前述した例と同様な部分
についての説明は省略し、同一部分には同一符号を付
す。
【００５９】稼働側のＩＯモジュールが待機側のＩＯモ
ジュールに、ステータス情報をＩＯバス経由で、定周期
で送信するとき、ＩＯバスが１本だけの場合には、ＩＯ
バスが故障すると、稼働側は正常でも、ステータス情報
を受信できなくなるため、待機側が稼働側の故障とみな
してしまう不都合が生じる。
ジュールに、ステータス情報をＩＯバス経由で、定周期
で送信するとき、ＩＯバスが１本だけの場合には、ＩＯ
バスが故障すると、稼働側は正常でも、ステータス情報
を受信できなくなるため、待機側が稼働側の故障とみな
してしまう不都合が生じる。
【００６０】そこで、本例では、ＩＯバス８ａ，８ｂを
二重化し、待機側のＩＯモジュールでは、稼働側のＩＯ
モジュールのステータス情報を受信できなくなったら、
もう一方のバスからのステータス情報を待ち、２つのバ
スのどちらからも、受信できなくなったときに稼働側の
ＩＯモジュールの故障とみなすように制御を行う。
二重化し、待機側のＩＯモジュールでは、稼働側のＩＯ
モジュールのステータス情報を受信できなくなったら、
もう一方のバスからのステータス情報を待ち、２つのバ
スのどちらからも、受信できなくなったときに稼働側の
ＩＯモジュールの故障とみなすように制御を行う。
【００６１】稼働側のＩＯモジュールでは、自身が送信
したステータス情報の、待機側のＩＯモジュールの受信
確認応答を受信できない場合は、直ちにもう一方のバス
を使用して、ステータス情報の送信を行う。
したステータス情報の、待機側のＩＯモジュールの受信
確認応答を受信できない場合は、直ちにもう一方のバス
を使用して、ステータス情報の送信を行う。
【００６２】このような方法により、二重化された２つ
のバスが同時に故障する確率は非常に小さくなるので、
上記不都合を解決することが可能となる。
のバスが同時に故障する確率は非常に小さくなるので、
上記不都合を解決することが可能となる。
【００６３】なお、一過性のノイズなどによって、ＩＯ
バスの通信が一時的にエラーとなるようなケースを救う
ために、待機側のＩＯモジュールが、ステータス情報の
途絶を複数回検出して初めて稼働側の故障とみなす方法
もあるが、この場合は、稼働側のＩＯモジュールが故障
してから待機側のＩＯモジュールが処理を引き継ぐまで
に、数１０ｍｓを要するので、この方法は、それが許容
されるような用途に限定される。
バスの通信が一時的にエラーとなるようなケースを救う
ために、待機側のＩＯモジュールが、ステータス情報の
途絶を複数回検出して初めて稼働側の故障とみなす方法
もあるが、この場合は、稼働側のＩＯモジュールが故障
してから待機側のＩＯモジュールが処理を引き継ぐまで
に、数１０ｍｓを要するので、この方法は、それが許容
されるような用途に限定される。
【００６４】（第４の例）次に、本発明の第４の実施の
形態について説明する。なお、前述した例と同様な部分
についての説明は省略し、同一部分には同一符号を付
す。
形態について説明する。なお、前述した例と同様な部分
についての説明は省略し、同一部分には同一符号を付
す。
【００６５】伝送制御モジュール７ａ，７ｂは、１台の
ＩＯシェルフ内のＩＯモジュール９１〜１０５の実装状
態を把握しており、ＩＯモジュール９１〜１０５がシン
グルであれ二重化であれ、稼働側のＩＯモジュールにの
み、制御ＭＰＵ４ａ，４ｂからＩＯリンク８ａ，８ｂ経
由で受信した出力データが送信される。
ＩＯシェルフ内のＩＯモジュール９１〜１０５の実装状
態を把握しており、ＩＯモジュール９１〜１０５がシン
グルであれ二重化であれ、稼働側のＩＯモジュールにの
み、制御ＭＰＵ４ａ，４ｂからＩＯリンク８ａ，８ｂ経
由で受信した出力データが送信される。
【００６６】ＩＯモジュールがシングルであれば、直ち
に出力動作を開始するが、二重化されている場合は、待
機側のＩＯモジュールにその出力データを送信し、その
受信確認応答を待って、出力動作を開始する。
に出力動作を開始するが、二重化されている場合は、待
機側のＩＯモジュールにその出力データを送信し、その
受信確認応答を待って、出力動作を開始する。
【００６７】このような方法により、二重化ペアのＩＯ
モジュールは、ほぼ同期させて出力動作を開始すること
が可能となり、稼働側のＩＯモジュールが故障した場合
は、待機側のＩＯモジュールにほぼ同時期に同一の出力
データが作成されていることになる。なお、待機側のＩ
Ｏモジュールは、稼働側のＩＯモジュールと同じ出力デ
ータを作成するが、プロセスヘの出力は行わない。
モジュールは、ほぼ同期させて出力動作を開始すること
が可能となり、稼働側のＩＯモジュールが故障した場合
は、待機側のＩＯモジュールにほぼ同時期に同一の出力
データが作成されていることになる。なお、待機側のＩ
Ｏモジュールは、稼働側のＩＯモジュールと同じ出力デ
ータを作成するが、プロセスヘの出力は行わない。
【００６８】なお、上記各例では、多重化プロセスとし
て、二重化方式を例に挙げて説明しているが、本発明
は、この二重化に限定されるものではなく、他の多重化
方式にも適用可能である。
て、二重化方式を例に挙げて説明しているが、本発明
は、この二重化に限定されるものではなく、他の多重化
方式にも適用可能である。
【００６９】
【発明の効果】以上説明したように、本発明によれば、
制御ＭＰＵにＩＯリンクで接続されるリモートプロセス
入出力装置において、ＩＯモジュールペア間の稼働／待
機切り換え信号が不必要なＩＯモジュールの二重化方式
を提供することにより、同一シェルフ内のシングル／二
重化の混在を可能としたので、ＩＯシェルフを効率的に
使用できる。
制御ＭＰＵにＩＯリンクで接続されるリモートプロセス
入出力装置において、ＩＯモジュールペア間の稼働／待
機切り換え信号が不必要なＩＯモジュールの二重化方式
を提供することにより、同一シェルフ内のシングル／二
重化の混在を可能としたので、ＩＯシェルフを効率的に
使用できる。
【００７０】また、本発明によれば、稼働／待機切り換
え信号を無くし、二重化されたＩＯバスを用いてＩＯモ
ジュールペア間の稼働／待機の切り換え行うようにした
ので、システムの信頼性を一段と向上させることができ
る。
え信号を無くし、二重化されたＩＯバスを用いてＩＯモ
ジュールペア間の稼働／待機の切り換え行うようにした
ので、システムの信頼性を一段と向上させることができ
る。
【００７１】また、本発明によれば、ＩＯバスを、マル
チマスタのシリアルバスとし、二重化されたＩＯモジュ
ール間のデータの等値化やＩＯモジュールの実装ステー
タスの収集をＩＯモジュール自身で行うようにしたの
で、伝送制御モジュールの負荷を軽減でき、伝送制御モ
ジュールの性能ネックとなることなく、ＩＯリンクやＩ
Ｏバスの性能を向上させることができる。
チマスタのシリアルバスとし、二重化されたＩＯモジュ
ール間のデータの等値化やＩＯモジュールの実装ステー
タスの収集をＩＯモジュール自身で行うようにしたの
で、伝送制御モジュールの負荷を軽減でき、伝送制御モ
ジュールの性能ネックとなることなく、ＩＯリンクやＩ
Ｏバスの性能を向上させることができる。
【００７２】また、本発明によれば、二重化出力モジュ
ール間のデータの等値化は、出力モジュール同士で行
い、稼働側のモジュールが待機側のモジュールの等値化
データの受領を確認して、伝送制御モジュールから受信
したデータの処理を開始するようにしたので、稼働／待
機間のデータの同期をとることができる。
ール間のデータの等値化は、出力モジュール同士で行
い、稼働側のモジュールが待機側のモジュールの等値化
データの受領を確認して、伝送制御モジュールから受信
したデータの処理を開始するようにしたので、稼働／待
機間のデータの同期をとることができる。
【図１】本発明の第１の実施の形態である二重化設定前
のプロセス制御システムの構成例を示すブロック図であ
る。
のプロセス制御システムの構成例を示すブロック図であ
る。
【図２】本発明の第１の実施の形態である二重化設定後
のプロセス制御システムの構成例を示すブロック図であ
る。
のプロセス制御システムの構成例を示すブロック図であ
る。
【図３】各ＩＯモジュールのステータス情報を示す説明
図である。
図である。
【図４】スロット実装情報１を示す説明図である。
【図５】スロット実装情報２を示す説明図である。
【図６】本発明の第２の実施の形態である出力停止回路
の構成例を示すブロック図である。
の構成例を示すブロック図である。
【図７】分散型制御システムの構成例を示すブロック図
である。
である。
【図８】コントローラの構成例を示すブロック図であ
る。
る。
【図９】コントローラの高信頼化例を示すブロック図で
ある。
ある。
【図１０】制御ＭＰＵとＩＯリンクの二重化に対応する
プロセス入出力装置の構成例を示すブロック図である。
プロセス入出力装置の構成例を示すブロック図である。
【図１１】ＩＯモジュールおよびＩＯバスも二重化した
プロセス入出力装置の構成例を示すブロック図である。
プロセス入出力装置の構成例を示すブロック図である。
４ａ，４ｂ 制御ＭＰＵ ５ａ，５ｂ ＩＯリンク ７ａ，７ｂ 伝送制御モジュール ８ａ，８ｂ ＩＯバス ３１ コントローラ ６１ プロセス入出力装置（ＩＯシェルフ） ９１〜１０５ ＩＯモジュール
───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.7 識別記号 ＦＩ テーマコート゛(参考） Ｇ０６Ｆ 13/00 ３０１ Ｇ０６Ｆ 13/00 ３０１Ｐ 13/12 ３１０ 13/12 ３１０Ｂ Ｆターム(参考） 5B014 EA04 EA05 EB01 GA08 GA60 GD04 GD19 GD25 GD32 HC03 5B034 BB02 CC01 CC05 CC06 DD01 DD06 5B045 AA05 JJ24 JJ25 JJ28 5B083 AA05 BB03 CC09 CD11 DD11 EE07 5H209 CC01 CC09 CC13 DD11 DD16 EE11 GG16 HH04 HH33 SS01 SS04 SS08 TT05
Claims (10)
- 【請求項１】 制御部との間で多重化プロセス制御に伴
うデータ交換を行うプロセス入出力装置であって、 前記制御部と入出力リンクを介して接続される伝送制御
モジュールと、 プロセス制御が実行される複数の入出力モジュールと、 前記伝送制御モジュールと前記複数の入出力モジュール
とをマルチマスタ構成として接続する入出力バスと、 前記伝送制御モジュールおよび前記複数の入出力モジュ
ールを収納する収納手段と、 前記各入出力モジュールからの多重化プロセスに関する
形態を示す多重化ステータス情報を定周期で、前記伝送
制御モジュールへ通知する手段と、 前記伝送制御モジュールに通知された前記各多重化ステ
ータス情報を集約して集約情報を作成する手段と、 前記集約情報を前記制御部へ送出する手段と、 前記制御部から前記伝送制御モジュールへ転送されたプ
ロセス制御情報に基づいて、前記各入出力モジュールの
多重化プロセスに関する形態を示す多重化動作指定情報
を作成する手段と、 前記多重化動作指定情報を前記伝送制御モジュールから
前記各入出力モジュールへ転送する手段とを具え、１つ
の収納手段内で多重化プロセスを行うことを特徴とする
プロセス入出力装置。 - 【請求項２】 前記多重化ステータス情報は、稼働／待
機、および、シングル／二重化の処理を示す情報であ
り、 前記多重化動作指定情報は、シングル／二重化の指定、
および、二重化の場合のペアの指定、および、二重化ペ
アの稼働／待機の指定を示す情報であることを特徴とす
る請求項１記載のプロセス入出力装置。 - 【請求項３】 前記入出力モジュールが二重化された場
合において、 二重化された各入出力モジュールが、前記入出力バスを
経由して、前記伝送制御モジュールのみならずペアとな
る相手の入出力モジュールに対しても、稼働／待機、シ
ングル／二重化を示す多重化ステータス情報を定周期で
通知する手段と、 待機側の入出力モジュールが、稼働側の入出力モジュー
ルの前記多重化ステータス情報が途切れたことを検出し
たとき、前記稼働側の入出力モジュールを故障と判断し
て稼働処理を引き継いで行う手段と、 前記稼働側の入出力モジュールが、前記待機側の入出力
モジュールへの前記多重化ステータス情報の通知とタイ
マの動作とを連動させ、前記待機側の入出力モジュール
への前記多重化ステータス情報の通知が不可の場合は前
記タイマによってプロセスへの出力を停止する手段とを
具えたことを特徴とする請求項１又は２記載のプロセス
入出力装置。 - 【請求項４】 前記入出力バスを二重化し、稼働側の入
出力モジュールから待機側の入出力モジュールへ前記多
重化ステータス情報を通知する場合において、 前記待機側の入出力モジュールが前記多重化ステータス
情報の受領を確認できない場合は、二重化された別の入
出力バスを用いて前記多重化ステータス情報を通知する
手段と、 前記待機側の入出力モジュールが、二重化された入出力
バスのどちらからも前記多重化ステータス情報を受信で
きなくなったとき、前記稼働側の入出力モジュールを故
障と判断する手段とを具えたことを特徴とする請求項１
又は２記載のプロセス入出力装置。 - 【請求項５】 前記入出力モジュールが二重化された場
合において、 前記伝送制御モジュールが、ペアとされる入出力モジュ
ールのうちの稼働側の入出力モジュールにのみ前記入出
力バス経由で出力データを転送する手段と、 前記稼働側の入出力モジュールが、待機側の入出力モジ
ュールに前記出力データを転送し、待機側の入出力モジ
ュールからの受信応答を確認後、前記出力データを処理
する手段とを具え、前記出力データの処理によって稼働
／待機の入出力モジュール間のデータの等値化を行うこ
とを特徴とする請求項１又は２記載のプロセス入出力装
置。 - 【請求項６】 制御部との間で多重化プロセス制御に伴
うデータ交換を行うプロセス入出力制御方法であって、 複数の入出力モジュールからの多重化プロセスに関する
形態を示す多重化ステータス情報を定周期で、伝送制御
モジュールへ通知する工程と、 前記伝送制御モジュールに通知された前記各多重化ステ
ータス情報を集約して集約情報を作成する工程と、 前記集約情報を前記制御部へ送出する工程と、 前記制御部において前記入出力モジュールの多重化プロ
セス制御を行うためのプロセス制御情報を作成する工程
と、 前記制御部から前記伝送制御モジュールへ転送されたプ
ロセス制御情報に基づいて、前記各入出力モジュールの
多重化プロセスに関する形態を示す多重化動作指定情報
を作成する工程と、 前記多重化動作指定情報を前記伝送制御モジュールから
前記各入出力モジュールへ転送する工程とを具えること
によって多重化プロセスを行うことを特徴とするプロセ
ス入出力制御方法。 - 【請求項７】 前記多重化ステータス情報は、稼働／待
機、および、シングル／二重化の処理を示す情報であ
り、 前記多重化動作指定情報は、シングル／二重化の指定、
および、二重化の場合のペアの指定、および、二重化ペ
アの稼働／待機の指定を示す情報であることを特徴とす
る請求項６記載のプロセス入出力制御方法。 - 【請求項８】 前記入出力モジュールが二重化された場
合において、 二重化された各入出力モジュールが、前記入出力バスを
経由して、前記伝送制御モジュールのみならずペアとな
る相手の入出力モジュールに対しても、稼働／待機、シ
ングル／二重化を示す多重化ステータス情報を定周期で
通知する工程と、 待機側の入出力モジュールが、稼働側の入出力モジュー
ルの前記多重化ステータス情報が途切れたことを検出し
たとき、前記稼働側の入出力モジュールを故障と判断し
て稼働処理を引き継いで行う工程と、 前記稼働側の入出力モジュールが、前記待機側の入出力
モジュールへの前記多重化ステータス情報の通知とタイ
マの動作とを連動させ、前記待機側の入出力モジュール
への前記多重化ステータス情報の通知が不可の場合は前
記タイマによってプロセスへの出力を停止する工程とを
具えたことを特徴とする請求項６又は７記載のプロセス
入出力制御方法。 - 【請求項９】 前記入出力バスを二重化し、稼働側の入
出力モジュールから待機側の入出力モジュールへ前記多
重化ステータス情報を通知する場合において、 前記待機側の入出力モジュールが前記多重化ステータス
情報の受領を確認できない場合は、二重化された別の入
出力バスを用いて前記多重化ステータス情報を通知する
工程と、 前記待機側の入出力モジュールが、二重化された入出力
バスのどちらからも前記多重化ステータス情報を受信で
きなくなったとき、前記稼働側の入出力モジュールを故
障と判断する工程とを具えたことを特徴とする請求項６
又は７記載のプロセス入出力制御方法。 - 【請求項１０】 前記入出力モジュールが二重化された
場合において、 前記伝送制御モジュールが、ペアとされる入出力モジュ
ールのうちの稼働側の入出力モジュールにのみ前記入出
力バス経由で出力データを転送する工程と、 前記稼働側の入出力モジュールが、待機側の入出力モジ
ュールに前記出力データを転送し、待機側の入出力モジ
ュールからの受信応答を確認後、前記出力データを処理
する工程とを具え、前記出力データの処理によって稼働
／待機の入出力モジュール間のデータの等値化を行うこ
とを特徴とする請求項６又は７記載のプロセス入出力制
御方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP11005794A JP2000207373A (ja) | 1999-01-12 | 1999-01-12 | プロセス入出力装置およびその制御方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP11005794A JP2000207373A (ja) | 1999-01-12 | 1999-01-12 | プロセス入出力装置およびその制御方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2000207373A true JP2000207373A (ja) | 2000-07-28 |
Family
ID=11620999
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP11005794A Pending JP2000207373A (ja) | 1999-01-12 | 1999-01-12 | プロセス入出力装置およびその制御方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2000207373A (ja) |
Cited By (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2010204992A (ja) * | 2009-03-04 | 2010-09-16 | Mitsubishi Electric Corp | プラント制御装置 |
| DE102006061063B4 (de) * | 2005-12-27 | 2011-09-15 | Kabushiki Kaisha Toshiba | Redundantes Überwachungssteuersystem, und Redundanzschaltverfahren des Gleichen |
| JP2013025358A (ja) * | 2011-07-15 | 2013-02-04 | Yokogawa Electric Corp | フィールド通信システム |
| KR101762994B1 (ko) * | 2013-03-29 | 2017-07-28 | 엘에스산전 주식회사 | Ｐｌｃ 시스템에서 입출력 모듈의 이중화 장치 및 방법 |
| JP2019133576A (ja) * | 2018-02-02 | 2019-08-08 | 株式会社日立ハイテクソリューションズ | データ入出力システム |
| JP7776039B1 (ja) * | 2025-06-17 | 2025-11-26 | 富士電機株式会社 | 制御システム、制御方法、プログラマブルロジックコントローラ、およびｉ／ｏモジュール |
-
1999
- 1999-01-12 JP JP11005794A patent/JP2000207373A/ja active Pending
Cited By (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| DE102006061063B4 (de) * | 2005-12-27 | 2011-09-15 | Kabushiki Kaisha Toshiba | Redundantes Überwachungssteuersystem, und Redundanzschaltverfahren des Gleichen |
| JP2010204992A (ja) * | 2009-03-04 | 2010-09-16 | Mitsubishi Electric Corp | プラント制御装置 |
| JP2013025358A (ja) * | 2011-07-15 | 2013-02-04 | Yokogawa Electric Corp | フィールド通信システム |
| KR101762994B1 (ko) * | 2013-03-29 | 2017-07-28 | 엘에스산전 주식회사 | Ｐｌｃ 시스템에서 입출력 모듈의 이중화 장치 및 방법 |
| JP2019133576A (ja) * | 2018-02-02 | 2019-08-08 | 株式会社日立ハイテクソリューションズ | データ入出力システム |
| JP7776039B1 (ja) * | 2025-06-17 | 2025-11-26 | 富士電機株式会社 | 制御システム、制御方法、プログラマブルロジックコントローラ、およびｉ／ｏモジュール |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4984240A (en) | Distributed switching architecture for communication module redundancy | |
| US20060085669A1 (en) | System and method for supporting automatic protection switching between multiple node pairs using common agent architecture | |
| HK1009318B (en) | Distributed switching architecture for communication module redundancy | |
| JP2000207373A (ja) | プロセス入出力装置およびその制御方法 | |
| WO2006080433A1 (ja) | 情報処理装置および情報処理方法 | |
| JPH09114507A (ja) | プログラマブルロジックコントローラの二重化装置 | |
| JP2000040013A (ja) | 二重化通信システムの回線異常検出方法 | |
| RU2430400C1 (ru) | Комплекс резервируемых программно-аппаратных средств автоматизации контроля и управления | |
| JP2010136038A (ja) | 伝送装置及び冗長構成部の系切替え方法 | |
| JP5396812B2 (ja) | 伝送制御装置および伝送制御方法 | |
| JPH04503434A (ja) | コンピュータネットワークの監視方法 | |
| JPH06232851A (ja) | 時分割多重化装置およびその回線バックアップ方法 | |
| JP3419979B2 (ja) | 装置状態管理方法およびデータ通信システム | |
| JP2633351B2 (ja) | 制御装置の故障検出機構 | |
| JP3261014B2 (ja) | データ処理システムにおけるモジュール交換方法および自己診断方法 | |
| US7133949B2 (en) | Distributed switching method and apparatus | |
| JPH0546549A (ja) | マイクロコンピユータ間同期式シリアル通信方式 | |
| JPH0844637A (ja) | データ転送制御機能を有した計算機システム | |
| JP2616246B2 (ja) | デュアル運転二重化装置における系間データのデュアル処理方法およびデュアル運転二重化装置 | |
| Silva et al. | Master replication and bus error detection in FTT-CAN with multiple buses | |
| CN121603316A (zh) | 用于高可用性工业i/o子系统的can-fd冗余 | |
| JPH06152570A (ja) | 二重化データ処理装置における系切替え処理方式 | |
| JP3761331B2 (ja) | ２重系構成局間のデータ伝送方法 | |
| JP5077016B2 (ja) | 通信システム | |
| JPH1023046A (ja) | ポーリング式監視方法 |