JP2000208635A - 半導体装置 - Google Patents
半導体装置Info
- Publication number
- JP2000208635A JP2000208635A JP11010647A JP1064799A JP2000208635A JP 2000208635 A JP2000208635 A JP 2000208635A JP 11010647 A JP11010647 A JP 11010647A JP 1064799 A JP1064799 A JP 1064799A JP 2000208635 A JP2000208635 A JP 2000208635A
- Authority
- JP
- Japan
- Prior art keywords
- layer
- fuse
- copper
- insulating film
- wiring layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W20/00—Interconnections in chips, wafers or substrates
- H10W20/40—Interconnections external to wafers or substrates, e.g. back-end-of-line [BEOL] metallisations or vias connecting to gate electrodes
- H10W20/49—Adaptable interconnections, e.g. fuses or antifuses
- H10W20/493—Fuses, i.e. interconnections changeable from conductive to non-conductive
- H10W20/494—Fuses, i.e. interconnections changeable from conductive to non-conductive changeable by the use of an external beam, e.g. laser beam or ion beam
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W20/00—Interconnections in chips, wafers or substrates
- H10W20/40—Interconnections external to wafers or substrates, e.g. back-end-of-line [BEOL] metallisations or vias connecting to gate electrodes
- H10W20/41—Interconnections external to wafers or substrates, e.g. back-end-of-line [BEOL] metallisations or vias connecting to gate electrodes characterised by their conductive parts
- H10W20/44—Conductive materials thereof
- H10W20/4403—Conductive materials thereof based on metals, e.g. alloys, metal silicides
- H10W20/4421—Conductive materials thereof based on metals, e.g. alloys, metal silicides the principal metal being copper
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10S257/00—Active solid-state devices, e.g. transistors, solid-state diodes
- Y10S257/91—Diode arrays, e.g. diode read-only memory array
Landscapes
- Design And Manufacture Of Integrated Circuits (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
- Semiconductor Memories (AREA)
- Semiconductor Integrated Circuits (AREA)
Abstract
(57)【要約】
【課題】 銅ヒューズ切断時に照射されるレーザによっ
て、銅ヒューズの下部にあるシリコン基板へ与えるダメ
ージの少ないヒューズの構造を有する半導体装置を提供
する。 【解決手段】 銅ヒューズ層の上部に銅配線層よりも光
吸収率の高い材質の光吸収層を設けることにより、光吸
収層に吸収された光が熱伝導により光吸収層の下にある
銅配線層へ伝えられ、さらにその下にあるバリアメタル
層へと伝えられるため、従来から広く使われている赤外
領域波長レーザを用いた場合でも、銅ヒューズの切断を
可能とすることができる。さらに、ヒューズ層の下にガ
ード層を有する構造を用いることにより可視領域波長レ
ーザの照射時に問題となるシリコン基板へのダメージを
抑制することができるため、銅に対する光吸収率の高い
可視領域波長レーザを用いても銅ヒューズを切断するこ
とができる。
て、銅ヒューズの下部にあるシリコン基板へ与えるダメ
ージの少ないヒューズの構造を有する半導体装置を提供
する。 【解決手段】 銅ヒューズ層の上部に銅配線層よりも光
吸収率の高い材質の光吸収層を設けることにより、光吸
収層に吸収された光が熱伝導により光吸収層の下にある
銅配線層へ伝えられ、さらにその下にあるバリアメタル
層へと伝えられるため、従来から広く使われている赤外
領域波長レーザを用いた場合でも、銅ヒューズの切断を
可能とすることができる。さらに、ヒューズ層の下にガ
ード層を有する構造を用いることにより可視領域波長レ
ーザの照射時に問題となるシリコン基板へのダメージを
抑制することができるため、銅に対する光吸収率の高い
可視領域波長レーザを用いても銅ヒューズを切断するこ
とができる。
Description
【０００１】
【発明の属する技術分野】本発明は、半導体装置、特に
銅配線層を赤外領域または可視領域の波長における有す
るレーザ光に適するヒューズとして利用した半導体装置
に関する。
銅配線層を赤外領域または可視領域の波長における有す
るレーザ光に適するヒューズとして利用した半導体装置
に関する。
【０００２】
【従来の技術】従来、半導体基坂上に複数のメモリセル
を備えた半導体記憶装置は、そのメモリセルの領域内に
本来必要なメモリセルに加えて予備のメモリセルを冗長
回路として備えていた。これは、半導体装置の製造工程
において、異物の混入等が原因で一部のメモリセルが正
常に機能しない場合に、この一部のメモリセル（不良メ
モリセル）に変えて予備のメモリセルを使用するためで
ある。
を備えた半導体記憶装置は、そのメモリセルの領域内に
本来必要なメモリセルに加えて予備のメモリセルを冗長
回路として備えていた。これは、半導体装置の製造工程
において、異物の混入等が原因で一部のメモリセルが正
常に機能しない場合に、この一部のメモリセル（不良メ
モリセル）に変えて予備のメモリセルを使用するためで
ある。
【０００３】図９は、予備のメモリセルを有する半導体
装置の構成を示す。図９において、符号３１は正規のメ
モリセル（メインセル）、３２はあらかじめメモリセル
の領域内に設けられた予備のメモリセル（スペアセ
ル）、３３はメインセル３１上の不良メモリセル（不図
示）とスペアセル３２とを切り替えるための置換回路、
３は切断により置換回路３３をプログラミングするため
のヒューズである。まずメインセル３１中に存在してい
る不良メモリセルに対応するアドレスをテスト装置によ
り検出する。そしてこの不良メモリセルをスペアセル３
２と置換するために、置換回路３３へ接続されるヒュー
ズ３をレーザにより切断することにより置換回路３３の
プログラミングを行う。具体的には、不良メモリセルへ
のワード線等を切断して、不良メモリセルのアドレス
（不良アドレス）が選択された場合にスペアセル３２が
選択されるようにする。図１０ないし図１３を参照し
て、ヒューズ３の構造およびヒューズ層３がレーザ光に
よって切断される原理について説明する。図１０は、ヒ
ューズ３の平面図を示す。ヒューズ３はその両端で置換
回路３３の内部に接続されており、ヒューズ３の中央部
１０にレーザ光を（紙面上部から）照射することにより
切断される。図１１は、ヒュ−ズ３の短辺方向（図１０
のＡ１−Ａ２線）断面図を示す。図１１において、シリ
コン基板１の上に第一絶縁膜２を介在して、ヒューズ層
３が形成されている。ヒューズ層３はバリアメタル層３
ａと、その上部に形成された銅配線層３ｂとを有してい
る。ヒューズ層３の上部には第二絶縁膜５が形成されて
いる。レーザ光６がヒューズ層３に照射されることによ
り、レーザ光６がヒューズ層３に吸収されるとともに、
ヒューズ層３は加熱される。その結果、ヒューズ層３は
固体から液体、気体へと相変化する。この相変化によ
り、図１２に示されるようにヒューズ層３が蒸発する際
の蒸気圧によって第二絶縁膜５が押し上げられて空間部
分１２が形成される。空間部分１２の蒸気圧が所定の値
以上になった時に、図１３に示されるように、ヒューズ
層３が切断されるとともにヒューズ層３の上に位置する
部分の第二絶縁膜５が吹き飛ばされ、ブロ−痕１５が生
じる。所定の蒸気圧を有する空間部分１２を形成するた
めの第二絶縁膜５がない場合は、ヒューズ層３は単に溶
けていくだけである。したがって、上述の方法によりヒ
ューズを切断するためには、ヒューズ層３を爆発させる
ための第二絶縁膜５が必要である。第二絶縁膜５の膜厚
は０．４μｍから１．０μｍ程度が望ましい。
装置の構成を示す。図９において、符号３１は正規のメ
モリセル（メインセル）、３２はあらかじめメモリセル
の領域内に設けられた予備のメモリセル（スペアセ
ル）、３３はメインセル３１上の不良メモリセル（不図
示）とスペアセル３２とを切り替えるための置換回路、
３は切断により置換回路３３をプログラミングするため
のヒューズである。まずメインセル３１中に存在してい
る不良メモリセルに対応するアドレスをテスト装置によ
り検出する。そしてこの不良メモリセルをスペアセル３
２と置換するために、置換回路３３へ接続されるヒュー
ズ３をレーザにより切断することにより置換回路３３の
プログラミングを行う。具体的には、不良メモリセルへ
のワード線等を切断して、不良メモリセルのアドレス
（不良アドレス）が選択された場合にスペアセル３２が
選択されるようにする。図１０ないし図１３を参照し
て、ヒューズ３の構造およびヒューズ層３がレーザ光に
よって切断される原理について説明する。図１０は、ヒ
ューズ３の平面図を示す。ヒューズ３はその両端で置換
回路３３の内部に接続されており、ヒューズ３の中央部
１０にレーザ光を（紙面上部から）照射することにより
切断される。図１１は、ヒュ−ズ３の短辺方向（図１０
のＡ１−Ａ２線）断面図を示す。図１１において、シリ
コン基板１の上に第一絶縁膜２を介在して、ヒューズ層
３が形成されている。ヒューズ層３はバリアメタル層３
ａと、その上部に形成された銅配線層３ｂとを有してい
る。ヒューズ層３の上部には第二絶縁膜５が形成されて
いる。レーザ光６がヒューズ層３に照射されることによ
り、レーザ光６がヒューズ層３に吸収されるとともに、
ヒューズ層３は加熱される。その結果、ヒューズ層３は
固体から液体、気体へと相変化する。この相変化によ
り、図１２に示されるようにヒューズ層３が蒸発する際
の蒸気圧によって第二絶縁膜５が押し上げられて空間部
分１２が形成される。空間部分１２の蒸気圧が所定の値
以上になった時に、図１３に示されるように、ヒューズ
層３が切断されるとともにヒューズ層３の上に位置する
部分の第二絶縁膜５が吹き飛ばされ、ブロ−痕１５が生
じる。所定の蒸気圧を有する空間部分１２を形成するた
めの第二絶縁膜５がない場合は、ヒューズ層３は単に溶
けていくだけである。したがって、上述の方法によりヒ
ューズを切断するためには、ヒューズ層３を爆発させる
ための第二絶縁膜５が必要である。第二絶縁膜５の膜厚
は０．４μｍから１．０μｍ程度が望ましい。
【０００４】従来、ヒューズ層３を切断するために用い
るレーザ光６は、ヒューズ層３への光吸収が十分である
こと、およびレーザ光６によるヒューズ層３下のシリコ
ン基板１へのダメージを抑制すること等を目的として、
赤外領域波長のレーザを使用している。たとえば、波長
が１．０４７μｍ、または１．３２１μｍのイットリウ
ム・リチウム・フルオライド（ＹＬｉＦ4：Ｙｔｔｒｉ
ｕｍ ＬｉｔｈｉｕｍＦｌｕｏｒｉｄｅ）ＹＬＦレーザ
等が広く使われている。近年の半導体装置を構成する素
子の多層配線化、および半導体製造プロセスの工程削減
に伴う厚膜化により、下層に位置するヒューズ層の切断
が困難となってきており、今日ではできるだけ上層に位
置する配線層をヒューズ層として採用するようになって
きている。
るレーザ光６は、ヒューズ層３への光吸収が十分である
こと、およびレーザ光６によるヒューズ層３下のシリコ
ン基板１へのダメージを抑制すること等を目的として、
赤外領域波長のレーザを使用している。たとえば、波長
が１．０４７μｍ、または１．３２１μｍのイットリウ
ム・リチウム・フルオライド（ＹＬｉＦ4：Ｙｔｔｒｉ
ｕｍ ＬｉｔｈｉｕｍＦｌｕｏｒｉｄｅ）ＹＬＦレーザ
等が広く使われている。近年の半導体装置を構成する素
子の多層配線化、および半導体製造プロセスの工程削減
に伴う厚膜化により、下層に位置するヒューズ層の切断
が困難となってきており、今日ではできるだけ上層に位
置する配線層をヒューズ層として採用するようになって
きている。
【０００５】上層に位置する配線層として、金属配線
層、例えば銅配線層が採用されており、この銅配線層を
ヒューズ層として利用した場合について説明する。図１
４は、縦軸に反射率Ｒ（％）、横軸に波長λ（μｍ）を
とった場合の、銅、アルミニウムの分光吸収特性を示
す。図１４において、赤外領域波長４２は一般的に波長
λが０．７６μｍ以上の領域の波長を指し、可視領域波
長４１は一般的に波長λが０．３８μｍから０．７６μ
ｍの領域の波長を指す。銅配線層をヒューズ層として利
用した場合、赤外領域波長４２のレーザでは銅に対する
反射率Ｒが高く、したがって銅に対する光吸収率（＝１
−Ｒ）が数％と低いため、十分にヒューズに光を吸収さ
せることができず、したがってヒューズを切断すること
が困難であると考えられる。銅は、可視領域波長４１、
特に緑領域波長０．５７μｍより短い波長の光に対して
反射率Ｒが低く、したがって光吸収率が高い。しかし銅
ヒューズの下部にあるシリコン基板１も、赤外領域波長
４２のレーザと比較して可視領域波長４１のレーザに対
する光吸収率が高い。したがって銅に対する光吸収率が
高い可視領域波長４１のレーザを用いて銅ヒュ−ズを切
断する場合は、銅ヒューズ切断時に照射される可視領域
波長４１のレーザによって、シリコン基板１へダメージ
が与えられるという問題があった。
層、例えば銅配線層が採用されており、この銅配線層を
ヒューズ層として利用した場合について説明する。図１
４は、縦軸に反射率Ｒ（％）、横軸に波長λ（μｍ）を
とった場合の、銅、アルミニウムの分光吸収特性を示
す。図１４において、赤外領域波長４２は一般的に波長
λが０．７６μｍ以上の領域の波長を指し、可視領域波
長４１は一般的に波長λが０．３８μｍから０．７６μ
ｍの領域の波長を指す。銅配線層をヒューズ層として利
用した場合、赤外領域波長４２のレーザでは銅に対する
反射率Ｒが高く、したがって銅に対する光吸収率（＝１
−Ｒ）が数％と低いため、十分にヒューズに光を吸収さ
せることができず、したがってヒューズを切断すること
が困難であると考えられる。銅は、可視領域波長４１、
特に緑領域波長０．５７μｍより短い波長の光に対して
反射率Ｒが低く、したがって光吸収率が高い。しかし銅
ヒューズの下部にあるシリコン基板１も、赤外領域波長
４２のレーザと比較して可視領域波長４１のレーザに対
する光吸収率が高い。したがって銅に対する光吸収率が
高い可視領域波長４１のレーザを用いて銅ヒュ−ズを切
断する場合は、銅ヒューズ切断時に照射される可視領域
波長４１のレーザによって、シリコン基板１へダメージ
が与えられるという問題があった。
【０００６】
【発明が解決しようとする課題】上述のように、銅に対
する光吸収率が高い可視領域波長のレーザを用いて銅ヒ
ュ−ズを切断する場合は、銅ヒューズ切断時に照射され
る可視領域波長のレーザによって、銅ヒューズの下部に
あるシリコン基板へダメージが与えられるという問題が
あった。そこで、本発明の目的は、上記問題を解決する
ためになされたものであり、銅ヒューズ切断時に照射さ
れるレーザによって銅ヒューズの下部にあるシリコン基
板へ与えるダメージの少ないヒューズの構造を有する半
導体装置を提供することにある。
する光吸収率が高い可視領域波長のレーザを用いて銅ヒ
ュ−ズを切断する場合は、銅ヒューズ切断時に照射され
る可視領域波長のレーザによって、銅ヒューズの下部に
あるシリコン基板へダメージが与えられるという問題が
あった。そこで、本発明の目的は、上記問題を解決する
ためになされたものであり、銅ヒューズ切断時に照射さ
れるレーザによって銅ヒューズの下部にあるシリコン基
板へ与えるダメージの少ないヒューズの構造を有する半
導体装置を提供することにある。
【０００７】
【課題を解決するための手段】この発明の半導体装置
は、半導体基板と、前記半導体基板上に形成された第一
絶縁膜と、前記第一絶縁膜上に形成された第二絶縁膜と
を備えた半導体装置であって、前記第一絶縁膜は、銅配
線層を含むヒューズ層を該第一絶縁膜上の一部に有し、
前記第二絶縁膜は、前記ヒューズ層の上に、複素誘電率
の実数項の絶対値が前記銅配線層の複素誘電率の実数項
の絶対値より小さく、かつ複素誘電率の虚数項の値が前
記銅配線層の複素誘電率の虚数項の値より大きい光吸収
層を備えたものである。
は、半導体基板と、前記半導体基板上に形成された第一
絶縁膜と、前記第一絶縁膜上に形成された第二絶縁膜と
を備えた半導体装置であって、前記第一絶縁膜は、銅配
線層を含むヒューズ層を該第一絶縁膜上の一部に有し、
前記第二絶縁膜は、前記ヒューズ層の上に、複素誘電率
の実数項の絶対値が前記銅配線層の複素誘電率の実数項
の絶対値より小さく、かつ複素誘電率の虚数項の値が前
記銅配線層の複素誘電率の虚数項の値より大きい光吸収
層を備えたものである。
【０００８】この発明の半導体装置は、半導体基板と、
前記半導体基板上に形成された第一絶縁膜と、前記第一
絶縁膜上に形成された第二絶縁膜とを備えた半導体装置
であって、前記第二絶縁膜は、所定の光吸収率を有する
第一配線層を一部に含み、前記第一絶縁膜は、前記第一
配線層の光吸収率を超えない光吸収率を有する第二配線
層を前記第一配線層下に有するものである。ここで、こ
の発明の半導体装置は、前記第二絶縁膜上に形成された
第三絶縁膜をさらに備え、該第三絶縁膜は、前記第一配
線層の上に、複素誘電率の実数項の絶対値が前記第一配
線層の複素誘電率の実数項の絶対値より小さく、かつ複
素誘電率の虚数項の値が前記第一配線層の複素誘電率の
虚数項の値より大きい光吸収層を備えることができる。
ここで、この発明の半導体装置は、前記第二配線層の幅
は前記第一配線層の幅よりも広くすることができるもの
である。ここで、この発明の半導体装置は、前記第一配
線層は銅配線層であり、前記第二配線層はアルミニウム
配線層とすることができるものである。
前記半導体基板上に形成された第一絶縁膜と、前記第一
絶縁膜上に形成された第二絶縁膜とを備えた半導体装置
であって、前記第二絶縁膜は、所定の光吸収率を有する
第一配線層を一部に含み、前記第一絶縁膜は、前記第一
配線層の光吸収率を超えない光吸収率を有する第二配線
層を前記第一配線層下に有するものである。ここで、こ
の発明の半導体装置は、前記第二絶縁膜上に形成された
第三絶縁膜をさらに備え、該第三絶縁膜は、前記第一配
線層の上に、複素誘電率の実数項の絶対値が前記第一配
線層の複素誘電率の実数項の絶対値より小さく、かつ複
素誘電率の虚数項の値が前記第一配線層の複素誘電率の
虚数項の値より大きい光吸収層を備えることができる。
ここで、この発明の半導体装置は、前記第二配線層の幅
は前記第一配線層の幅よりも広くすることができるもの
である。ここで、この発明の半導体装置は、前記第一配
線層は銅配線層であり、前記第二配線層はアルミニウム
配線層とすることができるものである。
【０００９】
【発明の実施の形態】以下、図面を参照して、本発明の
実施の形態を詳細に説明する。
実施の形態を詳細に説明する。
【００１０】実施の形態１. （装置構成）図１（Ａ）（Ｂ）は、実施の形態１におけ
る半導体装置の構成を示す。図１（Ａ）は、ヒューズの
平面図を示す。図１（Ａ）において、符号３はヒューズ
を示し、ヒューズ３はその両端で、不良メモリセルとス
ペアセルとを切り替えるための置換回路（不図示）の内
部に接続されている。ヒューズ３は、その中央部１０に
レーザ光を（例えば、紙面上部から）照射することによ
り切断される。図１（Ｂ）は、ヒュ−ズ３の短辺方向
（図１（Ａ）のＡ１−Ａ２線）断面図（以下図２ないし
図８において同様）を示す。図１（Ｂ）において、シリ
コン基板（半導体基板）１の上に第一絶縁膜２を介在し
て、ヒューズ層３が形成されている。ヒューズ層３はダ
マシン法等によりバリアメタル層３ａと、その上部の銅
配線層３ｂとが形成される。図２は、銅配線層３ｂの上
部に光吸収層４を形成した後の状態を示す。図２に示す
ように、銅配線層３ｂの上部にのみさらにレーザ光を吸
収するための光吸収層４を形成する。その後に図３に示
すように、第二絶縁膜５を光吸収層４および第一絶縁膜
２の上に形成する。
る半導体装置の構成を示す。図１（Ａ）は、ヒューズの
平面図を示す。図１（Ａ）において、符号３はヒューズ
を示し、ヒューズ３はその両端で、不良メモリセルとス
ペアセルとを切り替えるための置換回路（不図示）の内
部に接続されている。ヒューズ３は、その中央部１０に
レーザ光を（例えば、紙面上部から）照射することによ
り切断される。図１（Ｂ）は、ヒュ−ズ３の短辺方向
（図１（Ａ）のＡ１−Ａ２線）断面図（以下図２ないし
図８において同様）を示す。図１（Ｂ）において、シリ
コン基板（半導体基板）１の上に第一絶縁膜２を介在し
て、ヒューズ層３が形成されている。ヒューズ層３はダ
マシン法等によりバリアメタル層３ａと、その上部の銅
配線層３ｂとが形成される。図２は、銅配線層３ｂの上
部に光吸収層４を形成した後の状態を示す。図２に示す
ように、銅配線層３ｂの上部にのみさらにレーザ光を吸
収するための光吸収層４を形成する。その後に図３に示
すように、第二絶縁膜５を光吸収層４および第一絶縁膜
２の上に形成する。
【００１１】次に、光吸収層４の材質について説明す
る。物質の光吸収に影響を与える物理定数として、膜の
複素屈折率ｍ（＝ｎ−ｉｋ、ｎ：普通の屈折率、ｉ：虚
数、ｋ：消衰係数）がある。光は電磁波であることか
ら、複素屈折率ｍを複素誘電率εに変換すると、複素誘
電率ε（＝εR−ｉεi）の実数項εRは、複素屈折率ｍ
の実数項である普通の屈折率ｎと虚数項である消衰係数
ｋの２乗の差（＝ｎ2−ｋ2）となり、虚数項εiは、複
素屈折率ｍの実数項である普通の屈折率ｎと虚数項であ
る消衰係数ｋとの積の２倍となる（＝２ｎｋ）。この複
素誘電率ｍの実数項εRの絶対値は、物理的には物質に
入射する光の入射しやすさを示している。すなわち、複
素誘電率ｍの実数項εRの絶対値が小さいほど、物質に
光は入射しやすい。複素誘電率ｍの虚数項εiは、物質
内に入射した光が物質内で吸収される度合いを示す。す
なわち、複素誘電率ｍの虚数項εiの値が大きい材料ほ
ど、光が吸収されやすい。したがって物質内で光を吸収
させるためには、複素誘電率ｍ（＝εR−ｉεi）の実数
項εRの絶対値が小さく、複素誘電率の虚数項εiの値が
大きいほどよい。表１、表２は、各々波長λが０．５２
μｍ、１．３２μｍの場合の銅とＴｉＮの複素屈折率ｍ
および複素誘電率εの値を、各々実数項と虚数項とに分
けて示す。
る。物質の光吸収に影響を与える物理定数として、膜の
複素屈折率ｍ（＝ｎ−ｉｋ、ｎ：普通の屈折率、ｉ：虚
数、ｋ：消衰係数）がある。光は電磁波であることか
ら、複素屈折率ｍを複素誘電率εに変換すると、複素誘
電率ε（＝εR−ｉεi）の実数項εRは、複素屈折率ｍ
の実数項である普通の屈折率ｎと虚数項である消衰係数
ｋの２乗の差（＝ｎ2−ｋ2）となり、虚数項εiは、複
素屈折率ｍの実数項である普通の屈折率ｎと虚数項であ
る消衰係数ｋとの積の２倍となる（＝２ｎｋ）。この複
素誘電率ｍの実数項εRの絶対値は、物理的には物質に
入射する光の入射しやすさを示している。すなわち、複
素誘電率ｍの実数項εRの絶対値が小さいほど、物質に
光は入射しやすい。複素誘電率ｍの虚数項εiは、物質
内に入射した光が物質内で吸収される度合いを示す。す
なわち、複素誘電率ｍの虚数項εiの値が大きい材料ほ
ど、光が吸収されやすい。したがって物質内で光を吸収
させるためには、複素誘電率ｍ（＝εR−ｉεi）の実数
項εRの絶対値が小さく、複素誘電率の虚数項εiの値が
大きいほどよい。表１、表２は、各々波長λが０．５２
μｍ、１．３２μｍの場合の銅とＴｉＮの複素屈折率ｍ
および複素誘電率εの値を、各々実数項と虚数項とに分
けて示す。
【００１２】
【表１】
【００１３】
【表２】
【００１４】銅をヒューズとして採用した場合、波長が
１．３２μｍのレーザを用いて銅ヒューズを切断する場
合を想定すると、光吸収層４は、複素誘電率εの実数項
εRの絶対値が７７．７５より小さく、かつ複素誘電率
ｍの虚数項εiの値が３．４４よりも大きい材質であれ
ばよい。例えば、光吸収層として表１に示すＴｉＮ等が
挙げられる。光吸収層に用いる材料は、上述の関係を満
たす材料であればよく、ＴｉＮに限定されるものではな
い。
１．３２μｍのレーザを用いて銅ヒューズを切断する場
合を想定すると、光吸収層４は、複素誘電率εの実数項
εRの絶対値が７７．７５より小さく、かつ複素誘電率
ｍの虚数項εiの値が３．４４よりも大きい材質であれ
ばよい。例えば、光吸収層として表１に示すＴｉＮ等が
挙げられる。光吸収層に用いる材料は、上述の関係を満
たす材料であればよく、ＴｉＮに限定されるものではな
い。
【００１５】上述の説明においては、ダマシン法を用い
て銅配線層３ｂを形成した後に、光吸収層４を形成する
方法を示したが、異なる方法により銅配線層３ｂを形成
することも可能であり、その形成時に光吸収層４を形成
してもよい。結果的に図３に示すように、銅配線層３ｂ
の上部に銅配線層３ｂよりも光吸収率の高い材質の光吸
収層を形成できればよい。
て銅配線層３ｂを形成した後に、光吸収層４を形成する
方法を示したが、異なる方法により銅配線層３ｂを形成
することも可能であり、その形成時に光吸収層４を形成
してもよい。結果的に図３に示すように、銅配線層３ｂ
の上部に銅配線層３ｂよりも光吸収率の高い材質の光吸
収層を形成できればよい。
【００１６】（ヒューズの切断動作）一般的に使用され
ている赤外領域波長のレーザを用いてヒューズの切断を
する場合について説明する。図１４に示すように、赤外
領域波長では銅に対する反射率Ｒが１００％に近い。し
たがって図４に示すように、銅配線層３ｂの上部に光吸
収層がない場合は照射されたレーザ光６が銅配線層３ｂ
へ吸収されない。これに対して図３では、照射された赤
外領域波長のレーザ光６は、まずこの光吸収層４で吸収
される。ＴｉＮを光吸収層４として利用した場合、その
反射率Ｒは数％と低く光吸収率が高いため、この光吸収
層４でよく吸収される。この吸収された光は熱伝導によ
り光吸収層４の下にある銅配線層３ｂへ伝えられ、さら
にその下にあるバリアメタル層３ａへと伝えられる。こ
の伝導された熱により、銅配線層３ｂおよびバリアメタ
ル層３ａが溶けて固体から液体、気体へと相変化をす
る。ヒューズ層３の周囲に形成された空間部分の蒸気圧
が所定値を超えると、第二絶縁膜５が破壊され、それと
ともに気体状態の銅配線層３ｂおよびバリアメタル３ａ
は吹き飛ばされ、その結果、銅ヒューズ層３は電気的に
切断される。上述のように、銅ヒューズ層３の上部に光
吸収層４を設けることにより、従来から広く使われてい
る赤外領域波長レーザを用いて、銅ヒューズの切断が可
能となる。
ている赤外領域波長のレーザを用いてヒューズの切断を
する場合について説明する。図１４に示すように、赤外
領域波長では銅に対する反射率Ｒが１００％に近い。し
たがって図４に示すように、銅配線層３ｂの上部に光吸
収層がない場合は照射されたレーザ光６が銅配線層３ｂ
へ吸収されない。これに対して図３では、照射された赤
外領域波長のレーザ光６は、まずこの光吸収層４で吸収
される。ＴｉＮを光吸収層４として利用した場合、その
反射率Ｒは数％と低く光吸収率が高いため、この光吸収
層４でよく吸収される。この吸収された光は熱伝導によ
り光吸収層４の下にある銅配線層３ｂへ伝えられ、さら
にその下にあるバリアメタル層３ａへと伝えられる。こ
の伝導された熱により、銅配線層３ｂおよびバリアメタ
ル層３ａが溶けて固体から液体、気体へと相変化をす
る。ヒューズ層３の周囲に形成された空間部分の蒸気圧
が所定値を超えると、第二絶縁膜５が破壊され、それと
ともに気体状態の銅配線層３ｂおよびバリアメタル３ａ
は吹き飛ばされ、その結果、銅ヒューズ層３は電気的に
切断される。上述のように、銅ヒューズ層３の上部に光
吸収層４を設けることにより、従来から広く使われてい
る赤外領域波長レーザを用いて、銅ヒューズの切断が可
能となる。
【００１７】以上より、実施の形態１によれば、銅ヒュ
ーズ層３の上部に銅配線層３ｂよりも光吸収率の高い材
質の光吸収層４を設けることにより、光吸収層４に吸収
された光が熱伝導により光吸収層４の下にある銅配線層
３ｂへ伝えられ、さらにその下にあるバリアメタル層３
ａへと伝えられるため、従来から広く使われている赤外
領域波長レーザを用いた場合でも、銅ヒューズの切断を
可能とすることができる。
ーズ層３の上部に銅配線層３ｂよりも光吸収率の高い材
質の光吸収層４を設けることにより、光吸収層４に吸収
された光が熱伝導により光吸収層４の下にある銅配線層
３ｂへ伝えられ、さらにその下にあるバリアメタル層３
ａへと伝えられるため、従来から広く使われている赤外
領域波長レーザを用いた場合でも、銅ヒューズの切断を
可能とすることができる。
【００１８】実施の形態２.銅配線は、多層配線デバイ
スに使用されることが予測されているため、以下の実施
の形態２では四層の銅配線を備えた半導体装置に本発明
を適用した場合を説明する。 （装置構成）図５および図６は、実施の形態２における
四層の銅配線を用いた半導体装置を示す。図５および図
６において図１ないし図４と同じ符号は同じ部分を示す
ため、説明は省略する。図５に示すように、シリコン基
板１の上に第一絶縁膜２（２ｂ）を介在してガード層７
が形成されている。ガード層７はバリアメタル層７ａと
バリアメタル層７ａの上部の銅配線層７ｂとを有してい
る。次に図６に示すように、第一絶縁膜２（２ｂ）上に
は、第一絶縁膜１（２ａ）を介在してヒューズ層３が形
成されている。ヒューズ層３はバリアメタル層３ａとバ
リアメタル層３ａの上部の銅配線層３ｂとを有してい
る。第一絶縁膜１（２ａ）上には第二絶縁膜５が形成さ
れている。第一層のシリコン基板１、第二層の第一絶縁
膜２（２ｂ）、第三層の第一絶縁膜１（２ａ）および第
四層の第二絶縁膜５から成る四層の銅配線を備えた半導
体装置において、レーザ光６の照射により切断される銅
ヒューズ層３は、上述した切断の機構より銅ヒューズ層
３上に絶縁膜が必要なこと、および切断が容易であるこ
とから第三層目の銅配線層３が使用される。ヒューズ層
３の直下およびその周辺部分におけるシリコン基板１へ
与えられるダメージを防止する目的により、第二層の銅
配線層をガード層７として構成する。ガード層７の光吸
収率は、ダメージ防止の目的より上部の銅ヒューズ層３
の光吸収率より低い。さらに、ガード層７として用いた
第二層の銅配線層７の上部には、実施の形態１で述べた
ような光吸収層４を設けない方が、シリコン基板１へ与
えられるダメージを減少させるためには望ましい。メー
ジを減少させるために、第二層の銅配線層７上の第一絶
縁膜１（２ａ）の上部に、銅ヒューズ層３として利用さ
れる第三層の銅配線層３が構成されている。
スに使用されることが予測されているため、以下の実施
の形態２では四層の銅配線を備えた半導体装置に本発明
を適用した場合を説明する。 （装置構成）図５および図６は、実施の形態２における
四層の銅配線を用いた半導体装置を示す。図５および図
６において図１ないし図４と同じ符号は同じ部分を示す
ため、説明は省略する。図５に示すように、シリコン基
板１の上に第一絶縁膜２（２ｂ）を介在してガード層７
が形成されている。ガード層７はバリアメタル層７ａと
バリアメタル層７ａの上部の銅配線層７ｂとを有してい
る。次に図６に示すように、第一絶縁膜２（２ｂ）上に
は、第一絶縁膜１（２ａ）を介在してヒューズ層３が形
成されている。ヒューズ層３はバリアメタル層３ａとバ
リアメタル層３ａの上部の銅配線層３ｂとを有してい
る。第一絶縁膜１（２ａ）上には第二絶縁膜５が形成さ
れている。第一層のシリコン基板１、第二層の第一絶縁
膜２（２ｂ）、第三層の第一絶縁膜１（２ａ）および第
四層の第二絶縁膜５から成る四層の銅配線を備えた半導
体装置において、レーザ光６の照射により切断される銅
ヒューズ層３は、上述した切断の機構より銅ヒューズ層
３上に絶縁膜が必要なこと、および切断が容易であるこ
とから第三層目の銅配線層３が使用される。ヒューズ層
３の直下およびその周辺部分におけるシリコン基板１へ
与えられるダメージを防止する目的により、第二層の銅
配線層をガード層７として構成する。ガード層７の光吸
収率は、ダメージ防止の目的より上部の銅ヒューズ層３
の光吸収率より低い。さらに、ガード層７として用いた
第二層の銅配線層７の上部には、実施の形態１で述べた
ような光吸収層４を設けない方が、シリコン基板１へ与
えられるダメージを減少させるためには望ましい。メー
ジを減少させるために、第二層の銅配線層７上の第一絶
縁膜１（２ａ）の上部に、銅ヒューズ層３として利用さ
れる第三層の銅配線層３が構成されている。
【００１９】（ヒューズの切断動作）上述のように、ヒ
ューズ層３の下にダメージ防止用のガード層７を形成す
ることにより、特に、シリコン基板１への吸収率が大き
い可視領域波長４１のレーザを照射した場合におけるシ
リコン基板１へ与えられるダメージを回避させることが
できる。さらに、銅への光吸収率が高い可視領域波長４
１のレーザを採用することにより、実施の形態１におけ
る光吸収層４を設けることなくヒューズを切断でき、し
たがって光吸収層４を形成するための写真製版を用いた
成膜工程を削減することができる。上述のように、実施
の形態２で示されたガード層７を有する構造により、可
視領域波長レーザの照射時に問題となるシリコン基板１
へのダメージを抑制することができ、銅に対する光吸収
率の高い可視領域波長レーザを用いても銅ヒューズを切
断することができる。
ューズ層３の下にダメージ防止用のガード層７を形成す
ることにより、特に、シリコン基板１への吸収率が大き
い可視領域波長４１のレーザを照射した場合におけるシ
リコン基板１へ与えられるダメージを回避させることが
できる。さらに、銅への光吸収率が高い可視領域波長４
１のレーザを採用することにより、実施の形態１におけ
る光吸収層４を設けることなくヒューズを切断でき、し
たがって光吸収層４を形成するための写真製版を用いた
成膜工程を削減することができる。上述のように、実施
の形態２で示されたガード層７を有する構造により、可
視領域波長レーザの照射時に問題となるシリコン基板１
へのダメージを抑制することができ、銅に対する光吸収
率の高い可視領域波長レーザを用いても銅ヒューズを切
断することができる。
【００２０】上述の四層金属配線を備えた半導体装置に
おいて、第三層目、第四層目が銅配線を使用し、第一層
目、第二層目の配線層にアルミニウム層を備えたような
金属配線の材質が混在する場合に、第一層目または第二
層目のアルミニウム層を第三層目または第四層目のヒュ
ーズ層下に形成しても、アルミニウム層がヒューズ層に
対してガード層となるため、同様の効果が得られる。
おいて、第三層目、第四層目が銅配線を使用し、第一層
目、第二層目の配線層にアルミニウム層を備えたような
金属配線の材質が混在する場合に、第一層目または第二
層目のアルミニウム層を第三層目または第四層目のヒュ
ーズ層下に形成しても、アルミニウム層がヒューズ層に
対してガード層となるため、同様の効果が得られる。
【００２１】以上より、実施の形態２によれば、ガード
層を有する構造により可視領域波長レーザの照射時に問
題となるシリコン基板へのダメージを抑制することがで
きるため、銅に対する光吸収率の高い可視領域波長レー
ザを用いても銅ヒューズを切断することができる。
層を有する構造により可視領域波長レーザの照射時に問
題となるシリコン基板へのダメージを抑制することがで
きるため、銅に対する光吸収率の高い可視領域波長レー
ザを用いても銅ヒューズを切断することができる。
【００２２】実施の形態３.図７は実施の形態３におけ
る半導体装置の構成を示す。図７において、図１ないし
図６と同じ符号は同じ部分を示すため説明は省略する。
実施の形態３においては、実施の形態２で示された図５
の銅配線層（第一配線層）３ｂの上部に光吸収層４を形
成する。図７において、シリコン基板１の上に第一番目
の絶縁膜である第一絶縁膜２（２ｂ）を介在してガード
層（第二配線層）７が形成されている。ガード層７はバ
リアメタル層７ａとバリアメタル層７ａの上部の銅配線
層７ｂとを有している。第一絶縁膜２（２ｂ）上には、
第二番目の絶縁膜である第一絶縁膜１（２ａ）を介在し
てヒューズ層３が形成されている。ヒューズ層３はバリ
アメタル層３ａとバリアメタル層３ａの上部の銅配線層
３ｂとを有している。銅配線層３ｂの上部に光吸収層４
を形成する。光吸収層４および第一絶縁膜１（２ａ）上
には、第三番目の絶縁膜である第二絶縁膜５が形成され
ている。光吸収層４に用いられる材料としては、ＴｉＮ
のように可視領域波長４１、赤外領域波長４２の両領域
に対して吸収率が高い材料を用いる。両領域に対して吸
収率が高い材料を用いることにより、レーザの波長に関
係なくレーザ光６を光吸収層４に吸収させることができ
る。その後、吸収されたエネルギーは熱伝導により光吸
収層４の下層の銅ヒューズ層３へ伝えられ、ヒューズを
切断することができる。さらに銅ヒューズ層３の下層に
ガード層７を設けているため、可視領域波長４１のレー
ザ照射時に問題とされるシリコン基板１へのダメージを
防止することができる。
る半導体装置の構成を示す。図７において、図１ないし
図６と同じ符号は同じ部分を示すため説明は省略する。
実施の形態３においては、実施の形態２で示された図５
の銅配線層（第一配線層）３ｂの上部に光吸収層４を形
成する。図７において、シリコン基板１の上に第一番目
の絶縁膜である第一絶縁膜２（２ｂ）を介在してガード
層（第二配線層）７が形成されている。ガード層７はバ
リアメタル層７ａとバリアメタル層７ａの上部の銅配線
層７ｂとを有している。第一絶縁膜２（２ｂ）上には、
第二番目の絶縁膜である第一絶縁膜１（２ａ）を介在し
てヒューズ層３が形成されている。ヒューズ層３はバリ
アメタル層３ａとバリアメタル層３ａの上部の銅配線層
３ｂとを有している。銅配線層３ｂの上部に光吸収層４
を形成する。光吸収層４および第一絶縁膜１（２ａ）上
には、第三番目の絶縁膜である第二絶縁膜５が形成され
ている。光吸収層４に用いられる材料としては、ＴｉＮ
のように可視領域波長４１、赤外領域波長４２の両領域
に対して吸収率が高い材料を用いる。両領域に対して吸
収率が高い材料を用いることにより、レーザの波長に関
係なくレーザ光６を光吸収層４に吸収させることができ
る。その後、吸収されたエネルギーは熱伝導により光吸
収層４の下層の銅ヒューズ層３へ伝えられ、ヒューズを
切断することができる。さらに銅ヒューズ層３の下層に
ガード層７を設けているため、可視領域波長４１のレー
ザ照射時に問題とされるシリコン基板１へのダメージを
防止することができる。
【００２３】以上より、実施の形態３によれば、可視領
域波長、赤外領域波長の両領域に対して吸収率が高い材
料を用いることにより、レーザの波長に関係なくレーザ
光を光吸収層に吸収させることができるため、吸収され
た光を熱伝導により光吸収層４下層の銅ヒューズ層３へ
伝えることにより、ヒューズを切断することができる。
さらに銅ヒューズ層の下層にガード層を設けているた
め、可視領域波長のレーザ照射時に問題とされるシリコ
ン基板へのダメージを防止することができる。
域波長、赤外領域波長の両領域に対して吸収率が高い材
料を用いることにより、レーザの波長に関係なくレーザ
光を光吸収層に吸収させることができるため、吸収され
た光を熱伝導により光吸収層４下層の銅ヒューズ層３へ
伝えることにより、ヒューズを切断することができる。
さらに銅ヒューズ層の下層にガード層を設けているた
め、可視領域波長のレーザ照射時に問題とされるシリコ
ン基板へのダメージを防止することができる。
【００２４】実施の形態４.図８は実施の形態４におけ
る半導体装置の構成を示す。図８において、図１ないし
図７と同じ符号は同じ部分を示すため説明は省略する。
実施の形態４においては、実施の形態２で示された図６
のガード層７の幅がヒューズ層３の幅よりも広い。図８
において、シリコン基板１の上に第一絶縁膜２（２ｂ）
を介在してガード層７が形成されている。ガード層７は
バリアメタル層７ａとバリアメタル層７ａの上部の銅配
線層７ｂとを有している。第一絶縁膜２（２ｂ）上に
は、第一絶縁膜１（２ａ）を介在してヒューズ層３が形
成されている。ガード層７の幅は銅ヒューズ層３の幅よ
りも広く形成されている。銅ヒューズ層３に照射された
レーザ光６は、銅ヒューズ層３の断面形状により複雑に
その回折状態が変化する。ダマシン法により形成された
銅ヒューズ層３の断面形状のバラツキによって、レーザ
光６の回折状態が変わった場合に対しても、銅ヒューズ
層３の周辺に生じるダメージを防止することができる。
銅ヒューズ層３はバリアメタル層３ａとバリアメタル層
３ａの上部の銅配線層３ｂとを有している。第一絶縁膜
１（２ａ）上には第二絶縁膜５が形成されている。
る半導体装置の構成を示す。図８において、図１ないし
図７と同じ符号は同じ部分を示すため説明は省略する。
実施の形態４においては、実施の形態２で示された図６
のガード層７の幅がヒューズ層３の幅よりも広い。図８
において、シリコン基板１の上に第一絶縁膜２（２ｂ）
を介在してガード層７が形成されている。ガード層７は
バリアメタル層７ａとバリアメタル層７ａの上部の銅配
線層７ｂとを有している。第一絶縁膜２（２ｂ）上に
は、第一絶縁膜１（２ａ）を介在してヒューズ層３が形
成されている。ガード層７の幅は銅ヒューズ層３の幅よ
りも広く形成されている。銅ヒューズ層３に照射された
レーザ光６は、銅ヒューズ層３の断面形状により複雑に
その回折状態が変化する。ダマシン法により形成された
銅ヒューズ層３の断面形状のバラツキによって、レーザ
光６の回折状態が変わった場合に対しても、銅ヒューズ
層３の周辺に生じるダメージを防止することができる。
銅ヒューズ層３はバリアメタル層３ａとバリアメタル層
３ａの上部の銅配線層３ｂとを有している。第一絶縁膜
１（２ａ）上には第二絶縁膜５が形成されている。
【００２５】以上より、実施の形態４によれば、ガード
層の幅を銅ヒューズ層の幅よりも広く形成することによ
り、銅ヒューズ層に照射されたレーザ光が、銅ヒューズ
層の断面形状のバラツキによって回折状態が変わった場
合に対しても、銅ヒューズ層の周辺に生じるダメージを
防止することができる。
層の幅を銅ヒューズ層の幅よりも広く形成することによ
り、銅ヒューズ層に照射されたレーザ光が、銅ヒューズ
層の断面形状のバラツキによって回折状態が変わった場
合に対しても、銅ヒューズ層の周辺に生じるダメージを
防止することができる。
【００２６】
【発明の効果】以上説明したように、本発明の半導体装
置によれば、銅ヒューズ切断時に照射されるレーザによ
って銅ヒューズの下部にあるシリコン基板へ与えるダメ
ージの少ないヒューズの構造を有する半導体装置を提供
することができる。
置によれば、銅ヒューズ切断時に照射されるレーザによ
って銅ヒューズの下部にあるシリコン基板へ与えるダメ
ージの少ないヒューズの構造を有する半導体装置を提供
することができる。
【図１】 本発明の実施の形態１における半導体装置の
構成を示す図である。
構成を示す図である。
【図２】 本発明の実施の形態１における銅配線層３ｂ
の上部に光吸収層４を形成した後のヒューズ短辺方向
（Ａ１−Ａ２線）断面図である。
の上部に光吸収層４を形成した後のヒューズ短辺方向
（Ａ１−Ａ２線）断面図である。
【図３】 本発明の実施の形態１における半導体装置の
構成を示す図である。
構成を示す図である。
【図４】 銅配線層３ｂの上部に光吸収層がない場合を
例示する図である。
例示する図である。
【図５】 本発明の実施の形態２における半導体装置を
示す図である。
示す図である。
【図６】 本発明の実施の形態２における四層の銅配線
を用いた半導体装置を示す図である。
を用いた半導体装置を示す図である。
【図７】 本発明の実施の形態３における半導体装置の
構成を示す図である。
構成を示す図である。
【図８】 本発明の実施の形態４における半導体装置の
構成を示す図である。
構成を示す図である。
【図９】 従来の予備のメモリセルを有する半導体装置
の構成を示す図である。
の構成を示す図である。
【図１０】 図９におけるヒューズ３の平面図である。
【図１１】 図１０におけるヒュ−ズ３の短辺方向（Ａ
１−Ａ２線）断面図である。
１−Ａ２線）断面図である。
【図１２】 従来の半導体装置においてヒューズ層が蒸
発する際の蒸気圧により絶縁膜が押し上げられている状
態を示す図である。
発する際の蒸気圧により絶縁膜が押し上げられている状
態を示す図である。
【図１３】 従来の半導体装置において絶縁膜が吹き飛
ばされ、ブロ−痕１５が生じた状態を示す図である。
ばされ、ブロ−痕１５が生じた状態を示す図である。
【図１４】 銅、アルミニウムの分光吸収特性を示す図
である。
である。
１ シリコン基板、 ２ 第一絶縁膜、 ３ 銅ヒュー
ズ層、 ４ 光吸収層、 ５ 第２絶縁膜、 ６ レー
ザ光、 ７ ガード層、 １５ ブロー痕、３１ メイ
ンセル、 ３２ スペアセル、 ３３ 置換回路、 ４
１ 可視領域波長、 ４２ 赤外領域波長。
ズ層、 ４ 光吸収層、 ５ 第２絶縁膜、 ６ レー
ザ光、 ７ ガード層、 １５ ブロー痕、３１ メイ
ンセル、 ３２ スペアセル、 ３３ 置換回路、 ４
１ 可視領域波長、 ４２ 赤外領域波長。
───────────────────────────────────────────────────── フロントページの続き (72)発明者 豊田 類 東京都千代田区丸の内二丁目２番３号 三 菱電機株式会社内 Ｆターム(参考） 5F033 HH11 HH33 JJ08 KK11 MM01 MM05 MM12 MM13 MM29 QQ53 VV00 VV11 XX36 5F038 DT18 5F064 FF02 FF27 FF32 FF42 5F083 ZA10
Claims (5)
- 【請求項１】 半導体基板と、 前記半導体基板上に形成された第一絶縁膜と、 前記第一絶縁膜上に形成された第二絶縁膜とを備えた半
導体装置であって、 前記第一絶縁膜は、銅配線層を含むヒューズ層を該第一
絶縁膜上の一部に有し、 前記第二絶縁膜は、前記ヒューズ層の上に、複素誘電率
の実数項の絶対値が前記銅配線層の複素誘電率の実数項
の絶対値より小さく、かつ複素誘電率の虚数項の値が前
記銅配線層の複素誘電率の虚数項の値より大きい光吸収
層を備えたことを特徴とする半導体装置。 - 【請求項２】 半導体基板と、 前記半導体基板上に形成された第一絶縁膜と、 前記第一絶縁膜上に形成された第二絶縁膜とを備えた半
導体装置であって、 前記第二絶縁膜は、所定の光吸収率を有する第一配線層
を一部に含み、 前記第一絶縁膜は、前記第一配線層の光吸収率を超えな
い光吸収率を有する第二配線層を前記第一配線層下に有
することを特徴とする半導体装置。 - 【請求項３】 前記第二絶縁膜上に形成された第三絶縁
膜をさらに備え、該第三絶縁膜は、前記第一配線層の上
に、複素誘電率の実数項の絶対値が前記第一配線層の複
素誘電率の実数項の絶対値より小さく、かつ複素誘電率
の虚数項の値が前記第一配線層の複素誘電率の虚数項の
値より大きい光吸収層を備えたことを特徴とする請求項
２記載の半導体装置。 - 【請求項４】 前記第二配線層の幅は前記第一配線層の
幅よりも広いことを特徴とする請求項２記載の半導体装
置。 - 【請求項５】 前記第一配線層は銅配線層であり、前記
第二配線層はアルミニウム配線層であることを特徴とす
る請求項２ないし４のいずれかに記載の半導体装置。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP11010647A JP2000208635A (ja) | 1999-01-19 | 1999-01-19 | 半導体装置 |
| US09/352,340 US6362514B1 (en) | 1999-01-19 | 1999-07-13 | Semiconductor device |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP11010647A JP2000208635A (ja) | 1999-01-19 | 1999-01-19 | 半導体装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2000208635A true JP2000208635A (ja) | 2000-07-28 |
Family
ID=11756025
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP11010647A Pending JP2000208635A (ja) | 1999-01-19 | 1999-01-19 | 半導体装置 |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US6362514B1 (ja) |
| JP (1) | JP2000208635A (ja) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP3300328B2 (ja) | 1999-04-30 | 2002-07-08 | インターナショナル・ビジネス・マシーンズ・コーポレーション | フューズ・リンク構造およびその作製方法 |
| US6822310B2 (en) | 2002-07-10 | 2004-11-23 | Mitsubishi Denki Kabushiki Kaisha | Semiconductor integrated circuit |
| US7115966B2 (en) | 2002-10-29 | 2006-10-03 | Renesas Technology Corp. | Semiconductor device |
| JP2010062243A (ja) * | 2008-09-02 | 2010-03-18 | Denso Corp | 半導体装置およびその製造方法 |
Families Citing this family (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6876058B1 (en) * | 2003-10-14 | 2005-04-05 | International Business Machines Corporation | Wiring protection element for laser deleted tungsten fuse |
| US7378936B2 (en) * | 2005-05-23 | 2008-05-27 | Tektronix, Inc. | Circuit element with laser trimmed component |
| US7521266B2 (en) * | 2005-11-16 | 2009-04-21 | Taiwan Semiconductor Manufacturing Company, Ltd. | Production and packaging control for repaired integrated circuits |
| JP4959267B2 (ja) | 2006-03-07 | 2012-06-20 | ルネサスエレクトロニクス株式会社 | 半導体装置および電気ヒューズの抵抗値の増加方法 |
| JP4861060B2 (ja) | 2006-06-01 | 2012-01-25 | ルネサスエレクトロニクス株式会社 | 半導体装置および電気ヒューズの切断方法 |
| US7732351B2 (en) * | 2006-09-21 | 2010-06-08 | Semiconductor Energy Laboratory Co., Ltd. | Manufacturing method of semiconductor device and laser processing apparatus |
| US20080090396A1 (en) * | 2006-10-06 | 2008-04-17 | Semiconductor Energy Laboratory Co., Ltd. | Light exposure apparatus and method for making semiconductor device formed using the same |
Family Cites Families (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4935801A (en) * | 1987-01-27 | 1990-06-19 | Inmos Corporation | Metallic fuse with optically absorptive layer |
| JP2656368B2 (ja) * | 1990-05-08 | 1997-09-24 | 株式会社東芝 | ヒューズの切断方法 |
| US5589706A (en) | 1995-05-31 | 1996-12-31 | International Business Machines Corp. | Fuse link structures through the addition of dummy structures |
| US5986319A (en) * | 1997-03-19 | 1999-11-16 | Clear Logic, Inc. | Laser fuse and antifuse structures formed over the active circuitry of an integrated circuit |
-
1999
- 1999-01-19 JP JP11010647A patent/JP2000208635A/ja active Pending
- 1999-07-13 US US09/352,340 patent/US6362514B1/en not_active Expired - Lifetime
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP3300328B2 (ja) | 1999-04-30 | 2002-07-08 | インターナショナル・ビジネス・マシーンズ・コーポレーション | フューズ・リンク構造およびその作製方法 |
| US6822310B2 (en) | 2002-07-10 | 2004-11-23 | Mitsubishi Denki Kabushiki Kaisha | Semiconductor integrated circuit |
| US7115966B2 (en) | 2002-10-29 | 2006-10-03 | Renesas Technology Corp. | Semiconductor device |
| JP2010062243A (ja) * | 2008-09-02 | 2010-03-18 | Denso Corp | 半導体装置およびその製造方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| US6362514B1 (en) | 2002-03-26 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6420216B1 (en) | Fuse processing using dielectric planarization pillars | |
| KR100367799B1 (ko) | 다층 배선 구조의 반도체 장치 | |
| KR940001888B1 (ko) | 레이저 용단 퓨즈 | |
| US6649997B2 (en) | Semiconductor device having fuses or anti-fuses | |
| JP2000208635A (ja) | 半導体装置 | |
| US20070018279A1 (en) | Protection layer for preventing laser damage on semiconductor devices | |
| US20040178425A1 (en) | Semiconductor device having fuse | |
| US6259146B1 (en) | Self-aligned fuse structure and method with heat sink | |
| US6566238B2 (en) | Metal wire fuse structure with cavity | |
| JP4390297B2 (ja) | 半導体装置 | |
| JPS58170A (ja) | 半導体装置 | |
| US6413848B1 (en) | Self-aligned fuse structure and method with dual-thickness dielectric | |
| JP3485110B2 (ja) | 半導体装置 | |
| US6822310B2 (en) | Semiconductor integrated circuit | |
| US6061264A (en) | Self-aligned fuse structure and method with anti-reflective coating | |
| US20020171119A1 (en) | Semiconductor device with copper fuse section | |
| US7829392B2 (en) | Method for manufacturing fuse box having vertically formed protective film | |
| CN100438013C (zh) | 半导体装置 | |
| US20130113071A1 (en) | Semiconductor device with fuse | |
| US7667290B2 (en) | Semiconductor device including a laser light blocking layer which overlaps fuses | |
| JP4399970B2 (ja) | 半導体装置 | |
| JP2000268699A (ja) | フューズ回路 | |
| JPS5948543B2 (ja) | 半導体装置 | |
| JPS59124145A (ja) | 半導体装置 | |
| JPH06244285A (ja) | 半導体装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20060104 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20090427 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20090512 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20090915 |