JP2000208704A - 誘導素子の集積回路 - Google Patents

誘導素子の集積回路

Info

Publication number
JP2000208704A
JP2000208704A JP11371460A JP37146099A JP2000208704A JP 2000208704 A JP2000208704 A JP 2000208704A JP 11371460 A JP11371460 A JP 11371460A JP 37146099 A JP37146099 A JP 37146099A JP 2000208704 A JP2000208704 A JP 2000208704A
Authority
JP
Japan
Prior art keywords
integrated circuit
inductive element
frequency
inductive
shielding means
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP11371460A
Other languages
English (en)
Inventor
Fabrice Jovenin
ジョヴナン ファブリス
Sever Cercelaru
セルスラル セヴェ
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Koninklijke Philips NV
Original Assignee
Koninklijke Philips Electronics NV
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Koninklijke Philips Electronics NV filed Critical Koninklijke Philips Electronics NV
Publication of JP2000208704A publication Critical patent/JP2000208704A/ja
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D1/00—Resistors, capacitors or inductors
    • H10D1/20—Inductors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D84/00—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D88/00—Three-dimensional [3D] integrated devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01F—MAGNETS; INDUCTANCES; TRANSFORMERS; SELECTION OF MATERIALS FOR THEIR MAGNETIC PROPERTIES
    • H01F17/00—Fixed inductances of the signal type
    • H01F17/0006—Printed inductances

Landscapes

  • Semiconductor Integrated Circuits (AREA)
  • Inductance-Capacitance Distribution Constants And Capacitance-Resistance Oscillators (AREA)

Abstract

(57)【要約】 【課題】 本発明は、少なくとも誘導素子及び活性領域
が一緒に存在し、集積回路の大きさに増加することなく
電磁相互作用が減少される集積回路を提供することを目
的とする。 【解決手段】 本発明は、少なくとも一つの誘導素子
と、抵抗性、容量性及び半導体の素子を含み得る活性領
域とを有する誘導素子及び活性領域（５）の一部が重な
り合う集積回路に係わる。集積回路は誘導素子は発生さ
れる電磁界に関して活性領域を絶縁する遮蔽手段（６）
を有する。本発明は減少された寸法を有する集積回路の
中で高いＱを有する誘導素子の実施の可能性及び誘導素
子と他の素子との間の電磁相互作用が減少する実施化を
提供する。

Description

【発明の詳細な説明】
【０００１】
【発明の属する技術分野】本発明は、少なくとも誘導素
子と活性領域と称される領域とを有し、活性領域は抵抗
性、容量性及び半導体の素子を含み得、誘電素子及び活
性領域の一部が重なり合う集積回路に係わる。
【０００２】
【従来の技術】このような集積回路の製造方法は米国特
許第５，３７０，７６６号に開示されている。この方法
の目的は集積回路の全表面を減少させることである。本
発明は次の考案と関連がある。即ち誘導素子及び活性領
域の重なり合いは誘導素子と活性領域の素子との間で相
互インダクタンス及び寄生結合の出現を生じ得、誘導素
子のクオリティファクタＱのかなりの低下及び回路の周
波数の厳密さの減少に繋がる。
【０００３】誘導素子と活性領域の素子との相互作用の
問題を最小化する既知の解決策は、誘導素子を他の素子
から離間して配置することを含む。このような集積化は
大型化の問題を引き起こす。実際、これを実現するため
には、誘導素子は回路の全表面の四分の一を必要とし得
る。
【０００４】
【発明が解決しようとする課題】本発明の目的は、少な
くとも誘導素子及び活性領域が一緒に存在し、集積回路
の大きさを大幅に増加することなく電磁相互作用が減少
される集積回路を提供することによって上記欠点を大き
く克服することである。本発明の更なる目的は、高いＱ
を示す誘導素子を少なくとも有するコンパクトな集積回
路の集積化を可能にすることである。
【０００５】確かに、冒頭段落による集積回路は、本発
明によって誘導素子が発生させる電磁界から活性領域を
絶縁する遮蔽手段を有することを特徴とする。このよう
な集積回路においては、誘導素子により生成される電磁
界は遮蔽手段によって大きくブロックされ、又活性領域
の素子との相互作用は制限される。本発明の実施例で
は、遮蔽手段は誘導素子と活性領域との間に位置し、開
フレームを形成する。
【０００６】本発明の実施例の目的は、遮蔽手段が誘導
素子に相互インダクタンスを生ずることを防ぐことにあ
る。本実施例では、開フレームを形成する遮蔽手段は誘
導素子によって生じる電磁界で誘起された電流を流せな
い。結果として、これらの遮蔽手段と誘導素子との間に
存在する相互インダクタンスは非常に小さい。
【０００７】
【課題を解決するための手段】本発明の有利な実施例で
は、遮蔽手段は誘導素子によって発生されることを意図
された磁界のベクトルに垂直に置かれた低抵抗材料のプ
レートを有し、誘導素子によってプレートに誘起されう
る電流に垂直なバンド及びスロットの交互の配置によっ
て形成され、バンドは開フレームに接続されている。
【０００８】これらの特徴のため、このようなプレート
は電界の回路の活性領域への伝搬を阻止し、そこで誘起
されうる電流に関して開フレームとして機能する。誘導
素子で生じうる相互インダクタンスは従って略ゼロであ
る。本発明の望ましい実施例では、遮蔽手段は更に誘導
素子を完全に囲む壁を有する低抵抗材料のビアホール
（ｖｉａ ｈｏｌｅ）を含み、上記ビアホールはその高
さ全体に亘る少なくとも一つのスロットを有する。
【０００９】誘導素子は、他の誘導素子の近くに位置す
るとき、その他の誘導素子と相互インダクタンスを形成
する。この相互インダクタンスは誘導素子のＱを低下さ
せる傾向がある。ビアホールは誘導素子と回路内に存在
する他の誘導素子との磁気的相互作用を制限することに
よりこのような相互インダクタンスの巻きを制限するこ
とを可能にする。スロットはビアホールの表面で電流ル
ープの形成を防ぐようにビアホールの高さ全体に亘って
設けられる。
【００１０】本発明の有利な実施例では、プレート及び
ビアホールは共に電位を有する基準端子に接続される。
本発明の目的は、回路の素子間の容量結合を制限するこ
とである。ビアホール及びプレートをお互いに同じ電位
に接続することで、回路の様々な素子間で形成されうる
寄生キャパシタンスは制限される。集積回路は基本的に
夫々が低抵抗材料で作られた層の重ね合わせによって形
成されるため、ビアホールの壁はトラックを積み重ねる
ことによって形成され、夫々は誘導素子の表面によって
画成された周辺の周りの上記層の内一つで切り欠かれ、
一方上記トラックが相互接続される。本発明のこの実施
例は簡単で且つ費用削減できる。既存の層を使用するこ
とによるビアホールの実施は回路の寸法を増加させな
い。
【００１１】本発明の特定の実施例では、集積回路は二
つの誘導素子を有し、その二つの誘導素子は供給端子と
電位を有する基準端子との間で接続され、夫々の端子は
一巻きによって形成され、上記巻きはコイル巻線と対称
及び反対方向を有し、上記向き合う巻きの夫々の部分は
電源供給端子から最も遠く離れている。コイル巻線の方
向の選択は、電流が巻線を通るときに形成される相互イ
ンダクタンスの値に影響し、結果として、Ｑの値に影響
する。この選択は誘導素子のＱを最適化するようなされ
る。
【００１２】各誘導素子は、上記に説明されたとおり上
記素子の中で電磁相互作用の減少を最大化するようにビ
アホールによって囲まれると有利である。本発明は誘導
素子が容量性、抵抗性又は半導体の素子のいずれであっ
ても、他の素子と並設するどの集積回路にも利用され得
る。集積回路は、例えば、発振器、活性負荷ミキサ又は
フィルタであってもよい。従って本発明の集積回路の適
用法の一つでは、従って同調電圧の値に依存する値の周
波数を有する出力信号を伝搬することを意図された発振
器に係わり、発振器は本発明による集積回路の形態で実
現され、その活性領域は少なくとも誘導素子に接続され
たバリキャップダイオードを含み同調電圧によりバイア
スされることを特徴とする。
【００１３】更に一般的には、本発明は無線信号を受信
するための装置に有利に使用される。本発明は、無線周
波数と称される所与の周波数範囲内で選択された周波数
を有する無線信号を受信し、無線信号と称される電子的
信号へ変換することを可能にするアンテナ及びフィルタ
システムと、発振周波数と称される同調電圧の関数とし
て同調され得る周波数を有する局部発振器と、無線信号
及び局部発振器からの信号を受信し、無線周波数と発振
周波数との差に等しく且つ一定の周波数を有する出力信
号を送信するためのミキサと、ミキサの出力信号を使用
する信号処理装置とを有し、局部発振器は前記発振器に
よることを特徴とする無線信号を受信するための装置に
係わる。
【００１４】
【発明の実施の形態】本発明の上記及び他の面は、以下
の実施例の記述を参照して、明らかとなろう。図１は、
本発明による集積回路の特定の実施例の断面図である。
回路１は電位を有する基準端子に接続された基板２によ
り形成され、基板の上には低抵抗材料（３、Ｍ１、Ｍ
２、Ｍ３及びＭ４）の第１、第２、第３、第４及び第５
の層が重畳されている。ポリシリコンで形成された基板
２、ポリシリコンで形成された第１の層３及び金属合金
で形成された第２の層Ｍ１は活性、不活性及び半導体の
素子を有する回路の活性領域５を実現可能にする。ここ
で説明される集積回路では、上記誘導素子４及び活性領
域５の一部が重なり合うよう誘導素子４は回路の第５の
層Ｍ４を形成する材料で実現される。遮蔽手段６は誘導
素子４によって発生された電磁界に関して活性領域５を
絶縁するために設けられている。遮蔽手段６が誘導素子
４によって発生される磁界のベクトルに垂直に置かれる
一方で、遮蔽手段６は第２の層Ｍ１と第５の層Ｍ４との
間に位置する層、例えば本例では第３の層Ｍ２の上で実
現される。
【００１５】ここで説明された実施例では、遮蔽手段６
は誘導素子４と接触しない。誘導素子４が組込まれる第
５の層Ｍ４と遮蔽手段６が組込まれる第３の層Ｍ２とは
実際第４の層Ｍ３の厚さによって分離される。誘導素子
４及び上記遮蔽手段６を併せて考慮するとＬ−Ｃ素子を
形成し得る。誘導素子４と上記遮蔽手段６との間に形成
されたコンデンサＣは誘導素子のＱを下げる。このコン
デンサの値は誘導素子から遮蔽手段を分離する距離の関
数である。この値を最小化するためには、上記遮蔽手段
は誘導素子からある距離置かれる。
【００１６】このＱは遮蔽手段が本例の場合のように低
抵抗材料から形成されていれば更に改善されうる。図２
は前述の遮蔽手段６の望ましい実施例を示している。こ
れらの遮蔽手段６は誘導素子４によって発生された磁界
のベクトルに垂直に配置され、バンド８及びスロット９
の交互の配置によって形成された低抵抗材料のプレート
を有する。バンド８は、例えば、金属合金又はポリシリ
コンによって作られる。プレートは誘導素子によって発
生された磁界のベクトルに垂直に配置されるため、プレ
ートが一片で作られていれば誘導電流Ｉがプレートに現
われうる。この電流Ｉに垂直に配置されたスロット9 及
びバンド８の交互の配置はこの誘導電流の流れを妨げる
開フレームを形成する。この電流が遮蔽手段では略ゼロ
に近いため、これらの遮蔽手段と誘導素子との間に現れ
る相互インダクタンスも略ゼロに近い。これは誘導素子
のＱを下げないことを可能にする。定位置に保つため
に、バンドは閉じていないフレーム１０に外側に付けら
れる。フレーム１０のスロット１１はフレーム上での電
流ループの形成を妨げる。
【００１７】本発明の特定の実施例では、フレーム１０
及びバンド８の共同で形成された組立体７は電位又は接
地を有する基準端子に接続される。対称回路には回路の
仮想接地が選択される。集積回路は非常に多くの場合基
準端子に接続された基板を有する。誘導素子のＱはプレ
ートと誘導素子との間に現われ得る第１の寄生キャパシ
タンスの値と、プレートと基板との間に現われ得る第２
の寄生キャパシタンスの値との関数である。プレートが
基準端子に接続されることで第１の寄生キャパシタンス
の制限を可能にする。更に、プレートが基板と同じ電位
に置かれることから、第２の寄生キャパシタンスの形成
を妨げることを可能にし、誘導素子のＱは下がらない。
【００１８】その上、プレート及び基板２の同じ基準電
位への接続は電界のプレートと基板、従って活性領域の
素子間の送信を防ぐ。活性領域５の誘導素子によって発
生され得る磁界はプレートによってかなり減衰される。
図３は本発明の特定な実施例よる集積回路の二つの誘導
素子の平面図を示している。夫々方形巻き｛Ｔ１、１、
Ｔ２、Ｔ１，３、Ｔ１，４｝及び｛Ｔ２，１，Ｔ２，
２，Ｔ２，３，Ｔ２，４｝を有するこれら二つの誘導素
子４ａ、４ｂは互いに対称に且つ隣に配置される。誘導
素子４ａ及び４ｂは共に供給端子ＶＣＣと電位を有する
基準端子ＧＮＤとの間に接続される。電流Ｉ１は供給端
子から電位を有する基準端子まで二つの誘導素子を介し
て流れる。本実施例は回路内に現われ、誘導素子のＱ、
結果として回路の性能を下げる相互インダクタンスを最
小化することを可能にする。各巻き｛Ｔ１、１、Ｔ２、
Ｔ１、３、Ｔ１、４｝及び｛Ｔ２、１、Ｔ２、２、Ｔ
２、３、Ｔ２、４｝は直列の四つのインダクタの組立体
として作用し、各インダクタは巻きの一部分に夫々対応
する。二つの隣接する巻きの間の相互インダクタンス
は、巻きが巻かれる方向の選択に依存する。巻線の方向
の選択はお互いが直接対向する上記巻きの部分が供給端
子から最も離れているように形成される。対向して配置
された巻きの部分は、その部分が供給端子に近付くほど
高くなる相互インダクタンスを形成する。誘導素子４ａ
及び４ｂの巻きのためにここで選択された巻線の方向は
各巻きＴ１、４及びＴ２、４の第４部分でのみ結合する
ため、相互インダクタンスを減少することができる。
【００１９】図４は本発明の望ましい実施例による集積
回路の断面図を示している。この集積回路は先の段落で
説明された二つの誘導素子のような二つの誘導素子４
ａ、４ｂを有する。二つのビアホール１２ａ及び１２ｂ
は誘導素子４ａ及び４ｂの周りに形成される。ここで実
現された導電性材料の各ビアホール１２ａ、１２ｂは方
形ベースを有し、その壁は誘導素子４ａ、４ｂのうちい
ずれか一つを完全に囲む。各ビアホール１２ａ、１２ｂ
は高さ全体に亘って囲む誘導素子４ａ、４ｂによって誘
起された電流の循環の全ての可能性を遮断するスロット
１３ａ、１３ｂを有する。これらのビアホール１２ａ、
１２ｂは二つの誘導素子４ａ、４ｂの間の相互インダク
タンスを最小化することを可能にする。ここで説明され
た実施例では各ビアホール１２ａ、１２ｂは層Ｍ３及び
Ｍ４の夫々の部分の接合によって実現される。これらの
ビアホールは誘導素子４ａ及び４ｂの間で適切な絶縁を
確実にしこれらの誘導素子の間の磁気相互作用を制限す
る確実性は充分に高い。一般的な方法では、集積回路内
にあるこの誘導素子又は誘導素子の一部分と他の素子と
の間の相互インダクタンスが最小化されるように、集積
回路の中に含まれた各誘導素子又は誘導素子の一部分
を、このようなビアホールを有する遮蔽手段によって絶
縁され得る。
【００２０】本発明の選択された実施例では、プレート
及びビアホールは共に電位を有する基準端子に接続され
る。一方では、プレートと基板との間、他方ではプレー
トと誘導素子との間、更にはプレートとビアホールとの
間での寄生容量性結合は夫々に応じてかなり制限され
る。本発明の選択された実施例の集積回路に含まれた誘
導素子は高いＱを与える。
【００２１】図５は本発明による集積回路の形態で実現
された発振器の機能系統を示す図である。この発振器Ｖ
ＣＯは同調電圧Ｖｔｕｎに依存する値の周波数ＦＬＯを
有する電圧信号Ｖｌｏを生成する。この発振器は供給端
子ＶＣＣに接続された誘導素子４と、バリキャップダイ
オードＶＣＤを有する活性領域５とを有する。ダイオー
ドＶＣＤは同調電圧Ｖｔｕｎによりバイアスされる。
【００２２】図６は無線信号を受信するための装置を示
す図であり、この装置は所与の周波数範囲内で選択され
た無線周波数と称される周波数ＦＲを有する無線信号の
受信と、電子的信号Ｖｆｒへの変換とを可能にするアン
テナ及びフィルタシステムＡＦを有する。この受信装置
は更に局部発振器ＶＣＯと、無線信号Ｖｆｒ及び発振周
波数と称され同調され得る周波数ＦＬＯを有する局部発
振器ＶＣＯから送られる信号Ｖｌｏを受信し、無線周波
数ＦＲと発振周波数ＦＬＯとの差に等しい一定の周波数
ＦＩを有する出力信号Ｖｆｉを送信するミキサＭＩＸと
を含む周波数変換器ＦＣを含む。
【００２３】この周波数変換器ＦＣでは、同調電圧Ｖｔ
ｕｎにより生成される発振周波数ＦＬＯの値の選択は、
中間周波数ＦＩが例えばミキサＭＩＸの出力に配置され
うるフィルタシステム（図示せず）により固定されるた
め無線周波数ＦＲの値に印加する。この受信装置はミキ
サＭＩＸの出力信号を有用することを意図する信号処理
装置ＰＵを含む。
【図面の簡単な説明】
【図１】本発明の実施例による集積回路の断面図であ
る。
【図２】本発明の有利な実施例による集積回路の中に含
まれたプレートの平面図である。
【図３】本発明による回路内に設けられた二つの誘導素
子の平面図である。
【図４】本発明の選択された実施例による集積回路の断
面図である。
【図５】本発明によって実現された発振器の機能的系統
を示す図である。
【図６】本発明による発振器を有する無線信号受信装置
の機能的系統を示す図である。
【符号の説明】
１ 回路 ２ 基板 ３ 第１層 ４、４ａ、４ｂ 誘導素子 ５ 活性領域 ６ 遮蔽手段 ７ 組立体 ８ バンド ９、１１、１３ａ、１３ｂ スロット １０ フレーム １２ａ、１２ｂ ビアホール
フロントページの続き (71)出願人 590000248 Ｇｒｏｅｎｅｗｏｕｄｓｅｗｅｇ １, 5621 ＢＡ Ｅｉｎｄｈｏｖｅｎ， Ｔｈ ｅ Ｎｅｔｈｅｒｌａｎｄｓ (72)発明者 セヴェ セルスラル フランス国，14000 カーン，リュ・ロベ ール・ウダン ９

Claims (9)

    【特許請求の範囲】
  1. 【請求項１】 少なくとも一つの誘導素子と抵抗性、容
    量性及び半導体の素子を含む活性領域と称される領域と
    を有し、誘導素子及び活性領域の一部が重なり合う集積
    回路であって、上記誘導素子が発生させる電磁界から上
    記活性領域を絶縁する遮蔽手段を有することを特徴とす
    る集積回路。
  2. 【請求項２】 上記遮蔽手段は、上記誘導素子と上記活
    性領域との間に配置され開フレームを形成することを特
    徴とする請求項１記載の集積回路。
  3. 【請求項３】 上記遮蔽手段は、上記誘導素子によって
    発生される磁界のベクトルに垂直に配置され、上記誘導
    素子によってプレートに誘起されうる電流に垂直なバン
    ド及びスロットの交互の配置によって形成される低抵抗
    材料のプレートを有し、上記バンドは上記開フレームに
    接続されていることを特徴とする請求項１記載の集積回
    路。
  4. 【請求項４】 上記遮蔽手段は更に上記誘導素子を完全
    に囲む壁を有する低抵抗材料のビアホールを含み、上記
    ビアホールは高さ全体に亘って少なくとも一つのスロッ
    トを有することを特徴とする請求項３記載の集積回路。
  5. 【請求項５】 上記プレート及び上記ビアホールは共に
    電位を有する基準端子に接続されていることを特徴とす
    る請求項４記載の集積回路。
  6. 【請求項６】 上記集積回路は基本的に層の積み重ねに
    よって形成され、上記各層は低抵抗材料によって実現さ
    れ、上記ビアホールの壁はトラックの積み重ねによって
    形成され、上記各トラックは誘導素子の表面に画成され
    た周辺の周りの上記層のうちの一つで切り欠かれ、上記
    トラックは周辺で相互接続されることを特徴とする請求
    項４記載の集積回路。
  7. 【請求項７】 上記集積回路は二つの誘導素子を有し、
    上記二つの誘導素子は供給端子と電位を有する基準端子
    との間に接続され、夫々の素子は一巻きによって形成さ
    れ、上記巻きはコイル巻線と対称且つ反対方向を有し、
    上記向き合う巻きの夫々の部分は電源供給端子から最も
    遠く離れていることを特徴とする請求項４記載の集積回
    路。
  8. 【請求項８】 同調電圧の値に依存する値の周波数を有
    する出力信号を送信するための発振器であって、請求項
    １記載の集積回路の形態で実現され、活性領域は誘導素
    子に接続されたバリキャップダイオードを少なくとも含
    み同調電圧によりバイアスされることを特徴とする発振
    器。
  9. 【請求項９】 無線信号を受信する装置であって、 無線周波数と称される所与の周波数範囲内で選択された
    周波数を有する無線信号を受信し、無線信号と称される
    電子的信号へ変換することを可能にするアンテナ及びフ
    ィルタシステムと、 発振周波数と称される同調電圧の関数として同調され得
    る周波数を有する局部発振器と、 無線信号及び局部発振器からの信号を受信し、無線周波
    数と発振周波数との差に等しく且つ一定の周波数を有す
    る出力信号を送信するためのミキサと、 ミキサの出力信号を使用する信号処理装置とを有し、局
    部発振器は前記発振器によることを特徴とする装置。
JP11371460A 1998-12-29 1999-12-27 誘導素子の集積回路 Pending JP2000208704A (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
FR9816569 1998-12-29
FR9816569 1998-12-29

Publications (1)

Publication Number Publication Date
JP2000208704A true JP2000208704A (ja) 2000-07-28

Family

ID=9534613

Family Applications (1)

Application Number Title Priority Date Filing Date
JP11371460A Pending JP2000208704A (ja) 1998-12-29 1999-12-27 誘導素子の集積回路

Country Status (8)

Country Link
US (1) US6529720B1 (ja)
EP (1) EP1017102B1 (ja)
JP (1) JP2000208704A (ja)
KR (1) KR100771726B1 (ja)
CN (1) CN1165995C (ja)
DE (1) DE69940590D1 (ja)
SG (1) SG75997A1 (ja)
TW (1) TW441086B (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002184945A (ja) * 2000-12-11 2002-06-28 Fuji Electric Co Ltd 磁気素子一体型半導体デバイス
JP2003068862A (ja) * 2001-08-28 2003-03-07 Sharp Corp スパイラルインダクタ及び高周波半導体装置

Families Citing this family (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR2810451A1 (fr) * 2000-06-20 2001-12-21 Koninkl Philips Electronics Nv Circuit integre incluant un element inductif de facteur de qualite eleve et presentant une grande compacite
EP1213762A1 (fr) * 2000-12-05 2002-06-12 Koninklijke Philips Electronics N.V. Dispositif d'isolation d'un élement électrique
US7200378B2 (en) * 2001-12-14 2007-04-03 Freescale Semiconductor, Inc. Rocking potential-well switch and mixer
JP4214700B2 (ja) * 2002-01-22 2009-01-28 株式会社村田製作所 コモンモードチョークコイルアレイ
JP2004221475A (ja) * 2003-01-17 2004-08-05 Mitsubishi Electric Corp 誘導素子
US20050101318A1 (en) * 2003-11-07 2005-05-12 Brett Williams Wireless network access methods, communications device configuration methods, configuration devices, communications systems, and articles of manufacture
EP1553812A3 (fr) 2003-12-11 2013-04-03 STMicroelectronics S.A. Puce à semiconducteur et circuit comprenant une inductance blindée
US7151430B2 (en) * 2004-03-03 2006-12-19 Telefonaktiebolaget Lm Ericsson (Publ) Method of and inductor layout for reduced VCO coupling
US7436281B2 (en) * 2004-07-30 2008-10-14 Texas Instruments Incorporated Method to improve inductance with a high-permeability slotted plate core in an integrated circuit
US7323948B2 (en) * 2005-08-23 2008-01-29 International Business Machines Corporation Vertical LC tank device
US8248200B2 (en) * 2006-03-24 2012-08-21 Panasonic Corporation Inductance component
DE102006044570A1 (de) * 2006-09-21 2008-04-03 Atmel Duisburg Gmbh Integrierte Schaltungsanordnung und integrierte Schaltung
EP2269199B1 (en) * 2008-04-21 2016-06-08 Nxp B.V. Planar inductive unit and an electronic device comprising a planar inductive unit
CN101894861A (zh) * 2009-05-22 2010-11-24 联发科技股份有限公司 半导体装置
WO2011027423A1 (ja) * 2009-09-02 2011-03-10 キヤノンアネルバ株式会社 周波数変換装置
CN105099005B (zh) * 2015-08-16 2017-11-24 中国科学院电工研究所 一种无线能量传输系统的磁场屏蔽装置
US9954487B1 (en) 2016-10-07 2018-04-24 International Business Machines Corporation Tuning LC tank circuits
CN108231735B (zh) * 2017-12-21 2020-01-14 南京中感微电子有限公司 压控振荡器
CN112753102A (zh) * 2018-09-21 2021-05-04 华为技术有限公司 一种平面电感器及半导体芯片

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5070317A (en) 1989-01-17 1991-12-03 Bhagat Jayant K Miniature inductor for integrated circuits and devices
US5173671A (en) 1990-12-18 1992-12-22 Raytheon Company Monolithic lumped element networks
US5370766A (en) 1993-08-16 1994-12-06 California Micro Devices Methods for fabrication of thin film inductors, inductor networks and integration with other passive and active devices
US5478773A (en) * 1994-04-28 1995-12-26 Motorola, Inc. Method of making an electronic device having an integrated inductor
US6057224A (en) * 1996-03-29 2000-05-02 Vlsi Technology, Inc. Methods for making semiconductor devices having air dielectric interconnect structures
DE69718741T2 (de) 1996-10-10 2003-11-13 Koninklijke Philips Electronics N.V., Eindhoven Integrierter Oszillator und einen solchen Oszillator verwendendes Funktelefon
AU6468198A (en) 1997-05-02 1998-11-27 Board Of Trustees Of The Leland Stanford Junior University Patterned ground shields for integrated circuit inductors
US5959522A (en) * 1998-02-03 1999-09-28 Motorola, Inc. Integrated electromagnetic device and method
US6268778B1 (en) * 1999-05-03 2001-07-31 Silicon Wave, Inc. Method and apparatus for fully integrating a voltage controlled oscillator on an integrated circuit

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002184945A (ja) * 2000-12-11 2002-06-28 Fuji Electric Co Ltd 磁気素子一体型半導体デバイス
JP2003068862A (ja) * 2001-08-28 2003-03-07 Sharp Corp スパイラルインダクタ及び高周波半導体装置

Also Published As

Publication number Publication date
CN1259769A (zh) 2000-07-12
DE69940590D1 (de) 2009-04-30
KR100771726B1 (ko) 2007-10-30
CN1165995C (zh) 2004-09-08
EP1017102B1 (fr) 2009-03-18
SG75997A1 (en) 2000-10-24
KR20000048416A (ko) 2000-07-25
EP1017102A1 (fr) 2000-07-05
TW441086B (en) 2001-06-16
US6529720B1 (en) 2003-03-04

Similar Documents

Publication Publication Date Title
JP2000208704A (ja) 誘導素子の集積回路
US5959522A (en) Integrated electromagnetic device and method
US7642618B2 (en) Semiconductor devices with inductors
US6580334B2 (en) Monolithically integrated transformer
US7348871B2 (en) Inductance variable device
TW548798B (en) High Q inductor with faraday shield and dielectric well buried in substrate
US8183971B2 (en) 8-shaped inductor
US7002233B2 (en) Integrated circuit including an inductive element having a large quality factor and being highly compact
US7847666B2 (en) Differential inductor for use in integrated circuits
JP2002100733A (ja) 高周波集積回路装置
JP2012521089A (ja) 磁気結合が低減された集積回路インダクタ
US6809623B2 (en) High Q on-chip inductor
US6762655B2 (en) Circuit arrangement
US20030160675A1 (en) I-inductor as high-frequency microinductor
JP2002246476A (ja) 絶縁デバイス、集積回路、発信器及び無線信号受信装置
JP2006032805A (ja) 電圧制御発振回路およびそれを用いた半導体集積装置、無線通信装置
WO1996042110A1 (en) Semiconductor device
US6842080B1 (en) LC oscillator formed on a substrate
JP2003318715A (ja) 高周波スイッチ回路及び通信機器
EP1211799B1 (en) Lc oscillator
JPH0883717A (ja) トランス素子
JPH11274842A (ja) アンテナ装置と、送信装置及び／又は受信装置
Valkodai A CAD Program for Modeling Thin Film Micro-inductors and Transformers for RFIC Design: Y Aravind R. Valkodai
JPS61164313A (ja) 同調装置

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20061225

RD03 Notification of appointment of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7423

Effective date: 20070313

A711 Notification of change in applicant

Free format text: JAPANESE INTERMEDIATE CODE: A711

Effective date: 20080428

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20090623

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20090625

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20091117