JP2000208720A - 電子デバイス、ｍｏｍキャパシタ、ｍｏｓトランジスタ、拡散バリア層 - Google Patents

電子デバイス、ｍｏｍキャパシタ、ｍｏｓトランジスタ、拡散バリア層

Info

Publication number
JP2000208720A
JP2000208720A JP2000004077A JP2000004077A JP2000208720A JP 2000208720 A JP2000208720 A JP 2000208720A JP 2000004077 A JP2000004077 A JP 2000004077A JP 2000004077 A JP2000004077 A JP 2000004077A JP 2000208720 A JP2000208720 A JP 2000208720A
Authority
JP
Japan
Prior art keywords
layer
nitride
metal
diffusion barrier
carbide
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2000004077A
Other languages
English (en)
Inventor
Choi Seunmuu
チョイ セウンムー
Manshin Marchant Seiresshu
マンシン マーチャント セイレッシュ
Kumer Roy Paraji
クマー ロイ パラジ
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Nokia of America Corp
Original Assignee
Lucent Technologies Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from US09/478,647 external-priority patent/US6340827B1/en
Application filed by Lucent Technologies Inc filed Critical Lucent Technologies Inc
Publication of JP2000208720A publication Critical patent/JP2000208720A/ja
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D1/00—Resistors, capacitors or inductors
    • H10D1/60—Capacitors
    • H10D1/68—Capacitors having no potential barriers
    • H10D1/682—Capacitors having no potential barriers having dielectrics comprising perovskite structures
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P14/00—Formation of materials, e.g. in the shape of layers or pillars
    • H10P14/40—Formation of materials, e.g. in the shape of layers or pillars of conductive or resistive materials
    • H10P14/418—Formation of materials, e.g. in the shape of layers or pillars of conductive or resistive materials the conductive layers comprising transition metals
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P14/00—Formation of materials, e.g. in the shape of layers or pillars
    • H10P14/60—Formation of materials, e.g. in the shape of layers or pillars of insulating materials
    • H10P14/69—Inorganic materials
    • H10P14/6903—Inorganic materials containing silicon
    • H10P14/6905—Inorganic materials containing silicon being a silicon carbide or silicon carbonitride and not containing oxygen, e.g. SiC or SiC:H
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P14/00—Formation of materials, e.g. in the shape of layers or pillars
    • H10P14/60—Formation of materials, e.g. in the shape of layers or pillars of insulating materials
    • H10P14/69—Inorganic materials
    • H10P14/692—Inorganic materials composed of oxides, glassy oxides or oxide-based glasses
    • H10P14/6938—Inorganic materials composed of oxides, glassy oxides or oxide-based glasses the material containing at least one metal element, e.g. metal oxides, metal oxynitrides or metal oxycarbides
    • H10P14/6939—Inorganic materials composed of oxides, glassy oxides or oxide-based glasses the material containing at least one metal element, e.g. metal oxides, metal oxynitrides or metal oxycarbides characterised by the metal
    • H10P14/69393—Inorganic materials composed of oxides, glassy oxides or oxide-based glasses the material containing at least one metal element, e.g. metal oxides, metal oxynitrides or metal oxycarbides characterised by the metal the material containing tantalum, e.g. Ta2O5
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P14/00—Formation of materials, e.g. in the shape of layers or pillars
    • H10P14/60—Formation of materials, e.g. in the shape of layers or pillars of insulating materials
    • H10P14/69—Inorganic materials
    • H10P14/692—Inorganic materials composed of oxides, glassy oxides or oxide-based glasses
    • H10P14/6938—Inorganic materials composed of oxides, glassy oxides or oxide-based glasses the material containing at least one metal element, e.g. metal oxides, metal oxynitrides or metal oxycarbides
    • H10P14/69398—Inorganic materials composed of oxides, glassy oxides or oxide-based glasses the material containing at least one metal element, e.g. metal oxides, metal oxynitrides or metal oxycarbides the material having a perovskite structure, e.g. BaTiO3

Landscapes

  • Semiconductor Integrated Circuits (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Semiconductor Memories (AREA)

Abstract

(57)【要約】 【課題】酸素の拡散を阻止する拡散バリア層を提供する
こと。 【解決手段】 本発明の電子デバイスは、窒化チタン層
１１０と、高誘電率材料（Ｔａ2Ｏ5）層１０５と、前記
窒化チタン層１１０と高誘電率材料層１０５との間に配
置された拡散バリア層１００とからなり、前記拡散バリ
ア層１００が、酸素が前記高誘電率材料層１０５から前
記窒化チタン層１１０に拡散するのを阻止する。

Description

【発明の詳細な説明】
【０００１】
【発明の属する技術分野】本発明は、拡散バリア層に関
し、特に高誘電率材料で構成された拡散バリア層に関す
る。
【０００２】
【従来の技術】高誘電率材料（εr＞＞εSiO2＝ ３．
９ε0）は、例えばＤＲＡＭ内のキャパシタ、無線周波
数（ＲＦ）回路、ＭＯＭキャパシタ、ＭＯＳトランジス
タのようなシリコンベースの電子部品内で使用されてい
る二酸化シリコン（ＳｉＯ2）と窒化シリコン（Ｓｉ3Ｎ
4）を置換するために広範に研究されている。
【０００３】これに関しては、P.K.Roy and I.C.Kizily
alli,著の"Stacked High-ε Gate Dielectric for Giga
scle Integration of Metal-Oxide-Semiconductor Tech
nologies, "Applied Physics Letters, Vol. 72, No.2
2, pp.2835-2837 (June 1, 1998)と I.C. Kizilyalli,
et al.著の "MOS Transistors with Stacked SiO2-Ta2O
5-SiO2 Gate Dielectrics for Giga-Scale Integrati
on of CMOS Teechnologies," IEEE Electron Device Le
tters, Vol. 19, No. 11, pp. 423-425 (Nov. 1998)を
参照のこと。
【０００４】特に酸化タンタル（Ｔａ2Ｏ5 ）は、低温
（５００℃以下）で堆積ができるという利点があるため
にＳｉＯ2の代替物として提案されている。一般的にＴ
ａ 2Ｏ5を有する電子部品を製造する際には、Ｔａ2Ｏ5
に隣接して窒化チタン（ＴｉＮ層）を具備すること、例
えば拡散バリア層としてあるいは電極としてＴａ2Ｏ5／
ＴｉＮ構造を構成することが好ましい。例えば、ＭＯＭ
キャパシタは、Ａｌ／ＴｉＮ／Ｔａ2Ｏ5／ＴｉＮ／Ｔｉ
の積層構造体から形成される。
【０００５】同様にＭＯＳトランジスタのゲート構造も
Ａｌ／ＴｉＮ／Ｔａ2Ｏ5／ＴｉＮ／Ｔｉの積層構造体か
ら形成される。前記したＭＯＭキャパシタとＭＯＳトラ
ンジスタ構造の変形例は公知であり、上記は、本発明を
説明するための単なる一実施例である。
【０００６】Ｔａ2Ｏ5／ＴｉＮ構造における問題点は、
酸素が熱処理の間安定したＴａ2Ｏ5からＴｉＮ内に拡散
する傾向があり、特にこれはＴｉＮがＴｉリッチの場合
にその傾向が著しい。Ａｌ／ＴｉＮ／Ｔｉ構造（ＭＯＭ
キャパシタ）の場合には、酸素はＴｉ内に拡散する。こ
の酸素の拡散により、Ｔａ2Ｏ5が還元して元素Ｔａにな
る傾向がある。この酸素拡散とＴａ2Ｏ5の還元は４００
℃〜６００℃の低温時でも発生する。このことは、Ｔａ
2Ｏ5／ＴｉＮ構造とＴａ2Ｏ5／ＴｉＮ／Ｔｉの構造を具
備する電子部品を製造すると、最終製品がリーク電流が
多くなり、極端な場合には動作不能となるような重大な
問題となる。
【０００７】
【発明が解決しようとする課題】本発明の目的は、上記
した問題を解決するための拡散バリア層を提供すること
である。
【０００８】
【課題を解決するための手段】本発明の電子部品は、請
求項１に記載した特徴を有する。即ち、本発明の電子デ
バイスは、窒化チタン層と、高誘電率材料層と、前記窒
化チタン層と高誘電率材料層との間に配置された拡散バ
リア層とからなり、前記拡散バリア層が、酸素が前記高
誘電率材料層から前記窒化チタン層に拡散するのを阻止
する。
【０００９】本発明のＭＯＭキャパシタは、請求項１６
に記載した特徴を有する。即ち、本発明のＭＯＭキャパ
シタは、第１相互接続層と、前記第１相互接続層に隣接
する第１窒化チタン層と、前記第１窒化チタン層に隣接
する第１拡散バリア層と、前記第１拡散バリア層に隣接
する酸化タンタル層と、前記酸化タンタル層に隣接する
第２拡散バリア層と、前記第２拡散バリア層に隣接する
第２窒化チタン層と、前記第２窒化チタン層に隣接する
第２相互接続層とを有し、前記第１拡散バリア層は、酸
素が前記酸化タンタル層から前記第１窒化チタン層と第
１相互接続層に拡散するのを阻止し、前記第２拡散バリ
ア層は、酸素が前記酸化タンタル層から前記第２窒化チ
タン層に拡散するのを阻止する。
【００１０】本発明のＭＯＳトランジスタは、請求項２
８に記載した特徴を有する。即ち、本発明のＭＯＳトラ
ンジスタは、相互接続層と、前記相互接続層に隣接する
窒化チタン層と、前記窒化チタン層に隣接する拡散バリ
ア層と、前記拡散バリア層に隣接する酸化タンタル層
と、前記酸化タンタル層に隣接するゲート絶縁体層とを
有し、前記拡散バリア層は、酸素が前記酸化タンタル層
から前記窒化チタン層に拡散するのを阻止する。
【００１１】本発明の拡散バリア層は、請求項４１に記
載した特徴を有する。即ち、本発明の拡散バリア層は、
一つあるいは複数の層を含み、各層は炭化金属、窒化金
属、ホウ化金属、金属炭素窒化物、炭化シリコンからな
るグループから選択された材料を含み、酸素が高誘電率
材料層から窒化チタン層に拡散するのを阻止する。
【００１２】
【発明の実施の形態】図１に示すように、本発明のＴａ
2Ｏ5／ＴｉＮ構造の拡散バリア層を１００として示す。
同図においては、拡散バリア層１００は、Ｔａ2Ｏ5層１
０５とＴｉＮ層１１０との間に配置され、Ｔａ2Ｏ5層１
０５からの酸素がＴｉＮ層１１０に拡散するのを阻止
し、それによりＴａ2Ｏ5層１０５が還元して元素Ｔａに
なるのをを阻止する。この実施例においては、拡散バリ
ア層１００は一つあるいは複数の層を含み、各層は（炭
化金属、窒化金属、ホウ化金属、金属炭素窒化物、炭化
シリコン）のいずれか１つを含む。例えば拡散バリア層
１００は、炭化金属の単一層と、窒化金属の単一層と、
ホウ化金属の単一層と、金属炭化窒化物の単一層と、炭
化シリコンの単一層を含む。
【００１３】別の構成例として拡散バリア層１００は、
２層を含みこれらの各層は 炭化金属の単一層と、窒化
金属の単一層と、ホウ化金属の単一層と、金属炭化窒化
物の単一層と、炭化シリコンの単一層を含む。
【００１４】炭化金属は、いずれの金属炭化物でもよ
く、例えは炭化チタン、炭化タンタル、炭化ジルコニウ
ム、炭化モリブデン、窒化タングステン、炭化クロムで
ある。窒化金属は、いずれの金属窒化物でもよく、例え
ば窒化アルミ、窒化タングステン、窒化モリブデン、窒
化ジルコニウム、窒化バナジウム等である。さらにま
た、ホウ化金属はいずれの金属ホウ化物でもよく、例え
ばホウ化チタン、ホウ化ジルコニウム等である。好まし
くは、耐火金属を炭化金属、窒化金属、ホウ化金属の金
属材料として用いることができる。
【００１５】拡散バリア層１００の厚さは、１０〜５０
Åであるが、１０〜２００Å、５０〜１０００Å、２０
０〜３０００Åのいずれの厚さも用いることができる。
さらにまた拡散バリア層１００は、ＰＶＤおよび／また
はＣＶＤで形成することができる。例えば窒化物をスパ
ッタリングする場合には、拡散バリア層の材料の堆積は
窒素含有雰囲気でおこなうのがよい。別例としては、Ｃ
ＶＤにより窒化タングステンを堆積する場合は、タング
ステンカルボニル（tungsten carbonyl）または六フッ
化タングステン（tungsten hexoflouride）をプリカー
サ材料として用いて堆積する。
【００１６】炭化金属、窒化金属、ホウ化金属、金属炭
素窒化物および／または炭化シリコンを拡散バリア層１
００の材料として用いることは、拡散バリア層１００と
ＴｉＮ層１１０との間の界面品質、および多層の拡散バ
リア層１００の場合には、拡散バリア層１００までの各
層間の界面の品質の両方の観点から他の材料を用いるよ
りは好ましい。例えば、炭化金属、窒化金属、ホウ化金
属を用いる場合には、それらは立方構造を有し、そのた
めＴｉＮ層１１０（これも立方構造を有する、すなわち
拡散バリア層と／ＴｉＮの界面が自主的に整合する）と
の間の格子不整合が小さくなる。さらにまた、炭化金
属、窒化金属、および／またはホウ化金属を用いる場合
には、多層の拡散バリア層１００は、多層間の界面は自
己整合している。その理由は、各層は立方構造を有する
からである。
【００１７】実験例１ 図２は、本発明の拡散バリア層を有するＭＯＭキャパシ
タ２００の例を示す。同図に示されるように、ＭＯＭキ
ャパシタはＡｌ層／ＴｉＮ層／拡散バリア層／Ｔａ2Ｏ5
層／拡散バリア層／ＴｉＮ層／Ｔｉ層の積層構造を含
む。ＭＯＭキャパシタ２００においては、拡散バリア層
２０５はＴａ2Ｏ5層２２５から酸素がＴｉＮ層２３０に
拡散するのを阻止する。一方別の拡散バリア層２１０
は、Ｔａ2Ｏ5層２２５から酸素がＴｉＮ層２３５とＴｉ
層２２０に拡散するのを阻止する。拡散バリア層２０
５、２１０は、拡散バリア層１００に関して説明したい
ずれの構造も採ることもできる。
【００１８】また、拡散バリア層２０５、２１０は同一
の構成である必要はない。さらに拡散バリア層２２０と
２１５は相互接続層として機能するが、それぞれの機能
を実行するために他の公知の材料で置換することもでき
る。例えば、タンタル層または窒化タンタル層で置換す
ることもでき、拡散バリア層２１５は銅層で置換するこ
ともできる。
【００１９】実験例２ 図３は、本発明の拡散バリア層を含むＭＯＳトランジス
タゲート構造３００を示す。同図においてゲート構造３
００は、ＳｉＯ2層／Ｔａ2Ｏ5層／拡散バリア層／Ｔｉ
Ｎ層／Ａｌ層の積層構造（シリコン製基盤３０５の上に
形成される）を有する。ゲート構造３００においては、
拡散バリア層３１０はＴａ2Ｏ5層３１５の酸素がＴｉＮ
層３２０に拡散するのを阻止する。
【００２０】実験例１と同様に拡散バリア層３１０は、
拡散バリア層１００に関して記載したいずれの構造を採
ることもできる。さらにまたＳｉＯ2層３２５とＡｌ層
３３０は、ゲート絶縁体と相互接続層としてそれぞれ機
能するが、それらのそれぞれの機能を実行する多の公知
の材料で置換することもできる。例えばＳｉＯ2層３２
５は、Ｔａ2Ｏ5層またはＳｉＯ2層の組み合わせで置換
することができる。別の構成例としてＴａ2Ｏ5層３１５
は、ＳｉＯ2層３２５が存在しない時は ゲート絶縁体
として機能する。
【００２１】本発明の変形例として、本発明の拡散バリ
ア層は、Ｔａ2Ｏ5／ＴｉＮ構造と共に用いる例を記載し
たが、Ｔａ2Ｏ5／ＴｉＮ／Ｔｉ構造とＸ／ＴｉＮ／Ｔｉ
構造用の拡散バリア層として用いることもできる。Ｘは
ペロブスカイト型の高誘電物の材料であり、例えば、バ
リウム酸化物、ストロンチウム酸化物、ランタン酸化
物、ジルコニウム酸化物および前記酸化物に窒素含有さ
せたもの、二つもしくはそれ以上の前記酸化物およびそ
れらからなる窒化物の結合体である。
【図面の簡単な説明】
【図１】本発明によるＴａ2Ｏ5層と拡散バリア層とＴｉ
Ｎ層の構造の断面図
【図２】本発明によるＭＯＭキャパシタの断面図
【図３】本発明によるＭＯＳゲート構造の断面図
【符号の説明】
１０５，２２５，３１５ Ｔａ2Ｏ5層 １００，２０５，２１０，３１０ 拡散バリア層 １１０，２３０，２３５，３２０ ＴｉＮ層 ２１５，３３０ アルミ層 ２２０ Ｔｉ層 ３０５ Ｓｉ層 ３２５ ＳｉＯ2層
───────────────────────────────────────────────────── フロントページの続き (71)出願人 596077259 600 Ｍｏｕｎｔａｉｎ Ａｖｅｎｕｅ, Ｍｕｒｒａｙ Ｈｉｌｌ， Ｎｅｗ Ｊｅ ｒｓｅｙ 07974−0636Ｕ．Ｓ．Ａ. (72)発明者 セウンムー チョイ アメリカ合衆国，フロリダ 32835，オー ランド，セント．ジャイルス プレース 7927 (72)発明者 セイレッシュ マンシン マーチャント アメリカ合衆国，32835 フロリダ，オー ランド，ヴァインランド オークス ボー ルバード 8214 (72)発明者 パラジ クマー ロイ アメリカ合衆国，32819 フロリダ，オー ランド，ハイドンリー コート 7706

Claims (53)

    【特許請求の範囲】
  1. 【請求項１】 窒化チタン層（１１０）と、 高誘電率材料層（１０５）と、 前記窒化チタン層（１１０）と高誘電率材料層（１０
    ５）との間に配置された拡散バリア層（１００）と、か
    らなり、 前記拡散バリア層（１００）は、酸素が前記高誘電率材
    料層（１０５）から前記窒化チタン層（１１０）に拡散
    するのを阻止することを特徴とする電子デバイス。
  2. 【請求項２】 前記高誘電率材料層（１０５）は、酸化
    タンタル製であることを特徴とする請求項１記載の電子
    デバイス。
  3. 【請求項３】 前記高誘電率材料層（１０５）は、ペロ
    ブスカイト型であることを特徴とする請求項１記載の電
    子デバイス。
  4. 【請求項４】 前記ペロブスカイト型の前記高誘電率材
    料層（１０５）は、バリウム酸化物、ストロンチウム酸
    化物、ランタン酸化物、ジルコニウム酸化物、または前
    記酸化物のチタン酸塩または前記酸化物またはチタン酸
    塩の組み合わせであることを特徴とする請求項３記載の
    電子デバイス。
  5. 【請求項５】 前記拡散バリア層（１００）は、一つあ
    るいは複数の層を含み、各層は炭化金属、窒化金属、ホ
    ウ化金属、金属炭素窒化物、炭化シリコンのいずれか一
    つもしくは複数の材料を含むことを特徴とする請求項１
    記載の電子デバイス。
  6. 【請求項６】 前記炭化金属は、炭化チタンと、炭化タ
    ンタルと、炭化ジルコニウムと、炭化モリブデンと、炭
    化タングステンと、炭化クロムからなるグループから選
    択されることを特徴とする請求項５記載の電子デバイ
    ス。
  7. 【請求項７】 前記窒化金属は、窒化アルミと、窒化タ
    ングステンと、窒化モリブデンと、窒化ジルコニウム
    と、窒化バナジウムからなるグループから選択されるこ
    とを特徴とする請求項５記載の電子デバイス。
  8. 【請求項８】 前記ホウ化金属は、ホウ化チタンとホウ
    化ジルコニウムからなるグループから選択されることを
    特徴とする請求項５記載の電子デバイス。
  9. 【請求項９】 前記炭化金属、窒化金属、ホウ化金属を
    構成する金属は、耐火金属であることを特徴とする請求
    項５記載の電子デバイス。
  10. 【請求項１０】 前記各層の厚さは、１０〜５０Åある
    ことを特徴とする請求項５記載の電子デバイス。
  11. 【請求項１１】 前記各層の厚さは、１０〜２００Åあ
    ることを特徴とする請求項５記載の電子デバイス。
  12. 【請求項１２】 前記各層の厚さは、５０〜１０００Å
    あることを特徴とする請求項５記載の電子デバイス。
  13. 【請求項１３】 前記各層の厚さは、２００〜３００Å
    あることを特徴とする請求項５記載の電子デバイス。
  14. 【請求項１４】 窒化チタン層（２３５）に隣接し、前
    記拡散バリア層（２１０）の反対側にチタン層（２２
    ０）をさらに有し、 前記拡散バリア層（２１０）は、酸素が前記高誘電率材
    料層（１０５）から前記チタン層（２２０）に拡散する
    のを阻止することを特徴とする請求項１記載の電子デバ
    イス。
  15. 【請求項１５】 前記電子デバイスは、ＤＲＡＭ、無線
    周波数（ＲＦ）回路、ＭＯＭキャパシタ、またはＭＯＳ
    トランジスタであることを特徴とする請求項１記載の電
    子デバイス。
  16. 【請求項１６】 第１相互接続層（２２０）と、 前記第１相互接続層に隣接する第１窒化チタン層（２３
    ５）と、 前記第１窒化チタン層に隣接する第１拡散バリア層（２
    １０）と、 前記第１拡散バリア層に隣接する酸化タンタル層（２２
    ５）と、 前記酸化タンタル層に隣接する第２拡散バリア層（２０
    ５）と、 前記第２拡散バリア層に隣接する第２窒化チタン層（２
    ３０）と、 前記第２窒化チタン層に隣接する第２相互接続層（２１
    ５）と、を有し、 前記第１拡散バリア層（２１０）は、酸素が前記酸化タ
    ンタル層（２２５）から前記第１窒化チタン層（２３
    ５）と第１相互接続層（２２０）に拡散するのを阻止
    し、 前記第２拡散バリア層（２０５）は、酸素が前記酸化タ
    ンタル層（２２５）から前記第２窒化チタン層（２３
    ０）に拡散するのを阻止することを特徴とするＭＯＭキ
    ャパシタ。
  17. 【請求項１７】 前記第１と第２の拡散バリア層（２１
    ０，２０５）は、一つあるいは複数の層を含み、各層は
    炭化金属、窒化金属、ホウ化金属、金属炭素窒化物、炭
    化シリコンのいずれか一つもしくは複数の材料を含むこ
    とを特徴とする請求項１６記載のＭＯＭキャパシタ。
  18. 【請求項１８】 前記炭化金属は、炭化チタンと、炭化
    タンタルと、炭化ジルコニウムと、炭化モリブデンと、
    炭化タングステンと、炭化クロムからなるグループから
    選択されることを特徴とする請求項１６記載のＭＯＭキ
    ャパシタ。
  19. 【請求項１９】 前記窒化金属は、窒化アルミと、窒化
    タングステンと、窒化モリブデンと、窒化ジルコニウム
    と、窒化バナジウムからなるグループから選択されるこ
    とを特徴とする請求項１６記載のＭＯＭキャパシタ。
  20. 【請求項２０】 前記ホウ化金属は、ホウ化チタンとホ
    ウ化ジルコニウムからなるグループから選択されること
    を特徴とする請求項１６記載のＭＯＭキャパシタ。
  21. 【請求項２１】 前記炭化金属、窒化金属、ホウ化金属
    を構成する金属は、耐火金属であることを特徴とする請
    求項１６記載のＭＯＭキャパシタ。
  22. 【請求項２２】 前記各層の厚さは、１０〜５０Åある
    ことを特徴とする請求項１６記載のＭＯＭキャパシタ。
  23. 【請求項２３】 前記各層の厚さは、１０〜２００Åあ
    ることを特徴とする請求項１６記載のＭＯＭキャパシ
    タ。
  24. 【請求項２４】 前記各層の厚さは、５０〜１０００Å
    あることを特徴とする請求項１６記載のＭＯＭキャパシ
    タ。
  25. 【請求項２５】 前記各層の厚さは、２００〜３００Å
    あることを特徴とする請求項１６記載のＭＯＭキャパシ
    タ。
  26. 【請求項２６】 前記第１相互接続層（２２０）は、チ
    タン製、タンタル製、または窒化タンタル製であること
    を特徴とする請求項１６記載のＭＯＭキャパシタ。
  27. 【請求項２７】 前記第２相互接続層（２１５）は、ア
    ルミ製、または銅製であることを特徴とする請求項１６
    記載のＭＯＭキャパシタ。
  28. 【請求項２８】 相互接続層（３３０）と、 前記相互接続層に隣接する窒化チタン層（３２０）と、 前記窒化チタン層に隣接する拡散バリア層（３１０）
    と、 前記拡散バリア層に隣接する酸化タンタル層（３１５）
    と、 前記酸化タンタル層に隣接するゲート絶縁体層（３２
    ５）と、を有し、 前記拡散バリア層（３１０）は、酸素が前記酸化タンタ
    ル層（３１５）から前記窒化チタン層（３２０）に拡散
    するのを阻止することを特徴とするＭＯＳトランジス
    タ。
  29. 【請求項２９】 前記拡散バリア層（１００）は、一つ
    あるいは複数の層を含み、各層は炭化金属、窒化金属、
    ホウ化金属、金属炭素窒化物、炭化シリコンのいずれか
    一つもしくは複数の材料を含むことを特徴とする請求項
    ２８記載のＭＯＳトランジスタ。
  30. 【請求項３０】 前記炭化金属は、炭化チタンと、炭化
    タンタルと、炭化ジルコニウムと、炭化モリブデンと、
    炭化タングステンと、炭化クロムからなるグループから
    選択されることを特徴とする請求項２８記載のＭＯＳト
    ランジスタ。
  31. 【請求項３１】 前記窒化金属は、窒化アルミと、窒化
    タングステンと、窒化モリブデンと、窒化ジルコニウム
    と、窒化バナジウムからなるグループから選択されるこ
    とを特徴とする請求項２８記載のＭＯＳトランジスタ。
  32. 【請求項３２】 前記ホウ化金属は、ホウ化チタンとホ
    ウ化ジルコニウムからなるグループから選択されること
    を特徴とする請求項２８記載のＭＯＳトランジスタ。
  33. 【請求項３３】 前記炭化金属、窒化金属、ホウ化金属
    を構成する金属は、耐火金属であることを特徴とする請
    求項２８記載のＭＯＳトランジスタ。
  34. 【請求項３４】 前記各層の厚さは、１０〜５０Åある
    ことを特徴とする請求項２８記載のＭＯＳトランジス
    タ。
  35. 【請求項３５】 前記各層の厚さは、１０〜２００Åあ
    ることを特徴とする請求項２８記載のＭＯＳトランジス
    タ。
  36. 【請求項３６】 前記各層の厚さは、５０〜１０００Å
    あることを特徴とする請求項２８記載のＭＯＳトランジ
    スタ。
  37. 【請求項３７】 前記各層の厚さは、２００〜３００Å
    あることを特徴とする請求項２８記載のＭＯＳトランジ
    スタ。
  38. 【請求項３８】 前記相互接続層（３３０）は、アルミ
    製であることを特徴とする請求項２８記載のＭＯＭキャ
    パシタ。
  39. 【請求項３９】 前記ゲート絶縁体層（３２５）は、二
    酸化シリコン製または酸化タンタル製またはその組み合
    わせであることを特徴とする請求項２８記載のＭＯＭキ
    ャパシタ。
  40. 【請求項４０】 前記酸化タンタル層がゲート絶縁体層
    として機能することを特徴とする請求項２８記載のＭＯ
    Ｍキャパシタ。
  41. 【請求項４１】 酸素が高誘電率材料層から窒化チタン
    層に拡散するのを阻止する拡散バリア層において、 前記拡散バリア層は、一つあるいは複数の層を含み、各
    層は炭化金属、窒化金属、ホウ化金属、金属炭素窒化
    物、炭化シリコンからなるグループから選択された材料
    を含むことを特徴とする拡散バリア層。
  42. 【請求項４２】 前記高誘電率材料層は、酸化タンタル
    製であることを特徴とする請求項４１記載の拡散バリア
    層。
  43. 【請求項４３】 前記高誘電率材料層は、ペロブスカイ
    ト型であることを特徴とする請求項４１記載の拡散バリ
    ア層。
  44. 【請求項４４】 前記ペロブスカイト型の前記高誘電率
    材料層は、バリウム酸化物、ストロンチウム酸化物、ラ
    ンタン酸化物、ジルコニウム酸化物、または前記酸化物
    のチタン酸塩または前記酸化物またはチタン酸塩の組み
    合わせであることを特徴とする請求項４１記載の拡散バ
    リア層。
  45. 【請求項４５】 前記炭化金属は、炭化チタンと、炭化
    タンタルと、炭化ジルコニウムと、炭化モリブデンと、
    炭化タングステンと、炭化クロムからなるグループから
    選択されることを特徴とする請求項４１記載の拡散バリ
    ア層。
  46. 【請求項４６】 前記窒化金属は、窒化アルミと、窒化
    タングステンと、窒化モリブデンと、窒化ジルコニウム
    と、窒化バナジウムからなるグループから選択されるこ
    とを特徴とする請求項４１記載の拡散バリア層。
  47. 【請求項４７】 前記ホウ化金属は、ホウ化チタンとホ
    ウ化ジルコニウムからなるグループから選択されること
    を特徴とする請求項４１記載の拡散バリア層。
  48. 【請求項４８】 前記炭化金属、窒化金属、ホウ化金属
    を構成する金属は、耐火金属であることを特徴とする請
    求項４１記載の拡散バリア層。
  49. 【請求項４９】 前記各層の厚さは、１０〜５０Åある
    ことを特徴とする請求項４１記載の拡散バリア層。
  50. 【請求項５０】 前記各層の厚さは、１０〜２００Åあ
    ることを特徴とする請求項４１記載の拡散バリア層。
  51. 【請求項５１】 前記各層の厚さは、５０〜１０００Å
    あることを特徴とする請求項４１記載の拡散バリア層。
  52. 【請求項５２】 前記各層の厚さは、２００〜３００Å
    あることを特徴とする請求項４１記載の拡散バリア層。
  53. 【請求項５３】 前記拡散バリア層は、ＰＶＤまたはＣ
    ＶＤにより形成されることを特徴とする請求項４１記載
    の拡散バリア層。
JP2000004077A 1999-01-13 2000-01-12 電子デバイス、ｍｏｍキャパシタ、ｍｏｓトランジスタ、拡散バリア層 Pending JP2000208720A (ja)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
US11578399P 1999-01-13 1999-01-13
US09/478,647 US6340827B1 (en) 1999-01-13 2000-01-06 Diffusion barrier for use with high dielectric constant materials and electronic devices incorporating same
US60/115783 2000-01-06
US09/478647 2000-01-06

Publications (1)

Publication Number Publication Date
JP2000208720A true JP2000208720A (ja) 2000-07-28

Family

ID=26813566

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2000004077A Pending JP2000208720A (ja) 1999-01-13 2000-01-12 電子デバイス、ｍｏｍキャパシタ、ｍｏｓトランジスタ、拡散バリア層

Country Status (2)

Country Link
JP (1) JP2000208720A (ja)
KR (1) KR20000053483A (ja)

Cited By (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100393209B1 (ko) * 2001-01-18 2003-07-31 삼성전자주식회사 금속 산화막을 유전막으로 하는 반도체 커패시터의 형성방법
KR100410389B1 (ko) * 2001-06-12 2003-12-18 주식회사 하이닉스반도체 반도체 소자의 캐패시터 제조방법
KR100414868B1 (ko) * 2001-06-30 2004-01-13 주식회사 하이닉스반도체 캐패시터의 제조 방법
US6891218B2 (en) 2003-02-28 2005-05-10 Kabushiki Kaisha Toshiba Semiconductor device and method of manufacturing same
US6982472B2 (en) 2003-02-28 2006-01-03 Kabushiki Kaisha Toshiba Semiconductor device and capacitor
KR100772685B1 (ko) * 2001-06-26 2007-11-02 주식회사 하이닉스반도체 캐패시터 형성 방법
JP2008529274A (ja) * 2005-01-26 2008-07-31 フリースケール セミコンダクター インコーポレイテッド Ｃｍｏｓプロセス用金属ゲート・トランジスタ及びその製造方法
JP2008530769A (ja) * 2005-01-13 2008-08-07 インターナショナル・ビジネス・マシーンズ・コーポレーション 高い誘電率のＳｉＯ２ゲート積層体上に熱的に安定したｐ型金属炭化物としてＴｉＣを製造する方法
US12448683B2 (en) 2020-04-24 2025-10-21 Asm Ip Holding B.V. Method of forming a vanadium nitride-containing layer

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101094386B1 (ko) 2009-11-30 2011-12-15 주식회사 하이닉스반도체 반도체 장치의 전극 및 캐패시터 제조 방법

Cited By (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100393209B1 (ko) * 2001-01-18 2003-07-31 삼성전자주식회사 금속 산화막을 유전막으로 하는 반도체 커패시터의 형성방법
KR100410389B1 (ko) * 2001-06-12 2003-12-18 주식회사 하이닉스반도체 반도체 소자의 캐패시터 제조방법
KR100772685B1 (ko) * 2001-06-26 2007-11-02 주식회사 하이닉스반도체 캐패시터 형성 방법
KR100414868B1 (ko) * 2001-06-30 2004-01-13 주식회사 하이닉스반도체 캐패시터의 제조 방법
US6891218B2 (en) 2003-02-28 2005-05-10 Kabushiki Kaisha Toshiba Semiconductor device and method of manufacturing same
US6982472B2 (en) 2003-02-28 2006-01-03 Kabushiki Kaisha Toshiba Semiconductor device and capacitor
US7202126B2 (en) 2003-02-28 2007-04-10 Kabushiki Käisha Toshiba Semiconductor device and method of manufacturing same
CN100378999C (zh) * 2003-02-28 2008-04-02 株式会社东芝 半导体器件及其制造方法
CN100379000C (zh) * 2003-02-28 2008-04-02 株式会社东芝 半导体器件及其制造方法
JP2008530769A (ja) * 2005-01-13 2008-08-07 インターナショナル・ビジネス・マシーンズ・コーポレーション 高い誘電率のＳｉＯ２ゲート積層体上に熱的に安定したｐ型金属炭化物としてＴｉＣを製造する方法
JP2008529274A (ja) * 2005-01-26 2008-07-31 フリースケール セミコンダクター インコーポレイテッド Ｃｍｏｓプロセス用金属ゲート・トランジスタ及びその製造方法
US12448683B2 (en) 2020-04-24 2025-10-21 Asm Ip Holding B.V. Method of forming a vanadium nitride-containing layer

Also Published As

Publication number Publication date
KR20000053483A (ko) 2000-08-25

Similar Documents

Publication Publication Date Title
US6340827B1 (en) Diffusion barrier for use with high dielectric constant materials and electronic devices incorporating same
US6436787B1 (en) Method of forming crown-type MIM capacitor integrated with the CU damascene process
US6040594A (en) High permittivity ST thin film and a capacitor for a semiconductor integrated circuit having such a thin film
JP4046588B2 (ja) キャパシタの製造方法
US6265260B1 (en) Method for making an integrated circuit capacitor including tantalum pentoxide
US20030089943A1 (en) BEOL decoupling capacitor
US6426306B1 (en) Barrier layer fabrication methods
JPH08274256A (ja) 半導体装置及びその製造方法
JP2003051549A (ja) Ｆｅｏｌキャパシタおよびその製造方法
JPH04279053A (ja) 高値タンタル酸化物コンデンサ
JP2829023B2 (ja) 半導体集積回路用キャパシタ
JP2000208720A (ja) 電子デバイス、ｍｏｍキャパシタ、ｍｏｓトランジスタ、拡散バリア層
JP5334199B2 (ja) 容量素子を有する半導体装置
US6482690B2 (en) Method for fabricating semiconductor device
JPWO2006001349A1 (ja) 容量素子が搭載された半導体装置
JP2005064522A (ja) 半導体装置のキャパシタおよびそれを備えるメモリ装置
JP2001257327A (ja) 半導体装置およびその製造方法
JP2004119832A (ja) 半導体装置
JPH03136361A (ja) 半導体装置
JP3943033B2 (ja) キャパシタ及びその製造方法
US6762476B2 (en) Dielectric element including oxide dielectric film and method of manufacturing the same
US7233053B2 (en) Integrated semiconductor product with metal-insulator-metal capacitor
CN100386842C (zh) 利用金属闪光层控制电容器界面特性的方法
US7170736B2 (en) Capacitor having low resistance electrode including a thin silicon layer
JPH0714992A (ja) 半導体装置及びその製造方法並びにそれを用いた応用システム