JP2000211998A - シリコンの酸化方法及びそれを用いた単結晶シリコン酸化膜の製造方法 - Google Patents
シリコンの酸化方法及びそれを用いた単結晶シリコン酸化膜の製造方法Info
- Publication number
- JP2000211998A JP2000211998A JP11015853A JP1585399A JP2000211998A JP 2000211998 A JP2000211998 A JP 2000211998A JP 11015853 A JP11015853 A JP 11015853A JP 1585399 A JP1585399 A JP 1585399A JP 2000211998 A JP2000211998 A JP 2000211998A
- Authority
- JP
- Japan
- Prior art keywords
- silicon
- single crystal
- oxide film
- silicon oxide
- film
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Landscapes
- Crystals, And After-Treatments Of Crystals (AREA)
- Formation Of Insulating Films (AREA)
- Insulated Gate Type Field-Effect Transistor (AREA)
Abstract
(57)【要約】
【課題】 これまで実現されていなかったゲート酸化膜
としてのシリコン酸化膜を単結晶化することにより、膜
中に存在する電子又は正孔捕獲中心濃度を大幅に減少さ
せ、かつ界面特性を向上させて、シリコン集積回路の高
集積化、高速化、高信頼化を達成することを目的とす
る。 【解決手段】 単結晶基板上に担持させたシリコン膜を
原子状水素の存在下酸化してシリコン酸化膜を形成させ
たのち、アニールして単結晶化させる。
としてのシリコン酸化膜を単結晶化することにより、膜
中に存在する電子又は正孔捕獲中心濃度を大幅に減少さ
せ、かつ界面特性を向上させて、シリコン集積回路の高
集積化、高速化、高信頼化を達成することを目的とす
る。 【解決手段】 単結晶基板上に担持させたシリコン膜を
原子状水素の存在下酸化してシリコン酸化膜を形成させ
たのち、アニールして単結晶化させる。
Description
【０００１】
【発明の属する技術分野】本発明は、新規な酸化シリコ
ンの製造方法、さらに詳しくいえば、新規な単結晶シリ
コン酸化膜の製造方法に関するものである。
ンの製造方法、さらに詳しくいえば、新規な単結晶シリ
コン酸化膜の製造方法に関するものである。
【０００２】
【従来の技術】最近、ＭＯＳトランジスタを用いるシリ
コン集積回路に対する集積化、高速化の要求が一段と高
まってきているが、これにはゲート酸化膜の薄膜化が不
可欠であり、５ｎｍ以下の高品質ゲート酸化膜を得る方
法がこの分野における大きな課題となっている。これま
で、ＭＯＳトランジスタにおけるゲート酸化膜は、一般
に清浄化したシリコン結晶を乾燥酸素雰囲気中で１００
０〜１２００℃に加熱し、酸化することによって製造さ
れていた。しかしながら、このようにして得られるゲー
ト酸化膜は、薄膜化すると、ゲート漏れ電流が増加した
り、電気特性が不安定になるなど、信頼性が低下するの
を免れない上、酸化膜中に存在する電子又は正孔捕獲中
心も電気特性に重大な影響を及ぼすことになる。そし
て、これらのゲート酸化膜の薄膜化に伴う問題点の多く
は、これまでのゲート酸化膜が単結晶により形成されて
いないことに起因しており、酸化膜の単結晶化が可能に
なれば、高性能の極微細ＭＯＳトランジスタを得ること
ができる。
コン集積回路に対する集積化、高速化の要求が一段と高
まってきているが、これにはゲート酸化膜の薄膜化が不
可欠であり、５ｎｍ以下の高品質ゲート酸化膜を得る方
法がこの分野における大きな課題となっている。これま
で、ＭＯＳトランジスタにおけるゲート酸化膜は、一般
に清浄化したシリコン結晶を乾燥酸素雰囲気中で１００
０〜１２００℃に加熱し、酸化することによって製造さ
れていた。しかしながら、このようにして得られるゲー
ト酸化膜は、薄膜化すると、ゲート漏れ電流が増加した
り、電気特性が不安定になるなど、信頼性が低下するの
を免れない上、酸化膜中に存在する電子又は正孔捕獲中
心も電気特性に重大な影響を及ぼすことになる。そし
て、これらのゲート酸化膜の薄膜化に伴う問題点の多く
は、これまでのゲート酸化膜が単結晶により形成されて
いないことに起因しており、酸化膜の単結晶化が可能に
なれば、高性能の極微細ＭＯＳトランジスタを得ること
ができる。
【０００３】
【発明が解決しようとする課題】本発明は、これまで実
現されていなかったゲート酸化膜としてのシリコン酸化
膜を単結晶化することにより、膜中に存在する電子又は
正孔捕獲中心濃度を大幅に減少させ、かつ界面特性を向
上させて、シリコン集積回路の高集積化、高速化、高信
頼化を達成することを目的としてなされたものである。
現されていなかったゲート酸化膜としてのシリコン酸化
膜を単結晶化することにより、膜中に存在する電子又は
正孔捕獲中心濃度を大幅に減少させ、かつ界面特性を向
上させて、シリコン集積回路の高集積化、高速化、高信
頼化を達成することを目的としてなされたものである。
【０００４】
【課題を解決するための手段】本発明者らは、シリコン
酸化膜の形成について種々研究を重ねた結果、水素原子
の存在下、比較的低い温度に保持した状態でシリコンを
酸化することにより、相転移しやすい酸化シリコンが得
られること及びこのようにして単結晶基板上に形成させ
たシリコン酸化薄膜をさらにアニールして相転移を起さ
せることにより高品質の単結晶シリコン酸化膜が得られ
ることを見出し、この知見に基づいて本発明をなすに至
った。
酸化膜の形成について種々研究を重ねた結果、水素原子
の存在下、比較的低い温度に保持した状態でシリコンを
酸化することにより、相転移しやすい酸化シリコンが得
られること及びこのようにして単結晶基板上に形成させ
たシリコン酸化薄膜をさらにアニールして相転移を起さ
せることにより高品質の単結晶シリコン酸化膜が得られ
ることを見出し、この知見に基づいて本発明をなすに至
った。
【０００５】すなわち、本発明は、シリコンを原子状水
素の存在下で酸素と接触させることを特徴とするシリコ
ンの酸化方法及び単結晶基板上に担持させたシリコン膜
を原子状水素の存在下酸化してシリコン酸化膜を形成さ
せたのち、アニールして単結晶化させることを特徴とす
る単結晶シリコン酸化膜の製造方法を提供するものであ
る。
素の存在下で酸素と接触させることを特徴とするシリコ
ンの酸化方法及び単結晶基板上に担持させたシリコン膜
を原子状水素の存在下酸化してシリコン酸化膜を形成さ
せたのち、アニールして単結晶化させることを特徴とす
る単結晶シリコン酸化膜の製造方法を提供するものであ
る。
【０００６】
【発明の実施の形態】次に、添付図面に従って本発明を
詳細に説明する。図１は、本発明方法を行うための装置
の１例を示す略解断面図であって、超高真空装置１中の
適所に単結晶基板２を配置し、シリコン蒸発源から供給
されるシリコンをその表面に蒸着させ、シリコン膜を担
持した単結晶基板を形成させる。次に、水素原子源３か
ら原子状水素を、また酸素供給口４から酸素ガスをそれ
ぞれ供給し、排気口５より排気しながらシリコン膜を酸
化することにより、シリコン酸化膜が得られる。このよ
うにして得たシリコン酸化膜をさらにアニールすれば、
単結晶化が起り、単結晶シリコン酸化膜となる。本発明
方法における単結晶基板としては、シリコンを用いるの
が好ましいが、そのほかシリコンと整合性を有する金属
単結晶を用いることもできる。ここで、整合性を有する
とは、シリコン単結晶と対称性及び結晶格子間隔が一致
するか、一致していない場合でもその差が５％以内の範
囲内にあるものを意味する。このような金属としては、
ニッケルやコバルトが挙げられるが、特にシリコンとな
じみやすい点でニッケルが好ましい。
詳細に説明する。図１は、本発明方法を行うための装置
の１例を示す略解断面図であって、超高真空装置１中の
適所に単結晶基板２を配置し、シリコン蒸発源から供給
されるシリコンをその表面に蒸着させ、シリコン膜を担
持した単結晶基板を形成させる。次に、水素原子源３か
ら原子状水素を、また酸素供給口４から酸素ガスをそれ
ぞれ供給し、排気口５より排気しながらシリコン膜を酸
化することにより、シリコン酸化膜が得られる。このよ
うにして得たシリコン酸化膜をさらにアニールすれば、
単結晶化が起り、単結晶シリコン酸化膜となる。本発明
方法における単結晶基板としては、シリコンを用いるの
が好ましいが、そのほかシリコンと整合性を有する金属
単結晶を用いることもできる。ここで、整合性を有する
とは、シリコン単結晶と対称性及び結晶格子間隔が一致
するか、一致していない場合でもその差が５％以内の範
囲内にあるものを意味する。このような金属としては、
ニッケルやコバルトが挙げられるが、特にシリコンとな
じみやすい点でニッケルが好ましい。
【０００７】本発明方法において用いる場合、この単結
晶基板の表面を清浄化する必要がある。次いで、清浄化
された単結晶基板表面に、１２００〜１３００℃に加熱
したシリコンウエーハを蒸発源として熱蒸着させる。こ
のシリコンの層厚としては１０〜４０Å程度が適当であ
る。
晶基板の表面を清浄化する必要がある。次いで、清浄化
された単結晶基板表面に、１２００〜１３００℃に加熱
したシリコンウエーハを蒸発源として熱蒸着させる。こ
のシリコンの層厚としては１０〜４０Å程度が適当であ
る。
【０００８】このようにして、シリコンを堆積した基板
を、次いで原子状水素を照射しながら、酸素と接触さ
せ、完全に酸化させる。この際の原子状水素は、これま
で原子状水素の生成に常用されている方法、例えば１４
００〜１５００℃に加熱した筒状又は網状タングステン
に水素ガスを接触させる方法によって形成される。反応
帯域中に導入される原子状水素と酸素ガスとの割合は、
容量比で１：１ないし１０：１の範囲で選ばれる。ま
た、この酸化は、基板を３００〜５００℃の範囲の温度
に加熱して行われる。
を、次いで原子状水素を照射しながら、酸素と接触さ
せ、完全に酸化させる。この際の原子状水素は、これま
で原子状水素の生成に常用されている方法、例えば１４
００〜１５００℃に加熱した筒状又は網状タングステン
に水素ガスを接触させる方法によって形成される。反応
帯域中に導入される原子状水素と酸素ガスとの割合は、
容量比で１：１ないし１０：１の範囲で選ばれる。ま
た、この酸化は、基板を３００〜５００℃の範囲の温度
に加熱して行われる。
【０００９】このように酸化剤としての酸素ガスと原子
状水素を併用することにより、シリコンの表面に、いっ
たんヒドロキシル基（ＯＨ）が結合し、これが分解し
て、高品質のシリコン酸化膜が生成する。
状水素を併用することにより、シリコンの表面に、いっ
たんヒドロキシル基（ＯＨ）が結合し、これが分解し
て、高品質のシリコン酸化膜が生成する。
【００１０】このようにして得られたシリコン酸化膜
は、次に８００〜１２００℃の範囲の温度において、ア
ニールすることにより単結晶化する。このアニールは、
酸素雰囲気中、又は酸素と水素との混合雰囲気中で行わ
れる。このようにして、単結晶基板上に１〜５ｍｍの単
結晶シリコン酸化膜が形成される。
は、次に８００〜１２００℃の範囲の温度において、ア
ニールすることにより単結晶化する。このアニールは、
酸素雰囲気中、又は酸素と水素との混合雰囲気中で行わ
れる。このようにして、単結晶基板上に１〜５ｍｍの単
結晶シリコン酸化膜が形成される。
【００１１】本発明におけるシリコン酸化膜の形成は、
オージェ電子スペクトルにより確認することができ、ま
た単結晶シリコン酸化膜の形成は、低速電子線回折又は
走査型トンネル顕微鏡による観察で確認することができ
る。
オージェ電子スペクトルにより確認することができ、ま
た単結晶シリコン酸化膜の形成は、低速電子線回折又は
走査型トンネル顕微鏡による観察で確認することができ
る。
【００１２】
【発明の効果】本発明により得られる単結晶シリコン酸
化膜は、膜全体が単一のドメインからなる結晶から形成
され、５ｎｍ以下の薄膜にもかかわらず、極めて高品質
の特性を有する。したがって、シリコン集積回路を構成
するＭＯＳトランジスタのゲート酸化膜として好適であ
る上、その他の新らしい機能をもつ素子材料としても利
用することができる。
化膜は、膜全体が単一のドメインからなる結晶から形成
され、５ｎｍ以下の薄膜にもかかわらず、極めて高品質
の特性を有する。したがって、シリコン集積回路を構成
するＭＯＳトランジスタのゲート酸化膜として好適であ
る上、その他の新らしい機能をもつ素子材料としても利
用することができる。
【００１３】
【実施例】次に、実施例により本発明をさらに詳細に説
明する。
明する。
【００１４】実施例１ オージェ低速電子回折スペクトロメーターを備えたチャ
ンバーを１０-9Ｔｏｒｒ以下に保ち、その中に石英と良
好な格子整合性を有するコバルトを金属基板として配置
した。この金属基板は、配向結晶ロッドから（０００
１）面に沿って切断し、研磨して調製した。このコバル
ト表面を、先ずアルゴンイオンによりボンバードしたの
ち、チャンバー中、８００℃においてアニールすること
により清浄化した。次いで、この清浄化したコバルト表
面に、１２５０℃に加熱したシリコンウエーハを蒸発さ
せてシリコン約２ＭＬを堆積させた。このようにして得
たシリコン担持コバルト基板を、次に原子状水素の存在
下、３５０℃に加熱しながら酸化した。この際の原子状
水素分圧は２×１０-6Ｔｏｒｒ、酸素分圧は２×１０-7
Ｔｏｒｒであった。低速電子回折パターンでは、コバル
ト表面上に形成されたシリコン酸化膜には無定形性の存
在は認められなかった。次いで、シリコン酸化膜を、酸
素雰囲気中、１１００℃において２分間アニールし、コ
バルト（０００１）面上で単結晶成長を行わせた。この
単結晶シリコン酸化膜を得るには、アニール温度を１１
００℃にすることが必要である。理由は不明であるが、
このコバルトの融点が１４９４℃であるにもかかわらず
１１００℃以上ではコバルトは多結晶となる。
ンバーを１０-9Ｔｏｒｒ以下に保ち、その中に石英と良
好な格子整合性を有するコバルトを金属基板として配置
した。この金属基板は、配向結晶ロッドから（０００
１）面に沿って切断し、研磨して調製した。このコバル
ト表面を、先ずアルゴンイオンによりボンバードしたの
ち、チャンバー中、８００℃においてアニールすること
により清浄化した。次いで、この清浄化したコバルト表
面に、１２５０℃に加熱したシリコンウエーハを蒸発さ
せてシリコン約２ＭＬを堆積させた。このようにして得
たシリコン担持コバルト基板を、次に原子状水素の存在
下、３５０℃に加熱しながら酸化した。この際の原子状
水素分圧は２×１０-6Ｔｏｒｒ、酸素分圧は２×１０-7
Ｔｏｒｒであった。低速電子回折パターンでは、コバル
ト表面上に形成されたシリコン酸化膜には無定形性の存
在は認められなかった。次いで、シリコン酸化膜を、酸
素雰囲気中、１１００℃において２分間アニールし、コ
バルト（０００１）面上で単結晶成長を行わせた。この
単結晶シリコン酸化膜を得るには、アニール温度を１１
００℃にすることが必要である。理由は不明であるが、
このコバルトの融点が１４９４℃であるにもかかわらず
１１００℃以上ではコバルトは多結晶となる。
【００１５】実施例２ コバルト（０００１）面の代りにＮｉ（１１１）面を基
板として用い、実施例１と同様にして単結晶シリコン酸
化膜を製造した。図２は、この際に用いたニッケル基板
の清浄表面のオージェ電子スペクトルであり、図３は、
シリコン膜を堆積したときのオージェ電子スペクトルで
ある。これらの図から分るように、図２においてシリコ
ンを堆積することにより６１ｅＶに現われているニッケ
ル由来のスペクトルは、図３においては減少し、代りに
９１ｅＶにシリコン由来のスペクトルが現われている。
次に、図４は酸素雰囲気中、３５０℃で原子状水素を照
射しながら堆積シリコンを完全に酸化したときのシリコ
ン酸化膜のオージェ電子スペクトルである。この図から
分るように、９１ｅＶに現われるシリコンによるスペク
トルは完全に消失し、新たに８０ｅＶにシリコンが酸化
されて生じたＳｉＯ2のオージェ電子スペクトルが現わ
れている。この際、ニッケルシリサイドなどの異種物質
の生成やニッケルが表面に偏析する現象は全く観測され
なかった。このようにして、膜厚約３ｎｍのシリコン酸
化膜が得られた。次に、このシリコン酸化膜を８００℃
で２分間熱処理することにより単結晶シリコン酸化膜を
製造することができた。
板として用い、実施例１と同様にして単結晶シリコン酸
化膜を製造した。図２は、この際に用いたニッケル基板
の清浄表面のオージェ電子スペクトルであり、図３は、
シリコン膜を堆積したときのオージェ電子スペクトルで
ある。これらの図から分るように、図２においてシリコ
ンを堆積することにより６１ｅＶに現われているニッケ
ル由来のスペクトルは、図３においては減少し、代りに
９１ｅＶにシリコン由来のスペクトルが現われている。
次に、図４は酸素雰囲気中、３５０℃で原子状水素を照
射しながら堆積シリコンを完全に酸化したときのシリコ
ン酸化膜のオージェ電子スペクトルである。この図から
分るように、９１ｅＶに現われるシリコンによるスペク
トルは完全に消失し、新たに８０ｅＶにシリコンが酸化
されて生じたＳｉＯ2のオージェ電子スペクトルが現わ
れている。この際、ニッケルシリサイドなどの異種物質
の生成やニッケルが表面に偏析する現象は全く観測され
なかった。このようにして、膜厚約３ｎｍのシリコン酸
化膜が得られた。次に、このシリコン酸化膜を８００℃
で２分間熱処理することにより単結晶シリコン酸化膜を
製造することができた。
【００１６】実施例３ 基板として単結晶シリコン（００１）面を用い、実施例
１と同様にして、その上に約２ＭＬのシリコンを堆積さ
せた。次いで、実施例１と同じ条件で基板を３５０℃に
加熱しながら、原子状水素の存在下で酸化処理した。こ
のようにして得た基板上のシリコン酸化膜について、低
速電子回折パターンを観察したところ、無定形性は全く
認められなかった。次に、このシリコン酸化膜を８００
℃で２分間加熱し、酸素雰囲気中でアニールしたところ
単結晶化し、超薄型の単結晶シリコン酸化膜を得ること
ができた。
１と同様にして、その上に約２ＭＬのシリコンを堆積さ
せた。次いで、実施例１と同じ条件で基板を３５０℃に
加熱しながら、原子状水素の存在下で酸化処理した。こ
のようにして得た基板上のシリコン酸化膜について、低
速電子回折パターンを観察したところ、無定形性は全く
認められなかった。次に、このシリコン酸化膜を８００
℃で２分間加熱し、酸素雰囲気中でアニールしたところ
単結晶化し、超薄型の単結晶シリコン酸化膜を得ること
ができた。
【図１】 本発明方法に用いる装置の１例を示す略解断
面図。
面図。
【図２】 実施例２で得たニッケル清浄表面のオージェ
電子スペクトル。
電子スペクトル。
【図３】 実施例２で得たシリコン膜を堆積したニッケ
ル面のオージェ電子スペクトル。
ル面のオージェ電子スペクトル。
【図４】 実施例２で得たシリコン酸化膜のオージェ電
子スペクトル。
子スペクトル。
１ 超高真空装置 ２ 単結晶基板 ３ 水素原子源 ４ 酸素供給口 ５ 排気口
───────────────────────────────────────────────────── フロントページの続き (72)発明者 尾関 雅志 茨城県つくば市東１−１−４ 工業技術院 産業技術融合領域研究所内 Ｆターム(参考） 4G077 AA03 BB03 FE04 FE19 5F040 DC00 DC01 DC10 ED03 FC00 5F058 BA20 BC01 BC02 BE01 BE04 BF51 BF52 BF53 BF54 BF55 BF57 BF60 BF61 BF62 BF63 BH01 BH02 BH03 BJ01
Claims (6)
- 【請求項１】 シリコンを原子状水素の存在下で酸素と
接触させることを特徴とするシリコンの酸化方法。 - 【請求項２】 シリコンが単結晶基板上に担持された膜
である請求項１記載の酸化方法。 - 【請求項３】 ３００〜５００℃の温度において酸素と
接触させる請求項１又は２記載の酸化方法。 - 【請求項４】 単結晶基板上に担持させたシリコン膜を
原子状水素の存在下酸化してシリコン酸化膜を形成させ
たのち、アニールして単結晶化させることを特徴とする
単結晶シリコン酸化膜の製造方法。 - 【請求項５】 酸化を３００〜５００℃の温度において
酸素と接触させて行う請求項４記載の製造方法。 - 【請求項６】 アニールを８００〜１２００℃の温度に
保持して行う請求項４又は５記載の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP11015853A JP2000211998A (ja) | 1999-01-25 | 1999-01-25 | シリコンの酸化方法及びそれを用いた単結晶シリコン酸化膜の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP11015853A JP2000211998A (ja) | 1999-01-25 | 1999-01-25 | シリコンの酸化方法及びそれを用いた単結晶シリコン酸化膜の製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2000211998A true JP2000211998A (ja) | 2000-08-02 |
Family
ID=11900378
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP11015853A Withdrawn JP2000211998A (ja) | 1999-01-25 | 1999-01-25 | シリコンの酸化方法及びそれを用いた単結晶シリコン酸化膜の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2000211998A (ja) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2002075026A1 (fr) * | 2001-03-16 | 2002-09-26 | Nippon Sheet Glass Co., Ltd. | Film metallique de tres faible epaisseur, corps multicouche a film metallique de tres faible epaisseur, procede de fabrication dudit film ou d'un lamine a film metallique de tres faible epaisseur |
| WO2006095752A1 (ja) * | 2005-03-08 | 2006-09-14 | Hitachi Kokusai Electric Inc. | 半導体装置の製造方法および基板処理装置 |
| US7605095B2 (en) | 2007-02-14 | 2009-10-20 | Tokyo Electron Limited | Heat processing method and apparatus for semiconductor process |
| KR101201652B1 (ko) * | 2007-02-14 | 2012-11-14 | 도쿄엘렉트론가부시키가이샤 | 반도체 처리용 열처리 방법 |
-
1999
- 1999-01-25 JP JP11015853A patent/JP2000211998A/ja not_active Withdrawn
Cited By (11)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2002075026A1 (fr) * | 2001-03-16 | 2002-09-26 | Nippon Sheet Glass Co., Ltd. | Film metallique de tres faible epaisseur, corps multicouche a film metallique de tres faible epaisseur, procede de fabrication dudit film ou d'un lamine a film metallique de tres faible epaisseur |
| US7015495B2 (en) | 2001-03-16 | 2006-03-21 | Nippon Sheet Glass Co., Japan | Metallic very thin film, metallic very thin film multilayer body, and method for manufacturing the metallic very thin film or the metallic very thin film laminate |
| WO2006095752A1 (ja) * | 2005-03-08 | 2006-09-14 | Hitachi Kokusai Electric Inc. | 半導体装置の製造方法および基板処理装置 |
| JPWO2006095752A1 (ja) * | 2005-03-08 | 2008-08-14 | 株式会社日立国際電気 | 半導体装置の製造方法および基板処理装置 |
| KR100909697B1 (ko) * | 2005-03-08 | 2009-07-29 | 가부시키가이샤 히다치 고쿠사이 덴키 | 반도체장치의 제조방법 및 기판처리장치 |
| US7713883B2 (en) | 2005-03-08 | 2010-05-11 | Hitachi Kokusai Electric Inc. | Manufacturing method of a semiconductor device, and substrate processing apparatus |
| JP2011003915A (ja) * | 2005-03-08 | 2011-01-06 | Hitachi Kokusai Electric Inc | 半導体装置の製造方法および基板処理装置 |
| JP4672007B2 (ja) * | 2005-03-08 | 2011-04-20 | 株式会社日立国際電気 | 半導体装置の製造方法、基板処理方法及び基板処理装置 |
| US7605095B2 (en) | 2007-02-14 | 2009-10-20 | Tokyo Electron Limited | Heat processing method and apparatus for semiconductor process |
| KR101201652B1 (ko) * | 2007-02-14 | 2012-11-14 | 도쿄엘렉트론가부시키가이샤 | 반도체 처리용 열처리 방법 |
| KR101232970B1 (ko) * | 2007-02-14 | 2013-02-13 | 도쿄엘렉트론가부시키가이샤 | 반도체 처리용 열처리 방법 및 장치와, 컴퓨터로 판독 가능한 매체 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4777150A (en) | Process for the formation of a refractory metal silicide layer on a substrate for producing interconnection | |
| TWI300249B (ja) | ||
| JPH04133313A (ja) | 半導体作製方法 | |
| JP2000353666A (ja) | 半導体薄膜およびその製造方法 | |
| JP2001007204A (ja) | 多層配線の構造及びその製造方法 | |
| JPS6217026B2 (ja) | ||
| TWI447908B (zh) | 具有減少之閘極氧化物洩漏的取代金屬閘極電晶體 | |
| US8138041B2 (en) | In-situ silicon cap for metal gate electrode | |
| US6825538B2 (en) | Semiconductor device using an insulating layer having a seed layer | |
| KR20050029341A (ko) | 코발트 실리사이드막 형성 방법 및 반도체 장치의 제조방법. | |
| JP2000211998A (ja) | シリコンの酸化方法及びそれを用いた単結晶シリコン酸化膜の製造方法 | |
| JPS60152018A (ja) | 半導体薄膜結晶層の製造方法 | |
| JPS6226575B2 (ja) | ||
| JP4768967B2 (ja) | イオン注入用ステンシルマスク及びその作製方法 | |
| JP2855903B2 (ja) | 半導体装置の製造方法 | |
| JPH0360123A (ja) | 表面処理方法および表面処理装置 | |
| JPS6136374B2 (ja) | ||
| JPH11111713A (ja) | 絶縁膜改質方法及び半導体装置の製造方法 | |
| WO2013048270A1 (en) | Method for forming palladium silicide nanowires | |
| JP4031021B2 (ja) | 薄膜トランジスタの作製方法 | |
| JP3614333B2 (ja) | 絶縁ゲイト型電界効果トランジスタ作製方法 | |
| Yasuda et al. | Nucleation Processes in Si CVD on Ultrathin SiO2 Layers | |
| JP3507108B2 (ja) | バイアススパッタリング法による堆積膜形成方法 | |
| JPH09306867A (ja) | 半導体装置の製造方法 | |
| KR100395912B1 (ko) | 반도체소자의 게이트전극 형성방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20050207 |
|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20050207 |
|
| A072 | Dismissal of procedure |
Free format text: JAPANESE INTERMEDIATE CODE: A073 Effective date: 20051108 |
|
| A300 | Withdrawal of application because of no request for examination |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 20060404 |