JP2000216281A - 樹脂封止型半導体装置 - Google Patents

樹脂封止型半導体装置

Info

Publication number
JP2000216281A
JP2000216281A JP11018225A JP1822599A JP2000216281A JP 2000216281 A JP2000216281 A JP 2000216281A JP 11018225 A JP11018225 A JP 11018225A JP 1822599 A JP1822599 A JP 1822599A JP 2000216281 A JP2000216281 A JP 2000216281A
Authority
JP
Japan
Prior art keywords
semiconductor device
resin
external connection
land
semiconductor chip
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP11018225A
Other languages
English (en)
Other versions
JP3437107B2 (ja
Inventor
Hiroyuki Juso
博行 十楚
Yoshiki Soda
義樹 曽田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sharp Corp
Original Assignee
Sharp Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sharp Corp filed Critical Sharp Corp
Priority to JP01822599A priority Critical patent/JP3437107B2/ja
Priority to US09/460,243 priority patent/US6265783B1/en
Publication of JP2000216281A publication Critical patent/JP2000216281A/ja
Application granted granted Critical
Publication of JP3437107B2 publication Critical patent/JP3437107B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W90/00—Package configurations
    • H10W90/701—Package configurations characterised by the relative positions of pads or connectors relative to package parts
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W70/00—Package substrates; Interposers; Redistribution layers [RDL]
    • H10W70/60—Insulating or insulated package substrates; Interposers; Redistribution layers
    • H10W70/62—Insulating or insulated package substrates; Interposers; Redistribution layers characterised by their interconnections
    • H10W70/65—Shapes or dispositions of interconnections
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W74/00—Encapsulations, e.g. protective coatings
    • H10W74/10—Encapsulations, e.g. protective coatings characterised by their shape or disposition
    • H10W74/111—Encapsulations, e.g. protective coatings characterised by their shape or disposition the semiconductor body being completely enclosed
    • H10W74/114—Encapsulations, e.g. protective coatings characterised by their shape or disposition the semiconductor body being completely enclosed by a substrate and the encapsulations
    • H10W74/117—Encapsulations, e.g. protective coatings characterised by their shape or disposition the semiconductor body being completely enclosed by a substrate and the encapsulations the substrate having spherical bumps for external connection
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W90/00—Package configurations
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/01—Manufacture or treatment
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/50—Bond wires
    • H10W72/531—Shapes of wire connectors
    • H10W72/536—Shapes of wire connectors the connected ends being ball-shaped
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/50—Bond wires
    • H10W72/531—Shapes of wire connectors
    • H10W72/5363—Shapes of wire connectors the connected ends being wedge-shaped
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/50—Bond wires
    • H10W72/551—Materials of bond wires
    • H10W72/552—Materials of bond wires comprising metals or metalloids, e.g. silver
    • H10W72/5522—Materials of bond wires comprising metals or metalloids, e.g. silver comprising gold [Au]
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/851—Dispositions of multiple connectors or interconnections
    • H10W72/874—On different surfaces
    • H10W72/884—Die-attach connectors and bond wires
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W74/00—Encapsulations, e.g. protective coatings
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W90/00—Package configurations
    • H10W90/20—Configurations of stacked chips
    • H10W90/291—Configurations of stacked chips characterised by containers, encapsulations, or other housings for the stacked chips
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W90/00—Package configurations
    • H10W90/701—Package configurations characterised by the relative positions of pads or connectors relative to package parts
    • H10W90/721—Package configurations characterised by the relative positions of pads or connectors relative to package parts of bump connectors
    • H10W90/724—Package configurations characterised by the relative positions of pads or connectors relative to package parts of bump connectors between a chip and a stacked insulating package substrate, interposer or RDL
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W90/00—Package configurations
    • H10W90/701—Package configurations characterised by the relative positions of pads or connectors relative to package parts
    • H10W90/731—Package configurations characterised by the relative positions of pads or connectors relative to package parts of die-attach connectors
    • H10W90/732—Package configurations characterised by the relative positions of pads or connectors relative to package parts of die-attach connectors between stacked chips
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W90/00—Package configurations
    • H10W90/701—Package configurations characterised by the relative positions of pads or connectors relative to package parts
    • H10W90/731—Package configurations characterised by the relative positions of pads or connectors relative to package parts of die-attach connectors
    • H10W90/734—Package configurations characterised by the relative positions of pads or connectors relative to package parts of die-attach connectors between a chip and a stacked insulating package substrate, interposer or RDL
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W90/00—Package configurations
    • H10W90/701—Package configurations characterised by the relative positions of pads or connectors relative to package parts
    • H10W90/751—Package configurations characterised by the relative positions of pads or connectors relative to package parts of bond wires
    • H10W90/754—Package configurations characterised by the relative positions of pads or connectors relative to package parts of bond wires between a chip and a stacked insulating package substrate, interposer or RDL

Landscapes

  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)

Abstract

(57)【要約】 【課題】 従来のリフロー時に生じる膨れは絶縁基板の
外部接続端子が無い領域を中心に生じる。これは外部接
続端子の有るところはランドの接合部から貫通孔を経由
して水蒸気が一部放出されるが、外部接続端子の無い領
域では貫通孔がない為に水蒸気排出の経路が無いので、
膨れ・剥離等が発生すると考えられる。 【解決手段】 複数の貫通孔９を有する絶縁基板の半導
体チップ搭載面側に配線パターン６を持ち、且つ、半導
体チップ搭載面の反対面側には、貫通孔９を介して、各
貫通孔９を覆うランド１０に接続された外部接続端子４
を持ち、配線パターン６と電気的に接続された半導体チ
ップ１および電気接続部が樹脂封止された半導体装置で
あって、半導体チップ搭載面の反対面側から開口部が全
て露出した貫通孔９を覆うダミーランド１１を有する。

Description

【発明の詳細な説明】
【０００１】
【発明の属する技術分野】本発明は樹脂封止型半導体装
置に関するものであり、特に高密度実装に適したほぼチ
ップサイズにまで小型化された樹脂封止型半導体装置に
関するものである。
【０００２】
【従来の技術】近年の電子機器の軽薄短小化の傾向に添
うものとして、また組立工程の自動化に適合するものと
してＱＦＰ（Ｑｕａｄ Ｆｌａｔ Ｐａｃｋａｇｅ）型
やＢＧＡ（Ｂａｌｌ Ｇｒｉｄ Ａｒｒａｙ）型のチッ
プサイズパッケージ（ＣＳＰ）の樹脂封止型半導体装置
が広く用いられている。これら半導体装置の中に入って
いる半導体素子の信号処理の高速化・高機能化により、
より多くの外部接続端子が必要となってきている。
【０００３】この様な場合、外部接続端子が半導体装置
の底面に２次元的にマトリックス状に配置されているＢ
ＧＡ型が採用されている。また、小型の携帯機器に組み
込むために半導体装置のサイズはできる限り小さく、す
なわちチップサイズに近づけて製造している。このＢＧ
Ａ型のひとつに、ＭＯＳトランジスタなどが形成された
半導体チップの面を上にして、ワイヤーボンド方式に
て、配線基板に結線し配線パターンを経由して外部接続
端子と導通させているものがある。従来技術の樹脂封止
型半導体装置は、図９に示すように絶縁基板５とワイヤ
ーとの接続部、ランド部１０、およびそれらを接続して
いる配線からなる配線パターン６と配線保護膜であるソ
ルダーレジスト７で構成される配線基板の上に接着フィ
ルム８にて半導体チップ１を接着させ、半導体チップの
電極パッドと配線パターンがワイヤー３で結線され半導
体チップおよびワイヤーを保護するために配線基板の片
側を封止樹脂２で封止されている。この樹脂封止型半導
体装置が抵抗やコンデンサーが搭載された実装基板に接
続され小型の携帯機器に組み込まれる。
【０００４】チップサイズに近いこの樹脂封止型半導体
装置の外部接続端子は下側全面に均一に配置されている
場合もあるが、外部接続端子が少なければ図９や図１０
に示すように、裏面全体ではなく、中央部に形成しない
で周辺部分に配置する場合がある。これは端子ピッチを
広げて全面配置するより、周辺に配置する方が、実装基
板の配線上有利である。
【０００５】また、その逆で図１１の様に樹脂封止型半
導体装置の中央部にのみ端子が配置される場合がある。
これはメモリデバイスなどでは信号端子配置を容量が異
なった場合でも信号配列を共通化する必要があることか
らパッケージサイズの異なる（チップサイズの異なる）
デバイスでも端子配列は共通にされるためである。
【０００６】なお、このとき図１０および１１の外部接
続端子が形成されていない部分にも貫通孔はないが絶縁
基板上にランドパターンを形成している場合もある。こ
れは、チップ搭載時にチップ搭載部分の配線基板の上面
を平滑にすることでチップの下に気泡などの空間部分の
発生を抑え、リフロー時の熱による不良の発生を抑える
ためである。この中央部分にダミーの半田ボールを搭載
しない理由は、半田ボール材料費の上昇、搭載歩留の低
下、外部接続端子の平坦性の低下、実装基板側の配線引
き回しの自由度が高いためである。
【０００７】
【発明が解決しようとする課題】上述の樹脂封止型半導
体装置は小型で、エリアアレイ構造を持ち、この様な構
造を持つ樹脂封止型半導体装置は実装基板上に、リフロ
ー実装され使用される。配線基板のソルダーレジスト塗
布部分には配線パターンが有るために、ソルダーレジス
ト表面には凹凸が発生する。配線パターン上のソルダー
レジストの平坦度が悪い時、半導体チップを接着フイル
ムを用いてダイボンドする時にソルダーレジストの凹部
ではダイボンドの圧力が十分に加わらず、接着フィルム
とソルダーレジストの接着界面の密着力が十分に得られ
ない時がある。
【０００８】このようなとき、ソルダーレジストと接着
フィルムの界面に水分が吸着する事があり、また配線基
板・ソルダーレジスト・接着フィルムは有機系の物質で
形成されているため、界面だけで無くそれら自身も吸湿
する特性を持つ。この為吸湿状態にある樹脂封止型半導
体装置がリフローにより急激に加熱されると、半導体装
置内部の水分が急激に加熱され体積が膨張する。これに
より配線基板が封止樹脂から剥離したりする事で外観上
の不具合や配線パターンの断線が発生する事がある。
【０００９】樹脂封止型半導体装置を実装基板に接続す
る際のリフロー時等に発生する接合面の剥離等の不具合
を抑えるために特開平９−１２１００２号公報では、図
１２に示すように絶縁基板に小ホール１３を設けて内部
に溜まった水分を効率よく樹脂封止型半導体装置の外に
出している。
【００１０】一般に樹脂封止型半導体装置の配線基板の
製造は、接着剤付きのポリイミドからなる絶縁基板に貫
通孔をあけ、Ｃｕ箔を接着し、それをパターニングして
配線パターンを形成し、ソルダーレジストの印刷後、Ａ
ｕメッキを行っている。もし貫通孔の形成時に小ホール
を同時に形成すると、ソルダーレジストの印刷時に半田
ボール搭載面にソルダーレジストの回り込みが生じる。
【００１１】また、この回り込みを防ぐためにソルダー
レジスト形成後に小ホールを開けるには、そのための金
型や穴開け工程が増加する。この為に小ホールを設ける
事は問題がある。水分排出用の小ホールを設けないと、
リフロー実装時に半導体装置に急激な熱が加わると基板
に膨れが生じる懸念がある。
【００１２】リフロー時に生じるこのような膨れは絶縁
基板の外部接続端子が無い領域を中心に生じる。これは
外部接続端子の有るところはランドの接合部から貫通孔
を経由して水蒸気が一部放出されるが、外部接続端子の
無い領域では貫通孔がない為に水蒸気排出の経路が無い
ので、膨れ・剥離等が発生すると考えられる。
【００１３】
【課題を解決するための手段】請求項１に記載の本発明
の樹脂封止型半導体装置は、複数の貫通孔を有する絶縁
基板の半導体チップ搭載面側に配線パターンを持ち、且
つ、該半導体チップ搭載面の反対面側には、上記貫通孔
を介して、該各貫通孔を覆うランド部に接続された外部
接続端子を持ち、上記配線パターンと電気的に接続され
た半導体チップおよび電気接続部が樹脂封止された樹脂
封止型半導体装置において、上記半導体チップ搭載面の
反対面側から上記開口部が全て露出した貫通孔を有する
ことを特徴とするものである。
【００１４】また、請求項２に記載の本発明の樹脂封止
型半導体装置は、上記外部端子と接続しているランド部
と上記開口部が全て露出したランド部とが同じ格子上に
配列していることを特徴とする、請求項１に記載の樹脂
封止型半導体装置である。
【００１５】また、請求項３に記載の本発明の樹脂封止
型半導体装置は、上記開口部が全て露出したランド部が
互いに接続し、一又複数のランド群が形成されているこ
とを特徴とする、請求項１又は請求項２に記載の樹脂封
止型半導体装置である。
【００１６】また、請求項４に記載の本発明の樹脂封止
型半導体装置は、上記開口部が全て露出したランド部が
上記配線パターンと接続していることを特徴とする、請
求項１乃至請求項３のいずれかに記載の樹脂封止型半導
体装置である。
【００１７】
【発明の実施の形態】以下、実施の形態に基づいて、本
発明を詳細に説明する。
【００１８】図１に本発明の第１の実施例の半導体装置
の断面図、図２に外部接続端子側から見た図を示す。本
実施例の半導体装置は正方形タイプのＣＳＰで外部接続
端子４は半導体装置の外周部分に配置され中央部が、絶
縁性配線基板５の配線パターン６が形成された面と反対
側から開口部が全て露出している貫通孔９を覆うラン
ド、言い換えれば、外部接続端子が接続されていないラ
ンド（以下、「ダミーランド」という）１１となってい
る。絶縁性配線基板５の半導体チップ１の搭載面に配線
パターン６が形成され、エリアアレイ状に配列された外
部接続端子接続用のランドを持つ絶縁性配線基板５上
に、裏面に接着フィルム８をあらかじめ貼り付けた、半
導体チップ１を熱圧着により搭載し、Ａｕワイヤー３を
用いたワイヤーボンドにより絶縁性配線基板５と半導体
チップ１間の電気的接続を確保し、その後トランスファ
ーモールド法により半導体チップ１およびＡｕワイヤー
３を封止樹脂２により封止し、ランド１０に貫通孔９を
介して外部接続用端子４としてはんだボールを接続す
る。絶縁性配線基板５には外部接続端子接続用のランド
１０とは別に、貫通孔は存在するが外部接続端子４のは
んだボールを接続しないダミーランド１１を持つ。
【００１９】配線パターン６にはＡｕメッキがなされて
おり、ダミーランド１１表面は酸化等が起こる事はな
い。本実施例においてダミーランド１１の大きさ、形状
は外部接続端子接続用のランド１０と同じである。ま
た、ランド配置は外部接続端子４と同じマトリックス上
に配置されている。しかし、本発明ではダミーランド１
１のサイズ、形状は外部接続端子接続用のランド１０と
同じである必要は無く、また、同じマトリックス配置で
ある必要も無い。但し、貫通孔９よりは大きめにする必
要がある。
【００２０】ダミーランド１１がランド１０より小さい
と空白部が広くなるので配線の自由度が増す、逆にダミ
ーランド１１がランド１０より大きいと空白部は小さく
なるので平坦性が良くなる。
【００２１】図３に本発明の第２の実施例の半導体装置
の断面図、図４に図３に示す第２の実施例の半導体装置
の外部接続端子側から見た図を示す。本実施例は長方形
タイプの半導体装置で、中央部分および長辺側の最外部
に外部接続端子を持ち、左右の領域に外部接続端子の無
いダミーランド１１を持つ。これらのダミーランド１１
は図５（ａ）に示す様に信号配線から独立したパターン
１４により形成されている。
【００２２】また複数個のダミーランド１１を互いに接
続して大きいダミーランド１１にした構造や図６に示す
ように全てのダミーランド１１を接続して一つの大きな
ダミーランド１１にした構造でも良い、これらはいづれ
も平坦性が向上する構造となる。
【００２３】図７に示す本発明の第３の実施例は半導体
装置内に２つの半導体チップ１を積層した半導体装置で
あり、外部接続端子の数が増えるので、図５（ｂ）に示
すようにダミーランドは信号配線の一部として利用して
いる。本実施例の様にダミーランド１１を配線の一部と
して用いると第２の実施例の図５（ａ）と比較して外部
接続端子数を増加させることができる。
【００２４】以上、本発明では半導体装置内の搭載され
る複数の半導体チップが積層又は同一平面内での配置さ
れていても適用できる。
【００２５】図８に示す本発明の第４の実施例は半導体
チップ１をフェイスダウンのフリップチップ方式で配線
基板に接続する。フリップチップ方式でもフェイスアッ
プのワイヤーボンド方式と同様に、配線基板のソルダー
レジストと接着剤１２の間の接着力が十分で無い場合、
ダミーランド１１から水蒸気を排出することによりリフ
ロー時の信頼性を得る事ができる。
【００２６】本発明において、絶縁性基板の材質・半導
体チップと絶縁性基板間の電気的接続方法・半導体チッ
プのダイボンド方式・外部接続端子の形状・材質等は特
に限定されない。例えば、ポリイミド、ガラスエポキ
シ、ＢＴ（ビスマスレイド・トリアジン）レジン、ポリ
エステル、ポリアミド、テフロン、ガラスポリエステル
等の樹脂基板があげられる。本実施例では外部接続用端
子を接続したランドとダミーランドの形状やサイズは必
ずしも同じで無くても良く、その数にも特に制限は無
い。
【００２７】ダミーランド部の貫通孔の開口はランド部
の貫通孔の開口時でも良いし、レーザーまたはウエット
エッチングで開口しても良い。
【００２８】
【発明の効果】以上に説明したように、本発明の半導体
装置を用いる事によりチップサイズパッケージにおい
て、従来より信頼性を改善した半導体装置を提供する事
ができる。
【００２９】即ち、従来の小ホールの代替として絶縁基
板に貫通孔とその上に外部接続端子を接続しないランド
を形成すると、このダミーランドから水蒸気の排出が可
能になり配線基板の膨れ等の不具合の発生を抑え、より
高い信頼性が得られる。
【００３０】また配線パターンを太くすることでパター
ン面積を大きくし、配線パターン間のスペースをできる
限り小さくしソルダーレジストの塗布領域の凹凸をでき
るだけ小さくする事で、ソルダーレジスト表面を平滑化
する事ができる。またソルダーレジスト塗布領域で配線
パターンが必要でない部分にもダミーのパターンを形成
する事で配線パターンの面積を大きくし、ソルダーレジ
スト表面の凹凸を減少させる事ができる。
【００３１】また、ダミーランドの形成により、配線パ
ターン面積は必然的に大きくなり、ソルダーレジスト表
面の平滑化が行われている。平滑化すると半導体チップ
と強く接着する領域が大きくなり接着強度が増すことは
膨れ等に耐える事となり、また凹凸の減少は表面積が少
なくなるので水分の吸着面積が減るので吸着量も減る。
【００３２】また従来技術では、小型でエリアアレイ構
造を持つ半導体装置を実装基板上にリフロー実装した
後、実装後の半導体装置にヒートサイクル等により、温
度変化が生じると、半導体装置の反り、半導体装置と実
装基板との線膨張係数の差等により、絶縁基板と実装基
板の接続部分に応力が発生する。この応力によりはんだ
接続部にクラックが発生し破断にいたる場合がある。こ
れに対して、本発明のように貫通孔の付いたダミーラン
ドを設けると接続部に生じる応力の絶縁基板からの影響
が低減できると考えられる。つまり、基板にダミーラン
ドが無い時は、図１３に示すＡの距離の線膨張係数の影
響を受ける。一方、ダミーランドを設けると絶縁基板は
貫通孔により分断されているので各ランド間の距離（図
中のＢ）の線膨張係数の影響のみを受けることとなり、
実装後の信頼性の向上を図る事ができる。
【図面の簡単な説明】
【図１】本発明の第１の実施例の樹脂封止型半導体装置
の断面図である。
【図２】本発明の第１の実施例の樹脂封止型半導体装置
の外部接合用端子側から見た平面図である。
【図３】本発明の第２の実施例の樹脂封止型半導体装置
の断面図である。
【図４】本発明の第２の実施例の樹脂封止型半導体装置
の外部接合用端子側から見た平面図である。
【図５】（ａ）は本発明に用いる、ダミーランドが配線
パターンと独立している場合の絶縁性基板の配線パター
ン形成面側の平面図であり、（ｂ）は本発明に用いる、
ダミーランドが配線パターンと接続して場合の絶縁性基
板の配線パターン形成面側の平面図である。
【図６】ダミーランドを一体形成した状態の絶縁性基板
の配線パターン形成面側の平面図である。
【図７】本発明の第３の実施例の樹脂封止型半導体装置
の断面図である。
【図８】本発明の第４の実施例の樹脂封止型半導体装置
の断面図である。
【図９】従来例の樹脂封止型半導体装置の断面図であ
る。
【図１０】図９に示す従来例の樹脂封止型半導体装置の
外部接続端子側から見た平面図である。
【図１１】第２の従来例の樹脂封止型半導体装置の外部
接続端子側から見た平面図である。
【図１２】第３の従来例の樹脂封止型半導体装置の断面
図である。
【図１３】実装時の線膨張の影響の説明に供する図であ
る。
【符号の説明】
１ 半導体チップ ２ 封止樹脂 ３ Ａｕワイヤー ４ 外部接続端子 ５ 絶縁基板 ６ 配線パターン ７ ソルダーレジスト ８ 接着フィルム ９ 貫通孔 １０ ランド １１ ダミーランド １２ 接着剤 １３ 小ホール １４ 独立したパターン １５ フリップチップ接続バンプ

Claims (4)

    【特許請求の範囲】
  1. 【請求項１】 複数の貫通孔を有する絶縁基板の半導体
    チップ搭載面側に配線パターンを持ち、且つ、該半導体
    チップ搭載面の反対面側には、上記貫通孔を介して、該
    各貫通孔を覆うランド部に接続された外部接続端子を持
    ち、上記配線パターンと電気的に接続された半導体チッ
    プおよび電気接続部が樹脂封止された樹脂封止型半導体
    装置において、 上記半導体チップ搭載面の反対面側から上記開口部が全
    て露出した貫通孔を有することを特徴とする樹脂封止型
    半導体装置。
  2. 【請求項２】 上記外部端子と接続しているランド部と
    上記開口部が全て露出したランド部とが同じ格子上に配
    列していることを特徴とする、請求項１に記載の樹脂封
    止型半導体装置。
  3. 【請求項３】 上記開口部が全て露出したランド部が互
    いに接続し、一又複数のランド群が形成されていること
    を特徴とする、請求項１又は請求項２に記載の樹脂封止
    型半導体装置。
  4. 【請求項４】 上記開口部が全て露出したランド部が上
    記配線パターンと接続していることを特徴とする、請求
    項１乃至請求項３のいずれかに記載の樹脂封止型半導体
    装置。
JP01822599A 1999-01-27 1999-01-27 樹脂封止型半導体装置 Expired - Fee Related JP3437107B2 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP01822599A JP3437107B2 (ja) 1999-01-27 1999-01-27 樹脂封止型半導体装置
US09/460,243 US6265783B1 (en) 1999-01-27 1999-12-13 Resin overmolded type semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP01822599A JP3437107B2 (ja) 1999-01-27 1999-01-27 樹脂封止型半導体装置

Publications (2)

Publication Number Publication Date
JP2000216281A true JP2000216281A (ja) 2000-08-04
JP3437107B2 JP3437107B2 (ja) 2003-08-18

Family

ID=11965722

Family Applications (1)

Application Number Title Priority Date Filing Date
JP01822599A Expired - Fee Related JP3437107B2 (ja) 1999-01-27 1999-01-27 樹脂封止型半導体装置

Country Status (2)

Country Link
US (1) US6265783B1 (ja)
JP (1) JP3437107B2 (ja)

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002237547A (ja) * 2001-02-09 2002-08-23 Hitachi Chem Co Ltd 半導体パッケージ用基板とその製造方法および半導体パッケージとその製造方法
JP2002270728A (ja) * 2001-03-12 2002-09-20 Rohm Co Ltd 半導体装置
KR100774840B1 (ko) * 2001-02-02 2007-11-07 앰코 테크놀로지 코리아 주식회사 반도체 패키지 및 그 제조 방법
JP2007335685A (ja) * 2006-06-15 2007-12-27 Ngk Spark Plug Co Ltd コンデンサ、配線基板
US8649186B2 (en) 2009-12-11 2014-02-11 Samsung Electronics Co., Ltd. Package substrate and semiconductor package having the same
US9198284B2 (en) 2010-08-06 2015-11-24 Panasonic Intellectual Property Management Co., Ltd. Circuit board and method for manufacturing same

Families Citing this family (28)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3521325B2 (ja) * 1999-07-30 2004-04-19 シャープ株式会社 樹脂封止型半導体装置の製造方法
EP1077490A1 (en) * 1999-08-17 2001-02-21 Lucent Technologies Inc. Improvements in or relating to integrated circuit dies
WO2001050526A1 (en) * 1999-12-30 2001-07-12 Intel Corporation Optimized driver layout for integrated circuits with staggered bond pads
JP3955712B2 (ja) * 2000-03-03 2007-08-08 株式会社ルネサステクノロジ 半導体装置
US6603191B2 (en) * 2000-05-18 2003-08-05 Casio Computer Co., Ltd. Semiconductor device and method of manufacturing the same
US6698077B2 (en) * 2000-12-27 2004-03-02 International Business Machines Corporation Display fabrication using modular active devices
JP2003046034A (ja) * 2001-07-31 2003-02-14 Nec Kagobutsu Device Kk 樹脂封止型半導体装置
GB2377080B (en) * 2001-09-11 2003-05-07 Sendo Int Ltd Integrated circuit package and printed circuit board arrangement
US6940176B2 (en) * 2002-05-21 2005-09-06 United Microelectronics Corp. Solder pads for improving reliability of a package
EP1381259A1 (en) * 2002-07-11 2004-01-14 Ultratera Corporation Structure of printed circuit board (PCB)
JP3657246B2 (ja) * 2002-07-29 2005-06-08 Ｎｅｃエレクトロニクス株式会社 半導体装置
US6762495B1 (en) * 2003-01-30 2004-07-13 Qualcomm Incorporated Area array package with non-electrically connected solder balls
US20050258545A1 (en) * 2004-05-24 2005-11-24 Chippac, Inc. Multiple die package with adhesive/spacer structure and insulated die surface
US7507718B2 (en) * 2005-04-11 2009-03-24 Sanofi Pasteur Polymyxin B analogs for LPS detoxification
JP2006344824A (ja) * 2005-06-09 2006-12-21 Nec Electronics Corp 半導体装置および半導体装置の製造方法
GB0817834D0 (en) * 2008-09-30 2008-11-05 Cambridge Silicon Radio Ltd Low cost flexible substrate
JP2010093109A (ja) * 2008-10-09 2010-04-22 Renesas Technology Corp 半導体装置、半導体装置の製造方法および半導体モジュールの製造方法
US8569894B2 (en) 2010-01-13 2013-10-29 Advanced Semiconductor Engineering, Inc. Semiconductor package with single sided substrate design and manufacturing methods thereof
TWI411075B (zh) 2010-03-22 2013-10-01 日月光半導體製造股份有限公司 半導體封裝件及其製造方法
JP2012104790A (ja) * 2010-10-12 2012-05-31 Elpida Memory Inc 半導体装置
US9406658B2 (en) 2010-12-17 2016-08-02 Advanced Semiconductor Engineering, Inc. Embedded component device and manufacturing methods thereof
KR20130010359A (ko) * 2011-07-18 2013-01-28 삼성전자주식회사 반도체 장치용 기판 및 그를 포함한 반도체 장치
JP2015041647A (ja) * 2013-08-20 2015-03-02 船井電機株式会社 半導体パッケージ
KR102339899B1 (ko) * 2014-12-12 2021-12-15 삼성전자주식회사 반도체 패키지, 모듈 기판 및 이를 포함하는 반도체 패키지 모듈
EP3651192B1 (en) * 2017-09-29 2025-06-18 Aisin Corporation Circuit board, method for designing circuit board, and semiconductor device
DE102017128568A1 (de) * 2017-12-01 2019-06-06 Infineon Technologies Ag Halbleiterchip mit einer vielzahl von externen kontakten, chip-anordnung und verfahren zum überprüfen einer ausrichtung einer position eines halbleiterchips
US12100682B2 (en) * 2018-07-15 2024-09-24 Taiwan Semiconductor Manufacturing Company, Ltd. Package structure with conductive patterns in a redistribution layer
CN113224218B (zh) * 2020-12-30 2023-01-20 湖北长江新型显示产业创新中心有限公司 一种显示面板及制作方法、显示装置

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH05129366A (ja) * 1991-11-08 1993-05-25 Fujitsu Ltd 集積回路用ｔａｂ実装構造
JP3195731B2 (ja) 1995-12-21 2001-08-06 高砂熱学工業株式会社 試料表面に付着した有機物量の分析装置及び方法
US5874776A (en) * 1997-04-21 1999-02-23 International Business Machines Corporation Thermal stress relieving substrate
JP3881751B2 (ja) * 1997-08-20 2007-02-14 沖電気工業株式会社 半導体チップの実装構造および実装方法
JPH11219984A (ja) * 1997-11-06 1999-08-10 Sharp Corp 半導体装置パッケージおよびその製造方法ならびにそのための回路基板
US6157085A (en) * 1998-04-07 2000-12-05 Citizen Watch Co., Ltd. Semiconductor device for preventing exfoliation from occurring between a semiconductor chip and a resin substrate

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100774840B1 (ko) * 2001-02-02 2007-11-07 앰코 테크놀로지 코리아 주식회사 반도체 패키지 및 그 제조 방법
JP2002237547A (ja) * 2001-02-09 2002-08-23 Hitachi Chem Co Ltd 半導体パッケージ用基板とその製造方法および半導体パッケージとその製造方法
JP2002270728A (ja) * 2001-03-12 2002-09-20 Rohm Co Ltd 半導体装置
JP2007335685A (ja) * 2006-06-15 2007-12-27 Ngk Spark Plug Co Ltd コンデンサ、配線基板
US8649186B2 (en) 2009-12-11 2014-02-11 Samsung Electronics Co., Ltd. Package substrate and semiconductor package having the same
US9030838B2 (en) 2009-12-11 2015-05-12 Samsung Electronics Co., Ltd. Package substrate and semiconductor package having the same
US9198284B2 (en) 2010-08-06 2015-11-24 Panasonic Intellectual Property Management Co., Ltd. Circuit board and method for manufacturing same

Also Published As

Publication number Publication date
JP3437107B2 (ja) 2003-08-18
US6265783B1 (en) 2001-07-24

Similar Documents

Publication Publication Date Title
JP3437107B2 (ja) 樹脂封止型半導体装置
US6201302B1 (en) Semiconductor package having multi-dies
US6455928B2 (en) Stackable ball grid array package
KR100493063B1 (ko) 스택 반도체 칩 비지에이 패키지 및 그 제조방법
US6441498B1 (en) Semiconductor substrate and land grid array semiconductor package using same
US6736306B2 (en) Semiconductor chip package comprising enhanced pads
US7679178B2 (en) Semiconductor package on which a semiconductor device can be stacked and fabrication method thereof
US20020140085A1 (en) Semiconductor package including passive elements and method of manufacture
US10424526B2 (en) Chip package structure and manufacturing method thereof
US6245598B1 (en) Method for wire bonding a chip to a substrate with recessed bond pads and devices formed
US6448110B1 (en) Method for fabricating a dual-chip package and package formed
US5951804A (en) Method for simultaneously manufacturing chip-scale package using lead frame strip with a plurality of lead frames
US20040188818A1 (en) Multi-chips module package
US6819565B2 (en) Cavity-down ball grid array semiconductor package with heat spreader
US7307352B2 (en) Semiconductor package having changed substrate design using special wire bonding
US20070052082A1 (en) Multi-chip package structure
JP3450477B2 (ja) 半導体装置及びその製造方法
US20080283982A1 (en) Multi-chip semiconductor device having leads and method for fabricating the same
KR100357877B1 (ko) 반도체 패키지
KR100218633B1 (ko) 캐리어 프레임이 장착된 볼 그리드 어레이 반도체 패키지
KR100247641B1 (ko) 적층형 볼 그리드 어레이 패키지 및 그의 제조방법
KR100352115B1 (ko) 반도체패키지
US20080087999A1 (en) Micro BGA package having multi-chip stack
JP3703662B2 (ja) 半導体装置
KR100631944B1 (ko) Ｆｂｇａ 패키지

Legal Events

Date Code Title Description
FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090606

Year of fee payment: 6

LAPS Cancellation because of no payment of annual fees