JP2000216763A - 位相同期装置及び位相同期方法 - Google Patents

Abstract

(57)【要約】 【課題】 本発明は、データ入力信号からクロック信号
を抽出する際にデータリタイミング回路での打ち抜き位
相を自動的に最適化できる位相同期装置及び位相同期方
法を提供することを課題とする。 【解決手段】 データ入力信号ＤＡＴＡ ＩＮに位相同
期したクロック信号としてＶＣＯ発振信号を出力する位
相同期ループ回路１０と、データ入力信号ＤＡＴＡ Ｉ
Ｎに対してクロック信号を出力する位相シフト回路１４
と、リタイミングされた識別再生信号をリタイミングデ
ータとして出力する識別再生機能を備えたデータリタイ
ミング回路１２と、位相同期ループ回路１０が生成・出
力する抽出クロック信号が位相シフト回路１４を介して
データラッチ回路１６２に入力されデータ入力信号ＤＡ
ＴＡ ＩＮを用いて信号レベル（論理レベル）のラッチ
を行って位相情報を各々生成する位相シフト制御回路１
６とを有する。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、データ入力信号か
らクロック信号を抽出するための位相同期技術に関し、
特にデータ入力信号からクロック信号を抽出する際にデ
ータリタイミング回路での打ち抜き位相を自動的に最適
化できる位相同期装置及び位相同期方法に関する。

【０００２】

【従来の技術】光通信システムに代表される高速通信技
術が急速に進展する近年、位相同期装置に用いられるタ
イミング抽出・データリタイミング回路（識別再生回
路）には、位相同期ループ回路の高速化・同符号連続に
対する安定性が求められてきている。しかも、回路構成
としては、規模を極力小さく実現することが必要であ
り、従来の位相同期装置及び位相同期方法に対し、規模
は必要以上に大きくすることができない状況にある。一
方、従来、データ入力信号のビットレートがおよそ１０
０ＭＨｚより低い場合には、位相同期ループ回路での位
相比較器におけるデータ入力信号と電圧制御発振回路の
出力との位相関係（位相差）は、データリタイミング回
路（識別再生回路）での識別位相関係（識別位相差）と
ほぼ同程度の値を示しており、電圧制御発振回路の出力
をそのまま識別クロックとしても符号誤りを起こす危険
は少なかった。

【０００３】しかしながら、光通信システムに代表され
る高速通信技術のようにデータ入力信号のビットレート
が高速化されることに伴い、受信回路のクロック抽出に
対する高速化のみならず識別位相点の調整が必要となっ
てきており、このような問題点を解決する従来技術とし
ては、例えば、図６に示すような位相同期装置が一般的
に用いられている（第１従来技術）。しかしながら第１
従来技術の位相同期装置及び位相同期方法は、位相シフ
ト回路のシフト量を外部から制御する方式であり、製造
された位相同期装置及び位相同期方法（位相同期ループ
回路）を個々に調整する必要があるという問題点があっ
た。また外部から制御する方式では、一定の値に固定し
てしまうと電源や温度などの環境変動に対して追従性を
失ってしまう、また、これら環境変動に対応するよう外
部に調整回路を設けても、データリタイミング回路（識
別再生回路）での識別位相点を正確に調整することは困
難であるという問題点があった。これは、識別位相点で
の位相差をフィードバック制御していないからである。

【０００４】また符号誤りを低減する別の方法として、
位相同期装置の位相同期ループ回路のループ利得をより
高くすることによって定常位相誤差を小さくすることが
できるが、反面、各要素回路（電圧制御発振回路、位相
比較器、ループフィルタ）のゲイン［変換利得］が大き
くなってしまい、位相同期ループ回路の出力ジッタの増
加につながってしまうという問題点があった。

【０００５】一方、識別位相点を調整するための従来技
術としては、例えば、特開昭５６−１５２３３号公報に
記載のものがある（第２従来技術、図７）。すなわち、
第２従来技術は、入力端子１に入力される信号の信号電
力対雑音電力比（ＣＮＲ）を検出し、この信号電力対雑
音電力比（ＣＮＲ）を利用して位相検波器１１の感度変
化ループの利得を調整することにより、最適の位相同期
性能を得る位相同期ループ回路｛検波器２、ループフィ
ルタ３、増幅器７、ゲインコントロール回路５｝を形成
し、検波器２によって位相誤差信号を発生させ、コンデ
ンサ８により誤差電圧のうち雑音成分によるもののみを
取り出し、信号電力対雑音電力比（ＣＮＲ）に対応する
雑音成分を全波整流回路９で整流し、ローパスフィルタ
（ＬＰＦ）１０で整流出力を平滑して増幅器７に対する
利得の制御速度を定めている。信号電力対雑音電力比
（ＣＮＲ）の変化によつて検波器２の感度が変化するが
この逆の利得変化を増幅器７に持たせ、常にループの特
性を一定に保持している。

【０００６】また一方、識別位相点を調整するための従
来技術としては、例えば、特開平８−１７１７８１号公
報に記載のものがある（第３従来技術、図８）。すなわ
ち、第３従来技術は、ウィンドマージンを最大にするた
めに必要な遅延量を得るためにタップ付き遅延線８を設
け、ウィンドから外れたことを検出するために検出回路
４を設け、検出結果から必要とする遅延量を持つタップ
を選択するために計算回路５を設けている。このような
第３従来技術は、磁気ディスク装置等のシステムにおい
て、記録信号を再生し復号するときに用いられる位相同
期回路１について考案されたものであって、ラッチ回路
（図中でラッチ１と表記）の結果を検出回路によって誤
りを検出し、遅延線の選択を検出回路４の結果によって
制御する構成となっている。

【０００７】

【発明が解決しようとする課題】しかしながら、第２従
来技術は、位相同期ループ回路内の増幅器７の利得を変
化させているため、位相同期ループ回路が位相同期した
ときのジッタ特性（例えば、ジッタ耐力特性、ジッタ伝
達特性、出力ジッタ特性（ＩＴＵ．Ｇ．９５８参照））
が変化してしまうという問題点があった。

【０００８】また一方、第３従来技術は、磁気データの
再生などデコーダを用いて復号する場合では誤りを検出
して最適位相を選択することは可能であるが、光通信等
の高速通信技術のタイミング抽出に用いた場合符号誤り
が多発する可能性が高く実用的でないという問題点があ
った。

【０００９】本発明は斯かる問題点を鑑みてなされたも
のであり、その目的とするところは、データリタイミン
グ回路（識別再生回路）での打ち抜き位相を自動的に最
適化できる位相同期装置及び位相同期方法を提供する点
にある。

【００１０】

【課題を解決するための手段】本発明の請求項１に記載
の要旨は、データ入力信号からクロック信号を抽出する
際にデータリタイミング回路での打ち抜き位相を自動的
に最適化できる位相同期装置であって、データ入力信号
からクロック信号を抽出する手段と、前記抽出したクロ
ック信号をデータ入力信号の中心位相に調整する手段
と、前記抽出したクロック信号の打ち抜き位相を最適化
する手段とを有することを特徴とする位相同期装置に存
する。また本発明の請求項２に記載の要旨は、データ入
力信号からクロック信号を抽出する際にデータリタイミ
ング回路での打ち抜き位相を自動的に最適化できる位相
同期装置であって、前記データ入力信号に位相同期した
クロック信号としてのＶＣＯ発振信号を出力する位相同
期ループ回路と、前記データ入力信号に対して所定の位
相関係を持った抽出クロック信号を前記ＶＣＯ発振信号
に基づいて出力する位相シフト回路と、前記位相シフト
回路が生成・出力する前記抽出クロック信号と前記デー
タ入力信号とに基づいて、リタイミングされた識別再生
信号をリタイミングデータとして生成・出力する識別再
生機能を備えたデータリタイミング回路と、前記位相同
期ループ回路が生成・出力する抽出クロック信号の信号
レベルを前記データ入力信号を用いてラッチするととも
に、当該ラッチした信号レベルに基づいて位相情報を生
成する位相シフト制御回路とを有することを特徴とする
請求項１に記載の位相同期装置に存する。また本発明の
請求項３に記載の要旨は、前記位相シフト制御回路は、
前記位相情報を直流信号に変換するチャージポンプ回路
及びフィルタを備え、当該直流信号を前記位相シフト回
路に与えることで前記位相シフト回路を制御するように
構成されていることを特徴とする請求項２に記載の位相
同期装置に存する。また本発明の請求項４に記載の要旨
は、前記位相シフト制御回路は、前記データリタイミン
グ回路で最適位相によって識別再生が行われるように、
前記データリタイミング回路への前記データ入力信号と
前記抽出クロック信号の位相調整を前記位相シフト回路
を用いて制御するように構成されていることを特徴とす
る請求項２または３に記載の位相同期装置に存する。ま
た本発明の請求項５に記載の要旨は、前記位相同期ルー
プ回路は、前記データ入力信号と前記ＶＣＯ発振信号の
位相差を検出する位相比較器と、前記データ入力信号か
ら高調波成分を除去した直流成分を生成・出力するルー
プフィルタと、当該高調波成分を除去した直流成分を前
記ＶＣＯ発振信号として用いたフィードバックをかける
帰還回路とを有することを特徴とする請求項２乃至４の
いずれか一項に記載の位相同期装置に存する。また本発
明の請求項６に記載の要旨は、前記位相シフト制御回路
が、前記データ入力信号の変化点で前記抽出クロック信
号の信号レベルをラッチするラッチ回路を備え、前記位
相シフト制御回路が、前記データラッチ回路の出力とし
て前記直流信号を生成して前記位相シフト回路に対して
帰還制御を実行するとともに、前記データリタイミング
回路における前記抽出クロック信号の位相関係を前記デ
ータ入力信号の中心に調整するように構成されているこ
とを特徴とする請求項５に記載の位相同期装置に存す
る。また本発明の請求項７に記載の要旨は、前記データ
入力信号の一定時間連続する同符号を検出するゼロ検出
回路と、前記ゼロ検出回路が一定時間連続する同符号を
検出したときに、前記位相シフト回路への制御信号を保
持するよう切り替えを行う切り替え回路を有することを
特徴とする請求項１乃至６のいずれか一項に記載の位相
同期装置に存する。また本発明の請求項８に記載の要旨
は、データ入力信号からクロック信号を抽出する際にデ
ータリタイミング工程での打ち抜き位相を自動的に最適
化できる位相同期方法であって、データ入力信号からク
ロック信号を抽出する工程と、前記抽出したクロック信
号をデータ入力信号の中心位相に調整する工程と、前記
抽出したクロック信号の打ち抜き位相を最適化する工程
とを有することを特徴とする位相同期方法に存する。ま
た本発明の請求項９に記載の要旨は、データ入力信号か
らクロック信号を抽出する際にデータリタイミング工程
での打ち抜き位相を自動的に最適化できる位相同期方法
であって、前記データ入力信号に位相同期したクロック
信号としてのＶＣＯ発振信号を出力する位相同期ループ
工程と、前記データ入力信号に対して所定の位相関係を
持った抽出クロック信号を前記ＶＣＯ発振信号に基づい
て出力する位相シフト工程と、前記位相シフト工程が生
成・出力する前記抽出クロック信号と前記データ入力信
号とに基づいて、リタイミングされた識別再生信号をリ
タイミングデータとして生成・出力する識別再生機能を
備えたデータリタイミング工程と、前記位相同期ループ
工程が生成・出力する抽出クロック信号の信号レベルを
前記データ入力信号を用いてラッチするとともに、当該
ラッチした信号レベルに基づいて位相情報を生成する位
相シフト制御工程とを有することを特徴とする位相同期
方法に存する。また本発明の請求項１０に記載の要旨
は、前記位相シフト制御工程は、前記位相情報を直流信
号に変換する工程と、当該直流信号を前記位相シフト工
程に与えることで前記位相シフト工程を制御する工程と
を含むことを特徴とする請求項９に記載の位相同期方法
に存する。また本発明の請求項１１に記載の要旨は、前
記位相シフト制御工程は、前記データリタイミング工程
で最適位相によって識別再生が行われるように、前記デ
ータリタイミング工程への前記データ入力信号と前記抽
出クロック信号の位相調整を前記位相シフト工程を用い
て制御する工程を含むことを特徴とする請求項９または
１０に記載の位相同期方法に存する。また本発明の請求
項１２に記載の要旨は、前記位相同期ループ工程は、前
記データ入力信号と前記ＶＣＯ発振信号の位相差を検出
する工程と、前記データ入力信号から高調波成分を除去
した直流成分を生成・出力する工程と、当該高調波成分
を除去した直流成分を前記ＶＣＯ発振信号として用いた
フィードバックをかける工程とを含むことを特徴とする
請求項９乃至１１のいずれか一項に記載の位相同期方法
に存する。また本発明の請求項１３に記載の要旨は、前
記位相シフト制御工程は、前記データ入力信号の変化点
で前記抽出クロック信号の信号レベルをラッチするデー
タラッチ工程を含み、前記位相シフト制御工程は、前記
データラッチ工程の出力として前記直流信号を生成して
前記位相シフト工程に対して帰還制御を実行するととも
に、前記データリタイミング工程における前記抽出クロ
ック信号の位相関係を前記データ入力信号の中心に調整
する工程を含むことを特徴とする請求項１２に記載の位
相同期方法に存する。また本発明の請求項１４に記載の
要旨は、前記データ入力信号の一定時間連続する同符号
を検出するゼロ検出工程と、前記ゼロ検出工程が一定時
間連続する同符号を検出したときに、前記位相シフト工
程への制御信号を保持するよう切り替えを行う切り替え
工程を有することを特徴とする請求項８乃至１３のいず
れか一項に記載の位相同期方法に存する。

【００１１】

【発明の実施の形態】以下に示す各実施形態の特徴は、
データ入力信号ＤＡＴＡ ＩＮからクロック信号（抽出
クロック信号ＣＬＫ ＯＵＴ）を抽出するための位相同
期装置及び位相同期方法において、抽出したクロック信
号（抽出クロック信号ＣＬＫ ＯＵＴ）をデータ入力信
号ＤＡＴＡ ＩＮの中心位相に調整することにより、デ
ータリタイミング回路１２（識別再生回路）での打ち抜
き位相を自動的に最適にする点にある。以下、本発明の
実施の形態を図面に基づいて詳細に説明する。

【００１２】（第１実施形態）図１を参照して実施形態
の構成を説明する。図１は本発明にかかる位相同期装置
及び位相同期方法の第１実施形態を説明するための機能
ブロック図である。図１を参照すると、位相同期装置
は、位相同期ループ回路１０（図中でＰｈａｓｅＬｏｃ
ｋｅｄ Ｌｏｏｐと表記）、データリタイミング回路１
２（識別再生回路）（図中でＤａｔａ Ｒｅｔｉｍｉｎ
ｇと表記）、位相シフト回路１４（図中でＰｈａｓｅ
Ｓｈｉｆｔｅｒと表記）、位相シフト制御回路１６（図
中でＰｈａｓｅ Ｓｈｉｆｔ Ｃｏｎｔｒｏｌと表記）
を備えている。位相同期ループ回路１０は、縦続接続さ
れた位相比較器１０２（図中でＰｈａｓｅ Ｄｅｔｅｃ
ｔｏｒと表記）、ループフィルタ１０４（図中でＬｏｏ
ｐ Ｆｉｌｔｅｒと表記）及び電圧制御発振回路１０６
（図中でＶｏｌｔａｇｅ ＣｏｎｔｒｏｌｌｅｄＯｓｃ
ｉｌｌａｔｏｒと表記）を備えている。

【００１３】データ入力端子ＤＡＴＡ ＩＮから入力さ
れたデータ入力信号ＤＡＴＡ ＩＮは、位相同期ループ
回路１０とデータリタイミング回路１２（識別再生回
路）と位相シフト制御回路１６とに与えられる。位相同
期ループ回路１０は位相比較器１０２とループフィルタ
１０４と電圧制御発振回路１０６とで構成され、データ
入力信号ＤＡＴＡ ＩＮに位相同期したＶＣＯ発振信号
（電圧制御発振回路１０６の出力信号）を出力する。

【００１４】位相同期装置及び位相同期方法では、デー
タ入力端子ＤＡＴＡ ＩＮへのデータ入力信号ＤＡＴＡ
ＩＮに対して、位相シフト回路１４がクロック信号
（抽出クロック信号ＣＬＫ ＯＵＴ）を出力し、リタイ
ミングされた識別再生信号をリタイミングデータ（図中
でＤＡＴＡ ＯＵＴと表記）としてデータリタイミング
回路１２（識別再生回路）が出力する。

【００１５】位相シフト制御回路１６は、縦続接続され
たデータラッチ回路１６２（図中でＤａｔａ Ｌａｔｃ
ｈと表記）、チャージポンプ回路１６４（図中でＣｈａ
ｒｇｅ Ｐｕｍｐと表記）及びフィルタ１６６（図中で
Ｆｉｌｔｅｒと表記）を備え、位相同期ループ回路１０
が生成・出力する抽出クロック信号（図中でＣＬＫＯＵ
Ｔと表記）が位相シフト回路１４を介してデータラッチ
回路１６２に入力され、データ入力信号ＤＡＴＡ ＩＮ
を用いて信号レベル（論理レベル）のラッチを行って位
相情報を各々生成し、この位相情報をチャージポンプ回
路１６４とフィルタ１６６とで直流信号に変換して位相
シフト回路１４に与えることで位相シフト回路１４を制
御するように構成されている。換言すれば、位相シフト
制御回路１６は、データリタイミング回路１２（識別再
生回路）へのデータ入力信号ＤＡＴＡ ＩＮと打ち抜き
クロック信号（抽出クロック信号ＣＬＫ ＯＵＴ）の位
相調整を位相シフト回路１４を用いて制御していること
になり、データリタイミング回路１２（識別再生回路）
では最適位相によって識別再生が行われる。

【００１６】次に図１の位相同期装置及び位相同期方法
の動作を説明する。図２（ａ）は図１の位相同期装置の
動作、及び図１の位相同期装置で実行される位相同期方
法の動作の一実施形態を説明するためのタイミングチャ
ートであり、図２（ｂ）は図２（ａ）における１ビット
幅の拡大模式図である。以下の説明では、データ入力端
子ＤＡＴＡ ＩＮに入力される信号がＮＲＺ（Ｎｏｎ
Ｒｅｔｕｒｎ ｔｏＺｅｒｏ）形式のデータであると仮
定し、図１におけるデータリタイミング回路１２（識別
再生回路）がクロック信号（抽出クロック信号ＣＬＫ
ＯＵＴ）の立ち上がりエッジでデータ入力信号ＤＡＴＡ
ＩＮをラッチするものと仮定すると、図２に示す位相
関係が理想と考えられる。

【００１７】位相同期ループ回路１０では、データ入力
信号ＤＡＴＡ ＩＮと電圧制御発振回路１０６の出力信
号（ＶＣＯ発振信号）の位相差を位相比較器１０２によ
って検出し、ループフィルタ１０４によって高調波成分
を除去した残りの直流成分を電圧制御発振回路１０６の
出力信号（ＶＣＯ発振信号）としてフィードバックをか
ける帰還回路が構成されている。

【００１８】電圧制御発振回路１０６の出力信号（ＶＣ
Ｏ発振信号）とデータ入力信号ＤＡＴＡ ＩＮの位相差
は図２（ａ），（ｂ）に示す位置関係が理想的である
が、半導体集積回路における各要素ブロック（例えば、
位相比較器１０２、ループフィルタ１０４、あるいは電
圧制御発振回路１０６）の製造ばらつきによって、位相
同期ループ回路１０の回路全体では、データ入力信号Ｄ
ＡＴＡ ＩＮと電圧制御発振回路１０６の出力信号（Ｖ
ＣＯ発振信号）との間（すなわち、位相比較器１０２の
各入力）に位相差を生じて同期を維持するための一定の
誤差を生じる。通常、この位相差は「定常位相誤差」と
呼ばれている。定常位相誤差はその大きさの大小にかか
わらず、どのような位相同期ループ回路１０にも発生す
る。これは、回路を設計する条件で、各要素回路が全く
誤差を生じることがなく製造されることは不可能なため
である。

【００１９】いま、位相シフト回路１４でのシフト量が
ないものとし、定常位相誤差を含んだときのデータ入力
信号ＤＡＴＡ ＩＮと電圧制御発振回路１０６の出力信
号（ＶＣＯ発振信号）の位相関係を図３の位相関係と仮
定する。図３は位相シフト回路でのシフト量がないもの
と仮定した場合の、定常位相誤差を含んだときのデータ
入力信号と電圧制御発振回路の出力信号（ＶＣＯ発振信
号）の位相関係例を示すタイミングチャートである。図
４は図３の位相関係において、位相シフト回路が位相シ
フト量を少なくした後のデータ入力信号と電圧制御発振
回路の出力信号（ＶＣＯ発振信号）との位相関係を示す
タイミングチャートである。先に述べたように、位相差
の大小はそれぞれの位相同期ループ回路１０によって異
なってくる。図３に示すような位相関係のとき、位相シ
フト制御回路１６のデータラッチ回路１６２が、データ
入力信号ＤＡＴＡ ＩＮの変化点でクロック信号（抽出
クロック信号ＣＬＫ ＯＵＴ）の信号レベル（論理レベ
ル）をラッチすることにより、それぞれの位相関係がど
のようになっているかを検出する。図３の場合では、
「電圧制御発振回路１０６の出力信号（ＶＣＯ発振信
号）がデータ入力信号ＤＡＴＡ ＩＮより遅れている」
状態のとき、データラッチ回路１６２では論理値Ｈを検
出している。

【００２０】一方、データ入力信号ＤＡＴＡ ＩＮと電
圧制御発振回路１０６の出力信号（ＶＣＯ発振信号）の
位相関係を図４の位相関係と仮定すると、図３での説明
と同様に、位相差の大小は位相同期ループ回路１０によ
って異なってくるが、位相シフト制御回路１６のデータ
ラッチ回路１６２では、データ入力信号ＤＡＴＡ ＩＮ
の変化点（立ち上がりエッジや立ち下がりエッジ）でク
ロック信号（抽出クロック信号ＣＬＫ ＯＵＴ）の信号
レベル（論理レベル）をラッチすることで、「電圧制御
発振回路１０６の出力信号（ＶＣＯ発振信号）がデータ
入力信号ＤＡＴＡ ＩＮより進んでいる」状態のとき、
データラッチ回路１６２で論理値Ｌを検出している。

【００２１】位相シフト制御回路１６ではデータラッチ
回路１６２の出力としてチャージポンプ回路１６４とフ
ィルタ１６６によって直流信号を生成し、位相シフト回
路１４（Ｐｈａｓｅ Ｓｈｉｆｔｅｒ）を制御してい
る。図３の「電圧制御発振回路１０６の出力信号（ＶＣ
Ｏ発振信号）がデータ入力信号ＤＡＴＡ ＩＮより遅れ
ている」状態のとき、データラッチ回路１６２が論理値
Ｈを検出しているため、位相シフト回路１４が位相シフ
ト量を少なくするよう制御信号を与え、クロック信号
（抽出クロック信号ＣＬＫ ＯＵＴ）の位相を進める。

【００２２】この制御が繰り返されると、結果的には図
４のような位相関係が実現されることになり、このとき
の制御は「電圧制御発振回路１０６の出力信号（ＶＣＯ
発振信号）がデータ入力信号ＤＡＴＡ ＩＮより進んで
いる」状態であるため、データラッチ回路１６２では論
理値Ｌを検出し、位相シフト回路１４からは位相シフト
量を多くするよう制御信号が与えられる。このような帰
還制御が働くことにより、データリタイミング回路１２
（識別再生回路）における打ち抜きクロック信号（抽出
クロック信号ＣＬＫ ＯＵＴ）の位相関係がデータ入力
信号ＤＡＴＡ ＩＮの中心に調整されることになり、最
適な識別位相点を実現できる。このようなクロック信号
（抽出クロック信号ＣＬＫＯＵＴ）の位相補正を行って
も、位相同期ループ回路１０での電圧制御発振回路１０
６の出力信号（ＶＣＯ発振信号）の位相関係は同期を維
持した状態のままであり、定常位相誤差を発生すること
を妨げていないため、クロック信号（抽出クロック信号
ＣＬＫ ＯＵＴ）の抽出に関しては、何ら問題を与えて
いない。

【００２３】以上説明したように、第１実施形態によれ
ば、第１に、電圧制御発振回路１０６の出力信号（ＶＣ
Ｏ発振信号）とデータ入力信号ＤＡＴＡ ＩＮとの位相
関係に関して、データラッチ回路１６２を用いた位相シ
フト制御回路１６によって、クロック信号（抽出クロッ
ク信号ＣＬＫ ＯＵＴ）の位相をデータ入力信号ＤＡＴ
Ａ ＩＮの中心に自動的に設定するよう位相調整回路を
制御する構成を用いることにより、クロック抽出回路
（位相同期ループ回路１０）における位相同期特性を損
なうことなく、データリタイミング回路１２（識別再生
回路）についての識別タイミング位相を自動的に最適点
に調整することができるといった効果を奏する。第２
に、位相シフト回路１４によって電圧制御発振回路１０
６の出力信号（ＶＣＯ発振信号）の位相補正を行って
も、クロック抽出用の位相同期ループ回路１０での電圧
制御発振回路１０６の出力信号（ＶＣＯ発振信号）の位
相関係は同期を維持した状態を保持でき、同期を保持す
るための定常位相誤差を発生することを妨げないため、
クロック抽出動作に関しては何ら問題を与えないといっ
た効果を奏する。第３に、データリタイミング回路１２
（識別再生回路）における最適位相に調整するために、
位相シフト回路１４によって識別位相点での位相差を検
出し位相シフト量をフィードバック制御しているため、
回路規模を小さく実現でき、かつ、位相同期ループ回路
１０の同期特性を変化させることなく位相調整が正確に
行えるといった効果を奏する。

【００２４】（第２実施形態）次に、本発明の第２実施
形態について図面を参照して説明する。図５は本発明に
かかる位相同期装置及び位相同期方法の第２実施形態を
説明するための機能ブロック図である。なお、第１実施
形態において既に記述したものと同一の部分について
は、同一符号を付し、重複した説明は省略する。

【００２５】光通信や有線伝送において、データ入力信
号ＤＡＴＡ ＩＮの同符号連続は考慮すべき項目であ
る。前述の第１実施形態の位相同期装置及び位相同期方
法では、データ入力信号ＤＡＴＡ ＩＮを用いてクロッ
ク信号（抽出クロック信号ＣＬＫ ＯＵＴ）をラッチし
ているために、データ入力信号ＤＡＴＡ ＩＮに変化点
がなくなる（換言すれば、同符号が連続する）と、位相
シフト回路１４は動作しなくなる。この結果、データリ
タイミング回路１２（識別再生回路）での識別位相点の
調整が行われなくなり、識別誤りを起こしてしまうとい
うケースが考えられる。

【００２６】そこで、第２実施形態の位相同期装置及び
位相同期方法では、図５に示すように、データ入力信号
ＤＡＴＡ ＩＮの同符号連続をゼロ検出回路２０（図中
でＺｅｒｏ Ｄｅｔｅｃｔｏｒと表記）で一定時間の同
符号を検出し、データ入力信号ＤＡＴＡ ＩＮに変化点
がなくなる（換言すれば、同符号が連続する）ことを検
出したときに、切り替え回路１８（図中でＳＷと表記）
を用いて、位相シフト回路１４への制御信号を保持する
よう切り替えを行う。

【００２７】また、位相シフト回路１４は、シフト量を
アナログ的に無断回に変化させるような回路構成や、シ
フトレジスタ回路などを用いてデジタル的に最適位相の
信号を選択するような回路構成手段も有効である。デジ
タル的に最適位相の制御をする場合には、位相の調整が
段階的になり出力クロックのジッタの原因になる一方
で、シフト回路の構成が論理回路で構成できるため、機
能を実現することは比較的容易である。

【００２８】以上説明したように、第２実施形態によれ
ば、第１実施形態に記載の効果に加えて、データ入力信
号ＤＡＴＡ ＩＮに変化点がなくなる（換言すれば、同
符号が連続する）場合でも識別位相点が最適な状態を保
つことができ、符号誤りを防ぐことができるといった効
果を奏する。

【００２９】なお、本発明が上記各実施形態に限定され
ず、本発明の技術思想の範囲内において、各実施形態は
適宜変更され得ることは明らかである。また上記構成部
材の数、位置、形状等は上記実施の形態に限定されず、
本発明を実施する上で好適な数、位置、形状等にするこ
とができる。また、各図において、同一構成要素には同
一符号を付している。

【００３０】

【発明の効果】本発明は以上のように構成されているの
で、以下に掲げる効果を奏する。第１に、電圧制御発振
回路の出力信号（ＶＣＯ発振信号）とデータ入力信号と
の位相関係に関して、データラッチ回路を用いた位相シ
フト制御回路によって、クロック信号（抽出クロック信
号）の位相をデータ入力信号の中心に自動的に設定する
よう位相調整回路を制御する構成を用いることにより、
クロック抽出回路（位相同期ループ回路）における位相
同期特性を損なうことなく、データリタイミング回路
（識別再生回路）についての識別タイミング位相を自動
的に最適点に調整することができるといった効果を奏す
る。第２に、位相シフト回路によって電圧制御発振回路
の出力信号（ＶＣＯ発振信号）の位相補正を行っても、
クロック抽出用の位相同期ループ回路での電圧制御発振
回路の出力信号（ＶＣＯ発振信号）の位相関係は同期を
維持した状態を保持でき、同期を保持するための定常位
相誤差を発生することを妨げないため、クロック抽出動
作に関しては何ら問題を与えないといった効果を奏す
る。第３に、データリタイミング回路（識別再生回路）
における最適位相に調整するために、位相シフト回路に
よって識別位相点での位相差を検出し位相シフト量をフ
ィードバック制御しているため、回路規模を小さく実現
でき、かつ、位相同期ループ回路の同期特性を変化させ
ることなく位相調整が正確に行えるといった効果を奏す
る。

【図面の簡単な説明】

【図１】本発明にかかる位相同期装置及び位相同期方法
の第１実施形態を説明するための機能ブロック図であ
る。

【図２】図２（ａ）は図１の位相同期装置の動作、及び
図１の位相同期装置で実行される位相同期方法の動作の
一実施形態を説明するためのタイミングチャートであ
り、図２（ｂ）は図２（ａ）における１ビット幅の拡大
模式図である。

【図３】位相シフト回路でのシフト量がないものと仮定
した場合の、定常位相誤差を含んだときのデータ入力信
号と電圧制御発振回路の出力信号（ＶＣＯ発振信号）の
位相関係例を示すタイミングチャートである。

【図４】図３の位相関係において、位相シフト回路が位
相シフト量を少なくした後のデータ入力信号と電圧制御
発振回路の出力信号（ＶＣＯ発振信号）との位相関係を
示すタイミングチャートである。

【図５】本発明にかかる位相同期装置及び位相同期方法
の第２実施形態を説明するための機能ブロック図であ
る。

【図６】第１従来技術の位相同期装置を説明するための
ブロック図である。

【図７】第２従来技術の位相同期装置を説明するための
ブロック図である。

【図８】第３従来技術の位相同期装置を説明するための
ブロック図である。

【符号の説明】

１０…位相同期ループ回路（Ｐｈａｓｅ Ｌｏｃｋｅｄ
Ｌｏｏｐ） １０２…位相比較器（Ｐｈａｓｅ Ｄｅｔｅｃｔｏｒ） １０４…ループフィルタ（Ｌｏｏｐ Ｆｉｌｔｅｒ） １０６…電圧制御発振回路（Ｖｏｌｔａｇｅ Ｃｏｎｔ
ｒｏｌｌｅｄ Ｏｓｃｉｌｌａｔｏｒ） １２…データリタイミング回路（Ｄａｔａ Ｒｅｔｉｍ
ｉｎｇ） １４…位相シフト回路（Ｐｈａｓｅ Ｓｈｉｆｔｅｒ） １６…位相シフト制御回路（Ｐｈａｓｅ Ｓｈｉｆｔ
Ｃｏｎｔｒｏｌ） １６２…データラッチ回路（Ｄａｔａ Ｌａｔｃｈ） １６４…チャージポンプ回路（Ｃｈａｒｇｅ Ｐｕｍ
ｐ） １６６…フィルタ（Ｆｉｌｔｅｒ） １８…切り替え回路（ＳＷ） ２０…ゼロ検出回路（Ｚｅｒｏ Ｄｅｔｅｃｔｏｒ） ＣＬＫ ＯＵＴ…抽出クロック信号 ＤＡＴＡ ＩＮ…データ入力信号 ＤＡＴＡ ＯＵＴ…リタイミングデータ

Claims (14)

【特許請求の範囲】
1. 【請求項１】 データ入力信号からクロック信号を抽出
   する際にデータリタイミング回路での打ち抜き位相を自
   動的に最適化できる位相同期装置であって、 データ入力信号からクロック信号を抽出する手段と、 前記抽出したクロック信号をデータ入力信号の中心位相
   に調整する手段と、 前記抽出したクロック信号の打ち抜き位相を最適化する
   手段とを有することを特徴とする位相同期装置。
2. 【請求項２】 データ入力信号からクロック信号を抽出
   する際にデータリタイミング回路での打ち抜き位相を自
   動的に最適化できる位相同期装置であって、 前記データ入力信号に位相同期したクロック信号として
   のＶＣＯ発振信号を出力する位相同期ループ回路と、 前記データ入力信号に対して所定の位相関係を持った抽
   出クロック信号を前記ＶＣＯ発振信号に基づいて出力す
   る位相シフト回路と、 前記位相シフト回路が生成・出力する前記抽出クロック
   信号と前記データ入力信号とに基づいて、リタイミング
   された識別再生信号をリタイミングデータとして生成・
   出力する識別再生機能を備えたデータリタイミング回路
   と、 前記位相同期ループ回路が生成・出力する抽出クロック
   信号の信号レベルを前記データ入力信号を用いてラッチ
   するとともに、当該ラッチした信号レベルに基づいて位
   相情報を生成する位相シフト制御回路とを有することを
   特徴とする請求項１に記載の位相同期装置。
3. 【請求項３】 前記位相シフト制御回路は、 前記位相情報を直流信号に変換するチャージポンプ回路
   及びフィルタを備え、 当該直流信号を前記位相シフト回路に与えることで前記
   位相シフト回路を制御するように構成されていることを
   特徴とする請求項２に記載の位相同期装置。
4. 【請求項４】 前記位相シフト制御回路は、前記データ
   リタイミング回路で最適位相によって識別再生が行われ
   るように、前記データリタイミング回路への前記データ
   入力信号と前記抽出クロック信号の位相調整を前記位相
   シフト回路を用いて制御するように構成されていること
   を特徴とする請求項２または３に記載の位相同期装置。
5. 【請求項５】 前記位相同期ループ回路は、 前記データ入力信号と前記ＶＣＯ発振信号の位相差を検
   出する位相比較器と、 前記データ入力信号から高調波成分を除去した直流成分
   を生成・出力するループフィルタと、 当該高調波成分を除去した直流成分を前記ＶＣＯ発振信
   号として用いたフィードバックをかける帰還回路とを有
   することを特徴とする請求項２乃至４のいずれか一項に
   記載の位相同期装置。
6. 【請求項６】 前記位相シフト制御回路が、前記データ
   入力信号の変化点で前記抽出クロック信号の信号レベル
   をラッチするラッチ回路を備え、 前記位相シフト制御回路が、前記データラッチ回路の出
   力として前記直流信号を生成して前記位相シフト回路に
   対して帰還制御を実行するとともに、前記データリタイ
   ミング回路における前記抽出クロック信号の位相関係を
   前記データ入力信号の中心に調整するように構成されて
   いることを特徴とする請求項５に記載の位相同期装置。
7. 【請求項７】 前記データ入力信号の一定時間連続する
   同符号を検出するゼロ検出回路と、 前記ゼロ検出回路が一定時間連続する同符号を検出した
   ときに、前記位相シフト回路への制御信号を保持するよ
   う切り替えを行う切り替え回路を有することを特徴とす
   る請求項１乃至６のいずれか一項に記載の位相同期装
   置。
8. 【請求項８】 データ入力信号からクロック信号を抽出
   する際にデータリタイミング工程での打ち抜き位相を自
   動的に最適化できる位相同期方法であって、 データ入力信号からクロック信号を抽出する工程と、 前記抽出したクロック信号をデータ入力信号の中心位相
   に調整する工程と、 前記抽出したクロック信号の打ち抜き位相を最適化する
   工程とを有することを特徴とする位相同期方法。
9. 【請求項９】 データ入力信号からクロック信号を抽出
   する際にデータリタイミング工程での打ち抜き位相を自
   動的に最適化できる位相同期方法であって、 前記データ入力信号に位相同期したクロック信号として
   のＶＣＯ発振信号を出力する位相同期ループ工程と、 前記データ入力信号に対して所定の位相関係を持った抽
   出クロック信号を前記ＶＣＯ発振信号に基づいて出力す
   る位相シフト工程と、 前記位相シフト工程が生成・出力する前記抽出クロック
   信号と前記データ入力信号とに基づいて、リタイミング
   された識別再生信号をリタイミングデータとして生成・
   出力する識別再生機能を備えたデータリタイミング工程
   と、 前記位相同期ループ工程が生成・出力する抽出クロック
   信号の信号レベルを前記データ入力信号を用いてラッチ
   するとともに、当該ラッチした信号レベルに基づいて位
   相情報を生成する位相シフト制御工程とを有することを
   特徴とする位相同期方法。
10. 【請求項１０】 前記位相シフト制御工程は、 前記位相情報を直流信号に変換する工程と、 当該直流信号を前記位相シフト工程に与えることで前記
    位相シフト工程を制御する工程とを含むことを特徴とす
    る請求項９に記載の位相同期方法。
11. 【請求項１１】 前記位相シフト制御工程は、前記デー
    タリタイミング工程で最適位相によって識別再生が行わ
    れるように、前記データリタイミング工程への前記デー
    タ入力信号と前記抽出クロック信号の位相調整を前記位
    相シフト工程を用いて制御する工程を含むことを特徴と
    する請求項９または１０に記載の位相同期方法。
12. 【請求項１２】 前記位相同期ループ工程は、 前記データ入力信号と前記ＶＣＯ発振信号の位相差を検
    出する工程と、 前記データ入力信号から高調波成分を除去した直流成分
    を生成・出力する工程と、 当該高調波成分を除去した直流成分を前記ＶＣＯ発振信
    号として用いたフィードバックをかける工程とを含むこ
    とを特徴とする請求項９乃至１１のいずれか一項に記載
    の位相同期方法。
13. 【請求項１３】 前記位相シフト制御工程は、前記デー
    タ入力信号の変化点で前記抽出クロック信号の信号レベ
    ルをラッチするデータラッチ工程を含み、 前記位相シフト制御工程は、前記データラッチ工程の出
    力として前記直流信号を生成して前記位相シフト工程に
    対して帰還制御を実行するとともに、前記データリタイ
    ミング工程における前記抽出クロック信号の位相関係を
    前記データ入力信号の中心に調整する工程を含むことを
    特徴とする請求項１２に記載の位相同期方法。
14. 【請求項１４】 前記データ入力信号の一定時間連続す
    る同符号を検出するゼロ検出工程と、 前記ゼロ検出工程が一定時間連続する同符号を検出した
    ときに、前記位相シフト工程への制御信号を保持するよ
    う切り替えを行う切り替え工程を有することを特徴とす
    る請求項８乃至１３のいずれか一項に記載の位相同期方
    法。