JP2000221904A - 表示装置 - Google Patents
表示装置Info
- Publication number
- JP2000221904A JP2000221904A JP2385699A JP2385699A JP2000221904A JP 2000221904 A JP2000221904 A JP 2000221904A JP 2385699 A JP2385699 A JP 2385699A JP 2385699 A JP2385699 A JP 2385699A JP 2000221904 A JP2000221904 A JP 2000221904A
- Authority
- JP
- Japan
- Prior art keywords
- wiring
- transparent material
- metal pad
- display device
- vdd
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Landscapes
- Liquid Crystal (AREA)
- Devices For Indicating Variable Information By Combining Individual Elements (AREA)
Abstract
(57)【要約】
【課題】ＩＴＯ配線の寄生抵抗を低減して、昇圧回路を
内蔵した半導体集積装置で、安定に動作する表示装置を
提供する。 【解決手段】半導体チップ４上に形成された、ＶDD端子
となる正極金属パッド５およびＶSS端子となるグランド
極金属パッド６と、第１ＩＴＯ配線２および第２ＩＴＯ
配線がそれぞれ接続し、第１ＩＴＯ配線２を介してＶDD
端子に流入する電流ＩDDと、ＶSS端子から第２ＩＴＯ配
線を介して流出する電流ＩSSの比（ＩDD／ＩSS）がｎ倍
のとき、第１ＩＴＯ配線の寄生抵抗ＲC(ＶDD) と第２Ｉ
ＴＯ配線の寄生抵抗ＲC(ＶSS) の比（ＲC(ＶDD) ／ＲC
(ＶSS) ）を１／ｎとする。
内蔵した半導体集積装置で、安定に動作する表示装置を
提供する。 【解決手段】半導体チップ４上に形成された、ＶDD端子
となる正極金属パッド５およびＶSS端子となるグランド
極金属パッド６と、第１ＩＴＯ配線２および第２ＩＴＯ
配線がそれぞれ接続し、第１ＩＴＯ配線２を介してＶDD
端子に流入する電流ＩDDと、ＶSS端子から第２ＩＴＯ配
線を介して流出する電流ＩSSの比（ＩDD／ＩSS）がｎ倍
のとき、第１ＩＴＯ配線の寄生抵抗ＲC(ＶDD) と第２Ｉ
ＴＯ配線の寄生抵抗ＲC(ＶSS) の比（ＲC(ＶDD) ／ＲC
(ＶSS) ）を１／ｎとする。
Description
【０００１】
【発明の属する技術分野】この発明は、液晶表示装置な
どの表示装置に関する。
どの表示装置に関する。
【０００２】
【従来の技術】図３は、従来の液晶表示装置である。液
晶表示装置２１は、液晶表示パネル２５とこれを駆動す
る半導体集積装置が形成されている半導体チップ２３で
構成される。液晶表示パネル２５は画素２２という液晶
の表示素子をマトリックスに配置し、透明電極から与え
られる電気信号で、画素２２を駆動し、白黒またはカラ
ーのドット表示して、画面を映し出す。マトリックスに
配置された画素２２は、図で縦に配線されたＳＥＧライ
ン２６と、横に配置されたＣＯＭライン２７で駆動され
る。この駆動信号を与えるのが半導体チップ２３であ
る。そのために、半導体チップ２３の表面には、その出
力信号を液晶表示パネル２５に与えるために、図示しな
い金属パッドが形成されている。また、この金属パッド
と液晶表示パネル２５は透明材料配線であるＩＴＯ配線
２４で結ばれている。尚、ＶEE端子、ＶSS端子およびＶ
EE端子に接続するＩＴＯ配線２４の幅は同じである。ま
た、ＳＥＧラインはセグメントライン、ＣＯＭラインは
コモンライン、ＩＴＯ配線はＩＴＯ膜で形成された配線
のことである。
晶表示装置２１は、液晶表示パネル２５とこれを駆動す
る半導体集積装置が形成されている半導体チップ２３で
構成される。液晶表示パネル２５は画素２２という液晶
の表示素子をマトリックスに配置し、透明電極から与え
られる電気信号で、画素２２を駆動し、白黒またはカラ
ーのドット表示して、画面を映し出す。マトリックスに
配置された画素２２は、図で縦に配線されたＳＥＧライ
ン２６と、横に配置されたＣＯＭライン２７で駆動され
る。この駆動信号を与えるのが半導体チップ２３であ
る。そのために、半導体チップ２３の表面には、その出
力信号を液晶表示パネル２５に与えるために、図示しな
い金属パッドが形成されている。また、この金属パッド
と液晶表示パネル２５は透明材料配線であるＩＴＯ配線
２４で結ばれている。尚、ＶEE端子、ＶSS端子およびＶ
EE端子に接続するＩＴＯ配線２４の幅は同じである。ま
た、ＳＥＧラインはセグメントライン、ＣＯＭラインは
コモンライン、ＩＴＯ配線はＩＴＯ膜で形成された配線
のことである。
【０００３】図４は、従来の半導体チップとＩＴＯ配線
の要部平面図である。ここでは、半導体チップ２３上に
形成されたＶDD端子、ＶSS端子およびＶEE端子と、これ
らの端子と接続するＩＴＯ配線２４が示されている。Ｉ
ＴＯ配線２４はガラス基板２８に形成されている。半導
体チップ２３に形成された金属パッドは、ＶDD端子を構
成する正極金属パッド２５ａ、Ｖss端子を構成するグラ
ンド極金属パッド２５ｂ、ＶEE端子を構成する負極金属
パッド２５ｃがあり、これらの金属パッドはＩＴＯ配線
２４と固着し、このＩＴＯ配線２４は、図３のガラス基
板２８の端部上に形成されたＩＴＯ配線端部（外部導出
端部２９のこと）で、図示しない外部回路と接続する。
の要部平面図である。ここでは、半導体チップ２３上に
形成されたＶDD端子、ＶSS端子およびＶEE端子と、これ
らの端子と接続するＩＴＯ配線２４が示されている。Ｉ
ＴＯ配線２４はガラス基板２８に形成されている。半導
体チップ２３に形成された金属パッドは、ＶDD端子を構
成する正極金属パッド２５ａ、Ｖss端子を構成するグラ
ンド極金属パッド２５ｂ、ＶEE端子を構成する負極金属
パッド２５ｃがあり、これらの金属パッドはＩＴＯ配線
２４と固着し、このＩＴＯ配線２４は、図３のガラス基
板２８の端部上に形成されたＩＴＯ配線端部（外部導出
端部２９のこと）で、図示しない外部回路と接続する。
【０００４】図５は、ＩＴＯ配線の寄生抵抗と、半導体
チップを示した図である。半導体チップ２３内には、昇
圧回路３２やロジック回路３３が形成されている。ＶDD
端子と外部電源の高電位側Ｖddとは、寄生抵抗ＲC(VDD)
を有する第１ＩＴＯ配線で接続され、ＶSS端子は寄生抵
抗ＲC(VSS)を有する第２ＩＴＯ配線を介してＧＮＤに接
続されている。また、ＶDD端子と昇圧回路３２およびロ
ジック回路３３とが接続し、昇圧回路とＶEE端子および
ＧＮＤが接続している。Ｖddから寄生抵抗ＲC(VDD)を介
してＶDD端子にＩDDの電流が流れ、ＶSS端子からＲC(VS
S)を介してＧＮＤにＩSSの電流が流れる。このＲC(VDD)
とＲC(VSS)は通常は等しいので、ＲC(VDD)＝ＲC(VSS)＝
ＲC とすると、ＶDD端子とＶss端子の間の電圧は、Ｖdd
−ＲC ×（ＩDD＋ＩSS）となる。このＲC ×（ＩDD＋Ｉ
SS）の値が大きくなると、ロジック回路が動作しなくな
る。尚、寄生抵抗はＶDD端子やＶss端子と前記した外部
導出端部の間のＩＴＯ配線で生ずる。
チップを示した図である。半導体チップ２３内には、昇
圧回路３２やロジック回路３３が形成されている。ＶDD
端子と外部電源の高電位側Ｖddとは、寄生抵抗ＲC(VDD)
を有する第１ＩＴＯ配線で接続され、ＶSS端子は寄生抵
抗ＲC(VSS)を有する第２ＩＴＯ配線を介してＧＮＤに接
続されている。また、ＶDD端子と昇圧回路３２およびロ
ジック回路３３とが接続し、昇圧回路とＶEE端子および
ＧＮＤが接続している。Ｖddから寄生抵抗ＲC(VDD)を介
してＶDD端子にＩDDの電流が流れ、ＶSS端子からＲC(VS
S)を介してＧＮＤにＩSSの電流が流れる。このＲC(VDD)
とＲC(VSS)は通常は等しいので、ＲC(VDD)＝ＲC(VSS)＝
ＲC とすると、ＶDD端子とＶss端子の間の電圧は、Ｖdd
−ＲC ×（ＩDD＋ＩSS）となる。このＲC ×（ＩDD＋Ｉ
SS）の値が大きくなると、ロジック回路が動作しなくな
る。尚、寄生抵抗はＶDD端子やＶss端子と前記した外部
導出端部の間のＩＴＯ配線で生ずる。
【０００５】図６は、ＲC とＶddmin の関係を示す。条
件として、ＩDD＋ＩSS＝７０μＡ、ロジック回路の最小
駆動電圧が２．４Ｖの場合である。Ｖddmin は半導体チ
ップに形成されたロジック回路を駆動できる最小の電源
電圧である。つまり、ＩＴＯ配線による寄生抵抗ＲC が
あると、半導体チップ上の金属パッド部での電圧が、ロ
ジック回路を駆動できる最小の電圧より低くなり、半導
体集積装置が液晶表示パネルを駆動出来なくなる。従っ
て、ロジック回路を駆動する電源電圧Ｖddを上げて、Ｖ
ddmin を確保する必要がある。この寄生抵抗ＲC が大き
くなるに従って、当然Ｖddmin を高くしなければならな
い。
件として、ＩDD＋ＩSS＝７０μＡ、ロジック回路の最小
駆動電圧が２．４Ｖの場合である。Ｖddmin は半導体チ
ップに形成されたロジック回路を駆動できる最小の電源
電圧である。つまり、ＩＴＯ配線による寄生抵抗ＲC が
あると、半導体チップ上の金属パッド部での電圧が、ロ
ジック回路を駆動できる最小の電圧より低くなり、半導
体集積装置が液晶表示パネルを駆動出来なくなる。従っ
て、ロジック回路を駆動する電源電圧Ｖddを上げて、Ｖ
ddmin を確保する必要がある。この寄生抵抗ＲC が大き
くなるに従って、当然Ｖddmin を高くしなければならな
い。
【０００６】小型液晶表示装置では、半導体集積装置を
ロジック電源電圧Ｖddのみで駆動している。そのため、
液晶表示パネルを駆動するための高電圧は、半導体チッ
プに内蔵した昇圧回路により作られる。
ロジック電源電圧Ｖddのみで駆動している。そのため、
液晶表示パネルを駆動するための高電圧は、半導体チッ
プに内蔵した昇圧回路により作られる。
【０００７】図７は昇圧回路の構成図である。スイッチ
４１とスイッチ４２は同時にオン・オフし、スイッチ４
３とスイッチ４４は同時にオン・オフする。また、スイ
ッチ４１、４２がオンすれば、スイッチ４３、４４はオ
フし、スイッチ４１、４２がオフすれば、スイッチ４
３、４４はオンする。つまり、スイッチ４１、４２をオ
ンして、コンデンサＣ１に電荷を蓄え、スイッチ４３、
４４をオンすることで、Ｃ１の電荷をＣ２に移して、Ｖ
ddのｎ倍のマイナスの電圧をＶEEから出力する。
４１とスイッチ４２は同時にオン・オフし、スイッチ４
３とスイッチ４４は同時にオン・オフする。また、スイ
ッチ４１、４２がオンすれば、スイッチ４３、４４はオ
フし、スイッチ４１、４２がオフすれば、スイッチ４
３、４４はオンする。つまり、スイッチ４１、４２をオ
ンして、コンデンサＣ１に電荷を蓄え、スイッチ４３、
４４をオンすることで、Ｃ１の電荷をＣ２に移して、Ｖ
ddのｎ倍のマイナスの電圧をＶEEから出力する。
【０００８】図８（ａ）、（ｂ）は液晶表示パネル駆動
電源回路と各端子の電圧レベルを示す図である。図７の
昇圧回路でＶDD端子にＥ（Ｖ）、ＶEE端子に−Ｅ（Ｖ）
を発生させる。また、ＶSS端子は０Ｖとする。昇圧され
た電圧を利用して、Ｖ１からＶ５の電圧を発生させ、こ
のＶ１からＶ５の電圧を液晶表示パネル駆動回路３４か
ら図３の液晶表示パネル２５のＳＥＧライン２６とＣＯ
Ｍライン２７に入力して、画素２２を駆動する。また、
Ｃ１、Ｃ２は図７のＣ１、Ｃ２である。
電源回路と各端子の電圧レベルを示す図である。図７の
昇圧回路でＶDD端子にＥ（Ｖ）、ＶEE端子に−Ｅ（Ｖ）
を発生させる。また、ＶSS端子は０Ｖとする。昇圧され
た電圧を利用して、Ｖ１からＶ５の電圧を発生させ、こ
のＶ１からＶ５の電圧を液晶表示パネル駆動回路３４か
ら図３の液晶表示パネル２５のＳＥＧライン２６とＣＯ
Ｍライン２７に入力して、画素２２を駆動する。また、
Ｃ１、Ｃ２は図７のＣ１、Ｃ２である。
【０００９】前記の昇圧回路が、例えば、２倍昇圧回路
であれば、ＶDD端子に流れ込む平均電流を、６Ｖで１０
０μＡ流れるとすると、ロジック回路を動作させる電圧
である３Ｖに換算すると２００μＡ流れることに相当す
る。勿論、３倍昇圧の場合は、９Ｖで１００μＡ流れる
とすると、３Ｖに換算して３００μＡ流れる。つまり、
ｎ倍昇圧なら、ロジック回路を動作させる電圧の３Ｖで
は、ＶDD端子に流れ込む電流は、昇圧電圧で流れる電流
のｎ倍になる。
であれば、ＶDD端子に流れ込む平均電流を、６Ｖで１０
０μＡ流れるとすると、ロジック回路を動作させる電圧
である３Ｖに換算すると２００μＡ流れることに相当す
る。勿論、３倍昇圧の場合は、９Ｖで１００μＡ流れる
とすると、３Ｖに換算して３００μＡ流れる。つまり、
ｎ倍昇圧なら、ロジック回路を動作させる電圧の３Ｖで
は、ＶDD端子に流れ込む電流は、昇圧電圧で流れる電流
のｎ倍になる。
【００１０】半導体集積装置内部の消費電流の配分は、
例えば、ロジック回路が１０μＡ、高耐圧駆動する液晶
表示パネル駆動部分が３０μＡとすると、１０μＡは、
ＶDDからＶSSに流れ込む電流ＩSS、３０μＡがＶDD端子
からＶEE端子に流れ込む電流ＩDDとなる。この３０μＡ
のＩDDは、３Ｖに換算すると、２倍昇圧の場合、６０μ
Ａとなる。つまり、昇圧回路を内蔵した半導体集積装置
では、ＶDD端子に流れ込む電流はＩDD＋ＩSS＝６０μＡ
＋１０μＡ＝７０μＡとなる。
例えば、ロジック回路が１０μＡ、高耐圧駆動する液晶
表示パネル駆動部分が３０μＡとすると、１０μＡは、
ＶDDからＶSSに流れ込む電流ＩSS、３０μＡがＶDD端子
からＶEE端子に流れ込む電流ＩDDとなる。この３０μＡ
のＩDDは、３Ｖに換算すると、２倍昇圧の場合、６０μ
Ａとなる。つまり、昇圧回路を内蔵した半導体集積装置
では、ＶDD端子に流れ込む電流はＩDD＋ＩSS＝６０μＡ
＋１０μＡ＝７０μＡとなる。
【００１１】
【発明が解決しようとする課題】ＶDD端子およびＶSS端
子に接続するＩＴＯ配線のシート抵抗を２００Ω／□と
し、例えば、３５□で配線したとすると、ＩＴＯ配線の
寄生抵抗ＲC は７ＫΩとなる。この７ｋΩを通して前記
の７０μＡの電流が流れ込むＶDD端子の電圧降下は０．
４９Ｖとなり、また、１０μＡ流れ込むＶSS端子の電圧
降下は０．０７Ｖとなる。
子に接続するＩＴＯ配線のシート抵抗を２００Ω／□と
し、例えば、３５□で配線したとすると、ＩＴＯ配線の
寄生抵抗ＲC は７ＫΩとなる。この７ｋΩを通して前記
の７０μＡの電流が流れ込むＶDD端子の電圧降下は０．
４９Ｖとなり、また、１０μＡ流れ込むＶSS端子の電圧
降下は０．０７Ｖとなる。
【００１２】つまり、半導体集積装置を駆動する電源の
ＶDD端子とＶSS端子間の電圧は、３Ｖ−０．５６Ｖ＝
２．４４Ｖとなる。この電圧は半導体集積装置を駆動す
る最小の電圧に近づき、電源変動などがあると半導体集
積装置を駆動できない場合も生ずる。
ＶDD端子とＶSS端子間の電圧は、３Ｖ−０．５６Ｖ＝
２．４４Ｖとなる。この電圧は半導体集積装置を駆動す
る最小の電圧に近づき、電源変動などがあると半導体集
積装置を駆動できない場合も生ずる。
【００１３】この発明の目的は、前記の課題を解決し
て、前記のＩＴＯ配線の寄生抵抗を低減して、昇圧回路
を内蔵した半導体集積装置でも、安定に動作する表示装
置を提供することにある。
て、前記のＩＴＯ配線の寄生抵抗を低減して、昇圧回路
を内蔵した半導体集積装置でも、安定に動作する表示装
置を提供することにある。
【００１４】
【課題を解決するための手段】前記の目的を達成するた
めに、基板上の半導体集積装置上に設けた正極、グラン
ド極、負極としての金属パッドと、該金属パッドにそれ
ぞれ対応する基板の外部導出端部との間を透明材料配線
によって接続する表示装置において、前記正極金属パッ
ドと前記外部導出端部とを接続する第１透明材料配線の
配線抵抗を、前記グランド極金属パッドと前記外部導出
端部とを接続する第２透明材料配線の配線抵抗に比べて
小さくする構成とする。
めに、基板上の半導体集積装置上に設けた正極、グラン
ド極、負極としての金属パッドと、該金属パッドにそれ
ぞれ対応する基板の外部導出端部との間を透明材料配線
によって接続する表示装置において、前記正極金属パッ
ドと前記外部導出端部とを接続する第１透明材料配線の
配線抵抗を、前記グランド極金属パッドと前記外部導出
端部とを接続する第２透明材料配線の配線抵抗に比べて
小さくする構成とする。
【００１５】多数の表示素子と、該表示素子に接続する
透明電極と、該透明電極に電気信号を送る透明材料配線
と、該透明材料配線と接続する基板上の半導体集積装置
上に形成された金属パッドと、正極、グランド極および
負極で構成され、正極の電位と負極の電位の絶対値が等
しい半導体集積装置を駆動する電源と、該電源の一部を
構成し、且つ、半導体集積装置内に形成される昇圧回路
とを備え、前記の正極、グランド極、負極としての金属
パッドと、該金属パッドにそれぞれ対応する基板の外部
導出端部との間を透明材料配線によって接続する表示装
置において、前記正極金属パッドと前記外部導出端部と
を接続する第１透明材料配線の配線抵抗を、前記グラン
ド極金属パッドと前記外部導出端部とを接続する第２透
明材料配線の配線抵抗に比べて小さくする構成とする。
透明電極と、該透明電極に電気信号を送る透明材料配線
と、該透明材料配線と接続する基板上の半導体集積装置
上に形成された金属パッドと、正極、グランド極および
負極で構成され、正極の電位と負極の電位の絶対値が等
しい半導体集積装置を駆動する電源と、該電源の一部を
構成し、且つ、半導体集積装置内に形成される昇圧回路
とを備え、前記の正極、グランド極、負極としての金属
パッドと、該金属パッドにそれぞれ対応する基板の外部
導出端部との間を透明材料配線によって接続する表示装
置において、前記正極金属パッドと前記外部導出端部と
を接続する第１透明材料配線の配線抵抗を、前記グラン
ド極金属パッドと前記外部導出端部とを接続する第２透
明材料配線の配線抵抗に比べて小さくする構成とする。
【００１６】前記第１透明材料配線と前記第２透明材料
配線は、それぞれの配線抵抗によって生じる電圧効果が
等しくなるよう選定された配線パターンであるとよい前
記第１透明材料配線を流れる第１電流の大きさが、前記
第２透明材料配線を流れる第２電流の大きさのｎ倍とし
た場合、第１透明材料配線の配線抵抗が、第２透明材料
配線の配線抵抗の１／ｎ倍となるよう選択された配線パ
ターンであるとよい。
配線は、それぞれの配線抵抗によって生じる電圧効果が
等しくなるよう選定された配線パターンであるとよい前
記第１透明材料配線を流れる第１電流の大きさが、前記
第２透明材料配線を流れる第２電流の大きさのｎ倍とし
た場合、第１透明材料配線の配線抵抗が、第２透明材料
配線の配線抵抗の１／ｎ倍となるよう選択された配線パ
ターンであるとよい。
【００１７】前記半導体装置の正極金属パッドと前記第
１透明材料配線との接続部分の面積は、グランド極金属
パッドと前記第２透明材料配線との接続部分の面積のｎ
倍であると効果的である。
１透明材料配線との接続部分の面積は、グランド極金属
パッドと前記第２透明材料配線との接続部分の面積のｎ
倍であると効果的である。
【００１８】
【発明の実施の形態】図１は、この発明の第１実施例の
液晶表示装置のＩＴＯ配線の平面図を示す。半導体チッ
プ４上に形成された、ＶDD端子となる正極金属パッド５
およびＶSS端子となるグランド極金属パッド６と、第１
ＩＴＯ配線２および第２ＩＴＯ配線がそれぞれ接続す
る。この第１ＩＴＯ配線２と第２ＩＴＯ配線３はガラス
基板１に形成されている。このガラス基板１は液晶表示
パネルを形成する基板である。この図は図３のＡ部に相
当する箇所を示し、図３で示したＶEE端子はこの図では
省略されている。
液晶表示装置のＩＴＯ配線の平面図を示す。半導体チッ
プ４上に形成された、ＶDD端子となる正極金属パッド５
およびＶSS端子となるグランド極金属パッド６と、第１
ＩＴＯ配線２および第２ＩＴＯ配線がそれぞれ接続す
る。この第１ＩＴＯ配線２と第２ＩＴＯ配線３はガラス
基板１に形成されている。このガラス基板１は液晶表示
パネルを形成する基板である。この図は図３のＡ部に相
当する箇所を示し、図３で示したＶEE端子はこの図では
省略されている。
【００１９】第１ＩＴＯ配線２を介してＶDD端子に流入
する電流をＩDDとし、ＶSS端子から第２ＩＴＯ配線を介
して流出する電流をＩSSとする。前記したように、ＩDD
＝７０μＡ、ＩSS＝１０μＡの場合、ＩDD／ＩSS＝７で
ある。ＶDD端子である正極金属パッドに接続する第１Ｉ
ＴＯ配線２の寄生抵抗ＲC(ＶDD) を、ＶSS端子であるグ
ランド金属パッド６と接続する第２ＩＴＯ配線３の寄生
抵抗ＲC(ＶSS) の１／７にする。具体的には、例えば、
第１ＩＴＯ配線２の幅Ｗ１を第２ＩＴＯ配線３の幅Ｗ２
の７倍にする。勿論、Ｗ１とＷ２の和は従来のＩＴＯ配
線の幅と同じにする。つまり、従来とＩＴＯ配線が占め
る面積を同一とすることが条件である。この条件が大切
なのは、もしも、本発明のＩＴＯ配線の占める面積が従
来より大きくなれば、液晶表示装置が大きくなり、コス
ト高となり、また、小型化ができなくなるためである。
する電流をＩDDとし、ＶSS端子から第２ＩＴＯ配線を介
して流出する電流をＩSSとする。前記したように、ＩDD
＝７０μＡ、ＩSS＝１０μＡの場合、ＩDD／ＩSS＝７で
ある。ＶDD端子である正極金属パッドに接続する第１Ｉ
ＴＯ配線２の寄生抵抗ＲC(ＶDD) を、ＶSS端子であるグ
ランド金属パッド６と接続する第２ＩＴＯ配線３の寄生
抵抗ＲC(ＶSS) の１／７にする。具体的には、例えば、
第１ＩＴＯ配線２の幅Ｗ１を第２ＩＴＯ配線３の幅Ｗ２
の７倍にする。勿論、Ｗ１とＷ２の和は従来のＩＴＯ配
線の幅と同じにする。つまり、従来とＩＴＯ配線が占め
る面積を同一とすることが条件である。この条件が大切
なのは、もしも、本発明のＩＴＯ配線の占める面積が従
来より大きくなれば、液晶表示装置が大きくなり、コス
ト高となり、また、小型化ができなくなるためである。
【００２０】このようにすると、例えば、ＶDD端子と接
続する第１ＩＴＯ配線２の寄生抵抗ＲC(ＶDD) で生ずる
電圧降下が０．２８Ｖ÷７で０．０４Ｖとなり、ＶDD端
子とＶSS端子間の電圧は３Ｖ−０．０４Ｖ×２＝３Ｖ−
０．０８Ｖ＝２．９２Ｖとなり、ロジック回路の最小駆
動電圧である２．４Ｖを大幅に上回る。つまり、ＩＴＯ
配線の寄生抵抗による電圧降下が大幅に低減される。そ
のため、昇圧回路を有する半導体集積装置で、安定に、
液晶表示装置を駆動できる。また、ＲC(ＶDD)とＲC(ＶS
S) による電圧降下を同じにすることができて、全体の
寄生抵抗による電圧降下を従来より大幅に小さくするこ
とができる。
続する第１ＩＴＯ配線２の寄生抵抗ＲC(ＶDD) で生ずる
電圧降下が０．２８Ｖ÷７で０．０４Ｖとなり、ＶDD端
子とＶSS端子間の電圧は３Ｖ−０．０４Ｖ×２＝３Ｖ−
０．０８Ｖ＝２．９２Ｖとなり、ロジック回路の最小駆
動電圧である２．４Ｖを大幅に上回る。つまり、ＩＴＯ
配線の寄生抵抗による電圧降下が大幅に低減される。そ
のため、昇圧回路を有する半導体集積装置で、安定に、
液晶表示装置を駆動できる。また、ＲC(ＶDD)とＲC(ＶS
S) による電圧降下を同じにすることができて、全体の
寄生抵抗による電圧降下を従来より大幅に小さくするこ
とができる。
【００２１】これを、一般化すると、ＩDD／ＩSS＝ｎの
場合、つまり昇圧回路の昇圧段数を複数にした場合、Ｒ
C(ＶDD) ／ＲC(ＶSS) ＝１／ｎとするとよいことにな
る。勿論、第１ＩＴＯ配線２と第２ＩＴＯ配線３の占め
る面積は従来のものと同じにする。また、寄生抵抗がＩ
ＴＯ配線の長さ方向で異なる場合は、微小片の寄生抵抗
を長さ方向に積分することで得ることができる。つま
り、ＲC ＝∫Ｒ（ｘ）ｄｘで求めることができる。
場合、つまり昇圧回路の昇圧段数を複数にした場合、Ｒ
C(ＶDD) ／ＲC(ＶSS) ＝１／ｎとするとよいことにな
る。勿論、第１ＩＴＯ配線２と第２ＩＴＯ配線３の占め
る面積は従来のものと同じにする。また、寄生抵抗がＩ
ＴＯ配線の長さ方向で異なる場合は、微小片の寄生抵抗
を長さ方向に積分することで得ることができる。つま
り、ＲC ＝∫Ｒ（ｘ）ｄｘで求めることができる。
【００２２】図２は、この発明の第２実施例の液晶表示
装置の金属パッド部の平面図である。図１と同様な条件
で考える。ＶDD端子の正極金属パッド５の数をＶSS端子
のグランド側金属パッド６の数の７倍にする。ここで
は、金属パッド５、６の大きさを同じにした場合であ
り、変形例として、ＶDD端子の正極金属パッド５の面積
をＶSS端子のグランド側金属パッド６の面積の７倍にし
てもよい。こうすることで、金属パッドとＩＴＯ配線の
接触部の電気抵抗を同じにすることができる。
装置の金属パッド部の平面図である。図１と同様な条件
で考える。ＶDD端子の正極金属パッド５の数をＶSS端子
のグランド側金属パッド６の数の７倍にする。ここで
は、金属パッド５、６の大きさを同じにした場合であ
り、変形例として、ＶDD端子の正極金属パッド５の面積
をＶSS端子のグランド側金属パッド６の面積の７倍にし
てもよい。こうすることで、金属パッドとＩＴＯ配線の
接触部の電気抵抗を同じにすることができる。
【００２３】これを、一般化すると、ＩDD／ＩSS＝ｎの
場合、ＶDD端子の正極金属パッドの面積（数）／ＶSS端
子のグランド極金属パッドの面積（数）＝ｎとすると、
電気抵抗を両者で同じにできて前記と同様の効果が期待
できる。
場合、ＶDD端子の正極金属パッドの面積（数）／ＶSS端
子のグランド極金属パッドの面積（数）＝ｎとすると、
電気抵抗を両者で同じにできて前記と同様の効果が期待
できる。
【００２４】
【発明の効果】この発明によれば、２段以上の昇圧回路
を有する半導体集積装置で駆動される表示装置におい
て、前記のＩDD／ＩSS＝ｎの場合、前記のＶDDと接続す
るＩＴＯ配線の寄生抵抗ＲC(ＶDD) を、ＶSSと接続する
ＩＴＯ配線の寄生抵抗ＲC(ＶSS)の１／ｎとすること
で、寄生抵抗で生ずる電圧降下を小さくし、安価で、確
実に表示装置を駆動できる。
を有する半導体集積装置で駆動される表示装置におい
て、前記のＩDD／ＩSS＝ｎの場合、前記のＶDDと接続す
るＩＴＯ配線の寄生抵抗ＲC(ＶDD) を、ＶSSと接続する
ＩＴＯ配線の寄生抵抗ＲC(ＶSS)の１／ｎとすること
で、寄生抵抗で生ずる電圧降下を小さくし、安価で、確
実に表示装置を駆動できる。
【００２５】また、ＩＴＯ配線と接続するＶDDの面積
（数）を、ＩＴＯ配線と接続するＶSSの面積（数）のｎ
倍にすることで、この箇所での接触抵抗を両者で同じに
し、全体として、抵抗を低減できる。そのことで、安価
で、確実に表示装置を駆動できる。
（数）を、ＩＴＯ配線と接続するＶSSの面積（数）のｎ
倍にすることで、この箇所での接触抵抗を両者で同じに
し、全体として、抵抗を低減できる。そのことで、安価
で、確実に表示装置を駆動できる。
【図１】この発明の第１実施例の液晶表示装置のＩＴＯ
配線の平面図
配線の平面図
【図２】この発明の第２実施例の液晶表示装置の金属パ
ッド部の平面図
ッド部の平面図
【図３】従来の液晶表示装置の構成図
【図４】従来の半導体チップとＩＴＯ配線の要部平面図
【図５】ＩＴＯ配線の寄生抵抗と、半導体チップを示し
た図
た図
【図６】ＲC とＶddmin の関係を示す図
【図７】昇圧回路の構成図
【図８】液晶表示パネル駆動電源回路と各端子の電圧レ
ベルを示す図
ベルを示す図
１ ガラス基板 ２ 第１ＩＴＯ配線 ３ 第２ＩＴＯ配線 ４ 半導体チップ ５ 正極勤続パッド ６ グランド極金属パッド ２１ 液晶表示装置 ２２ 画素 ２３ 半導体チップ ２４ ＩＴＯ配線 ２５ 液晶表示パネル ２６ ＳＥＧライン ２７ ＣＯＭライン ２８ ガラス基板 ２９ 外部導出端部 ３２ 昇圧回路 ３３ ロジック回路 ３４ 液晶表示パネル駆動回路 Ｗ１ 第１ＩＴＯ配線の幅 Ｗ２ 第２ＩＴＯ配線の幅 ＲC(VDD)、ＲC(VSS)、ＲC ＩＴＯ配線の寄生抵抗
Claims (5)
- 【請求項１】基板上の半導体集積装置上に設けた正極、
グランド極、負極としての金属パッドと、該金属パッド
にそれぞれ対応する基板の外部導出端部との間を透明材
料配線によって接続する表示装置において、 前記正極金属パッドと前記外部導出端部とを接続する第
１透明材料配線の配線抵抗を、前記グランド極金属パッ
ドと前記外部導出端部とを接続する第２透明材料配線の
配線抵抗に比べて小さくすることを特徴とする表示装
置。 - 【請求項２】多数の表示素子と、該表示素子に接続する
透明電極と、該透明電極に電気信号を送る透明材料配線
と、該透明材料配線と接続する基板上の半導体集積装置
上に形成された金属パッドと、正極、グランド極および
負極で構成され、正極の電位と負極の電位の絶対値が等
しい半導体集積装置を駆動する電源と、該電源の一部を
構成し、且つ、半導体集積装置内に形成される昇圧回路
とを備え、前記の正極、グランド極、負極としての金属
パッドと、該金属パッドにそれぞれ対応する基板の外部
導出端部との間を透明材料配線によって接続する表示装
置において、 前記正極金属パッドと前記外部導出端部とを接続する第
１透明材料配線の配線抵抗を、前記グランド極金属パッ
ドと前記外部導出端部とを接続する第２透明材料配線の
配線抵抗に比べて小さくすることを特徴とする表示装
置。 - 【請求項３】請求項１または請求項２において、 前記第１透明材料配線と前記第２透明材料配線は、それ
ぞれの配線抵抗によって生じる電圧効果が等しくなるよ
う選定された配線パターンであることを特徴とする表示
装置。 - 【請求項４】請求項１または請求項２に記載の表示装置
において、 前記第１透明材料配線を流れる第１電流の大きさが、前
記第２透明材料配線を流れる第２電流の大きさのｎ倍と
した場合、第１透明材料配線の配線抵抗が、第２透明材
料配線の配線抵抗の１／ｎ倍となるよう選択された配線
パターンであることを特徴とする表示装置。 - 【請求項５】請求項４に記載の表示装置において、 前記半導体装置の正極金属パッドと前記第１透明材料配
線との接続部分の面積は、グランド極金属パッドと前記
第２透明材料配線との接続部分の面積のｎ倍であること
を特徴とする表示装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2385699A JP2000221904A (ja) | 1999-02-01 | 1999-02-01 | 表示装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2385699A JP2000221904A (ja) | 1999-02-01 | 1999-02-01 | 表示装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2000221904A true JP2000221904A (ja) | 2000-08-11 |
Family
ID=12122086
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2385699A Withdrawn JP2000221904A (ja) | 1999-02-01 | 1999-02-01 | 表示装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2000221904A (ja) |
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100606413B1 (ko) | 2004-07-23 | 2006-07-28 | 엘지전자 주식회사 | 모기판 및 이를 이용한 유기전계발광표시소자의 제조방법 |
| JP2007299013A (ja) * | 2007-07-26 | 2007-11-15 | Advanced Display Inc | ソース線駆動回路及びそのソース線駆動回路を備えた表示装置 |
| US7760314B2 (en) | 2003-06-05 | 2010-07-20 | Mitsubishi Denki Kabushiki Kaisha | Display device |
| US8654040B2 (en) | 2002-09-18 | 2014-02-18 | Seiko Epson Corporation | Electro-optical device, matrix substrate, and electronic equipment |
| CN107102488A (zh) * | 2017-04-25 | 2017-08-29 | 深圳市华星光电技术有限公司 | 一种扇出导线结构及显示面板 |
-
1999
- 1999-02-01 JP JP2385699A patent/JP2000221904A/ja not_active Withdrawn
Cited By (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US8654040B2 (en) | 2002-09-18 | 2014-02-18 | Seiko Epson Corporation | Electro-optical device, matrix substrate, and electronic equipment |
| US7760314B2 (en) | 2003-06-05 | 2010-07-20 | Mitsubishi Denki Kabushiki Kaisha | Display device |
| US7880853B2 (en) | 2003-06-05 | 2011-02-01 | Mitsubishi Denki Kabushiki Kaisha | Display device |
| KR100606413B1 (ko) | 2004-07-23 | 2006-07-28 | 엘지전자 주식회사 | 모기판 및 이를 이용한 유기전계발광표시소자의 제조방법 |
| JP2007299013A (ja) * | 2007-07-26 | 2007-11-15 | Advanced Display Inc | ソース線駆動回路及びそのソース線駆動回路を備えた表示装置 |
| CN107102488A (zh) * | 2017-04-25 | 2017-08-29 | 深圳市华星光电技术有限公司 | 一种扇出导线结构及显示面板 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR101123095B1 (ko) | 반도체장치 및 이것을 사용한 표시장치 및 전자기기 | |
| US6903717B2 (en) | Display device having driving circuit | |
| CN100474083C (zh) | 液晶显示器及其测试方法 | |
| US9262985B2 (en) | Semiconductor circuit, driving circuit of electro-optical device, and electronic apparatus | |
| CN112255847B (zh) | 一种显示模组、显示装置及显示模组的驱动方法 | |
| KR100924222B1 (ko) | 정전기 방전 회로 및 이를 구비한 액정표시장치 | |
| CN101000413A (zh) | 液晶显示器及其形成方法和薄膜晶体管基板 | |
| KR100729765B1 (ko) | 액정 표시 장치 | |
| JP2000221904A (ja) | 表示装置 | |
| CN113589611B (zh) | 一种阵列基板、显示面板及显示装置 | |
| KR101482768B1 (ko) | 액정 표시 장치의 전원 회로 | |
| CN114283689A (zh) | 显示模组及其驱动方法 | |
| CN112863413A (zh) | 显示面板及其制备方法、显示装置 | |
| JP2002328390A (ja) | 液晶表示装置および走査電極駆動ｉｃ | |
| US20060125743A1 (en) | LCD panel driving device and conductive pattern on LCD panel therefore | |
| US12538621B2 (en) | Display device | |
| JP2001195033A (ja) | 表示装置の検査方法 | |
| KR101174630B1 (ko) | 액정패널과 이를 구비한 액정표시장치 | |
| CN119096722A (zh) | 显示装置 | |
| US5883415A (en) | CMOS semiconductor device with improved layout of transistors near LCD drive terminals | |
| KR100294823B1 (ko) | 액정표시장치하판글래스의배선구조 | |
| CN112735344B (zh) | 一种背光模组和显示装置 | |
| US12414376B2 (en) | Driving apparatus, display apparatus, and method of fabricating driving apparatus | |
| JPWO2007055047A1 (ja) | 表示装置およびそれを備える電子機器 | |
| KR101050859B1 (ko) | 액정표시장치의 구동부 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20041101 |
|
| A131 | Notification of reasons for refusal |
Effective date: 20050125 Free format text: JAPANESE INTERMEDIATE CODE: A131 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20050308 |
|
| A131 | Notification of reasons for refusal |
Effective date: 20050412 Free format text: JAPANESE INTERMEDIATE CODE: A131 |
|
| A761 | Written withdrawal of application |
Free format text: JAPANESE INTERMEDIATE CODE: A761 Effective date: 20050613 |