JP2000222049A - 減衰回路 - Google Patents

Abstract

(57)【要約】 【課題】直流入力電圧に重畳した交流成分を除去し、小
型で低損失の直流出力電圧を供給する交流減衰回路を提
供する。 【解決手段】入力電圧の直流成分に応じた出力電圧を発
生する第１誤差増幅器４と抵抗１５、キャパシタ５で構
成されるフィルタにより生成される入力直流電圧に応じ
た基準電圧と、出力電圧を検出して基準電圧と比較演算
する第２誤差増幅器３と、この誤差増幅器３の出力によ
りそのゲートバイアスを制御して可変インピーダンス素
子として動作する電界効果トランジスタ１を入力端子１
９と出力端子２０間に設ける。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は減衰回路、特に直流
電圧に重畳された交流電圧を減衰する交流減衰又は除去
回路に関する。

【０００２】

【従来の技術】直流電圧に重畳された交流電圧を減衰す
る減衰回路は、一般にインダクタンスとキャパシタンス
とを用いるローパスフィルタ（ＬＰＦ）が使用される。
しかし、減衰効果を低周波で得ようとすると、インダク
タンス及びキャパシタンスを大きくする必要があり、こ
れらの構成素子が大型となる。近年、電子機器の小型軽
量化が要求され、この要求に応じえることができないと
いう問題がある。

【０００３】この課題を解決する為の手段として、例え
ば、実開昭６１−１３３８１５号公報の「シリーズレギ
ュレータ」や、特開平１−８８６１２号公報の「直流電
圧安定化電源装置」が提案されている。

【０００４】前者の例を図１０に示す。図１０では、入
力電源Ｖｉｎと出力Ｖｏｕｔ間に誤差増幅器Ａで動作さ
れる直列制御トランジスタを設け、出力電圧Ｖｏｕｔを
一定にする為の直列制御（安定化）回路を構成する。

【０００５】また、入力端子の入力電圧Ｖ１がしきい値
より高いか低いかを判断する検出回路を設け、この検出
回路の出力により、入力端と出力端間に直列接続された
トランジスタをリニア（線形）レギュレータ又はスイッ
チングレギュレータとして動作させるよう動作モードを
切り替える従来例もある。

【０００６】

【発明が解決しようとする課題】図１０にした従来技術
では、入力電圧Ｖｉｎに関係なく出力電圧Ｖｏｕｔを一
定に維持する為に、図９に示す如く、入力電圧Ｖｉｎが
高くなると、入出力電圧差（Ｖｉｎ−Ｖｏｕｔ）が△Ｖ
Ｌから△ＶＨに増加する。従って負荷電流が一定であっ
た場合、直列制御トランジスタでの損失、即ち消費電力
が増大し、不経済である。また、発熱量が耐えられるだ
けの大電力用トランジスタを使用する必要があり、装置
が大型化するという問題がある。

【０００７】また後者の従来技術の場合には、入力電圧
が低レンジの場合には、リニアレギュレータとして動作
しているので問題はないが、入力電圧がしきい値を超す
とスイッチングレギュレータとして動作する為にスイッ
チングノイズが出力電圧に重畳されることとなる。ま
た、入力電源の電流がスイッチング（パルス状）電流と
なり、入力電源との電磁適合性上の問題を生じる。ま
た、この電磁適合性を許容レベルに収めるにはフィルタ
等の追加を必要とする。

【０００８】従って、本発明の目的は、直流電圧に重畳
される交流電圧成分を雑音を発生することなく、しかも
小型且つ低損失で減衰させる減衰回路又斯る減衰回路を
使用する電源回路を提供することである。

【０００９】

【課題を解決するための手段】前述の課題を解決するた
め、本発明による減衰回路は、次のような特徴的な構成
を採用している。

【００１０】（１）直流電圧に重畳された交流電圧成分
を含む入力電圧を受け、前記交流電圧成分が減衰された
出力電圧を得る減衰回路において、前記入力電圧に応じ
た電圧を得る第１誤差増幅器と、該第１誤差増幅器の出
力を平滑し、前記出力電圧から得た基準電圧と比較演算
する第２誤差増幅器と、該第２誤差増幅器により制御さ
れるトランジスタとを備える減衰回路。

【００１１】（２）前記トランジスタは、入出力端子間
に直列接続され可変インピーダンス素子として動作する
上記（１）の減衰回路。

【００１２】（３）前記トランジスタと直列に電流制限
回路が設けられる上記（２）の減衰回路

【００１３】（４）出力側にインダクタとキャパシタと
より成るＬＣフィルタが接続される上記（１）、（２）
又は（３）の減衰回路。

【００１４】（５）前記第１誤差増幅器の出力の平滑
は、抵抗及びキャパシタにより行う上記（１）の減衰回
路。

【００１５】（６）出力側にスイッチングトランジスタ
を含むスイッチングレギュレータを配置する上記（１）
乃至（５）のいずれかの減衰回路。

【００１６】（７）前記トランジスタとして電界効果ト
ランジスタを使用する上記（１）の減衰回路。

【００１７】

【発明の実施の形態】以下、本発明の減衰回路の好適実
施形態例を添付図、特に図１乃至図８を参照して詳細に
説明する。

【００１８】先ず、図１は参照して説明する。図１は本
発明の減衰回路の第１実施形態例の回路図を示す。この
減衰回路は、入力端子１９、出力端子２０及び接地端子
２２を有する。入力端子１９及び出力端子２０間には、
Ｐチャンネル電界効果トランジスタ（以下、ＦＥＴとい
う）１が直列接続されている。また、入力端子１９と接
地端子２２間には、抵抗７、８及びトランジスタ２のコ
レクタ・エミッタが直列接続され、両抵抗７、８の中点
がＦＥＴ１のゲートに接続されている。同様に、これら
端子１９、２２間には、入力電圧検出抵抗１７、１８が
直列接続され、その中点は、誤差増幅器３の正又は非反
転（＋）入力端子に接続され、負又は反転端子は抵抗６
を介して接地されると共に抵抗１６を介して誤差増幅器
４の出力端に接続されている。

【００１９】誤差増幅器４の出力は、直列抵抗１５、１
４を介して他の誤差増幅器３の正入力端子に入力され、
両抵抗１５、１４の中点はキャパシタ５を介して接地さ
れる。誤差増幅器３の負入力端子は、ＦＥＴ１のドレイ
ンと接地間に直列接続された抵抗１２、１３の中点に接
続され、この中点は更に抵抗１１を介して誤差増幅器３
の出力端子に接続されている。更に、誤差増幅器３の出
力端子は、抵抗１０を介して上述したトランジスタ２の
ベースに接続され、抵抗９を介して接地される。最後
に、電源２１が誤差増幅器３、４の動作電圧を供給する
ことにより、減衰回路を完成する。

【００２０】この減衰回路において、ＦＥＴ１は、可変
インピーダンス素子として、入力端子１９と出力端子２
０との間に直列接続される。抵抗７はＦＥＴ所定バイア
スを与える。トランジスタ２は、両誤差増幅器３、４で
制御され、ＦＥＴ１を制御する。抵抗１５とキャパシタ
５とは平滑回路を構成する。

【００２１】以下、本発明による第１実施形態の減衰回
路の動作を図１を参照して説明する。誤差増幅器４は、
抵抗６を介して得られる基準値と、入力端子１９に印加
する電圧値を抵抗１７、１８にて分圧して得られる電圧
値との比較演算を行い、その差分を増幅し、出力する。
１例を挙げると、抵抗１７が抵抗１８の１０倍の値とし
た場合、抵抗６と抵抗１７を同じ値、抵抗１６と抵抗１
８を同じ値とすれば、誤差増幅器４の出力端子には入力
端子１９の電圧の約１０分の１の電圧が得られる。

【００２２】ここで、入力電源の直流電圧値に対して誤
差増幅器４の入力電圧値を小さくとれば、抵抗１６と抵
抗６の比率により誤差増幅器４は利得を持たない方向に
作用するため、周波数に対してほとんど利得を持たなく
なり、直流アンプとして動作する。

【００２３】一方、誤差増幅器４は周波数に対して無限
大の利得を有していないため、入力端子に重畳された雑
音は、減衰されたレベルではあるが出力に現れる。しか
し、誤差増幅器４の出力に現れた交流成分は抵抗１５及
びキャパシタ５にて得られるローパスフィルタにて減衰
されるため、誤差増幅器３の基準電圧としては直流成分
のみが得られるようになる。１例を挙げると、抵抗１５
が１ＫΩ、キャパシタ５が１０μＦであった場合、その
フィルタのカットオフ周波数は約１６Ｈｚとなるため、
この周波数以上の交流成分は、この周波数を境に６ｄＢ
／ｏｃｔ．にて減衰される。

【００２４】したがって、誤差増幅器３の基準電圧とし
ては問題ないレベルに減衰されることとなる。抵抗１５
及びキャパシタ５は、低電圧の回路部分で動作し、且
つ、高インピーダンスラインで用いられるため、そのカ
ットオフ周波数を下げるべく重量や大きさに対する影響
を最小にして定数を大きくすることは容易である。そし
て、誤差増幅器３に入力される基準電圧は、キャパシタ
５を電圧源として認識するため、誤差増幅器３の入力オ
フセットの整合をとるため抵抗１４が設けられている。

【００２５】このようにして得られた直流電圧値を基準
電圧として、誤差増幅器３は、出力端子電圧２０に得ら
れた電圧値を抵抗１２、１３にて分圧して検出し、演算
を行う。前述の例の誤差増幅器４の出力に入力端子電圧
の１０分の１の電圧が得られた場合を考えると、抵抗１
２を抵抗１３の８倍とすると、出力端子２０には入力端
子１９に印加された電圧の９０％の直流電圧値が得られ
ることになる。

【００２６】言い換えれば、誤差増幅器３は、出力端子
２０の直流電圧値を入力端子１９の直流電圧値の９０％
となるように出力電圧の負帰還制御を行う。誤差増幅器
３の出力が、トランジスタ２のベースにバイアスを与
え、トランジスタ２のベース電流を制御することによ
り、トランジスタ２のコレクタ電流が制御される。トラ
ンジスタ２のコレクタ電流が制御されると、ＦＦＴ（電
界効果トランジスタ）１のゲート・ソース間電位が制御
され、電界効果トランジスタ１は誤差増幅器３により、
可変インピーダンス素子として制御されることになる。

【００２７】また、このようにして得られた出力電圧
は、入力電圧に重畳されている交流成分が除去された雑
音のない直流電圧が得られる。図２を参照すると、入力
電圧とそれに重畳されている雑音、及び出力電圧の関係
が、示されている。直流入力電圧値が変化しても、その
入・出力間電圧差（図２の△Ｖ）は、一定に保たれ、ま
た、入力電圧に重畳している雑音の振幅を考慮した最低
値より出力電圧を低く設定しているため、交流雑音は除
去される。

【００２８】誤差増幅器３は、負帰還制御を行うため、
交流電圧減衰特性は誤差増幅器の利得に依存することと
なる。従って、本発明の減衰回路の減衰特性は、誤差増
幅器３および帰還抵抗１１にて決定される特性となる。
図３を参照すると、入・出力間電圧減衰特性は、低い周
波数の交流成分に対しては十分な減衰特性が得られる
が、高い周波数成分の交流成分に関しては誤差増幅器の
利得に依存しているため、ある周波数からは減衰特性が
得られない特性となる。

【００２９】次に、図４及び図５を参照して、本発明の
減衰回路の第２実施形態例を説明する。この減衰回路
は、図１〜図３を参照して上述した第１実施形態例の減
衰回路と類似する構成を有するが、比較的高周波成分に
ついての減衰特性を改善している。図４の減衰回路中、
図１の減衰回路と同一端子には同じ参照符号を附し、以
下、主要相違点のみ説明することとする。

【００３０】図４の減衰回路においては、ＦＥＴ１のド
レインと出力端子２０間に、直列インダクタ２３を接続
する。また、インダクタ２３のＦＥＴ１側と接地端子２
２間にダイオード２５を、インダクタ２３の出力端子２
０側と接地端子２２間にキャパシタ２４を接続しいる。
このインダクタ２３とキャパシタ２４とは、ＬＣフィル
タを構成する。またダイオード２５は逆電圧保護を行
う。

【００３１】このインダクタ２３とキャパシタ２４から
成るローパスフィルタを追加した図４の減衰回路の交流
電圧減衰特性は図５のようになる。即ち、制御ループで
の減衰特性とＬＣフィルタの減衰特性を加算した交流電
圧減衰特性が得られ、低周波から高周波まで良好な交流
電圧減衰特性が得られる。

【００３２】このように、図４の減衰回路において、制
御ループの利得があるため、追加するインダクタ２３と
キャパシタ２４により構成されるＬＣフィルタのカット
オフ周波数を高くすることが可能となり、従って、イン
ダクタ２３とキャパシタ２４は小さい値のものとするこ
とが可能であり、小型化が可能であるという効果が得ら
れる。

【００３３】上述した図１及び図４に示す減衰回路にお
いて、直流出力電圧は直流入力電圧値に応じて変動する
回路となっているが、固定の直流出力電圧を得るために
出力にはスイッチングレギュレータを追加してもよい。
かかる実施形態例を図６に示す。この減衰回路は、イン
ダクタ２３、キャパシタ２４、ダイオード２５，トラン
ス２６，トランジスタ２７，ダイオード２８，キャパシ
タ２９を追加した回路となっている。ここで、トランジ
スタ２７はスイッチングトランジスタであり、そのゲー
ト電極にパルス幅制御などにより外部から制御されたパ
ルスを供給してスイッチング動作を制御する。トランス
で電力を伝送し、ダイオード２８、キャパシタ２９で整
流・平滑され、出力端子２０には一定電圧が得られる。
出力の整流・平滑回路は、入力端子１９から重畳される
交流成分を減衰することに関して考慮する必要はなく、
スイッチング成分の減衰を考慮するのみでよいため、小
容量のキャパシタを用いることが可能であり、小型化に
寄与する。

【００３４】本発明による減衰回路の更に他の実施形態
例を図７及び図８に回路図で示す。これら各実施形態例
においても、図１及び図４の実施形態例に類似の構成素
子を多く使用するので、対応する素子には同様の参照符
号を使用している。主要相違点を中心に以下に説明する
こととする。

【００３５】図７の減衰回路にあっては、入力端子１９
と出力端子２０間に直列接続される可変インピーダンス
用トランジスタとして、ＦＥＴに代ってパイポーラ型ト
ランジスタ１’を使用する点で、図１の減衰回路と相違
する。また、図８の減衰回路は、図７のトランジスタ
１’と直列に抵抗３１及びトランジスタ３０より成る電
流制限回路を設けた点で図７の減衰回路と相違する。こ
の電流制限回路は例えば出力端子２０が短縮した場合
に、トランジスタ１’及び抵抗３１に過大電流が流され
ると、トランジスタ３０がオン（導通）し、トランジス
タ１’を非導通又はオフ状態とする。電流制限抵抗３１
の抵抗値は、制限したい負荷電流に応じて適宜選定され
る。

【００３６】以上、本発明による減衰回路の種々の実施
形態例を図示すると共に構成及び動作を詳述した。しか
し、本発明は斯かる特定実施形態例に限定されるべきで
はなく、本発明の要旨を逸脱することなく、特定用途に
応じて適宜変形変更が可能であることが当業者には容易
に理解できよう。

【００３７】

【発明の効果】以上説明したように、本願発明の減衰回
路によれば、入力電圧の直流成分を検出してその直流成
分に応じた基準電圧を生成し、その基準電圧と出力電圧
を比較演算するという基本構成に基づき、入力電圧に重
畳される交流成分を減衰させ直流成分のみを出力する回
路が実現できる。そのための回路構成は極めて簡単であ
り、大型の回路素子を必要とせず、全体に小型化が可能
であり、且つ安価であるという実用上の顕著な効果が得
られる。

【図面の簡単な説明】

【図１】本発明による減衰回路の第１実施形態例の回路
図である。

【図２】図１に示す減衰回路の動作説明図である。

【図３】図１に示す減衰回路の周波数特性図である。

【図４】本発明による減衰回路の第２実施形態例の回路
図である。

【図５】図４に示す減衰回路の周波数特性図である。

【図６】本発明による減衰回路の第３実施形態例の回路
図である。

【図７】本発明による減衰回路の第４実施形態例の回路
図である。

【図８】本発明による減衰回路の第５実施形態例の回路
図である。

【図９】従来技術の動作説明図である。

【図１０】従来のシリーズレギュレータの１例の回路図
である。

【符号の説明】

１、１’ トランジスタ ３ 第２誤差増幅器 ４ 第１誤差増幅器 ５，１５ 平滑ＬＣ回路 １９ 入力端子 ２０ 出力端子 ２２ 接地端子 ２３，２４ ＬＣ回路 ２７ スイッチングトランジスタ ３０，３１ 電流制限回路

Claims (7)

【特許請求の範囲】
1. 【請求項１】直流電圧に重畳された交流電圧成分を含む
   入力電圧を受け、前記交流電圧成分が減衰された出力電
   圧を得る減衰回路において、前記入力電圧に応じた電圧
   を得る第１誤差増幅器と、該第１誤差増幅器の出力を平
   滑し、前記出力電圧から得た基準電圧と比較演算する第
   ２誤差増幅器と、該第２誤差増幅器により制御されるト
   ランジスタとを備えることを特徴とする減衰回路。
2. 【請求項２】前記トランジスタは、入出力端子間に直列
   接続され可変インピーダンス素子として動作することを
   特徴とする請求項１に記載の減衰回路。
3. 【請求項３】前記トランジスタと直列に電流制限回路が
   設けられることを特徴とする請求項２に記載の減衰回路
4. 【請求項４】出力側にインダクタとキャパシタとより成
   るＬＣフィルタが接続されることを特徴とする請求項
   １、２又は３に記載の減衰回路。
5. 【請求項５】前記第１誤差増幅器の出力の平滑は、抵抗
   及びキャパシタにより行うことを特徴とする請求項１に
   記載の減衰回路。
6. 【請求項６】出力側にスイッチングトランジスタを含む
   スイッチングレギュレータを配置することを特徴とする
   請求項１乃至５のいずれかに記載の減衰回路。
7. 【請求項７】前記トランジスタとして電界効果トランジ
   スタを使用することを特徴とする請求項１に記載の減衰
   回路。