JP2000222824A - 適応等化回路 - Google Patents

適応等化回路

Info

Publication number
JP2000222824A
JP2000222824A JP11025423A JP2542399A JP2000222824A JP 2000222824 A JP2000222824 A JP 2000222824A JP 11025423 A JP11025423 A JP 11025423A JP 2542399 A JP2542399 A JP 2542399A JP 2000222824 A JP2000222824 A JP 2000222824A
Authority
JP
Japan
Prior art keywords
equalization
circuit
signal
error
output
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP11025423A
Other languages
English (en)
Other versions
JP3611472B2 (ja
Inventor
Toshinori Okamoto
敏典 岡本
Yoichi Ogura
洋一 小倉
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Holdings Corp
Original Assignee
Matsushita Electric Industrial Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority to JP02542399A priority Critical patent/JP3611472B2/ja
Application filed by Matsushita Electric Industrial Co Ltd filed Critical Matsushita Electric Industrial Co Ltd
Priority to TW089101708A priority patent/TW464842B/zh
Priority to US09/647,428 priority patent/US6385239B1/en
Priority to CN00800087A priority patent/CN1129133C/zh
Priority to PCT/JP2000/000544 priority patent/WO2000046802A1/ja
Priority to KR1020007010912A priority patent/KR100360728B1/ko
Priority to IDW20002235A priority patent/ID26975A/id
Publication of JP2000222824A publication Critical patent/JP2000222824A/ja
Application granted granted Critical
Publication of JP3611472B2 publication Critical patent/JP3611472B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11B—INFORMATION STORAGE BASED ON RELATIVE MOVEMENT BETWEEN RECORD CARRIER AND TRANSDUCER
    • G11B20/00—Signal processing not specific to the method of recording or reproducing; Circuits therefor
    • G11B20/10—Digital recording or reproducing
    • G11B20/10009—Improvement or modification of read or write signals
    • G11B20/10046—Improvement or modification of read or write signals filtering or equalising, e.g. setting the tap weights of an FIR filter
    • G11B20/10055—Improvement or modification of read or write signals filtering or equalising, e.g. setting the tap weights of an FIR filter using partial response filtering when writing the signal to the medium or reading it therefrom
    • G11B20/10092—Improvement or modification of read or write signals filtering or equalising, e.g. setting the tap weights of an FIR filter using partial response filtering when writing the signal to the medium or reading it therefrom partial response PR(1,1,1,1)
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L25/00—Baseband systems
    • H04L25/38—Synchronous or start-stop systems, e.g. for Baudot code
    • H04L25/40—Transmitting circuits; Receiving circuits
    • H04L25/49—Transmitting circuits; Receiving circuits using code conversion at the transmitter; using predistortion; using insertion of idle bits for obtaining a desired frequency spectrum; using three or more amplitude levels ; Baseband coding techniques specific to data transmission systems
    • H04L25/497—Transmitting circuits; Receiving circuits using code conversion at the transmitter; using predistortion; using insertion of idle bits for obtaining a desired frequency spectrum; using three or more amplitude levels ; Baseband coding techniques specific to data transmission systems by correlative coding, e.g. partial response coding or echo modulation coding transmitters and receivers for partial response systems
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11B—INFORMATION STORAGE BASED ON RELATIVE MOVEMENT BETWEEN RECORD CARRIER AND TRANSDUCER
    • G11B20/00—Signal processing not specific to the method of recording or reproducing; Circuits therefor
    • G11B20/10—Digital recording or reproducing
    • G11B20/10009—Improvement or modification of read or write signals
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11B—INFORMATION STORAGE BASED ON RELATIVE MOVEMENT BETWEEN RECORD CARRIER AND TRANSDUCER
    • G11B20/00—Signal processing not specific to the method of recording or reproducing; Circuits therefor
    • G11B20/10—Digital recording or reproducing
    • G11B20/10009—Improvement or modification of read or write signals
    • G11B20/10305—Improvement or modification of read or write signals signal quality assessment
    • G11B20/10472—Improvement or modification of read or write signals signal quality assessment derived from statistics of other quality measures, e.g. their mean, variance or skew
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L25/00—Baseband systems
    • H04L25/02—Details ; arrangements for supplying electrical power along data transmission lines
    • H04L25/03—Shaping networks in transmitter or receiver, e.g. adaptive shaping networks
    • H04L25/03006—Arrangements for removing intersymbol interference
    • H04L25/03012—Arrangements for removing intersymbol interference operating in the time domain
    • H04L25/03019—Arrangements for removing intersymbol interference operating in the time domain adaptive, i.e. capable of adjustment during data reception
    • H04L25/03038—Arrangements for removing intersymbol interference operating in the time domain adaptive, i.e. capable of adjustment during data reception with a non-recursive structure
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L25/00—Baseband systems
    • H04L25/02—Details ; arrangements for supplying electrical power along data transmission lines
    • H04L25/03—Shaping networks in transmitter or receiver, e.g. adaptive shaping networks
    • H04L25/03006—Arrangements for removing intersymbol interference
    • H04L2025/0335—Arrangements for removing intersymbol interference characterised by the type of transmission
    • H04L2025/03356—Baseband transmission
    • H04L2025/03369—Partial response
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L25/00—Baseband systems
    • H04L25/02—Details ; arrangements for supplying electrical power along data transmission lines
    • H04L25/03—Shaping networks in transmitter or receiver, e.g. adaptive shaping networks
    • H04L25/03006—Arrangements for removing intersymbol interference
    • H04L2025/03433—Arrangements for removing intersymbol interference characterised by equaliser structure
    • H04L2025/03439—Fixed structures
    • H04L2025/03445—Time domain
    • H04L2025/03471—Tapped delay lines
    • H04L2025/03477—Tapped delay lines not time-recursive

Landscapes

  • Engineering & Computer Science (AREA)
  • Signal Processing (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Physics & Mathematics (AREA)
  • Spectroscopy & Molecular Physics (AREA)
  • Power Engineering (AREA)
  • Probability & Statistics with Applications (AREA)
  • Cable Transmission Systems, Equalization Of Radio And Reduction Of Echo (AREA)
  • Filters That Use Time-Delay Elements (AREA)
  • Signal Processing For Digital Recording And Reproducing (AREA)

Abstract

(57)【要約】 【課題】 非線形歪みを有する入力信号の等化誤差が最
小となるように高次パーシャルレスポンス等化を行い、
再生信号の特性を向上させる。 【解決手段】 入力信号をトランスバーサルフィルタ３
を用い非線形歪み波形に適応する高次パーシャルレスポ
ンス等化し、仮判定回路４により等化目標値の仮判定値
を推定し、誤差検出回路５により仮判定値と前記入力信
号の誤差を検出し、入力歪み検出回路７により仮判定値
とアナログデジタル変換器１の出力信号との誤差を検出
し、出力歪み検出回路６により、前記誤差検出回路５の
出力する誤差を監視し、等化目標制御手段８により等化
誤差が最小になるように等化目標値を制御し、タップ係
数制御手段１０によりタップ係数を制御するようにし
た。

Description

【発明の詳細な説明】
【０００１】
【発明の属する技術分野】本発明は、デジタル回路によ
り実現された適応等化回路に関し、特に、非線形信号を
等化するのに適し、高密度で記録がなされた記録媒体か
ら信号を再生する際に、非線形歪みを有する再生信号の
等化誤差が最小となるように高次パーシャルレスポンス
等化を行い、再生信号の特性を向上させるようにしたも
のに関する。
【０００２】
【従来の技術】記録媒体に対する記録再生装置では、非
線形歪みを有する波形に対し、非線形歪みを検出し、等
化器により補正を行って除去する方式や最尤復号のスラ
イスレベルを操作する方式により、非線形歪みの影響を
受けないようにしてデータの再生を行っている。即ち、
記録再生装置においては、再生信号が非線形歪みを有す
る波形では、再生された信号から波形歪みを推定して等
化器の特性を決定するという適応等化の方法がとられて
いる。これは、等化処理後のレベルと再生信号が本来あ
るべきレベルとの２乗誤差が最小となるようにフィルタ
係数を最適化しているものである。
【０００３】また、記録媒体の記録再生における再生信
号の等化では、再生信号特性の高帯域成分での強調を抑
え、雑音によるエラーレートの増加を防ぐために、パー
シャルレスポンス等化が用いられる。このパーシャルレ
スポンス等化とは、信号中の符号間干渉量を適当に操作
することによって擬似的に多値の判定を行い、その代わ
りに信号電力を周波数について制限する方式をいう。即
ち、等化を行おうとする信号とこれを遅延した信号を重
畳することにより、多値のレベルを現れやすくし、これ
をビタビ復号器等で確率計算を行うことにより復号を行
うものであり、これにより、信号の高域成分を使用する
ことなく、信号のレベルを検出しやすくしている。
【０００４】このようなパーシャルレスポンス等化を行
う従来の等化器では、例えば光磁気記録媒体の記録ピッ
トの端部に相当する部分あるいは垂直磁化の向きの反転
部に相当する部分の再生信号が等化器に入力された場合
に、それを等化目標値へ等化する特性をもつ。このた
め、波形振幅の符号が連続する部分では、その両端部を
除き、等化目標値への等化を強制することは行なわず、
再生信号が含んでいる高い周波数成分を不必要なまでに
強調することが回避されるため、等化器の入力信号に含
まれるノイズが等化器の出力信号へ伝達するのを抑える
ことができる。また、再生信号の特性に変動がある場合
には、等化器特性を適応制御すれば等化器の出力信号の
ＳＮ比を保つことができる。
【０００５】この等化器は、光ディスクの再生波形にお
いて、符号反転区間に対する等化器出力のみを等化器の
タップ係数の制御を行う信号として使用し、等化出力に
対してパーシャルレスポンス等化となるようにタップ係
数を適応制御している。
【０００６】このような従来の等化器の構成の一例を図
２に示す。図２の適応型等化器は、例えば特開平８−１
５３３７０号公報に示されたものであり、再生信号のピ
ット端部あるいは垂直磁気記録における磁化の向きの反
転部に相当する位置を検出し、その位置では既定の基準
振幅｛−１，０，＋１｝への等化を行う。それ以外の位
置に相当する基準振幅は定めない。
【０００７】この等化器は、基準振幅として“−１”，
“０”，“＋１”の３値をもつものである。同図におい
て、２７は波形等化すべき信号を入力するための入力端
子、１２ａ，１２ｂ，１２ｃはこの順で互いに直列に接
続されそれぞれの入力信号を１単位時間Ｔずつ遅延を行
う遅延手段であり、遅延手段１２ａは入力端子２７から
の信号が入力されるものである。また、２５ａ，２５
ｂ，２５ｃはそれぞれこの遅延手段１２ａ，１２ｂ，１
２ｃの出力信号と後述するスイッチ２４の出力信号との
相関をとる相関器、２６ａ，２６ｂ，２６ｃはそれぞれ
相関器２５ａ，２５ｂ，２５ｃの出力信号を積分する積
分器である。
【０００８】また、２０はトランスバーサル型等化回路
であり、このトランスバーサル型等化回路２０におい
て、１２ｄ，１２ｅはこの順で互いに直列に接続されそ
れぞれの入力信号を１単位時間Ｔずつ遅延を行う遅延手
段であり、遅延手段１２ｄは入力端子２７からの信号が
入力されるものである。また、１６ａ，１６ｂ，１６ｃ
はそれぞれ積分器２６ａ，２６ｂ，２６ｃの出力信号を
制御入力とし遅延手段１２ｄの入力信号，遅延手段１２
ｄの出力信号，遅延手段１２ｅの出力信号を入力とする
バッファ、１４ａはバッファ１６ａ，１６ｂの出力信号
を加算する加算器、１４ｂは加算器１４ａおよびバッフ
ァ１６ｃの出力信号を加算する加算器である。
【０００９】また、２８は加算器１４ｂの出力信号、す
なわちこの適応型等化器により波形等化された信号を出
力するための出力端子、２１は出力端子２８の信号Ｒを
三値判定するための三値判定回路、２２はこの三値判定
回路２１の出力信号に基づき基準振幅を有する信号Ｄを
発生する基準信号発生回路、１７はこの基準信号発生装
置２２の出力信号Ｄから出力端子２８の信号Ｒを差し引
く減算器、２９はこの減算器１７から出力された誤差信
号Ｅ１を１単位時間Ｔ分遅延を行う遅延手段、２４はこ
の遅延手段２９の出力を切断し、誤差信号Ｅ２を生成し
てこれを相関器２５ａ，２５ｂ，２５ｃに出力するスイ
ッチ、２３は三値判定回路２１の出力に基づきスイッチ
２４を制御するための選択信号Ｓを出力する誤差信号選
択回路である。
【００１０】次に動作について説明する。トランスバー
サル型等化回路２０の出力信号Ｒから３値判定回路２１
によって３値判定された信号は、基準振幅発生回路２２
によって、基準振幅をもつ３値信号Ｄに変換される。出
力信号Ｒは３値信号Ｄとともに減算器１７に入力され、
出力誤差信号Ｅ１が取り出される。
【００１１】誤差信号選択回路２３は、３値判定回路２
１の出力信号から有効な誤差信号の出力されているタイ
ミングを抽出し、選択信号Ｓを出力する。スイッチ２４
は選択信号Ｓによって動作し、有効な誤差信号のみを参
照誤差信号Ｅ２として相関器２５に送るように働く。選
択信号Ｓがアクティブとなった場合にはスイッチ２４が
閉成し、相関器の入力Ｅ２はＥ１に等しくなる。その結
果、トランスバーサル型等化回路２０のタップ係数は参
照誤差信号Ｅ２と入力端子２７からの入力信号の相関に
よって適応制御される。一方、選択信号Ｓが非アクティ
ブの場合にはスイッチ２４が開放とされ、各相関器２５
に入力される参照誤差信号Ｅ２が“０”となるためにト
ランスバーサル型等化回路２０における乗算器１６のタ
ップ係数の値は変化しない。
【００１２】３値判定回路２１の出力信号は２個あり、
仮りにこれらをＴ１，Ｔ２とする。３値判定回路２１の
出力信号Ｔ１，Ｔ２はその入力Ｒのレベルに応じてＴ
１，Ｔ２ともに非アクティブ、Ｔ１のみアクティブ、お
よびＴ１，Ｔ２ともにアクティブ、の３通りの状態を取
り得る。基準振幅発生回路２２は、３値判定回路の出力
信号Ｔ１，Ｔ２の各状態に応じて基準となる振幅となる
３値信号Ｄを発生する。
【００１３】誤差信号選択回路２３では、誤差信号Ｅ１
を参照誤差信号Ｅ２として使用するか否かが判定され
る。３値判定回路２１の出力信号Ｔ１が３回以上連続し
て非アクティブとなっている場合、あるいは３値判定回
路２１の出力信号Ｔ２が３回以上連続してアクティブと
なっている場合には、誤差信号Ｅ１を参照誤差から除外
するためにスイッチ２４の選択信号Ｓが非アクティブと
なる。この構成では、誤差信号選択回路２３に単位時間
Ｔの時間遅れがあるため、図２において減算器１６とス
イッチ２４との間に遅延手段２９が必要となる。また、
これに伴い、相関器２５に入力される等化器入力信号の
遅延量も時間Ｔだけ多くなる。
【００１４】例として、高記録密度化に伴う再生信号振
幅の低下が生じている場合での光記録において、記録ピ
ットの端部に対してだけ、等化器出力値とＰＲ（１，
１）（これはパーシャルレスポンス処理を行うに際し、
元の信号およびこれを１単位時間遅延した信号に対しそ
れぞれ“１”の重み付けを行うことを意味する）の３個
の等化目標値｛−１，０，＋１｝のいずれかとの差の２
乗が最小になるよう、等化器特性を適応制御した結果得
られた等化特性を考える。
【００１５】この場合、等化器の等化目標値は３値であ
るが、等化器出力には等化目標値以外に、それらよりも
大きなレベルに更に２個の値が現れ、等化器出力は合計
５値の等化目標値に集中して分布する。また、別の例と
して、等化目標値を｛±１｝に定め、記録ピットの端部
に対してだけ２値との差が最小になるよう等化器特性を
適応制御した場合には、等化器出力には２値とは別に更
に２個の値が集中的に現れ、基準振幅は４値となる。
【００１６】このように、再生信号を、パーシャルレス
ポンス特性の基準振幅とはかならずしも同一でない５値
または４値の基準振幅に等化させるため、低次のパーシ
ャルレスポンス方式を用いてはいるが、実際は高次のパ
ーシャルレスポンス方式を用いているように等化を行っ
ている。このため、一般のＰＲ（１，１）等化器に比べ
て再生信号の高域成分のゲインを低下させている。この
ような周波数特性により、高密度記録時において低域に
偏った再生信号電力を効率よく抽出し、高域のノイズを
強調することなく除去することが可能となるため、等化
器出力のエラーレートが改善される。
【００１７】そして、その後に続く等化器出力を入力信
号とするビタビ復号器等の最尤復号器で、等化器出力を
基準振幅に用いてスライスレベルを操作する方式によ
り、エラーレートの向上を図り、記録データを復元す
る。
【００１８】さて、トランスバーサルフィルタによる等
化は、本来線形歪みの除去を目的としているため、線形
歪みのみで構成される波形歪みはトランスバーサルフィ
ルタによる等化により、再生信号から効果的に取り除か
れる。しかしながら、信号波形によっては、波形歪みを
効果的に取り除くことが困難な場合が存在する。
【００１９】例えば図６に示した磁気記録の再生波形６
０のように、再生波形に非対称性、いわゆるアシンメト
リが存在するものがこれに該当し、このような再生波形
では、再生波形の上向きの部分が記録ピット６１に相当
し、下向きの部分が非記録ピットに相当する。これを磁
気ヘッドで再生すると、記録ピット６１長および記録ピ
ット６１の間隔が大きい場合には、再生信号の波形が飽
和レベルに達する振幅レベルであるのに対し、記録ピッ
ト６１長および記録ピット６１の間隔が小さい場合に
は、再生信号の波形の振幅レベルが、飽和レベル６２よ
りも小さな値になるために、記録再生において再生信号
が非線形歪みを生じる。
【００２０】また、図７のように高密度記録での光ディ
スクの記録を行う場合には、レーザー光７０により記録
ピット７５を連続して形成する。そのときに、記録ピッ
ト７５内で、レーザー光７０の照射する時間が長い部分
と短い部分が存在するため、記録ピット７５内の領域が
一様なレベルに記録されず、このため、ピット領域内
で、部分的に記録信号レベルの大きさにむらが生じる。
【００２１】この記録信号をレーザー光７０により再生
すると、記録信号レベルのむら７４の部分で再生波形に
非線形歪みを有する。この非線形歪みを有する波形に含
まれている非線形歪み成分は、トランスバーサルフィル
タによる等化では、取り除くことができない。そのた
め、波形等化を行うと等化がうまくいかないため、エラ
ーレートが増大する。
【００２２】
【発明が解決しようとする課題】このように、記録再生
装置の再生では、前記の理由から記録密度が高くなる
と、再生信号が非線形歪みを生じてしまう。また、再生
信号にノイズが加わるために、振幅が低下した再生信号
から記録データのレベルの判定をすると誤った結果を生
じるために、エラーレートが著しく増大する。
【００２３】一般に、等化器は、信号遅延，加算器，乗
算器といった構成要素から成り立っているため、非線形
歪みを有する信号に対して等化を行う場合には、その非
線形歪成分を取り除くことができず、このため、非線形
特性による影響から、等化器の出力と等化目標値との誤
差が変動し、等化能力が低下し、等化目標値からの波形
のずれが増加してしまい、信号波形を等化目標値に等化
することが難しい。
【００２４】また、等化器で、高密度記録媒体からの再
生信号に対しパーシャルレスポンス等化を行うと、再生
信号の高調波成分を強調するため、再生信号に含まれて
いる振幅の低い高帯域特性のノイズを増幅させてしま
い、等化後の信号を劣化させてしまうため、等化器出力
の信号が、誤った信号を含んでしまうおそれがある。
【００２５】さらに、従来のパーシャルレスポンス等化
を行う等化器は、高密度記録時での非線形歪みを有する
再生信号に対し、低次のパーシャルレスポンス等化を用
いて等化を行っているが、ＰＲ（１，１）の例では、等
化目標値として“−１”，“０”，“＋１”といった固
定値が用いられているため、等化目標値を波形等化に適
した等化目標値に再設定することが困難なため、再生波
形の適応等化をより高精度に行うことは難しい。
【００２６】本発明は上記のような従来のものの問題点
に鑑みてなされたもので、その目的は、精度の高い適応
等化を行い、エラーレートの向上を図ることができる，
非線形信号に適した適応等化回路を得ることにある。
【００２７】
【課題を解決するための手段】本願の請求項１の発明に
係る適応等化回路では、非線形歪みを有する入力信号に
対しこれに適応する高次パーシャルレスポンス等化を行
う線形等化手段と、前記線形等化手段の出力信号を入力
信号とし、前記入力信号の非線形歪みに影響されずに等
化を行うための等化目標値を推定する仮判定回路と、前
記仮判定回路から得られる等化目標値の仮判定値と前記
線形等化手段の出力信号との誤差を検出する誤差検出回
路と、前記仮判定回路から得られる仮判定値と前記入力
信号との誤差を検出する入力歪み検出回路と、前記誤差
検出回路から出力される誤差を監視する出力歪み検出回
路と、前記誤差検出回路，前記入力歪み検出回路，前記
出力歪み検出回路のそれぞれから検出された信号を基に
等化誤差が最小になるように前記仮判定回路の等化目標
値を制御する等化目標制御手段と、前記誤差検出回路に
より検出された誤差に基づいて前記線形等化手段のタッ
プ係数を制御するタップ係数制御回路とを備え、非線形
歪みを有する入力信号に対し等化を行うことを特徴とす
るものである。
【００２８】また、本願の請求項２の発明に係る適応等
化回路は、請求項１記載の適応等化回路において、前記
仮判定回路は、前記線形等化手段の出力信号に対し
“０”，または“１”の２値判定を行う２値判定回路
と、前記２値判定回路により得られた信号から、高次パ
ーシャルレスポンス方式の型による足し合せによる計算
を行うことにより、等化目標値がいくつ存在するかを予
め求める足し合わせ回路と、前記足し合わせ回路により
得られた信号に基いて、予め用意された等化目標値から
適当な等化目標値を選択する等化目標値選択回路とを備
えたものであることを特徴とするものである。
【００２９】さらに、本願の請求項３の発明に係る適応
等化回路は、請求項１記載の適応等化回路において、前
記等化目標制御手段は、等化誤差が最小になるような等
化目標値を制御するに際し、複数ある等化目標値を同時
に更新する、あるいは等化目標値を１つおきに更新する
ものであることを特徴とするものである。
【００３０】
【発明の実施の形態】実施の形態１．この実施の形態１
は、高記録密度での非線形歪みを有する信号に適応した
高次パ−シャルレスポンス等化を用いることにより、精
度の高い適応等化を行い、エラーレートの向上を図るこ
とができる，非線形信号に適した適応等化回路をデジタ
ル回路により実現したものである。
【００３１】図１は本発明の実施の形態１による，非線
形信号に適応した適応等化回路を示すものである。図１
において、１１は波形等化すべきアナログ信号を入力す
るための入力端子、１はこの入力端子１からのアナログ
信号をデジタル信号に変換するＡ／Ｄコンバーター、２
はこのＡ／Ｄコンバーター１の出力信号に基づき再生ク
ロックを発生しこれをＡ／Ｄコンバーター１に供給する
位相同期手段、３はＡ／Ｄコンバーター１の出力信号を
入力信号とする線形等化手段としてのトランスバーサル
フィルタであり、いわゆるＦＩＲ(Finite Impulse Resp
onse) 型のフィルタ構成を有するものである。このトラ
ンスバーサルフィルタ３において、１２０ａないし１２
０ｆはこの順で互いに直列に接続されそれぞれの入力信
号を１単位時間Ｔずつ遅延を行う遅延手段であり、遅延
手段１２０ａはトランスバーサルフィルタ３の入力信号
が入力されるものである。また、１３０ａないし１３０
ｆおよび１３０ｇはそれぞれ遅延手段１２０ａないし１
２０ｆの入力信号および遅延手段１２０ｆの出力信号を
一方の入力信号とする乗算器、１４０ａは乗算器１３０
ａおよび１３０ｂの出力信号を加算する加算器、１４０
ｂないし１４０ｆはそれぞれ加算器１４０ａないし１４
０ｅの出力信号および乗算器１３０ｃないし１３０ｇの
出力信号を加算する加算器である。
【００３２】また、１５はトランスバーサルフィルタ３
の出力信号を本適応等化回路の出力信号として出力する
ための出力端子、４は本適応等化回路の出力信号を入力
とし、非線形歪みを有する入力信号に影響されず、等化
を行うための等化目標値を推定する仮判定回路、５は仮
判定回路４の出力信号と前記入力信号の誤差を求める誤
差検出回路、７は仮判定回路４から得られる仮判定値と
Ａ／Ｄコンバーター１の出力信号との誤差を検出する入
力歪み検出回路、６は前記誤差検出回路５の出力される
誤差を監視する出力歪み検出回路、８は誤差検出回路
５、入力歪み検出回路７、出力歪み検出回路６のそれぞ
れから検出された信号を基に誤差（等化誤差）が最小に
なるように等化目標値を制御する等化目標制御手段、９
は誤差検出回路５からの誤差信号および遅延手段１２０
ａないし１２０ｆの各段の入力信号と出力信号の相関を
とる相関器、１０はこの相関器９の出力信号に基づいて
タップ係数を制御すべく乗算器１２０ａないし１２０ｇ
の他方の入力にタップ係数を出力するタップ係数制御回
路である。
【００３３】次に動作について説明する。この実施の形
態１による適応等化回路は、Ａ／Ｄコンバーター１によ
り入力信号をデジタル信号に変換してトランスバーサル
フィルタ３に入力し、このトランスバーサルフィルタ３
により、ＰＲ（３，４，４，３）方式という高次パーシ
ャルレスポンス方式により等化処理を行い、その等化出
力を仮判定回路４に入力することにより、本来５値とし
て判別されるべきポイントが存在する箇所を検出し、入
力信号がいかなるレベルで入力されるかが予め判明しな
いことに対処する。そして、誤差検出回路５はトランス
バーサルフィルタ３の出力とこれが本来有すべき値との
誤差を検出する。
【００３４】そして、入力歪み検出回路７は仮判定回路
４が出力する等化目標値と、遅延手段１２０ａないし１
２０ｃにより遅延された，トランスバーサルフィルタ３
の入力信号を入力し、等化処理を行う前のデータを用い
て入力歪みを検出する。また、出力歪み検出回路６は仮
判定回路４が出力する等化目標値と、誤差検出回路５が
出力する誤差を入力し、等化処理を行った後のデータを
用いて出力歪みを検出する。等化目標制御手段８は誤差
検出回路４の出力，出力歪み検出回路６の出力および入
力歪み検出回路７の出力を入力し、歪みデータを受け取
るとこれに基づいて仮判定回路４の等化目標値を自動的
に制御する。一方、相関器９は誤差検出回路５の出力と
トランスバーサルフィルタ３の各タップの出力、即ち、
トランスバーサルフィルタ３の入力信号および各遅延手
段１２０ａないし１２０ｆの出力信号を乗算し、これら
の相関を求める。そして、タップ係数制御手段１０はこ
の相関器９の出力信号に基づいてトランスバーサルフィ
ルタ３の乗算器１３０ａないし１３０ｇの他方の入力に
対しタップ係数を出力する。これにより、最小２乗誤差
のアルゴリズムに基づいて、等化誤差が最小となるよう
にタップ係数を制御する。
【００３５】このように、高次パーシャルレスポンスを
行う際に入力信号が有する非対称性を検出して適応等化
制御を行うことにより、誤差を常に最適に抑えることが
でき、再生波形の適応等化をより高精度に行うことが可
能となるものである。
【００３６】以下では、各部の動作を詳述する。まず、
高密度記録で記録再生された再生信号は、入力端子１１
より入力され、位相同期手段２により生成される再生ク
ロックを用いて、アナログ信号をデジタルに変換するＡ
／Ｄコンバーター１により標本化されて、トランスバー
サルフィルタ３に出力される。トランスバーサルフィル
タ３はこれに含まれる乗算器１３０ａないし１３０ｇに
タップ係数の初期値として予め７個のフィルタの係数値
を設定することにより等化処理を実行する。
【００３７】トランスバーサルフィルタ３のタップ係数
は、最初は、パーシャルレスポンス等化に適応した係数
の初期値により等化が行われるが、適応回路全体に、初
期値による等化が行われ、すべての回路の出力で不確定
値がなくなった後、初期値に代わりタップ係数が新しく
更新されてゆくことにより適応等化制御を行う。
【００３８】トランスバーサルフィルタ３の出力信号か
ら等化目標値を検出する仮判定回路４は、固定の等化目
標値を選択する信号を得るために、ＰＲの方式を用いて
２値信号を計算し、得られる信号により、最初に初期値
として設定されている５値の非対称の振幅レベル値から
適応等化制御により更新されていく等化目標値を選択し
てゆく。この仮判定回路４は、図３に示すように、２値
判定回路３０，ＰＲ方式の型により決まる足し合わせ回
路３１，および等化目標値選択回路３２から構成され
る。
【００３９】この２値判定回路３０において、１２１は
本２値判定回路３０の入力端子３ａからの入力信号を１
単位時間遅延する遅延手段、１４１はこの遅延手段１２
１の出力信号と入力端子３ａからの入力信号を加算する
加算器、３３１は加算器１４１の出力信号のＭＳＢのみ
を入力としこれを反転して足し合わせ回路３１に出力す
るインバータである。
【００４０】また、足し合わせ回路３１において、１２
２ないし１２４はこの順で互いに直列に接続されそれぞ
れの入力信号を１単位時間ずつ遅延する遅延手段であ
り、遅延手段１２２は２値判定回路３０の出力信号を入
力とするものである。また、１４２は遅延手段１２２の
入力信号と出力信号を加算する加算器、１４３は遅延手
段１２４の入力信号と出力信号を加算する加算器、１４
４は加算器１４２の出力信号および１４３の出力信号を
加算しその出力信号を等価目標値選択回路３２に出力す
る加算器である。
【００４１】さらに、等価目標値選択回路３２におい
て、３４ないし３８はそれぞれレジスタＡないしレジス
タＥ、３９は足し合わせ回路３１の出力信号およびレジ
スタＡ３４ないしレジスタＥ ３８の出力信号を選択す
るセレクターである。
【００４２】２値判定回路３０では、図３のように、入
力端子３ａからの入力信号とこの信号の遅延手段（１遅
延演算子）１２１の出力信号の和（（１＋Ｔ）演算）を
加算器１４１で求め、得られた信号の最高位（ＭＳＢ）
のみを用いてその極性が正または負のどちらになるか判
定を行う。このときその極性が正であれば“１”，負で
あれば“０”となるように、インバータ３３１で極性の
判定信号を反転させ、入力信号の２値判定結果を求め
る。
【００４３】このようにして得られた２値判定信号はＰ
Ｒ方式の型により決まる足し合わせ回路３１で、非線形
歪みに適応する高次のＰＲ（３，４，４，３）方式の型
を用いて計算される。なおこのＰＲ（３，４，４，３）
は、パーシャルレスポンス処理を行うに際し、元の信号
およびこれを１単位時間，２単位時間，３単位時間遅延
したものに対しそれぞれ“３”，“４”，“４”，
“３”の重み付けを行うことを表すものである。
【００４４】従来のＰＲ（１，１）の等化器では、出力
信号のアイパターンの開きにおいて、等化目標値が“−
１．５”，“−１”，“０”，“＋１”，“＋１．５”
となっているため、アイパターンの最大振幅とレベルに
関して隣合う振幅とのレベル差が、その他の隣合う振幅
間のレベル差に比べて狭くなっているため、本実施の形
態１のように、仮判定回路４を用いて適応等化回路での
高次のパーシャルレスポンス等化を行うほうが、隣合う
振幅間のレベルが均一であるため、従来の等化器に比べ
てノイズによる影響を受けにくい。
【００４５】即ち、足し合わせ回路３１の入力信号とこ
の信号の遅延手段（１遅延演算子）１２２の出力信号の
和（（１＋Ｔ）演算）を加算器１４２で求め、さらに、
遅延手段（１遅延演算子）１２２の出力信号を遅延手段
（１遅延演算子）１２３により遅延させた信号２Ｔとこ
れをさらに遅延手段（１遅延演算子）１２４により遅延
させた信号３Ｔの和（（２Ｔ＋３Ｔ）演算）を加算器１
４３で求め、これらの加算器１４２，１４３の出力信号
の和（（１＋Ｔ）＋（２Ｔ＋３Ｔ）演算）を加算器１４
４で求める。
【００４６】そして、このように得られた信号から、等
化目標値選択回路３２で３次パーシャルレスポンス方式
の型による足し合わせの計算を行うことで、予め等化目
標値が５値となることがわかり、得られた信号からセレ
クター３９により、予め初期値としてレジスタＡ ３４
ないしレジスタＥ ３８に格納されている５値の等化目
標値から等化目標値の選択を行い、これにより、適応等
化制御を行い、また等化目標値が更新されてゆく値に対
しても同様に、等化目標値の選択を行ってゆく。
【００４７】図１の誤差検出回路５は、図４に示すよう
に、入力端子４１から入力されるトランスバーサルフィ
ルタ３の出力信号と信号を遅延する遅延手段４０、およ
び入力端子４２から入力される信号から遅延手段４０の
出力信号を減算する減算器１７とから構成されている。
【００４８】この誤差検出回路５は仮判定回路４の出力
信号とトランスバーサルフィルタ３の出力信号との誤差
を検出するために、減算器１７で減算をすることによ
り、等化目標値との誤差（等化誤差）を得る。このとき
に、トランスバーサルフィルタ３の出力信号と仮判定回
路４の出力信号との間にタイミングのずれが生じるた
め、このずれに相当する分だけトランスバーサルフィル
タ３の出力信号を遅延させる。
【００４９】入力歪み検出回路７は、図４の誤差検出回
路５と同様の構成であり、仮判定回路４の出力信号とＡ
／Ｄコンバーター１の出力信号との誤差を検出するため
に、減算器１７で減算をすることによりこの誤差を得
る。
【００５０】出力歪み検出回路６は、図５に示すよう
に、入力端子５ａを介して入力される等化誤差信号を積
分する積分器５１，５値ある等化目標値から各レベルに
対して目標値を選択する信号が入力端子５ｂを介して入
力されるマルチプレクサ５１，マルチプレクサ５１の出
力をカウントするカウンタ５２，カウンタ５２の出力を
レベル判定するレベル判定器５３，積分器５０の出力が
入力されるレジスタＡ５４ないしレジスタＥ ５８で構
成される。
【００５１】等化目標選択回路３２において、５値ある
等化目標値から各レベルに対して目標値を選択する信号
が、出力歪み検出回路６の入力端子５ｂを通り、マルチ
プレクサ５１に入力される。この信号により、５値ある
どのレベルについて積分するかが決まり、カウンタ５２
が予め与えられているカウント数になるまで、決められ
たレベルでの誤差の合計を求めるかが決まる。それと同
時に積分器５０が“０”にリセットされ、誤差検出回路
５からの出力信号である等化誤差が入力端子５ａを通
り、積分器５０に入力され、カウンタ５２による時間内
で、等化誤差が加算される。そして、カウンタ５２が予
め与えられている値に達すると、レベル判定器５３にお
いて、５値あるレベルから次のレベルの選択を行い、レ
ジスタＡ ５４ないしレジスタＥ５８に合計の誤差が格
納され、前に述べたのと同じ動作を繰り返して行く。
【００５２】カウンタ５２は、５値のレベルのうち、ど
のレベルを加算するか決めたレベルが何回あるかをカウ
ントし、また、レベル判定器５３で、カウントする間に
どのレベルのみをカウントするかを制御する機能も備え
ている。
【００５３】上述のことを例をあげて説明すると、等化
目標値選択回路３２の等化目標値を選択する信号によ
り、レベルＡが選択されると、レベルＡの等化誤差を積
分してゆき、カウンタ５２で設定されている回数になる
と、加算が終わり、積分器５０がリセットされ、レジス
タ５４に合計の誤差量が格納される。そして、つぎのレ
ベルであるレベルＢが選択されると、カウンタ５２が０
からカウントをはじめ、レベルＢの誤差量を積分すると
いう具合に、次々とあるレベルに対して合計の誤差量を
積分していき、レベルＡないしＥまで終わるとまた、レ
ベルＡないしＥまで加算してレジスタに格納するという
ようにして、レジスタのそれぞれのレベルに対して、レ
ジスタＡ ５４ないしレジスタＥ ５８に、積分器５０
で加算された合計の誤差が更新されてゆく。
【００５４】このように、出力歪み検出回路６において
は、カウンタで積分の制御を行っているため、積分され
ている回数が統一され、このため、合計の等化誤差量を
見る時に、５値のレベルにおいて、どのレベルが誤差量
が多いかを正確に求めることができる。また、選ばれた
レベルにより入力されるレベルの値が多いため、早くカ
ウント数が増えるので、早く計算が終わるため効率がよ
い。入力歪み検出回路７からの出力信号と、出力歪み検
出回路６からの出力信号と、図５の出力歪み検出回路６
のレジスタＡ ５４ないしレジスタＥ ５８に格納され
た信号を入力とする等化目標制御手段８では、出力歪み
検出回路６のレジスタＡ ５４ないしレジスタＥ ５８
に格納された信号に基づき、補正を行う。
【００５５】そのときに、参考となるのが、入力歪み検
出回路７からの出力信号と、出力歪み検出回路６からの
出力信号であり、この２つの信号との判定を行うことに
よって、等化目標値を補正することにより、等化目標値
の制御を行うことによって、図３の仮判定回路４でのレ
ジスタＡ ３５ないしレジスタＥ ３８のそれぞれに対
して、誤差が最小となる新たな等化目標値に更新した値
を与えてやる。
【００５６】図８はこの等化目標値を補正する等化目標
制御手段の動作を示すフローチャートであり、ステップ
Ｓ８１において、入力歪み検出回路７で検出した入力歪
みの値を読み込む。次に、ステップＳ８２において、こ
の入力歪みに対しレベルａないしレベルｅの順で短い周
期で平均化を行うことにより、等化目標値のレベルを予
測する。このレベルａないしレベルｅは“３”，
“４”，“４”，“３”となるような間隔で設定され
る，５値の等化目標値となる値であり、レベルの上位か
ら順にレベルａないしレベルｅを割り当てている。そし
て、ステップＳ８３においてこのレベルａないしレベル
ｅの初期値レベルを求め、これらを図３の等化目標値選
択回路のレジスタＡないしレジスタＥに格納しその初期
値とする。次に、ステップＳ８４により出力歪み検出回
路の出力信号を読み込み、ステップＳ８５において、初
期値レベルを基準値レベルとし、レベルａないしレベル
ｅにおいてそれぞれのレベルの微調整を行う。そして、
ステップＳ８６において、誤差検出回路の出力信号を読
み込み、ステップＳ８７において、レベルａないしレベ
ルｅにおいて誤差検出回路のそれぞれの出力信号が最小
となるレベルが求まるまで、ステップＳ８５ないしステ
ップＳ８７の処理を繰り返す。これらの処理により、仮
判定回路により求めた仮判定値を補正する等化目標値を
求めることができる。
【００５７】そして、タップ係数の更新では、従来と同
様に相関器と積分器と遅延手段を用いて構成される，タ
ップ係数が“７”のタップ係数制御手段１０により、等
化目標値との誤差とトランスバーサルフィルタ３の基準
出力信号との相関を相関器９を用いて、タップ係数を計
算し、タップ係数の更新を行う。
【００５８】即ち図９に示すように、相関器９におい
て、乗算器９１ａないし９１ｇは誤差信号と遅延手段９
０ａないし９０ｇを介して順次遅延しているタップから
の入力信号と誤差信号を入力しこれらを乗算することに
よりその相関を求め、タップ係数制御手段１０におい
て、バッファ１００ａないし１００ｇは相関値をそのゲ
インにより定数倍し、加算器１０１ａないし１０１ｇは
自己の出力を入力に帰還することにより入力を積分し、
平均化回路１０２ａないし１０２ｇは加算器１０１ａな
いし１０１ｇの出力をサンプル数で除算することにより
その平均化を行う。この平均化はバッファ１００ａない
し１００ｇのゲインを大きくすることにより荒く平均化
され、ゲインを小さくすることにより滑らかに平均化さ
れて、トランスバーサルフィルタの各乗算器に入力され
る。
【００５９】そして、トランスバーサルフィルタ３の乗
算器１３で、タップ係数とＡ／Ｄコンバーター１の出力
信号との乗算を行うことにより、等化誤差が最小となる
ように適応等化を行う。適応等化回路の系全体でのフィ
ードバック制御において、タップ係数を制御する係数制
御手段１０で、タップ係数の更新が随時行われてゆき、
等化誤差が最小になると各タップ係数が一定の値をとる
ようになり、トランスバーサルフィルタ３の等化出力信
号は、最後に５値の振幅レベルに分かれる。
【００６０】即ち、本実施の形態１による適応等化回路
は、非線形歪みを有する再生信号を等化する等化目標値
が５値である正，または負の非対称の振幅レベル値に高
次パーシャルレスポンス等化を行うことを特徴としてお
り、本適応等化回路の後段に最尤復号器を接続すること
により、よりエラーレートを向上させて、記録データを
再生することができる。また、本適応等化回路は、タッ
プ係数が７個で構成されており、等化出力に対して高次
パーシャルレスポンス等化となるようにタップ係数を適
応制御している。なお、以上の説明では、種々の手段を
限定的に説明したが、当業者の設計可能な範囲におい
て、適宜多くの変更をこれに施すことも可能である。
【００６１】このように、本実施の形態１による適応等
化回路によれば、非線形歪みを有する入力信号に対しト
ランスバーサルフィルタにより高次パーシャルレスポン
ス等化を行い、仮判定回路によりこの等化目標値を推定
し、誤差検出回路によりこの仮判定回路による等化目標
値の仮判定値とトランスバーサルフィルタの出力信号と
の誤差を検出し、入力歪み検出回路によりトランスバー
サルフィルタ内で入力信号を遅延した信号と仮判定値と
の誤差を検出することにより入力歪みを検出し、出力歪
み検出回路により誤差検出回路によって検出された誤差
と仮判定値との誤差を監視することにより出力歪みを検
出し、等化目標検出手段により誤差検出回路，出力歪み
検出回路，入力歪み検出回路の出力に基づいて等化誤差
が最小になるように等化目標値を制御し、相関器により
トランスバーサルフィルタのタップ出力と誤差検出回路
で検出された誤差を乗算してこれらの相関をとり、タッ
プ係数制御回路により、相関器により検出された相関に
基づいてトランスバーサルフィルタのタップ係数を制御
するようにしたので、ＤＶＤ等の高記録密度で記録され
た媒体から再生された，非線形歪みを有する入力信号に
対し、等化誤差が最小となるように高次パーシャルレス
ポンス等化を行うことができ、入力信号が非対称であっ
ても誤差が最小となるように等化を行うことが可能とな
る。
【００６２】
【発明の効果】以上説明したように、本願の請求項１の
発明に係る適応等化回路によれば、非線形歪みを有する
入力信号に対しこれに適応する高次パーシャルレスポン
ス等化を行う線形等化手段と、前記線形等化手段の出力
信号を入力信号とし、前記入力信号の非線形歪みに影響
されずに等化を行うための等化目標値を推定する仮判定
回路と、前記仮判定回路から得られる等化目標値の仮判
定値と前記線形等化手段の出力信号との誤差を検出する
誤差検出回路と、前記仮判定回路から得られる仮判定値
と前記入力信号との誤差を検出する入力歪み検出回路
と、前記誤差検出回路から出力される誤差を監視する出
力歪み検出回路と、前記誤差検出回路，前記入力歪み検
出回路，前記出力歪み検出回路のそれぞれから検出され
た信号を基に等化誤差が最小になるように前記仮判定回
路の等化目標値を制御する等化目標制御手段と、前記誤
差検出回路により検出された誤差に基づいて前記線形等
化手段のタップ係数を制御するタップ係数制御回路とを
備え、非線形歪みを有する入力信号に対し等化を行うよ
うにしたので、高次パーシャルレスポンス等化におい
て、等化前の信号と等化後の信号が有する非線形歪みを
定量的に観測し、その値を基に等化誤差が最小となる等
化目標値を自動的に設定することにより、非線形歪みを
有する入力信号に適応したパーシャル等化を行うことが
でき、非線形歪みを有する再生信号に対しても線形等化
システムであるトランスバーサルフィルタにより精度よ
く等化を行うことが可能であり、エラーレートの向上に
寄与するものが得られる効果がある。
【００６３】また、本願の請求項２の発明に係る適応等
化回路によれば、請求項１記載の適応等化回路におい
て、前記仮判定回路は、前記線形等化手段の出力信号に
対し“０”，または“１”の２値判定を行う２値判定回
路と、前記２値判定回路により得られた信号から、高次
パーシャルレスポンス方式の型による足し合せによる計
算を行うことにより、等化目標値がいくつ存在するかを
予め求める足し合わせ回路と、前記足し合わせ回路によ
り得られた信号に基いて、予め用意された等化目標値か
ら適当な等化目標値を選択する等化目標値選択回路とを
備えたものとしたので、予め等化目標値が５値となるこ
とがわかり、これにより、適応等化制御を行い、また等
化目標値が更新されてゆく値に対しても同様に、等化目
標値の選択を行ってゆくことが可能となり、非線形歪み
を有する入力信号に影響されることなく、等化を行うた
めの等化目標値を推定することが可能となる効果があ
る。
【００６４】さらに、本願の請求項３の発明に係る適応
等化回路によれば、請求項１記載の適応等化回路におい
て、前記等化目標制御手段は、等化誤差が最小になるよ
うに等化目標値を制御するに際し、複数ある等化目標値
を同時に更新する、あるいは等化目標値を１つおきに更
新するものとしたので、入力信号に非線形歪みが含まれ
ていてもこれに影響されることなく、等化誤差が最小に
なるように等化目標値を制御することが可能となる効果
がある。
【図面の簡単な説明】
【図１】本発明の実施の形態１における非線形歪みを有
する適応等化回路の構成を説明するブロック図である。
【図２】従来の適応等化回路の構成を説明するブロック
図である。
【図３】本発明の実施の形態１における２値判定回路の
構成を説明するブロック図である。
【図４】本発明の実施の形態１における足し合わせ回路
の構成を説明する図である。
【図５】本発明の実施の形態１における等化目標値選択
回路の構成を説明する図である。
【図６】磁気記録再生時の非線形歪みの発生原因を説明
する図である。
【図７】光記録再生時の非線形歪の発生原因を説明する
図である。
【図８】本発明の実施の形態１における等化目標制御手
段の動作をフローチャートとして説明する図である。
【図９】本発明の実施の形態１における相関器およびタ
ップ係数制御手段を説明する図である。
【符号の説明】
１ Ａ／Ｄコンバーター ２ 位相同期手段 ３ トランスバーサルフィルタ ４ 仮判定回路 ５ 誤差検出回路 ６ 出力歪み検出回路 ７ 入力歪み検出回路 ８ 等化目標検出回路 ９ 相関器 １０ タップ係数制御手段 １１ 入力端子 １２ 遅延手段 １３ 乗算器 １４ 加算器 １５ 出力端子 １６ 乗算器 １７ 減算器 ２０ トランスバーサル型等化回路 ２１ ３値判定回路 ２２ 基準振幅発生回路 ２３ 誤差信号選択回路 ２４ スイッチ入力端子 ２５ 相関器 ２６ 積分器 ２７ 入力端子 ２８ 出力端子 ２９ 遅延手段 ３０ ２値判定回路 ３１ 足し合わせ回路 ３２ 等化目標値選択回路 ３３ インバーター ３４ レジスタ Ａ ３５ レジスタ Ｂ ３６ レジスタ Ｃ ３７ レジスタ Ｄ ３８ レジスタ Ｅ ３９ セレクター ３ａ 入力端子 ３ｂ 出力端子 ４０ 遅延手段 ４１ 入力端子 ４２ 入力端子 ４３ 出力端子 ５０ 積分器 ５１ マルチプレクサ ５２ カウンタ ５３ レベル判定 ５４ レジスタ Ａ ５５ レジスタ Ｂ ５６ レジスタ Ｃ ５７ レジスタ Ｄ ５８ レジスタ Ｅ ６０ 再生信号 ６１ 記録ピット ６２ 飽和レベル ７０ レーザー光 ７１ 非線形歪みを含む再生回路 ７２ 理想的な再生信号 ７３ 再生信号 ７４ 記録レベルのむら ７５ 記録ピット
─────────────────────────────────────────────────────
【手続補正書】
【提出日】平成１２年２月２５日（２０００．２．２
５）
【手続補正１】
【補正対象書類名】明細書
【補正対象項目名】０００８
【補正方法】変更
【補正内容】
【０００８】また、２０はトランスバーサル型等化回路
であり、このトランスバーサル型等化回路２０におい
て、１２ｄ，１２ｅはこの順で互いに直列に接続されそ
れぞれの入力信号を１単位時間Ｔずつ遅延を行う遅延手
段であり、遅延手段１２ｄは入力端子２７からの信号が
入力されるものである。また、１６ａ，１６ｂ，１６ｃ
はそれぞれ積分器２６ａ，２６ｂ，２６ｃの出力信号を
制御入力とし遅延手段１２ｄの入力信号，遅延手段１２
ｄの出力信号，遅延手段１２ｅの出力信号を入力とする
乗算器としてのバッファ、１４ａはバッファ１６ａ，１
６ｂの出力信号を加算する加算器、１４ｂは加算器１４
ａおよびバッファ１６ｃの出力信号を加算する加算器で
ある。
【手続補正２】
【補正対象書類名】明細書
【補正対象項目名】００１３
【補正方法】変更
【補正内容】
【００１３】誤差信号選択回路２３では、誤差信号Ｅ１
を参照誤差信号Ｅ２として使用するか否かが判定され
る。３値判定回路２１の出力信号Ｔ１が３回以上連続し
て非アクティブとなっている場合、あるいは３値判定回
路２１の出力信号Ｔ２が３回以上連続してアクティブと
なっている場合には、誤差信号Ｅ１を参照誤差から除外
するためにスイッチ２４の選択信号Ｓが非アクティブと
なる。この構成では、誤差信号選択回路２３に単位時間
Ｔの時間遅れがあるため、図２において減算器１７とス
イッチ２４との間に遅延手段２９が必要となる。また、
これに伴い、相関器２５に入力される等化器入力信号の
遅延量も時間Ｔだけ多くなる。
【手続補正３】
【補正対象書類名】明細書
【補正対象項目名】００３２
【補正方法】変更
【補正内容】
【００３２】また、１５はトランスバーサルフィルタ３
の出力信号を本適応等化回路の出力信号として出力する
ための出力端子、４は本適応等化回路の出力信号を入力
とし、非線形歪みを有する入力信号に影響されず、等化
を行うための等化目標値を推定する仮判定回路、５は仮
判定回路４の出力信号と前記入力信号の誤差を求める誤
差検出回路、７は仮判定回路４から得られる仮判定値と
Ａ／Ｄコンバーター１の出力信号との誤差を検出する入
力歪み検出回路、６は前記誤差検出回路５の出力される
誤差を監視する出力歪み検出回路、８は誤差検出回路
５、入力歪み検出回路７、出力歪み検出回路６のそれぞ
れから検出された信号を基に誤差（等化誤差）が最小に
なるように等化目標値を制御する等化目標制御手段、９
は誤差検出回路５からの誤差信号および遅延手段１２０
ａないし１２０ｆの各段の入力信号と出力信号の相関を
とる相関器、１０はこの相関器９の出力信号に基づいて
タップ係数を制御すべく乗算器１２０ａないし１２０ｇ
の他方の入力にタップ係数を出力するタップ係数制御手
段である。
【手続補正４】
【補正対象書類名】明細書
【補正対象項目名】００３４
【補正方法】変更
【補正内容】
【００３４】そして、入力歪み検出回路７は仮判定回路
４が出力する等化目標値と、遅延手段１２０ａないし１
２０ｃにより遅延された，トランスバーサルフィルタ３
の入力信号を入力し、等化処理を行う前のデータを用い
て入力歪みを検出する。また、出力歪み検出回路６は仮
判定回路４が出力する等化目標値と、誤差検出回路５が
出力する誤差を入力し、等化処理を行った後のデータを
用いて出力歪みを検出する。等化目標制御手段８は誤差
検出回路５の出力，出力歪み検出回路６の出力および入
力歪み検出回路７の出力を入力し、歪みデータを受け取
るとこれに基づいて仮判定回路４の等化目標値を自動的
に制御する。一方、相関器９は誤差検出回路５の出力と
トランスバーサルフィルタ３の各タップの出力、即ち、
トランスバーサルフィルタ３の入力信号および各遅延手
段１２０ａないし１２０ｆの出力信号を乗算し、これら
の相関を求める。そして、タップ係数制御手段１０はこ
の相関器９の出力信号に基づいてトランスバーサルフィ
ルタ３の乗算器１３０ａないし１３０ｇの他方の入力に
対しタップ係数を出力する。これにより、最小２乗誤差
のアルゴリズムに基づいて、等化誤差が最小となるよう
にタップ係数を制御する。
【手続補正５】
【補正対象書類名】明細書
【補正対象項目名】００３８
【補正方法】変更
【補正内容】
【００３８】トランスバーサルフィルタ３の出力信号か
ら等化目標値を検出する仮判定回路４は、固定の等化目
標値を選択する信号を得るために、ＰＲの方式を用いて
２値信号を計算し、得られる信号により、最初に初期値
として設定されている５値の非対称の振幅レベル値から
適応等化制御により更新されていく等化目標値を選択し
てゆく。この仮判定回路４は、図３に示すように、２値
判定回路３０，ＰＲ方式の型により決まる足し合わせ回
路３１，および等化目標値選択回路３２から構成され、
入力端子３ａにはトラバーサルフィルタ３の出力信号が
入力され、等化目標値選択回路３２のレジスタＡ ３４
ないしＥ ３８には等化目標制御手段８からの出力が格
納される。また、出力端子３ｂからは仮判定回路４で仮
判定した等化目標値が出力される。
【手続補正６】
【補正対象書類名】明細書
【補正対象項目名】００４１
【補正方法】変更
【補正内容】
【００４１】さらに、等価目標値選択回路３２におい
て、３４ないし３８はそれぞれレジスタＡないしレジス
タＥ、３９は足し合わせ回路３１の出力信号，レジスタ
Ａ ３４ないしレジスタＥ ３８の出力信号のいずれか
を選択するセレクターである。
【手続補正７】
【補正対象書類名】明細書
【補正対象項目名】００４７
【補正方法】変更
【補正内容】
【００４７】図１の誤差検出回路５は、図４に示すよう
に、入力端子４１から入力されるトランスバーサルフィ
ルタ３の出力信号と信号を遅延する遅延手段４０、およ
び入力端子４２から入力される仮判定回路４の出力信号
から遅延手段４０の出力信号を減算する減算器１７とか
ら構成されている。
【手続補正８】
【補正対象書類名】明細書
【補正対象項目名】００４９
【補正方法】変更
【補正内容】
【００４９】入力歪み検出回路７は、図４の誤差検出回
路５と同様の構成であり、仮判定回路４の出力信号とＡ
／Ｄコンバーター１の出力信号との誤差を検出するため
に、減算器１７で減算をすることによりこの誤差を得
る。即ち、その入力端子４１に相当する入力端子には、
遅延手段１２０ａないし１２０ｃを介してＡ／Ｄコンバ
ーター１の出力信号が、また入力端子４２に相当する入
力端子には仮判定回路４の出力が、それぞれ入力され
る。
【手続補正９】
【補正対象書類名】明細書
【補正対象項目名】００５０
【補正方法】変更
【補正内容】
【００５０】出力歪み検出回路６は、図５に示すよう
に、入力端子５ａを介して入力される等化誤差信号を積
分する積分器５０，５値ある等化目標値から各レベルに
対して目標値を選択する信号が入力端子５ｂを介して入
力されるマルチプレクサ５１，マルチプレクサ５１の出
力をカウントするカウンタ５２，カウンタ５２の出力を
レベル判定するレベル判定器５３，積分器５０の出力が
入力されるレジスタＡ５４ないしレジスタＥ ５８で構
成される。
【手続補正１０】
【補正対象書類名】明細書
【補正対象項目名】００５５
【補正方法】変更
【補正内容】
【００５５】そのときに、参考となるのが、入力歪み検
出回路７からの出力信号と、出力歪み検出回路６からの
出力信号であり、この２つの信号との判定を行うことに
よって、等化目標値を補正することにより、等化目標値
の制御を行うことによって、図３の仮判定回路４でのレ
ジスタＡ ３４ないしレジスタＥ ３８のそれぞれに対
して、誤差が最小となる新たな等化目標値に更新した値
を与えてやる。
【手続補正１１】
【補正対象書類名】明細書
【補正対象項目名】００５６
【補正方法】変更
【補正内容】
【００５６】図８はこの等化目標値を補正する等化目標
制御手段の動作を示すフローチャートであり、ステップ
Ｓ８１において、入力歪み検出回路７で検出した入力歪
みの値を読み込む。次に、ステップＳ８２において、こ
の入力歪みに対しレベルａないしレベルｅの順で短い周
期で平均化を行うことにより、等化目標値のレベルを予
測する。このレベルａないしレベルｅは“３”，
“４”，“４”，“３”となるような間隔で設定され
る，５値の等化目標値となる値であり、レベルの上位か
ら順にレベルａないしレベルｅを割り当てている。そし
て、ステップＳ８３においてこのレベルａないしレベル
ｅの初期値レベルを求め、これらを図３の等化目標値選
択回路３２のレジスタＡないしレジスタＥに格納しその
初期値とする。次に、ステップＳ８４により出力歪み検
出回路の出力信号を読み込み、ステップＳ８５におい
て、初期値レベルを基準値レベルとし、レベルａないし
レベルｅにおいてそれぞれのレベルの微調整を行う。そ
して、ステップＳ８６において、誤差検出回路の出力信
号を読み込み、ステップＳ８７において、レベルａない
しレベルｅにおいて誤差検出回路のそれぞれの出力信号
が最小となるレベルが求まるまで、ステップＳ８５ない
しステップＳ８７の処理を繰り返す。これらの処理によ
り、仮判定回路により求めた仮判定値を補正する等化目
標値を求めることができる。
【手続補正１２】
【補正対象書類名】明細書
【補正対象項目名】００５９
【補正方法】変更
【補正内容】
【００５９】そして、トランスバーサルフィルタ３の乗
算器１３０で、タップ係数とＡ／Ｄコンバーター１の出
力信号との乗算を行うことにより、等化誤差が最小とな
るように適応等化を行う。適応等化回路の系全体でのフ
ィードバック制御において、タップ係数を制御する係数
制御手段１０で、タップ係数の更新が随時行われてゆ
き、等化誤差が最小になると各タップ係数が一定の値を
とるようになり、トランスバーサルフィルタ３の等化出
力信号は、最後に５値の振幅レベルに分かれる。
【手続補正１３】
【補正対象書類名】明細書
【補正対象項目名】図面の簡単な説明
【補正方法】変更
【補正内容】
【図面の簡単な説明】
【図１】本発明の実施の形態１における非線形歪みを有
する適応等化回路の構成を説明するブロック図である。
【図２】従来の適応等化回路の構成を説明するブロック
図である。
【図３】本発明の実施の形態１における仮判定回路の構
成を説明するブロック図である。
【図４】本発明の実施の形態１における誤差検出回路の
構成を説明する図である。
【図５】本発明の実施の形態１における出力歪み検出回
路の構成を説明する図である。
【図６】磁気記録再生時の非線形歪みの発生原因を説明
する図である。
【図７】光記録再生時の非線形歪の発生原因を説明する
図である。
【図８】本発明の実施の形態１における等化目標制御手
段の動作をフローチャートとして説明する図である。
【図９】本発明の実施の形態１における相関器およびタ
ップ係数制御手段を説明する図である。
【符号の説明】 １ Ａ／Ｄコンバーター ２ 位相同期手段 ３ トランスバーサルフィルタ ４ 仮判定回路 ５ 誤差検出回路 ６ 出力歪み検出回路 ７ 入力歪み検出回路 ８ 等化目標制御手段 ９ 相関器 １０ タップ係数制御手段 １１ 入力端子 １２０ａ，…，１２０ｆ 遅延手段 １３０ａ，…，１３０ｇ 乗算器 １４０ａ，…，１４０ｆ 加算器 １５ 出力端子 １６ 乗算器 １７ 減算器 ２０ トランスバーサル型等化回路 ２１ ３値判定回路 ２２ 基準振幅発生回路 ２３ 誤差信号選択回路 ２４ スイッチ入力端子 ２５ 相関器 ２６ 積分器 ２７ 入力端子 ２８ 出力端子 ２９ 遅延手段 ３０ ２値判定回路 ３１ 足し合わせ回路 ３２ 等化目標値選択回路 ３３ インバーター ３４ レジスタ Ａ ３５ レジスタ Ｂ ３６ レジスタ Ｃ ３７ レジスタ Ｄ ３８ レジスタ Ｅ ３９ セレクター ３ａ 入力端子 ３ｂ 出力端子 ４０ 遅延手段 ４１ 入力端子 ４２ 入力端子 ４３ 出力端子 ５０ 積分器 ５１ マルチプレクサ ５２ カウンタ ５３ レベル判定 ５４ レジスタ Ａ ５５ レジスタ Ｂ ５６ レジスタ Ｃ ５７ レジスタ Ｄ ５８ レジスタ Ｅ ６０ 再生信号 ６１ 記録ピット ６２ 飽和レベル ７０ レーザー光 ７１ 非線形歪みを含む再生回路 ７２ 理想的な再生信号 ７３ 再生信号 ７４ 記録レベルのむら ７５ 記録ピット
───────────────────────────────────────────────────── フロントページの続き Ｆターム(参考） 5D044 BC02 CC04 FG02 GL31 5J023 DA04 DA05 DB05 DC03 DC05 DD02 5K046 EE02 EE06 EE10 EE35 EE51 EF13 EF46

Claims (3)

    【特許請求の範囲】
  1. 【請求項１】 非線形歪みを有する入力信号に対しこれ
    に適応する高次パーシャルレスポンス等化を行う線形等
    化手段と、 前記線形等化手段の出力信号を入力信号とし、前記入力
    信号の非線形歪みに影響されずに等化を行うための等化
    目標値を推定する仮判定回路と、 前記仮判定回路から得られる等化目標値の仮判定値と前
    記線形等化手段の出力信号との誤差を検出する誤差検出
    回路と、 前記仮判定回路から得られる仮判定値と前記入力信号と
    の誤差を検出する入力歪み検出回路と、 前記誤差検出回路から出力される誤差を監視する出力歪
    み検出回路と、 前記誤差検出回路，前記入力歪み検出回路，前記出力歪
    み検出回路のそれぞれから検出された信号を基に等化誤
    差が最小になるように前記仮判定回路の等化目標値を制
    御する等化目標制御手段と、 前記誤差検出回路により検出された誤差に基づいて前記
    線形等化手段のタップ係数を制御するタップ係数制御回
    路とを備え、 非線形歪みを有する入力信号に対し等化を行うことを特
    徴とする適応等化回路。
  2. 【請求項２】 請求項１記載の適応等化回路において、 前記仮判定回路は、 前記線形等化手段の出力信号に対し“０”，または
    “１”の２値判定を行う２値判定回路と、 前記２値判定回路により得られた信号から、高次パーシ
    ャルレスポンス方式の型による足し合せによる計算を行
    うことにより、等化目標値がいくつ存在するかを予め求
    める足し合わせ回路と、 前記足し合わせ回路により得られた信号に基いて、予め
    用意された等化目標値から適当な等化目標値を選択する
    等化目標値選択回路とを備えたものであることを特徴と
    する適応等化回路。
  3. 【請求項３】 請求項１記載の適応等化回路において、 前記等化目標制御手段は、等化誤差が最小になるような
    等化目標値を制御するに際し、複数ある等化目標値を同
    時に更新する、あるいは等化目標値を１つおきに更新す
    るものであることを特徴とする適応等化回路。
JP02542399A 1999-02-02 1999-02-02 適応等化回路 Expired - Fee Related JP3611472B2 (ja)

Priority Applications (7)

Application Number Priority Date Filing Date Title
JP02542399A JP3611472B2 (ja) 1999-02-02 1999-02-02 適応等化回路
US09/647,428 US6385239B1 (en) 1999-02-02 2000-02-01 Adaptive equalizing circuit
CN00800087A CN1129133C (zh) 1999-02-02 2000-02-01 自适应均衡电路
PCT/JP2000/000544 WO2000046802A1 (en) 1999-02-02 2000-02-01 Adaptive equalizing circuit
TW089101708A TW464842B (en) 1999-02-02 2000-02-01 Adaptive equalization-circuit
KR1020007010912A KR100360728B1 (ko) 1999-02-02 2000-02-01 적응 등화 회로
IDW20002235A ID26975A (id) 1999-02-02 2000-02-01 Sirkuit penyamaan penyesuaian

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP02542399A JP3611472B2 (ja) 1999-02-02 1999-02-02 適応等化回路

Publications (2)

Publication Number Publication Date
JP2000222824A true JP2000222824A (ja) 2000-08-11
JP3611472B2 JP3611472B2 (ja) 2005-01-19

Family

ID=12165559

Family Applications (1)

Application Number Title Priority Date Filing Date
JP02542399A Expired - Fee Related JP3611472B2 (ja) 1999-02-02 1999-02-02 適応等化回路

Country Status (7)

Country Link
US (1) US6385239B1 (ja)
JP (1) JP3611472B2 (ja)
KR (1) KR100360728B1 (ja)
CN (1) CN1129133C (ja)
ID (1) ID26975A (ja)
TW (1) TW464842B (ja)
WO (1) WO2000046802A1 (ja)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6999394B2 (en) * 2001-07-18 2006-02-14 Matsushita Electric Industrial Co., Ltd. Optical disc playback apparatus
WO2007010993A1 (ja) * 2005-07-20 2007-01-25 Matsushita Electric Industrial Co., Ltd. 波形等化制御装置
JP2008533925A (ja) * 2005-03-18 2008-08-21 インターデイジタル テクノロジー コーポレーション チャネル推定強化型ｌｍｓ等化器
KR100878521B1 (ko) * 2002-05-09 2009-01-13 삼성전자주식회사 소프트 출력 발생장치 및 그 방법
JP2011508519A (ja) * 2007-12-21 2011-03-10 エルエスアイ コーポレーション 記録チャネルにおける適応等化のためのシステムおよび方法

Families Citing this family (38)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2999759B1 (ja) * 1998-10-13 2000-01-17 松下電器産業株式会社 デジタル再生信号処理装置
WO2000042609A1 (en) * 1999-01-18 2000-07-20 Fujitsu Limited Reproduced signal controlling method and device
US6639537B1 (en) * 2000-03-31 2003-10-28 Massachusetts Institute Of Technology Highly linear analog-to-digital conversion system and method thereof
JP4199907B2 (ja) * 2000-06-08 2008-12-24 株式会社日立グローバルストレージテクノロジーズ 垂直磁気記録再生装置および信号処理回路
US6678230B2 (en) * 2000-10-31 2004-01-13 Matsushita Electric Industrial Co., Ltd. Waveform equalizer for a reproduction signal obtained by reproducing marks and non-marks recorded on a recording medium
JP4552312B2 (ja) * 2000-11-17 2010-09-29 ソニー株式会社 信号処理回路
WO2003019556A2 (en) * 2001-08-21 2003-03-06 Seagate Technology Llc Method and apparatus for selecting equalization targets
US7103098B2 (en) * 2002-03-15 2006-09-05 Intel Corporation Adaptive receiver for multiplex/multi-access communications
KR100878524B1 (ko) * 2002-05-21 2009-01-13 삼성전자주식회사 등화기의 필터 탭계수 갱신 장치 및 갱신 방법
JP3800147B2 (ja) * 2002-08-07 2006-07-26 ソニー株式会社 カメラ一体型記録装置の適応ノイズ低減方法
US7194047B2 (en) * 2002-09-20 2007-03-20 Ati Technologies Inc. Receiver for robust data extension for 8VSB signaling
KR100498465B1 (ko) * 2002-11-23 2005-07-01 삼성전자주식회사 채널 등화 방법 및 채널 등화기
JP3813931B2 (ja) * 2003-01-31 2006-08-23 株式会社東芝 情報再生装置及び情報再生方法
US7154424B2 (en) * 2003-02-28 2006-12-26 Matsushita Electric Industrial Co., Ltd. Digital equalization apparatus
KR20040092763A (ko) * 2003-04-29 2004-11-04 삼성전자주식회사 이진 데이터 검출 방법 및 그 장치
US7075363B1 (en) * 2003-07-07 2006-07-11 Aeluros, Inc. Tuned continuous time delay FIR equalizer
TWI226045B (en) * 2003-08-08 2005-01-01 Ind Tech Res Inst Signal reconstructing apparatus of optical recording medium
JP2005135561A (ja) * 2003-10-31 2005-05-26 Sanyo Electric Co Ltd データ再生装置
US7583458B2 (en) * 2004-07-28 2009-09-01 Agere Systems Inc. Channel optimization metrics
KR100640591B1 (ko) * 2004-10-23 2006-11-01 삼성전자주식회사 감소된 면적을 가지는 부분 탭 적응 등화기
TWI248274B (en) * 2004-10-27 2006-01-21 Ic Plus Corp Look-ahead equalizer and method of determining output of look-ahead equalizer
US7511910B1 (en) * 2004-10-27 2009-03-31 Marvell International Ltd. Asymmetry correction in read signal
US7298570B1 (en) 2004-10-27 2007-11-20 Marvell International Ltd. Asymmetry correction in read signal
TWI273801B (en) * 2004-11-29 2007-02-11 Mediatek Inc Weighted adaptive equalizer and related method thereof
US7271971B2 (en) * 2004-12-03 2007-09-18 International Business Machines Corporation Dynamically adapting a magnetic tape read channel equalizer
GB2421670B (en) * 2004-12-22 2009-05-27 Agilent Technologies Inc Receiver for an optical communication system
US7424074B2 (en) * 2005-04-19 2008-09-09 Hitachi Global Storage Technologies Netherlands B.V. Optimizing detector target polynomials in read/write channels to achieve best error rate performance in disk drives
CN101268614B (zh) * 2005-07-15 2011-02-16 日本电气株式会社 自适应数字滤波器、fm接收机、信号处理方法及程序
US7589927B2 (en) * 2005-08-30 2009-09-15 International Business Machines Corporation Dynamically adapting a read channel equalizer
US8000384B2 (en) * 2008-02-15 2011-08-16 International Business Machines Corporation Apparatus for stabilizing convergence of an adaptive line equalizer
JP2012514935A (ja) * 2009-01-09 2012-06-28 エルエスアイ コーポレーション 適応ターゲット探索のためのシステム及び方法
CN101741350B (zh) * 2009-12-09 2012-03-28 北京天碁科技有限公司 对无限冲激响应滤波器的非线性进行补偿的方法和装置
US8625226B2 (en) 2011-11-23 2014-01-07 International Business Machines Corporation Fixing tap coefficients in a programmable finite-impulse-response equalizer
US8675769B1 (en) * 2012-06-20 2014-03-18 MagnaCom Ltd. Constellation map optimization for highly spectrally efficient communications
US8605380B1 (en) 2012-07-17 2013-12-10 International Business Machines Corporation Technique for fixing tap coefficients in a programmable finite-impulse-response equalizer
US11343125B2 (en) * 2020-07-08 2022-05-24 Huawei Technologies Co., Ltd. Multiplexer with embedded equalization
US11831475B1 (en) * 2022-06-10 2023-11-28 Credo Technology Group Limited Receiver using pseudo partial response maximum likelihood sequence detection
CN116232419B (zh) * 2022-12-19 2025-04-22 中国电子科技集团公司第十研究所 一种非线性卫星信道均衡方法及系统

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5345452A (en) 1991-05-29 1994-09-06 Nec Corporation Adaptive equalizer for removing nonlinear distortions from digital signals
JP2932830B2 (ja) 1991-05-29 1999-08-09 日本電気株式会社 非線形歪等化用適応型等化器
US5400189A (en) * 1992-03-19 1995-03-21 Hitachi, Ltd. Magnetic recording and reproducing apparatus, reproduction signal processing apparatus, and reproduction signal processing method
US5577068A (en) * 1992-06-08 1996-11-19 Ericsson Ge Mobile Communications Inc. Generalized direct update viterbi equalizer
JP3224181B2 (ja) * 1993-11-09 2001-10-29 富士通株式会社 光ディスクからのデータ再生システム
JP2768296B2 (ja) 1994-09-26 1998-06-25 日本電気株式会社 信号処理装置
JP3499034B2 (ja) 1995-03-13 2004-02-23 富士通株式会社 非対称信号検出回路
JPH10320918A (ja) 1997-05-22 1998-12-04 Hitachi Ltd 判定帰還形等化器

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6999394B2 (en) * 2001-07-18 2006-02-14 Matsushita Electric Industrial Co., Ltd. Optical disc playback apparatus
KR100878521B1 (ko) * 2002-05-09 2009-01-13 삼성전자주식회사 소프트 출력 발생장치 및 그 방법
JP2008533925A (ja) * 2005-03-18 2008-08-21 インターデイジタル テクノロジー コーポレーション チャネル推定強化型ｌｍｓ等化器
WO2007010993A1 (ja) * 2005-07-20 2007-01-25 Matsushita Electric Industrial Co., Ltd. 波形等化制御装置
JPWO2007010993A1 (ja) * 2005-07-20 2009-01-29 パナソニック株式会社 波形等化制御装置
US7778134B2 (en) 2005-07-20 2010-08-17 Panasonic Corporation Waveform equalization control device
JP2011508519A (ja) * 2007-12-21 2011-03-10 エルエスアイ コーポレーション 記録チャネルにおける適応等化のためのシステムおよび方法

Also Published As

Publication number Publication date
KR100360728B1 (ko) 2002-11-13
CN1293814A (zh) 2001-05-02
KR20010089118A (ko) 2001-09-29
CN1129133C (zh) 2003-11-26
JP3611472B2 (ja) 2005-01-19
TW464842B (en) 2001-11-21
WO2000046802A1 (en) 2000-08-10
US6385239B1 (en) 2002-05-07
ID26975A (id) 2001-02-22

Similar Documents

Publication Publication Date Title
JP3611472B2 (ja) 適応等化回路
US6678230B2 (en) Waveform equalizer for a reproduction signal obtained by reproducing marks and non-marks recorded on a recording medium
JP3638093B2 (ja) 光ディスクの復号装置
CN100492513C (zh) 自适应均衡设备和方法
JP4143147B2 (ja) 波形等化器
JP3647817B2 (ja) 等化器および等化方法
JP2003085764A (ja) 波形等化器およびｐｒｍｌ検出器
US6819724B2 (en) Viterbi decoder and Viterbi decoding method
US7184476B2 (en) Adaptive equalizer for controlling operation thereof by using sign and absolute value of output signal thereof
US20050219985A1 (en) Reproduced signal processor and reproduced signal processing method
JPH09153257A (ja) 等化器および磁気記録信号再生装置
US7778134B2 (en) Waveform equalization control device
JP2004139631A (ja) オフセット補正装置およびオフセット補正方法
JP3955153B2 (ja) データ処理装置の信号検出方法及びその装置
CN1177428C (zh) 信号处理的装置和方法
KR100474821B1 (ko) 비선형특성을갖는재생신호처리장치및방법
JP3083202B2 (ja) 情報再生装置
JP4612615B2 (ja) Ｐｒｍｌ検出器
JP2005012557A (ja) 信号復号装置及び方法並びに基準電圧生成装置
JPH11273256A (ja) 自動等化回路
JP2002184125A (ja) ディジタル信号再生装置
JP4613657B2 (ja) 再生装置
JP3994987B2 (ja) 再生装置
JP2004296078A (ja) ビタビ復号方法
JP2006164396A (ja) データ再生装置

Legal Events

Date Code Title Description
A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20040113

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20040312

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20040928

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20041019

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20081029

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20091029

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20091029

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20101029

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20111029

Year of fee payment: 7

LAPS Cancellation because of no payment of annual fees