JP2000223518A - 半導体装置及びその製造方法 - Google Patents

半導体装置及びその製造方法

Info

Publication number
JP2000223518A
JP2000223518A JP11025934A JP2593499A JP2000223518A JP 2000223518 A JP2000223518 A JP 2000223518A JP 11025934 A JP11025934 A JP 11025934A JP 2593499 A JP2593499 A JP 2593499A JP 2000223518 A JP2000223518 A JP 2000223518A
Authority
JP
Japan
Prior art keywords
film
sealing film
columnar electrode
semiconductor device
characteristic
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP11025934A
Other languages
English (en)
Other versions
JP3346320B2 (ja
Inventor
Osamu Kuwabara
治 桑原
Takeshi Wakabayashi
猛 若林
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Casio Computer Co Ltd
Original Assignee
Casio Computer Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Casio Computer Co Ltd filed Critical Casio Computer Co Ltd
Priority to JP02593499A priority Critical patent/JP3346320B2/ja
Priority to US09/494,916 priority patent/US6600234B2/en
Priority to TW089101706A priority patent/TW439160B/zh
Priority to KR10-2000-0005203A priority patent/KR100394965B1/ko
Priority to CNB001007556A priority patent/CN1246900C/zh
Publication of JP2000223518A publication Critical patent/JP2000223518A/ja
Application granted granted Critical
Publication of JP3346320B2 publication Critical patent/JP3346320B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W74/00—Encapsulations, e.g. protective coatings
    • H10W74/10—Encapsulations, e.g. protective coatings characterised by their shape or disposition
    • H10W74/111—Encapsulations, e.g. protective coatings characterised by their shape or disposition the semiconductor body being completely enclosed
    • H10W74/129—Encapsulations, e.g. protective coatings characterised by their shape or disposition the semiconductor body being completely enclosed forming a chip-scale package [CSP]
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W76/00—Containers; Fillings or auxiliary members therefor; Seals
    • H10W76/10—Containers or parts thereof
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W74/00—Encapsulations, e.g. protective coatings
    • H10W74/01—Manufacture or treatment
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W74/00—Encapsulations, e.g. protective coatings
    • H10W74/10—Encapsulations, e.g. protective coatings characterised by their shape or disposition
    • H10W74/131—Encapsulations, e.g. protective coatings characterised by their shape or disposition the semiconductor body being only partially enclosed
    • H10W74/147—Encapsulations, e.g. protective coatings characterised by their shape or disposition the semiconductor body being only partially enclosed the encapsulations being multilayered
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W70/00—Package substrates; Interposers; Redistribution layers [RDL]
    • H10W70/60—Insulating or insulated package substrates; Interposers; Redistribution layers
    • H10W70/62—Insulating or insulated package substrates; Interposers; Redistribution layers characterised by their interconnections
    • H10W70/65—Shapes or dispositions of interconnections
    • H10W70/654—Top-view layouts
    • H10W70/656—Fan-in layouts
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/071—Connecting or disconnecting
    • H10W72/072—Connecting or disconnecting of bump connectors
    • H10W72/07251—Connecting or disconnecting of bump connectors characterised by changes in properties of the bump connectors during connecting
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/20—Bump connectors, e.g. solder bumps or copper pillars; Dummy bumps; Thermal bumps
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/20—Bump connectors, e.g. solder bumps or copper pillars; Dummy bumps; Thermal bumps
    • H10W72/241—Dispositions, e.g. layouts
    • H10W72/242—Dispositions, e.g. layouts relative to the surface, e.g. recessed, protruding
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/20—Bump connectors, e.g. solder bumps or copper pillars; Dummy bumps; Thermal bumps
    • H10W72/251—Materials
    • H10W72/252—Materials comprising solid metals or solid metalloids, e.g. PbSn, Ag or Cu
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/90—Bond pads, in general
    • H10W72/921—Structures or relative sizes of bond pads
    • H10W72/922—Bond pads being integral with underlying chip-level interconnections
    • H10W72/9223—Bond pads being integral with underlying chip-level interconnections with redistribution layers [RDL]
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/90—Bond pads, in general
    • H10W72/921—Structures or relative sizes of bond pads
    • H10W72/923—Bond pads having multiple stacked layers
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/90—Bond pads, in general
    • H10W72/941—Dispositions of bond pads
    • H10W72/9415—Dispositions of bond pads relative to the surface, e.g. recessed, protruding
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/90—Bond pads, in general
    • H10W72/941—Dispositions of bond pads
    • H10W72/942—Dispositions of bond pads relative to underlying supporting features, e.g. bond pads, RDLs or vias
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/90—Bond pads, in general
    • H10W72/951—Materials of bond pads
    • H10W72/952—Materials of bond pads comprising metals or metalloids, e.g. PbSn, Ag or Cu

Landscapes

  • Wire Bonding (AREA)
  • Measuring Fluid Pressure (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)

Abstract

(57)【要約】 【課題】 半導体装置の柱状電極で応力を吸収すること
ができるようにする。 【解決手段】 まず、シリコン基板１１の複数の柱状電
極１２の上面に、ベースフィルム１３の下面に保護膜１
４、上層封止膜１５及び下層封止膜１６をラミネートし
たものを載置する。次に、加圧加熱することにより、柱
状電極１２が下層封止膜１６及び上層封止膜１５を順次
突き抜けて保護膜１４中に埋没する状態とする。次に、
ベースフィルム１３及び保護膜１４を剥離すると、柱状
電極１２のほぼ上半分が上層封止膜１５上に突出された
状態となる。

Description

【発明の詳細な説明】
【０００１】
【発明の属する技術分野】この発明は、柱状電極を有す
る半導体装置及びその製造方法に関する。
【０００２】
【従来の技術】半導体チップ単体やＣＳＰ(Chip Size P
ackage)等の半導体装置では、半導体基板あるいは中間
基板（インターポーザ）上に、他の回路基板等と接続さ
れる柱状電極が設けられている。従来のこのような半導
体装置の製造方法では、一例として、まず図７（Ａ）に
示すように、ウエハ状態のシリコン基板（半導体基板）
１上に複数の柱状電極２が形成されたものの上面にエポ
キシ系樹脂からなる封止膜３をスクリーン印刷法、ポッ
ティング法、トランスファモールド法等により厚さが柱
状電極２の高さよりもやや厚くなるように形成する。し
たがって、この状態では、柱状電極２の上面は封止膜３
によって覆われている。次に、封止膜３の上面側を適宜
に研磨することにより、図７（Ｂ）に示すように、柱状
電極２の上面を露出させる。次に、ダイシング工程を経
ると、個々の半導体チップ（半導体装置）が得られる。
【０００３】
【発明が解決しようとする課題】しかしながら、このよ
うにして得られた半導体装置では、例えば図７（Ｂ）に
示すように、封止膜３の厚さが柱状電極２の高さと同じ
となるので、柱状電極２が揺れ動きにくく、この結果、
図示しない回路基板上に搭載した後における温度サイク
ルテストにおいて、シリコン基板１と回路基板との間の
熱膨張係数差に起因して発生する応力を柱状電極２で吸
収することができず、不良が発生してしまうことがある
という問題があった。この発明の課題は、柱状電極で応
力を吸収することができるようにすることである。
【０００４】
【課題を解決するための手段】請求項１記載の発明に係
る半導体装置は、基板上に形成された複数の柱状電極間
の前記基板上に厚さが前記柱状電極の高さよりも薄い封
止膜を形成し、且つ、該封止膜を少なくとも２層構造と
したものである。請求項４記載の発明に係る半導体装置
の製造方法は、基板上に形成された複数の柱状電極を含
む前記基板上に、厚さが前記柱状電極の高さよりも薄い
封止膜と、該封止膜との合計厚さが前記柱状電極の高さ
よりも厚い保護膜と、ベースフィルムとをラミネートし
て加圧加熱することにより、前記柱状電極が前記封止膜
を突き抜けて前記保護膜中に埋没する状態とし、この後
前記ベースフィルム及び前記保護膜を剥離するようにし
たものである。この発明によれば、封止膜の厚さを柱状
電極の高さよりも薄くしているので、柱状電極を揺れ動
き易くすることができ、ひいては柱状電極で応力を吸収
することができる。
【０００５】
【発明の実施の形態】図１はこの発明の一実施形態にお
ける半導体装置の製造に際し、当初用意したものの断面
図を示したものである。１つは、ウエハ状態のシリコン
基板１１上に複数の柱状電極１２が形成されたものであ
る。もう１つは、ベースフィルム１３の下面に保護膜１
４、上層封止膜１５及び下層封止膜１６がこの順でラミ
ネートされたものである。
【０００６】ベースフィルム１３はポリイミドやＰＥＴ
（ポリエチレンテレフタレート）等のエンジニアリング
プラスチックからなっている。保護膜１４はウレタン系
樹脂からなっている。上層封止膜１５及び下層封止膜１
６はエポキシ系樹脂、ビフェニル系樹脂、フェノール系
樹脂、シリコーン系樹脂、ポリエステル系樹脂等からな
る樹脂中にシリカ粒子等からなる熱膨張係数低下用粒子
を混入したものからなっている。この場合、熱膨張係数
低下用粒子の各混入量を調整することにより、両封止膜
１５、１６の各特性は互いに異なったものとなってい
る。すなわち、下層封止膜１６の熱膨張係数は上層封止
膜１５の熱膨張係数よりも小さくなっている。これによ
り、下層封止膜１６の熱膨張係数はシリコン基板１１の
熱膨張係数に近くなっており、上層封止膜１５の熱膨張
係数は柱状電極１２の熱膨張係数に近くなっている。な
お、下層封止膜１６のみに熱膨張係数低下用粒子を混入
するようにしてもよい。すなわち、上層封止膜１５は上
記各種の樹脂のみによって形成するようにしてもよい。
【０００７】両封止膜１５、１６の合計厚さは柱状電極
１２の高さの半分以下となっている。例えば、柱状電極
１２の高さが１５０μｍ程度である場合、両封止膜１
５、１６の合計厚さは５０〜７０μｍ程度となってい
る。保護膜１４の厚さは、両封止膜１５、１６との合計
厚さが柱状電極１２の高さよりもある程度厚くなる厚さ
となっている。
【０００８】ベースフィルム１３への保護膜１４、上層
封止膜１５及び下層封止膜１６のラミネート方法として
は、それぞれシート状のものをベースフィルム１３の下
面に順次ラミネートしてもよく、またそれぞれ流動性を
有する状態のものをベースフィルム１３の下面に順次塗
布して固化させるようにしてもよい。
【０００９】さて、図１に示すものを用意した後、図２
に示すように、シリコン基板１１をステージ２１の上面
に位置決めして載置する。次に、複数の柱状電極１２の
上面に、互いにラミネートしたもののうち下層封止膜１
６を位置合わせして載置する。
【００１０】次に、図３に示すように、熱板２２の下面
に耐熱ゴム板２３が設けられたもので加圧加熱する。こ
の場合、ステージ２１及び熱板２２を加熱し、加熱温度
が１５０℃程度となるようにする。すると、保護膜１４
及び両封止膜１５、１６が適宜に軟化し、柱状電極１２
が相対的に下層封止膜１６及び上層封止膜１５を順次突
き抜けて保護膜１４中に埋没する状態となる。この場
合、保護膜１４及び両封止膜１５、１６の合計厚さが柱
状電極１２の高さよりも厚いので、柱状電極１２の上面
がベースフィルム１３の下面に当接することがなく、且
つ、保護膜１４がクッションとして機能することによ
り、柱状電極１２がつぶれたり傷付いたりすることはな
い。また、保護膜１４の反発力により、両封止膜１５、
１６がシリコン基板１１の上面に確実に密着されること
になる。
【００１１】次に、ベースフィルム１３及び保護膜１４
を剥離すると、図４に示すように、柱状電極１２のほぼ
上半分が上層封止膜１５上に突出された状態となる。こ
の場合、ベースフィルム１３と保護膜１４とは別々に剥
離してもよく、また同時に剥離してもよい。また、別々
であっても同時であっても、適宜に加熱すると、剥離し
易くなる。なお、柱状電極１２の上層封止膜１５上にお
ける突出長は両封止膜１５、１６の合計厚さを変えるこ
とにより、任意の突出長とすることができる。次に、図
示しない熱硬化炉内において、両封止膜１５、１６を硬
化させる。次に、ダイシング工程を経ると、個々の半導
体チップ（半導体装置）が得られる。
【００１２】次に、このようにして得られた半導体装
置、すなわち図４に示すような半導体装置を回路基板上
に搭載した場合について、図５を参照して説明する。半
導体装置１０の柱状電極１２の突出端部が回路基板３１
の上面の所定の箇所に設けられた接続パッド３２上に予
め設けられた半田ボール３３に接合されることにより、
半導体装置１０は回路基板３１上に搭載されている。
【００１３】ところで、半導体装置１０の柱状電極１２
間における両封止膜１５、１６の厚さは柱状電極１２の
高さよりも薄くなっているので、柱状電極１２を揺れ動
き易くすることができる。この結果、半導体装置１０を
回路基板３１上に搭載した後における温度サイクルテス
トにおいて、シリコン基板１１と回路基板３１との間の
熱膨張係数差に起因して発生する応力を柱状電極１２で
吸収することができ、ひいては不良が発生しにくいよう
にすることができる。
【００１４】また、下層封止膜１６の熱膨張係数をシリ
コン基板１１の熱膨張係数に近い値とし、上層封止膜１
５の熱膨張係数を柱状電極１２の熱膨張係数に近い値と
しているので、下層封止膜１６とシリコン基板１１との
間の熱膨張係数差に起因して発生する応力を小さくする
ことができ、且つ、柱状電極１２を上層封止膜１５の動
きに追従し易くすることができ、ひいては不良がより一
層発生しにくいようにすることができる。
【００１５】なお、上記実施形態において、上層封止膜
１５を例えばエポキシ系樹脂中にシリコーン等からなる
弾性係数低下用添加剤を混入したものによって形成する
ようにしてもよい。このようにした場合には、上層封止
膜１５の弾性係数が適宜に小さくなり、柱状電極１２を
より一層揺れ動き易くすることができる。
【００１６】また、上記実施形態において、図３に示す
製造工程の代わりに、図６に示す製造工程を採用するよ
うにしてもよい。すなわち、図１に示すものを互いに重
ね合わせて、一対の加圧加熱ローラ４１、４２間を図６
において右側から左側に移動させるようにしてもよい。
このようにした場合には、図１に示すものを互いに重ね
合わせて加圧加熱する処理を連続して行うことが可能と
なる。
【００１７】また、上記実施形態では、ベースフィルム
１３、保護膜１４、上層封止膜１５及び下層封止膜１６
を予めラミネートした場合について説明したが、これに
限らず、別々のシート状のものをシリコン基板１１の柱
状電極１２上に順次載置して加圧加熱するようにしても
よい。これは、図６に示す場合も同様である。
【００１８】また、上記実施形態では、保護膜１４とし
てウレタン系樹脂からなるものを用いた場合について説
明したが、これに限定されるものではない。例えば、ベ
ースフィルムの下面に、紫外線（ＵＶ）の照射により封
止膜に対する粘着力が瞬時に低下する粘着剤（ＵＶ硬化
型粘着剤）からなる保護膜をラミネートし、その下面に
両封止膜をラミネートしたものを用いるようにしてもよ
い。この場合、ベースフィルムの材料としては、ＰＶＡ
（ポリ塩化ビニル）、ＰＥＴ、ＥＶＡ（エチレン酢酸ビ
ニル共重合体）、ＰＯ（ポリオレフィン）等のいずれで
あってもよい。そして、ベースフィルムの下面にアンカ
ー処理を施しておくと、紫外線を照射しても、ベースフ
ィルムと保護膜との間で剥離が生じることがなく、ベー
スフィルム及び保護膜を同時に封止膜から容易に剥離す
ることができる。なお、ベースフィルム、保護層及び両
封止膜を別々のシート状のものとしてもよい。
【００１９】さらに、上記実施形態では、封止膜を上層
封止膜１５と下層封止膜１６との２層構造とした場合に
ついて説明したが、これに限らず、１層としてもよく、
また３層以上としてもよい。１層の場合には、上記各種
の樹脂のみによって形成するようにしてもよい。また、
例えば３層の場合には、中間層の熱膨張係数や弾性係数
を下層と上層との中間となるようにしてもよい。
【００２０】
【発明の効果】以上説明したように、この発明によれ
ば、樹脂封止膜の厚さを柱状電極の高さよりも薄くして
いるので、柱状電極を揺れ動き易くすることができ、ひ
いては柱状電極で応力を吸収することができ、不良が発
生しにくいようにすることができる。
【図面の簡単な説明】
【図１】この発明の一実施形態における半導体装置の製
造に際し、当初用意したものの断面図。
【図２】図１に続く製造工程を示す断面図。
【図３】図２に続く製造工程を示す断面図。
【図４】図３に続く製造工程を示す断面図。
【図５】図４に示すような半導体装置を回路基板上に搭
載した状態を示す断面図。
【図６】図３に示す製造工程の他の例を説明するために
示す断面図。
【図７】（Ａ）及び（Ｂ）はそれぞれ従来の半導体装置
の一例の各製造工程を示す断面図。
【符号の説明】
１１ シリコン基板 １２ 柱状電極 １３ ベースフィルム １４ 保護膜 １５ 上層封止膜 １６ 下層封止膜

Claims (8)

    【特許請求の範囲】
  1. 【請求項１】 基板上に形成された複数の柱状電極間の
    前記基板上に厚さが前記柱状電極の高さよりも薄い封止
    膜が形成され、且つ、該封止膜が少なくとも２層構造で
    あることを特徴とする半導体装置。
  2. 【請求項２】 請求項１記載の発明において、少なくと
    も２層構造である前記封止膜のうち下層の特性が前記基
    板の特性に近くなっており、上層の特性が前記柱状電極
    の特性に近くなっていることを特徴とする半導体装置。
  3. 【請求項３】 請求項２記載の発明において、前記特性
    は熱膨張係数と弾性係数とのうち少なくともいずれか一
    方を含むものであることを特徴とする半導体装置。
  4. 【請求項４】 基板上に形成された複数の柱状電極を含
    む前記基板上に、厚さが前記柱状電極の高さよりも薄い
    封止膜と、該封止膜との合計厚さが前記柱状電極の高さ
    よりも厚い保護膜と、ベースフィルムとをラミネートし
    て加圧加熱することにより、前記柱状電極が前記封止膜
    を突き抜けて前記保護膜中に埋没する状態とし、この後
    前記ベースフィルム及び前記保護膜を剥離することを特
    徴とする半導体装置の製造方法。
  5. 【請求項５】 請求項４記載の発明において、前記ベー
    スフィルム、前記保護膜及び前記封止膜は予めラミネー
    トされたものからなることを特徴とする半導体装置の製
    造方法。
  6. 【請求項６】 請求項４または５記載の発明において、
    前記封止膜は少なくとも２層構造であることを特徴とす
    る半導体装置の製造方法。
  7. 【請求項７】 請求項６記載の発明において、少なくと
    も２層構造である前記封止膜のうち下層の特性が前記基
    板の特性に近くなっており、上層の特性が前記柱状電極
    の特性に近くなっていることを特徴とする半導体装置の
    製造方法。
  8. 【請求項８】 請求項７記載の発明において、前記特性
    は熱膨張係数と弾性係数とのうち少なくともいずれか一
    方を含むものであることを特徴とする半導体装置の製造
    方法。
JP02593499A 1999-02-03 1999-02-03 半導体装置及びその製造方法 Expired - Fee Related JP3346320B2 (ja)

Priority Applications (5)

Application Number Priority Date Filing Date Title
JP02593499A JP3346320B2 (ja) 1999-02-03 1999-02-03 半導体装置及びその製造方法
US09/494,916 US6600234B2 (en) 1999-02-03 2000-01-31 Mounting structure having columnar electrodes and a sealing film
TW089101706A TW439160B (en) 1999-02-03 2000-02-01 Semiconductor device and method of manufacturing the same
KR10-2000-0005203A KR100394965B1 (ko) 1999-02-03 2000-02-02 반도체장치 및 그 제조방법
CNB001007556A CN1246900C (zh) 1999-02-03 2000-02-03 半导体装置及制作方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP02593499A JP3346320B2 (ja) 1999-02-03 1999-02-03 半導体装置及びその製造方法

Publications (2)

Publication Number Publication Date
JP2000223518A true JP2000223518A (ja) 2000-08-11
JP3346320B2 JP3346320B2 (ja) 2002-11-18

Family

ID=12179615

Family Applications (1)

Application Number Title Priority Date Filing Date
JP02593499A Expired - Fee Related JP3346320B2 (ja) 1999-02-03 1999-02-03 半導体装置及びその製造方法

Country Status (5)

Country Link
US (1) US6600234B2 (ja)
JP (1) JP3346320B2 (ja)
KR (1) KR100394965B1 (ja)
CN (1) CN1246900C (ja)
TW (1) TW439160B (ja)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007250952A (ja) * 2006-03-17 2007-09-27 Sanken Electric Co Ltd 半導体装置およびその製造方法
US7528476B2 (en) 2004-12-21 2009-05-05 Seiko Epson Corporation Semiconductor device, method for manufacturing semiconductor device, circuit board, and electronic instrument
US7727862B2 (en) 2007-08-24 2010-06-01 Casio Computer Co., Ltd. Semiconductor device including semiconductor constituent and manufacturing method thereof
US8268674B2 (en) 2007-08-08 2012-09-18 Teramikros, Inc. Semiconductor device and method for manufacturing the same
WO2019097819A1 (ja) * 2017-11-16 2019-05-23 日東電工株式会社 半導体プロセスシートおよび半導体パッケージ製造方法

Families Citing this family (94)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6642136B1 (en) 2001-09-17 2003-11-04 Megic Corporation Method of making a low fabrication cost, high performance, high reliability chip scale package
US8021976B2 (en) 2002-10-15 2011-09-20 Megica Corporation Method of wire bonding over active area of a semiconductor circuit
EP1278612B1 (en) 2000-03-10 2010-02-24 Chippac, Inc. Flip chip Interconnection structure and method of obtaining the same
US10388626B2 (en) * 2000-03-10 2019-08-20 STATS ChipPAC Pte. Ltd. Semiconductor device and method of forming flipchip interconnect structure
US7247932B1 (en) 2000-05-19 2007-07-24 Megica Corporation Chip package with capacitor
US6815324B2 (en) * 2001-02-15 2004-11-09 Megic Corporation Reliable metal bumps on top of I/O pads after removal of test probe marks
TWI313507B (en) * 2002-10-25 2009-08-11 Megica Corporatio Method for assembling chips
US7902679B2 (en) * 2001-03-05 2011-03-08 Megica Corporation Structure and manufacturing method of a chip scale package with low fabrication cost, fine pitch and high reliability solder bump
US6818545B2 (en) * 2001-03-05 2004-11-16 Megic Corporation Low fabrication cost, fine pitch and high reliability solder bump
JP2002353347A (ja) * 2001-05-24 2002-12-06 Oki Electric Ind Co Ltd 半導体装置、及びその製造方法
US7099293B2 (en) 2002-05-01 2006-08-29 Stmicroelectronics, Inc. Buffer-less de-skewing for symbol combination in a CDMA demodulator
TWI245402B (en) 2002-01-07 2005-12-11 Megic Corp Rod soldering structure and manufacturing process thereof
JP3829325B2 (ja) * 2002-02-07 2006-10-04 日本電気株式会社 半導体素子およびその製造方法並びに半導体装置の製造方法
AU2003218085A1 (en) * 2002-03-12 2003-09-29 Fairchild Semiconductor Corporation Wafer-level coated copper stud bumps
JP4126389B2 (ja) * 2002-09-20 2008-07-30 カシオ計算機株式会社 半導体パッケージの製造方法
US7285867B2 (en) * 2002-11-08 2007-10-23 Casio Computer Co., Ltd. Wiring structure on semiconductor substrate and method of fabricating the same
DE10301934A1 (de) * 2003-01-20 2004-07-29 Epcos Ag Elektrisches Bauelement mit verringerter Substratfläche
JP3983205B2 (ja) * 2003-07-08 2007-09-26 沖電気工業株式会社 半導体装置及びその製造方法
WO2005027223A1 (ja) * 2003-09-09 2005-03-24 Sanyo Electric Co., Ltd 回路素子と絶縁膜を含む半導体モジュールとその製造方法およびその応用
US8853001B2 (en) 2003-11-08 2014-10-07 Stats Chippac, Ltd. Semiconductor device and method of forming pad layout for flipchip semiconductor die
KR101218011B1 (ko) * 2003-11-08 2013-01-02 스태츠 칩팩, 엘티디. 플립 칩 인터커넥션 패드 레이아웃 반도체 패키지 및 그 생산 방법
US8216930B2 (en) 2006-12-14 2012-07-10 Stats Chippac, Ltd. Solder joint flip chip interconnection having relief structure
US8574959B2 (en) * 2003-11-10 2013-11-05 Stats Chippac, Ltd. Semiconductor device and method of forming bump-on-lead interconnection
US8026128B2 (en) 2004-11-10 2011-09-27 Stats Chippac, Ltd. Semiconductor device and method of self-confinement of conductive bump material during reflow without solder mask
USRE47600E1 (en) 2003-11-10 2019-09-10 STATS ChipPAC Pte. Ltd. Semiconductor device and method of forming electrical interconnect with stress relief void
KR101237172B1 (ko) 2003-11-10 2013-02-25 스태츠 칩팩, 엘티디. 범프-온-리드 플립 칩 인터커넥션
US7659633B2 (en) 2004-11-10 2010-02-09 Stats Chippac, Ltd. Solder joint flip chip interconnection having relief structure
USRE44500E1 (en) 2003-11-10 2013-09-17 Stats Chippac, Ltd. Semiconductor device and method of forming composite bump-on-lead interconnection
US8129841B2 (en) 2006-12-14 2012-03-06 Stats Chippac, Ltd. Solder joint flip chip interconnection
US20070105277A1 (en) 2004-11-10 2007-05-10 Stats Chippac Ltd. Solder joint flip chip interconnection
US8350384B2 (en) * 2009-11-24 2013-01-08 Stats Chippac, Ltd. Semiconductor device and method of forming electrical interconnect with stress relief void
US8076232B2 (en) 2008-04-03 2011-12-13 Stats Chippac, Ltd. Semiconductor device and method of forming composite bump-on-lead interconnection
US9029196B2 (en) 2003-11-10 2015-05-12 Stats Chippac, Ltd. Semiconductor device and method of self-confinement of conductive bump material during reflow without solder mask
JP3953027B2 (ja) * 2003-12-12 2007-08-01 ソニー株式会社 半導体装置およびその製造方法
TWI245350B (en) * 2004-03-25 2005-12-11 Siliconware Precision Industries Co Ltd Wafer level semiconductor package with build-up layer
US7170188B2 (en) * 2004-06-30 2007-01-30 Intel Corporation Package stress management
WO2006008795A1 (ja) * 2004-07-16 2006-01-26 Shinko Electric Industries Co., Ltd. 半導体装置の製造方法
US8067837B2 (en) 2004-09-20 2011-11-29 Megica Corporation Metallization structure over passivation layer for IC chip
US8294279B2 (en) 2005-01-25 2012-10-23 Megica Corporation Chip package with dam bar restricting flow of underfill
US8841779B2 (en) 2005-03-25 2014-09-23 Stats Chippac, Ltd. Semiconductor device and method of forming high routing density BOL BONL and BONP interconnect sites on substrate
JP2008535225A (ja) 2005-03-25 2008-08-28 スタッツ チップパック リミテッド 基板上に狭い配線部分を有するフリップチップ配線
US20060255473A1 (en) 2005-05-16 2006-11-16 Stats Chippac Ltd. Flip chip interconnect solder mask
US9258904B2 (en) * 2005-05-16 2016-02-09 Stats Chippac, Ltd. Semiconductor device and method of forming narrow interconnect sites on substrate with elongated mask openings
JP4757056B2 (ja) * 2006-02-21 2011-08-24 富士通株式会社 樹脂層の形成方法並びに半導体装置及びその製造方法
US9847309B2 (en) 2006-09-22 2017-12-19 STATS ChipPAC Pte. Ltd. Semiconductor device and method of forming vertical interconnect structure between semiconductor die and substrate
US7713782B2 (en) * 2006-09-22 2010-05-11 Stats Chippac, Inc. Fusible I/O interconnection systems and methods for flip-chip packaging involving substrate-mounted stud-bumps
US20080203557A1 (en) * 2007-01-30 2008-08-28 Sanyo Electric Co., Ltd. Semiconductor module and method of manufacturing the same
US7820543B2 (en) * 2007-05-29 2010-10-26 Taiwan Semiconductor Manufacturing Company, Ltd. Enhanced copper posts for wafer level chip scale packaging
US20090014852A1 (en) * 2007-07-11 2009-01-15 Hsin-Hui Lee Flip-Chip Packaging with Stud Bumps
US8492263B2 (en) * 2007-11-16 2013-07-23 Taiwan Semiconductor Manufacturing Company, Ltd. Protected solder ball joints in wafer level chip-scale packaging
US8349721B2 (en) * 2008-03-19 2013-01-08 Stats Chippac, Ltd. Semiconductor device and method of forming insulating layer on conductive traces for electrical isolation in fine pitch bonding
US9345148B2 (en) 2008-03-25 2016-05-17 Stats Chippac, Ltd. Semiconductor device and method of forming flipchip interconnection structure with bump on partial pad
US7759137B2 (en) * 2008-03-25 2010-07-20 Stats Chippac, Ltd. Flip chip interconnection structure with bump on partial pad and method thereof
JP5081037B2 (ja) * 2008-03-31 2012-11-21 ラピスセミコンダクタ株式会社 半導体装置
US20090250814A1 (en) * 2008-04-03 2009-10-08 Stats Chippac, Ltd. Flip Chip Interconnection Structure Having Void-Free Fine Pitch and Method Thereof
US7897502B2 (en) * 2008-09-10 2011-03-01 Stats Chippac, Ltd. Method of forming vertically offset bond on trace interconnects on recessed and raised bond fingers
US8198186B2 (en) 2008-12-31 2012-06-12 Stats Chippac, Ltd. Semiconductor device and method of confining conductive bump material during reflow with solder mask patch
US8659172B2 (en) 2008-12-31 2014-02-25 Stats Chippac, Ltd. Semiconductor device and method of confining conductive bump material with solder mask patch
US20100237500A1 (en) * 2009-03-20 2010-09-23 Stats Chippac, Ltd. Semiconductor Substrate and Method of Forming Conformal Solder Wet-Enhancement Layer on Bump-on-Lead Site
TWI445147B (zh) * 2009-10-14 2014-07-11 日月光半導體製造股份有限公司 半導體元件
TW201113962A (en) * 2009-10-14 2011-04-16 Advanced Semiconductor Eng Chip having metal pillar structure
US8299616B2 (en) * 2010-01-29 2012-10-30 Taiwan Semiconductor Manufacturing Company, Ltd. T-shaped post for semiconductor devices
US8803319B2 (en) 2010-02-11 2014-08-12 Taiwan Semiconductor Manufacturing Company, Ltd. Pillar structure having a non-planar surface for semiconductor devices
US8318596B2 (en) * 2010-02-11 2012-11-27 Taiwan Semiconductor Manufacturing Company, Ltd. Pillar structure having a non-planar surface for semiconductor devices
US8039384B2 (en) 2010-03-09 2011-10-18 Stats Chippac, Ltd. Semiconductor device and method of forming vertically offset bond on trace interconnects on different height traces
US8409978B2 (en) 2010-06-24 2013-04-02 Stats Chippac, Ltd. Semiconductor device and method of forming vertically offset bond on trace interconnect structure on leadframe
US8241963B2 (en) 2010-07-13 2012-08-14 Taiwan Semiconductor Manufacturing Company, Ltd. Recessed pillar structure
US8492197B2 (en) 2010-08-17 2013-07-23 Stats Chippac, Ltd. Semiconductor device and method of forming vertically offset conductive pillars over first substrate aligned to vertically offset BOT interconnect sites formed over second substrate
US8435834B2 (en) 2010-09-13 2013-05-07 Stats Chippac, Ltd. Semiconductor device and method of forming bond-on-lead interconnection for mounting semiconductor die in FO-WLCSP
TWI478303B (zh) 2010-09-27 2015-03-21 日月光半導體製造股份有限公司 具有金屬柱之晶片及具有金屬柱之晶片之封裝結構
TWI451546B (zh) 2010-10-29 2014-09-01 日月光半導體製造股份有限公司 堆疊式封裝結構、其封裝結構及封裝結構之製造方法
US20120112336A1 (en) * 2010-11-05 2012-05-10 Guzek John S Encapsulated die, microelectronic package containing same, and method of manufacturing said microelectronic package
US9030019B2 (en) 2010-12-14 2015-05-12 Infineon Technologies Ag Semiconductor device and method of manufacture thereof
US10204879B2 (en) 2011-01-21 2019-02-12 STATS ChipPAC Pte. Ltd. Semiconductor device and method of forming wafer-level interconnect structures with advanced dielectric characteristics
US8492203B2 (en) * 2011-01-21 2013-07-23 Stats Chippac, Ltd. Semiconductor device and method for forming semiconductor package having build-up interconnect structure over semiconductor die with different CTE insulating layers
US8598691B2 (en) 2011-09-09 2013-12-03 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor devices and methods of manufacturing and packaging thereof
US8780576B2 (en) 2011-09-14 2014-07-15 Invensas Corporation Low CTE interposer
US9978656B2 (en) * 2011-11-22 2018-05-22 Taiwan Semiconductor Manufacturing Company, Ltd. Mechanisms for forming fine-pitch copper bump structures
US9159649B2 (en) * 2011-12-20 2015-10-13 Intel Corporation Microelectronic package and stacked microelectronic assembly and computing system containing same
US9230932B2 (en) 2012-02-09 2016-01-05 Taiwan Semiconductor Manufacturing Company, Ltd. Interconnect crack arrestor structure and methods
US9515036B2 (en) 2012-04-20 2016-12-06 Taiwan Semiconductor Manufacturing Company, Ltd. Methods and apparatus for solder connections
US8884443B2 (en) 2012-07-05 2014-11-11 Advanced Semiconductor Engineering, Inc. Substrate for semiconductor package and process for manufacturing
US8823168B2 (en) * 2012-08-31 2014-09-02 Texas Instruments Incorporated Die underfill structure and method
US8686568B2 (en) 2012-09-27 2014-04-01 Advanced Semiconductor Engineering, Inc. Semiconductor package substrates having layered circuit segments, and related methods
US9293438B2 (en) 2013-07-03 2016-03-22 Harris Corporation Method for making electronic device with cover layer with openings and related devices
US9023691B2 (en) 2013-07-15 2015-05-05 Invensas Corporation Microelectronic assemblies with stack terminals coupled by connectors extending through encapsulation
US9034696B2 (en) 2013-07-15 2015-05-19 Invensas Corporation Microelectronic assemblies having reinforcing collars on connectors extending through encapsulation
US8883563B1 (en) * 2013-07-15 2014-11-11 Invensas Corporation Fabrication of microelectronic assemblies having stack terminals coupled by connectors extending through encapsulation
US9214454B2 (en) 2014-03-31 2015-12-15 Invensas Corporation Batch process fabrication of package-on-package microelectronic assemblies
KR102766065B1 (ko) * 2019-07-02 2025-02-12 주성엔지니어링(주) 기판처리장치
US11417606B2 (en) * 2019-09-26 2022-08-16 Taiwan Semiconductor Manufacturing Company, Ltd. Package structure and method of fabricating the same
JP7684646B2 (ja) * 2019-12-26 2025-05-28 株式会社ノベルクリスタルテクノロジー 半導体装置及びその製造方法
CN112844982A (zh) * 2020-12-31 2021-05-28 格至控智能动力科技（上海）有限公司 高密闭环境的灌胶方法
EP4318567A4 (en) * 2021-03-30 2024-10-09 Mitsui Mining & Smelting Co., Ltd. MANUFACTURING METHOD FOR MULTILAYER SUBSTRATE AND WIRING SUBSTRATE

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0793343B2 (ja) 1987-12-28 1995-10-09 松下電器産業株式会社 半導体装置の製造方法
JP2830351B2 (ja) 1990-04-12 1998-12-02 カシオ計算機株式会社 半導体装置の接続方法
US5641997A (en) * 1993-09-14 1997-06-24 Kabushiki Kaisha Toshiba Plastic-encapsulated semiconductor device
US5864178A (en) * 1995-01-12 1999-01-26 Kabushiki Kaisha Toshiba Semiconductor device with improved encapsulating resin
JP3146345B2 (ja) * 1996-03-11 2001-03-12 アムコー テクノロジー コリア インコーポレーティド バンプチップスケール半導体パッケージのバンプ形成方法
US5880530A (en) * 1996-03-29 1999-03-09 Intel Corporation Multiregion solder interconnection structure
JP3293740B2 (ja) 1996-06-24 2002-06-17 矢崎総業株式会社 自動車用ルーフモジュール
JP2848357B2 (ja) * 1996-10-02 1999-01-20 日本電気株式会社 半導体装置の実装方法およびその実装構造
JP2001510944A (ja) * 1997-07-21 2001-08-07 アギラ テクノロジーズ インコーポレイテッド 半導体フリップチップ・パッケージおよびその製造方法
US6335571B1 (en) * 1997-07-21 2002-01-01 Miguel Albert Capote Semiconductor flip-chip package and method for the fabrication thereof
JPH11204692A (ja) * 1998-01-19 1999-07-30 Oki Electric Ind Co Ltd 半導体装置
JP3516592B2 (ja) * 1998-08-18 2004-04-05 沖電気工業株式会社 半導体装置およびその製造方法

Cited By (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7528476B2 (en) 2004-12-21 2009-05-05 Seiko Epson Corporation Semiconductor device, method for manufacturing semiconductor device, circuit board, and electronic instrument
JP2007250952A (ja) * 2006-03-17 2007-09-27 Sanken Electric Co Ltd 半導体装置およびその製造方法
US8268674B2 (en) 2007-08-08 2012-09-18 Teramikros, Inc. Semiconductor device and method for manufacturing the same
US7727862B2 (en) 2007-08-24 2010-06-01 Casio Computer Co., Ltd. Semiconductor device including semiconductor constituent and manufacturing method thereof
US8063490B2 (en) 2007-08-24 2011-11-22 Casio Computer Co., Ltd. Semiconductor device including semiconductor constituent
WO2019097819A1 (ja) * 2017-11-16 2019-05-23 日東電工株式会社 半導体プロセスシートおよび半導体パッケージ製造方法
JP2019091845A (ja) * 2017-11-16 2019-06-13 日東電工株式会社 半導体プロセスシートおよび半導体パッケージ製造方法
KR20200085842A (ko) * 2017-11-16 2020-07-15 닛토덴코 가부시키가이샤 반도체 프로세스 시트 및 반도체 패키지 제조 방법
JP7095978B2 (ja) 2017-11-16 2022-07-05 日東電工株式会社 半導体プロセスシートおよび半導体パッケージ製造方法
KR102600254B1 (ko) 2017-11-16 2023-11-08 닛토덴코 가부시키가이샤 반도체 프로세스 시트 및 반도체 패키지 제조 방법

Also Published As

Publication number Publication date
US6600234B2 (en) 2003-07-29
TW439160B (en) 2001-06-07
US20020000658A1 (en) 2002-01-03
CN1246900C (zh) 2006-03-22
JP3346320B2 (ja) 2002-11-18
KR100394965B1 (ko) 2003-08-19
KR20000057893A (ko) 2000-09-25
CN1264173A (zh) 2000-08-23

Similar Documents

Publication Publication Date Title
JP3346320B2 (ja) 半導体装置及びその製造方法
US8003441B2 (en) Manufacturing method of semiconductor device
JP3888267B2 (ja) 半導体装置およびその製造方法
KR101493872B1 (ko) 백그라인딩-언더필 필름, 그 형성방법, 이를 이용한 반도체패키지 및 그 형성방법
US6460245B1 (en) Method of fabricating semiconductor chip assemblies
KR100466533B1 (ko) 칩의제조방법및칩제조를위한점착시트
US7820487B2 (en) Manufacturing method of semiconductor device
CN1322583C (zh) 半导体器件及其制造方法
US6946326B2 (en) Method and device for protecting micro electromechanical systems structures during dicing of a wafer
US20080182363A1 (en) Method for forming a microelectronic assembly including encapsulating a die using a sacrificial layer
US10586746B2 (en) Semiconductor device and method
JP2010118373A (ja) 半導体装置の製造方法
KR100405771B1 (ko) 반도체장치 및 그 제조방법
JPWO2008038345A6 (ja) 半導体装置の製造方法
JP2004022996A (ja) 半導体チップの積層方法
JP2000277682A (ja) 半導体装置及びその製造方法と半導体装置の実装構造
TWI240392B (en) Process for packaging and stacking multiple chips with the same size
CN107644843B (zh) 晶圆堆叠制作方法
JP7706953B2 (ja) 保護膜付きチップの製造方法
US20250022830A1 (en) Method of manufacturing semiconductor package using double adhesive layers
TWM658511U (zh) 接著結構及製程中間構件
KR20250071505A (ko) 초박형 기판 지지체 및 이를 이용한 본딩 및 디본딩 방법
JP2007324370A (ja) 基板の薄板化方法、貼り合わせシステムおよび薄板化システム
JP3731112B2 (ja) 半導体装置の製造方法
JP2004055729A (ja) 半導体モジュール装置の製造方法

Legal Events

Date Code Title Description
FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20070906

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080906

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090906

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100906

Year of fee payment: 8

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100906

Year of fee payment: 8

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110906

Year of fee payment: 9

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120906

Year of fee payment: 10

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120906

Year of fee payment: 10

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120906

Year of fee payment: 10

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313111

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120906

Year of fee payment: 10

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120906

Year of fee payment: 10

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130906

Year of fee payment: 11

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313111

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

LAPS Cancellation because of no payment of annual fees