JP2000223602A - チップを基板に接合する構造およびその製造方法 - Google Patents

チップを基板に接合する構造およびその製造方法

Info

Publication number
JP2000223602A
JP2000223602A JP11020982A JP2098299A JP2000223602A JP 2000223602 A JP2000223602 A JP 2000223602A JP 11020982 A JP11020982 A JP 11020982A JP 2098299 A JP2098299 A JP 2098299A JP 2000223602 A JP2000223602 A JP 2000223602A
Authority
JP
Japan
Prior art keywords
wafer
chip
bumps
substrate
resin
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP11020982A
Other languages
English (en)
Other versions
JP4598905B2 (ja
Inventor
Yoshio Okada
義男 岡田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Motorola Solutions Japan Ltd
Original Assignee
Motorola Japan Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Motorola Japan Ltd filed Critical Motorola Japan Ltd
Priority to JP02098299A priority Critical patent/JP4598905B2/ja
Publication of JP2000223602A publication Critical patent/JP2000223602A/ja
Application granted granted Critical
Publication of JP4598905B2 publication Critical patent/JP4598905B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W74/00—Encapsulations, e.g. protective coatings
    • H10W74/10—Encapsulations, e.g. protective coatings characterised by their shape or disposition
    • H10W74/15—Encapsulations, e.g. protective coatings characterised by their shape or disposition on active surfaces of flip-chip devices, e.g. underfills
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W90/00—Package configurations
    • H10W90/701—Package configurations characterised by the relative positions of pads or connectors relative to package parts
    • H10W90/721—Package configurations characterised by the relative positions of pads or connectors relative to package parts of bump connectors
    • H10W90/724—Package configurations characterised by the relative positions of pads or connectors relative to package parts of bump connectors between a chip and a stacked insulating package substrate, interposer or RDL
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W90/00—Package configurations
    • H10W90/701—Package configurations characterised by the relative positions of pads or connectors relative to package parts
    • H10W90/731—Package configurations characterised by the relative positions of pads or connectors relative to package parts of die-attach connectors
    • H10W90/734—Package configurations characterised by the relative positions of pads or connectors relative to package parts of die-attach connectors between a chip and a stacked insulating package substrate, interposer or RDL

Landscapes

  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
  • Wire Bonding (AREA)
  • Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)

Abstract

(57)【要約】 【課題】 高いバンプを有するウエハを目的の厚みにバ
ックグラインドすることができ、かつボンディング工程
において熱硬化性樹脂で封止することなく樹脂封止され
たフリップチップ接合の構造およびその製造方法を提供
する。 【解決手段】 ウエハ（１１）の主面上にバンプ（２
１）を形成する段階、ウエハの主面上のバンプ間に熱可
塑性樹脂（３１）を塗布する段階、ウエハの裏面を所望
の厚みまで研削する段階、ウエハを小片化してチップ
（７１）とする段階、チップを基板の所定の位置にアラ
イメントし、リフローすることにより樹脂封止する段階
からなる半導体素子の製造方法によって実現される。

Description

【発明の詳細な説明】
【０００１】
【産業上の利用分野】本発明は一般に半導体素子および
その製造方法に関し、さらに詳細にはフリップチップ接
合からなる半導体素子およびその製造方法に関する。
【０００２】
【従来の技術】近年、プロセス技術の発展に伴い、半導
体素子の性能が著しく向上しており、その性能を十二分
に生かすインターコネクトの技術として、ワイヤー・ボ
ンディング技術に代わり、フリップ・チップ接合技術が
応用される機会が増加している。フリップ・チップ接合
とは、チップの能動素子面（主面）を基板に向けて接続
する方式をいう。
【０００３】通常、最初にウエハの主面上に半田バンプ
を形成する。次に、ウエハの裏面をバックグラインド
（裏面研削）する。次に、ダイシングしてウエハを小片
（チップ）化する。チップを裏返して基板の位置に合わ
せた後、半田を溶かして電気的接続を得た後、最後に熱
硬化性樹脂でチップを封止する。
【０００４】バンプはチップの周囲だけでなく、チップ
の任意の位置に配置できるため、例えば１００×１００
マトリックスとした場合は１万個のＩ／Ｏ数が取れる。
また、小型携帯情報電子機器やＩＣカード等の分野にお
いては、実装面積の小型化に加え、実装容積の低減が要
求され、チップ自体の薄型化の必要がある。
【０００５】チップの薄型化のためにウエハのバックグ
ラインドが重要な工程となる。従来、ウェハのバックグ
ラインドは、薄い接着層とベースフィルムの二層または
三層構造のテープを用いて、ウエハの補強とウエハの主
面を保護し実施されていた。また、電解の金バンプのよ
うに１５〜３０μｍの高さのバンプを有するウエハでは
バンプ形成後に通常の２層または３層構造のテープを用
いてバックグラインドを行っていた。
【０００６】
【解決すべき課題】３０〜４０μｍまでの高さの半田バ
ンプを有するウエハでは、従来の方法でバックグライン
ドが可能であるが、１００μｍ程度の高さのバンプを有
するウエハのバックグラインドでは、バンプのダメー
ジ、厚みおよび厚みむらの制御が困難であった。
【０００７】一方、チップと基板とのストレスを緩和す
るため高いバンプを用いるのが有利である。また、封止
用の樹脂の注入の容易性を向上するためにも、高いバン
プを用いる必要性が増大している。そこで、４０μｍ以
上の高いバンプを有するウエハを均一にかつウエハを損
傷することなく、所定の厚みにバックグラインドするこ
とは重要な課題である。
【０００８】また、高いバンプを有する大口径のウエハ
を薄い接着層とベースフィルムからなる多層構造のテー
プを用いてバックグラインドすると、ウエハの厚みむ
ら、厚み制御性の低下、バンプの損傷が生じるという問
題点があった。
【０００９】このバンプ損傷の問題点を回避するため、
バックグラインド後にバンプを形成する方法があるが、
ウエハのハンドリングを考慮すると最終的な厚みに限界
があり、この方法ではチップ自体の薄型化を図れないと
いう問題点があった。
【００１０】したがって、本発明の一目的は、高さが４
０μｍ以上、特に１００μｍ以上のバンプを有するウエ
ハを均一にかつウエハへの損傷がなく、目的の厚みにバ
ックグラインドが可能な半導体素子およびその製造方法
を提供することである。
【００１１】さらに本発明の一目的は、ボンディング工
程においてチップをアライメントし、リフローするだけ
で、樹脂封止されたフリップチップ接合を容易に形成す
る半導体およびその製造方法を提供することである。
【００１２】さらに本発明の一目的は、大口径のウエハ
においても上記目的が達成可能な半導体素子およびその
の製造方法を提供することである。
【００１３】
【課題を解決するための手段】前記のおよびその他の目
的は、半導体素子であって、主面および裏面を有するウ
エハ（１１）を用意する段階、ウエハの主面上の所定領
域にバンプ（２１）を形成する段階（２０）、ウエハの
主面上のバンプ間に樹脂（３１）を塗布する段階であっ
て、樹脂をバンプの頂部が所定の厚み露出するように塗
布する段階（３０）、ウエハの裏面を所望の厚みまで研
削する段階（５０）、ウエハを小片化してチップ（７
１）とする段階（７０）、基板（８１）を用意する段階
およびチップを基板の所定の位置にアライメントし、リ
フローすることにより封止する段階（８０）から構成さ
れることを特徴とする半導体素子によって実現される。
【００１４】
【実施例】図１は、本願の一実施例による、ウエハ１１
の断面図を示す。ウエハ１１はチップの能動素子面（主
面）と裏面を有する。ウエハの口径は問わないが、大口
径（８インチ以上のウエハ）であっても本願は適用可能
である。
【００１５】図２は、図１の段階１０のウエハ１１の主
面上にバンプ２１を形成した段階２０を示す断面図であ
る。バンプの数は説明の簡略化のために数個とするが、
その数に限定はない。バンプの高さは４０μｍ以上、さ
らには１００μｍ以上が好適である。バンプの高さは、
ストレスの緩和、ウエハの信頼性、樹脂注入の容易性の
ためには高い程よいが、チップの薄型化、バンプの数が
制限されることを考慮すると１２０〜１３０μｍが最も
好適である。バンプの材質は、一般的にはＰｂ／Ｓｎ系
半田であるが、Ａｕ，Ｎｉ，Ｃｕなどをコアとすること
も可能であり限定するものではない。さらにはＳｎ／Ａ
ｇ，Ｓｎ／Ｂｉ等の鉛フリーの半田にも適用可能であ
る。半田バンプの接続方法はＣ４（Ｃｏｎｔｒｏｌｌｅ
ｄ Ｃｏｌｌａｐｓｅ Ｃｈｉｐ Ｃｏｎｎｅｃｔｉｏ
ｎ）あるいはＣＣＢ（Ｃｏｎｔｒｏｌｌｅｄ Ｃｏｌｌ
ａｐｓｅ Ｂｏｎｄｉｎｇ）と呼ばれる方法が用いられ
るが、本願を限定するものではない。バンプの構造も本
願では特に限定されない。図３は、図２の段階２０の基
板の主面上のバンプ間に樹脂３１を塗布した段階３０を
示す断面図である。樹脂の塗布は、共晶Ｐｂ／Ｓｎ半田
を用いる場合には、段階２０の基板の主面上に１８３℃
以下、好適には１５０℃程度で可塑化する熱可塑性の樹
脂をバンプの頭が４０μｍ以下程度露出するように塗布
する。塗布は、樹脂に十分な流動性を持たせるため、熱
可塑性樹脂をその溶融温度である２４０℃〜２５０℃ま
で加熱し、基板の主面上に滴下することにより行う。こ
のときバンプが溶けないように基板をバンプの融点（１
８３℃）未満に保持することが望ましい。次に熱可塑性
樹脂をその可塑化温度以上であってバンプの融点未満
（１５０℃〜１８３℃）の高温で暫く放置する。このよ
うに温度を制御し、高温で放置することにより、熱可塑
性樹脂がバンプ上に被膜することなく基板の主面上に均
一に塗布することが可能である。熱可塑性樹脂とは、加
熱によって軟化成型した後、その外力を取り去ってもそ
の外形を保持している樹脂をいう。一般に、線状あるい
は分枝状の高分子からなる化学構造をもち、加熱により
分子間化学反応を起こさせない樹脂である。本願におい
て例えば、ポリエチレン，ポリスチレン，ポリ塩化ビニ
ル，ポリアドミなどを用いることができる。この樹脂
は、ウエハのハンドリングの際やバックグラインドの際
の補強材として働くとともにフリップ接合の際には封止
材として機能するものである。樹脂の可塑化温度の上限
は、バンプの材質により変更可能であり、バンプの材質
の融点以下であれば１８３℃に限定されない。バンプの
頭の露出する高さは、後述のボンディング段階でチップ
と基板の接合に適した厚みであれば４０μｍに限定され
るものではない。
【００１６】図４は、図３の段階３０の樹脂３１および
バンプ２１上にテープ４１を貼った段階４０を示す断面
図である。テープは従来と同じベースフルムと接着層か
らなるテープを使用することができる。表面保護，バン
プの固定，テープの剥離の容易性のための特殊な多層テ
ープを用いる必要はない。本願では、樹脂を段階３０に
おいて既に塗布してあるため樹脂が補強材として機能す
るため、テープはバックグラインドの際の表面を保護す
ることを主目的として貼るものである。
【００１７】図５は、図４の段階４０のウエハ１１の裏
面をバックグラインドした段階５０を示す断面図であ
る。段階２０でバンプを形成済みであり、さらに段階４
０で、バンプは樹脂で十分に固定され、ウエハは補強さ
れているため、所望の厚みまでウエハをバックグライン
ドすることが可能である。従来技術では高いバンプを形
成した場合も、ウエハはテープのベースフィルム層で補
強されるのみなので、ウエハの厚みのむら、厚みの制御
性、バンプの損傷等の問題が発生し、３５０μｍの厚み
ですら、うまく制御してバックグラインドすることがで
きなかった。一方、本願の一実施例では、８インチウエ
ハにバンプ高が１３０μｍの半田バンプを形成した場合
であっても、樹脂が補強材として働くため、バンプを損
傷させることなく、均一の厚みで１００μｍ程度までバ
ックグラインドすることが可能である。このように、高
さの高いバンプを用いても、ウエハを従来より薄くバッ
クグラインド可能なため、最終的には従来よりチップの
薄型化を図ることができる。
【００１８】図６は、図５の段階５０にテープを剥離し
た段階６０を示す断面図である。本願では従来のテープ
と同一のテープを用いても、バンプ間には樹脂を塗布し
てあるため、バンプを損傷することなく、テープを容易
に剥離することが可能である。ただし、紫外線感光層を
有するテープを用い、紫外線（ＵＶ）照射によりテープ
の剥離をさらに容易にすることも可能である。
【００１９】図７は、図６の段階６０をダイシング（小
片化）する段階７０を示す断面図およびそのダイシング
後のチップ７１の拡大断面図である。ダイシングは、ウ
エハを個々のチップの分離する工程である。図７では、
説明のため一方向のダイシングのみを示すが、Ｘ方向の
ダイシングが終了すると、ウエハを９０°回転し、Ｙ方
向のダイシングを行い、個々のチップの分離する。チッ
プ７１は、ウエハ１１に対し上下逆方向にして裏面を上
向きにした状態を示す。
【００２０】図８は、チップ７１を基板８１にフリップ
チップボンディングした段階９０を示す断面図である。
ボンディング後、外部力や湿気、汚染物などの環境から
チップを保護する。従来技術では、この段階においてチ
ップ表面に熱硬化性樹脂を封止する。この熱硬化性樹脂
は一般低粘度の液体であり、毛細管現象を利用してチッ
プと基板の間に注入後、加熱して硬化させる。本願で
は、段階３０において熱可塑性樹脂を予め塗布してあ
り、この熱可塑性樹脂は工程中の補強材として働くほ
か、封止材として機能する。従って、この段階において
チップに熱硬化性樹脂で封止する必要はない。バンプの
先端に半田ペーストを転写するか、基板上のフラックス
をディスペンスした後、チップをアライメントし、リフ
ローするだけで、樹脂封止されたフリップチップ接合が
容易に形成される。さらに、本願では熱可塑性樹脂を用
いるため、リフローの際、熱可塑性樹脂から露出したバ
ンプの頭部のみならず熱可塑性樹脂自身も柔らかくな
り、バンプにストレスをかけることなく樹脂封止が可能
である。
【００２１】
【発明の効果】本発明は、以下に記載されるような効果
を奏する。
【００２２】本発明は、高さが４０μｍ以上、特に１０
０μｍ以上のバンプを有するウエハを均一にかつウエハ
への損傷がなく、目的の厚みにバックグラインドが可能
な半導体素子およびその製造方法を提供することができ
る。
【００２３】さらに本発明は、補強材と封止材を兼ねる
熱可塑性樹脂を用いることにより、ボンディング工程に
おいてチップをアライメントし、リフローするだけで、
樹脂封止されたフリップチップ接合を容易に形成するこ
とが可能である。
【００２４】さらに本発明は、大口径のウエハにおいて
も上記目的が達成可能である。
【００２５】ここでは特定の実施例について本発明の構
造を説明してきたが、当該技術分野に通じたものであれ
ば本発明の構造を変形、変更することができるであろ
う。しかしながら、本発明の構造はここで開示された特
定の実施例に限定されるものではない。例えば、マッシ
ュルーム型，ストレートウォール型等のバンプの形状、
熱可塑性樹脂の種類についても特定を意図するものでは
ない。さらにソルダレジスト層やその他の保護層の形成
の段階等の説明は、説明の簡略化のために省略している
が、本願を限定する意図ではない。そのような記載のな
いフリップチップボンディングの製造工程は通常の方法
により行うものとする。そのような変形、変更されたも
のも本発明の技術思想の範疇であり、特許請求の範囲に
含まれるものである。
【図面の簡単な説明】
【図１】本願の一実施例による、ウエハ１１の断面図を
示す。
【図２】図１の段階１０のウエハ１１の主面上にバンプ
２１を形成した段階２０を示す断面図である。
【図３】図２の段階２０の基板の主面上のバンプ間に樹
脂３１を塗布した段階３０を示す断面図である。
【図４】図３の段階３０のソルダレジスト層上にテープ
４１を貼った段階４０を示す断面図である。
【図５】図４の段階４０のウエハ１１の裏面をバックグ
ラインドした段階５０を示す断面図である。
【図６】図５の段階５０にテープを剥離した段階６０を
示す断面図である。
【図７】図６の段階６０をダイシング（小片化）する段
階７０を示す断面図およびそのダイシング後のチップ７
１の拡大図である。
【図８】チップ７１を基板８１にフリップチップボンデ
ィングした段階８０を示す断面図である。
【符号の説明】
１１ ウエハ ２１ バンプ ３１ 熱可塑性樹脂 ４１ テープ ７１ チップ ８１ 基板

Claims (14)

    【特許請求の範囲】
  1. 【請求項１】 チップ（７１）を基板（８１）に接合す
    る構造であって：前記チップと前記基板との間に電気的
    導通を形成するための複数のバンプ（２１）；および前
    記チップ，前記基板および前記複数のバンプ間に配置さ
    れた熱可塑性樹脂（３１）；から構成されることを特徴
    とするチップを基板に接合する構造。
  2. 【請求項２】 前記チップは主面および裏面を有し、前
    記裏面は、研削されていることを特徴とする請求項１記
    載のチップを基板に接合する構造。
  3. 【請求項３】 前記チップの厚みを３５０μｍ未満に研
    削することを特徴とする請求項２記載のチップを基板に
    接合する構造。
  4. 【請求項４】 前記熱可塑性樹脂は、前記バンプの融点
    以下で可塑化することを特徴とする請求項１ないし３記
    載のチップを基板に接合する構造。
  5. 【請求項５】 半導体素子であって：主面および裏面を
    有するウエハ（１１）を用意する段階（１０）；前記ウ
    エハの主面上の所定領域にバンプ（２１）を形成する段
    階（２０）；前記ウエハの主面上であって前記バンプ間
    に熱可塑性樹脂（３１）を塗布する段階であって、前記
    熱可塑性樹脂をバンプの頂部が所定の厚み露出するよう
    に塗布する段階（３０）；前記ウエハの裏面を所望の厚
    みまで研削する段階（５０）；前記ウエハを小片化して
    チップ（７１）とする段階（７０）；基板（８１）を用
    意する段階；および前記チップを前記基板の所定の位置
    に配置し、前記チップ，前記バンプおよび前記基板を前
    記熱可塑性樹脂で封止する段階（８０）；から製造され
    ることを特徴とする半導体素子。
  6. 【請求項６】 前記熱可塑性樹脂は、前記バンプの融点
    以下で可塑化することを特徴とする請求項５記載の半導
    体素子。
  7. 【請求項７】 半導体素子の製造方法であって：主面お
    よび裏面を有するウエハ（１１）を用意する段階（１
    ０）；前記ウエハの主面上の所定領域にバンプ（２１）
    を形成する段階（２０）；前記ウエハの主面上であって
    前記バンプ間に樹脂（３１）を塗布する段階であって、
    前記樹脂をバンプの頂部が所定の厚み露出するように塗
    布する段階（３０）；前記ウエハを小片化してチップ
    （７１）とする段階（７０）；基板（８１）を用意する
    段階；および前記チップを前記基板の所定の位置に配置
    し、前記チップ，前記バンプおよび前記基板を前記樹脂
    で封止する段階（８０）；から構成されることを特徴と
    する半導体素子の製造方法。
  8. 【請求項８】 前記ウエハの主面上であって前記バンプ
    間に樹脂（３１）を塗布する段階（３０）と、前記ウエ
    ハを小片化してチップ（７１）とする段階（７０）の間
    に前記ウエハの裏面を所望の厚みまで研削する段階（５
    ０）をさらに含むことを特徴とする請求項７記載の半導
    体素子の製造方法。
  9. 【請求項９】 前記バンプ間に樹脂を塗布する段階（３
    ０）は、熱可塑性樹脂を塗布する段階を含むことを特徴
    とする請求項７および８記載の半導体素子の製造方法。
  10. 【請求項１０】 前記バンプ間に樹脂を塗布する段階
    （３０）は、 前記樹脂を加熱する段階；前記樹脂を
    前記ウエハの主面上に滴下する段階；および前記ウエハ
    を高温で保持する段階；を含むことを特徴とする請求項
    ７ないし９記載の半導体素子の製造方法。
  11. 【請求項１１】 前記熱可塑性樹脂は、前記バンプの融
    点以下で可塑化することを特徴とする請求項７ないし１
    ０記載の半導体素子の製造方法。
  12. 【請求項１２】 ウエハの裏面を研削する段階（５０）
    は、前記ウエハの厚さを３５０μｍ未満に研削すること
    を特徴とする請求項８ないし１１記載の半導体素子の製
    造方法。
  13. 【請求項１３】 前記チップ，前記バンプおよび前記基
    板を前記樹脂で封止する段階（８０）は、それらを加熱
    することを含むことを特徴とする請求項７ないし１２記
    載の半導体素子の製造方法。
  14. 【請求項１４】 熱可塑性樹脂を封止材として、および
    ／またはウエハの補強材として用いるフリップチップ接
    合からなる半導体素子。
JP02098299A 1999-01-29 1999-01-29 半導体素子の製造方法 Expired - Fee Related JP4598905B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP02098299A JP4598905B2 (ja) 1999-01-29 1999-01-29 半導体素子の製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP02098299A JP4598905B2 (ja) 1999-01-29 1999-01-29 半導体素子の製造方法

Publications (2)

Publication Number Publication Date
JP2000223602A true JP2000223602A (ja) 2000-08-11
JP4598905B2 JP4598905B2 (ja) 2010-12-15

Family

ID=12042371

Family Applications (1)

Application Number Title Priority Date Filing Date
JP02098299A Expired - Fee Related JP4598905B2 (ja) 1999-01-29 1999-01-29 半導体素子の製造方法

Country Status (1)

Country Link
JP (1) JP4598905B2 (ja)

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003007665A (ja) * 2001-06-27 2003-01-10 Hitachi Ltd 半導体装置の製造方法
JP2004512684A (ja) * 2000-10-17 2004-04-22 スリーエム　イノベイティブ　プロパティズ　カンパニー フリップチップボンディング用に事前にアンダーフィルを施したはんだバンプウエハの溶剤バニッシング
KR100682238B1 (ko) 2004-12-30 2007-02-15 매그나칩 반도체 유한회사 반도체 칩 모듈 제작방법
CN1333462C (zh) * 2003-07-11 2007-08-22 日东电工株式会社 层压片、用于制造半导体器件的方法和半导体器件
JP2009260230A (ja) 2008-03-21 2009-11-05 Hitachi Chem Co Ltd 半導体装置の製造方法
US8035202B2 (en) 2003-10-06 2011-10-11 Nec Corporation Electronic device having a wiring substrate

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0312942A (ja) * 1989-06-12 1991-01-21 Sharp Corp 半導体装置の封止方法および半導体チップ
JPH0689914A (ja) * 1992-09-09 1994-03-29 Kawasaki Steel Corp 半導体装置の封止方法
JPH0864725A (ja) * 1994-08-18 1996-03-08 Sony Corp 樹脂封止型半導体装置およびその製造方法
JPH10303204A (ja) * 1997-04-28 1998-11-13 Nec Corp 突起電極を有する半導体装置、半導体装置の実装方法およびその実装構造

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0312942A (ja) * 1989-06-12 1991-01-21 Sharp Corp 半導体装置の封止方法および半導体チップ
JPH0689914A (ja) * 1992-09-09 1994-03-29 Kawasaki Steel Corp 半導体装置の封止方法
JPH0864725A (ja) * 1994-08-18 1996-03-08 Sony Corp 樹脂封止型半導体装置およびその製造方法
JPH10303204A (ja) * 1997-04-28 1998-11-13 Nec Corp 突起電極を有する半導体装置、半導体装置の実装方法およびその実装構造

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004512684A (ja) * 2000-10-17 2004-04-22 スリーエム　イノベイティブ　プロパティズ　カンパニー フリップチップボンディング用に事前にアンダーフィルを施したはんだバンプウエハの溶剤バニッシング
JP2003007665A (ja) * 2001-06-27 2003-01-10 Hitachi Ltd 半導体装置の製造方法
CN1333462C (zh) * 2003-07-11 2007-08-22 日东电工株式会社 层压片、用于制造半导体器件的方法和半导体器件
US7521122B2 (en) 2003-07-11 2009-04-21 Nitto Denko Corporation Laminated sheet
US8035202B2 (en) 2003-10-06 2011-10-11 Nec Corporation Electronic device having a wiring substrate
KR100682238B1 (ko) 2004-12-30 2007-02-15 매그나칩 반도체 유한회사 반도체 칩 모듈 제작방법
JP2009260230A (ja) 2008-03-21 2009-11-05 Hitachi Chem Co Ltd 半導体装置の製造方法

Also Published As

Publication number Publication date
JP4598905B2 (ja) 2010-12-15

Similar Documents

Publication Publication Date Title
JP3376203B2 (ja) 半導体装置とその製造方法及びこの半導体装置を用いた実装構造体とその製造方法
JP4757398B2 (ja) 半導体装置の製造方法
JP3534501B2 (ja) 半導体装置の製造方法
US20020063319A1 (en) Direct-downset flip-chip package assembly and method of fabricating the same
KR20050063700A (ko) 반도체장치의 제조방법 및 반도체장치
JP3622435B2 (ja) 半導体装置とその製造方法
TWI610409B (zh) 半導體封裝及其製造方法
US12255078B2 (en) Semiconductor devices and methods of manufacturing
CN116508152A (zh) 用于具有毛细管底部填充的桥接芯片组件的结构及方法
CN117652020A (zh) 通过桥芯片实现芯片之间的互连
US8736060B2 (en) Packaging structure
JP4598905B2 (ja) 半導体素子の製造方法
CN106373896A (zh) 芯片封装制程及芯片封装体
JP3892359B2 (ja) 半導体チップの実装方法
CN115841961B (zh) 一种层叠封装方法
JP2002110856A (ja) 半導体装置の製造方法
US20110298124A1 (en) Semiconductor Structure
CN217641352U (zh) 芯片封装结构
JP2002280401A (ja) 半導体装置およびその製造方法
JP3014577B2 (ja) 半導体装置の製造方法
JP3319455B2 (ja) 半導体装置の製造方法
US8058109B2 (en) Method for manufacturing a semiconductor structure
CN114914307A (zh) 芯片封装方法及封装结构
JP2004063515A (ja) 半導体装置の製造方法
JP3330890B2 (ja) 樹脂封止型半導体装置及びその製造方法

Legal Events

Date Code Title Description
A711 Notification of change in applicant

Free format text: JAPANESE INTERMEDIATE CODE: A711

Effective date: 20041005

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20060117

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20081226

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20090120

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20090420

A602 Written permission of extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A602

Effective date: 20090423

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20090520

A602 Written permission of extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A602

Effective date: 20090525

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20090630

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20100216

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20100514

A602 Written permission of extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A602

Effective date: 20100519

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20100614

A602 Written permission of extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A602

Effective date: 20100617

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20100811

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20100831

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20100927

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20131001

Year of fee payment: 3

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees