JP2000223714A - 半導体装置 - Google Patents

Abstract

(57)【要約】 【課題】 高い信頼性と動作性能とを兼ね備えた半導体
装置を作製する。 【解決手段】 ゲート電極に重なるＬＤＤ領域と重なら
ないＬＤＤ領域とを有し、前記ゲート電極に重なるＬＤ
Ｄ領域は不純物濃度がチャネル形成領域から遠ざかるに
つれて高くなるというＮＴＦＴを用いて回路を形成す
る。その際、動作電圧の違いに応じて前記ゲート電極に
重なるＬＤＤ領域と重ならないＬＤＤ領域の長さを最適
化する。

Description

【発明の詳細な説明】

【０００１】

【発明が属する技術分野】本願発明は薄膜トランジスタ
（以下、ＴＦＴという）及び薄膜トランジスタで構成さ
れた回路を有する半導体装置に関する。半導体装置とし
て例えば、アクティブマトリクス型液晶ディスプレイ
（以下、ＡＭ−ＬＣＤという）に代表される電気光学装
置またはプロセッサ等の半導体回路並びその様な電気光
学装置や半導体回路を搭載した電気器具（電子機器）の
構成に関する。なお、本明細書中において半導体装置と
は、半導体特性を利用することで機能しうる装置全般を
指し、電気光学装置、半導体回路および電気器具も半導
体装置である。

【０００２】

【従来の技術】近年、ポリシリコン膜を利用したＴＦＴ
で回路を構成したアクティブマトリクス型液晶表示装置
が注目されている。これはマトリクス状に配置された複
数の画素によって液晶にかかる電界をマトリクス状に制
御し、高精細な画像表示を実現するものである。

【０００３】この様なアクティブマトリクス型液晶表示
装置は、解像度がXGA、SXGAと高精細になるに従い、画
素数だけでも１００万個を超えるようになる。そしてそ
の全てを駆動するためのドライバ回路は非常に複雑かつ
多くのＴＦＴによって形成される。

【０００４】実際の液晶表示装置（液晶パネルともい
う）に要求される仕様は厳しく、全ての画素が正常に動
作するためには画素、ドライバともに高い信頼性が確保
されなければならない。特に、ドライバ回路で異常が発
生すると一列（または一行）の画素が全滅するといった
線欠陥と呼ばれる不良を招くことにつながる。

【０００５】ところが、ポリシリコン膜を利用したＴＦ
Ｔは信頼性の面でまだまだＬＳＩなどに用いられるＭＯ
ＳＦＥＴ（単結晶半導体基板上に形成されたトランジス
タ）に及ばないとされている。そして、この弱点が克服
されない限り、ＴＦＴでＬＳＩ回路を形成することは困
難であるとの見方が強まっている。

【０００６】

【発明が解決しようとする課題】本出願人はＴＦＴとＭ
ＯＳＦＥＴとを比較した時に、ＴＦＴの構造上の問題が
信頼性（特にホットキャリア耐性）に影響していると考
えた。

【０００７】本願発明はそのような問題点を克服するた
めの技術であり、ＭＯＳＦＥＴと同等またはそれ以上の
信頼性を誇るＴＦＴを実現することを課題とする。そし
て、そのようなＴＦＴで回路を形成した半導体回路を有
する信頼性の高い半導体装置を実現することを課題とす
るものである。

【０００８】

【課題を解決するための手段】上述した課題を解決する
ために、本発明に係るｎチャネル型ＴＦＴ（以下、ＮＴ
ＦＴという）は、反転層（チャネル）が形成される半導
体層にソース領域またはドレイン領域として機能するｎ
型の第１の不純物領域と、チャネル形成領域と第１の不
純物領域の間に第１の不純物領域と同じ導電型を示す二
種類の不純物領域（第２の不純物領域及び第３の不純物
領域）を有する。これら第２及び第３の不純物領域はそ
の導電型を決める不純物濃度が第１の不純物領域よりも
低く、ＬＤＤ領域とも呼ばれる高抵抗領域として機能す
る。

【０００９】第２の不純物領域はゲート絶縁膜を介して
ゲート電極と重なった低濃度不純物領域であり、ホット
キャリア耐性を高める作用を有する。他方、第３の不純
物領域はゲート電極と重ならない低濃度不純物領域であ
り、オフ電流の増加を防ぐ作用を有する。

【００１０】そして、本願発明で最も特徴的な点は、同
一基板上に第２の不純物領域の長さが異なる第１のＮＴ
ＦＴと第２のＮＴＦＴとが存在する点である。即ち、動
作電圧の違いによって第２の不純物領域の長さを異なる
ものとして適切なＴＦＴを配置することを特徴としてい
る。具体的には、第２のＴＦＴの動作電圧が第１のＴＦ
Ｔの動作電圧よりも高い場合、第２の不純物領域の長さ
は第２のＴＦＴの方が第１のＴＦＴよりも長いことを特
徴とする。

【００１１】従来、いわゆるＧＯＬＤ〔Gate-drain Ove
rLapped LDD〕構造によってホットキャリア耐性が向上
することは知られており、その技術をＴＦＴに応用する
試みはなされてきたが、従来のＧＯＬＤ構造ではオフ電
流（ＴＦＴがオフ状態にある時に流れる電流）が高くな
ってしまうという問題は無視されてきた。

【００１２】そこで本出願人は上記問題点を解決すべく
検討し、ゲート電極と重ならない不純物領域（第３不純
物領域）を設けることによってオフ電流が劇的に低下す
ることを確認した。従って、本願発明において第３不純
物領域を積極的に設ける点が特徴であると言える。

【００１３】なお、ゲート電極とはゲート絶縁膜を挟ん
で半導体層と交差している電極であって、半導体層に電
界を印加して反転層を形成するための電極である。ゲー
ト配線においては、ゲート絶縁膜を挟んで半導体層と交
差している部分がゲート電極である。

【００１４】更に、本発明において、ゲート電極は、ゲ
ート電極周囲は中央の平坦部から外側に向かって、その
膜厚が線形または段階的に減少する。即ち、いわゆるテ
ーパー形状にパターニングしてある点に特徴がある。

【００１５】第２の不純物領域にはゲート電極のテーパ
ー部を通して（通過させて）、導電型を付与する不純物
が添加されるため、その濃度勾配はゲート電極の側面の
傾斜（テーパー部分の膜厚の変化）を反映することにな
る。すなわち、第２の不純物領域へ添加される不純物の
濃度は、チャネル形成領域から第１不純物領域に向かっ
て徐々に増加することになる。

【００１６】これはテーパー部分の膜厚の差によって不
純物の到達深さが変化するためである。即ち、不純物の
深さ方向の濃度分布をみた時、ピーク濃度で不純物が添
加される深さは、ゲート電極のテーパー部分の傾斜に沿
った形で変化する。

【００１７】このような構造とすることで、前記第２不
純物領域の内部において不純物の濃度勾配を形成するこ
とができる。本願発明では積極的にこのような濃度勾配
を形成して電界緩和効果を高める構造のＴＦＴを形成す
る点に特徴がある。

【００１８】また、本発明において、他のゲート電極の
構成においては、ゲート絶縁膜に接する第１のゲート電
極と、第１のゲート電極上に形成された第２のゲート電
極が積層されている。勿論、第１のゲート電極を単層で
用いても構わない。

【００１９】この構成において、第１のゲート電極の側
面（テーパー部）はゲート絶縁膜となす角度（θで表
す。以下、テーパー角という）が３度以上４０度以下
（好ましくは５度以上３５度以下、さらに好ましくは８
度以上２０度以下）であるテーパー形状となっている。
他方、第２のゲート電極はチャネル長方向の幅が第１の
ゲート電極よりも狭くなっている。

【００２０】上記の積層型のゲート電極を有する薄膜ト
ランジスタにおいても、第２の不純物領域に含まれる不
純物の濃度分布は、第１のゲート電極におけるテーパー
部の膜厚の変化を反映し、その不純物濃度はチャネル形
成領域から第１の不純物領域に向かって徐々に増加する
こととなる。

【００２１】以上のような構造のＮＴＦＴはホットキャ
リア耐性が高い上、耐圧特性（電界集中による絶縁破壊
等に耐える特性）も良いため、オン電流（ＴＦＴがオン
状態にある時に流れる電流）の経時劣化を効果的に防止
することが可能である。これは第２の不純物領域を設け
たことによる効果である。

【００２２】さらに、第３の不純物領域を設けたことに
よって大幅にオフ電流を低減することが可能となる。こ
の第３の不純物領域を設ける点が本願発明のＮＴＦＴの
特徴であることは前述の通りである。

【００２３】このように本願発明のＮＴＦＴは非常に信
頼性が高く、ＰＴＦＴと相補的に組み合わせて形成した
ＣＭＯＳ回路や液晶表示装置やＥＬ（エレクトロルミネ
センス）表示装置の画素部（画素マトリクス回路）など
に用いた場合に信頼性の高い回路を形成することを可能
とする。即ち、従来に比べＮＴＦＴの劣化による回路の
能力低下を防ぐことができる。

【００２４】なお、本願発明においてｐチャネル型薄膜
トランジスタ（以下、ＰＴＦＴという）は、特に上記構
造のＴＦＴを用いる必要はない。即ち、ＰＴＦＴはＮＴ
ＦＴほど劣化が問題とならないため公知の構造であって
も良い。勿論、ＮＴＦＴと同様の構造とすることも可能
である。

【００２５】

【発明の実施の形態】［実施形態１］本実施形態は本願
発明に用いるＴＦＴの作製工程について図３、図４を用
いて説明する。

【００２６】まず、基板１００全面に下地膜１０１を形
成し、下地膜１０１上に、島状の半導体層１０２を形成
する。半導体層１０２を覆って基板１００全面に、ゲー
ト絶縁膜となる絶縁膜１０３を形成する。（図３
（Ａ））

【００２７】基板１００には、ガラス基板、石英基板、
結晶性ガラス基板、金属基板、ステンレス基板、または
ポリエチレンテレフタレート（ＰＥＴ）等の樹脂基板を
用いることができる。

【００２８】下地膜１０１は、半導体層１０２に基板１
００からナトリウムイオンなどの可動イオンが拡散する
のを防いだり、基板１００上に形成される半導体層の密
着性を高めるための膜である。下地膜１０１には、酸化
シリコン膜や、窒化シリコン膜、窒化酸化シリコン膜等
の無機絶縁膜の単層又は多層膜が使用できる。

【００２９】例えば、下地膜はＣＶＤ法やスパッタ法な
どで成膜した膜だけでなく、石英基板のような耐熱性基
板を用いた場合には、非晶質シリコン膜を成膜し熱酸化
して、酸化シリコン膜を形成してもよい。

【００３０】半導体層１０２の材料はＴＦＴに求められ
る特性に合わせて選択すればよい。非晶質シリコン膜、
非晶質シリコンゲルマニウム膜、非晶質ゲルマニウム
膜、又はこれら非晶質半導体膜をレーザ照射や加熱処理
によって結晶化させた結晶質シリコン、結晶質ゲルマニ
ウムや結晶質シリコンゲルマニウムを用いることができ
る。結晶化手段は公知の技術を用いれば良い。半導体層
１０２の厚さは１０〜１５０ｎｍ（代表的には２０〜５
０ｎｍ）とする。

【００３１】絶縁膜１０３はゲート絶縁膜を構成する膜
である。プラズマＣＶＤ法、スパッタ法で成膜される酸
化シリコン、窒化シリコン、窒化酸化シリコンの無機絶
縁膜の単層膜、多層膜が用いられる。例えば、積層膜と
する場合には、窒化酸化シリコン膜と酸化シリコンの２
層膜や、窒化シリコン膜を酸化シリコンで挟んだ積層膜
などが用いられる。

【００３２】絶縁膜１０３上には、ゲート電極（ゲート
配線）を構成する第１の導電膜１０４、第２の導電膜１
０５を形成する。（図３（Ｂ））

【００３３】第１の導電膜１０４はテーパー部を有する
第１のゲート電極（第１のゲート配線）を構成する。こ
のため、テーパーエッチングが容易にできる材料でなる
薄膜が望まれる。例えば、クロム（Ｃｒ）膜、タンタル
（Ｔａ）膜、タンタルを主成分（組成比が５０%以上）
とする薄膜、またはリンを含有するｎ型のシリコン（Ｓ
ｉ）膜などが代表的に用いられる。

【００３４】また、第１の導電膜１０４の膜厚は本願発
明において第２の不純物領域（ゲート電極と重なった不
純物領域）の長さ（チャネル長方向の長さ）を決定する
上でも重要なパラメータである。本願発明では５０〜５
００nm（好ましくは１５０〜３００nm、さらに好ましく
は２００〜２５０nm）の範囲で選択する。

【００３５】また、第２の導電膜１０５は第２のゲート
電極（第２のゲート配線）を構成する薄膜であり、アル
ミニウム（Ａｌ）膜、銅（Ｃｕ）膜またはアルミニウム
又は銅を主成分（組成比が５０%以上）とする薄膜、ク
ロム（Ｃｒ）膜、タンタル（Ｔａ）膜、窒化タンタル
（ＴａＮ）膜、チタン（Ｔｉ）膜、タングステン（Ｗ）
膜、モリブデン（Ｍｏ）膜、リンを含有するｎ型のシリ
コン膜、タングステン−モリブデン（Ｗ−Ｍｏ）膜、ま
たはタンタル−モリブデン（Ｔａ−Ｍｏ）膜などの薄膜
で形成することができる。さらに、前記薄膜を単層膜と
して用いるだけでなく、あらゆる組み合わせで積層して
用いても構わない。

【００３６】ただし、第１の導電膜と第２の導電膜は互
いのパターニングにおいて、エッチング選択比が取れる
材料を選択する必要がある。

【００３７】例えば、第１の導電膜１０４／第２の導電
膜１０５としては、n型Ｓｉ／Ｔａ、n型Ｓｉ／Ｗ−Ｍｏ
合金、Ｔａ／Ａｌ、Ｔｉ／Ａｌ等の組み合わせを選択す
ることができる。また、材料の選択する他の指標とし
て、第２の導電膜１０５はできるだけ抵抗率の低い、少
なくとも第１の導電膜１０４よりもシート抵抗が低い材
料とすることが望まれる。これは、ゲート配線と上層配
線との接続を第２のゲート配線でとるためである。

【００３８】次に、第２の導電膜１０５上にレジストマ
スク１０６を形成する。マスク１０６を用いて第２の導
電膜１０５をエッチングして第２のゲート電極１０７を
形成する。エッチングには等方性のウェットエッチング
を用いればよい。（図３（Ｃ））

【００３９】次に、同じレジストマスク１０６を用い
て、第１の導電膜１０４に対して異方性エッチングを行
い、第１のゲート電極（第１のゲート配線）１０８を形
成する。なお、このエッチング用に新しいレジストマス
クを形成することもできる。

【００４０】このエッチングにより、図５に示すよう
に、第１のゲート電極１０８の側面がゲート絶縁膜１０
３となすテーパー角（θ）は３度以上４０度以下とされ
る。このテーパー角は好ましくは５度以上３５度以下、
より好ましくは７度以上２０度以下とする。テーパー角
が小さいほどゲート電極１０８のテーパー部において膜
厚の変化が小さくなり、これに対応して、後にテーパー
部と重なる半導体層において不純物濃度の変化が緩やか
になる。

【００４１】また、テーパー角が４０度を超えてしまう
と本願発明のＮＴＦＴの最も大きな特徴である、第２の
不純物領域（不純物濃度が暫時変化する領域）の長さが
極端に短くなってしまうため、４０度以下とすることが
好ましい。

【００４２】テーパー角はテーパー部の幅ＷＧと、厚さ
（第１のゲート電極１０８の膜厚）ＨＧを用いて、ｔａ
ｎθ＝ＨＧ／ＷＧと定義できる。

【００４３】次に、レジストマスク１０６を除去し、第
２のゲート電極１０７、第１のゲート電極１０８をマス
クにして半導体層１０２にｎ型又はｐ型の不純物を添加
する。添加方法としては、イオン注入法（質量分離した
もの）、イオンドーピング法（質量分離しないもの）を
用いることができる。

【００４４】ｎ型の不純物はドナーとなる不純物であ
り、シリコン、ゲルマニウムに対しては１５族に属する
元素であり、典型的にはリン（Ｐ）、砒素（Ａｓ）であ
る。ｐ型の不純物はアクセプターとなる不純物であり、
シリコン、ゲルマニウムに対しては１３族に属する元素
であり、典型的には、ボロン（Ｂ）、ガリウム（Ｇａ）
である。

【００４５】ここでは、リンをイオンドーピング法にて
添加し、ｎ^-型の不純物領域１０９、１１０を形成す
る。この場合、ゲート絶縁膜１０３及び第１のゲート電
極１０８のテーパー部を通してリンを添加するため、イ
オンドーピング工程の加速電圧は８０〜１６０ｋｅＶと
かなり高めに設定する必要がある。なお、後述するが、
加速電圧によってテーパー部の真下に入るリンの濃度や
分布が変化するため、注意が必要である。

【００４６】この添加工程において、後述するｎ^-型の
第２の不純物領域、及びｎ^-型の第３の不純物領域にお
けるリンの濃度分布が決定される。（図４（Ａ））

【００４７】具体的には、ｎ^-型の不純物領域１０９、
１１０には第１のゲート電極１０８のテーパー部を通し
て（通過させて）リンが添加されるため、その濃度勾配
は第１のゲート電極１０８の、テーパー部分の膜厚の変
化を反映することになる。すなわち、ｎ^-型の不純物領
域１０９、１１０へ添加されるリンの濃度は、テーパー
部の真下においてチャネル形成領域から遠ざかるにつれ
て徐々に増加することになる。

【００４８】これはテーパー部分の膜厚の差によってリ
ンの深さ方向の添加濃度が変化するためである。即ち、
リンの深さ方向の濃度分布において任意の濃度で添加さ
れた深さ（例えば深さ方向に平均化した濃度）に注目し
た時、その深さは半導体層中の断面方向においてゲート
電極のテーパー部分の傾斜に沿った形で変化する。

【００４９】図４（Ａ）ではリンの濃度分布を波線で示
しているが、これは半導体層内において波線よりも下に
リンが添加されていないという意味ではなく、上述のよ
うな断面方向のリン濃度の変化が、第１のゲート電極１
０８が有するテーパー部の傾斜に沿って形成されている
ことを模式的に示している。

【００５０】なお、この時のリンの添加工程は基板に対
して垂直に行う必要はなく、斜めにリンを含むイオン種
を添加しても良い。このような添加方法は、ゲート電極
の内側深くにリンを添加する場合に効果的である。

【００５１】次にゲート電極１０７、１０８を覆ってレ
ジストマスク１１１を形成する。このマスク１１１によ
って、第３の不純物領域の長さが決定される。レジスト
マスク１１１を介して、再びイオンドーピング法により
ｎ型の不純物であるリンを半導体層１０２に添加する。
この場合、第１のゲート電極１０８のテーパー部を通し
て添加する必要がないため、加速電圧は８０〜１００ｋ
ｅＶくらいで良い。（図４（Ｂ））

【００５２】このドーピング工程により、レジストマス
ク１１１で覆われていないｎ^-型不純物領域１０９、１
１０に選択的にリンが添加されて、ｎ⁺型の第１の不純
物領域１１２、１１３が形成される。又、第２のゲート
電極１０７の真下にあたる領域１１４は図４（Ａ）、
（Ｂ）の添加工程でリンが添加されないため、チャネル
形成領域となる。

【００５３】また、図４（Ｂ）の工程でリンの添加が行
われなかった前記ｎ^- 型の不純物領域１０９、１１０
は、第１のゲート電極１０８と重なっている領域１１
５、１１６がｎ^- 型の第２の不純物領域となり、第１の
ゲート電極１０８と重なっていない領域がｎ^- 型の第３
の不純物領域１１７、１１８となる。

【００５４】なお、図４（Ｂ）の添加工程に先立ってゲ
ート配線をマスクにして、絶縁膜１０３をエッチングし
て、半導体層１０２表面を露出させても良い。その場
合、絶縁膜をも通す必要がないため、加速電圧を１０ｋ
ｅＶ程度にまで低く設定することができる。即ち、装置
負担を軽減できる。また、半導体層に直接的に添加でき
ることからスループットの向上も図れる。

【００５５】この時、図６に示すように、第２の不純物
領域１１５、１１６は４つのタイプに分類できる。これ
らを区別するため、図６では符号にＡ、Ｂ、Ｃ、Ｄの指
標を付けた。なお、第２の不純物領域１１５、１１６は
ゲート電極を中心に左右対称に設けられるので、図６で
は第２の不純物領域１１５に注目して説明する。

【００５６】図６（Ａ）に示すように、第２の不純物領
域１１５Ａにおけるリンの濃度分布は、第１のゲート電
極１０８のテーパー部における膜厚の変化に対応し、テ
ーパー部の傾斜に沿ってピーク濃度の深さが変化する。
また、図６（Ａ）の場合、チャネル形成領域１１４Ａに
はリンは全く添加されず、第３の不純物領域１１７Ａに
は膜中全体にほぼ均一に添加される。

【００５７】またこの時、第２の不純物領域１１５Ａ内
におけるリンの濃度分布は、図４（Ａ）の説明に示した
ように、第１のゲート電極１０８のテーパー形状に沿っ
た形で断面方向の濃度分布が形成される。即ち、半導体
層に添加されたリンを深さ方向について平均化して考え
た場合、リン濃度はチャネル形成領域１１４Ａから第３
の不純物領域１１７Ａに向かうにつれて徐々に高くな
る。

【００５８】これは第１のゲート電極１０８のテーパー
部を通してリンを添加することにより第２の不純物領域
１１５Ａ内において断面方向に濃度勾配ができたためで
ある。この場合、チャネル長ＬＡは第２のゲート電極１
０７におけるチャネル長方向の幅に相当する。

【００５９】また、図６（Ｂ）は図４（Ａ）のリン添加
工程で、図６（Ａ）の場合よりも加速電圧を大きくした
場合の例である。この場合、図６（Ａ）のように第２の
不純物領域とチャネル形成領域との接合部（以下、チャ
ネル接合部という）でリン濃度がほぼゼロ（またはチャ
ネル形成領域内のリン濃度と同濃度）になるのではな
く、チャネル接合部においてもある程度の濃度でリンが
添加された状態になる。

【００６０】この場合、チャネル長ＬＢは第２のゲート
電極１０７のチャネル長方向における幅に相当する。ま
た、図６（Ａ）と同じ加速電圧であっても、テーバー角
θが図６（Ａ）よりも小さい時（テーパー部の膜厚が薄
い時）、図６（Ｂ）のようなリンの濃度分布を持つ第２
の不純物領域を得ることができる。

【００６１】更に加速電圧を大きくすることにより、図
６（Ｃ）に示すように、第２の不純物領域１１５Ｃは半
導体層の全体に渡ってほぼ均一にリンが添加される。こ
の場合、チャネル長ＬＣは第２のゲート電極１０７のチ
ャネル長方向における幅に相当する。

【００６２】また、図６（Ｄ）は図４（Ａ）のリン添加
工程で、図６（Ａ）の場合よりも加速電圧を小さくした
場合の例である。この場合、図６（Ｄ）に示すように、
第１のゲート電極１０８のテーパー部が一部においてマ
スクとして機能するため、テーパー部の膜厚が薄くなっ
ている部分に選択的に添加される。

【００６３】即ち、チャネル接合部よりも外側（第３の
不純物領域に近い側）からリンの添加された領域が形成
され始める。このため、チャネル長は第２のゲート電極
１０７のチャネル長方向における幅と一致しなくなり、
その幅よりも長くなる。

【００６４】また、図６（Ａ）と同じ加速電圧であって
も、テーバー角θが図６（Ａ）よりも大きい時（テーパ
ー部の膜厚が厚い時）、図６（Ｄ）のようなリンの濃度
分布を持つ第２の不純物領域を得ることができる。

【００６５】ここで、第１の不純物領域１１２、１１３
の長さ（チャネル長方向の長さ）は２〜２０μｍ（代表
的には３〜１０μｍ）である。また、半導体層中のリン
濃度は１×１０¹⁹〜１×１０²¹atoms/cm³ （代表的には
１×１０²⁰〜５×１０²⁰atoms/cm³ ）である。この第１
の不純物領域１１２、１１３はソース配線又はドレイン
配線とＴＦＴとを電気的に接続させるための低抵抗領域
であり、ソース領域またはドレイン領域となる。

【００６６】また、第２の不純物領域１１５、１１６の
長さは０．１〜３．５μｍ（代表的には０．１〜０．５
μｍ、好ましくは０．１〜０．３μｍ）であり、リンの
濃度は１×１０¹⁵〜１×１０¹⁷atoms/cm³ （代表的には
５×１０¹⁵〜５×１０¹⁶atoms/cm³ 、好ましくは１×１
０¹⁶〜２×１０¹⁶atoms/cm³ ）である。

【００６７】また、第３の不純物領域１１７、１１８の
長さは０．５〜３．５μｍ（代表的には１．５〜２．５
μｍ）であり、リンの濃度は１×１０¹⁶〜１×１０¹⁹at
oms/cm³ （代表的には１×１０¹⁷〜５×１０¹⁸atoms/cm
³、好ましくは５×１０¹⁷〜１×１０¹⁸atoms/cm³ ）で
ある。

【００６８】また、チャネル形成領域１１４は真性半導
体層、又はボロンの濃度が１×１０ ¹⁶〜５×１０¹⁸atom
s/cm³で添加された領域である。ボロンはしきい値電圧
の制御用やパンチスルー防止用の不純物であり、同様の
効果を生むものであれば他の元素で代用することもでき
る。

【００６９】なお、図４（Ｂ）では第１の不純物領域１
１２、１１３と第２の不純物領域１１５、１１６の間
に、ゲート電極と重ならない低濃度不純物領域（第３の
不純物領域１１７、１１８）を１つ形成した例を示した
が、この部分に、不純物濃度が互いに異なる不純物領域
を２つ以上形成することもできる。本発明では、少なく
とも第１の不純物領域１１２、１１３と第２の不純物領
域１１５、１１６の間に、第１の不純物領域１１２、１
１３よりも不純物（リン）濃度が低く、抵抗が高い不純
物領域が少なくとも１つ存在すればよい。

【００７０】第１の不純物領域１１２、１１３を形成し
たら、レジストマスク１１１を除去する。そして、熱処
理を行い、半導体層に添加されたリンを活性化する。活
性化工程には、熱処理だけでなくエキシマレーザーや、
赤外ランプ光による光アニールを行うこともできる。

【００７１】次に、酸化シリコン膜等でなる層間絶縁膜
１１９を形成する。次に、ゲート絶縁膜１０３、層間絶
縁膜１１９に第１の不純物領域１１２、１１３、及び第
２のゲート配線１０７に達するコンタクトホールを形成
する。そして、ドレイン配線１２０、ソース配線１２
１、及び図示しないゲート配線の取り出し配線を形成す
る。こうして図４（Ｃ）に示すような構造のＮＴＦＴが
完成する。

【００７２】［実施形態２］本実施形態は実施形態１に
おいて、ゲート電極（ゲート配線）の構造の変形例であ
る。具体的には、実施形態１ではゲート電極は幅の異な
る２つのゲート電極が積層された構造であったが、本実
施形態は上部の第２のゲート電極を省略し、テーパー部
を有する第１のゲート電極のみを形成する。

【００７３】本実施形態を図７に示す。なお、構造的に
は実施形態１で説明した構造とほぼ同一であるため、相
違点のみに符号を付して説明することとする。

【００７４】図７において図４（Ｃ）に示した構造と異
なる点は、ゲート電極１３０が単層膜で形成されている
点である。従って、そのほかの部分については実施形態
１の説明がそのままあてはまる。

【００７５】ゲート電極１３０となる導電膜は、テーパ
ーエッチングが容易にできる材料が望まれる。用いるこ
とのできる薄膜に関しては実施形態１で第１の導電膜１
０４として用いたものを用いれば良い。

【００７６】また、ゲート電極１３０のテーパー角は３
度以上４０度以下とする。このテーパー角は好ましくは
５度以上３５度以下、より好ましくは７度以上２０度以
下とする。このようなテーパー形状は公知のエッチング
技術でも達成できるが、高密度プラズマを用いたエッチ
ング装置でバイアスパワー密度の制御を行うことにより
所望のテーパー角を容易に得ることが可能である。

【００７７】また、本実施形態の構造のＮＴＦＴを形成
するにあたって、作製工程の詳細な条件については実施
形態１を参考にすれば良い。

【００７８】さらに、本実施形態でも、実施形態１と同
様に第２の不純物領域は図６に示す４つのタイプに分類
できる。本実施形態の場合には、チャネル長を決定する
のは第２のゲート電極１０７に代わって、第２のゲート
電極１３０を形成するのに用いたレジストマスクであ
る。

【００７９】しかし、実施形態１のゲート電極は積層構
造を有するため、第１のゲート電極１０８の厚さを薄く
しても、第２のゲート電極１０７を厚くすることで低抵
抗化が可能であるが、本実施形態のゲート電極１３０は
テーパー部を有する単層電極でなるため、その膜厚は実
施形態１で説明した第１のゲート電極１０８よりも厚く
なってしまう。

【００８０】そのため、テーパー角の調節によりテーパ
ー部の幅ＷＧの長さを長めにとることが可能であり、第
２の不純物領域を長くしたい場合に有利である。その代
わり、テーパー角が小さいと膜厚が厚い分リンが添加さ
れにくくなり、図６（Ｄ）のような構造になると考えら
れる。

【００８１】［シミュレーション結果について］本出願
人は図４（Ａ）に示したリンの添加工程において、第１
のゲート電極のテーパー部下に添加されるリンの濃度お
よび分布をシミュレーションによって調べた結果を図１
２に示す。なお、ここではＩＳＥ（Integrated system
engineering AG）半導体デバイスシミュレータ総合パッ
ケージを用いた。

【００８２】図１２は第１のゲート電極端部におけるリ
ンの濃度分布を示している。ここでは第１のゲート電極
の膜厚を３００nm、テーパー角を１０．５度として計算
した。また、加速電圧は１１０ｋｅＶとし、プラズマド
ーピング法（イオンドーピング法）により１×１０¹⁵io
ns/cm²のドーズ量でリンを添加した場合について計算し
た。なお、ゲート絶縁膜の膜厚は１１５nm、半導体層の
膜厚は５０nm、下地膜（酸化シリコン膜）の膜厚は３０
０nmとした。

【００８３】図１２を見ると明らかなように、半導体層
（Si Layerと表記）のうち、第１のゲート電極のテーパ
ー部直下にあたる領域では、リンの濃度がチャネル長方
向に変化していることが判る。即ち、チャネル形成領域
から遠ざかるにつれて（第１の不純物領域に近づくにつ
れて）、リンの濃度が高くなっていく勾配の様子が顕著
に現れている。

【００８４】ここでは加速電圧を１１０ｋｅＶとしてい
るが、加速電圧を高くすればリンの濃度はさらに内側
（第１のゲート電極の内側）で高くなると予想できる。
また、イオンインプランテーション法を用いても濃度分
布は変化するであろう。しかしながら、本願発明の主旨
はこのようなリンの濃度勾配をＬＤＤ領域（ゲート電極
に重なる部分を含む）内に形成し、電界緩和効果を高め
るというものであるから、最適な濃度分布は実施者が適
宜決定すればよい。

【００８５】

【実施例】［実施例１］本実施例では発明の実施の形態
において説明したＮＴＦＴを用いてアクティブマトリク
ス型液晶表示装置（ＡＭ−ＬＣＤ）を形成する例を示
す。

【００８６】図８は本実施例に示すＡＭ−ＬＣＤの概略
構成図である。ＡＭ−ＬＣＤは、アクティブマトリクス
基板２００と対向基板２０６との間に液晶が挟まれた構
造を有している。アクティブマトリクス基板２００は、
基板上に画素部２０１、画素部２０１を駆動するための
ゲートドライバ回路２０２及びソースドライバ回路２０
３が形成されている。各ドライバ回路はそれぞれソース
配線、ドレイン配線によって画素部２０１に接続されて
いる。

【００８７】更に、基板上にはソースドライバ回路２０
３に伝達されるビデオ信号を処理するための信号処理回
路２０４が形成されている。信号処理回路としては、Ｄ
／Ａコンバータ回路、信号分割回路、γ補正回路などが
挙げられる。そして、それらのビデオ信号を入力するた
めの外部端子が形成され、この外部端子にＦＰＣ２０５
が接続されている。

【００８８】対向基板２０６は、ガラス基板全面にＩＴ
Ｏ膜等の透明導電膜が形成されている。透明導電膜は画
素部２０１の画素電極に対する対向電極であり、画素電
極、対向電極間に形成された電界によって液晶材料が駆
動される。更に、対向基板２０６には必要であれば配向
膜、カラーフィルタまたはブラックマスクなどが形成さ
れている。

【００８９】以上のような構成でなるＡＭ−ＬＣＤは、
回路によって最低限必要な動作電圧（電源電圧）が異な
る。例えば、画素部では液晶に印加する電圧と画素ＴＦ
Ｔを駆動するための電圧とを考慮すると、１４〜２０Ｖ
もの動作電圧となる。そのため、そのような高電圧が印
加されても耐えうる程度のＴＦＴ（以下、高耐圧型ＴＦ
Ｔという）を用いなければならない。

【００９０】また、ソースドライバ回路やゲートドライ
バ回路に用いられるシフトレジスト回路などは、５〜１
０Ｖ程度の動作電圧で十分である。動作電圧が低いほど
外部信号との互換性もあり、さらに消費電力を抑えられ
るという利点がある。ところが、前述の高耐圧型ＴＦＴ
は耐圧特性が良い代わりに動作速度が犠牲になるため、
シフトレジスタ回路のように高速動作が求められる回路
には不適当である。

【００９１】このように、基板上に形成される回路は、
目的に応じて耐圧特性を重視したＴＦＴを求める回路と
動作速度を重視したＴＦＴを求める回路とに分かれる。
従って、本願発明のＮＴＦＴを有効に活用するために
は、回路に応じた構造を持たせることが重要である。

【００９２】ここで具体的に本実施例の構成を図１に示
す。図１（Ａ）に示したのは、ＡＭ−ＬＣＤのブロック
図を上面から見た図である。１１は画素部であり、表示
部として機能する。また、１２aはシフトレジスタ回
路、１２bはレベルシフタ回路、１２cはバッファ回路で
ある。これらでなる回路が全体としてゲートドライバ回
路１２を形成している。

【００９３】なお、図１（Ａ）に示したＡＭ−ＬＣＤで
はゲートドライバ回路１２を、画素部を挟んで設け、そ
れぞれで同一ゲート配線を共有している、即ち、どちら
か片方のゲートドライバに不良が発生してもゲート配線
に電圧を印加することができるという冗長性を持たせて
いる。

【００９４】また、１３aはシフトレジスタ回路、１３b
はレベルシフタ回路、１３cはバッファ回路、１３dはサ
ンプリング回路であり、これらでなる回路が全体として
ソースドライバ回路１３を形成している。画素部１１を
挟んでソースドライバ回路１３と反対側にはプリチャー
ジ回路１４が設けられている。

【００９５】このような構成でなるＡＭ−ＬＣＤにおい
て、シフトレジスタ回路１２a、１３aは高速動作を求め
る回路であり、動作電圧が３．３〜１０Ｖ（代表的には
３．３〜５Ｖ）と低く、高耐圧特性は特に要求されな
い。従って、本願発明のＮＴＦＴを用いる場合には、抵
抗成分となる第２の不純物領域及び第３の不純物領域は
必要最小限に狭くして、動作速度が低下しないような構
造を採用することが望ましい。

【００９６】図１（Ｂ）に示したのは主としてシフトレ
ジスタ回路やその他の信号処理回路のように高速動作を
求められる回路に用いるべきＣＭＯＳ回路の概略図であ
る。なお、図１（Ｂ）において、１５は第１のゲート電
極（Ａ）、１６aは第２のゲート電極（Ａ）であり、Ｎ
ＴＦＴのみ図４（Ｃ）に示した構造を有している。ま
た、１７は活性層、１８、１９はソース配線、２０はド
レイン配線である。

【００９７】また、図１（Ｂ）のＣＭＯＳ回路の断面構
造を図２（Ａ）に示す。図２（Ａ）の構造の場合、第２
の不純物領域（Ａ）２１の長さ（ＷＧ１）は０．１〜
３．０μｍ（好ましくは１．０〜２．０μm）とすれば
良い。この長さ（ＷＧ１）は第１のゲート電極（Ａ）１
５のテーパー角を調節することによって制御することが
できる。なぜならば、第１のゲート電極（Ａ）１５のテ
ーパー部を通して不純物を添加することによって濃度勾
配を有する第２の不純物領域（Ａ）２１が形成されるか
らである。この時のテーパー角は２５度以上４０度以下
とすれば良い。ただし、第１のゲート電極（Ａ）１５の
膜厚によって適切な数値は変化する。

【００９８】また、第３の不純物領域（Ａ）２２aは極
力小さくする方がよく、場合によっては設けなくても構
わない。なぜならば、シフトレジスタ回路や信号処理回
路などはオフ電流をさほど気にする必要がないからであ
る。設ける場合には０．１〜１．５μm（典型的には
０．３〜１．０μm）の範囲で設けることにする。

【００９９】ここで図１（Ｂ）の回路についてまとめる
と、電源電圧が（１０±２）Ｖの時は、チャネル長は
３．５±１．０μm、第２の不純物領域（Ａ）２１の長
さは２．０±１．０μm、第３の不純物領域（Ａ）２２a
は１．０±０．５μmとすれば良い。また、電源電圧が
（５±２）Ｖの時は、チャネル長は３．０±１．０μ
m、第２の不純物領域（Ａ）２１の長さは２．０±１．
０μm、第３の不純物領域（Ａ）２２aは０．５±０．２
μmとすれば良い。

【０１００】次に、図１（Ｃ）に示すＣＭＯＳ回路は、
主としてレベルシフタ回路１２b、１３b、バッファ回路
１２c、１３c、サンプリング回路１３d、プリチャージ
回路１４に適している。これらの回路は大電流を流す必
要があるため、動作電圧は１４〜１６Ｖと高い。特にゲ
ートドライバ側では場合によっては１９Ｖといった動作
電圧を必要とする場合もある。従って、非常に良い耐圧
特性（高耐圧特性）を有するＴＦＴが必要となる。

【０１０１】この時、図１（Ｃ）に示したＣＭＯＳ回路
の断面構造を図２（Ｂ）に示す。この場合、第２の不純
物領域（Ｂ）２４の長さ（ＷＧ２）は１．５〜４．０μ
m（好ましくは２．０〜３．０μm）とすれば良い。この
時も、第１のゲート電極（Ｂ）２３のテーパー角を制御
することによって、所望の長さにできる。例えば、３度
以上３０度以下とすれば良い。ただし、第１のゲート電
極（Ｂ）２３の膜厚によって適切な数値は変化する。

【０１０２】この場合も、第３の不純物領域（Ｂ）２２
bは極力小さくすることが望ましく、特に設けなくても
構わない。その理由はシフトレジスタ回路等と同様で、
オフ電流をさほど気にする必要がないからである。な
お、設ける場合には０．１〜５．５μm（典型的には
１．０〜３．０μm）の範囲で設けることにする。ただ
し、ゲートドライバー側のバッファ回路は場合によって
２０Ｖといった高電圧がかかることもありうるため、そ
の場合には第３の不純物領域（Ｂ）２２bを長めに形成
してオフ電流を低減することが必要である。

【０１０３】ここで図１（Ｃ）の回路についてまとめる
と、電源電圧が（１６±２）Ｖの時は、チャネル長は
５．０±１．５μm、第２の不純物領域（Ｂ）２４の長
さは２．５±１．０μm、第３の不純物領域（Ｂ）２２b
は２．０±１．０μmとすれば良い。また、電源電圧が
（２０±２）Ｖの時は、チャネル長は５．０±２．０μ
m、第２の不純物領域（Ｂ）２４の長さは３．０±１．
０μm、第３の不純物領域（Ｂ）２２bは４．０±１．５
μmとすれば良い。

【０１０４】特にサンプリング回路に関しては、チャネ
ル長は４．０±２．０μm、第２の不純物領域（Ｂ）の
長さは１．５±１．０μm、第３の不純物領域（Ｂ）は
２．０±１．５μmとすれば良い。

【０１０５】次に、図１（Ｄ）は画素部１１の概略図を
示し、図２（Ｃ）にその任意の画素部における断面構造
を示している。図１（Ｄ）において、２５は第１のゲー
ト電極（Ｃ）、２６は第２のゲート電極（Ｃ）、２７は
活性層、２８はソース配線、２９はドレイン電極、３０
は画素電極である。

【０１０６】また、図２（Ｃ）に示すように、ドレイン
電極２９に接続された画素電極３０は、透明導電膜３１
との間に絶縁膜３２を介して保持容量を形成している。
この保持容量は画素領域（ソース配線およびゲート配線
で囲まれた領域）の大部分を占めて形成される。また、
透明導電膜３１は樹脂材料でなる絶縁膜３３によって完
全に画素電極３０と絶縁分離されている。

【０１０７】ところで画素ＴＦＴ（画素部におけるスイ
ッチング素子）は液晶に印加する電圧分も加味されるた
め、１４〜１６Ｖの動作電圧を必要とする。また、液晶
及び保持容量に蓄積された電荷を１フレーム期間保持し
なければならないため、極力オフ電流は小さくなければ
ならない。

【０１０８】そういった理由から、本実施例では本願発
明のＮＴＦＴを用いたダブルゲート構造とし、第２の不
純物領域（Ｃ）３４の長さ（ＷＧ３）を０．５〜３．０
μm（好ましくは１．５〜２．５μm）とする。また、Ｗ
Ｇ２（図２（Ｂ）参照）とＷＧ３とは同一の長さであっ
ても良いし、異なる長さとしても良い。

【０１０９】この時も、第１のゲート電極（Ｃ）２５の
テーパー角を制御することによって、所望の長さにでき
る。例えば、３度以上３０度以下とすれば良い。ただ
し、第１のゲート電極（Ｃ）２５の膜厚によって適切な
数値は変化する。

【０１１０】さらに、図２（Ｃ）の画素部に特徴的なの
は、第３の不純物領域（Ｃ）３５を図２（Ａ）や図２
（Ｂ）に示したＣＭＯＳ回路よりも長くする点である。
これは画素部にとってオフ電流を低減するという課題が
最重要課題だからである。

【０１１１】図４（Ｂ）で説明したように、第３の不純
物領域（Ｃ）３５の長さはレジストマスクの配置によっ
て制御される。この場合、第３の不純物領域（Ｃ）３５
の長さ（ＷＧ３）を０．５〜４．０μｍ（代表的には
１．５〜３．０μｍ）とすれば良い。

【０１１２】ここで図１（Ｄ）の回路についてまとめる
と、電源電圧が（１６±２）Ｖの時は、チャネル長は
４．０±２．０μm、第２の不純物領域（Ｃ）３４の長
さは１．５±１．０μm、第３の不純物領域（Ｃ）３５
は２．０±１．５μmとすれば良い。

【０１１３】以上のように、ＡＭ−ＬＣＤを例にとって
も同一基板上には様々な回路が設けられ、回路によって
必要とする動作電圧（電源電圧）が異なることがある。
その結果を表１に示す。

【０１１４】

【表１】

【０１１５】この様に、回路の目的に応じて要求する耐
圧特性が異なってくる場合もあり、そういった場合には
本実施例のようなＴＦＴの使い分けが必要となる。本願
発明のＮＴＦＴはこのような使い分けをしてこそ、その
真価を発揮できると言える。

【０１１６】［実施例２］本実施例では実施例１に示し
たＣＭＯＳ回路や画素部を構成するＮＴＦＴの変形例に
ついて説明する。

【０１１７】図９（Ａ）はシフトレジスタ回路等、高速
動作を必要とする回路に適した構造のＣＭＯＳ回路であ
る。本実施例の特徴は、ソース配線３６側には第２の不
純物領域３７のみを設け、ドレイン配線３８側には第２
の不純物領域３９および第３の不純物領域４０を設けて
いる点にある。

【０１１８】ＣＭＯＳ回路は通常ソース領域とドレイン
領域が固定されており、低濃度不純物領域（ＬＤＤ領
域）を必要とするのはドレイン領域側のみである。逆に
ソース領域側に設けられたＬＤＤ領域（またはオフセッ
ト領域）は単に抵抗成分として働き、動作速度を低下さ
せる要因ともなる。

【０１１９】そのため本実施例のように、ドレイン領域
側のみに第３の不純物領域を設ける構成が好ましいので
ある。第３の不純物領域はレジストマスクを用いて形成
されるため、ドレイン領域側のみに設けることは容易で
ある。

【０１２０】また、図９（Ｂ）に示したのは、画素部を
形成する画素ＴＦＴ（ＮＴＦＴ）に対して本実施例の構
成を適用した場合の例である。図９（Ｂ）において、４
１〜４４が第２の不純物領域、４５、４６が第３の不純
物領域である。なお、図９（Ｂ）の構造は保持容量を二
層の透明電極（代表的にはＩＴＯ電極）で形成している
点に特徴があるが、この構造の作製方法等については本
出願人による特願平１０−２５４０９７号出願を参考に
すれば良い。

【０１２１】画素ＴＦＴの場合、動作モードがＣＭＯＳ
回路と異なり、ソース領域とドレイン領域とが入れ替わ
る動作をする。第３の不純物領域４５、４６は、画素Ｔ
ＦＴと引き出し端子（ソース配線またはドレイン配線）
との接続する部分に設けておく必要がある。

【０１２２】しかし、図９（Ｂ）に示したようなダブル
ゲート構造の場合、二つのＴＦＴをつなぐ領域に設けら
れた第２の不純物領域４２、４３は実質的に抵抗成分と
して機能してしまう。まして、第３の不純物領域を設け
てしまうとさらに抵抗の高い領域を形成してしまうこと
にもなる。従って、図９（Ｂ）の構造では直列に並んだ
二つのＴＦＴの間には第３の不純物領域（ゲート電極と
重ならない低濃度不純物領域）を設けない構造を採用し
ている。

【０１２３】液晶表示装置において、高精細な表示画面
を要求されるようになると画素への書き込み時間（液晶
に必要な電圧を印加する時間）は極端に短いものとなっ
てくる。そうなると画素ＴＦＴにもある程度の動作速度
を求められるので、抵抗成分をできるだけ減らす構造が
必要となる。そういった意味で、本実施例の構造は非常
に好ましい形態であると言える。

【０１２４】また、図９（Ａ）ではソース配線３６側に
第２の不純物領域３７のみを設け、ドレイン配線３８側
に第２の不純物領域３９と第３の不純物領域４０とを設
ける構造を示したが、図９（Ｃ）に示す構造はこれをさ
らに顕著にし、ソース配線３６側に第２の不純物領域も
第３の不純物領域も設けない構造とする。

【０１２５】即ち、ソース配線３６と接続する第１の不
純物領域（ソース領域）４７がチャネル形成領域と直接
的に接する構造となる。こうすることでソース側に不要
な抵抗成分が形成されることを防ぎ、高速動作の可能な
ＣＭＯＳ回路を実現することができる。

【０１２６】なお、本実施例の構成は実施例１に示した
全ての回路に対して有効である。即ち、ＮＴＦＴにおい
てソース領域側には第３の不純物領域を設けず、ドレイ
ン領域側のみに第３の不純物領域を設けることで、高い
信頼性を確保したまま、動作速度を向上させることが可
能である。勿論、図６に示した全ての場合についても本
実施例と組み合わせることができる。

【０１２７】［実施例３］本実施例では、本願発明を用
いたＣＭＯＳ回路の作製工程について説明する。説明に
は図１０を用いる。

【０１２８】まず、前述の「実施形態１」の工程に従っ
て図３（Ａ）、（Ｂ）、（Ｃ）、（Ｄ）までを行う。こ
の状態を図１０（Ａ）に示す。ただし、図１０（Ａ）で
は同一半導体層上に二つのＴＦＴ（図面に向かって左が
ＮＴＦＴ、右がＰＴＦＴ）を形成する例を示すことにす
る。

【０１２９】図１０（Ａ）において、５１、５２は第１
のゲート電極、５３、５４は第２のゲート電極、５５、
５６は第１のゲート電極および第２のゲート電極を形成
する際に用いたレジストマスクである。このレジストマ
スク５５、５６は第１のゲート電極５１、５２にテーパ
ーを形成する際にも用いられる。

【０１３０】なお、図１に示したように、同一基板上で
回路に応じて第２の不純物領域の長さを異ならせるため
には、回路の動作する動作電圧に応じて第１のゲート電
極のテーパー角を調節しなければならない。その場合、
第１のゲート電極を形成する際に、動作電圧の異なる回
路はレジストマスクを用いて別々にテーパー角を形成す
る必要がある。

【０１３１】次に第２のゲート電極５３、５４をマスク
にしてリンの添加工程を行い、ｎ^-型の不純物領域５７
〜５９を形成する。添加条件は実施形態１を参考にすれ
ば良い。この時、第１のゲート電極５１、５２のテーパ
ー部ではリンが第１のゲート電極を突き抜けて添加され
るため、図６を用いて説明したような濃度勾配を示す不
純物領域が形成される。（図１０（Ｂ））

【０１３２】次に、レジストマスク６０を形成し、その
後、再度リンの添加工程を行ってｎ ⁺型の不純物領域６
１〜６３を形成する。このレジストマスクによって図６
で説明した第３の不純物領域が画定する。この時、動作
電圧の異なる回路に応じて第３の不純物領域の長さを異
ならせるためには、レジストマスクの幅を変更すれば良
いだけである。（図１０（Ｃ））

【０１３３】図１０（Ｃ）の工程が終了した時点でＣＭ
ＯＳ回路のＮＴＦＴが完成する。次に、ＰＴＦＴの第２
のゲート電極５４をマスクにして自己整合的に第１のゲ
ート電極５２をエッチングしてテーパー部を除去する。
こうして第２のゲート電極と同一形状の第１のゲート電
極６４が形成される。なお、この工程は省略しても構わ
ない。（図１０（Ｄ））

【０１３４】次に、ＮＴＦＴを覆ってレジストマスク６
５を形成し、実施形態１の条件でボロンの添加工程を行
う。この工程では前述したｎ^-型の不純物領域およびｎ⁺
型の不純物領域がどちらも反転してｐ⁺⁺型の不純物領域
６６、６７が形成される。（図１０（Ｅ））

【０１３５】このあと、レジストマスク６５を除去した
後、窒化シリコン膜６８で第１のゲート電極および第２
のゲート電極を覆い、添加したリンおよびボロンの活性
化を行う。この工程はファーネスアニール、レーザーア
ニールまたはランプアニールを自由に組み合わせて行え
ば良い。また、この窒化シリコン膜６８には第１及び第
２のゲート電極を熱や酸化反応から保護する目的もあ
る。

【０１３６】次に、窒化シリコン膜６８上に層間絶縁膜
６９を形成し、コンタクトホールを形成した後、ソース
配線７０、７１およびドレイン配線７２を形成する。こ
うして図１０（Ｆ）に示すような構造のＣＭＯＳ回路が
得られる。

【０１３７】なお、本実施例では本願発明のＮＴＦＴを
用いたＣＭＯＳ回路の一例を示しただけであり、本実施
例のＣＭＯＳ回路の構造に限定される必要はない。ま
た、図１に示したような構成を実現する場合、動作電圧
の異なる回路ごとに別々に第１のゲート電極のテーパー
角を異ならせる必要がある。

【０１３８】また、本実施例の構成は実施例１、２のい
ずれの構成とも自由に組み合わせる事が可能である。

【０１３９】［実施例４］本実施例では、本願発明のＮ
ＴＦＴにおいて第１のゲート電極の側面をテーパー形状
にするためのエッチング条件について説明する。本実施
例では第１のゲート電極を形成する導電膜を、純度が６
Ｎ（９９．９９９９％）以上のタングステンターゲット
を用いたスパッタ法により形成する。スパッタガスとし
ては希ガスを用いればよいが、窒素（Ｎ₂）を添加する
ことにより窒化タングステン膜を形成することもでき
る。

【０１４０】本実施例では３０ｎｍの窒化タングステン
膜の上に３７０ｎｍのタングステン膜を積層した構造と
する。但し、窒化タングステン膜は設けなくても良い
し、窒化タングステン膜の下にシリコン膜を形成しても
良い。また、タングステン膜の上に窒化タングステン膜
を設けた積層膜としても良い。

【０１４１】このようにして得た積層膜は酸素の含有量
を３０ｐｐｍ以下とすることができる。そのため、電気
抵抗率は２０μΩｃｍ以下、代表的には、６μ〜１５μ
Ωｃｍとすることができ、膜の応力は−５×１０⁹〜５
×１０⁹ｄｙｎ／ｃｍ²とすることができる。

【０１４２】次に、上記積層膜上にレジストパターンを
形成し、積層膜のエッチングを行って第１のゲート電極
を形成する。このとき、本実施例では、上記積層膜のパ
ターニングに高密度プラズマを使用するＩＣＰ（Induct
ively Coupled Plasma）エッチング装置を使用する。

【０１４３】本実施例は、所望のテーパー角を得るため
にＩＣＰエッチング装置のバイアスパワー密度を調節す
る点に特徴がある。図１３は、テーパー角のバイアスパ
ワー依存性を示した図である。図１３に示したように、
バイアスパワー密度に応じてテーパー角を制御すること
ができる。

【０１４４】本実施例ではテーパー角を２０度とするた
めに、バイアスパワー密度を０．４Ｗ／ｃｍ²とする。
勿論、０．４Ｗ／ｃｍ²以上とすればテーパー角を２０
度とすることができる。なお、ＩＣＰパワーは５００
Ｗ、ガス圧は１．０Ｐａ、ガス流量はＣＦ₄／Ｃｌ₂＝３
０／３０ｓｃｃｍとする。

【０１４５】また、エッチングガス（ＣＦ₄とＣｌ₂との
混合ガス）のＣＦ₄の流量比を調節してもテーパー角を
制御することができる。図１４はテーパー角とＣＦ₄の
流量比依存性を示した図である。ＣＦ₄の流量比を大き
くすればタングステン膜とレジストとの選択比が大きく
なり、ほぼＣＦ₄の流量比に比例して第１のゲート電極
のテーパー角が増加する。

【０１４６】このようにタングステン膜とレジストとの
選択比によってテーパー角は変化する。ここでタングス
テン膜とレジストの選択比とテーパー角との関係を図１
５に示す。図１５からも明らかなように、タングステン
膜とレジストの選択比とテーパー角との間には比例関係
が見られる。

【０１４７】以上のようにＩＣＰエッチング装置を用い
てバイアスパワー密度や反応ガス流量比を調節すること
で、容易に第１のゲート電極の側面におけるテーパー角
を制御することができる。なお、実験データはテーパー
角が２０〜８０度の範囲しか示されていないが、条件を
適切に設定すれば、２０度以下（３〜２０度）のテーパ
ー角も形成しうる。

【０１４８】なお、本実施例では、タングステン膜を一
例として示したが、Ｔａ、Ｔｉ、Ｍｏ、Ｃｒ、Ｎｂ、Ｓ
ｉ等の導電膜についても、ＩＣＰエッチング装置を用い
ると、容易にパターンの端部をテーパー形状とすること
ができる。

【０１４９】また、本実施例ではエッチングガスとして
ＣＦ₄とＣｌ₂との混合ガスを例に挙げたが、これに限定
する必要はなく、Ｃ₂Ｆ₆またはＣ₄Ｆ₈から選ばれたフッ
素を含む反応ガスとＣｌ₂、ＳｉＣｌ₄、またはＢＣｌ₃
から選ばれた塩素を含むガスとの混合ガスを用いること
も可能である。さらに、ＣＦ₄とＣｌ₂との混合ガスに２
０〜６０％の酸素を添加しても良い。

【０１５０】本実施例のエッチング技術は、実施形態
１、実施形態２または実施例１乃至実施例３のいずれの
構成に組み合わせて実施しても良い。

【０１５１】［実施例５］本願発明の構成は実施例１に
示した液晶表示装置だけでなく、あらゆる半導体回路に
適用することが可能である。即ち、ＲＩＳＣプロセッ
サ、ＡＳＩＣプロセッサ等のマイクロプロセッサに適用
しても良いし、Ｄ／Ａコンバータ等の信号処理回路から
携帯機器（携帯電話、ＰＨＳ、モバイルコンピュータ）
用の高周波回路に適用しても良い。

【０１５２】さらに、従来のＭＯＳＦＥＴ上に層間絶縁
膜を形成し、その上に本発明を用いて半導体回路を作製
したような三次元構造の半導体装置を実現することも可
能である。このように本発明は現在ＬＳＩが用いられて
いる全ての半導体装置に適用することが可能である。即
ち、ＳＩＭＯＸ、Ｓｍａｒｔ−Ｃｕｔ（SOITEC社の登録
商標）、ＥＬＴＲＡＮ（キャノン株式会社の登録商標）
などのＳＯＩ構造（単結晶半導体薄膜を用いたＴＦＴ構
造）に本発明を適用しても良い。

【０１５３】また、本実施例の半導体回路は実施例１〜
４のどのような組み合わせからなる構成を用いても実現
することができる。

【０１５４】〔実施例６〕本実施例では、本願発明を用
いてＥＬ（エレクトロルミネッセンス）表示装置を作製
した例について説明する。

【０１５５】図１６（Ａ）は本願発明を用いたＥＬ表示
装置の上面図である。図１６（Ａ）において、４０１０
は基板、４０１１は画素部、４０１２はソース側駆動回
路、４０１３はゲート側駆動回路であり、それぞれの駆
動回路は配線４０１４〜４０１６を経てＦＰＣ（フレキ
シブルプリントサーキット）４０１７に至り、外部機器
へと接続される。

【０１５６】このとき、少なくとも画素部、好ましくは
駆動回路及び画素部を囲むようにしてカバー材６００
０、第１シール材７０００及び第２シール材７００１が
設けられている。

【０１５７】また、図１６（Ｂ）は本実施例のＥＬ表示
装置の断面構造であり、基板４０１０、下地膜４０２１
の上に駆動回路部（但し、ここではｎチャネル型ＴＦＴ
とｐチャネル型ＴＦＴを組み合わせたＣＭＯＳ回路を図
示している。）４０２２及び画素部（但し、ここではＥ
Ｌ素子への電流を制御するＴＦＴのみ図示している。）
４０２３が形成されている。

【０１５８】本実施例では、駆動回路部４０２２には図
２（Ａ）のＣＭＯＳ回路が用いられる。また、画素部４
０２３のうち、ＥＬ素子への電流を制御するＴＦＴ（以
下、電流制御用ＴＦＴという）には図９（Ｃ）のｎチャ
ネル型ＴＦＴの構造が用いられ、電流制御用ＴＦＴのゲ
ート信号を切り替えるＴＦＴ（以下、スイッチング用Ｔ
ＦＴという）には図２（Ｃ）の構造のＴＦＴが用いられ
る。

【０１５９】本願発明を用いて駆動回路部４０２２、画
素部４０２３が完成したら、樹脂材料でなる層間絶縁膜
（平坦化膜）４０２４の上に画素部用ＴＦＴ４０２３の
ドレインと電気的に接続する画素電極（陰極）４０２５
を形成する。画素電極４０２５としては遮光性を有する
導電膜（代表的にはアルミニウム、銅もしくは銀を主成
分とする導電膜またはそれらと他の導電膜との積層膜）
を用いることができる。本実施例ではアルミニウム合金
を画素電極として用いる。そして、画素電極４０２５を
形成したら、絶縁膜４０２６を形成し、画素電極４０２
５上に開口部を形成する。

【０１６０】次に、ＥＬ（エレクトロルミネッセンス）
層４０２７を形成する。ＥＬ層４０２７は公知のＥＬ材
料（正孔注入層、正孔輸送層、発光層、電子輸送層また
は電子注入層）を自由に組み合わせて積層構造または単
層構造とすれば良い。どのような構造とするかは公知の
技術を用いれば良い。また、ＥＬ材料には低分子系材料
と高分子系（ポリマー系）材料がある。低分子系材料を
用いる場合は蒸着法を用いるが、高分子系材料を用いる
場合には、スピンコート法、印刷法またはインクジェッ
ト法等の簡易な方法を用いることが可能である。

【０１６１】本実施例では、シャドーマスクを用いて蒸
着法によりＥＬ層を形成する。シャドーマスクを用いて
画素毎に波長の異なる発光が可能な発光層（赤色発光
層、緑色発光層及び青色発光層）を形成することで、カ
ラー表示が可能となる。その他にも、色変換層（ＣＣ
Ｍ）とカラーフィルターを組み合わせた方式、白色発光
層とカラーフィルターを組み合わせた方式があるがいず
れの方法を用いても良い。勿論、単色発光のＥＬ表示装
置とすることもできる。

【０１６２】ＥＬ層４０２７を形成したら、その上に透
明導電膜からなる陽極４０２８を形成する。透明導電膜
としては、酸化インジウムと酸化スズとの化合物または
酸化インジウムと酸化亜鉛との化合物を用いることがで
きる。陽極４０２８とＥＬ層４０２７の界面に存在する
水分や酸素は極力排除しておくことが望ましい。従っ
て、真空中でＥＬ層４０２７と陽極４０２８を連続成膜
するか、ＥＬ層４０２７を不活性雰囲気で形成し、大気
解放しないで陽極４０２８を形成するといった工夫が必
要である。本実施例ではマルチチャンバー方式（クラス
ターツール方式）の成膜装置を用いることで上述のよう
な成膜を可能とする。

【０１６３】そして陽極４０２８は４０２９で示される
領域において配線４０１６に接続される。配線４０１６
は陽極４０２８に所定の電圧を与えるための配線であ
り、導電性材料４０３０を介してＦＰＣ４０１７に電気
的に接続される。

【０１６４】４０２９に示された領域において陽極４０
２８と配線４０１６とを電気的に接続するために、層間
絶縁膜４０２４及び絶縁膜４０２６にコンタクトホール
を形成する必要がある。これらは層間絶縁膜４０２４の
エッチング時（画素電極用コンタクトホールの形成時）
や絶縁膜４０２６のエッチング時（ＥＬ層形成前の開口
部の形成時）に形成しておけば良い。また、絶縁膜４０
２６をエッチングする際に、層間絶縁膜４０２４まで一
括でエッチングしても良い。この場合、層間絶縁膜４０
２４と絶縁膜４０２６が同じ樹脂材料であれば、コンタ
クトホールの形状を良好なものとすることができる。

【０１６５】このようにして形成されたＥＬ素子の表面
を覆って、パッシベーション膜４０３１形成される。さ
らに、ＥＬ素子を囲むようにして第１シール材７０００
が設けられ、第１シール材７０００によってカバー材６
０００が貼り合わされる。そして、基板４０１０、カバ
ー材６０００及び第１シール材７０００で囲まれた領域
には充填材６００４が形成される。

【０１６６】このとき、この充填材６００４は、カバー
材６０００を接着するための接着剤としても機能する。
充填材６００４としては、ＰＶＣ（ポリビニルクロライ
ド）、エポキシ樹脂、シリコーン樹脂、ＰＶＢ（ポリビ
ニルブチラル）またはＥＶＡ（エチレンビニルアセテー
ト）を用いることができる。この充填材６００４の内部
に吸湿性物質（好ましくは酸化バリウム）を設けておく
と、吸湿効果を保持できるので好ましい。

【０１６７】また、充填材６００４の中にスペーサーを
含有させてもよい。このとき、スペーサーを酸化バリウ
ムで形成すればスペーサー自体に吸湿性をもたせること
が可能である。また、スペーサーを設けた場合、パッシ
ベーション膜４０３１はスペーサーからの圧力を緩和す
るバッファとしても機能する。また、パッシベーション
膜とは別のバッファとして樹脂膜を設けてもよい。

【０１６８】尚、充填材の代わりに不活性ガス（窒素又
は希ガス）を充填してもよい。

【０１６９】また、カバー材６０００としては、ガラス
板、ＦＲＰ（Ｆｉｂｅｒｇｌａｓｓ−Ｒｅｉｎｆｏｒｃ
ｅｄ Ｐｌａｓｔｉｃｓ）板、ＰＶＦ（ポリビニルフル
オライド）フィルム、マイラーフィルム、ポリエステル
フィルムまたはアクリルフィルムを用いることができ
る。本実施例の場合、ＥＬ素子からの光の放射方向がカ
バー材６０００の方へ向かうため透光性材料でなければ
ならない。

【０１７０】但し、ＥＬ素子からの光の放射方向がカバ
ー材とは反対側に向かう場合には透光性材料を用いる必
要はなく、金属板（代表的にはステンレス板）、セラミ
ックス板、またはアルミニウムホイルをＰＶＦフィルム
やマイラーフィルムで挟んだ構造のシートを用いること
ができる。

【０１７１】また、配線４０１６は第１シール材７００
０と基板４０１０との隙間を通ってＦＰＣ４０１７に電
気的に接続される。なお、ここでは配線４０１６につい
て説明したが、他の配線４０１４、４０１５も同様にし
て第１シール材７０００の下を通ってＦＰＣ４０１７に
電気的に接続される。

【０１７２】最後に、第１シール材７０００の露呈部及
びＦＰＣ４０１７の一部を覆うように第２シール材７０
０１を設け、外気を完全に遮断した構造とする。こうし
て図１６（Ｂ）の断面構造を有するＥＬ表示装置とな
る。

【０１７３】以上のような構成でなるＥＬ表示装置にお
いて、本願発明を用いることで、信頼性の高いＥＬ表示
装置が得られる。なお、本実施例のＥＬ表示装置は実施
例１〜実施例５のいずれの構成を組み合わせて作製して
も構わない。

【０１７４】〔実施例７〕本実施例では、実施例６の構
造ＥＬ表示装置において画素部のさらに詳細な断面構造
を図１７に、上面構造を図１８（Ａ）に、回路図を図１
８（Ｂ）に示す。図１７、図１８（Ａ）及び図１８
（Ｂ）では共通の符号を用いるので互いに参照すれば良
い。

【０１７５】図１７において、基板１７０１上に設けら
れたスイッチング用ＴＦＴ１７０２は図２（Ｃ）の構造
のＮＴＦＴを用いて形成される。本実施例ではダブルゲ
ート構造としている。ダブルゲート構造とすることで実
質的に二つのＴＦＴが直列された構造となり、オフ電流
値を低減することができるという利点がある。

【０１７６】なお、本実施例ではダブルゲート構造とし
ているが、シングルゲート構造でも構わないし、トリプ
ルゲート構造やそれ以上のゲート本数を持つマルチゲー
ト構造でも構わない。また、図２（Ａ）や図２（Ｂ）に
示されたＰＴＦＴを用いて形成しても構わない。

【０１７７】また、電流制御用ＴＦＴ１７０３は図９
（Ｃ）の構造のＮＴＦＴを用いて形成される。このと
き、スイッチング用ＴＦＴ１７０２のドレイン配線１７
０４は配線１７０５によって電流制御用ＴＦＴのゲート
電極１７０６に電気的に接続されている。

【０１７８】このとき、電流制御用ＴＦＴ１７０３が本
願発明の構造であることは非常に重要な意味を持つ。電
流制御用ＴＦＴはＥＬ素子を流れる電流量を制御するた
めの素子であるため、多くの電流が流れ、熱による劣化
やホットキャリアによる劣化の危険性が高い素子でもあ
る。そのため、電流制御用ＴＦＴのドレイン側に、ゲー
ト絶縁膜を介してゲート電極に重なるようにＬＤＤ領域
を設ける本願発明の構造は極めて有効である。

【０１７９】また、本実施例では電流制御用ＴＦＴ１７
０３をシングルゲート構造で図示しているが、複数のＴ
ＦＴを直列につなげたマルチゲート構造としても良い。
さらに、複数のＴＦＴを並列につなげて実質的にチャネ
ル形成領域を複数に分割し、熱の放射を高い効率で行え
るようにした構造としても良い。このような構造は熱に
よる劣化対策として有効である。

【０１８０】また、図１８（Ａ）に示すように、電流制
御用ＴＦＴ１７０３のゲート電極１７０６となる配線は
１７０７で示される領域で、電流制御用ＴＦＴ１７０３
のドレイン配線１７０８と絶縁膜を介して重なる。この
とき、１７０７で示される領域ではコンデンサが形成さ
れる。このコンデンサ１７０７は電流制御用ＴＦＴ１７
０３のゲートにかかる電圧を保持するためのコンデンサ
として機能する。なお、ドレイン配線１７０８は電流供
給線（電源線）１７０９に接続される。

【０１８１】さらに、スイッチング用ＴＦＴ１７０２及
び電流制御用ＴＦＴ１７０３の上には第１パッシベーシ
ョン膜１７１０が設けられ、その上に樹脂絶縁膜でなる
平坦化膜１７１１が形成される。平坦化膜１７１１を用
いてＴＦＴによる段差を平坦化することは非常に重要で
ある。後に形成されるＥＬ層は非常に薄いため、段差が
存在することによって発光不良を起こす場合がある。従
って、ＥＬ層をできるだけ平坦面に形成しうるように画
素電極を形成する前に平坦化しておくことが望ましい。

【０１８２】また、１７１２は反射性の高い導電膜でな
る画素電極（ＥＬ素子の陰極）であり、電流制御用ＴＦ
Ｔ１７０３のドレインに電気的に接続される。画素電極
１７１２としてはアルミニウム合金膜、銅合金膜または
銀合金膜など低抵抗な導電膜またはそれらの積層膜を用
いることが好ましい。勿論、他の導電膜との積層構造と
しても良い。

【０１８３】また、絶縁膜（好ましくは樹脂）で形成さ
れたバンク１７１３a、１７１３bにより形成された溝
（画素に相当する）の中に発光層１７１４が形成され
る。なお、ここでは一画素しか図示していないが、Ｒ
（赤）、Ｇ（緑）、Ｂ（青）の各色に対応した発光層を
作り分けても良い。本実施例では発光層とする有機ＥＬ
材料としてはπ共役ポリマー系材料を用いる。代表的な
ポリマー系材料としては、ポリパラフェニレンビニレン
（ＰＰＶ）系、ポリビニルカルバゾール（ＰＶＫ）系、
ポリフルオレン系などが挙げられる。

【０１８４】なお、ＰＰＶ系有機ＥＬ材料としては様々
な型のものがあるが、例えば「H. Shenk,H.Becker,O.Ge
lsen,E.Kluge,W.Kreuder,and H.Spreitzer,“Polymers
forLight Emitting Diodes”,Euro Display,Proceeding
s,1999,p.33-37」や特開平１０−９２５７６号公報に記
載されたような材料を用いれば良い。

【０１８５】具体的な発光層としては、赤色に発光する
発光層にはシアノポリフェニレンビニレン、緑色に発光
する発光層にはポリフェニレンビニレン、青色に発光す
る発光層にはポリフェニレンビニレン若しくはポリアル
キルフェニレンを用いれば良い。膜厚は３０〜１５０ｎ
ｍ（好ましくは４０〜１００ｎｍ）とすれば良い。

【０１８６】但し、以上の例は発光層として用いること
のできる有機ＥＬ材料の一例であって、これに限定する
必要はまったくない。発光層、電荷輸送層または電荷注
入層を自由に組み合わせてＥＬ層（発光及びそのための
キャリアの移動を行わせるための層）を形成すれば良
い。

【０１８７】例えば、本実施例ではポリマー系材料を発
光層として用いる例を示したが、低分子系有機ＥＬ材料
を用いても良い。また、電荷輸送層や電荷注入層として
炭化珪素等の無機材料を用いることも可能である。これ
らの有機ＥＬ材料や無機材料は公知の材料を用いること
ができる。

【０１８８】本実施例では発光層１７１４の上にＰＥＤ
ＯＴ（ポリチオフェン）またはＰＡｎｉ（ポリアニリ
ン）でなる正孔注入層１７１５を設けた積層構造のＥＬ
層としている。そして、正孔注入層１７１５の上には透
明導電膜でなる陽極１７１６が設けられる。本実施例の
場合、発光層１７１４で生成された光は上面側に向かっ
て（ＴＦＴの上方に向かって）放射されるため、陽極は
透光性でなければならない。透明導電膜としては酸化イ
ンジウムと酸化スズとの化合物や酸化インジウムと酸化
亜鉛との化合物を用いることができるが、耐熱性の低い
発光層や正孔注入層を形成した後で形成するため、可能
な限り低温で成膜できるものが好ましい。

【０１８９】陽極１７１６まで形成された時点でＥＬ素
子１７１７が完成する。なお、ここでいうＥＬ素子１７
１７は、画素電極（陰極）１７１２、発光層１７１４、
正孔注入層１７１５及び陽極１７１６で形成されたコン
デンサを指す。図１８（Ａ）に示すように画素電極１７
１２は画素の面積にほぼ一致するため、画素全体がＥＬ
素子として機能する。従って、発光の利用効率が非常に
高く、明るい画像表示が可能となる。

【０１９０】ところで、本実施例では、陽極１７１６の
上にさらに第２パッシベーション膜１７１８を設けてい
る。第２パッシベーション膜１７１８としては窒化珪素
膜または窒化酸化珪素膜が好ましい。この目的は、外部
とＥＬ素子とを遮断することであり、有機ＥＬ材料の酸
化による劣化を防ぐ意味と、有機ＥＬ材料からの脱ガス
を抑える意味との両方を併せ持つ。これによりＥＬ表示
装置の信頼性が高められる。

【０１９１】以上のように本願発明のＥＬ表示装置は図
１７のような構造の画素からなる画素部を有し、オフ電
流値の十分に低いスイッチング用ＴＦＴと、ホットキャ
リア注入に強い電流制御用ＴＦＴとを有する。従って、
高い信頼性を有し、且つ、良好な画像表示が可能なＥＬ
表示装置が得られる。

【０１９２】なお、本実施例の構成は、実施例１〜５の
いずれの構成とも自由に組み合わせて実施することが可
能である。

【０１９３】〔実施例８〕本実施例では、実施例７に示
した画素部において、ＥＬ素子１７１７の構造を反転さ
せた構造について説明する。説明には図１９を用いる。
なお、図１７の構造と異なる点はＥＬ素子の部分と電流
制御用ＴＦＴだけであるので、その他の説明は省略し、
同一部分には同じ符号を用いる。

【０１９４】図１９において、電流制御用ＴＦＴ１９０
１は実施例３の作製工程で形成されたＰＴＦＴを用い
る。

【０１９５】また、本実施例では、画素電極（陽極）１
９０２として透明導電膜を用いる。具体的には酸化イン
ジウムと酸化亜鉛との化合物でなる導電膜を用いる。勿
論、酸化インジウムと酸化スズとの化合物でなる導電膜
を用いても良い。

【０１９６】そして、絶縁膜でなるバンク１９０３a、
１９０３bが形成された後、溶液塗布によりポリビニル
カルバゾールでなる発光層１９０４が形成される。その
上にはアルカリ金属錯体（好ましくはカリウムアセチル
アセトネート）でなる電子注入層１９０５、アルミニウ
ム合金でなる陰極１９０６が形成される。この場合、陰
極１９０６がパッシベーション膜としても機能する。こ
うしてＥＬ素子１９０７が形成される。

【０１９７】本実施例の場合、発光層１９０４で発生し
た光は、矢印で示されるようにＴＦＴが形成された基板
の方に向かって放射される。

【０１９８】なお、本実施例の構成は、実施例１〜５の
いずれの構成とも自由に組み合わせて実施することが可
能である。

【０１９９】〔実施例９〕本実施例では、図１８（Ｂ）
に示した回路図とは異なる構造の画素とした場合の例に
ついて図２０（Ａ）〜（Ｃ）に示す。なお、本実施例に
おいて、３８０１はスイッチング用ＴＦＴ３８０２のソ
ース配線、３８０３はスイッチング用ＴＦＴ３８０２の
ゲート配線、３８０４は電流制御用ＴＦＴ、３８０５は
コンデンサ、３８０６、３８０８は電流供給線、３８０
７はＥＬ素子とする。

【０２００】図２０（Ａ）は、二つの画素間で電流供給
線３８０６を共通とした場合の例である。即ち、二つの
画素が電流供給線３８０６を中心に線対称となるように
形成されている点に特徴がある。この場合、電源供給線
の本数を減らすことができるため、画素部をさらに高精
細化することができる。

【０２０１】また、図２０（Ｂ）は、電流供給線３８０
８をゲート配線３８０３と平行に設けた場合の例であ
る。なお、図２０（Ｂ）では電流供給線３８０８とゲー
ト配線３８０３とが重ならないように設けた構造となっ
ているが、両者が異なる層に形成される配線であれば、
絶縁膜を介して重なるように設けることもできる。この
場合、電源供給線３８０８とゲート配線３８０３とで専
有面積を共有させることができるため、画素部をさらに
高精細化することができる。

【０２０２】また、図２０（Ｃ）は、図２０（Ｂ）の構
造と同様に電流供給線３８０８をゲート配線３８０３と
平行に設け、さらに、二つの画素を電流供給線３８０８
を中心に線対称となるように形成する点に特徴がある。
また、電流供給線３８０８をゲート配線３８０３のいず
れか一方と重なるように設けることも有効である。この
場合、電源供給線の本数を減らすことができるため、画
素部をさらに高精細化することができる。

【０２０３】なお、本実施例の構成は、実施例１〜５の
いずれの構成とも自由に組み合わせて実施することが可
能である。

【０２０４】［実施例１０］実施例７に示した図１８
（Ａ）、（Ｂ）では電流制御用ＴＦＴ１７０３のゲート
にかかる電圧を保持するためにコンデンサ１７０４を設
ける構造としているが、コンデンサ１７０４を省略する
ことも可能である。実施例７の場合、電流制御用ＴＦＴ
１７０３として図９（Ｃ）のＮＴＦＴを用いているた
め、ゲート絶縁膜を介してゲート電極に重なるように設
けられたＬＤＤ領域を有している。この重なり合った領
域には一般的にゲート容量と呼ばれる寄生容量が形成さ
れるが、本実施例ではこの寄生容量をコンデンサ１７０
４の代わりとして積極的に用いる点に特徴がある。

【０２０５】この寄生容量のキャパシタンスは、上記ゲ
ート電極とＬＤＤ領域とが重なり合った面積によって変
化するため、その重なり合った領域に含まれるＬＤＤ領
域の長さによって決まる。

【０２０６】また、実施例９に示した図２０（Ａ）〜
（Ｃ）の構造においても同様に、コンデンサ３８０５を
省略することは可能である。

【０２０７】なお、本実施例の構成は、実施例１〜５の
いずれの構成とも自由に組み合わせて実施することが可
能である。

【０２０８】〔実施例１１〕本願発明の電気光学装置、
具体的には本願発明の液晶表示装置にはネマチック液晶
以外にも様々な液晶を用いることが可能である。例え
ば、1998, SID, "Characteristics and Driving Scheme
of Polymer-Stabilized Monostable FLCD Exhibiting
Fast Response Time and High Contrast Ratio with Gr
ay-Scale Capability" by H. Furue et al.や、1997, S
ID DIGEST, 841, "A Full-Color Thresholdless Antife
rroelectric LCD Exhibiting Wide Viewing Angle with
Fast Response Time" by T. Yoshida et al.や、1996,
J. Mater. Chem. 6(4), 671-673, "Thresholdless ant
iferroelectricity in liquid crystals and its appli
cation to displays" by S. Inui et al.や、米国特許
第5594569 号に開示された液晶を用いることが可能であ
る。

【０２０９】また、等方相−コレステリック相−カイラ
ルスメクティックＣ相転移系列を示す強誘電性液晶（Ｆ
ＬＣ）を用い、ＤＣ電圧を印加しながらコレステリック
相−カイラルスメクティックＣ相転移をさせ、かつコー
ンエッジをほぼラビング方向に一致させた単安定ＦＬＣ
の電気光学特性を図２１に示す。

【０２１０】図２１に示すような強誘電性液晶による表
示モードは「Ｈａｌｆ−Ｖ字スイッチングモード」と呼
ばれている。図２１に示すグラフの縦軸は透過率（任意
単位）、横軸は印加電圧である。「Ｈａｌｆ−Ｖ字スイ
ッチングモード」については、寺田らの”Ｈａｌｆ−Ｖ
字スイッチングモードＦＬＣＤ”、第４６回応用物理学
関係連合講演会講演予稿集、１９９９年３月、第１３１
６頁、および吉原らの”強誘電性液晶による時分割フル
カラーＬＣＤ”、液晶第３巻第３号第１９０頁に詳し
い。

【０２１１】図２１に示されるように、このような強誘
電性混合液晶を用いると、低電圧駆動かつ階調表示が可
能となることがわかる。本願発明の液晶表示装置には、
このような電気光学特性を示す強誘電性液晶も用いるこ
とができる。

【０２１２】また、ある温度域において反強誘電相を示
す液晶を反強誘電性液晶（ＡＦＬＣ）という。反強誘電
性液晶を有する混合液晶には、電場に対して透過率が連
続的に変化する電気光学応答特性を示す、無しきい値反
強誘電性混合液晶と呼ばれるものがある。この無しきい
値反強誘電性混合液晶は、いわゆるＶ字型の電気光学応
答特性を示すものがあり、その駆動電圧が約±２．５Ｖ
程度（セル厚約１μｍ〜２μｍ）のものも見出されてい
る。

【０２１３】また、一般に、無しきい値反強誘電性混合
液晶は自発分極が大きく、液晶自体の誘電率が高い。こ
のため、無しきい値反強誘電性混合液晶を液晶表示装置
に用いる場合には、画素に比較的大きな保持容量が必要
となってくる。よって、自発分極が小さな無しきい値反
強誘電性混合液晶を用いるのが好ましい。

【０２１４】なお、このような無しきい値反強誘電性混
合液晶を本願発明の液晶表示装置に用いることによって
低電圧駆動が実現されるので、低消費電力化が実現され
る。

【０２１５】なお、本実施例に示す液晶は、実施例１〜
４のいずれの構成を有する液晶表示装置においても用い
ることが可能である。

【０２１６】〔実施例１２〕本願発明の電気光学装置や
半導体回路は電気器具の表示部や信号処理回路として用
いることができる。そのような電気器具としては、ビデ
オカメラ、デジタルカメラ、プロジェクター、プロジェ
クションＴＶ、ゴーグル型ディスプレイ（ヘッドマウン
トディスプレイ）、ナビゲーションシステム、音響再生
装置、ノート型パーソナルコンピュータ、ゲーム機器、
携帯情報端末（モバイルコンピュータ、携帯電話、携帯
型ゲーム機または電子書籍等）、記録媒体を備えた画像
再生装置などが挙げられる。それら電気器具の具体例を
図２２〜２３に示す。

【０２１７】図２２（Ａ）は携帯電話であり、本体２０
０１、音声出力部２００２、音声入力部２００３、表示
部２００４、操作スイッチ２００５、アンテナ２００６
で構成される。本願発明の電気光学装置は表示部２００
４に、本願発明の半導体回路は音声出力部２００２、音
声入力部２００３またはＣＰＵやメモリ等に用いること
ができる。

【０２１８】図２２（Ｂ）はビデオカメラであり、本体
２１０１、表示部２１０２、音声入力部２１０３、操作
スイッチ２１０４、バッテリー２１０５、受像部２１０
６で構成される。本願発明の電気光学装置は表示部２１
０２に、本願発明の半導体回路は音声入力部２１０３ま
たはＣＰＵやメモリ等に用いることができる。

【０２１９】図２２（Ｃ）はモバイルコンピュータ（モ
ービルコンピュータ）であり、本体２２０１、カメラ部
２２０２、受像部２２０３、操作スイッチ２２０４、表
示部２２０５で構成される。本願発明の電気光学装置は
表示部２２０５に、本願発明の半導体回路はＣＰＵやメ
モリ等に用いることができる。

【０２２０】図２２（Ｄ）はゴーグル型ディスプレイで
あり、本体２３０１、表示部２３０２、アーム部２３０
３で構成される。本願発明の電気光学装置は表示部２３
０２に、本願発明の半導体回路はＣＰＵやメモリ等に用
いることができる。

【０２２１】図２２（Ｅ）はリアプロジェクター（プロ
ジェクションＴＶ）であり、本体２４０１、光源２４０
２、電気光学装置２４０３、偏光ビームスプリッタ２４
０４、リフレクター２４０５、２４０６、スクリーン２
４０７で構成される。本発明は電気光学装置２４０３に
用いることができ、本願発明の半導体回路はＣＰＵやメ
モリ等に用いることができる。

【０２２２】図２２（Ｆ）はフロントプロジェクターで
あり、本体２５０１、光源２５０２、電気光学装置２５
０３、光学系２５０４、スクリーン２５０５で構成され
る。本発明は電気光学装置２５０２に用いることがで
き、本願発明の半導体回路はＣＰＵやメモリ等に用いる
ことができる。

【０２２３】図２３（Ａ）はパーソナルコンピュータで
あり、本体２６０１、映像入力部２６０２、表示部２６
０３、キーボード２６０４等を含む。本願発明の電気光
学装置は表示部２６０３に、本願発明の半導体回路はＣ
ＰＵやメモリ等に用いることができる。

【０２２４】図２３（Ｂ）は電子遊戯機器（ゲーム機
器）であり、本体２７０１、記録媒体２７０２、表示部
２７０３及びコントローラー２７０４を含む。この電子
遊技機器から出力された音声や映像は筐体２７０５及び
表示部２７０６を含む表示ディスプレイにて再生され
る。コントローラー２７０４と本体２７０１との間の通
信手段または電子遊技機器と表示ディスプレイとの間の
通信手段は、有線通信、無線通信もしくは光通信が使え
る。本実施例では赤外線をセンサ部２７０７、２７０８
で検知する構成となっている。本願発明の電気光学装置
は表示部２７０３、２７０６に、本願発明の半導体回路
はＣＰＵやメモリ等に用いることができる。

【０２２５】図２３（Ｃ）はプログラムを記録した記録
媒体（以下、記録媒体と呼ぶ）を用いるプレーヤー（画
像再生装置）であり、本体２８０１、表示部２８０２、
スピーカ部２８０３、記録媒体２８０４及び操作スイッ
チ２８０５を含む。なお、この画像再生装置は記録媒体
としてＤＶＤ（Ｄｉｇｉｔａｌ ＶｅｒｓａｔｉｌｅＤ
ｉｓｃ）、ＣＤ等を用い、音楽鑑賞や映画鑑賞やゲーム
やインターネットを行うことができる。本発明は表示部
２８０２やＣＰＵやメモリ等に用いることができる。

【０２２６】図２３（Ｄ）はデジタルカメラであり、本
体２９０１、表示部２９０２、接眼部２９０３、操作ス
イッチ２９０４、受像部（図示せず）を含む。本願発明
は表示部２９０２やＣＰＵやメモリ等に用いることがで
きる。

【０２２７】なお、図２２（Ｅ）のリアプロジェクター
や図２２（Ｆ）のフロントプロジェクターに用いること
のできる光学エンジンについての詳細な説明を図２４に
示す。なお、図２４（Ａ）は光学エンジンであり、図２
４（Ｂ）は光学エンジンに内蔵される光源光学系であ
る。

【０２２８】図２４（Ａ）に示す光学エンジンは、光源
光学系３００１、ミラー３００２、３００５〜３００
７、ダイクロイックミラー３００３、３００４、光学レ
ンズ３００８a〜３００８c、プリズム３０１１、液晶表
示装置３０１０、投射光学系３０１２を含む。投射光学
系３０１２は、投射レンズを備えた光学系である。本実
施例は液晶表示装置３０１０を三つ使用する三板式の例
を示したが、単板式であってもよい。また、図２４
（Ａ）中において矢印で示した光路には、光学レンズ、
偏光機能を有するフィルム、位相差を調節するためのフ
ィルムもしくはＩＲフィルム等を設けてもよい。

【０２２９】また、図２４（Ｂ）に示すように、光源光
学系３００１は、光源３０１３、３０１４、合成プリズ
ム３０１５、コリメータレンズ３０１６、３０２０、レ
ンズアレイ３０１７、３０１８、偏光変換素子３０１９
を含む。なお、図２４（Ｂ）に示した光源光学系は光源
を２つ用いたが、一つでも良いし、三つ以上としてもよ
い。また、光源光学系の光路のどこかに、光学レンズ、
偏光機能を有するフィルム、位相差を調節するフィルム
もしくはＩＲフィルム等を設けてもよい。

【０２３０】以上の様に、本願発明の適用範囲は極めて
広く、あらゆる分野の電気器具に適用することが可能で
ある。また、本実施例の電気器具は実施例１〜１１のど
のような組み合わせからなる構成を用いても実現するこ
とができる。

【０２３１】

【発明の効果】本発明を実施することでＮＴＦＴの信頼
性を高めることができる。従って、厳しい信頼性が要求
される高い電気特性（特に高いモビリティ）を有するＮ
ＴＦＴの信頼性を確保することが可能となった。また同
時に、特性バランスに優れたＮＴＦＴとＰＴＦＴとを組
み合わせてＣＭＯＳ回路を形成することで、信頼性が高
く且つ優れた電気特性を示す半導体回路を形成できる。

【０２３２】さらに、本願発明では、同一基板上におい
て動作電圧の異なる回路ごとに第２の不純物領域および
／または第３の不純物領域の長さを最適化して異ならせ
る。こうすることにより、高速動作を要求する回路には
それに見合った動作速度を有する回路を形成し、耐圧特
性の良さを要求する回路にはそれに見合った耐圧特性を
有する回路を形成することができる。

【０２３３】従って、回路の種類に応じた構造のＮＴＦ
Ｔ（特にＣＭＯＳ回路として配置される場合）を適切に
配置することで、回路の性能を最大限に引き出すことが
可能となり、高い信頼性と高い動作性能を有する半導体
回路（または電気光学装置）を実現することができる。

【０２３４】また、以上のような電気光学装置や半導体
回路を部品として搭載した電気器具の性能向上や信頼性
向上を図ることが可能となる。

【図面の簡単な説明】

【図１】 ＡＭ−ＬＣＤの回路配置を説明するための
図。

【図２】 ＡＭ−ＬＣＤの回路の断面構造を示す図。

【図３】 ＮＴＦＴの作製工程を示す図。

【図４】 ＮＴＦＴの作製工程を示す図。

【図５】 ＮＴＦＴの断面構造を示す図。

【図６】 ＮＴＦＴの断面構造を示す図。

【図７】 ＮＴＦＴの断面構造を示す図。

【図８】 ＡＭ−ＬＣＤの外観を示す図。

【図９】 ＣＭＯＳ回路の断面構造を示す図。

【図１０】 ＣＭＯＳ回路の作製工程を示す図。

【図１１】 電気器具の一例を示す図。

【図１２】 シミュレーション結果を示す図。

【図１３】 バイアスパワー密度とテーパー角の関係を
示す図。

【図１４】 ＣＦ₄流量とテーパー角の関係を示す図。

【図１５】 Ｗ／レジスト選択比とテーパー角の関係を
示す図。

【図１６】 ＥＬ表示装置の上面構造及び断面構造を示
す図。

【図１７】 ＥＬ表示装置の断面構造を示す図。

【図１８】 ＥＬ表示装置の上面構造及び回路構成を示
す図。

【図１９】 ＥＬ表示装置の断面構造を示す図。

【図２０】 ＥＬ表示装置の回路構成を示す図。

【図２１】 液晶の電気光学特性を示す図。

【図２２】 電気器具の一例を示す図。

【図２３】 電気器具の一例を示す図。

【図２４】 光学エンジンの構成を示す図。

───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.⁷ 識別記号 ＦＩ テーマコート゛(参考） Ｈ０１Ｌ 27/08 ３３１

Claims (7)

【特許請求の範囲】
1. 【請求項１】同一基板上に第１のＮＴＦＴ及び第２のＮ
   ＴＦＴを含む半導体装置において、 前記第１のＮＴＦＴ及び前記第２のＮＴＦＴは、半導体
   層、ゲート絶縁膜及び該ゲート絶縁膜を介して前記半導
   体層と交差するゲート電極を有し、 前記半導体層は、チャネル形成領域、第１の不純物領
   域、前記ゲート絶縁膜を介して前記ゲート電極と重なる
   ように設けられた第２の不純物領域及び前記第１の不純
   物領域と前記第２の不純物領域との間に設けられた第３
   の不純物領域からなり、 前記第２の不純物領域に含まれる周期表の１５族に属す
   る元素の濃度は前記第３の不純物領域に近づくにつれて
   高くなる勾配を示し、 前記第１のＮＴＦＴに設けられた第２の不純物領域の長
   さは、前記第２のＮＴＦＴに設けられた第２の不純物領
   域の長さとは異なることを特徴とする半導体装置。
2. 【請求項２】同一基板上に第１のＮＴＦＴ及び第２のＮ
   ＴＦＴを含む半導体装置において、 前記第２のＮＴＦＴの動作電圧は前記第１のＮＴＦＴの
   動作電圧よりも高く、 前記第１のＮＴＦＴ及び前記第２のＮＴＦＴは、半導体
   層、ゲート絶縁膜及び該ゲート絶縁膜を介して前記半導
   体層と交差するゲート電極を有し、 前記半導体層は、チャネル形成領域、第１の不純物領
   域、前記ゲート絶縁膜を介して前記ゲート電極と重なる
   ように設けられた第２の不純物領域及び前記第１の不純
   物領域と前記第２の不純物領域との間に設けられた第３
   の不純物領域からなり、 前記第２の不純物領域に含まれる周期表の１５族に属す
   る元素の濃度は前記第３の不純物領域に近づくにつれて
   高くなる勾配を示し、 前記第２のＮＴＦＴに設けられた第２の不純物領域の長
   さは、前記第１のＮＴＦＴに設けられた第２の不純物領
   域の長さよりも長いことを特徴とする半導体装置。
3. 【請求項３】同一基板上に第１のＮＴＦＴ及び第２のＮ
   ＴＦＴを含む半導体装置において、 前記第１のＮＴＦＴ及び前記第２のＮＴＦＴは、半導体
   層、ゲート絶縁膜及び該ゲート絶縁膜を介して前記半導
   体層と交差するゲート電極を有し、 前記半導体層は、チャネル形成領域、第１の不純物領
   域、前記ゲート絶縁膜を介して前記ゲート電極と重なる
   ように設けられた第２の不純物領域及び前記第１の不純
   物領域と前記第２の不純物領域との間に設けられた第３
   の不純物領域からなり、 前記ゲート電極の前記第２の不純物領域に重なる部分は
   テーパー形状となっており、 前記第１のＮＴＦＴに設けられた第２の不純物領域の長
   さは、前記第２のＮＴＦＴに設けられた第２の不純物領
   域の長さとは異なることを特徴とする半導体装置。
4. 【請求項４】同一基板上に第１のＮＴＦＴ及び第２のＮ
   ＴＦＴを含む半導体装置において、 前記第２のＮＴＦＴの動作電圧は前記第１のＮＴＦＴの
   動作電圧よりも高く、 前記第１のＮＴＦＴ及び前記第２のＮＴＦＴは、半導体
   層、ゲート絶縁膜及び該ゲート絶縁膜を介して前記半導
   体層と交差するゲート電極を有し、 前記半導体層は、チャネル形成領域、第１の不純物領
   域、前記ゲート絶縁膜を介して前記ゲート電極と重なる
   ように設けられた第２の不純物領域及び前記第１の不純
   物領域と前記第２の不純物領域との間に設けられた第３
   の不純物領域からなり、 前記ゲート電極の前記第２の不純物領域に重なる部分は
   テーパー形状となっており、 前記第２のＮＴＦＴに設けられた第２の不純物領域の長
   さは、前記第１のＮＴＦＴに設けられた第２の不純物領
   域の長さよりも長いことを特徴とする半導体装置。
5. 【請求項５】請求項１乃至請求項４のいずれか一におい
   て、前記ゲート電極の側面が前記ゲート絶縁膜となす角
   は３度以上４０度以下であることを特徴とする半導体装
   置。
6. 【請求項６】請求項１乃至請求項４のいずれか一におい
   て、前記第１の不純物領域、第２の不純物領域及び第３
   の不純物領域は周期表の１５族に属する元素を含み、 前記第１の不純物領域は、前記第２の不純物領域及び前
   記第３の不純物領域よりも高い濃度で前記周期表の１５
   族に属する元素を含むことを特徴とする半導体装置。
7. 【請求項７】請求項１乃至請求項６のいずれか一に記載
   の半導体装置を用いたことを特徴とする電気器具。