JP2000223968A

JP2000223968A - 差動増幅回路

Info

Publication number: JP2000223968A
Application number: JP11027185A
Authority: JP
Inventors: Osamu Tajima; 修田島
Original assignee: Mitsumi Electric Co Ltd
Current assignee: Mitsumi Electric Co Ltd
Priority date: 1999-02-04
Filing date: 1999-02-04
Publication date: 2000-08-11

Abstract

(57)【要約】【課題】差動増幅回路において、周波数特性を劣化さ
せずに、オフセットをさらに低減すること目的とする。【解決手段】トランジスタＱ２２、Ｑ２３はカレント
ミラー回路を構成し、トランジスタＱ２１はトランジス
タＱ６に直列に接続されている。従って、トランジスタ
Ｑ２２とＱ２３に流れる電流は等しく、また、トランジ
スタＱ６とＱ２１に流れる電流は等しい。トランジスタ
Ｑ６にベース電流ＩＢＱ６が流れると、ＩＢＱ６×ｈFE
の電流が、トランジスタＱ６とＱ２１に流れる。その１
／ｈFEの電流（＝ＩＢＱ６）が、トランジスタＱ２２と
Ｑ２３に流れる。従って、トランジスタＱ６の全ベース
電流をトランジスタＱ２３が供給するので、差動増幅部
１は影響されない。その結果、差動増幅部１におけるオ
フセットは発生しない。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、差動増幅回路に係
り、特に、オフセットを低減した差動増幅回路に関す
る。

【０００２】

【従来の技術】図３に、液晶用の信号ドライバ（映像信
号用）である、従来の差動増幅回路の例を示す。図３の
差動増幅回路は、差動増幅部１と出力回路２から構成さ
れている。差動増幅部１は、トランジスタＱ１〜トラン
ジスタＱ４、抵抗Ｒ１、抵抗Ｒ３、４及び電流源ＣＳ
１、電流源ＣＳ２から構成されている。

【０００３】トランジスタＱ１、トランジスタＱ２は、
差動増幅を行うトランジスタである。トランジスタＱ
１、トランジスタＱ２のコレクタには、カレントミラー
回路を構成するトランジスタＱ３、トランジスタＱ４が
接続されている。トランジスタＱ１のベースの入力端子
に印加された信号と、トランジスタＱ２のベースに印加
された抵抗Ｒ１と抵抗Ｒ２の接続点の電圧との差の信号
が増幅され、差動増幅部の出力点（出力側端子）Ａから
出力回路２に出力される。

【０００４】出力回路２は、トランジスタＱ６〜トラン
ジスタＱ１６、抵抗Ｒ２、抵抗Ｒ５、抵抗Ｒ６、電流源
ＣＳ３〜電流源ＣＳ６及びコンデンサＣ１、コンデンサ
Ｃ２から構成されている。トランジスタＱ６は、エミッ
タフォロワ回路を構成し、トランジスタＱ７、トランジ
スタＱ８は、カレントミラー回路を構成する。入力信号
は、差動増幅部１のトランジスタＱ１のベースに入力さ
れ、出力回路２の出力端子から出力される。出力回路２
の出力側のトランジスタＱ１６には、１０ｍＡ程度の電
流が流れる。

【０００５】図３の動作を説明する。入力端子にハイレ
ベルの信号が印加された場合、トランジスタＱ１のコレ
クタ電流は減少し、トランジスタＱ６のベース電流は減
少し、トランジスタＱ１６のベース電流が減少するた
め、トランジスタＱ１５のコレクタ電流が増加する。そ
の結果、出力端子からは、ハイレベルの出力信号を得る
ことができる。

【０００６】また、入力端子にローレベルの信号が印加
された場合、トランジスタＱ１のコレクタ電流は増大
し、トランジスタＱ６のベース電流が増加し、トランジ
スタＱ１６のベース電流が増加するため、トランジスタ
Ｑ１６のコレクタ電流が増加する。その結果、出力端子
からは、ローレベルの出力信号を得ることができる。ト
ランジスタＱ７とトランジスタＱ８は、カレントミラー
回路を構成しているので、トランジスタＱ７には、トラ
ンジスタＱ８に流れる電流と同じ値の電流が流れる。

【０００７】ところで、図３において、入力端子にハイ
レベルの信号が印加された場合、トランジスタＱ６のベ
ース電流が減少するため、トランジスタＱ６のコレクタ
電流も減少する。従って、トランジスタＱ７の定電流
は、トランジスタＱ６のコレクタ電流が減少した分の電
流ＨｉｇｈＩが、トランジスタＱ１３を介して流れる。
一方、入力端子にローレベルの信号が印加された場合、
トランジスタＱ６のベースには、ハイレベルの信号が印
加され、トランジスタＱ６の電流が増加し、トランジス
タＱ１６のベース電流分を含めた大きな電流が、トラン
ジスタＱ６に流れる。即ち、トランジスタＱ６には、ト
ランジスタＱ７に流れる電流（＝トランジスタＱ８に流
れる電流）とトランジスタＱ１６のベースに流れる電流
ＬｏｗＩを足した電流が流れる。

【０００８】従って、入力端子にハイレベルの信号が印
加された場合は、トランジスタＱ６のベースには、電流
がほとんど流れないのに対し、入力端子にローレベルの
信号が印加された場合は、トランジスタＱ６に大きな電
流が流れる。トランジスタＱ１６に、１０ｍＡの電流が
流れるとすると、トランジスタＱ１６のベースには、ｈ
FEが１００であれば、１００μＡの電流が流れることに
なる。また、トランジスタＱ７の定電流分を４００μＡ
（＝トランジスタＱ８に流れる電流）とすると、ローレ
ベルの信号が印加された場合は、トランジスタＱ６のエ
ミッタには、５００μＡの電流が流れ、そのベースに
は、ｈFEが１００であれば、５μＡの電流が流れる。こ
のベース電流を差動増幅部１が供給する必要がある。こ
れが、オフセット電圧発生の原因となる。このように、
差動増幅回路はオフセットが問題となる。

【０００９】このオフセット電圧の発生を減少するため
に、図４の回路が考案されている。図４の回路は、図３
の回路において、差動増幅部１と出力回路２との間に、
エミッタフォロワ回路３を設けたものである。トランジ
スタＱ６のベース電流ＩＢＱ６の影響がそのまま、差動
増幅部に影響するのでは無く、エミッタフォロワ回路３
によって、影響を緩和させたものである。トランジスタ
Ｑ５にエミッタ電流ＩＥＱ５流すには、トランジスタＱ
５のベースには、ＩＥＱ５／ｈFEの電流を流せば良い。

【００１０】従って、差動増幅部は、トランジスタＱ６
にベース電流ＩＢＱ６を流す場合でも、１／ｈFEに減少
したＩＢＱ６／ｈFEの電流を、トランジスタＱ５のベー
スに供給すればよく、影響が緩和され、オフセット電圧
の発生を減少させることができる。さらに、オフセット
電圧の発生を減少するために、図５の回路が考案されて
いる。図５の回路は、図３の回路において、差動増幅部
１の入力側に、オフセット補償回路４を設けたものであ
る。オフセット補償回路４は、トランジスタＱ１７〜ト
ランジスタＱ２０で構成されている。トランジスタＱ１
９とトランジスタＱ２０はカレントミラー回路を構成し
ている。さらに、トランジスタＱ１７は、出力回路のト
ランジスタＱ７、トランジスタＱ８とカレントミラー回
路を構成する。

【００１１】従って、トランジスタＱ１７には、トラン
ジスタＱ７と同じ電流（＝ＩＥＱ７）が流れ、トランジ
スタＱ１８は、トランジスタＱ１７と直列接続されてい
るので、トランジスタＱ１８にも、トランジスタＱ７と
同じ電流（＝ＩＥＱ７）が流れる。トランジスタＱ１８
のベース電流は、その１／ｈFEの電流（＝ＩＥＱ７／ｈ
FE）が流れる。トランジスタＱ１９とトランジスタＱ２
０とはカレントミラー回路を構成しているので、トラン
ジスタＱ１８のベース電流と同じ大きさの電流（＝ＩＥ
Ｑ７／ｈFE）がトランジスタＱ２０に流れる。トランジ
スタＱ２０の電流は、トランジスタＱ６のベースに流れ
る。ところで、トランジスタＱ２０からトランジスタＱ
６のベースに流れる電流は、ＩＥＱ７／ｈFEであって、
この電流は、トランジスタＱ６が、トランジスタＱ７の
ＩＥＱ７を流すに必要な、トランジスタＱ６ベース電流
でもある。

【００１２】つまり、トランジスタＱ７に流れる電流に
必要な、トランジスタＱ６のベース電流は、トランジス
タＱ２０が、トランジスタＱ６のベースに供給するの
で、オフセットは発生しない。

【００１３】

【発明が解決しようとする課題】しかしながら、図４の
回路は、差動増幅部１から供給される電流は、図３の回
路のものに対して、１／ｈFEだけ、小さくなったが、オ
フセット電圧発生要因は、依然として残っており、か
つ、エミッタフォロワ回路を設けたために、周波数特性
が劣化し、高周波数で使用すると発振し易くなるという
問題が生じる。

【００１４】また、図５の回路では、トランジスタＱ７
に流れる定電流分に関しては、補償されているが、図３
の電流ＬｏｗＩ分や負荷の電流変動分に関しては、補償
されていないので、十分にオフセットの発生が除去でき
ないという問題があった。本発明は、上記問題に鑑みな
されたものであり、差動増幅回路において、周波数特性
を劣化させずに、オフセットをさらに低減すること目的
とするものである。

【００１５】

【課題を解決するための手段】請求項１に記載された発
明は、差動増幅部（例えば、図１における１）と差動増
幅部に接続された出力回路（例えば、図１における２；
受動素子のみで構成しても良い）とを有する差動増幅回
路において、前記差動増幅部からの信号が印加される前
記出力回路の入力側に、オフセット電圧を補償するオフ
セット補償回路（例えば、図１における５）を設け、該
オフセット補償回路は、前記差動増幅部のオフセット電
圧発生の原因となる前記出力回路の入力側における電流
変動分に対応した電流を生成し、前記出力回路の入力側
に供給することを特徴とする差動増幅回路である。

【００１６】請求項１記載の発明によれば、出力回路の
入力側に、オフセット電圧を補償するオフセット補償回
路を設け、オフセット補償回路は、差動増幅部のオフセ
ット電圧発生の原因となる前記出力回路の入力側におけ
る電流変動分に対応した電流を生成し、出力回路の入力
側に供給することにより、周波数特性を劣化させずに、
オフセットをさらに低減することができる。

【００１７】請求項２に記載された発明は、請求項１記
載の差動増幅回路において、前記オフセット補償回路
は、前記出力回路の初段トランジスタ（例えば、図１に
おけるＱ６；ＦＥＴで構成しても良い）と前記差動増幅
回路の電源との間に負荷トランジスタ（例えば、図１に
おけるＱ２１；ＦＥＴで構成しても良い）を設け、該負
荷トランジスタのベース（ＦＥＴで構成した場合は、ゲ
ート）端子と前記初段トランジスタのベース端子とにカ
レントミラー回路を接続したことを特徴とする。

【００１８】請求項２記載の発明によれば、オフセット
補償回路は、出力回路の初段トランジスタと差動増幅回
路の電源との間に負荷トランジスタを設け、負荷トラン
ジスタのベース端子と初段トランジスタのベース端子と
にカレントミラー回路を接続した回路を用いることによ
り、簡単な回路で、オフセットを低減することができ
る。

【００１９】請求項３に記載された発明は、差動増幅部
と差動増幅部に接続された出力回路とを有する差動増幅
回路において、該差動増幅回路の電源（例えば、図２に
おけるＶＣＣ）と地気（例えば、図２におけるＧＮＤ）
との間にエミッタフォロワ回路（例えば、図２における
Ｑ２４、Ｒ７；ソースフォロワ回路で構成しても良い）
を設け、前記差動増幅部の一方の出力側端子（例えば、
図２におけるＤ）を該エミッタフォロワ回路のベースに
接続し、前記エミッタフォロワ回路の負荷（例えば、図
２におけるＲ７）を調整して、該エミッタフォロワ回路
のベース電流と、前記差動増幅部から出力回路に流れる
電流を同一とすることを特徴とする差動増幅回路であ
る。

【００２０】請求項３記載の発明によれば、差動増幅回
路の電源と地気との間にエミッタフォロワ回路を設け、
差動増幅部の一方の出力側端子を該エミッタフォロワ回
路のベースに接続し、エミッタフォロワ回路の負荷を調
整して、該エミッタフォロワ回路のベース電流と、差動
増幅部から出力回路に流れる電流を同一とすることによ
り、周波数特性を劣化させずに、オフセットをさらに低
減することができる。

【００２１】請求項４に記載された発明は、差動増幅部
と差動増幅部に接続された出力回路とを有する差動増幅
回路において、差動増幅部の各能動素子の出力端子にカ
レントミラー回路を接続し、該カレントミラー回路は、
ベース（ＦＥＴで構成した場合は、ゲート）が共通に接
続された二つのトランジスタ（例えば、図２におけるＱ
３、Ｑ４；ＦＥＴで構成しても良い）と、前記差動増幅
回路の電源と地気との間に設けたエミッタフォロワ回路
から構成され、該エミッタフォロワ回路のベースに前記
差動増幅部の一方の出力側端子（例えば、図２における
Ｄ）を接続し、該エミッタフォロワ回路のエミッタ端子
を前記カレントミラー回路を構成するトランジスタのベ
ースに接続したことを特徴とする差動増幅回路である。

【００２２】請求項４記載の発明によれば、差動増幅部
の各能動素子の出力端子にカレントミラー回路を接続
し、カレントミラー回路は、ベースが共通に接続された
二つのトランジスタと、差動増幅回路の電源と地気との
間に設けたエミッタフォロワ回路から構成され、エミッ
タフォロワ回路のベースに差動増幅部の一方の出力側端
子を接続し、エミッタフォロワ回路のエミッタ端子を前
記カレントミラー回路を構成するトランジスタのベース
に接続したことにより、周波数特性を劣化させずに、オ
フセットをさらに低減することができる。

【００２３】請求項５に記載された発明は、請求項１又
は２記載の差動増幅回路と請求項３又は４記載の差動増
幅回路とを組み合わせたことを特徴とする差動増幅回路
である。請求項５記載の発明によれば、請求項１又は２
記載の差動増幅回路と請求項３又は４記載の差動増幅回
路とを組み合わせることにより、周波数特性を劣化させ
ずに、オフセットをさらに低減することができる。

【００２４】

【発明の実施の形態】次に、本発明の実施の形態につい
て図面と共に説明する。図１に本発明の第１の実施の形
態を示す。図１のものは、図３の従来例に対して、オフ
セット補償回路５を設けた構成である。オフセット補償
回路５は、トランジスタＱ２１〜トランジスタＱ２３に
より構成される。トランジスタＱ２２とトランジスタＱ
２３はカレントミラー回路を構成している。トランジス
タＱ２１は、出力回路２の初段のトランジスタＱ６のコ
レクタ回路に直列に接続されている。従って、トランジ
スタＱ２２とトランジスタＱ２３に流れる電流は等し
く、また、トランジスタＱ６とトランジスタＱ２１に流
れる電流も等しい。

【００２５】ここで、差動増幅部１にオフセット電圧を
発生させる原因となる、トランジスタＱ６のベース電流
ＩＢＱ６が流れたとする。その結果、ＩＢＱ６×ｈFEの
電流が、トランジスタＱ６のコレクタに流れ、さらに、
トランジスタＱ２１にも流れる。トランジスタＱ２１の
ベースには、その１／ｈFEのベース電流（＝ＩＢＱ６）
が流れる。このベース電流は、カレントミラー回路を構
成するトランジスタＱ２２に流れ、同じ電流（＝ＩＢＱ
６）がトランジスタＱ２３に流れる。従って、トランジ
スタＱ６のベース電流は、トランジスタＱ２３からの電
流と同じであるから、Ａ点とＢ点間に電流が流れない。
その結果、出力回路に電流の変動が生じても、差動増幅
部１には、影響を与えないので、オフセット電圧は発生
しない。

【００２６】しかし、図１の回路で、カレントミラー回
路を構成するトランジスタＱ２２とトランジスタＱ２３
は、完全なカレントミラー回路でないことから、トラン
ジスタＱ６のベース電流とトランジスタＱ２３のコレク
タ電流とが必ずしも一致しない。そのため、差動増幅部
１のトランジスタＱ１に、多少の電流が流れる。さら
に、差動増幅部１におけるカレントミラー回路を構成す
るトランジスタＱ４が、入力側の影響を受けて、変動す
るために、トランジスタＱ２に電流が流れる。

【００２７】このように、トランジスタＱ１とトランジ
スタＱ２に電流が流れることから、オフセットが多少発
生する。そこで、更にオフセットを抑圧した第２の実施
の形態を図２に示す。図１の回路に対して、トランジス
タＱ４のコレクタ（Ｄ点：差動増幅部１の出力側端子）
とベース（Ｃ点）を直接接続しないで、コレクタが電源
に接続されたトランジスタＱ２４のベースとトランジス
タＱ４のコレクタを接続し、さらに、トランジスタＱ４
のベース（Ｃ点）と、地気との間に抵抗Ｒ７を接続した
ものである。なお、トランジスタＱ２４は、エミッタフ
ォロワ回路を構成している。

【００２８】抵抗Ｒ７により、トランジスタＱ３とトラ
ンジスタＱ４のコレクタ・エミッタ間電圧ＶＣＥは等し
くなる。また、抵抗Ｒ７の値を調整することにより、入
力信号がないときのトランジスタＱ６のベース電流（Ｉ
ＢＱ６）とトランジスタＱ２４のベース電流（ＩＢＱ２
４）を等しくすることにより、オフセット電圧を抑圧す
ることができる。

【００２９】なお、入力信号がないときのトランジスタ
Ｑ６のベース電流とトランジスタＱ２４のベース電流
は、次のように考えて等しくする。トランジスタＱ２４
のコレクタ電流ＩＣ２４は、ＩＣ２４＝ＶＢＥ／Ｒ７但し、ＶＢＥは、トランジスタＱ３又はトランジスタＱ
４のベース・エミッタ間電圧である。

【００３０】また、トランジスタＱ３及びトランジスタ
Ｑ４のベース電流は無視できるのものとする。従って、
トランジスタＱ２４のベースには、ＩＢＱ２４＝ＶＢＥ／Ｒ７／ｈFE が流れる。但し、ｈFEは、トランジスタＱ２４の電流増
幅率ｈFEである。

【００３１】このＩＢＱ２４をＩＢＱ６と等しくするよ
うに、抵抗Ｒ７を調整する。なお、上記実施の形態で
は、出力回路として、能動増幅器を含む回路例について
説明したが、出力回路は、能動増幅器を含む回路に限ら
ず、受動素子のみで構成してもよい。また、上記実施の
形態では、出力回路として、トランジスタを含む回路例
について説明した。しかし、本発明において、トランジ
スタは、他の能動素子をも意味するものとして使用して
いる。また、トランジスタが、ＦＥＴを意味する場合
は、エミッタ、コレクタ及びベースは、それぞれ、ソー
ス、ドレイン及びゲートをも意味し、エミッタフォロワ
回路は、ソースフォロワ回路を意味する。

【００３２】また、上記第２の実施の形態では、オフセ
ット補償回路５を含んだ例について説明したが、第２の
実施の形態は、オフセット補償回路５を含んだ例に限ら
ず、オフセット補償回路５を含まなくても、入力回路の
影響によるオフセット補償を行うことができる。

【００３３】

【発明の効果】上述の如く本発明によれば、次に述べる
種々の効果を実現することができる。請求項１記載の発
明によれば、出力回路の入力側に、オフセット電圧を補
償するオフセット補償回路を設け、オフセット補償回路
は、差動増幅部のオフセット電圧発生の原因となる前記
出力回路の入力側における電流変動分に対応した電流を
生成し、出力回路の入力側に供給することにより、周波
数特性を劣化させずに、オフセットをさらに低減するこ
とができる。

【００３４】請求項２記載の発明によれば、オフセット
補償回路は、出力回路の初段トランジスタと差動増幅回
路の電源との間に負荷トランジスタを設け、負荷トラン
ジスタのベース端子と初段トランジスタのベース端子と
にカレントミラー回路を接続した回路を用いることによ
り、簡単な回路で、オフセットを低減することができ
る。

【００３５】請求項３記載の発明によれば、差動増幅回
路の電源と地気との間にエミッタフォロワ回路を設け、
差動増幅部の一方の出力側端子を該エミッタフォロワ回
路のベースに接続し、エミッタフォロワ回路の負荷を調
整して、該エミッタフォロワ回路のベース電流と、差動
増幅部から出力回路に流れる電流を同一とすることによ
り、周波数特性を劣化させずに、オフセットをさらに低
減することができる。

【００３６】請求項４記載の発明によれば、差動増幅部
の各能動素子の出力端子にカレントミラー回路を接続
し、カレントミラー回路は、ベースが共通に接続された
二つのトランジスタと、差動増幅回路の電源と地気との
間に設けたエミッタフォロワ回路から構成され、エミッ
タフォロワ回路のベースに差動増幅部の一方の出力側端
子を接続し、エミッタフォロワ回路のエミッタ端子を前
記カレントミラー回路を構成するトランジスタのベース
に接続したことにより、周波数特性を劣化させずに、オ
フセットをさらに低減することができる。

【００３７】請求項５記載の発明によれば、請求項１又
は２記載の差動増幅回路と請求項３又は４記載の差動増
幅回路とを組み合わせることにより、周波数特性を劣化
させずに、オフセットをさらに低減することができる。

【図面の簡単な説明】

【図１】本発明の実施の形態（その１）を説明するため
の図である。

【図２】本発明の実施の形態（その２）を説明するため
の図である。

【図３】従来例（その１）を説明するための図である。

【図４】従来例（その２）を説明するための図である。

【図５】従来例（その３）を説明するための図である。

【符号の説明】

１差動増幅部２出力回路３エミッタフォロワ回路４、５オフセット補償回路１１オフセット補償回路を含む差動増幅部Ｑ１〜Ｑ１４トランジスタＲ１〜Ｒ７抵抗Ｃ１〜Ｃ２コンデンサＣＳ１〜ＣＳ７電流源ＲＥＦ基準電圧ＶＣＣ電源電圧ＧＮＤ地気Ｑ３、Ｑ４；Ｑ７、Ｑ８、Ｑ１７；Ｑ２２、Ｑ２３
カレントミラー回路Ａ、Ｄ差動増幅部の出力点（出力側端子）

───────────────────────────────────────────────────── フロントページの続きＦターム(参考） 5J066 AA01 AA12 CA13 CA61 FA04 HA08 HA25 HA29 KA00 KA05 KA09 MA01 MA02 MA21 ND01 ND14 ND25 PD01 5J091 AA01 AA12 CA13 CA61 FA04 HA08 HA25 HA29 KA00 KA05 KA09 MA01 MA02 MA21

Claims

【特許請求の範囲】

【請求項１】差動増幅部と差動増幅部に接続された出
力回路とを有する差動増幅回路において、前記差動増幅部からの信号が印加される前記出力回路の
入力側に、オフセット電圧を補償するオフセット補償回
路を設け、該オフセット補償回路は、前記差動増幅部のオフセット
電圧発生の原因となる前記出力回路の入力側における電
流変動分に対応した電流を生成し、前記出力回路の入力
側に供給することを特徴とする差動増幅回路。
【請求項２】請求項１記載の差動増幅回路において、前記オフセット補償回路は、前記出力回路の初段トラン
ジスタと前記差動増幅回路の電源との間に負荷トランジ
スタを設け、該負荷トランジスタのベース端子と前記初段トランジス
タのベース端子とにカレントミラー回路を接続したこと
を特徴とする差動増幅回路。
【請求項３】差動増幅部と差動増幅部に接続された出
力回路とを有する差動増幅回路において、該差動増幅回路の電源と地気との間にエミッタフォロワ
回路を設け、前記差動増幅部の一方の出力側端子を該エ
ミッタフォロワ回路のベースに接続し、前記エミッタフォロワ回路の負荷を調整して、該エミッ
タフォロワ回路のベース電流と、前記差動増幅部から出
力回路に流れる電流を同一とすることを特徴とする差動
増幅回路。
【請求項４】差動増幅部と差動増幅部に接続された出
力回路とを有する差動増幅回路において、差動増幅部の各能動素子の出力端子にカレントミラー回
路を接続し、該カレントミラー回路は、ベースが共通に接続された二
つのトランジスタと、前記差動増幅回路の電源と地気と
の間に設けたエミッタフォロワ回路から構成され、該エミッタフォロワ回路のベースに前記差動増幅部の一
方の出力側端子を接続し、該エミッタフォロワ回路のエ
ミッタ端子を前記カレントミラー回路を構成するトラン
ジスタのベースに接続したことを特徴とする差動増幅回
路。
【請求項５】請求項１又は２記載の差動増幅回路と請
求項３又は４記載の差動増幅回路とを組み合わせたこと
を特徴とする差動増幅回路。