JP2000224080A - 線路等化器及びその等化方法 - Google Patents
線路等化器及びその等化方法Info
- Publication number
- JP2000224080A JP2000224080A JP11024822A JP2482299A JP2000224080A JP 2000224080 A JP2000224080 A JP 2000224080A JP 11024822 A JP11024822 A JP 11024822A JP 2482299 A JP2482299 A JP 2482299A JP 2000224080 A JP2000224080 A JP 2000224080A
- Authority
- JP
- Japan
- Prior art keywords
- tap coefficient
- tap
- coefficient
- line equalizer
- candidates
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000000034 method Methods 0.000 title claims description 18
- 230000003111 delayed effect Effects 0.000 claims abstract description 7
- 238000004364 calculation method Methods 0.000 claims 1
- 238000010586 diagram Methods 0.000 description 15
- 230000005540 biological transmission Effects 0.000 description 14
- 238000012549 training Methods 0.000 description 13
- 238000012545 processing Methods 0.000 description 9
- 238000004891 communication Methods 0.000 description 2
- 239000002243 precursor Substances 0.000 description 2
- 230000003044 adaptive effect Effects 0.000 description 1
- 230000006866 deterioration Effects 0.000 description 1
- 238000012552 review Methods 0.000 description 1
- 238000010079 rubber tapping Methods 0.000 description 1
- 238000012546 transfer Methods 0.000 description 1
Landscapes
- Cable Transmission Systems, Equalization Of Radio And Reduction Of Echo (AREA)
- Filters That Use Time-Delay Elements (AREA)
Abstract
(57)【要約】
【課題】 線路特性によらず良好な線路等化特性を得る
ようにする。 【解決手段】 遅延器１０３によって遅延された受信信
号１０１及び識別誤差１０２に基づき、フィルタ係数更
新部１０６により、ＬＭＳアルゴリズムによってタップ
のタップ係数の更新を行うとともに、所定のしきい値を
有する係数制御部１０５により、フィルタ係数更新部１
０６によって生成されるタップ係数の値を、しきい値と
同じ値に変更するようにする。
ようにする。 【解決手段】 遅延器１０３によって遅延された受信信
号１０１及び識別誤差１０２に基づき、フィルタ係数更
新部１０６により、ＬＭＳアルゴリズムによってタップ
のタップ係数の更新を行うとともに、所定のしきい値を
有する係数制御部１０５により、フィルタ係数更新部１
０６によって生成されるタップ係数の値を、しきい値と
同じ値に変更するようにする。
Description
【０００１】
【発明の属する技術分野】本発明は、ＴＣＭ（Time Com
pression Multiplex）方式のディジタル加入者線伝送シ
ステム（以下、ＴＣＭ伝送システムという）において、
伝送線路により生じる歪の補償に適した線路等化器及び
その等化方法に関する。
pression Multiplex）方式のディジタル加入者線伝送シ
ステム（以下、ＴＣＭ伝送システムという）において、
伝送線路により生じる歪の補償に適した線路等化器及び
その等化方法に関する。
【０００２】
【従来の技術】ＴＣＭ伝送システムにおけるデータの受
渡しは、図７に示すように、単一の伝送路上で、局と加
入者側との間の通信が時分割で行われるようになってい
る。
渡しは、図７に示すように、単一の伝送路上で、局と加
入者側との間の通信が時分割で行われるようになってい
る。
【０００３】このようなＴＣＭ伝送システムにおいて
は、トレーニングのための時間が割当てられている線路
等化器を有した受信信号処理部が備えられている。
は、トレーニングのための時間が割当てられている線路
等化器を有した受信信号処理部が備えられている。
【０００４】トレーニングに用いるトレーニング信号
は、３２０ｋＨｚに同期して送信される。また、トレー
ニング信号は、ヘッダが１６ビットとされ、８ビット毎
に＋１と−１とをとる固定パターンからなる。このた
め、送信信号の中心周波数は２０ｋＨｚとなる。
は、３２０ｋＨｚに同期して送信される。また、トレー
ニング信号は、ヘッダが１６ビットとされ、８ビット毎
に＋１と−１とをとる固定パターンからなる。このた
め、送信信号の中心周波数は２０ｋＨｚとなる。
【０００５】トレーニング時におけるトレーニング信号
は、対向の送信部から送信される。通常の通信時には、
対向の送信部よりランダム信号が送信される。その中心
周波数は、１６０ｋＨｚである。符号としてＡＭＩ（Al
ternate Mark Inversion）が用いられる。
は、対向の送信部から送信される。通常の通信時には、
対向の送信部よりランダム信号が送信される。その中心
周波数は、１６０ｋＨｚである。符号としてＡＭＩ（Al
ternate Mark Inversion）が用いられる。
【０００６】このような線路等化器の一例を、図８に示
す。
す。
【０００７】図８に示す線路等化器９００は、Ｎタップ
（Ｎは自然数）のトランスバーサルフィルタにより構成
される。タップ係数の更新は、ＬＭＳアルゴリズムによ
って行うのが一般的である。
（Ｎは自然数）のトランスバーサルフィルタにより構成
される。タップ係数の更新は、ＬＭＳアルゴリズムによ
って行うのが一般的である。
【０００８】線路等化器９００は、遅延器９０３、乗算
器９０４、フィルタ係数更新部９０６及び加算器９０７
を備えている。
器９０４、フィルタ係数更新部９０６及び加算器９０７
を備えている。
【０００９】受信信号１０１は、遅延器９０３を介して
乗算器９０４及びフィルタ係数更新部９０６に与えられ
る。識別誤差１０２は、フィルタ係数更新部９０６に与
えられる。
乗算器９０４及びフィルタ係数更新部９０６に与えられ
る。識別誤差１０２は、フィルタ係数更新部９０６に与
えられる。
【００１０】フィルタ係数更新部９０６によって更新さ
れた信号は、乗算器９０４に与えられる。乗算器９０４
にて遅延器９０３を介して与えられた受信信号１０１
と、フィルタ係数更新部９０６によって更新された信号
とが乗算される。各乗算器９０４によって乗算された信
号は、加算器９０７によって加算され、符号識別用信号
１０８として出力される。
れた信号は、乗算器９０４に与えられる。乗算器９０４
にて遅延器９０３を介して与えられた受信信号１０１
と、フィルタ係数更新部９０６によって更新された信号
とが乗算される。各乗算器９０４によって乗算された信
号は、加算器９０７によって加算され、符号識別用信号
１０８として出力される。
【００１１】
【発明が解決しようとする課題】ところで、上述した線
路等化器９００のトレーニングは、上記のように、中心
周波数が２０ｋＨｚのトレーニング信号に対して行われ
る。この場合、線路特性によっては、図９のＡに示すよ
うにプリカーソルが整形されない場合がある。
路等化器９００のトレーニングは、上記のように、中心
周波数が２０ｋＨｚのトレーニング信号に対して行われ
る。この場合、線路特性によっては、図９のＡに示すよ
うにプリカーソルが整形されない場合がある。
【００１２】これは、トレーニング信号が固定パターン
であるため、図９のＡ，Ｂの部分が打消し合い、サンプ
ル点での受信レベルが０となるためである。このときの
線路等化器９００のタップ係数に着目すると、図１０に
示すように先頭のタップ係数が正の値（センタータップ
を４とした場合）となっており、ノイズを増加させる原
因になっていた。
であるため、図９のＡ，Ｂの部分が打消し合い、サンプ
ル点での受信レベルが０となるためである。このときの
線路等化器９００のタップ係数に着目すると、図１０に
示すように先頭のタップ係数が正の値（センタータップ
を４とした場合）となっており、ノイズを増加させる原
因になっていた。
【００１３】このように、線路等化器９００のトレーニ
ングにおいては、ノイズが増加するため、線路特性によ
り線路等化特性が劣化してしまうという問題があった。
ングにおいては、ノイズが増加するため、線路特性によ
り線路等化特性が劣化してしまうという問題があった。
【００１４】本発明は、このような状況に鑑みてなされ
たものであり、線路特性によらず良好な線路等化特性を
得ることができる線路等化器及びその等化方法を提供す
ることができるようにするものである。
たものであり、線路特性によらず良好な線路等化特性を
得ることができる線路等化器及びその等化方法を提供す
ることができるようにするものである。
【００１５】
【課題を解決するための手段】請求項１に記載の線路等
化器は、Ｎタップ（Ｎは自然数）のトランスバーサルフ
ィルタにより構成され、受信信号に対して適応的に波形
等化を行う線路等化器であって、互いに従属接続され、
受信信号に対して所定の遅延を与える複数の遅延器と、
遅延された受信信号及び識別誤差に基づき、ＬＭＳアル
ゴリズムによってタップのタップ係数の更新を行うフィ
ルタ係数更新部と、所定のしきい値を有し、フィルタ係
数更新部によって生成されるタップ係数の値を、しきい
値と同じ値に変更する係数制御部とを備えることを特徴
とする。また、係数制御部は、タップ係数を、時刻ｎの
第ｉ（ｉは、１〜Ｎ）のタップ係数をＣｉ（ｎ）とした
とき、 Ｃｉ’（ｎ＋１）＝Ｃｉ（ｎ）＋α×ｅ（ｎ）×Ｄ
ｉ＋１（ｎ） で算出される時刻ｎ＋１の第ｉのタップ係数候補Ｃｉ’
（ｎ＋１）に基づいて変更する（ここで、ｅ（ｎ）は時
刻ｎでの識別誤差、Ｄｉ＋１（ｎ）は第ｉ＋１の遅延器
の出力、αはゲイン、しきい値は０である。）ようにす
ることができる。また、時刻ｎ＋１のタップ係数Ｃ
ｉ（ｎ＋１）は、タップ係数候補に対する制限の加え方
により、 ．期待するタップ係数が負の場合 Ｃｉ’（ｎ＋１）＞０ならば Ｃｉ（ｎ＋１）＝０ ：（タップ係数候補
に制限を加える） Ｃｉ’（ｎ＋１）≦０ならば Ｃｉ（ｎ＋１）＝Ｃｉ’（ｎ＋１）：（タップ係数候補
に制限を加えない） ．期待するタップ係数が正の場合 Ｃｉ’（ｎ＋１）≧０ならば Ｃｉ（ｎ＋１）＝Ｃｉ’（ｎ＋１）：（タップ係数候補
に制限を加えない） Ｃｉ’（ｎ＋１）＜０ならば Ｃｉ（ｎ＋１）＝０ ：（タップ係数候補
に制限を加える） の２通りの方法で算出されるようにすることができる。
また、線路等化器には、孤立波の判定以降のポストカー
ソルの抑圧を行う判定帰還形等化器が含まれるようにす
ることができる。請求項５に記載の線路等化器の等化方
法は、Ｎタップ（Ｎは自然数）のトランスバーサルフィ
ルタにより構成され、受信信号に対して適応的に波形等
化を行う線路等化器の等化方法であって、互いに従属接
続され、受信信号に対して所定の遅延を与える第１の工
程と、遅延された受信信号及び識別誤差に基づき、ＬＭ
Ｓアルゴリズムによってタップのタップ係数の更新を行
う第２の工程と、所定のしきい値を有し、更新によって
生成されるタップ係数の値を、しきい値と同じ値に変更
する第３の工程とを備えることを特徴とする。また、第
３の工程には、タップ係数を、時刻ｎの第ｉ（ｉは、１
〜Ｎ）のタップ係数をＣｉ（ｎ）としたとき、 Ｃｉ’（ｎ＋１）＝Ｃｉ（ｎ）＋α×ｅ（ｎ）×Ｄ
ｉ＋１（ｎ） で算出される時刻ｎ＋１の第ｉのタップ係数候補Ｃｉ’
（ｎ＋１）に基づいて変更する（ここで、ｅ（ｎ）は時
刻ｎでの識別誤差、Ｄｉ＋１（ｎ）は第ｉ＋１の遅延器
の出力、αはゲイン、しきい値は０である。）第４の工
程が含まれるようにすることができる。また、第４の工
程には、時刻ｎ＋１のタップ係数Ｃｉ（ｎ＋１）を、タ
ップ係数候補に対する制限の加え方により、 ．期待するタップ係数が負の場合 Ｃｉ’（ｎ＋１）＞０ならば Ｃｉ（ｎ＋１）＝０ ：（タップ係数候補
に制限を加える） Ｃｉ’（ｎ＋１）≦０ならば Ｃｉ（ｎ＋１）＝Ｃｉ’（ｎ＋１）：（タップ係数候補
に制限を加えない） ．期待するタップ係数が正の場合 Ｃｉ’（ｎ＋１）≧０ならば Ｃｉ（ｎ＋１）＝Ｃｉ’（ｎ＋１）：（タップ係数候補
に制限を加えない） Ｃｉ’（ｎ＋１）＜０ならば Ｃｉ（ｎ＋１）＝０ ：（タップ係数候補
に制限を加える） の２通りの方法で算出する工程が含まれるようにするこ
とができる。また、第１〜第３の工程には、孤立波の判
定以降のポストカーソルの抑圧を行う工程が含まれるよ
うにすることができる。本発明に係る線路等化器及びそ
の等化方法においては、遅延器によって遅延された受信
信号及び識別誤差に基づき、フィルタ係数更新部によ
り、ＬＭＳアルゴリズムによってタップのタップ係数の
更新を行うとともに、所定のしきい値を有する係数制御
部により、フィルタ係数更新部によって生成されるタッ
プ係数の値を、しきい値と同じ値に変更するようにす
る。
化器は、Ｎタップ（Ｎは自然数）のトランスバーサルフ
ィルタにより構成され、受信信号に対して適応的に波形
等化を行う線路等化器であって、互いに従属接続され、
受信信号に対して所定の遅延を与える複数の遅延器と、
遅延された受信信号及び識別誤差に基づき、ＬＭＳアル
ゴリズムによってタップのタップ係数の更新を行うフィ
ルタ係数更新部と、所定のしきい値を有し、フィルタ係
数更新部によって生成されるタップ係数の値を、しきい
値と同じ値に変更する係数制御部とを備えることを特徴
とする。また、係数制御部は、タップ係数を、時刻ｎの
第ｉ（ｉは、１〜Ｎ）のタップ係数をＣｉ（ｎ）とした
とき、 Ｃｉ’（ｎ＋１）＝Ｃｉ（ｎ）＋α×ｅ（ｎ）×Ｄ
ｉ＋１（ｎ） で算出される時刻ｎ＋１の第ｉのタップ係数候補Ｃｉ’
（ｎ＋１）に基づいて変更する（ここで、ｅ（ｎ）は時
刻ｎでの識別誤差、Ｄｉ＋１（ｎ）は第ｉ＋１の遅延器
の出力、αはゲイン、しきい値は０である。）ようにす
ることができる。また、時刻ｎ＋１のタップ係数Ｃ
ｉ（ｎ＋１）は、タップ係数候補に対する制限の加え方
により、 ．期待するタップ係数が負の場合 Ｃｉ’（ｎ＋１）＞０ならば Ｃｉ（ｎ＋１）＝０ ：（タップ係数候補
に制限を加える） Ｃｉ’（ｎ＋１）≦０ならば Ｃｉ（ｎ＋１）＝Ｃｉ’（ｎ＋１）：（タップ係数候補
に制限を加えない） ．期待するタップ係数が正の場合 Ｃｉ’（ｎ＋１）≧０ならば Ｃｉ（ｎ＋１）＝Ｃｉ’（ｎ＋１）：（タップ係数候補
に制限を加えない） Ｃｉ’（ｎ＋１）＜０ならば Ｃｉ（ｎ＋１）＝０ ：（タップ係数候補
に制限を加える） の２通りの方法で算出されるようにすることができる。
また、線路等化器には、孤立波の判定以降のポストカー
ソルの抑圧を行う判定帰還形等化器が含まれるようにす
ることができる。請求項５に記載の線路等化器の等化方
法は、Ｎタップ（Ｎは自然数）のトランスバーサルフィ
ルタにより構成され、受信信号に対して適応的に波形等
化を行う線路等化器の等化方法であって、互いに従属接
続され、受信信号に対して所定の遅延を与える第１の工
程と、遅延された受信信号及び識別誤差に基づき、ＬＭ
Ｓアルゴリズムによってタップのタップ係数の更新を行
う第２の工程と、所定のしきい値を有し、更新によって
生成されるタップ係数の値を、しきい値と同じ値に変更
する第３の工程とを備えることを特徴とする。また、第
３の工程には、タップ係数を、時刻ｎの第ｉ（ｉは、１
〜Ｎ）のタップ係数をＣｉ（ｎ）としたとき、 Ｃｉ’（ｎ＋１）＝Ｃｉ（ｎ）＋α×ｅ（ｎ）×Ｄ
ｉ＋１（ｎ） で算出される時刻ｎ＋１の第ｉのタップ係数候補Ｃｉ’
（ｎ＋１）に基づいて変更する（ここで、ｅ（ｎ）は時
刻ｎでの識別誤差、Ｄｉ＋１（ｎ）は第ｉ＋１の遅延器
の出力、αはゲイン、しきい値は０である。）第４の工
程が含まれるようにすることができる。また、第４の工
程には、時刻ｎ＋１のタップ係数Ｃｉ（ｎ＋１）を、タ
ップ係数候補に対する制限の加え方により、 ．期待するタップ係数が負の場合 Ｃｉ’（ｎ＋１）＞０ならば Ｃｉ（ｎ＋１）＝０ ：（タップ係数候補
に制限を加える） Ｃｉ’（ｎ＋１）≦０ならば Ｃｉ（ｎ＋１）＝Ｃｉ’（ｎ＋１）：（タップ係数候補
に制限を加えない） ．期待するタップ係数が正の場合 Ｃｉ’（ｎ＋１）≧０ならば Ｃｉ（ｎ＋１）＝Ｃｉ’（ｎ＋１）：（タップ係数候補
に制限を加えない） Ｃｉ’（ｎ＋１）＜０ならば Ｃｉ（ｎ＋１）＝０ ：（タップ係数候補
に制限を加える） の２通りの方法で算出する工程が含まれるようにするこ
とができる。また、第１〜第３の工程には、孤立波の判
定以降のポストカーソルの抑圧を行う工程が含まれるよ
うにすることができる。本発明に係る線路等化器及びそ
の等化方法においては、遅延器によって遅延された受信
信号及び識別誤差に基づき、フィルタ係数更新部によ
り、ＬＭＳアルゴリズムによってタップのタップ係数の
更新を行うとともに、所定のしきい値を有する係数制御
部により、フィルタ係数更新部によって生成されるタッ
プ係数の値を、しきい値と同じ値に変更するようにす
る。
【００１６】
【発明の実施の形態】以下、本発明の実施の形態につい
て説明する。
て説明する。
【００１７】（第１の実施の形態）図１は、本発明の線
路等化器の第１の実施の形態を示すブロック図、図２
は、本発明の線路等化器の第１の実施の形態に係る受信
信号処理部を示すブロック図、図３及び図４は、図１の
線路等化器の動作を説明するための図である。
路等化器の第１の実施の形態を示すブロック図、図２
は、本発明の線路等化器の第１の実施の形態に係る受信
信号処理部を示すブロック図、図３及び図４は、図１の
線路等化器の動作を説明するための図である。
【００１８】図１に示す線路等化器１００は、遅延器１
０３、乗算器１０４、係数制御部１０５、フィルタ係数
更新部１０６及び加算器１０７を備えている。
０３、乗算器１０４、係数制御部１０５、フィルタ係数
更新部１０６及び加算器１０７を備えている。
【００１９】遅延器１０３は、従属接続されているもの
であり、受信信号１０１に対して所定の遅延を与える。
また、遅延器１０３は、Ｎ＋１個（Ｎは自然数）からな
る。さらに、遅延器１０３は、受信信号１０１を乗算器
１０４及びフィルタ係数更新部１０６に与える。
であり、受信信号１０１に対して所定の遅延を与える。
また、遅延器１０３は、Ｎ＋１個（Ｎは自然数）からな
る。さらに、遅延器１０３は、受信信号１０１を乗算器
１０４及びフィルタ係数更新部１０６に与える。
【００２０】乗算器１０４は、第ｉ（ｉは、１〜Ｎ）の
フィルタ係数更新部１０６の出力と、第ｉの遅延器１０
３の出力とを入力とする。係数制御部１０５は、第ｉの
フィルタ係数更新部１０６の出力を入力とする。
フィルタ係数更新部１０６の出力と、第ｉの遅延器１０
３の出力とを入力とする。係数制御部１０５は、第ｉの
フィルタ係数更新部１０６の出力を入力とする。
【００２１】フィルタ係数更新部１０６は、第ｉ＋１の
遅延器１０３の出力と、第ｉの係数制御部１０５の出力
と、識別誤差１０２とを入力とする。加算器１０７は、
１〜Ｎまでの乗算器１０４の出力を入力とする。
遅延器１０３の出力と、第ｉの係数制御部１０５の出力
と、識別誤差１０２とを入力とする。加算器１０７は、
１〜Ｎまでの乗算器１０４の出力を入力とする。
【００２２】線路等化器１００は、トランスバーサルフ
ィルタで構成され、受信信号１０１と、識別誤差１０２
とを入力とし、受信信号１０１に対して適応的に波形等
化を行う。各タップのタップ係数は、フィルタ係数更新
部１０６及び係数制御部１０５により生成される。係数
制御部１０５は、フィルタ係数更新部１０６で生成され
るタップ係数の値を、しきい値と同じ値に変更すること
ができる。
ィルタで構成され、受信信号１０１と、識別誤差１０２
とを入力とし、受信信号１０１に対して適応的に波形等
化を行う。各タップのタップ係数は、フィルタ係数更新
部１０６及び係数制御部１０５により生成される。係数
制御部１０５は、フィルタ係数更新部１０６で生成され
るタップ係数の値を、しきい値と同じ値に変更すること
ができる。
【００２３】ＴＣＭ伝送システムにおける受信信号処理
部を、図２に示す。
部を、図２に示す。
【００２４】図２に示す受信信号処理部２０１は、Ａ／
Ｄ変換器２０４、ゲイン調整部２０５、線路等化器１０
０及び符号識別部２０８を備えている。
Ｄ変換器２０４、ゲイン調整部２０５、線路等化器１０
０及び符号識別部２０８を備えている。
【００２５】Ａ／Ｄ変換器２０４は、線路２０２を介し
て得られる対向の送信部２００からの受信信号１０１を
ディジタル信号に変換する。
て得られる対向の送信部２００からの受信信号１０１を
ディジタル信号に変換する。
【００２６】ゲイン調整部２０５は、Ａ／Ｄ変換器２０
４の出力にゲインを与える。このとき、信号のピークレ
ベルが符号識別部２０８のしきい値レベルに合うように
設定される。たとえば、識別しきい値を０．５とする
と、ピーク値が１となるようなフラットゲインが設定さ
れる。
４の出力にゲインを与える。このとき、信号のピークレ
ベルが符号識別部２０８のしきい値レベルに合うように
設定される。たとえば、識別しきい値を０．５とする
と、ピーク値が１となるようなフラットゲインが設定さ
れる。
【００２７】線路等化器１００は、ゲイン調整部２０５
の出力と、識別誤差１０２とを入力とする。線路等化器
１００は、線路の損失を補償し、受信波形の孤立波応答
が図３に示すようなロールオフ特性を持つように等化す
る。
の出力と、識別誤差１０２とを入力とする。線路等化器
１００は、線路の損失を補償し、受信波形の孤立波応答
が図３に示すようなロールオフ特性を持つように等化す
る。
【００２８】符号識別部２０８は、線路等化器１００の
出力を入力とする。符号識別部２０８は、符号識別を行
うとともに、識別誤差１０２を算出する。時刻ｎ＋１の
識別誤差ｅ（ｎ＋１）は、（２）式で算出される。
出力を入力とする。符号識別部２０８は、符号識別を行
うとともに、識別誤差１０２を算出する。時刻ｎ＋１の
識別誤差ｅ（ｎ＋１）は、（２）式で算出される。
【００２９】 ｅ（ｎ＋１）＝Ｄｉｎ（ｎ）−２．０×ｔｈ（ｎ）×Ｄｏｕｔ（ｎ）・・・（ ２）
【００３０】ここで、Ｄｉｎ（ｎ）は、時刻ｎでの符号
識別用信号１０８、ｔｈ（ｎ）は時刻ｎの符号識別用し
きい値（符号識別部２０８内部の信号）、Ｄ
ｏｕｔ（ｎ）は時刻ｎでの符号識別結果２１０である。
識別用信号１０８、ｔｈ（ｎ）は時刻ｎの符号識別用し
きい値（符号識別部２０８内部の信号）、Ｄ
ｏｕｔ（ｎ）は時刻ｎでの符号識別結果２１０である。
【００３１】次に、線路等化器１００の動作を、タップ
数を７とした場合について説明する。
数を７とした場合について説明する。
【００３２】線路等化器１００は、上述したように、ト
ランスバーサルフィルタで構成される。線路等化器１０
０は、受信信号１０１と、識別誤差１０２とを入力と
し、受信信号１０１を適応的に等化する。
ランスバーサルフィルタで構成される。線路等化器１０
０は、受信信号１０１と、識別誤差１０２とを入力と
し、受信信号１０１を適応的に等化する。
【００３３】たとえば、初期値として、センタータップ
（第４のタップ係数）には１．０を、他のタップには
０．０を設定する。各タップのタップ係数は、フィルタ
係数更新部１０６と係数制御部１０５により生成され
る。
（第４のタップ係数）には１．０を、他のタップには
０．０を設定する。各タップのタップ係数は、フィルタ
係数更新部１０６と係数制御部１０５により生成され
る。
【００３４】フィルタ係数更新部１０６は、ＬＭＳアル
ゴリズムにより、タップ係数の更新を行う（ＬＭＳアル
ゴリズムに関しては、”J.McCool and B.Widrow, "Prin
ciples and applications of adaptive filters: A tut
orial review, "Naval Undersea Center, San Diego, C
A, Tech.Publ.530, Mar.1977.”を参照）。
ゴリズムにより、タップ係数の更新を行う（ＬＭＳアル
ゴリズムに関しては、”J.McCool and B.Widrow, "Prin
ciples and applications of adaptive filters: A tut
orial review, "Naval Undersea Center, San Diego, C
A, Tech.Publ.530, Mar.1977.”を参照）。
【００３５】係数制御部１０５は、しきい値（しきい値
０とする）を内部に持ち、フィルタ係数制御部１０６で
生成されるタップ係数の値を、しきい値と同じ値に変更
することができる。
０とする）を内部に持ち、フィルタ係数制御部１０６で
生成されるタップ係数の値を、しきい値と同じ値に変更
することができる。
【００３６】タップ係数の変更は、次のようにして行わ
れる。
れる。
【００３７】時刻ｎの第ｉのタップ係数をＣｉ（ｎ）と
すると、時刻ｎ＋１の第ｉのタップ係数候補Ｃｉ’（ｎ
＋１）は、（１）式で算出される。
すると、時刻ｎ＋１の第ｉのタップ係数候補Ｃｉ’（ｎ
＋１）は、（１）式で算出される。
【００３８】 Ｃｉ’（ｎ＋１）＝Ｃｉ（ｎ）＋α×ｅ（ｎ）×Ｄｉ＋１（ｎ）・・・（１）
【００３９】ここで、ｅ（ｎ）は時刻ｎでの識別誤差１
０２、Ｄｉ＋１（ｎ）は第ｉ＋１の遅延器１０３の出
力、αはゲインである。しきい値は０である。
０２、Ｄｉ＋１（ｎ）は第ｉ＋１の遅延器１０３の出
力、αはゲインである。しきい値は０である。
【００４０】時刻ｎ＋１のタップ係数Ｃｉ（ｎ＋１）
は、タップ係数候補に対する制限の加え方により、次の
２通りの方法で算出される。
は、タップ係数候補に対する制限の加え方により、次の
２通りの方法で算出される。
【００４１】．期待するタップ係数が負の場合 Ｃｉ’（ｎ＋１）＞０ならば Ｃｉ（ｎ＋１）＝０ ：（タップ係数候補
に制限を加える） Ｃｉ’（ｎ＋１）≦０ならば Ｃｉ（ｎ＋１）＝Ｃｉ’（ｎ＋１）：（タップ係数候補
に制限を加えない）
に制限を加える） Ｃｉ’（ｎ＋１）≦０ならば Ｃｉ（ｎ＋１）＝Ｃｉ’（ｎ＋１）：（タップ係数候補
に制限を加えない）
【００４２】．期待するタップ係数が正の場合 Ｃｉ’（ｎ＋１）≧０ならば Ｃｉ（ｎ＋１）＝Ｃｉ’（ｎ＋１）：（タップ係数候補
に制限を加えない） Ｃｉ’（ｎ＋１）＜０ならば Ｃｉ（ｎ＋１）＝０ ：（タップ係数候補
に制限を加える）
に制限を加えない） Ｃｉ’（ｎ＋１）＜０ならば Ｃｉ（ｎ＋１）＝０ ：（タップ係数候補
に制限を加える）
【００４３】上記のように、タップ係数の更新過程を制
限することにより、固有のトレーニングパターンに対し
てタップ係数の更新を行っても、ランダム信号の等化時
に良好な特性が得られる。
限することにより、固有のトレーニングパターンに対し
てタップ係数の更新を行っても、ランダム信号の等化時
に良好な特性が得られる。
【００４４】タップ係数の制御は、次のようにして行わ
れる。
れる。
【００４５】伝送線路の特性として、高い周波数ほど損
失が大きいという特徴がある。そのため、線路等化器１
００の等化特性としては、ハイパスフィルタ特性とな
る。トランスバーサルフィルタにおけるタップ係数に対
し、図４に示すように交互に正負の値を繰返す係数を与
える。これにより、ハイパスフィルタを実現することが
できる。
失が大きいという特徴がある。そのため、線路等化器１
００の等化特性としては、ハイパスフィルタ特性とな
る。トランスバーサルフィルタにおけるタップ係数に対
し、図４に示すように交互に正負の値を繰返す係数を与
える。これにより、ハイパスフィルタを実現することが
できる。
【００４６】ここで、ＴＣＭ方式ディジタルの加入者伝
送システムでは、トレーニング信号は、２０ｋＨｚを中
心周波数に持つ固定のパターン信号である。固定パター
ンで線路等化器１００のトレーニングを行った場合、ラ
ンダム信号に対しては良好な等化特性が得られない場合
がある。ちなみに、ランダム信号の中心周波数は、１６
０ｋＨｚである。この原因は、本来、負となるべき第１
のタップ係数が、図１０に示したように正となるためで
ある。
送システムでは、トレーニング信号は、２０ｋＨｚを中
心周波数に持つ固定のパターン信号である。固定パター
ンで線路等化器１００のトレーニングを行った場合、ラ
ンダム信号に対しては良好な等化特性が得られない場合
がある。ちなみに、ランダム信号の中心周波数は、１６
０ｋＨｚである。この原因は、本来、負となるべき第１
のタップ係数が、図１０に示したように正となるためで
ある。
【００４７】そのため、第１のタップ係数のみ係数制御
部１０５（しきい値を０に設定）により制限を与える。
タップ係数が図１０のＡのように、正の値になった場
合、タップ係数を０に設定することで、等化特性の劣化
を防ぐことができる。ただし、他のタップ係数は、制限
を与えない。
部１０５（しきい値を０に設定）により制限を与える。
タップ係数が図１０のＡのように、正の値になった場
合、タップ係数を０に設定することで、等化特性の劣化
を防ぐことができる。ただし、他のタップ係数は、制限
を与えない。
【００４８】このように、第１の実施の形態では、遅延
器１０３によって遅延された受信信号１０１及び識別誤
差１０２に基づき、フィルタ係数更新部１０６により、
ＬＭＳアルゴリズムによってタップのタップ係数の更新
を行うとともに、所定のしきい値を有する係数制御部１
０５により、フィルタ係数更新部１０６によって生成さ
れるタップ係数の値を、しきい値と同じ値に変更するよ
うにしたので、線路特性によらず良好な線路等化特性を
得ることができる。
器１０３によって遅延された受信信号１０１及び識別誤
差１０２に基づき、フィルタ係数更新部１０６により、
ＬＭＳアルゴリズムによってタップのタップ係数の更新
を行うとともに、所定のしきい値を有する係数制御部１
０５により、フィルタ係数更新部１０６によって生成さ
れるタップ係数の値を、しきい値と同じ値に変更するよ
うにしたので、線路特性によらず良好な線路等化特性を
得ることができる。
【００４９】（第２の実施の形態）図５は、本発明の線
路等化器の第２の実施の形態を示す図である。
路等化器の第２の実施の形態を示す図である。
【００５０】第２の実施の形態では、図５のＡに示すよ
うに、第１のタップ係数が正の場合、第１のタップ係数
を０とするとともに、第２のタップ係数が負の場合、第
２のタップ係数を０とするようにしたものである。
うに、第１のタップ係数が正の場合、第１のタップ係数
を０とするとともに、第２のタップ係数が負の場合、第
２のタップ係数を０とするようにしたものである。
【００５１】すなわち、センタータップを第４のタップ
とすると、高域通過の特性を持つフィルタでは、図４に
示したように、第１のタップ係数は負となり、第２のタ
ップ係数は正となる。このため、上述したように、第１
のタップ係数が正の場合、第１のタップ係数を０とし、
第２のタップ係数が負の場合、第２のタップ係数を０と
するように制御することで、線路特性によらず良好な特
性を得ることができる。
とすると、高域通過の特性を持つフィルタでは、図４に
示したように、第１のタップ係数は負となり、第２のタ
ップ係数は正となる。このため、上述したように、第１
のタップ係数が正の場合、第１のタップ係数を０とし、
第２のタップ係数が負の場合、第２のタップ係数を０と
するように制御することで、線路特性によらず良好な特
性を得ることができる。
【００５２】（第３の実施の形態）図６は、本発明の線
路等化器の第３の実施の形態に係る受信信号処理部を示
すブロック図である。
路等化器の第３の実施の形態に係る受信信号処理部を示
すブロック図である。
【００５３】図６に示す受信信号処理部６０１は、Ａ／
Ｄ変換器６０４、ゲイン調整部６０５、線路等化器６０
６、符号識別部６０７、判定帰還型等化器６１０及び減
算器６１２を備えている。
Ｄ変換器６０４、ゲイン調整部６０５、線路等化器６０
６、符号識別部６０７、判定帰還型等化器６１０及び減
算器６１２を備えている。
【００５４】Ａ／Ｄ変換器６０４は、線路６０２を介し
て得られる対向の送信部６００からの受信信号６０３を
ディジタル信号に変換する。ゲイン調整部６０５は、Ａ
／Ｄ変換器６０４の出力にゲインを与える。
て得られる対向の送信部６００からの受信信号６０３を
ディジタル信号に変換する。ゲイン調整部６０５は、Ａ
／Ｄ変換器６０４の出力にゲインを与える。
【００５５】線路等化器６０６は、ゲイン調整部６０５
の出力と、識別誤差６０８とを入力とする。減算器６１
２は、線路等化器６０６の出力と、判定帰還型等化器６
１０の出力とを入力とし、減算処理を行う。
の出力と、識別誤差６０８とを入力とする。減算器６１
２は、線路等化器６０６の出力と、判定帰還型等化器６
１０の出力とを入力とし、減算処理を行う。
【００５６】符号識別部６０７は、減算器６１２の出力
を入力とし、符号識別結果６０９を出力する。判定帰還
型等化器６１０は、符号識別結果６０９と、識別誤差６
０８とを入力とし、判定帰還型等化器出力６１１を出力
する。
を入力とし、符号識別結果６０９を出力する。判定帰還
型等化器６１０は、符号識別結果６０９と、識別誤差６
０８とを入力とし、判定帰還型等化器出力６１１を出力
する。
【００５７】ここで、線路等化器６０６は、図１及び図
２の線路等化器１００と同じ機能を有する。判定帰還形
等化器６１０については、（CARLOS A.BELFIORE,JOHN
H.PARK,JR., "Decision Feedback Equalization", PROC
EEDINGS OF THE IEEE, VOL. 67,NO.8,PP.1143-1156,AUG
AST 1979.）に詳細が記載されている。
２の線路等化器１００と同じ機能を有する。判定帰還形
等化器６１０については、（CARLOS A.BELFIORE,JOHN
H.PARK,JR., "Decision Feedback Equalization", PROC
EEDINGS OF THE IEEE, VOL. 67,NO.8,PP.1143-1156,AUG
AST 1979.）に詳細が記載されている。
【００５８】そして、判定帰還形等化器６１０は、孤立
波の判定以降のポストカーソルの抑圧を行う。線路等化
器６０６は、判定点以前のプリカーソルの波形整形を行
う。
波の判定以降のポストカーソルの抑圧を行う。線路等化
器６０６は、判定点以前のプリカーソルの波形整形を行
う。
【００５９】このような構成の場合においても、線路特
性によらず良好な特性を得ることができる。
性によらず良好な特性を得ることができる。
【００６０】
【発明の効果】以上の如く本発明に係る線路等化器及び
その等化方法によれば、遅延器によって遅延された受信
信号及び識別誤差に基づき、フィルタ係数更新部によ
り、ＬＭＳアルゴリズムによってタップのタップ係数の
更新を行うとともに、所定のしきい値を有する係数制御
部により、フィルタ係数更新部によって生成されるタッ
プ係数の値を、しきい値と同じ値に変更するようにした
ので、線路特性によらず良好な線路等化特性を得ること
ができる。
その等化方法によれば、遅延器によって遅延された受信
信号及び識別誤差に基づき、フィルタ係数更新部によ
り、ＬＭＳアルゴリズムによってタップのタップ係数の
更新を行うとともに、所定のしきい値を有する係数制御
部により、フィルタ係数更新部によって生成されるタッ
プ係数の値を、しきい値と同じ値に変更するようにした
ので、線路特性によらず良好な線路等化特性を得ること
ができる。
【図１】本発明の線路等化器の第１の実施の形態を示す
ブロック図である。
ブロック図である。
【図２】本発明の線路等化器の第１の実施の形態に係る
受信信号処理部を示すブロック図である。
受信信号処理部を示すブロック図である。
【図３】図１の線路等化器の動作を説明するための図で
ある。
ある。
【図４】図１の線路等化器の動作を説明するための図で
ある。
ある。
【図５】本発明の線路等化器の第２の実施の形態を示す
図である。
図である。
【図６】本発明の線路等化器の第３の実施の形態に係る
受信信号処理部を示すブロック図である。
受信信号処理部を示すブロック図である。
【図７】従来のＴＣＭ伝送システムにおけるデータの受
渡しを説明するための図である。
渡しを説明するための図である。
【図８】従来の線路等化器の一例を示すブロック図であ
る。
る。
【図９】図８の線路等化器の動作を説明するための図で
ある。
ある。
【図１０】図８の線路等化器の動作を説明するための図
である。
である。
１００，６０６ 線路等化器 １０１ 受信信号 １０２，６０８ 識別誤差 １０３ 遅延器 １０４ 乗算器 １０５ 係数制御部 １０６ フィルタ係数更新部 １０７ 加算器 １０８ 符号識別用信号 ２００ 対向の送信部 ２０１，６０１ 受信信号処理部 ２０２ 線路 ２０４，６０４ Ａ／Ｄ変換器 ２０５，６０５ ゲイン調整部 ２０８，６０７ 符号識別部 ２１０，６０９ 符号識別結果 ６１０ 判定帰還型等化器 ６１１ 判定帰還型等化器出力 ６１２ 減算器
Claims (8)
- 【請求項１】 Ｎタップ（Ｎは自然数）のトランスバー
サルフィルタにより構成され、受信信号に対して適応的
に波形等化を行う線路等化器であって、 互いに従属接続され、前記受信信号に対して所定の遅延
を与える複数の遅延器と、 前記遅延された受信信号及び識別誤差に基づき、ＬＭＳ
アルゴリズムによって前記タップのタップ係数の更新を
行うフィルタ係数更新部と、 所定のしきい値を有し、前記フィルタ係数更新部によっ
て生成される前記タップ係数の値を、前記しきい値と同
じ値に変更する係数制御部とを備えることを特徴とする
線路等化器。 - 【請求項２】 前記係数制御部は、前記タップ係数を、
時刻ｎの第ｉ（ｉは、１〜Ｎ）のタップ係数をＣ
ｉ（ｎ）としたとき、 Ｃｉ’（ｎ＋１）＝Ｃｉ（ｎ）＋α×ｅ（ｎ）×Ｄ
ｉ＋１（ｎ） で算出される時刻ｎ＋１の第ｉのタップ係数候補Ｃｉ’
（ｎ＋１）に基づいて変更する（ここで、ｅ（ｎ）は時
刻ｎでの識別誤差、Ｄｉ＋１（ｎ）は第ｉ＋１の前記遅
延器の出力、αはゲイン、しきい値は０である。）こと
を特徴とする請求項１に記載の線路等化器。 - 【請求項３】 前記時刻ｎ＋１のタップ係数Ｃｉ（ｎ＋
１）は、タップ係数候補に対する制限の加え方により、 ．期待するタップ係数が負の場合 Ｃｉ’（ｎ＋１）＞０ならば Ｃｉ（ｎ＋１）＝０ ：（タップ係数候補
に制限を加える） Ｃｉ’（ｎ＋１）≦０ならば Ｃｉ（ｎ＋１）＝Ｃｉ’（ｎ＋１）：（タップ係数候補
に制限を加えない） ．期待するタップ係数が正の場合 Ｃｉ’（ｎ＋１）≧０ならば Ｃｉ（ｎ＋１）＝Ｃｉ’（ｎ＋１）：（タップ係数候補
に制限を加えない） Ｃｉ’（ｎ＋１）＜０ならば Ｃｉ（ｎ＋１）＝０ ：（タップ係数候補
に制限を加える） の２通りの方法で算出されることを特徴とする請求項２
に記載の線路等化器。 - 【請求項４】 前記線路等化器には、孤立波の判定以降
のポストカーソルの抑圧を行う判定帰還形等化器が含ま
れることを特徴とする請求項１に記載の線路等化器。 - 【請求項５】 Ｎタップ（Ｎは自然数）のトランスバー
サルフィルタにより構成され、受信信号に対して適応的
に波形等化を行う線路等化器の等化方法であって、 互いに従属接続され、前記受信信号に対して所定の遅延
を与える第１の工程と、 前記遅延された受信信号及び識別誤差に基づき、ＬＭＳ
アルゴリズムによって前記タップのタップ係数の更新を
行う第２の工程と、 所定のしきい値を有し、前記更新によって生成される前
記タップ係数の値を、前記しきい値と同じ値に変更する
第３の工程とを備えることを特徴とする線路等化器の等
化方法。 - 【請求項６】 前記第３の工程には、 前記タップ係数を、時刻ｎの第ｉ（ｉは、１〜Ｎ）のタ
ップ係数をＣｉ（ｎ）としたとき、 Ｃｉ’（ｎ＋１）＝Ｃｉ（ｎ）＋α×ｅ（ｎ）×Ｄ
ｉ＋１（ｎ） で算出される時刻ｎ＋１の第ｉのタップ係数候補Ｃｉ’
（ｎ＋１）に基づいて変更する（ここで、ｅ（ｎ）は時
刻ｎでの識別誤差、Ｄｉ＋１（ｎ）は第ｉ＋１の前記遅
延器の出力、αはゲイン、しきい値は０である。）第４
の工程が含まれることを特徴とする請求項５に記載の線
路等化器の等化方法。 - 【請求項７】 前記第４の工程には、 前記時刻ｎ＋１のタップ係数Ｃｉ（ｎ＋１）を、タップ
係数候補に対する制限の加え方により、 ．期待するタップ係数が負の場合 Ｃｉ’（ｎ＋１）＞０ならば Ｃｉ（ｎ＋１）＝０ ：（タップ係数候補
に制限を加える） Ｃｉ’（ｎ＋１）≦０ならば Ｃｉ（ｎ＋１）＝Ｃｉ’（ｎ＋１）：（タップ係数候補
に制限を加えない） ．期待するタップ係数が正の場合 Ｃｉ’（ｎ＋１）≧０ならば Ｃｉ（ｎ＋１）＝Ｃｉ’（ｎ＋１）：（タップ係数候補
に制限を加えない） Ｃｉ’（ｎ＋１）＜０ならば Ｃｉ（ｎ＋１）＝０ ：（タップ係数候補
に制限を加える） の２通りの方法で算出する工程が含まれることを特徴と
する請求項６に記載の線路等化器の等化方法。 - 【請求項８】 前記第１〜第３の工程には、孤立波の判
定以降のポストカーソルの抑圧を行う工程が含まれるこ
とを特徴とする請求項５に記載の線路等化器の等化方
法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP02482299A JP3292165B2 (ja) | 1999-02-02 | 1999-02-02 | 線路等化器及びその等化方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP02482299A JP3292165B2 (ja) | 1999-02-02 | 1999-02-02 | 線路等化器及びその等化方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2000224080A true JP2000224080A (ja) | 2000-08-11 |
| JP3292165B2 JP3292165B2 (ja) | 2002-06-17 |
Family
ID=12148885
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP02482299A Expired - Fee Related JP3292165B2 (ja) | 1999-02-02 | 1999-02-02 | 線路等化器及びその等化方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3292165B2 (ja) |
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2004242327A (ja) * | 2003-02-07 | 2004-08-26 | Fujitsu Ltd | 検出回路における受信信号処理 |
| US7272177B2 (en) | 2002-11-07 | 2007-09-18 | Realtek Semiconductor Corp. | Demodulation apparatus for a network transceiver and method thereof |
| JP2008503928A (ja) * | 2004-06-17 | 2008-02-07 | ビテッセ セミコンダクター コーポレイション | 電力および面積面で効率良い適応等化処理 |
| US8031091B2 (en) | 2007-10-12 | 2011-10-04 | Fujitsu Limited | Reception circuit, method of creating AD converter conversion table of reception circuit, and signal transfer system |
| US8588359B2 (en) | 2007-10-11 | 2013-11-19 | Fujitsu Limited | Reception circuit, reception method, and signal transfer system |
-
1999
- 1999-02-02 JP JP02482299A patent/JP3292165B2/ja not_active Expired - Fee Related
Cited By (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7272177B2 (en) | 2002-11-07 | 2007-09-18 | Realtek Semiconductor Corp. | Demodulation apparatus for a network transceiver and method thereof |
| US7342982B2 (en) | 2002-11-07 | 2008-03-11 | Realtek Semiconductor Corp. | Demodulation apparatus for a network transceiver and method thereof |
| JP2004242327A (ja) * | 2003-02-07 | 2004-08-26 | Fujitsu Ltd | 検出回路における受信信号処理 |
| JP2008503928A (ja) * | 2004-06-17 | 2008-02-07 | ビテッセ セミコンダクター コーポレイション | 電力および面積面で効率良い適応等化処理 |
| US8588359B2 (en) | 2007-10-11 | 2013-11-19 | Fujitsu Limited | Reception circuit, reception method, and signal transfer system |
| US8031091B2 (en) | 2007-10-12 | 2011-10-04 | Fujitsu Limited | Reception circuit, method of creating AD converter conversion table of reception circuit, and signal transfer system |
Also Published As
| Publication number | Publication date |
|---|---|
| JP3292165B2 (ja) | 2002-06-17 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP0426026B1 (en) | Equalizer | |
| US5175747A (en) | Equalizer | |
| US4922530A (en) | Adaptive filter with coefficient averaging and method | |
| US4633482A (en) | Method of and arrangement for determining the optimum position of the reference tap of an adaptive equalizer | |
| US6829296B1 (en) | Spectrally flat time domain equalizer and methods | |
| WO1999023796A1 (en) | Error filtering in a decision feedback equalizer | |
| US5228058A (en) | Adaptive equalizer | |
| JP3099745B2 (ja) | 自動等化器 | |
| CA1203858A (en) | Adaptive equalizer for digital signals | |
| US20050232347A1 (en) | Apparatus and method for noise enhancement reduction in an adaptive equalizer | |
| JPH04223708A (ja) | 等化器におけるｆｉｒフィルタ係数の決定方法 | |
| JP3292165B2 (ja) | 線路等化器及びその等化方法 | |
| TWI748326B (zh) | 信號處理裝置與信號處理方法 | |
| KR100202944B1 (ko) | 에러 궤환을 이용한 결정 궤환 등화기 | |
| JP2003529241A (ja) | チャネル等化するための方法 | |
| JP2021190787A (ja) | 適応等化器、適応等化方法及び光通信システム | |
| US6324232B1 (en) | Adaptive DC-compensation | |
| US6694280B2 (en) | Method for overflow testing of a blind equalizer | |
| JPH03145827A (ja) | 等化器 | |
| JP3224496B2 (ja) | データ受信装置 | |
| JP3185715B2 (ja) | 通信用適応等化フィルタ | |
| JP6783201B2 (ja) | タップ係数の更新方法および判定帰還型等化回路 | |
| KR100227804B1 (ko) | 가변 적응 상수를 이용한 채널 등화기 및 채널 등화기의 탭 계수 갱신방법 | |
| KR100698150B1 (ko) | 디지털 방송 수신기의 채널 등화 장치 및 그 방법 | |
| US20050063498A1 (en) | Method for updating coefficients in decision feedback equalizer |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080329 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090329 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090329 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100329 Year of fee payment: 8 |
|
| LAPS | Cancellation because of no payment of annual fees |