JP2000224848A - 同期整流器を使用した非対称フライバック回路 - Google Patents

Abstract

(57)【要約】 【課題】パルス幅変調部の出力を利用して同期整流器の
ターンオフ時、二重の遅延を防止する。 【解決手段】 ＰＷＭコントローラ７０Ａでスイッチの
ゲート駆動信号を発生すると同時に基準電圧を発生し、
信号遅延部９１ではＰＷＭコントローラ７０Ａで出力さ
れるスイッチのゲート駆動信号を遅延させる。そして、
反転及び補償部９２は信号遅延部９１で出力されるゲー
ト駆動信号とＰＷＭコントローラ７０Ａで出力される基
準電圧を比較し、その結果値を増幅して同期整流器ＳＲ
のターンオフ時、補償されたゲート駆動信号を発生す
る。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、ＡＣアダプタに適
用される非対称フライバック回路に関するもので、特
に、パルス幅変調部の出力を利用して同期整流器のター
ンオン前、同期整流器の２次側のスイッチであるＭＯＳ
トランジスタ（ＭＯＳＦＥＴ）の寄生ダイオードの導通
時に発生する損失を最小化し、同期整流器のターンオフ
時、二重の遅延を防止するようにした同期整流器を使用
した非対称フライバック回路に関するものである。

【０００２】

【従来の技術】最近になって、全世界的にノートブック
ＰＣは、小型化、軽量化されていくとともに、高性能化
を追求することによって、必然的にマルチメディア体制
の構築、ＣＰＵの高速化、メモリ増加等々、システムの
仕様の増大が持続的に求められている。

【０００３】また、各システム仕様のそれぞれの資源に
対する容量が増加する関係でノートブックＰＣ用ＡＣア
ダプタも現在は４５〜５０ワットの電力を使用している
が、徐々に６０ワット、７５ワット、及び８０ワット以
上の高容量化と携帯が簡便な超小型スリム化、及び高効
率の要求が高まっている。

【０００４】さらに、ＡＣアダプタを高効率化にしなけ
ればならない理由は、効率が高くなるということは内部
の電力損失が小さいということであり、これは、内部の
発熱が小さいということを意味するため、小型化が可能
になる。

【０００５】しかし、現在、ＡＣアダプタに使われる最
も代表的な方式に、フライバック回路方式と共振型方式
があるけれども、そのうちフライバック回路方式は、半
導体素子であるＭＯＳトランジスタのターンオフ電圧
（Ｖｄｓ）とターンオン電流（Ｉｄｓ）の交差が大きい
ハードスイッチングをするために、電力の損失が大きい
という短所がある。一方、共振型方式は、スイッチング
損失を抑えることができ、小型、軽量化に対して有効な
方法であるが、電圧と電流を正弦波形状に作るため、制
御性が悪く、スイッチング素子に与える電圧、電流のス
トレスが大きいという短所を内包している。

【０００６】従って、最近では効率が高いという点から
同期整流器（Ｓｙｎｃｈｒｏｎｏｕｓ Ｒｅｃｔｉｆｉ
ｅｒ：ＳＲ）を使用する同期整流方式が注目されてい
る。同期整流器は、出力ダイオードの代わりにＭＯＳト
ランジスタを使用し、同期整流器の導通時、Ｒ_ds(on)損
失（Ｉ_F ²＊Ｒ_ds(on)）が発生するが、Ｒ_ds(on)は、０．
０２０〜０．０２５Ω程度で非常に小さく、損失が小さ
いため、効率上昇に大きな効果を奏する。

【０００７】

【発明が解決しようとする課題】上記のような同期整流
方式を適用した従来のＡＣアダプタの構成は、図１のと
おりである。

【０００８】図１の構成によれば、入力される商用交流
電源に混ざっているノイズを除去した後、後端に具備さ
れているディバイス側に伝達しつつ、逆に後端のディバ
イス側で発生する電源ノイズが商用交流電源の入力端側
に伝えられることを防止するＥＭＩフィルタ１０と、前
記ＥＭＩフィルタ１０を介して入力されるＡＣ電源を整
流してＤＣ電源に転換させるブリッジ整流部２０と、前
記ブリッジ整流部２０を介して整流されたＤＣ電源を常
時２２０Ｖの交流入力状態でのＤＣ電源の状態で維持す
る電圧ダブラ３０と、入力されるスイッチング制御信号
によって前記電圧ダブラ３０を介して流入される電源に
対するゼロ電圧スイッチング動作を遂行する非対称フラ
イバックコンバータ４０と、前記非対称フライバックコ
ンバータ４０でゼロ電圧スイッチング動作される電圧の
変動分に対してトランスＴ１を介して誘導される電源を
特定の同期信号によって整流する同期整流部５０と、前
記同期整流部５０を介して最終的に出力される電圧の状
態を感知して前端に電圧状態に対する情報を伝達するフ
ィードバック部１００と、前記フィードバック部１００
及び前記同期整流部５０の後端に位置するディバイスの
損傷を防止する保護回路１１０と、前記フィードバック
部１００を介して伝えられる前記同期整流部５０の出力
電圧の状態によって制御信号用ＰＷＭ信号を変調させる
ＰＷＭコントローラ７０と、前記ＰＷＭコントローラ７
０で出力される制御信号によって前記非対称フライバッ
クコンバータ４０のゼロ電圧スイッチング動作を制御す
るための駆動信号を発生させるスイッチゲートドライバ
８０と、前記スイッチゲートドライバ８０で出力される
駆動信号中、前記非対称フライバックコンバータ４０内
部のローサイドスイッチを駆動するための駆動信号Ｌに
よって前記同期整流部５０の同期状態を制御するための
ＳＲゲートドライバ９０とから構成される。

【０００９】上記のように構成される同期整流方式を適
用した従来のＡＣアダプタの構成中、同期整流方式に関
連した部分の構成をみると、図２に図示されているよう
に、図１の非対称フライバックコンバータ４０、同期整
流部５０、及びＳＲゲート駆動部９０の簡略的な回路構
成と、ＰＷＭコントローラ７０及びスイッチゲート駆動
部８０が図示されている。

【００１０】図２に図示されている構成をみると、パル
ス幅変調信号を発生するＰＷＭコントローラ７０と、前
記ＰＷＭコントローラ７０で出力されるパルス幅変調信
号によってハイサイド及びローサイドスイッチのゲート
を駆動させるスイッチゲートドライバ８０と、前記スイ
ッチゲートドライバ８０の出力信号によってスイッチン
グ動作をするハイサイドスイッチＳＷＨ及びローサイド
スイッチＳＷＬと、前記ハイサイドスイッチＳＷＨ及び
ローサイドスイッチＳＷＬのスイッチング動作によって
１次側の電圧を２次側に誘導させるトランスＴ１と、前
記トランスＴ１の２次側出力電圧を整流する同期整流器
ＳＲと、前記スイッチゲートドライバ８０で出力される
ローサイドスイッチのゲート駆動信号で前記同期整流器
ＳＲのゲートを駆動させる絶縁トランスフォーマＴ２と
から構成されている。

【００１１】このように構成された従来の同期整流器を
使用した非対称フライバック回路はＰＷＭコントローラ
７０で出力されるパルス幅変調信号を使用してスイッチ
ゲートドライバ８０で、非対称フライバックコンバータ
４０内部のハイサイドスイッチＳＷＨ及びローサイドス
イッチＳＷＬのゲートを駆動する。

【００１２】そして、トランスＴ１は、前記ハイサイド
スイッチＳＷＨ及びローサイドスイッチＳＷＬのスイッ
チング動作によって１次側の電圧を２次側に誘導させる
ようにし、同期整流器ＳＲは、前記トランスＴ１の２次
側の出力電圧を整流して出力させる。そして、絶縁トラ
ンスフォーマＴ２は、前記スイッチゲートドライバ８０
で出力されるローサイドスイッチのゲート駆動信号を利
用して前記同期整流器ＳＲのゲートを駆動させる。

【００１３】即ち、同期整流器ＳＲのゲート駆動信号
は、ハイサイドスイッチＳＷＨのターンオフと同期整流
器ＳＲのターンオンの間、前記同期整流器ＳＲのターン
オフとハイサイドスイッチＳＷＨのターンオンの間に遅
延されつつ供給される。

【００１４】また、ローサイドスイッチＳＷＬのターン
オフ後、ハイサイドスイッチＳＷＨがターンオンされる
前までは、２次側に伝えられたエネルギが消耗された後
であり、マイナスの１次側の電流が流れるため、ローサ
イドスイッチＳＷＬのターンオフ以内に前記同期整流器
ＳＲをターンオフさせなければならない。

【００１５】このため、従来では同期整流器ＳＲのゲー
ト信号をローサイドスイッチＳＷＬと同一にする目的で
ローサイドスイッチＳＷＬのゲート駆動信号を、絶縁ト
ランスフォーマＴ２を介して前記同期整流器ＳＲのゲー
トに印加する。

【００１６】図３に図示されている波形ａは、前記ハイ
サイドスイッチのゲート電圧の波形で、波形ｂは、前記
ローサイドスイッチのゲート電圧の波形であり、波形ｃ
は、同期整流器のゲート電圧の波形である。

【００１７】前記図３に図示されている電圧波形を参照
して図２に図示されている回路の動作をみると、図３で
波形ａの区間に前記ハイサイドスイッチＳＷＨがオン動
作するため、トランスＴ１にエネルギが蓄えられる。

【００１８】以後、前記波形ａの電圧状態がロー状態に
転換されると、前記ハイサイドスイッチＳＷＨがターン
オフされ、それによって前記トランスＴ１の極性が転換
されて２次側に電圧が誘導されることで電流ｉｓｅｃが
流れるようになる。

【００１９】このとき、前記電流ｉｓｅｃが流れるため
に、ローサイドスイッチＳＷＬのターンオン動作の電
圧、即ち、波形ｂの電圧を利用してＳＲゲートドライバ
９０を介して同期整流器ＳＲをターンオン駆動させる。

【００２０】従って、前記ローサイドスイッチＳＷＬが
オン動作する間は、前記電流ｉｓｅｃが持続的に流れ、
前記ローサイドスイッチＳＷＬがターンオフされると、
前記電流ｉｓｅｃは、流れを止めるようになるのであ
る。

【００２１】しかし、実際に前記ハイサイドスイッチＳ
ＷＨのターンオフ時点と前記ローサイドスイッチＳＷＬ
のターンオン時点の間に遅延時間が存在し、前記トラン
スＴ１の２次側の電流ｉｓｅｃは、前記ハイサイドスイ
ッチＳＷＨのターンオフ時点から流れるため、前記同期
整流器ＳＲがターンオンされる前までは、前記同期整流
器ＳＲ内部の寄生ダイオードを介して流れるようになる
（図３の波形ｃ参照）。

【００２２】従って, 前記同期整流器ＳＲ内部の寄生ダ
イオードを介して電流ｉｓｅｃが流れる間、寄生ダイオ
ードでの電圧降下による電力損失Ｄ_SRが発生する。

【００２３】また、前記同期整流器ＳＲは、ＰＷＭコン
トローラ７０の出力信号からスイッチゲートドライバ８
０とＳＲゲートドライバ９０を経由した信号によって動
作するため、二重的な時間遅延が発生する。こうした遅
延時間によって前記ローサイドスイッチＳＷＬのターン
オフ時点より遅れた時点でターンオフ動作するようにな
るため、誤動作の問題点が発生する（図３の波形ｄ参
照）。

【００２４】さらに、前記ローサイドスイッチＳＷＬが
ターンオフされると同時にトランスＴ１の１次側の電流
ｉｐｒｉは、前記ハイサイドスイッチＳＷＨの寄生ダイ
オードを介して流れるため、前記同期整流器ＳＲのター
ンオフ時点は、前記ローサイドスイッチＳＷＬのターン
オフ時点と同一でなければならない。しかし、図２に図
示されている従来の技術では、こうした必要条件を満足
させることができない、という問題点が発生する。

【００２５】本発明は、上記問題点を解決するためにな
されたものであって、その目的は、パルス幅変調部の出
力を利用して同期整流器のターンオフ時、二重の遅延を
防止するようにした同期整流器を使用した非対称フライ
バック回路を提供することにある。

【００２６】

【課題を解決するための手段】上記目的を達成するた
め、請求項１の発明は、スイッチのゲートを駆動するた
めのゲート駆動信号と基準電圧を発生するパルス幅変調
部と、前記パルス幅変調部で出力されるゲート駆動信号
によってハイサイドスイッチ及びローサイドスイッチを
駆動させるスイッチゲート駆動部と、前記ハイサイド及
びローサイドスイッチのスイッチング動作によって１次
側の電圧を２次側に誘導させるトランスと、前記トラン
スの２次側の出力電圧を整流する同期整流部と、前記パ
ルス幅変調部で出力されるゲート駆動信号を遅延させた
後、前記パルス幅変調部で出力される基準電圧と比較
し、その結果値を増幅して前記同期整流部の駆動信号に
提供する整流駆動信号発生部と、前記整流駆動信号発生
部で出力される駆動信号が絶縁トランスフォーマを介し
て入力されて前記同期整流部内に備えられているＭＯＳ
トランジスタからなる同期整流器を駆動する同期整流駆
動部とを含むことをその要旨とする。

【００２７】請求項２の発明は、請求項１の同期整流器
を使用した非対称フライバック回路において、前記整流
駆動信号発生部は、前記パルス幅変調部で出力されるゲ
ート駆動信号を遅延させる信号遅延手段と、前記信号遅
延手段で出力されるゲート駆動信号と前記パルス幅変調
部で出力される基準電圧を比較し、その結果値を増幅し
て前記同期整流器のターンオフ時、補償されたゲート駆
動信号を発生する反転及び補償手段とを含むことをその
要旨とする。

【００２８】請求項３の発明は、請求項２の同期整流器
を使用した非対称フライバック回路において、前記信号
遅延手段は、是正数だけ前記スイッチゲート駆動信号を
遅延させる抵抗及びコンデンサから構成されたＲＣフィ
ルタを使用することをその要旨とする。

【００２９】請求項４の発明は、請求項２に記載の同期
整流器を使用した非対称フライバック回路において、前
記反転及び補償手段は、前記パルス幅変調部で出力され
る基準電圧と前記信号遅延手段で出力される信号を比較
する比較器と、前記比較器の出力信号を増幅して遅延が
補償された同期整流器のゲート駆動信号を発生するバッ
ファー増幅器とを含むことをその要旨とする。

【００３０】請求項５の発明は、請求項４の同期整流器
を使用した非対称フライバック回路において、前記バッ
ファー増幅器は、所定の陽電圧が第１抵抗を介してコレ
クタ端子に入力され、前記陽電圧が第２抵抗を介してベ
ース端子に入力されるが、前記ベース端子にかかる前記
比較器の出力信号によってオン／オフ動作する第１トラ
ンジスタと、前記第１トランジスタのエミッタ端子にか
かる電圧がエミッタ端子に入力され、ベース端子には前
記比較器の出力信号が入力されて前記第１トランジスタ
と反動して動作する第２トランジスタとを含むことをそ
の要旨とする。

【００３１】請求項６の発明は、請求項１の同期整流器
を使用した非対称フライバック回路において、前記同期
整流部は、前記トランスの２次側の電圧出力端と接地端
の間に並列連結されている第１コンデンサと、前記トラ
ンスの２次側の一端にドレイン端子が連結され、接地端
にソース端子が連結されるＭＯＳトランジスタ素子であ
る同期整流器とを含むことをその要旨とする。

【００３２】請求項７の発明は、請求項１の同期整流器
を使用した非対称フライバック回路において、前記同期
整流駆動部は、前記同期整流器のゲート端子と接地端の
間に連結される第３抵抗と、前記同期整流器のゲート端
子にカソード端子が連結され、接地端にアノード端子が
連結される第１ダイオードと、前記絶縁トランスフォー
マの２次側の電圧出力端と前記同期整流器のゲート端子
の間に連結される第４抵抗と、前記絶縁トランスフォー
マの２次側の他端と前記第１ダイオードのアノード端子
との間に連結される第２コンデンサとを含むことをその
要旨とする。

【００３３】

【発明の実施の形態】まず、本発明を説明するに先立
ち、本発明における技術的思想を簡略的にみると、従来
技術での問題点がトランスＴ１の２次側の電流ｉｓｅｃ
が同期整流器ＳＲ内部の寄生ダイオードを介して流れる
ことで発生する電力の損失発生が問題であり、また、同
期整流器ＳＲのオン／オフ動作時点が遅延時間によっ
て、定常動作条件の区間と他の区間で動作するというこ
とが問題である。従って、遅延時間を減らし、前記寄生
ダイオードを介したトランスＴ１における２次側の電流
ｉｓｅｃの流れを抑制することと、２次側の電流ｉｓｅ
ｃがオフ時、即ち、ローサイドスイッチＳＷＬのターン
オフと同時に同期整流器ＳＲのゲート電圧をターンオフ
させて遅延を防止することが技術的課題である。

【００３４】従って、非対称フライバックコンバータ４
０内部のハイサイドスイッチＳＷＨのターンオフ時点に
同期整流器ＳＲをターンオンさせると、前記同期整流器
ＳＲの寄生ダイオードを介したトランスＴ１における２
次側の電流ｉｓｅｃの流れを抑制することができるとい
うことと、スイッチゲートドライバの入力信号、即ち、
ＰＷＭコントローラの出力信号を使用すると、同期整流
器のゲート電圧がターンオフ遅延を防止することができ
るという点に着眼している。

【００３５】そのため、本発明の要点は、スイッチゲー
トドライバの出力信号を同期整流器ＳＲの駆動信号に使
用した従来技術から脱し、ＰＷＭコントローラで出力さ
れる信号を前記同期整流器ＳＲの駆動信号に直接使用す
るということにある。

【００３６】以下、本発明を詳細に説明する。

【００３７】図４は本発明に伴う同期整流方式を適用し
たＡＣアダプタのブロック構成例示図で、図４に図示さ
れている構成をみると、入力される商用交流電源に混ざ
っているノイズを除去した後、後端に備えられているデ
ィバイス側に伝達し、逆に後端のディバイス側で発生す
る電源ノイズが商用交流電源の入力端側へ伝えられるこ
とを防止するＥＭＩフィルタ１０と、前記ＥＭＩフィル
タ１０を介して入力されるＡＣ電源を整流してＤＣ電源
に転換させるブリッジ整流部２０と、前記ブリッジ整流
部２０を介して整流されたＤＣ電源を常時２２０Ｖ交流
入力状態でのＤＣ電源の状態に維持する電圧ダブラ３０
と、入力されるスイッチング制御信号によって前記電圧
ダブラ３０を介して流入される電源に対するゼロ電圧ス
イッチング動作を遂行する非対称フライバックコンバー
タ４０と、前記非対称フライバックコンバータ４０でゼ
ロ電圧スイッチング動作される電圧の変動分に対してト
ランスＴ１を介して誘導される電源を特定の同期信号に
よって整流する同期整流部５０と、前記同期整流部５０
を介して最終的に出力される電圧の状態を感知して前端
に電圧状態に対する情報を伝達するフィードバック部１
００と、前記フィードバック部１００及び前記同期整流
部５０の後端に位置するディバイスの損傷を防止する保
護回路１１０と、前記フィードバック部１００を介して
伝えられる前記同期整流部５０の出力電圧の状態によっ
て制御信号用ＰＷＭ信号を変調させるＰＷＭコントロー
ラ７０と、前記ＰＷＭコントローラ７０で出力される制
御信号によって前記非対称フライバックコンバータ４０
のゼロ電圧スイッチング動作を制御するための駆動信号
を発生させるスイッチゲートドライバ８０と、前記ＰＷ
Ｍコントローラ７０で出力される制御信号と基準電圧信
号が入力されて前記同期整流部５０の同期状態を制御す
るためのＳＲゲートドライバ９０とから構成されてい
る。

【００３８】ブロック構成図としては、図４の構成が図
１に図示されている従来技術の構成と特別な差がないよ
うにみえる。従来技術と本発明の差は、以下で説明する
詳細な回路構成によって明確化される。

【００３９】図５は、本発明による同期整流器を使用し
た非対称フライバック回路の構成図である。

【００４０】図示されたとおり、スイッチのゲートを駆
動するためのゲート駆動信号と基準電圧Ｖｒｅｆを発生
するＰＷＭコントローラ７０Ａと、前記ＰＷＭコントロ
ーラ７０Ａで出力されるゲート駆動信号によってハイサ
イドスイッチＳＷＨ及びローサイドスイッチＳＷＬを駆
動させるスイッチゲート駆動部８０と、前記ハイサイド
及びローサイドスイッチＳＷＨ，ＳＷＬのスイッチング
動作によって１次側の電圧を２次側に誘導させるトラン
スＴ１と、前記トランスＴ１の２次側の出力電圧を整流
する同期整流部５０Ａと、前記ＰＷＭコントローラ７０
Ａで出力されるゲート駆動信号を遅延させた後、前記Ｐ
ＷＭコントローラ７０Ａで出力される基準電圧Ｖｒｅｆ
と比較してその結果値を増幅して前記同期整流部５０Ａ
の駆動信号に提供するＳＲゲートドライバ９０Ａとから
構成されている。

【００４１】このとき、前記ＳＲゲートドライバ９０Ａ
は、前記ＰＷＭコントローラ７０Ａで出力される信号を
遅延させる信号遅延部９１と、前記信号遅延部９１で出
力されるゲート駆動信号と前記ＰＷＭコントローラ７０
Ａで出力される基準電圧Ｖｒｅｆを比較し、その結果値
を増幅して同期整流器ＳＲのターンオフ時、補償された
ゲート駆動信号を発生する反転及び補償部９２とからな
る。前記信号遅延部９１は、是正数だけ前記スイッチゲ
ート駆動信号を遅延させる抵抗Ｒ１及びコンデンサＣ３
とから構成される。

【００４２】また、前記反転及び補償部９２は、前記Ｐ
ＷＭコントローラ７０Ａで出力される基準電圧Ｖｒｅｆ
と前記信号遅延部９１で出力される信号を比較する比較
器ＯＰと、前記比較器ＯＰの出力信号を増幅して同期整
流器のゲート駆動信号を発生するバッファー増幅器９３
とから構成される。

【００４３】また、前記バッファー増幅器９３は、所定
の陽電圧Ｖｃｃが第５抵抗Ｒ５を介してコレクタ端子に
入力され、前記陽電圧Ｖｃｃが第４抵抗Ｒ４を介してベ
ース端子に入力されるものの、前記ベース端子にかかる
前記比較器ＯＰの出力信号によってオン／オフ動作する
第１トランジスタＱ１と、前記第１トランジスタＱ１の
エミッタ端子にかかる電圧がエミッタ端子に入力され、
ベース端子には前記比較器ＯＰの出力信号が入力されて
前記第１トランジスタＱ１と反動して動作する第２トラ
ンジスタＱ２とから構成される。

【００４４】また、前記反転及び補償部９２で出力され
る1次側の信号を２次側に備えられている同期整流器の
ゲート駆動信号に提供するため、絶縁トランスフォーマ
Ｔ２が備えられている。

【００４５】また、同期整流部５０Ａは、前記トランス
Ｔ１の２次側の電圧出力端と接地端の間に並列連結され
ている第２コンデンサＣ２と、前記トランスＴ１の２次
側の一端にドレイン端子が連結され、接地端にソース端
子が連結されるＭＯＳトランジスタ素子である同期整流
器ＳＲとから構成されている。

【００４６】また、前記同期整流器ＳＲを駆動するため
の同期整流器の駆動部９４は、前記同期整流器ＳＲのゲ
ート端子と接地端の間に連結される第３抵抗Ｒ３と、前
記同期整流器ＳＲのゲート端子にカソード端子が連結さ
れ、接地端にアノード端子が連結される第１ダイオード
Ｄ１と、前記絶縁トランスフォーマＴ２の２次側の電圧
出力端と前記同期整流器ＳＲのゲート端子の間に第２抵
抗Ｒ２及び前記絶縁トランスフォーマＴ２の２次側の他
端と前記第１ダイオードＤ１のアノード端子の間に連結
される第５コンデンサＣ５とから構成される。

【００４７】このように構成された本発明による非対称
フライバック回路は、ＰＷＭコントローラ７０Ａでスイ
ッチゲートを駆動させるためのゲート駆動信号と基準電
圧Ｖｒｅｆを発生するようになり、スイッチゲートドラ
イバ８０は、前記ゲート駆動信号によってハイサイドス
イッチＳＷＨ及びローサイドスイッチＳＷＬのゲートを
駆動する。

【００４８】そして、トランスＴ１は、前記ハイサイド
スイッチＳＷＨ及びローサイドスイッチＳＷＬのスイッ
チング動作によって１次側の電圧を２次側に誘導させる
ようになり、同期整流器ＳＲは、前記トランスＴ１の２
次側の出力電圧を整流して出力させる。

【００４９】一方、同期整流器ＳＲのターンオフ時、遅
延を防止するため、既存のローサイドスイッチのゲート
駆動信号を利用せず、前記ＰＷＭコントローラ７０Ａの
出力信号を直接利用し、比較器ＯＰの反転入力に使用し
た。

【００５０】このとき、前記信号遅延部９１が備えられ
ている理由は、前記ハイサイドスイッチＳＷＨがオン動
作する間、前記同期整流器ＳＲがオン動作して前記トラ
ンスＴ１の２次側の電流ｉｓｅｃが逆に流れるのを防止
するためである。

【００５１】そして、反転及び補償部９２内の比較器Ｏ
Ｐは、前記信号遅延部９１で得られる信号を反転データ
の入力端で入力を受け、前記ＰＷＭコントローラ７０Ａ
で出力される基準電圧Ｖｒｅｆを非反転データの入力端
で入力を受け、その大きさを比較した後、その比較値に
伴う電圧信号をハイ或いはロー状態の電圧信号として出
力する。

【００５２】そして、比較器ＯＰの出力は、バッファー
増幅器９３で増幅され、同期整流器ＳＲのターンオフ
時、遅延を補償するためのゲート駆動信号で出力される
が、前記バッファー増幅器９３で増幅された信号は、前
記比較器ＯＰで出力される信号に対して位相反転された
状態を維持する。

【００５３】さらに、絶縁トランスフォーマＴ２は、１
次側と２次側における絶縁のためのものであり、前記バ
ッファー増幅器９３で出力される反転及び補償されたゲ
ート駆動信号として抵抗Ｒ１，Ｒ３により分圧された
後、前記同期整流器ＳＲのゲートを駆動し、ターンオフ
時、遅延を補償するようになる。

【００５４】図６は、同期整流器のゲート電圧とローサ
イドスイッチのゲート電圧の波形を表したものである。
図示されたとおり、ローサイドスイッチＳＷＬのターン
オフと同時に同期整流器ＳＲがターンオフされて遅延が
発生しない、ということがわかる。

【００５５】図７は、同期整流器のゲート電圧とトラン
スの２次電流の波形を表したものである。ハイサイドス
イッチのゲート電圧がターンオフされた後、二次電流ｉ
ｓｅｃが導通して最小のＲＣ遅延時間後、同期整流器の
ゲート電圧がターンオンすることで、寄生ダイオードを
介した損失が最小化され、二次電流のオフ時と同時に同
期整流器がターンオフされて寄生ダイオードの導通がな
く、二重遅延現象がなく誤動作を起こすことはない。

【００５６】図８は、同期整流器ゲート電圧とハイサイ
ドの電流波形を表したもので、１次ハイサイド電流がマ
イナスに流れる前に、同期整流器のゲート電圧が遅延な
くターンオフされることを図示している。

【００５７】

【発明の効果】以上、詳述したとおり、本発明は、パル
ス幅変調部の出力を利用し、比較器を利用して前記パル
ス幅変調部で出力されるスイッチのゲート駆動信号を位
相反転させて同期整流器のゲートを駆動することによっ
て、同期整流器におけるゲート電圧のターンオンの遅延
を防止して寄生ダイオードを介した損失を最小化し、同
期整流器のターンオフ時、発生する遅延を除去すること
ができる、という効果を奏する。

【図面の簡単な説明】

【図１】 同期整流方式を適用したＡＣアダプタのブロ
ック構成例示図。

【図２】 従来の同期整流方式に関連した部分の簡略的
な回路図。

【図３】 図２に示す回路図の問題点を説明するための
波形図。

【図４】 本発明に伴う同期整流方式を適用したＡＣア
ダプタのブロック構成例示図。

【図５】 本発明による同期整流器を使用した非対称フ
ライバック回路図。

【図６】 本発明でスイッチＬのゲート電圧と同期整流
器のゲート電圧を示す波形図。

【図７】 本発明で同期整流器のゲート電圧とトランス
の２次側の電流を示す波形図。

【図８】 本発明で同期整流器のゲート電圧と２次側の
ハイサイド電流を示す波形図。

【符号の説明】

１０…ＥＭＩフィルタ、２０…ブリッジ整流部、３０…
電圧ダブラ、４０…非対称フライバックコンバータ、５
０Ａ…同期整流部、７０Ａ…ＰＷＭコントローラ、８０
…スイッチゲートドライバ、９０Ａ…ＳＲゲートドライ
バ、９１…信号遅延部、９２…反転及び補償部、９３…
バッファー増幅器、１００…フィードバック部、１１０
…保護回路。

Claims (7)

【特許請求の範囲】
1. 【請求項１】 スイッチのゲートを駆動するためのゲー
   ト駆動信号と基準電圧を発生するパルス幅変調部と、 前記パルス幅変調部で出力されるゲート駆動信号によっ
   てハイサイドスイッチ及びローサイドスイッチを駆動さ
   せるスイッチゲート駆動部と、 前記ハイサイド及びローサイドスイッチのスイッチング
   動作によって１次側の電圧を２次側に誘導させるトラン
   スと、 前記トランスの２次側の出力電圧を整流する同期整流部
   と、 前記パルス幅変調部で出力されるゲート駆動信号を遅延
   させた後、前記パルス幅変調部で出力される基準電圧と
   比較し、その結果値を増幅して前記同期整流部の駆動信
   号に提供する整流駆動信号発生部と、 前記整流駆動信号発生部で出力される駆動信号が絶縁ト
   ランスフォーマを介して入力されて前記同期整流部内に
   備えられているＭＯＳトランジスタからなる同期整流器
   を駆動する同期整流駆動部とを含むことを特徴とする同
   期整流器を使用した非対称フライバック回路。
2. 【請求項２】 前記整流駆動信号発生部は、 前記パルス幅変調部で出力されるゲート駆動信号を遅延
   させる信号遅延手段と、 前記信号遅延手段で出力されるゲート駆動信号と前記パ
   ルス幅変調部で出力される基準電圧を比較し、その結果
   値を増幅して前記同期整流器のターンオフ時、補償され
   たゲート駆動信号を発生する反転及び補償手段とを含む
   ことを特徴とする請求項１に記載の同期整流器を使用し
   た非対称フライバック回路。
3. 【請求項３】 前記信号遅延手段は、是正数だけ前記ス
   イッチゲート駆動信号を遅延させる抵抗及びコンデンサ
   から構成されたＲＣフィルタを使用することを特徴とす
   る請求項２に記載の同期整流器を使用した非対称フライ
   バック回路。
4. 【請求項４】 前記反転及び補償手段は、 前記パルス幅変調部で出力される基準電圧と前記信号遅
   延手段で出力される信号を比較する比較器と、 前記比較器の出力信号を増幅して遅延が補償された同期
   整流器のゲート駆動信号を発生するバッファー増幅器と を含むことを特徴とする請求項２に記載の同期整流器を
   使用した非対称フライバック回路。
5. 【請求項５】 前記バッファー増幅器は、 所定の陽電圧が第１抵抗を介してコレクタ端子に入力さ
   れ、前記陽電圧が第２抵抗を介してベース端子に入力さ
   れるが、前記ベース端子にかかる前記比較器の出力信号
   によってオン／オフ動作する第１トランジスタと、 前記第１トランジスタのエミッタ端子にかかる電圧がエ
   ミッタ端子に入力され、ベース端子には前記比較器の出
   力信号が入力されて前記第１トランジスタと反動して動
   作する第２トランジスタとを含むことを特徴とする請求
   項４に記載の同期整流器を使用した非対称フライバック
   回路。
6. 【請求項６】 前記同期整流部は、 前記トランスの２次側の電圧出力端と接地端の間に並列
   連結されている第１コンデンサと、 前記トランスの２次側の一端にドレイン端子が連結さ
   れ、接地端にソース端子が連結されるＭＯＳトランジス
   タ素子である同期整流器とを含むことを特徴とする請求
   項１に記載の同期整流器を使用した非対称フライバック
   回路。
7. 【請求項７】 前記同期整流駆動部は、 前記同期整流器のゲート端子と接地端の間に連結される
   第３抵抗と、 前記同期整流器のゲート端子にカソード端子が連結さ
   れ、接地端にアノード端子が連結される第１ダイオード
   と、 前記絶縁トランスフォーマの２次側の電圧出力端と前記
   同期整流器のゲート端子の間に連結される第４抵抗と、 前記絶縁トランスフォーマの２次側の他端と前記第１ダ
   イオードのアノード端子との間に連結される第２コンデ
   ンサとを含むことを特徴とする請求項１に記載の同期整
   流器を使用した非対称フライバック回路。