JP2000227443A - プローブカード - Google Patents

プローブカード

Info

Publication number
JP2000227443A
JP2000227443A JP11028615A JP2861599A JP2000227443A JP 2000227443 A JP2000227443 A JP 2000227443A JP 11028615 A JP11028615 A JP 11028615A JP 2861599 A JP2861599 A JP 2861599A JP 2000227443 A JP2000227443 A JP 2000227443A
Authority
JP
Japan
Prior art keywords
probe card
relay board
probe
bga package
board
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP11028615A
Other languages
English (en)
Inventor
Yoshinobu Deguchi
善宣 出口
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Electric Corp
Original Assignee
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Electric Corp filed Critical Mitsubishi Electric Corp
Priority to JP11028615A priority Critical patent/JP2000227443A/ja
Publication of JP2000227443A publication Critical patent/JP2000227443A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Testing Of Individual Semiconductor Devices (AREA)
  • Measuring Leads Or Probes (AREA)
  • Testing Or Measuring Of Semiconductors Or The Like (AREA)

Abstract

(57)【要約】 【課題】 変換基板を用いることなく、特性インピーダ
ンスが制御され、かつ実際にパッケージに実装された状
態の半導体素子の電気的特性評価が可能なプローブカー
ドを提供する。 【解決手段】 プローブカード基板とプローブピンを固
定したヘッド部との間の電気的接続を、測定する半導体
素子を実際にフリップチップ実装するBGAパッケージ
を介して行う。

Description

【発明の詳細な説明】
【0001】
【発明の属する技術分野】本発明は、半導体素子の電気
的特性をウエハ状態で測定するためのプローブカードに
関し、特に、フリップチップボンディングによりBGA
パッケージに実装される半導体素子の測定に用いる垂直
型プローブカードに関する。
【0002】
【従来の技術】図8に、従来構造の垂直型プローブカー
ドの一例であるCOBRAプローブ(登録商標、株式会
社東京カソード研究所及び株式会社ESJが販売)の断
面図を示す。図中、1はプローブカード基板、2はヘッ
ド部、3はプローブピン、4は固定部材、5は半田、6
は補強板、7はスペーストランスフォーマ、10はプロ
ーブカード、100は変換基板を示す。かかるプローブ
カードでは、例えば樹脂板材からなるプローブカード基
板1の上面には、プローバ装置と接続するための外部端
子を含む配線層が設けられ、かかる配線層はスルーホー
ルを介して基板下面に設けられた第1端子(図8では半
田5に覆われている)と電気的に接続されている。一
方、プローブピン3は、例えばプラスティックの中空の
箱体からなるヘッド部2に固定され、ヘッド部下方で
は、プローブピン3の先端が、測定する半導体素子のパ
ッドの位置に対応するように配置され固定されている。
ヘッド部2の上面には、夫々のプローブピン3と接続さ
れた第2端子(図示せず)が設けられている。図8のプ
ローブカードでは、プローブカード基板1下面の第1端
子と、ヘッド部2の上面の第2端子とが、変換基板10
0を介して電気的に接続されている。変換基板100
は、スルーホールを含む立体配線を備え、更にかかる立
体配線の特性インピーダンスを制御して伝送特性が向上
するように設計されている。プローブカード基板1下面
の第1端子と変換基板100上面の端子との接続は、半
田5により行われる。また、変換基板100下面の端子
とヘッド部2上面の第2端子との接続は、端子間が接触
した状態で貫通孔に固定部材4を通し、ヘッド部2、ス
ペーストランスフォーマ7、プローブカード基板1を補
強板6に固定して行われる。
【0003】かかるプローブカードでは、プローブカー
ド基板1上の配線もケーブル配線を用いずに配線層から
形成されており、また、特性インピーダンスを制御した
変換基板100を用いることから、高速動作に用いられ
る高周波素子等の電気的特性の測定も可能であった。
【0004】
【発明が解決しようとする課題】上記プローブカードで
は、変換基板100は、特性インピーダンスを考慮し
て、プローブカード毎に設計することが必要であり、変
換基板100の設計に一定の期間が必要となるととも
に、各プローブカードに応じて個別に作製するために製
作コストも高くなるという問題があった。また、変換基
板100とプローブカード基板1との接続は半田5で行
われるが、半田のリフローに際しては、プローブカード
基板1(直径が200〜300mm)をリフロー炉に入
れる必要があるため、プローブカードの作製に大型炉が
不可欠となるという問題もあった。また、半導体素子の
IC化に伴い、各プローブピン3に接続されたヘッド部
2上面の電極の密度が大きくなり、ヘッド部2の第2電
極と、変換基板100の下面電極の位置合わせが難しく
なるという問題もあった。更に、半導体素子の電気的特
性を評価するにあたり、パッケージに実装した状体で電
気的特性を測定して評価したいという要求も大きくなっ
てきた。これに対し、特開平10−132855号公報
に記載されたように、パッケージに実装された場合に発
生する容量等を、予めプローブピンと共に配線基板に組
み込んで形成しておく方法も提案されているが、かかる
方法では、基板配線の作製に時間と費用が別途必要とな
るという問題点があった。そこで、本発明は、変換基板
を用いることなく、特性インピーダンスが制御され、か
つ実際にパッケージに実装された状態の半導体素子の電
気的特性評価が可能なプローブカードを提供することを
目的とする。
【0005】
【課題を解決するための手段】そこで、発明者は鋭意研
究の結果、プローブカード基板とプローブピンを固定し
たヘッド部との間の電気的接続を、測定する半導体素子
を実際にフリップチップ実装するBGAパッケージを介
して行うことにより、特性インピーダンスを制御しかつ
半導体素子が実際にパッケージに実装された状態の電気
的特性評価が可能となること、変換基板に代えてBGA
パッケージを用いることにより、変換基板の設計が不要
となり、安価でかつ短期間でプローブカードが提供でき
ることを見出し、本発明を完成した。
【0006】即ち、本発明は、ウエハ上に形成された半
導体素子にプローブピンを接触させ、該プローブピンを
介して該半導体素子の電気的特性をウエハ状態で測定す
るプローブカードであって、第1端子を有するプローブ
カード基板と、該プローブピンが固定され、該プローブ
ピンに電気的に接続された第2端子を有するヘッド部と
を備え、該プローブカード基板と該ヘッド部とが、該半
導体素子をフリップチップ実装するためのBGAパッケ
ージを挟むように積み重ねて固定され、該第1端子と該
第2端子との間が、該BGAパッケージの配線を介して
電気的に接続されたことを特徴とするプローブカードで
ある。このように、プローブカード基板とヘッド部と
が、半導体素子をフリップチップ実装するためのBGA
パッケージをその間に挟むように積み重ねられて、固定
され、第1端子と第2端子との間が、BGAパッケージ
の配線を介して電気的に接続されることにより、測定す
る素子に対応してプローブピンが配置されたヘッド部の
第2電極の配置に応じて、個別に、変換基板を作製する
必要がなくなり、プローブカードの製造期間の短縮、製
造コストの削減が可能となる。即ち、BGAパッケージ
の半田ボール形成面の電極配置は、一般に標準化された
電極配置であり、搭載される素子によりその配置は変わ
らないため、かかる電極とプローブカードの第1電極と
の接続は半田ボールを用いて容易に行うことができる。
一方、BGAパッケージの素子搭載面は、かかる面に測
定される半導体素子がフリップチップ実装される構造に
なっているため、プローブピンに接続された第2電極の
配置と、素子搭載面の電極配置とは、重ね合わせた場合
に、向かい合う電極同士が丁度接続すべき電極同士とな
る。従って、標準化された電極配置のプローブカード
と、測定する半導体素子により配置の異なるヘッド部の
第2電極とを、測定される半導体が実際にフリップチッ
プ実装されるBGAパッケージを介することにより、容
易に電気的に接続することができる。また、実際に使用
されるBGAパッケージを介して半導体素子の電気的特
性が測定されるため、パッケージに搭載された最終製品
の状態で測定した場合に近い電気的特性の評価が可能と
なる。また、BGAパッケージとプローブカード基板と
の接続は半田5で行われるが、BGAパッケージが小型
であることから、小さな炉を用いてリフローすることが
可能となる。
【0007】尚、上記BGAパッケージの半導体素子搭
載面が上記ヘッド部側になり、該BGAパッケージの半
田ボール形成面が上記プルーブカード基板側になるよう
に積み重ねられて固定されたことが好ましい。このよう
に重ねることにより、電極配置の変更等を行うことなく
測定する半導体素子に対応したプローブカードの形成が
可能となるからである。
【0008】また、本発明は、上記プローブカード基板
と上記BGAパッケージとの間に、その両面に設けられ
た端子間が立体配線により接続された中継基板が更に積
み重ねられ、該端子間の立体配線を介して上記第1端子
と該BGAパッケージの配線とが電気的に接続されると
共に、該中継基板と上記プローブカード基板とを、固定
具により固定したことを特徴とするプローブカードでも
ある。
【0009】上記中継基板と、上記プローブカード基板
との間に異方性導電シートが挟みこまれ、上記固定具で
該異方性導電シートを押圧して該中継基板の端子と該プ
ローブカード基板の第1端子とを電気的に接続したこと
が好ましい。このように、中継基板を用いることによ
り、中継基板とプローブカードとの間に圧力をかけるこ
とができるため、中継基板とプローブカードとの電気的
接続に異方性導電シートを用いることが可能となる。こ
の結果、中継基板、プローブカード基板に設けられた電
極間隔が狭くなって、半田接続が困難になった場合であ
っても、異方性導電シートを用いた電気的接続が可能と
なる。
【0010】上記BGAパッケージの端子に接続される
上記中継基板の端子は、該BGAパッケージの端子の配
列に対応する位置に設けられたことが好ましい。かかる
電極配置とすることにより、BGAパッケージと中継基
板とを、夫々の電極の位置が略対応するように重ねて、
半田ボールが溶けるまで加熱するだけで、溶けた半田の
表面張力により電極位置が自動的にアライメントされ、
高い精度でBGAパッケージと中継基板との位置合わせ
を行うことが可能となる。
【0011】上記中継基板の両面に設けられた端子間
は、スルーホールにより電気的に接続されたことが好ま
しい。中継基板の作製が容易だからである。
【0012】上記中継基板は、該中継基板内に補強部材
が埋め込まれたことが好ましい。中継基板とプローブカ
ード基板との間に異方性導電シートを挟んで押圧する場
合に、中継基板のそりを防止するためである。
【0013】上記中継基板は、バイパスコンデンサを搭
載したものであっても良い。かかる構造を用いることに
より、バイパスコンデンサを、従来よりプローブピン近
傍(即ち、測定される半導体素子近傍)に配置すること
ができ、測定中に発生するノイズを低減することができ
るからである。
【0014】上記中継基板の面積は、上記BGAパッケ
ージの面積より大きいことが好ましい。面積を大きくす
ることにより、バイパスコンデンサの搭載位置を確保で
きるとともに、固定具を通す穴部を設けることができる
からである。
【0015】上記固定具は、上記中継基板に設けられた
穴部と、上記プローブカード基板に設けた穴部とを貫通
してこれらの基板を締付けるねじとその先端部に螺合さ
れるナットからなることが好ましい。
【0016】
【発明の実施の形態】実施の形態1.本発明の第1実施
の形態について、図1〜3を参照しながら説明する。図
1は、実施の形態1にかかる垂直型プローブカードの断
面図である。図中、図8と同一符号は、同一又は相当箇
所を示し、また、13は、BAGパッケージ(Ball
Grid Alley パッケージ)を示す。
【0017】また、図2は、図1のプローブカードに使
用されるフリップチップBGAパッケージ13であり、
(a)は上面図、(b)はII−IIにおける断面図で
ある。図中、14はパッケージ基板、15は実装された
状態のIC等の半導体素子、16は半田ボール、18は
アンダーフィルを表す。
【0018】本実施の形態1にかかるプローブカード
は、図8に示す従来構造と同様に、プローブカード基板
1とプローブピン3を固定したヘッド部とが固定部材4
で補強板6に固定されたものであるが、従来構造と異な
り、プローブカード基板1の下面の第1電極と、ヘッド
部2の上面の第2電極との間が、測定される半導体素子
が実際にフリップチップ実装されるBAGパッケージ1
3を介して接続されている。
【0019】即ち、本実施の形態1にかかるプローブカ
ードでは、プローブカード基板1下面の第1電極が、B
GAパッケージ13の半田ボール16に対応して配置さ
れ、プローブカード基板1の下面の第1電極とBGAパ
ッケージ13裏面が、BGAパッケージの半田ボール1
6により接続されている。一方、ヘッド部2の第2電極
も、BGAパッケージ13の表面電極に対応して配置さ
れ、固定具4で締付けられることにより、両電極の間が
接続されている。
【0020】このように、測定される半導体素子が実際
にフリップチップ実装されるBGAパッケージ13を用
いて、プローブカード基板1とヘッド部2との間の電気
的接続を行うことにより、従来構造のように、測定する
半導体素子に合わせて、変換基板4を設計、製造する必
要がなくなり、プローブカードの製作期間の短縮化が可
能となるとともに、製作コストを抑えてプローブカード
を安価に製作することができる。
【0021】また、半導体素子が実際に実装されるBG
Aパッケージ13の配線を通して、半導体素子の電気的
特性が測定されるため、半導体素子をBGAパッケージ
13に実装して測定した電気的特性に近い測定結果が得
られる。このため、従来のプローブカードを用いた測定
では、各半導体素子の特性を測定した後に、更に、パッ
ケージに半導体素子を組み込んだ後に必要であった最終
的な出荷検査(ファイナルテスト)が、本発明にかかる
プローブカードを用いることにより不要となり、半導体
装置の製造工程の簡略化が可能となる。
【0022】図3は、上記プローブカードを用いた測定
工程の概略図である。図1と同一符号は同一又は相当箇
所を示し、又、8はパフォーマンスボード、9はポゴピ
ンリング、10はプローブカード、11は測定対象であ
る半導体素子を表面上に形成したウエハ、12はウエハ
チャックでウエハ11を固定する固定台、17はテスト
ヘッドである。
【0023】半導体素子の電気的特性を測定するにあた
り、まず、表面上に半導体素子が形成されたウエハ11
が固定台の上に載せられて、ウエハ11裏面から吸引す
ることにより固定台12上に固定される。一方、プロー
ブカード10は、ポゴピンリング9に取り付けられ、ポ
ゴピンリング9は、テストヘッド17に取り付けられた
パフォーマンスボード8に取り付けられる。かかる状態
では、プローブカード10のプローブカード基板に形成
された外部端子がポゴピンリング9等に形成された配線
を介して、最終的にプローバ装置の測定系(図示せず)
に接続されている。次に、固定台12が上昇することに
より、プローブピン3の先端がウエハ11上に形成され
た半導体素子のパッド部に接触して電気的に接続された
状態になり、測定系を用いて半導体素子の電気的特性が
測定される。測定後、固定台12が下降し、次に測定す
る半導体素子の上方まで移動した後に固定台12が上昇
し、同様の工程を繰り返すことにより半導体素子の電気
的特性が順次測定される。かかる測定は、例えば、ウエ
ハ上に形成された全ての半導体素子に対して行うことに
より、特性がスペックアウトしている半導体素子を排除
することが可能となる。通常、測定は、コンピュータを
用いた自動制御により行われる。
【0024】実施の形態2.本発明の実施の形態2につ
いて、図4、5を参照しながら説明する。図4は、実施
の形態2にかかる垂直型プローブカードの断面図であ
る。図中、図8と同一符号は、同一又は相当箇所を示
し、また、23は、ねじとその先端に螺合されるナット
からなる固定具、25は異方性導電シート、26はスペ
ーサ、34は中継基板である。図5は、図4のプローブ
カードに使用される第1の中継基板34であり、(a)
は上面図、(b)はVa−Vaにおける断面図、(c)
はA部分の拡大図、(d)はVc−Vcにおける断面図
である。図中、31はねじを通すための穴部、34は中
継基板、35は電極形成領域、36はランド、37はス
ルーホール、38は補強用内層である。中継基板34
は、例えば、非導電性の合成樹脂の板からなり、両面の
略同一箇所に、夫々対応するランド36(電極)が配置
され、対応するランド間がスルーホール37により電気
的に接続されている。又、電極形成領域35の外側に穴
部31を有する。かかる中継基板34の配線は、単に、
基板両面の対応する位置に形成したランド36間をスル
ーホール37で電気的に接続しただけで、構造が非常に
簡単で、容易に、かつ安価に作製することかできる。
【0025】本実施の形態2にかかるプローブカードで
は、上記実施の形態1のプローブカードの構成に加え
て、プローブカード基板1とBGAパッケージ13との
間に、中継基板34が挟み込まれ、更に、中継基板34
とプローブカード基板1との接続は異方性導電シート2
5により行われている。即ち、上記実施の形態1では、
プローブカード基板1とBGAパッケージ13とが直接
接続されていたが、本実施の形態2では、対応する表裏
面のランド(電極)がスルーホールにより接続され、プ
ローブカード基板1との間を固定するための穴部を備え
た中継基板34が、プローブカード基板1とBGAパッ
ケージ13間に配置されている。
【0026】プローブカード基板1と中継基板34との
間には、異方性導電性シート25が挟みこまれ、プロー
ブカード基板1と中継基板34との夫々に設けられた穴
部に固定具23を通して、異方性導電性シート25を締
付けるようになっている。これにより、プローブカード
基板1と中継基板34との対向する表面に、それぞれ対
応するように設けられた電極間において、異方性導電性
シート25が夫々の電極間に挟まれて押圧されて導電性
を示し、両電極の間を電気的に接続することとなる。特
に、測定する半導体素子の集積化が進み、プローブカー
ド基板1と中継基板34とに設けられる電極数が増加
し、電極間隔が狭くなった場合、従来のような半田を用
いた接続では隣接する電極間が短絡してしまうこともあ
ったが、異方性導電シート25を用いることによりかか
る短絡の発生を防止することができる。尚、異方性導電
性シート25としては、例えば、ゴム材料中に球状の導
電材料を分散させた異方性導電ゴム等を用いることがで
きる。異方性導電ゴムとしては、例えば、信越ポリマー
株式会社から販売されているシンエツツインコネクター
MT−typeを用いることが可能である。また、上記固定
具23は、上記中継基板34に設けられた穴部31と、
上記プローブカード基板1に設けた穴部(図示せず)と
を貫通してこれらの基板を締付けるねじとその先端部に
螺合されるナットからなる。かかる固定具23を用いる
ことにより、プローブカード基板1と中継基板34との
締付けを容易に行なうことができるからである。
【0027】また、本実施の形態にかかる中継基板34
には、例えば銅箔からなる補強用内層38が設けられて
いるため、異方性導電シート25を挟んでプローブカー
ド基板1と中継基板34とを固定具23で締付けても、
厚さが通常3mm程度である中継基板34が湾曲して、
中継基板34中央部で電極が接続されなくなることを防
止することができる。尚、プローブカード基板1と中継
基板34とを締付ける力が比較的小さい場合には、補強
用内層38を設けなくてもよい。
【0028】一方、BGAパッケージ13と中継基板3
4との間は、BGAパッケージ13の半田ボール16を
用いて電気的に接続される。BGAパッケージ13に接
続される側の、中継基板34の表面電極も、プローブカ
ード基板1の電極位置に対応して設けられているため、
かかる配置は、BGAパッケージ13の半田ボール16
の位置にも対応している。従って、BGAパッケージ1
3と中継基板34を、夫々の表面上の電極の位置が対応
するように重ねて、半田ボール16が溶ける温度まで加
熱することにより、両電極間を電気的に接続された状態
で固定することができる。この場合、両電極を水平に重
ねて半田ボール16を溶かすと、半田の表面張力の影響
により両電極が丁度重なるように、自動的にアライメン
トされることとなる。このため、両電極が略重なるよう
に位置合わせをしておくだけで、自己アライメントによ
り高い精度でBGAパッケージ13と中継基板34との
位置合わせを行うことが可能となる。
【0029】また、本実施の形態では、まず、BGAパ
ッケージ13と中継基板34とを半田で固定した後に、
中継基板34とプローブカード基板1とを固定具23で
固定してプローブカードを製作するため、BGAパッケ
ージ13と中継基板34との半田付け工程では、一般
に、大きさが100mm×100mmの矩形形状より小
さいBGAパッケージ13と中継基板34とをリフロー
炉に入れてリフローすれば足り、従来構造のようにプロ
ーブカード基板1はリフロー炉に入れる必要がない。従
って、従来構造のプローブカードに比べて、小型のリフ
ロー炉を用いたプローブカードの作製が可能となる。
【0030】図6は、上記中継基板34の代わりに用い
ることができる第2の中継基板44であり、(a)は上
面図、(b)はVIa−VIaにおける断面図、(c)
はB部分の拡大図、(d)はVIb−VIbにおける断
面図(右側)、及びVIc−VIcにおける断面図(左
側)である。図中、41は固定具23を通すための穴
部、44は中継基板、45は電極形成領域、46はラン
ド、47はスルーホール、48は補強用内層、49はバ
イパスコンデンサ(チップコンデンサ)である。補強用
内層48は、配線としても機能し、デバイスコンデンサ
49がGND側と電源側の配線間に接続されている。こ
のように、中継基板44上にバイパスコンデンサ49を
形成することにより、プローブピン3の近傍、即ち、測
定される半導体素子近傍にバイパスコンデンサ49を設
けることが可能となり、測定時におけるノイズを低減し
て、精度のよい測定を行うことが可能となる。
【0031】実施の形態3.本発明の第3の実施の形態
について、図7を参照しながら説明する。図7は、本発
明を、日本電子株式会社から販売されているVCPC
(Vertical Contact Probe Card)に適用した場合の断
面図である。図中、図4と同一符号は同一又は相当箇所
を示し、33は、半円状の湾曲部分を備えたプローブピ
ンである。即ち、VCPCでは、プローブピンがかかる
形状を有することにより、半導体素子のパッド部に接触
させた場合の電気的接続が良好となるように設計されて
いる。
【0032】このように、本発明のプローブカード構造
は、VCPCにも適用可能であり、かかる構造とするこ
とにより、測定する半導体素子の電極構造に対応したV
CPCを、安価に、しかも短い期間で供給することが可
能となる。
【0033】
【発明の効果】以上の説明から明らかなように、本発明
のプローブカードでは、測定する半導体素子をフリップ
チップ実装するためのBGAパッケージを用いてプロー
ブカードを作製するため、プローブカードを短期間に安
価に作製することが可能となる。
【0034】また、半導体素子に電気的特性の測定を、
半導体素子が実装されるBGAパッケージの回路を通し
て行われるため、BGAパッケージに半導体素子が実装
された最終製品に近い状態で、電気的特性の評価が可能
となる。
【0035】また、中継基板を用いることにより、高精
度に位置あわせされたプローブカードを、比較的容易な
方法で、かつ安価に作製することが可能となる。
【0036】また、中継基板とプローブカード基板との
接続を異方性導電シートを用いて行うことにより、集積
度の高い半導体素子の測定用プローブカードの作製も可
能となる。
【0037】更に、中継基板に、補強用内層を設けるこ
とにより、中継基板中央部での断線を防止できるととも
に、また、中継基板上にバイパスコンデンサを設けるこ
とにより、測定時のノイズを低減して精度の高い測定結
果を得ることが可能となる。
【図面の簡単な説明】
【図1】 本発明の実施の形態1にかかるプローブカー
ドの断面図である。
【図2】 (a)BGAパッケージの上面図である。 (b)BGAパッケージのII−IIにおける断面図で
ある。
【図3】 本発明の実施の形態1にかかるプローブカー
ドを用いた半導体素子の測定方法の工程図である。
【図4】 本発明の実施の形態2にかかるプローブカー
ドの断面図である。
【図5】 (a)第1の中継基板の上面図である。 (b)第1の中継基板のVa−Vaにおける断面図であ
る。 (c)第1の中継基板のA部分の拡大図である。 (d)第1の中継基板のVc−Vcにおける断面図であ
る。
【図6】 (a)第2の中継基板の上面図である。 (b)第2の中継基板のVIa−VIaにおける断面図
である。 (c)第2の中継基板のB部分の拡大図である。 (d)第2の中継基板のVIb−VIb及びVIc−V
Icにおける断面図である。
【図7】 本発明の実施の形態3にかかるプローブカー
ドの断面図である。
【図8】 従来構造にかかるプローブカードの断面図で
ある。
【符号の説明】
1 プローブカード基板、2 ヘッド部、3 プローブ
ピン、4 固定部材、5 半田、6 補強板、7 スペ
ーストランスフォーマ、8 パフォーマンスボード、9
ポゴピンリング、10 プローブカード、11 ウエ
ハ、12 固定台、13 BGAパッケージ、14 パ
ッケージ基板、15 半導体素子、16半田ボール、1
7 スペーサ、18 アンダーフィル、23 固定具
(ねじとその先端に螺合されるナット)、25 異方性
導電シート、31、41 ねじを通すための穴部、3
4、44 中継基板、35、45 電極形成領域、3
6、46 ランド、37、47スルーホール、38、4
8 補強用内層、49 バイパスコンデンサ(チップコ
ンデンサ)、100 変換基板。

Claims (9)

    【特許請求の範囲】
  1. 【請求項1】 ウエハ上に形成された半導体素子にプロ
    ーブピンを接触させ、該プローブピンを介して該半導体
    素子の電気的特性をウエハ状態で測定するプローブカー
    ドであって、 第1端子を有するプローブカード基板と、該プローブピ
    ンが固定され、該プローブピンに電気的に接続された第
    2端子を有するヘッド部とを備え、 該プローブカード基板と該ヘッド部とが、該半導体素子
    をフリップチップ実装するためのBGAパッケージを挟
    むように積み重ねて固定され、該第1端子と該第2端子
    との間が、該BGAパッケージの配線を介して電気的に
    接続されたことを特徴とするプローブカード。
  2. 【請求項2】 上記プローブカード基板と上記BGAパ
    ッケージとの間に、その両面に設けられた端子間が立体
    配線により接続された中継基板が更に積み重ねられ、該
    端子間の立体配線を介して上記第1端子と該BGAパッ
    ケージの配線とが電気的に接続されると共に、該中継基
    板と上記プローブカード基板とを、固定具により固定し
    たことを特徴とする請求項1に記載のプローブカード。
  3. 【請求項3】 上記中継基板と、上記プローブカード基
    板との間に異方性導電シートが挟みこまれ、上記固定具
    で該異方性導電シートを押圧して該中継基板の端子と該
    プローブカード基板の第1端子とを電気的に接続したこ
    とを特徴とする請求項2に記載のプローブカード。
  4. 【請求項4】 上記BGAパッケージの端子に接続され
    る上記中継基板の端子が、該BGAパッケージの端子の
    配列に対応する位置に設けられたことを特徴とする請求
    項2に記載のプローブカード。
  5. 【請求項5】 上記中継基板の両面に設けられた端子間
    が、スルーホールにより電気的に接続されたことを特徴
    とする請求項4に記載のプローブカード。
  6. 【請求項6】 上記中継基板が、該中継基板内に補強部
    材が埋め込まれたことを特徴とする請求項2に記載のプ
    ローブカード。
  7. 【請求項7】 上記中継基板が、バイパスコンデンサを
    搭載したことを特徴とする請求項2に記載のプローブカ
    ード。
  8. 【請求項8】 上記中継基板の面積が、上記BGAパッ
    ケージの面積より大きいことを特徴とする請求項2に記
    載のプローブカード。
  9. 【請求項9】 上記固定具が、上記中継基板に設けられ
    た穴部と、上記プローブカード基板に設けた穴部とを貫
    通してこれらの基板を締付けるねじとその先端部に螺合
    されるナットからなることを特徴とする請求項2に記載
    のプローブカード。
JP11028615A 1999-02-05 1999-02-05 プローブカード Pending JP2000227443A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP11028615A JP2000227443A (ja) 1999-02-05 1999-02-05 プローブカード

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP11028615A JP2000227443A (ja) 1999-02-05 1999-02-05 プローブカード

Publications (1)

Publication Number Publication Date
JP2000227443A true JP2000227443A (ja) 2000-08-15

Family

ID=12253472

Family Applications (1)

Application Number Title Priority Date Filing Date
JP11028615A Pending JP2000227443A (ja) 1999-02-05 1999-02-05 プローブカード

Country Status (1)

Country Link
JP (1) JP2000227443A (ja)

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002340930A (ja) * 2001-03-16 2002-11-27 Nhk Spring Co Ltd 導電性接触子用支持体
JP2008209408A (ja) * 2007-02-08 2008-09-11 Feinmetall Gmbh 電気被検体の検査のための電気検査装置
JP2010019697A (ja) * 2008-07-10 2010-01-28 Nec Electronics Corp 中継基板、その製造方法、プローブカード、半導体ウェハの検査方法および半導体装置の製造方法
JP2019090632A (ja) * 2017-11-13 2019-06-13 リード・エレクトロニクス株式会社 Ic検査装置
KR20210094158A (ko) * 2017-05-30 2021-07-28 가부시키가이샤 니혼 마이크로닉스 전기적 접속 장치
WO2021182193A1 (ja) * 2020-03-11 2021-09-16 日本発條株式会社 プローブカード

Cited By (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002340930A (ja) * 2001-03-16 2002-11-27 Nhk Spring Co Ltd 導電性接触子用支持体
JP2008209408A (ja) * 2007-02-08 2008-09-11 Feinmetall Gmbh 電気被検体の検査のための電気検査装置
JP2010019697A (ja) * 2008-07-10 2010-01-28 Nec Electronics Corp 中継基板、その製造方法、プローブカード、半導体ウェハの検査方法および半導体装置の製造方法
US7868469B2 (en) 2008-07-10 2011-01-11 Renesas Electronics Corporation Adapter board and method for manufacturing same, probe card, method for inspecting semiconductor wafer, and method for manufacturing semiconductor device
US8114687B2 (en) 2008-07-10 2012-02-14 Renesas Electronics Corporation Adapter board and method for manufacturing same, probe card, method for inspecting semiconductor wafer, and method for manufacturing semiconductor device
KR20210094158A (ko) * 2017-05-30 2021-07-28 가부시키가이샤 니혼 마이크로닉스 전기적 접속 장치
KR102307982B1 (ko) 2017-05-30 2021-10-05 가부시키가이샤 니혼 마이크로닉스 전기적 접속 장치
JP2019090632A (ja) * 2017-11-13 2019-06-13 リード・エレクトロニクス株式会社 Ic検査装置
WO2021182193A1 (ja) * 2020-03-11 2021-09-16 日本発條株式会社 プローブカード
JPWO2021182193A1 (ja) * 2020-03-11 2021-09-16
US12092660B2 (en) 2020-03-11 2024-09-17 Nhk Spring Co., Ltd. Probe card
JP7682152B2 (ja) 2020-03-11 2025-05-23 日本発條株式会社 プローブカード

Similar Documents

Publication Publication Date Title
US6094059A (en) Apparatus and method for burn-in/testing of integrated circuit devices
CN1798977B (zh) 封装测试工艺、探测工艺及封装测试系统
US6407563B2 (en) Semiconductor device test apparatus
US8146245B2 (en) Method for assembling a wafer level test probe card
US6420681B1 (en) Method and process of contact to a heat softened solder ball array
JP2000111576A (ja) コンタクトストラクチャのパッケ―ジング・相互接続
US7129730B2 (en) Probe card assembly
KR20010006931A (ko) 접점 구조물의 패키징 및 상호접속부
TWI829696B (zh) 探針、檢查治具、檢查裝置以及探針的製造方法
JPH07301642A (ja) 半導体ウェハをプローブする方法
JP2000294720A (ja) 半導体集積回路パッケージ
US20160282386A1 (en) Contact unit and inspection jig
US7283373B2 (en) Electronic device
JP2000227443A (ja) プローブカード
JP2004053409A (ja) プローブカード
JP2922486B2 (ja) プローブカード
JP2715793B2 (ja) 半導体装置及びその製造方法
TW201307860A (zh) 雙面導通晶片之即測接合方法
KR100484325B1 (ko) 프로브 카드
EP0905521A2 (en) Burn-in testing device
US7799605B2 (en) Integrated circuit module and method of forming the same
KR100491780B1 (ko) 프로브 카드
JP2979289B2 (ja) 高密度アレイ外部コンタクトを有する半導体試験用パッケージ
TWI241669B (en) Planarizing and testing of BGA packages
CN100488335C (zh) 探针卡的多阶式印刷电路板

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20060116

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20071023

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20080325