JP2000227456A - スキャンフリップフロップ - Google Patents

Abstract

(57)【要約】 【課題】クロック信号のスキューによるシフト誤動作を
防止し、確実にスキャンテストを行うことができるスキ
ャンフリップフロップを提供する。 【解決手段】第１または第２の制御信号がアクティブ状
態の間だけ、各々対応する第１または第２の入力信号を
出力するマルチプレクサと、このマルチプレクサから出
力される信号を保持するデータラッチ回路と、このデー
タラッチ回路に保持された信号をクロック信号に同期し
て保持するフリップフロップとを備え、データラッチ回
路に保持された信号が、クロック信号に同期してフリッ
プフロップに保持される前に、マルチプレクサから出力
される信号をデータラッチ回路に保持しておくことによ
り、上記課題を解決する。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、半導体装置の内部
回路の制御性や観測性を向上させるためのテスト回路と
して用いられるスキャンフリップフロップに関するもの
である。

【０００２】

【従来の技術】図５は、従来のスキャンフリップフロッ
プの一例の構成概念図である。同図に示すスキャンフリ
ップフロップ３４は、前述のテスト回路として通常のフ
リップフロップの代わりに使用されるもので、スキャン
イネーブル信号Ｓの状態に応じて、入力信号Ｄ１または
入力信号Ｄ０のいずれかを選択的に出力するマルチプレ
クサ３６と、このマルチプレクサ３６の出力信号をクロ
ック信号ＣＫに同期して保持するフリップフロップ３８
とを有する。

【０００３】ここで、マルチプレクサ３６の入力１，０
には、各々入力信号Ｄ１，Ｄ０が入力され、その選択入
力にはスキャンイネーブル信号Ｓが入力され、その出力
信号は、フリップフロップ３８のデータ入力に入力され
ている。また、フリップフロップ３８のクロック入力に
はクロック信号ＣＫが入力され、フリップフロップ３８
からは出力信号Ｑが出力されている。

【０００４】このスキャンフリップフロップ３４では、
スキャンイネーブル信号Ｓがハイレベルの時にマルチプ
レクサ３６から入力信号Ｄ１が出力され、これに対し
て、スキャンイネーブル信号Ｓがローレベルの時には入
力信号Ｄ０が出力される。そして、マルチプレクサ３６
からの出力信号は、クロック信号ＣＫの立ち上がりのタ
イミングに同期してフリップフロップ３８に保持される
とともに、出力信号Ｑとして出力される。

【０００５】続いて、図６に、従来のスキャンフリップ
フロップを使用して構成されたスキャン回路の一例の構
成概念図を示す。図示例のスキャン回路４０は、図５に
示すスキャンフリップフロップ３４を使用して構成され
たテスト回路の一例を示すもので、複数のスキャンフリ
ップフロップ３４を直列接続してスキャンチェーン（シ
フトレジスタ）が構成されている。なお、同図には、２
つのスキャンフリップフロップ３４が示されている。

【０００６】スキャンフリップフロップ３４のマルチプ
レクサ３６の入力０には内部回路４２からの出力信号が
入力され、その入力１には、前段のスキャンフリップフ
ロップ３４からの出力信号が入力されている。また、各
々のスキャンフリップフロップ３４の出力は、内部回路
４２にも入力されている。クロック信号は、バッファ４
４を介して各々のスキャンフリップフロップ３４に供給
されている。なお、同図では、スキャンイネーブル信号
Ｓは省略してある。

【０００７】このスキャン回路４０において、まず、ス
キャンイネーブル信号をローレベルとすると、マルチプ
レクサ３６からは内部回路４２の出力信号が出力され、
クロック信号に同期してフリップフロップ３８に保持さ
れる。その後、スキャンイネーブル信号をハイレベルに
すると、マルチプレクサ３６からは、前段のスキャンフ
リップフロップ３４の出力信号が出力され、クロック信
号に同期して次段のスキャンフリップフロップ３４のフ
リップフロップ３８に保持される。

【０００８】したがって、例えば初段のスキャンフリッ
プフロップ３４のマルチプレクサ３６の入力１をスキャ
ン入力のための入力端子に接続し、最終段のスキャンフ
リップフロップ３４の出力信号をスキャン出力のための
出力端子に接続することにより、スキャン入力から入力
される信号をスキャンフリップフロップ３４に設定して
内部回路４２を制御したり、内部回路４２の状態をスキ
ャンフリップフロップ３４に取り込み、これをスキャン
出力から出力して確認することができる。

【０００９】ところで、各々のスキャンフリップフロッ
プ３４に保持されている信号は、クロック信号に同期し
て次段のスキャンフリップフロップ３４に順次シフトさ
れる。この時、クロック信号の配線の引き回しによって
は、図６に概念的に示すように配線による遅延４６が発
生し、前段のスキャンフリップフロップ３４に入力され
るクロック信号よりも、次段のスキャンフリップフロッ
プ３４に入力されるクロック信号のほうが遅くなる場合
がある。

【００１０】この場合、前段のスキャンフリップフロッ
プ３４に入力されるクロック信号に同期して、前段のス
キャンフリップフロップ３４の出力信号が変化してか
ら、後段のスキャンフリップフロップ３４のクロック信
号が変化すると、後段のスキャンフリップフロップ３４
は、前段のスキャンフリップフロップ３４の変化後の出
力信号を取り込むことになり、１クロックで２クロック
分シフトされてしまうというシフト誤動作が発生する。

【００１１】この問題を解決するために、従来より、例
えば前段のスキャンフリップフロップ３４の出力信号に
バッファを挿入して遅延させたり、自動配置配線をやり
直して、前段と後段のスキャンフリップフロップ３４に
入力されるクロック信号のスキューが許容範囲内に収ま
るようにすることにより、前段のスキャンフリップフロ
ップ３４の出力信号が、１クロックで後段のスキャンフ
リップフロップ３４に突き抜けるのを防止していた。

【００１２】しかし、前述のように、前段のスキャンフ
リップフロップ３４の出力信号を遅延させたり、自動配
置配線をやり直したとしても、例えば製造プロセスや、
電圧、温度等の変動の影響によって、スキャンフリップ
フロップ３４の出力信号やクロック信号の遅延時間が変
動してしまい、工数や手間がかかる割には、スキャン回
路のシフト誤動作を確実に防止することができるかどう
かは分からないという問題点があった。

【００１３】

【発明が解決しようとする課題】本発明の目的は、前記
従来技術に基づく問題点をかえりみて、クロック信号の
スキューによるシフト誤動作を防止し、確実にスキャン
テストを行うことができるスキャンフリップフロップを
提供することにある。

【００１４】

【課題を解決するための手段】上記目的を達成するため
に、本発明は、同時にアクティブ状態とはならない第１
および第２の制御信号がアクティブ状態の間だけ、アク
ティブ状態の前記第１または第２の制御信号に各々対応
する第１または第２の入力信号を出力するマルチプレク
サと、前記第１または第２の制御信号がアクティブ状態
の間に前記マルチプレクサから出力される信号を保持す
るデータラッチ回路と、このデータラッチ回路に保持さ
れた信号をクロック信号に同期して保持するフリップフ
ロップとを有し、前記データラッチ回路に保持された信
号が、前記クロック信号に同期して前記フリップフロッ
プに保持される前に、前記マルチプレクサから出力され
る信号を前記データラッチ回路に保持しておくことを特
徴とするスキャンフリップフロップを提供するものであ
る。

【００１５】ここで、前記データラッチ回路に保持され
た信号が、前記クロック信号に同期して前記フリップフ
ロップに保持される前に、前記マルチプレクサから出力
される信号を前記データラッチ回路に保持させる手段と
しては、スキャンイネーブル信号が変化するタイミング
に応じて、所定パルス幅の前記第１および第２の制御信
号を発生する制御信号発生回路を設け、その出力制御信
号を各々の当該スキャンフリップフロップのマルチプレ
クサに供給することによりなされる。

【００１６】

【発明の実施の形態】以下に、添付の図面に示す好適実
施例に基づいて、本発明のスキャンフリップフロップを
詳細に説明する。

【００１７】図１は、本発明のスキャンフリップフロッ
プの一実施例の構成概念図である。図示例のスキャンフ
リップフロップ１０は、スキャン回路を構成するために
通常のフリップフロップの代わりに使用されるもので、
本発明のマルチプレクサの一例となる３ステートインバ
ータ１２，１４、インバータ１６、本発明のデータラッ
チ回路の一例となるバスホルダー（ＢＨ）１８、およ
び、フリップフロップ２０を有する。

【００１８】ここで、３ステートインバータ１２，１４
の入力には、それぞれ入力信号Ｄ１，Ｄ０が入力され、
その出力は互いに短絡されてインバータ１６に入力され
ている。インバータ１６の出力はフリップフロップ２０
のデータ入力に入力され、フリップフロップ２０のクロ
ック入力にはクロック信号ＣＫが入力され、フリップフ
ロップ２０からは出力信号Ｑが出力されている。また、
バスホルダー１８は、インバータ１６の入力に接続され
ている。

【００１９】なお、３ステートインバータ１２の制御入
力およびその反転入力には、それぞれ制御信号ＳＢおよ
びその反転信号ＳＢ￣が入力され、３ステートインバー
タ１４の制御入力およびその反転入力には、それぞれ制
御信号ＳＮおよびその反転信号ＳＮ￣が入力されてい
る。これらの制御信号ＳＢ，ＳＢ￣および制御信号Ｓ
Ｎ，ＳＮ￣は、次に述べるように、どちらも所定のパル
ス幅を持つパルス信号であって、同時にはいずれか一方
のみがアクティブ状態とされる。

【００２０】続いて、図２（ａ）に、制御信号発生回路
の一実施例の概念図、同図（ｂ）に、その動作を表す一
実施例のタイミングチャートを示す。図２（ａ）に示す
制御信号発生回路２２は、図１に示す３ステートインバ
ータ１２，１４の制御入力およびその反転入力に入力さ
れる制御信号ＳＢ，ＳＢ￣および制御信号ＳＮ，ＳＮ￣
を発生するもので、立ち上がり／立ち下り検出回路２４
と、ＯＲゲート２６とを有する。

【００２１】立ち上がり／立ち下り検出回路２４にはス
キャンイネーブル信号Ｓが入力され、立ち上がり／立ち
下り検出回路２４からは、制御信号ＳＢ，ＳＮ’が出力
されている。また、ＯＲゲート２６の一方の入力には制
御信号ＳＮ’が入力され、他方の反転入力にはスキャン
テスト信号ＳＣＡＮ＿ＴＥＳＴが入力され、ＯＲゲート
２６からは制御信号ＳＮが出力されている。なお、同図
では、制御信号ＳＢ，ＮＢの反転信号である制御信号Ｓ
Ｂ￣，ＮＢ￣は省略してある。

【００２２】立ち上がり／立ち下り検出回路２４は、本
実施例の場合、図２（ｂ）のタイミングチャートに示す
ように、スキャンイネーブル信号Ｓの立ち上がりのタイ
ミングを検出して、その立ち上がりのタイミングから所
定のパルス幅を持つ制御信号ＳＢを発生するとともに、
スキャンイネーブル信号の立ち下りのタイミングを検出
して、その立ち下りのタイミングから所定のパルス幅を
持つ制御信号ＳＮ’すなわち制御信号ＳＮを発生する。

【００２３】スキャンテスト信号ＳＣＡＮ＿ＴＥＳＴ
は、通常動作モードとスキャンテストモードを切り替え
るテスト用の信号である。本実施例の場合、スキャンテ
スト信号ＳＣＡＮ＿ＴＥＳＴがローレベルの時は通常動
作モードとなり、スキャンイネーブル信号Ｓもローレベ
ルであることから、制御信号ＳＢ，ＳＮはそれぞれロー
レベルおよびハイレベルに固定される。したがって、３
ステートインバータ１２，１４はそれぞれオフ、オンと
なり、入力信号Ｄ０がクロック信号ＣＫに同期してフリ
ップフロップ２０に保持される。

【００２４】これに対し、スキャンテスト信号ＳＣＡＮ
＿ＴＥＳＴがハイレベルの時はスキャンテストモードと
なり、制御信号発生回路２２から出力される制御信号Ｓ
Ｂ，ＳＮ’（ＳＮ）は図２に示すタイミングで動作す
る。すなわち、スキャンイネーブル信号Ｓを立ち上げる
ことにより制御信号ＳＢが発生し、この制御信号ＳＢが
ハイレベルの間だけ３ステートインバータ１２がオンと
なり、入力信号Ｄ１の反転信号がバスホルダー１８に保
持される。

【００２５】同じく、スキャンイネーブル信号Ｓを立ち
下げることにより制御信号ＳＮが発生し、この制御信号
ＳＮがハイレベルの期間だけ３ステートインバータ１４
がオンとなり、入力信号Ｄ０の反転信号がバスホルダー
１８に保持される。そして、バスホルダー１８に保持さ
れた反転信号は、インバータ１６により反転され、クロ
ック信号ＣＫの立ち上がりのタイミングでフリップフロ
ップ２０に保持されるとともに、出力信号Ｑとして出力
される。

【００２６】すなわち、本発明のスキャンフリップフロ
ップ１０では、フリップフロップ２０のクロック信号Ｃ
Ｋがハイレベルに立ち上がる前に、スキャンイネーブル
信号Ｓを変化させることにより、入力信号Ｄ１または入
力信号Ｄ０の反転信号をあらかじめバスホルダー１８に
保持しておくことができる。その後、バスホルダー１８
に保持された反転信号はインバータによりさらに反転さ
れ、クロック信号ＣＫの立ち上がりでフリップフロップ
２０に保持される。

【００２７】なお、本発明のスキャンフリップフロップ
１０は１つのマクロセルとして構成されるものである。
ここで、３ステートインバータ１２，１４の代わりに３
ステートバッファ等を用いてもよく、この場合、インバ
ータ１６は不要である。本発明のデータラッチ回路とし
てバスホルダーを例示しているが、データを保持する従
来公知のデータラッチ回路はいずれも適用可能である。
また、立ち上がり／立ち下り検出回路２４も従来公知の
全てのものが適用可能である。

【００２８】また、フリップフロップ２０のクロック入
力は、図示例のポジティブエッジタイプでも、その反対
のネガティブエッジタイプでもよい。スキャンテスト信
号ＳＣＡＮ＿ＴＥＳＴは、本発明のスキャンフリップフ
ロップを使用して構成したスキャン回路のテスト専用に
設けてもよいが、通常、半導体装置には、内部の機能ブ
ロックを個別にテストするためにテスト専用の入力端子
や内部レジスタが設けられるので、これを使用するのが
好ましい。

【００２９】続いて、図３に、本発明のスキャンフリッ
プフロップを使用して構成されたスキャン回路の一実施
例の構成概念図を示す。図示例のスキャン回路２８は、
図１に示す本発明のスキャンフリップフロップ１０を複
数個直列接続してスキャンチェーン（シフトレジスタ）
を構成した場合の一例を示すものである。なお、同図に
は、従来技術との比較が容易となるように、２つのスキ
ャンフリップフロップ１０を示してある。

【００３０】スキャンフリップフロップ１０の入力Ｄ０
（３ステートインバータ１４の入力）には内部回路３０
からの出力信号が入力され、その入力Ｄ１（３ステート
インバータ１２の入力）には、前段のスキャンフリップ
フロップ１０からの出力信号が入力されている。各々の
スキャンフリップフロップ１０には制御信号ＳＢおよび
ＳＮが入力され、その出力は内部回路３０にも入力され
ている。また、クロック信号ＣＫが、各々のスキャンフ
リップフロップ１０に供給されている。

【００３１】以下、図４に示すタイミングチャートを参
照しながら、図３に示すスキャン回路２８の動作につい
て説明する。なお、図３に示すように、以下の説明で
は、前段（図中左側）および後段（図中右側）のスキャ
ンフリップフロップ１０に入力されるクロック信号をそ
れぞれクロック信号ＣＫ１，ＣＫ２とし、その出力信号
をそれぞれ出力信号Ｑ１，Ｑ２とする。また、図４のタ
イミングチャートでも同じ符号を使用している。

【００３２】ここで、後段のスキャンフリップフロップ
１０に入力されるクロック信号ＣＫ２は、図３のスキャ
ン回路２８に概念的に示すように、クロック信号ＣＫか
ら、後段のスキャンフリップフロップ１０のクロック入
力まで引き回される配線による遅延３２により、図４の
タイミングチャートに示すように、前段のスキャンフリ
ップフロップ１０に入力されるクロック信号ＣＫ１より
も所定時間遅延しているものとする。

【００３３】したがって、図６に示す従来のスキャン回
路４０であれば、クロック信号ＣＫ１の立ち上がりタイ
ミングに同期して、前段（図中左側）のスキャンフリッ
プフロップ３４の出力信号が変化した後でクロック信号
ＣＫ２が立ち上がるため、後段（図中右側）のスキャン
フリップフロップ３４には、クロック信号ＣＫ２の立ち
上がりタイミングに同期して、前段のスキャンフリップ
フロップ３４の変化後の出力信号が保持され、シフト誤
動作が生じる。

【００３４】これに対し、図３に示す本発明のスキャン
回路２８では、まず、クロック信号ＣＫ１の立ち上がり
タイミングよりも前に、すなわち、前段のスキャンフリ
ップフロップ１０の出力信号（ｄａｔａ１，２，３，
…）が変化する前に、スキャンイネーブル信号Ｓを立ち
上げる。これにより、制御信号ＳＢが所定の一定時間ア
クティブ状態であるハイレベルとなり、後段のスキャン
フリップフロップ１０のバスホルダー１８に、前段のス
キャンフリップフロップ１０の変化前の出力信号が保持
される。

【００３５】続いて、図４のタイミングチャートに示す
ように、前段のスキャンフリップフロップ１０の変化前
の出力信号が、後段のスキャンフリップフロップ１０の
バスホルダー１８に保持された後、クロック信号ＣＫ１
が立ち上がり、前段のスキャンフリップフロップ１０の
出力信号が変化する。その後、クロック信号ＣＫ２が立
ち上がり、後段のスキャンフリップフロップ１０には、
そのバスホルダー１８に保持されている信号が保持され
る。

【００３６】すなわち、後段のスキャンフリップフロッ
プ１０には、前段のスキャンフリップフロップ１０の変
化前の出力信号が正しく保持される。このように、本発
明のスキャンフリップフロップ１０によれば、スキャン
回路２８において、たとえ前段のスキャンフリップフロ
ップ１０のクロック信号ＣＫ１よりも、後段のスキャン
フリップフロップ１０のクロック信号ＣＫ２の方が遅れ
ていても、シフト誤動作を起こすことなく、確実かつ正
常にスキャンテストを行うことができる。

【００３７】続いて、次のクロックサイクルに備えてス
キャンイネーブル信号Ｓを立ち下げる。この時、同じよ
うに制御信号ＳＮが所定の一定時間アクティブ状態であ
るハイレベルとなり、後段のスキャンフリップフロップ
１０のバスホルダー１８には、一時的に内部回路３０の
出力信号が保持される。なお、バスホルダー１８に保持
された内部回路３０の出力信号は、クロック信号ＣＫ２
が立ち上がらないのでフリップフロップ２０には保持さ
れない。

【００３８】以後、前述の動作が繰り返し行われ、クロ
ック信号ＣＫが立ち上がる毎に、前段のスキャンフリッ
プフロップ１０の出力信号が、後段のスキャンフリップ
フロップ１０にシフトされる。以上、本発明のスキャン
フリップフロップについて詳細に説明したが、本発明は
上記実施例に限定されず、本発明の主旨を逸脱しない範
囲において、種々の改良や変更をしてもよいのはもちろ
んである。

【００３９】

【発明の効果】以上詳細に説明した様に、本発明のスキ
ャンフリップフロップは、データラッチ回路に保持され
た信号が、クロック信号に同期してフリップフロップに
保持される前に、マルチプレクサから出力される信号を
データラッチ回路に保持しておくものである。これによ
り、本発明のスキャンフリップフロップによれば、スキ
ャン回路において、前段のスキャンフリップフロップの
出力信号がクロック信号に同期して変化し、その後で後
段のスキャンフリップフロップに入力されるクロック信
号が変化する場合であっても、シフト誤動作を発生する
ことなく、自動配置配線をやり直す工数や手間をかける
必要もなく、スキャン回路におけるシフト動作を完全に
保証することができる。

【図面の簡単な説明】

【図１】 本発明のスキャンフリップフロップの一実施
例の構成概念図である。

【図２】 （ａ）は、制御信号発生回路の一実施例の概
念図、（ｂ）は、その動作を表す一実施例のタイミング
チャートである。

【図３】 本発明のスキャンフリップフロップを使用し
て構成されたスキャン回路の一実施例の構成概念図であ
る。

【図４】 図３に示すスキャン回路の動作を表す一実施
例のタイミングチャートである。

【図５】 従来のスキャンフリップフロップの一例の構
成概念図である。

【図６】 従来のスキャンフリップフロップを使用して
構成されたスキャン回路の一例の構成概念図である。

【符号の説明】

１０，３４ スキャンフリップフロップ １２，１４ ３ステートインバータ １６ インバータ １８ バスホルダー ２０，３８ フリップフロップ ２２ 制御信号発生回路 ２４ 立ち上がり／立ち下り検出回路 ２６ ＯＲゲート ２８，４０ スキャン回路 ３０，４２ 内部回路 ３２，４６ 遅延 ３６ マルチプレクサ ４４ バッファ Ｄ１，Ｄ０ 入力信号 Ｑ，Ｑ１，Ｑ２ 出力信号 ＳＢ，ＳＢ￣，ＳＮ’，ＳＮ，ＳＮ￣ 制御信号 ＣＫ，ＣＫ１，ＣＫ２ クロック信号 Ｓ スキャンイネーブル信号 ＳＣＡＮ＿ＴＥＳＴ スキャンテスト信号

Claims (1)

【特許請求の範囲】
1. 【請求項１】同時にアクティブ状態とはならない第１お
   よび第２の制御信号がアクティブ状態の間だけ、アクテ
   ィブ状態の前記第１または第２の制御信号に各々対応す
   る第１または第２の入力信号を出力するマルチプレクサ
   と、前記第１または第２の制御信号がアクティブ状態の
   間に前記マルチプレクサから出力される信号を保持する
   データラッチ回路と、このデータラッチ回路に保持され
   た信号をクロック信号に同期して保持するフリップフロ
   ップとを有し、 前記データラッチ回路に保持された信号が、前記クロッ
   ク信号に同期して前記フリップフロップに保持される前
   に、前記マルチプレクサから出力される信号を前記デー
   タラッチ回路に保持しておくことを特徴とするスキャン
   フリップフロップ。