JP2000227584A - アドレス可能なマトリクスアレイおよび強誘電性液晶装置 - Google Patents

アドレス可能なマトリクスアレイおよび強誘電性液晶装置

Info

Publication number
JP2000227584A
JP2000227584A JP2000028402A JP2000028402A JP2000227584A JP 2000227584 A JP2000227584 A JP 2000227584A JP 2000028402 A JP2000028402 A JP 2000028402A JP 2000028402 A JP2000028402 A JP 2000028402A JP 2000227584 A JP2000227584 A JP 2000227584A
Authority
JP
Japan
Prior art keywords
electrode line
array
impedance
column electrode
column
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2000028402A
Other languages
English (en)
Inventor
Alistair Graham
グラハム アリステア
Jonathan Rennie Hughes
レニー ヒューズ ジョナサン
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
UK Government
Sharp Corp
Original Assignee
UK Government
Sharp Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by UK Government, Sharp Corp filed Critical UK Government
Publication of JP2000227584A publication Critical patent/JP2000227584A/ja
Pending legal-status Critical Current

Links

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611—Control of matrices with row and column drivers
    • G09G3/3622—Control of matrices with row and column drivers using a passive matrix
    • G09G3/3629—Control of matrices with row and column drivers using a passive matrix using liquid crystals having memory effects, e.g. ferroelectric liquid crystals
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611—Control of matrices with row and column drivers
    • G09G3/3685—Details of drivers for data electrodes
    • G09G3/3692—Details of drivers for data electrodes suitable for passive matrices only
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/06—Passive matrix structure, i.e. with direct application of both column and row voltages to the light emitting or modulating elements, other than LCD or OLED
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2320/00—Control of display operating conditions
    • G09G2320/02—Improving the quality of display appearance
    • G09G2320/0233—Improving the luminance or brightness uniformity across the screen
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2320/00—Control of display operating conditions
    • G09G2320/04—Maintaining the quality of display appearance
    • G09G2320/041—Temperature compensation
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/2007—Display of intermediate tones
    • G09G3/2044—Display of intermediate tones using dithering
    • G09G3/2051—Display of intermediate tones using dithering with use of a spatial dither pattern

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Liquid Crystal (AREA)
  • Liquid Crystal Display Device Control (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)

Abstract

(57)【要約】 【課題】 異なる波形の異なる電力要素による画面全体
の温度変化をほぼ均一にしてディスプレイ全体の画質を
ほぼ均一にする。 【解決手段】 強誘電性液晶表示パネル１０は、２枚の
基板の間で、互いに交差し、スイッチング素子のマトリ
クスアレイを形成する列電極線４および行電極線５をそ
れぞれその内側面に有する強誘電性液晶材料の層を含
む。データ信号発生器１４およびストローブ信号発生器
１５によって、データ波形を列電極線４1 ，４2 …４n
に同時並列に付与し、ストローブ波形を行電極線５1 ，
５2 …５m に順次付与し、選択されたスイッチング素子
を各行に沿ってある状態から別の状態にスイッチする。
各列ドライバ入力が受ける電極線の異なる抵抗の効果に
よって、ディスプレイ全体に渡って生じる波形の歪みの
差を補償するために、データ信号発生器１４を、第１か
ら最終の列に渡ってその抵抗値が変化する補償抵抗
Ｒ1，Ｒ2 ，Ｒ3 などで結合する。

Description

【発明の詳細な説明】
【０００１】
【発明の属する技術分野】本発明は、アドレッシブルマ
トリクスアレイに関し、特に、強誘電性液晶装置に関す
る。
【０００２】
【従来の技術】強誘電体スメクチック液晶材料を組み込
んだ液晶装置（ＦＬＣＤ）は、高速のスイッチング時間
やメモリ特性を利点とするディスプレイやシャッタでの
利用に特に適している。従来のＦＬＣＤセルは、２枚の
平行なガラス基板の間に強誘電体スメチック液晶材料か
らなる層を有し、電極構造は、一般に、互いに交差して
マトリクスアレイを形成する行および列の電極線の形で
ガラス基板の対向面の内側に設けられる。周知の通り、
スイッチング波形は、行および列電極線に供給されて、
異なる分子配向を持つ２つの分極状態の間で材料内の分
子をスイッチする電界を生成する。偏光軸がほぼ互いに
直交する２つの偏光子の間にセルが配されている表示装
置においては、２つの分子の配向が互いに異なる光透過
特性を持つことから、２つの電極線の交差点における表
示素子または画素の表示の明暗が、液晶分子がスイッチ
された状態によって決まる。
【０００３】こうしたマトリクスアレイＦＬＣＤを制御
するための様々なアドレス方法が知られ、文献として
は、このようなアドレス方式の多くに言及している、Su
rguy,Ayliffe, Birch, Bone, Coulson, Crossland, Hug
hes, Ross, Saunders, and Towlerによる、“The Joers
/Alvey Ferroelectric Multiplexing Scheme ”，Fello
electrics, 1991, Vol. 122, pp. 63-79 が挙げられ
る。一般に、大型の表示パネルにおいては、表示パネル
が、スイッチング波形または非スイッチング波形のいず
れかであるデータ波形が同時並列に列電極線に付与され
ること、および行電極線にストローブ波形が順次付与さ
れることによってライン毎にアドレスされる。これによ
り、データ波形と、関連する電極線に付与されるストロ
ーブ波形との電圧差によって生成された電界の効果の存
在下で、各行に沿って選択された画素が、１つの状態か
ら他の状態にスイッチされる。あるアドレス方法におい
ては、ブランキングパルスが順次行電極線に付与され
る。ブランキングパルスは、列電極線に付与されたデー
タ波形に関係なく、各行に沿った全ての画素を１つの状
態に設定するように、電圧および持続時間が設定されて
いる。その後に付与されるストローブ波形およびデータ
波形は、選択された画素を他の状態にスイッチする一方
で、残余の画素を１つの状態のままに保持するために用
いられる。また、中間スイッチング波形を供給して、デ
ィスプレイ上の画素に異なる階調レベルを与えることも
知られている。
【０００４】
【発明が解決しようとする課題】データ波形を列電極線
に同時並列に付与することで表示パネルをライン毎にア
ドレスする構成においては、各印加データパルスが行電
極に沿って見込む抵抗が異なるため、各行に沿ってスト
ローブパルスを付与する駆動回路から最も離れた画素に
おいてデータパルス波形が最も大きく歪み、したがっ
て、スイッチング波形は、表示パネル全体に渡って様々
に歪むことになる。この結果、ディスプレイ全面での画
質が異なったり、特に、階調レベルおよびコントラスト
が異なったり、動作ウインドウが狭くなったりする。
【０００５】さらに、表示パネルをアドレスすることに
よって高周波交流電圧が行および列電極線に付与される
大型表示パネルでは、電極線を介して液晶容量の充放電
を繰り返すために生じる電力損失が大きな発熱効果を招
くこともある。こうした表示パネルの画質やアドレス特
性は温度に非常に敏感であることから、上記のような発
熱は表示性能に変化をもたらすことがある。この発熱効
果によって温度が表示パネル全体で均一に上昇した場
合、満足できる表示性能を確保するために、例えば、パ
ネル上の感知温度によってスイッチング波形を変化させ
ることによって、アドレスパラメータを変化させる。し
かしながら、発熱効果の結果として表示パネル全体で温
度が不均一に上昇した場合、このような温度変化をアド
レスパラメータで補償することが難しくなる。表示パネ
ル全体でのこのような温度変化が、コントラスト比、階
調度、動作ウインドウ、視野角などの表示特性を変化さ
せ、その結果、大型の表示パネル上で均一した表示特性
を得ることが難しくなる。
【０００６】特開平２−６７５２１号公報が開示してい
る強誘電性液晶表示では、表示内で均一した温度分布を
得ようとするために、例えば各電極の断面を徐々に小さ
くすることによって、電極の抵抗を駆動源から遠ざかっ
た位置で大きくしている。
【０００７】欧州特許第０８０７８４５号が開示してい
る強誘電性液晶では、各電極線の中間部における抵抗
が、電極線の２つの端部の抵抗よりも大きいため、電極
線に付与されるスイッチング波形によるスイッチングの
間にディスプレイにおける温度上昇の均一性を得ること
ができる。しかしながら、このような構成は、より均一
な画質を得ることを目的として、ディスプレイ上のスイ
ッチング波形を均等化するために供されるものではな
い。
【０００８】本発明の目的は、表示上のスイッチング波
形の変化を小さくした、改良されたアドレス可能なマト
リクスアレイを提供することである。
【０００９】
【課題を解決するための手段】本発明によれば、アドレ
ス可能なスイッチング素子よりなるマトリクスと、スイ
ッチング素子の状態を制御するためにスイッチング素子
の各々をアドレスするアドレス手段とを有し、該アドレ
ス手段は、列電極線に結合したデータ駆動手段からデー
タ信号を受ける列電極線と、行電極線はスイッチング素
子の位置で列電極線と交差し、行電極線に結合した走査
駆動手段から走査信号を受ける行電極線とを備え、各行
電極線に沿ったスイッチング素子の状態が該走査信号に
対応して走査信号と列電極線に付与されるデータ信号と
の合成信号によって制御されるアドレス可能なマトリク
スアレイにおいて、少なくとも一部の電極線を、対応す
る上記駆動手段にそれぞれ結合するインピーダンス手段
を備え、電極線インピーダンスの異なる効果を補償して
それによって対応するスイッチング素子の状態を制御す
るように、少なくとも電極線の１つが、少なくとも他の
１つの電極線を駆動手段に結合させるインピーダンス手
段の値よりも大きなインピーダンス値を有するインピー
ダンス手段によって駆動手段に結合されている。
【００１０】駆動手段を異なる電極線に結合させるイン
ピーダンス手段に適切な抵抗および／または容量および
／またはインダクタンス値を与えることによって、スイ
ッチング波形が受ける異なる電極線抵抗および／または
容量および／またはインダクタンスを補償することがで
き、これによってアレイ全体のスイッチング波形をほぼ
均一化することができる。強誘電性液晶ディスプレイの
ような表示装置の場合、表示全体の画質をほぼ均一化で
きる。例えば、表示パネルにおける位置によるコントラ
スト、階調レベルまたは動作ウインドウの大きな変化を
なくすことができる。さらに、異なる波形の持つ異なる
電力要素によってディスプレイ全体に生じる温度変化が
ほぼ均一化される。
【００１１】好ましい形態においては、行電極線はディ
スプレイの端部で走査駆動手段に結合され、列電極線は
各インピーダンス手段を介してデータ駆動手段に結合さ
れる。インピーダンス手段は、インピーダンス値を有す
る上記アレイの端部に近接する列電極線に接続されてい
る。このインピーダンス値は、上記アレイの端部からさ
らに離れた他の列電極線に接続されたインピーダンス手
段のインピーダンス値よりも（例えば、ほぼ２倍）大き
い。この場合、アレイの反対側の端部に近い列電極線の
間に挟まれた列電極線に接続されたインピーダンス手段
は、アレイの端部に近い列電極線に対応する電極線の位
置に応じてほぼ均一に変化する中間インピーダンス値を
有する。このようにして、各列のドライバから引き出さ
れた電流をアレイ全体に渡ってほぼ等しくすることがで
き、これによって確実に波形をアレイ全体でほぼ同じ形
にすることができる。
【００１２】その他可能な形態において、行電極線は、
アレイの相対向する両端部で交互に各走査駆動手段に結
合され、列電極線は、各インピーダンス手段を介してデ
ータ駆動手段に結合される。インピーダンス手段は、対
向する端部の間のアレイのほぼ中央の位置で１つの列電
極線に接続される。このインピーダンス値は、アレイの
対向端部に近い列電極線に接続されるインピーダンス手
段のインピーダンス値よりも小さい。この場合、アレイ
は左右から一行おきに駆動され、アレイの両端はグラン
ドに対しほぼ同じインピーダンスを有する。アレイの中
央部はグランドに対して異なるインピーダンスを有し、
アレイの端部で列電極線に付加インピーダンスを与える
ことで電流を均等化するのが好ましい。
【００１３】それに変わるか、または付加的に、行電極
線が各インピーダンス手段によって走査駆動手段に結合
されていてもよい。インピーダンス手段は、一方の端部
に近接した行電極線に接続され、そのインピーダンス値
は、アレイの該端部から離れた他方の行電極線に接続さ
れたインピーダンス手段のインピーダンス値よりも大き
い。この場合、アレイが表示装置であれば、行電極線に
付与される走査信号が受ける異なるインピーダンス値の
効果はそれほど大きくはない。しかしながら、行毎の波
形歪みをほぼ均一化するように、インピーダンス値を選
択してもよい。繰り返すが、中間部の行電極には、アレ
イの端部に近接した行電極線に対するそれらの行電極線
の位置に応じてほぼ均一に変化する中間インピーダンス
値が付与されることが好ましい。
【００１４】インピーダンス手段は、幅が異なる導電線
を有してもよい。このような各インピーダンス手段の抵
抗値は、対応する導電線の幅に関係している。また、イ
ンピーダンス手段は、異なる長さの狭幅部を持つ導電線
を有していてもよい。このような各インピーダンス手段
の抵抗値は、対応する導電線の狭幅部の長さに関係して
いる。さらに、これらの導電線に行および／または列電
極線の入力部を形成してもよい。
【００１５】
【発明の実施の形態】図１に示すＦＬＣＤパネル１０
は、その内側面に第１および第２の電極構造を有する２
枚の平行なガラス基板６１および６２の間に含まれる強
誘電性スメクチック液晶材料からなる層６３を有してい
る。第１および第２の電極構造は、互いに交差してスイ
ッチング素子または画素のマトリクスアレイを形成する
列および行電極線４および５をそれぞれ有している。さ
らに、配向層６６および６７は、列および行電極線４お
よび５の上面における保護層６４および６５上に設けら
れるので、配向層６６および６７は、強誘電性液晶層６
３とその両面で接触し、強誘電性液晶層６３は、その端
部で封止材６８で封入されている。
【００１６】パネル１０は、互いにほぼ直交する偏光軸
を有する偏光子６９および７０の間に配されている。こ
のようなＦＬＣＤは、本発明がアドレス可能なマトリク
スアレイの１つのタイプの例を構成しているにすぎな
い。よって、以下の記述においては、上記のようなディ
スプレイを制限されない事例として考慮されるべきであ
る。
【００１７】ディスプレイの画素７のアドレスは、列電
極線４1 ，４2 …４n に結合された信号出力Ｄ1 ，Ｄ2
…Ｄn をそれぞれ有するデータ信号発生器１４、および
行電極線５1 ，５2 …５m に結合された信号出力Ｓ1 ，
Ｓ2 …Ｓm を有するストローブ信号発生器１５によって
制御される。周知のように、表示パネルは、データ波形
を列電極線４1 ，４2 …４n に同時並列に付与し、かつ
連続的にストローブ波形を行電極線５1 ，５2 …５m に
順次付与することによって、１ライン毎にアドレスされ
る。それによって、関連する電極線に付与されたデータ
波形およびストローブ波形間の電圧差によって発生する
電界の効果の下、各行に沿って選択された画素７を一方
の状態から他の状態にスイッチする。画素７は、データ
パルス波形に従って、異なる階調レベルに対応した異な
るスイッチング状態間でスイッチされてもよい。さら
に、データ信号発生器１４およびストローブ信号発生器
１５は、アナログまたはデジタルのビデオ入力回路１７
によって入力が供給される論理制御ユニット１６によっ
て制御される。
【００１８】図２に示すように、表示パネルがパネルの
２つの端部から駆動される場合、つまりデータ信号発生
器１４が接続される１つの端部、およびストローブ信号
発生器１５が接続されるもう１つの端部から駆動される
場合、データ信号発生器１４のそれぞれの列ドライバか
ら引き出される電流は、信号出力のＤ1 ，Ｄ2 …Ｄnの
０Ｖ（接地点）までの異なる抵抗のために非均一とな
る。このため、第１の列電極線４1 ないし最終の列電極
線４n から付与される信号波形が様々な形となり、ディ
スプレイの光学的特性が好ましくない変化をすることも
ある。さらには、異なる波形が、動作中のディスプレイ
全体の温度にむらを生じさせるような異なる電力要素を
有する。
【００１９】上記のようなディスプレイ全体の波形形状
の変化が図３のグラフで示されている。ここでは、ライ
ンＡおよびラインＢが、第１および最終の列ドライバか
ら引き出された電流を表し、ラインＣおよびラインＤ
が、パネルの第１行で第１および最終の列電極線によっ
てアドレスされた画素７に付与される電圧波形を表す。
このグラフに示すように、第１の行に沿って最終の列電
極線によってアドレスされた画素（Out,In）に付与され
た波形は、行に沿って第１の列電極線によってアドレス
された画素（In,In ）に付与される波形よりもその歪み
の程度が大きい。これは、接地帰路経路(return path)
に組み込まれた行電極線の長さが異なるために、各列ド
ライバからの帰路(ground return) 回路の抵抗が異なる
ことによる。よって、最終の列ドライバの場合、帰路経
路は実質的に第１の行電極線５1 の完全長さを含むの
で、抵抗は実質的に電極線の完全抵抗に対応する（単位
長さ当たりの抵抗と電極線長さとの積）。第１列ドライ
バに関連する抵抗は、対応する画素７とストローブ信号
発生器１５の出力Ｓ1 との間で、行電極線５1 の短い部
分の抵抗のみに対応しているので、非常に小さい。これ
によって、第１の列ドライバから引き出された電流Ａ
は、そのピークが、より高く、かつ急激に減少するこ
と、およびこの素早い電流供給によって歪みの少ない電
圧波形Ｃが得られることが分かる。これに対し、最終の
列ドライバから引き出された電流Ｂは、そのピークが、
低く、かつより長く引き出される。この結果、対応する
電圧波形は、より大きく歪んでいる。
【００２０】本発明の好ましい形態によれば、図８に示
すように、データ信号発生器１４は、補償抵抗Ｒ1 ，Ｒ
2 ，Ｒ3 などによって列電極線４1 ，４2 …４n に結合
されている。補償抵抗Ｒ1 ，Ｒ2 ，Ｒ3 は、第１行から
最終の列にわたってその抵抗値が変化する。例えば、第
１列電極線４1 の値Ｒから最終列電極線４n の０へと変
化する（この２つの極限値の間で中間値がほぼ同じ間隔
で設定されている）。ここで、Ｒは行ドライバの出力イ
ンピーダンスでもある。この場合、これら抵抗値の追加
によって、それぞれの列ドライバと関連した電流経路の
全体抵抗をほぼ均等化するように、Ｒは行電極線５1 に
沿った抵抗に対応している。この場合、行電極線抵抗
は、列ドライバインピーダンスＲに対応しているが、行
電極線抵抗は異なる値Ｘを示すこともあり、この場合、
最終列にさらに抵抗が付加されることなく（Ｒよりむし
ろ）低抗値Ｘが第１列に加えられることを理解すべきで
あろう。
【００２１】図９は、抵抗Ｒ1 ，Ｒ2 ，Ｒ3 などの値
を、パネル１０のストローブ信号発生器１５からの列電
極線４1 ，４2 ，４3 などへの距離ｘの関数として示す
グラフである。このグラフから、抵抗Ｒ1 ，Ｒ2 ，Ｒ3
などの値は、距離ｘの関数として直線的に減少するこ
と、つまりこのグラフの単一の傾斜を持つ直線部分に沿
って値が均等な間隔をおいて並んでいることが分かる。
【００２２】図１０は、異なる階調レベルを得るために
空間ディザを利用する変形例のアドレス手法に対応する
グラフを示す。この場合、異なるサイズの画素７の状態
を制御して周知の方法で異なる階調レベルを得るため
に、列電極線は、空間ディザアドレス手法を用いてアド
レスされうる幅薄型線と幅厚型線とを組み込んでいる。
幅薄型線および幅厚型線は、単位長さ当たりの抵抗値が
異なるため、幅薄型線および幅厚型線にそれぞれ異なる
電流均衡手段を設ける必要がある。よって、図に示す通
り、直線的に間隔をおいて並んだ抵抗Ｒ1 ，Ｒ2 ，Ｒ3
などは幅厚型線に付与され、一方、これも互いに直線的
に間隔をおいて並んだ異なる抵抗ｒ1 ，ｒ 2 ，ｒ3 など
は幅薄型線に付与される。Ｒ1 ，Ｒ2 ，Ｒ3 などと
ｒ1 ，ｒ2 ，ｒ 3 などの２組の抵抗がグラフ内で２本の
平行ライン３０および３１上に並んでいる。このような
構成の代わりに、または付加的に、行電極線が空間ディ
ザ用の幅薄型線および幅厚型線を有していてもよい。図
８では、それぞれ幅がｙとｎｙとである上記の幅薄型線
と幅厚型線とを示す。
【００２３】さらに他の変形例では、ディスプレイの中
央部でストローブ信号発生器を行電極線に接続すること
もできる。この場合、列電極線に付加された抵抗値は、
中央部の両側で対称的、直線的に減少する値を有してい
てもよい。例えば、図１０の空間ディザアドレス構造で
は、結果的に同じようなＲ1 ，Ｒ2 ，Ｒ3 などとｒ1，
ｒ2 ，ｒ3 などの抵抗が中央部の両側に対称的に供給さ
れ、中央部からの距離の関数として各組の抵抗が中央部
の両側で同じように減少する。
【００２４】図４は、データ波形とストローブ波形との
合成電圧波形２４およびデータ電圧波形２５のみの両方
の場合に、電流の均等化を行わずに、さらにマトリクス
が列抵抗０．１Ω／ｓｑｒ、行抵抗０．１５Ω／ｓｑ
ｒ、行ドライバインピーダンス３００Ωおよび列ドライ
バインピーダンス５０Ωの、１２列および３８行からな
るアドレス可能なマトリクスアレイのＳＰＩＣＥのモデ
ル化を用いたディスプレイの４隅における歪んだ電圧波
形を示すグラフである。この場合、電極線への抵抗値の
追加による電流の均衡は行われない。座標（In,In ），
（In,Out），（Out,Out ）および（Out,In）における、
アレイ４隅の画素７の４つの電圧波形が、波形の相対的
な歪みが一目で分かるように、互いに重なり合って示さ
れている。最も大きな波形歪みがアレイの右下隅の画素
（Out,Out ）に見られることがわかる。
【００２５】これに対し、図５は、同じようなマトリク
スアレイモデルの対応する合成電圧波形２４およびデー
タ電圧波形２５を示す。ここでは、第１列ドライバから
最終列ドライバまでで７００Ωから３００Ωまで変化す
る抵抗を、データ信号発生器１４と列電極線４1 ，４2
…４n との間に接続して抵抗値の変化を与えることによ
って、電流均衡が得られる。中間抵抗値は、その間の範
囲内で均等に分散している。この場合、合成電圧波形２
４においてもデータ電圧波形２５においても、画素（I
n,In ），（In,Out），（Out,Out ）および（Out,In）
の間の波形歪みの差の拡がりが著しく減少したことがわ
かる。ＦＬＣＤの場合、この結果、ディスプレイ全体の
温度上昇が均一となるばかりでなく、ディスプレイ全体
の光学的特性がさらに均一となる。
【００２６】行電極抵抗によって生じる波形歪みの一部
を補償するように、このような電流の均衡化を行電極線
に適用することもできる。この場合、約５０Ωの抵抗値
（線長さ抵抗に相当する）が、ストローブ信号発生器１
５および第１行電極線５1 の間に設けられてもよい。一
方、ストローブ信号発生器１５および最終行電極線５ m
の間には、抵抗が付加されない（その間の行電極線Ｓ2
…Ｓm-1 には、中間抵抗値が付与される）。しかし、注
目すべきは、電流均衡化の一般的な効果が、最も質の高
い波形を最も質の低い波形に適合させることである。よ
って、歪みの広がりが減少しても、電流の均衡化は、表
示動作ポイントを、歪みのないスイッチング波形を用い
ることによって得られる理想的な表示動作ポイントから
はずれさせるという効果を有している。
【００２７】本発明の開発において、図６に図示されて
いるように、行電極線が左右のストローブ信号発生器２
０および２１から交互に駆動され、その結果、両端部の
列ドライバがほぼ同じ抵抗をグランドに戻す。図７は、
相対向する両端部から交互に行電極が駆動されるが、他
の電流均衡化の対策が取られないマトリクスアレイの４
隅の画素（In,In ），（In,Out），（Out,Out ）および
（Out,In）における合成電圧波形２４およびデータ電圧
波形２５を示すグラフである。図４のグラフに比べ、図
５で示した波形歪みの減少をもたらした前述の電流均衡
手法とほぼ同じように波形歪みの広がりが抑制されてい
ることがわかる。ところが、図６の中央列ドライバは、
依然として最端列ドライバよりも大きな抵抗をグランド
に戻すから、それに伴い、本発明によって、さらにに波
形歪みの拡がりを抑えることができると考えられる。こ
れは、少なくとも、最端列ドライバに抵抗値を付加し、
すべての列ドライバのグランドに対する抵抗をほぼ均一
化することで行われる。しかしながら、これは実験的に
立証はされていない。
【００２８】上記の本発明の実施の形態はあくまで１つ
の例であり、列および行電極線に沿った容量、抵抗およ
びインダクタンスのいずれかの組み合わせによって起こ
る上記のような歪みに対して補償を行うことで、波形歪
みが、アレイ全体またはアレイの一部にわたって均等化
される、他のタイプのアドレス可能なマトリクスアレイ
にも、本発明を適用することができる。この場合、適切
なインピーダンス値（容量および／または抵抗および／
またはインダクタンス値からなる）を適切な列および／
または行電極線に加えることで、適切な補償が有効にな
る。
【００２９】さらに、異なる抵抗値を有する付与抵抗
は、列または行電極線の終端部から構成されていてもよ
いし、列または行電極線の終端部に電気的に結合された
金属化線から構成されていてもよい。このような付加抵
抗部は、残余の線よりも幅が狭くなること、およびそれ
ぞれ異なる抵抗値の狭い部分がそれぞれ異なる幅を有す
るようにすることによって、異なる抵抗値を有するよう
になる。それに代わるか、または付加的に、狭い部分
が、それぞれ異なる長さであることによって異なる抵抗
値を有するようにしてもよい。この場合、全ての線の狭
い部分が同じ幅であってもよいし、かつその抵抗値が単
に狭い部分の長さを異ならせることによって異なってい
てもよい。幅が狭いほどその部分の抵抗値が大きくな
り、狭い部分の長さが長くなるほどその抵抗値が大きく
なる。しかし、付加抵抗は、単に異なる抵抗値を有する
従来の抵抗器によって形成されてもよい。
【００３０】
【発明の効果】以上のように、本発明のアドレス可能な
マトリクスアレイは、少なくとも電極線の一部を対応す
る駆動手段にそれぞれ結合するインピーダンス手段を備
え、対応するスイッチング素子の状態を制御する合成信
号において電極線インピーダンスの異なる効果を補償す
るために、少なくとも上記電極線の１つを該駆動手段に
結合させる該インピーダンス手段が、少なくとも該電極
線の他の１つを該駆動手段に結合させるインピーダンス
手段よりも大きなインピーダンス値を有している構成で
ある。
【００３１】これにより、インピーダンス手段に適切な
抵抗および／または容量および／またはインダクタンス
値を与えることによって、スイッチング波形の受ける異
なる電極線抵抗および／または容量および／またはイン
ダクタンスを補償することができ、これによってアレイ
全体のスイッチング波形をほぼ均一化することができ。
したがって、ディスプレイ全体の画質をほぼ均一にする
ことができるという効果を奏する。
【００３２】また、上記のマトリクスアレイにおいて、
上記行電極線がアレイの端部において走査駆動手段に結
合され、上記列電極線がそれぞれインピーダンス手段に
よって上記データ駆動手段に結合され、上記アレイの端
部に近接する上記列電極線に接続されたインピーダンス
手段が、上記アレイの上記端部から離れた他の列電極線
に接続されたインピーダンス手段のインピーダンス値よ
り大きいインピーダンス値を有することにより、各列の
ドライバから引き出された電流をアレイ全体にわたって
ほぼ等しくすることができる。これによって、確実に波
形をアレイ全体でほぼ同じ形にすることができるという
効果を奏する。
【００３３】また、このマトリクスアレイにおいて、上
記アレイの上記端部に近接する一方の電極線と上記アレ
イの反対側の端部に近接する他方の列電極線との間で上
記列電極線に接続されている上記インピーダンス手段
が、上記一方の列電極線極線に接続されたインピーダン
ス値および上記他方の列電極線に接続されたインピーダ
ンス値の間にあるとともに、上記一方の列電極線と上記
他方の列電極線に対し対応する列電極線の位置に対して
ほぼ均一に変化するインピーダンス値を有していること
によって、同様に確実に波形をアレイ全体でほぼ同じ形
にすることができるという効果を奏する。
【００３４】あるいは、上記行電極線が上記アレイの対
向する端部で交互に各駆動手段に結合され、上記列電極
線が各インピーダンス手段によって上記データ駆動手段
に結合され、上記対向端部のほぼ中間におけるアレイの
一部分で一列電極線に接続されたインピーダンス手段
が、上記アレイの上記対向端部に近接する列電極線に接
続されたインピーダンス手段のインピーダンス値より小
さいインピーダンス値を有していることによっても、同
様に確実に波形をアレイ全体でほぼ同じ形にすることが
できるという効果を奏する。
【００３５】さらに、上記行電極線が各インピーダンス
手段によって走査駆動手段に結合され、上記アレイの端
部に近接した行電極線に接続されたインピーダンス手段
が、上記アレイの上記端部から離れた他の行電極線に結
合されたインピーダンス手段のインピーダンス値よりも
大きいインピーダンス値を有していることにより、アレ
イが表示装置であれば、行電極線に付与される走査信号
による異なるインピーダンス値の効果はそれほど大きく
はないものの、インピーダンス値が再び選択されて、行
毎の波形歪みをほぼ均一化することも可能である。
【００３６】このようなマトリクスアレイにおいて、上
記インピーダンス手段が、上記アレイの端部に近接する
一行電極線および上記アレイの反対側の端部に近接する
他の行電極線の間で上記行電極線に接続されるととも
に、上記一行電極線に接続されたインピーダンス手段の
インピーダンス値と上記他の行電極に接続されたインピ
ーダンス手段のインピーダンス値との間にあり、上記一
行電極線および上記他の行電極線に関して対応する行電
極線の位置に対してほぼ均一に変化するそのインピーダ
ンス値を有していることが、より好ましい結果をもたら
す。
【００３７】また、上記インピーダンス手段が、上記駆
動手段によって異なる電極線に付与される信号がグラン
ドに対して異なるインピーダンスを受けることによって
生じる上記アレイ全体の波形歪みをほぼ等化するように
選択されるインピーダンス値を有していることによっ
て、より一層効果的に波形歪みを等化することができ
る。
【００３８】さらに、上記インピーダンス手段が、異な
る幅の導電線を有し、各インピーダンス手段の抵抗値
が、それぞれ対応する導電線の幅に関係していることに
よって、異なる抵抗値を与えることができる。
【００３９】さらに、上記インピーダンス手段が、異な
る長さの狭幅部が導電線を有しており、このインピーダ
ンス手段の抵抗値が、対応する導電線の狭幅部の長さに
関係していることによっても、異なる抵抗値を与えるこ
とができる。
【００４０】上記のいずかのマトリクスアレイを組み込
んだ強誘電性液晶装置は、アレイ全体のスイッチング波
形をほぼ均一化することによって、ディスプレイ全体の
画質をほぼ均一にすることができるといった優れた効果
を奏する。
【図面の簡単な説明】
【図１】ＦＬＣＤの一部を概略的に示す断面図である。
【図２】ＦＬＣＤのアドレス構成を示す構成図である。
【図３】電流の均一化を行わずにアドレス可能なマトリ
クスアレイのＳＰＩＣＥモデル化によって予測された、
第１および最終の列電圧波形と第１および最終の列駆動
電流とを示すグラフである。
【図４】データ波形とストローブ波形との合成波形およ
びデータ波形単独の双方に関して、電流の均等化を行わ
ずにＳＰＩＣＥのモデル化を用いたアドレス可能なマト
リクスアレイの４隅における歪んだ電圧波形を示すグラ
フである。
【図５】データ波形とストローブ波形との合成波形およ
びデータ波形単独の双方に関して、電流の均衡化を行な
ってＳＰＩＣＥのモデル化を用いたアドレス可能なマト
リクスアレイの４隅における歪んだ電圧波形を示すグラ
フである。
【図６】改良後のＦＬＣＤアドレス構成を示す構成図で
ある。
【図７】データ波形とストローブ波形との合成波形およ
びデータ波形単独の双方に関して、上記のアドレス構成
を用いるアレイの歪んだ電圧波形を示すグラフである。
【図８】電流の均衡化を用いたＦＬＣＤアドレス構成を
示す構成図である。
【図９】上記のアドレス構成の列に付加された抵抗値を
示すグラフである。
【図１０】上記のアドレス構成の列に付加された抵抗値
を示す他のグラフである。
【符号の説明】
４1 〜４n 列電極 ５1 〜５n 行電極 ７ 画素（スイッチング素子） １４ データ信号発生器（データ駆動手段、
アドレス手段） １５ ストローブ信号発生器（走査駆動手
段、アドレス手段） Ｒ1 〜Ｒ3 補償抵抗（インピーダンス手段）
───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.7 識別記号 ＦＩ テーマコート゛(参考） Ｇ０９Ｇ 3/36 Ｇ０９Ｇ 3/36 (71)出願人 390040604 イギリス国 ＴＨＥ ＳＥＣＲＥＴＡＲＹ ＯＦ ＳＴ ＡＴＥ ＦＯＲ ＤＥＦＥＮＣＥ ＩＮ ＨＥＲ ＢＲＩＴＡＮＮＩＣ ＭＡＪＥＳ ＴＹ’Ｓ ＧＯＶＥＲＮＭＥＮＴ ＯＦ ＴＨＥ ＵＮＥＴＥＤ ＫＩＮＧＤＯＭ ＯＦ ＧＲＥＡＴ ＢＲＩＴＡＩＮ ＡＮ Ｄ ＮＯＲＴＨＥＲＮ ＩＲＥＬＡＮＤ イギリス国 ハンプシャー ジーユー14 ０エルエックス ファーンボロー アイヴ ェリー ロード（番地なし） ディフェン ス エヴァリュエイション アンド リサ ーチ エージェンシー (72)発明者 アリステア グラハム イギリス国，ウスターシャー ダブリュ・ アール・２ ４・キュー・アール，ポリッ ク，ウィンズモア 40 (72)発明者 ジョナサン レニー ヒューズ イギリス国，ウスターシャー ダブリュ・ アール・２ ４・ジェイ・ダブリュ，ウー スター，セント ジョンズ，ハンブリー アベニュー ４

Claims (11)

    【特許請求の範囲】
  1. 【請求項１】アドレス可能なスイッチング素子よりなる
    マトリクスと、スイッチング素子の状態を制御するため
    にスイッチング素子の各々をアドレスするアドレス手段
    とを有し、該アドレス手段は、自身に結合したデータ駆
    動手段からのデータ信号を受ける列電極線と、該列電極
    線とスイッチング素子の位置で交わり、自身に結合した
    走査駆動手段からの走査信号を受ける行電極線とを備
    え、各行電極線に沿ったスイッチング素子の状態が、該
    走査信号に対応して走査信号と列電極線に付与されるデ
    ータ信号との合成信号によって制御されるアドレス可能
    なマトリクスアレイにおいて、 少なくとも上記電極線の一部を、対応する上記駆動手段
    にそれぞれ結合するインピーダンス手段を備え、該イン
    ピーダンス手段が、少なくとも上記電極線の他の１つを
    上記駆動手段に結合させるインピーダンス手段よりも大
    きなインピーダンス値を有していることを特徴とするア
    ドレス可能なマトリクスアレイ。
  2. 【請求項２】上記行電極線がアレイの端部において上記
    走査駆動手段に結合され、上記列電極線がそれぞれ上記
    インピーダンス手段を介して上記データ駆動手段に結合
    され、上記アレイの端部に近接する上記列電極線に接続
    された上記インピーダンス手段が、上記アレイの上記端
    部から離れた他の列電極線に接続されたインピーダンス
    手段のインピーダンス値より大きいインピーダンス値を
    有していることを特徴とする請求項１に記載のアドレス
    可能なマトリクスアレイ。
  3. 【請求項３】上記アレイの上記端部に近接する一方の列
    電極線と上記アレイの反対側の端部に近接する他方の列
    電極線との間で上記列電極線に接続されている上記イン
    ピーダンス手段が、上記一方の列電極線に接続されたイ
    ンピーダンス手段のインピーダンス値および上記他方の
    列電極線に接続されたインピーダンス手段のインピーダ
    ンス値の間にあるとともに、上記一方の列電極線と上記
    他方の列電極線に対応する列電極線の位置に応じてほぼ
    均一に変化するインピーダンス値を有していることを特
    徴とする請求項２に記載のアドレス可能なマトリクスア
    レイ。
  4. 【請求項４】上記アレイの上記端部に近接する一方の列
    電極線に接続された上記インピーダンス手段が、上記ア
    レイの反対の端部に近接する他方の列電極線に接続され
    たインピーダンス手段のインピーダンス値よりもほぼ２
    倍大きいインピーダンス値を有していることを特徴とす
    る請求項２または３に記載のアドレス可能なマトリクス
    アレイ。
  5. 【請求項５】上記行電極線が上記アレイの対向する両端
    部で交互に各走査駆動手段に結合され、上記列電極線が
    各インピーダンス手段を介して上記データ駆動手段に結
    合され、上記対向端部のほぼ中間におけるアレイの一部
    分で一方の列電極線に接続されたインピーダンス手段
    が、上記アレイの上記対向端部に近接する他方の列電極
    線に接続されたインピーダンス手段のインピーダンス値
    より小さいインピーダンス値を有していることを特徴と
    する請求項１に記載のアドレス可能なマトリクスアレ
    イ。
  6. 【請求項６】上記行電極線が各インピーダンス手段を介
    して上記走査駆動手段に結合され、上記アレイの端部に
    近接した行電極線に接続されたインピーダンス手段が、
    上記アレイの端部から離れた他の行電極線に結合された
    インピーダンス手段のインピーダンス値よりも大きいイ
    ンピーダンス値を有していることを特徴とする請求項１
    ないし５のいずれかに記載のアドレス可能なマトリクス
    アレイ。
  7. 【請求項７】上記インピーダンス手段が、上記アレイの
    端部に近接する一方の行電極線および上記アレイの反対
    側の端部に近接する他方の行電極線の間で上記行電極線
    に接続されるとともに、上記一方の行電極線に接続され
    たインピーダンス手段のインピーダンス値と上記他方の
    行電極に接続されたインピーダンス手段のインピーダン
    ス値との間にあり、上記一方の行電極線および上記他方
    の行電極線に対する対応する行電極線の位置に応じてほ
    ぼ均一に変化するインピーダンス値を有していることを
    特徴とする請求項６に記載のアドレス可能なマトリクス
    アレイ。
  8. 【請求項８】上記インピーダンス手段が、上記駆動手段
    によって異なる電極線に付与される信号がグランドに対
    して異なるインピーダンスを受けることによって生じる
    上記アレイ全体に渡る波形歪みをほぼ等化するように選
    択されるインピーダンス値を有していることを特徴とす
    る請求項１ないし７のいずれかに記載のアドレス可能な
    マトリクスアレイ。
  9. 【請求項９】上記インピーダンス手段が、異なる幅の導
    電線を有し、各インピーダンス手段の抵抗値が、それぞ
    れ対応する導電線の幅に関係していることを特徴とする
    請求項１ないし８のいずれかに記載のアドレス可能なマ
    トリクスアレイ。
  10. 【請求項１０】上記インピーダンス手段が、異なる長さ
    の狭幅部を持つ導電線を有しており、このインピーダン
    ス手段の抵抗値が、対応する導電線の狭幅部の長さに関
    係していることを特徴とする請求項１ないし９のいずれ
    かに記載のアドレス可能なマトリクスアレイ。
  11. 【請求項１１】請求項１ないし１０のいずれかに記載の
    アドレス可能なマトリクスアレイを組み込んだことを特
    徴とする強誘電性液晶装置。
JP2000028402A 1999-02-04 2000-02-04 アドレス可能なマトリクスアレイおよび強誘電性液晶装置 Pending JP2000227584A (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
GBGB9902343.4A GB9902343D0 (en) 1999-02-04 1999-02-04 overnment Of The United Kingdom Of Great Britain And Northern Ireland The Addressable matrix arrays
GB9902343.4 1999-02-04

Publications (1)

Publication Number Publication Date
JP2000227584A true JP2000227584A (ja) 2000-08-15

Family

ID=10847000

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2000028402A Pending JP2000227584A (ja) 1999-02-04 2000-02-04 アドレス可能なマトリクスアレイおよび強誘電性液晶装置

Country Status (3)

Country Link
EP (1) EP1026657A3 (ja)
JP (1) JP2000227584A (ja)
GB (1) GB9902343D0 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100840330B1 (ko) * 2002-08-07 2008-06-20 삼성전자주식회사 액정 표시 장치 및 이에 사용하는 구동 집적 회로

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002196719A (ja) * 2000-12-22 2002-07-12 Hitachi Ltd プラズマディスプレイ装置
US6943500B2 (en) 2001-10-19 2005-09-13 Clare Micronix Integrated Systems, Inc. Matrix element precharge voltage adjusting apparatus and method
FR2916296B1 (fr) * 2007-05-18 2009-08-21 Nemoptic Sa Procede d'adressage d'un ecran matriciel a cristal liquide et dispositif appliquant ce procede.
US8941640B2 (en) 2012-06-08 2015-01-27 Apple Inc. Differential VCOM resistance or capacitance tuning for improved image quality

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR2608300B1 (fr) * 1986-12-16 1989-03-31 Thomson Csf Systeme de visualisation sur ecran plat matriciel avec affichage protege des donnees primordiales pour l'exploitation
JPH04269789A (ja) * 1991-02-25 1992-09-25 Seiko Instr Inc 電気光学的表示装置
JPH05203997A (ja) * 1992-01-24 1993-08-13 Toshiba Corp 液晶表示装置
JPH0777946A (ja) * 1993-09-07 1995-03-20 Seiko Epson Corp 液晶表示装置
KR960024595A (ko) * 1994-12-29 1996-07-20 윤종용 강유전성 액정 표시 소자의 다계조 표시 장치 및 방법
JPH11231287A (ja) * 1998-02-19 1999-08-27 Sharp Corp 強誘電性液晶表示素子の駆動方法および駆動回路

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100840330B1 (ko) * 2002-08-07 2008-06-20 삼성전자주식회사 액정 표시 장치 및 이에 사용하는 구동 집적 회로
US7466387B2 (en) 2002-08-07 2008-12-16 Samsung Electronics Co., Ltd. Integrated circuit and display device including integrated circuit
US7868988B2 (en) 2002-08-07 2011-01-11 Samsung Electronics Co., Ltd. Integrated circuit and display device including integrated circuit

Also Published As

Publication number Publication date
GB9902343D0 (en) 1999-03-24
EP1026657A3 (en) 2002-06-19
EP1026657A2 (en) 2000-08-09

Similar Documents

Publication Publication Date Title
US4840460A (en) Apparatus and method for providing a gray scale capability in a liquid crystal display unit
US6281868B1 (en) Display
JPH01134346A (ja) 強誘電性液晶表示装置及びその駆動方法並びに駆動波形発生方法
CN101430853B (zh) 具有半源极驱动架构的显示面板的驱动方法
US5220315A (en) Power source for dot matrix lcd
US5414440A (en) Electro-optical addressing structure having reduced sensitivity to cross talk
JP2000227584A (ja) アドレス可能なマトリクスアレイおよび強誘電性液晶装置
KR100300552B1 (ko) 광변조장치
US6295044B1 (en) Electro-optic displays
KR970701898A (ko) 강유전성 액정 디스플레이의 온도 보정(Temperature compensation of ferroelectric liquid crystal displays)
EP0462619B1 (en) Optical modulation element and its manufacturing method
US5999242A (en) Addressable matrix array containing electrodes with a variety of resistances for ferroelectric liquid crystal device
CN108761856B (zh) 阵列基板、液晶显示装置及驱动方法
US5614924A (en) Ferroelectric liquid crystal display device and a driving method of effecting gradational display therefor
JP2004213015A (ja) コレステリック液晶ディスプレイ内に画素を書き込む方法
US5940060A (en) Ferroelectric liquid crystal cell, method of controlling such a cell, and display
US6215533B1 (en) Ferroelectric liquid crystal driving using square wave and non-square wave signals
KR100324438B1 (ko) 액정 디바이스 및 액정 디바이스의 어드레스 방법
JP2630027B2 (ja) 液晶パネル及びその製造法
JP2004125895A (ja) アクティブマトリクス型表示装置
KR100279684B1 (ko) 액정 디바이스 및 액정 디바이스를 어드레싱하는 방법
KR100280698B1 (ko) 액티브 어드레싱 액정표시장치의 구동방법
JP2737002B2 (ja) 強誘電性液晶素子
JP2849989B2 (ja) 液晶装置
JP2805252B2 (ja) 液晶装置