JP2000227909A - 混成不均等メモリ・ア―キテクチャ／単純キャッシュ専用メモリ・ア―キテクチャ・システム及び方法 - Google Patents
混成不均等メモリ・ア―キテクチャ／単純キャッシュ専用メモリ・ア―キテクチャ・システム及び方法Info
- Publication number
- JP2000227909A JP2000227909A JP2000002194A JP2000002194A JP2000227909A JP 2000227909 A JP2000227909 A JP 2000227909A JP 2000002194 A JP2000002194 A JP 2000002194A JP 2000002194 A JP2000002194 A JP 2000002194A JP 2000227909 A JP2000227909 A JP 2000227909A
- Authority
- JP
- Japan
- Prior art keywords
- numa
- node
- real address
- coma
- cache
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- G—PHYSICS
- G06—COMPUTING OR CALCULATING; COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F12/00—Accessing, addressing or allocating within memory systems or architectures
- G06F12/02—Addressing or allocation; Relocation
- G06F12/08—Addressing or allocation; Relocation in hierarchically structured memory systems, e.g. virtual memory systems
- G06F12/0802—Addressing of a memory level in which the access to the desired data or data block requires associative addressing means, e.g. caches
- G06F12/0806—Multiuser, multiprocessor or multiprocessing cache systems
- G06F12/0813—Multiuser, multiprocessor or multiprocessing cache systems with a network or matrix configuration
-
- G—PHYSICS
- G06—COMPUTING OR CALCULATING; COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F12/00—Accessing, addressing or allocating within memory systems or architectures
- G06F12/02—Addressing or allocation; Relocation
- G06F12/06—Addressing a physical block of locations, e.g. base addressing, module addressing, memory dedication
- G06F12/0646—Configuration or reconfiguration
- G06F12/0692—Multiconfiguration, e.g. local and global addressing
-
- G—PHYSICS
- G06—COMPUTING OR CALCULATING; COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F12/00—Accessing, addressing or allocating within memory systems or architectures
- G06F12/02—Addressing or allocation; Relocation
- G06F12/08—Addressing or allocation; Relocation in hierarchically structured memory systems, e.g. virtual memory systems
- G06F12/10—Address translation
-
- G—PHYSICS
- G06—COMPUTING OR CALCULATING; COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F2212/00—Indexing scheme relating to accessing, addressing or allocation within memory systems or architectures
- G06F2212/22—Employing cache memory using specific memory technology
- G06F2212/225—Hybrid cache memory, e.g. having both volatile and non-volatile portions
-
- G—PHYSICS
- G06—COMPUTING OR CALCULATING; COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F2212/00—Indexing scheme relating to accessing, addressing or allocation within memory systems or architectures
- G06F2212/27—Using a specific cache architecture
- G06F2212/272—Cache only memory architecture [COMA]
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Mathematical Physics (AREA)
- Memory System Of A Hierarchy Structure (AREA)
- Multi Processors (AREA)
Abstract
(57)【要約】
【課題】 システム・メモリ・アーキテクチャの、特に
第１のタイプのメモリ及び第２のタイプのメモリを使用
する混成アーキテクチャの改善を提供すること。 【解決手段】 互いに結合される複数のノードを有する
コンピュータ・システムに関連して有用な、混成不均等
メモリ・アーキテクチャ／単純キャッシュ専用メモリ・
アーキテクチャ（ＮＵＭＡ／Ｓ−ＣＯＭＡ）・メモリ・
システム及び方法が開示される。複数のノードが、デー
タ・ラインを記憶するように構成されるＮＵＭＡメモリ
を含む。ＮＵＭＡメモリは、ノード間のデータ転送を調
整するＮＵＭＡコヒーレンス・サブシステムを含む。少
なくとも１つのＳ−ＣＯＭＡキャッシュが、コンピュー
タ・システムの少なくとも１つのノード上に提供され
る。少なくとも１つのＳ−ＣＯＭＡキャッシュは、ＮＵ
ＭＡコヒーレンス・サブシステムを使用し、コンピュー
タ・システムの複数のノードの別のノードとの間で、デ
ータ通信を送受信するように構成される。
第１のタイプのメモリ及び第２のタイプのメモリを使用
する混成アーキテクチャの改善を提供すること。 【解決手段】 互いに結合される複数のノードを有する
コンピュータ・システムに関連して有用な、混成不均等
メモリ・アーキテクチャ／単純キャッシュ専用メモリ・
アーキテクチャ（ＮＵＭＡ／Ｓ−ＣＯＭＡ）・メモリ・
システム及び方法が開示される。複数のノードが、デー
タ・ラインを記憶するように構成されるＮＵＭＡメモリ
を含む。ＮＵＭＡメモリは、ノード間のデータ転送を調
整するＮＵＭＡコヒーレンス・サブシステムを含む。少
なくとも１つのＳ−ＣＯＭＡキャッシュが、コンピュー
タ・システムの少なくとも１つのノード上に提供され
る。少なくとも１つのＳ−ＣＯＭＡキャッシュは、ＮＵ
ＭＡコヒーレンス・サブシステムを使用し、コンピュー
タ・システムの複数のノードの別のノードとの間で、デ
ータ通信を送受信するように構成される。
Description
【０００１】
【発明の属する技術分野】本発明は、分散共用メモリ・
システム及びキャッシュの分野に関する。より詳細に
は、本発明は第１のタイプのメモリ（単純ＣＯＭＡ）
が、別のタイプのメモリ（ＮＵＭＡ）と一体に頂部に形
成される混成（ハイブリッド、hybrid）アーキテクチャ
に関する。
システム及びキャッシュの分野に関する。より詳細に
は、本発明は第１のタイプのメモリ（単純ＣＯＭＡ）
が、別のタイプのメモリ（ＮＵＭＡ）と一体に頂部に形
成される混成（ハイブリッド、hybrid）アーキテクチャ
に関する。
【０００２】
【従来の技術】次の用語が本文献内で使用される。 大域（グローバル）メモリ：異なるノード上のプロセッ
サによりアドレス指定可能なメモリ・オブジェクトを指
し示す。ＵＮＩＸシステムＶ式に生成及び付加され、大
域メモリ・オブジェクトをアドレス指定したい各プロセ
スの有効アドレス空間内に付加される。 ＤＳＭ：分散共用メモリ。たとえ物理メモリがシステム
内のノード間で分散されても、共用メモリの機能を提供
するアーキテクチャのクラス。 Ｓ−ＣＯＭＡ：単純キャッシュ専用メモリ・アーキテク
チャ。各ノードがそのローカル・メモリの一部を、大域
メモリ用のキャッシュとして使用されるように確保する
ＤＳＭ機構。このキャッシュは、Ｓ−ＣＯＭＡソフトウ
ェア及びハードウェアの組み合わせにより管理される。
プロセスはプロセス特定の仮想アドレスを通じてデータ
を参照し、ノード・メモリ・ハードウェアはローカル実
アドレスを通じてデータを参照し、Ｓ−ＣＯＭＡハード
ウェアは大域アドレスをノード間で受け渡す。Ｓ−ＣＯ
ＭＡサブシステムは、ローカル実アドレスと大域アドレ
ス間の変換を処理する。 ＮＵＭＡ：不均等メモリ・アクセス。システム内のｎ個
のノードの各々が、システムの実メモリ（及び実アドレ
ス空間）の１／ｎを保持するＤＳＭ機構。プロセスは仮
想アドレスを通じてデータを参照し、ノード・メモリ・
ハードウェアは実アドレスを通じてデータを参照する。
ＮＵＭＡ構造基盤（infrastructure）は実アドレスをノ
ード間で受け渡す。 ＵＭＡ：均等メモリ・アクセス。任意のプロセッサが等
しい（均等な）時間で任意のメモリ位置を参照可能な共
用メモリ構成。 境界機能（ＢＦ）：ノードの境界において、アクション
のセットを実行するレイヤまたは論理機能。本発明で
は、境界機能は、ＤＳＭサブシステムを通じてノードに
入出力するアドレスのアドレス変換を実行する。 クライアント：データを参照（キャッシュ）する、デー
タのホームではないノード。 ホーム：データの所有者、またはデータ・コヒーレンス
を管理するディレクトリの所有者であるノード。 待ち時間（Latency）：メモリからのデータのフェッチ
など、特定のアクションまたはオペレーションに関連す
る遅延。 スヌーピング論理：ラインまたはバスを監視（スヌー
プ）し、特定のアドレス、タグまたは他の主要情報を探
す論理。 ネットワーク論理：ネットワークまたは通信ファブリッ
クとインタフェースする論理。 実アドレス空間：アドレス変換により生成される実アド
レスの範囲。物理メモリのアドレス。 ローカル実アドレス：ローカル・ノードに当てはまる実
アドレス。 大域（グローバル）実アドレス：全てのノードに当ては
まる実アドレス。 物理アドレス：実アドレス。物理メモリのアドレス。 入力アドレス：コンポーネントへの入力として提供され
るアドレス。 関連アドレス：アドレス対を含むデータ構造では、対の
第２のアドレス。第１のアドレスは入力アドレス。
サによりアドレス指定可能なメモリ・オブジェクトを指
し示す。ＵＮＩＸシステムＶ式に生成及び付加され、大
域メモリ・オブジェクトをアドレス指定したい各プロセ
スの有効アドレス空間内に付加される。 ＤＳＭ：分散共用メモリ。たとえ物理メモリがシステム
内のノード間で分散されても、共用メモリの機能を提供
するアーキテクチャのクラス。 Ｓ−ＣＯＭＡ：単純キャッシュ専用メモリ・アーキテク
チャ。各ノードがそのローカル・メモリの一部を、大域
メモリ用のキャッシュとして使用されるように確保する
ＤＳＭ機構。このキャッシュは、Ｓ−ＣＯＭＡソフトウ
ェア及びハードウェアの組み合わせにより管理される。
プロセスはプロセス特定の仮想アドレスを通じてデータ
を参照し、ノード・メモリ・ハードウェアはローカル実
アドレスを通じてデータを参照し、Ｓ−ＣＯＭＡハード
ウェアは大域アドレスをノード間で受け渡す。Ｓ−ＣＯ
ＭＡサブシステムは、ローカル実アドレスと大域アドレ
ス間の変換を処理する。 ＮＵＭＡ：不均等メモリ・アクセス。システム内のｎ個
のノードの各々が、システムの実メモリ（及び実アドレ
ス空間）の１／ｎを保持するＤＳＭ機構。プロセスは仮
想アドレスを通じてデータを参照し、ノード・メモリ・
ハードウェアは実アドレスを通じてデータを参照する。
ＮＵＭＡ構造基盤（infrastructure）は実アドレスをノ
ード間で受け渡す。 ＵＭＡ：均等メモリ・アクセス。任意のプロセッサが等
しい（均等な）時間で任意のメモリ位置を参照可能な共
用メモリ構成。 境界機能（ＢＦ）：ノードの境界において、アクション
のセットを実行するレイヤまたは論理機能。本発明で
は、境界機能は、ＤＳＭサブシステムを通じてノードに
入出力するアドレスのアドレス変換を実行する。 クライアント：データを参照（キャッシュ）する、デー
タのホームではないノード。 ホーム：データの所有者、またはデータ・コヒーレンス
を管理するディレクトリの所有者であるノード。 待ち時間（Latency）：メモリからのデータのフェッチ
など、特定のアクションまたはオペレーションに関連す
る遅延。 スヌーピング論理：ラインまたはバスを監視（スヌー
プ）し、特定のアドレス、タグまたは他の主要情報を探
す論理。 ネットワーク論理：ネットワークまたは通信ファブリッ
クとインタフェースする論理。 実アドレス空間：アドレス変換により生成される実アド
レスの範囲。物理メモリのアドレス。 ローカル実アドレス：ローカル・ノードに当てはまる実
アドレス。 大域（グローバル）実アドレス：全てのノードに当ては
まる実アドレス。 物理アドレス：実アドレス。物理メモリのアドレス。 入力アドレス：コンポーネントへの入力として提供され
るアドレス。 関連アドレス：アドレス対を含むデータ構造では、対の
第２のアドレス。第１のアドレスは入力アドレス。
【０００３】本発明の背景：共用（shared）メモリ・マ
ルチプロセッサ・システムは、複数のプロセッサの各々
が読出し及び書込み（ロード及びストア）オペレーショ
ンを通じてシステム内の任意の記憶位置（メモリ）を参
照することを可能にする。共用メモリの基礎となる構造
は、それが性能に関わらない限り、プロセッサまたはプ
ログラムから隠される。
ルチプロセッサ・システムは、複数のプロセッサの各々
が読出し及び書込み（ロード及びストア）オペレーショ
ンを通じてシステム内の任意の記憶位置（メモリ）を参
照することを可能にする。共用メモリの基礎となる構造
は、それが性能に関わらない限り、プロセッサまたはプ
ログラムから隠される。
【０００４】単一のメモリ位置が複数のプロセッサによ
り更新され得る。その結果は単一の更新シーケンスとな
り、全てのプロセッサがそのメモリ位置の更新を同一順
序で見ることになる。この特性は"コヒーレンス"として
知られる。コヒーレンス・システムでは、どのプロセッ
サも別のプロセッサと異なる順序の更新を見ることがで
きない。
り更新され得る。その結果は単一の更新シーケンスとな
り、全てのプロセッサがそのメモリ位置の更新を同一順
序で見ることになる。この特性は"コヒーレンス"として
知られる。コヒーレンス・システムでは、どのプロセッ
サも別のプロセッサと異なる順序の更新を見ることがで
きない。
【０００５】キャッシュ・コヒーレントな共用メモリ・
マルチプロセッサ・システムは、メモリ・アクセスの性
能を改善する（すなわち待ち時間を低減する）ために、
キャッシュをメモリ構造に提供する。キャッシュはコヒ
ーレントに保たれるので、所与のメモリ位置に対して単
一シーケンスの更新の特性が維持され、システム内の全
てのプロセッサにより見られることになる。
マルチプロセッサ・システムは、メモリ・アクセスの性
能を改善する（すなわち待ち時間を低減する）ために、
キャッシュをメモリ構造に提供する。キャッシュはコヒ
ーレントに保たれるので、所与のメモリ位置に対して単
一シーケンスの更新の特性が維持され、システム内の全
てのプロセッサにより見られることになる。
【０００６】本特許で述べるシステム・アーキテクチャ
は、キャッシュ・コヒーレントな共用メモリ・マルチプ
ロセッサ・システムである。これらのシステムの３つの
特定の変形、すなわちＵＭＡ、ＮＵＭＡ及びＳ−ＣＯＭ
Ａが以下で述べられる。
は、キャッシュ・コヒーレントな共用メモリ・マルチプ
ロセッサ・システムである。これらのシステムの３つの
特定の変形、すなわちＵＭＡ、ＮＵＭＡ及びＳ−ＣＯＭ
Ａが以下で述べられる。
【０００７】"ＵＭＡ"は均等メモリ・アクセス（Unifor
m Memory Access）を意味し、コンピュータ・システム
内の複数のプロセッサが実アドレス空間を共用し、任意
のプロセッサから任意のメモリ位置へのメモリ待ち時間
が、同一または均等であるシステム・アーキテクチャを
指し示す。すなわち、所与のプロセッサが任意のメモリ
位置を均等な時間で参照できる。最も最新の対称マルチ
プロセッサ（ＳＭＰ）は、ＵＭＡシステムである。図１
は、典型的なＵＭＡシステム１０の構成を示す。多数の
プロセッサ１２が共通のシステム・バス１４に接続さ
れ、メモリ１６についても同様である。任意のプロセッ
サ１２から、メモリ１６内の任意の位置への経路は同一
なので（すなわちシステム・バスを横断する）、任意の
プロセッサから任意のメモリ位置への待ち時間は同一で
ある。
m Memory Access）を意味し、コンピュータ・システム
内の複数のプロセッサが実アドレス空間を共用し、任意
のプロセッサから任意のメモリ位置へのメモリ待ち時間
が、同一または均等であるシステム・アーキテクチャを
指し示す。すなわち、所与のプロセッサが任意のメモリ
位置を均等な時間で参照できる。最も最新の対称マルチ
プロセッサ（ＳＭＰ）は、ＵＭＡシステムである。図１
は、典型的なＵＭＡシステム１０の構成を示す。多数の
プロセッサ１２が共通のシステム・バス１４に接続さ
れ、メモリ１６についても同様である。任意のプロセッ
サ１２から、メモリ１６内の任意の位置への経路は同一
なので（すなわちシステム・バスを横断する）、任意の
プロセッサから任意のメモリ位置への待ち時間は同一で
ある。
【０００８】図１はまた、キャッシュ１８を示す。キャ
ッシュ１８を管理し、全てのプロセッサが単一のメモリ
位置の同一の更新シーケンスを見るように、メモリ位置
の更新を順序付けるための、キャッシュ・コヒーレンス
・プロトコルが必要となる。図示のようなＵＭＡシステ
ムでは、これはしばしば、各キャッシュ制御装置がシス
テム・バス上で"スヌープ"することにより、達成され
る。このためにバス上の全てのトランザクションを観察
し、バス上のオペレーションがスヌーパのキャッシュ内
に保持されているメモリ位置を参照するとき、アクショ
ンを実行する（すなわちコヒーレンス・プロトコルに参
加する）。
ッシュ１８を管理し、全てのプロセッサが単一のメモリ
位置の同一の更新シーケンスを見るように、メモリ位置
の更新を順序付けるための、キャッシュ・コヒーレンス
・プロトコルが必要となる。図示のようなＵＭＡシステ
ムでは、これはしばしば、各キャッシュ制御装置がシス
テム・バス上で"スヌープ"することにより、達成され
る。このためにバス上の全てのトランザクションを観察
し、バス上のオペレーションがスヌーパのキャッシュ内
に保持されているメモリ位置を参照するとき、アクショ
ンを実行する（すなわちコヒーレンス・プロトコルに参
加する）。
【０００９】この種の構成の利点は、プロセスがデータ
配置に敏感でない、すなわちデータがそれを保持するた
めに使用されるメモリ位置に関係無しに、特定の時間量
でアクセスされ得る点で、並列プログラミングが単純化
されることである。
配置に敏感でない、すなわちデータがそれを保持するた
めに使用されるメモリ位置に関係無しに、特定の時間量
でアクセスされ得る点で、並列プログラミングが単純化
されることである。
【００１０】この種の構成の欠点は、ＵＭＡシステムが
十分にスケーリングできないことである。システムが大
規模に設計されるほど（すなわちプロセッサの数及びメ
モリが増加するほど）、メモリ・アクセス時間の均等性
を維持することが困難となり、高価となる。更に、スヌ
ープのためにキャッシュ制御装置を必要とする機構は、
データ・アドレスとして共通システム・バスなどの共通
の通信媒体を必要とする。しかしながら、システム・バ
スは直列資源であり、より多くのプロセッサ及びメモリ
・オペレーションがその上に配置されるほど、過負荷状
態となる。システム・バスが飽和すると、より多くのま
たはより高速のプロセッサを追加しても、システム性能
は改善されない。
十分にスケーリングできないことである。システムが大
規模に設計されるほど（すなわちプロセッサの数及びメ
モリが増加するほど）、メモリ・アクセス時間の均等性
を維持することが困難となり、高価となる。更に、スヌ
ープのためにキャッシュ制御装置を必要とする機構は、
データ・アドレスとして共通システム・バスなどの共通
の通信媒体を必要とする。しかしながら、システム・バ
スは直列資源であり、より多くのプロセッサ及びメモリ
・オペレーションがその上に配置されるほど、過負荷状
態となる。システム・バスが飽和すると、より多くのま
たはより高速のプロセッサを追加しても、システム性能
は改善されない。
【００１１】更に別のシステム変形に、不均等メモリ・
アクセス（Non-Uniform Memory Access）を意味する"Ｎ
ＵＭＡ"があり、これはコンピュータ・システム内の複
数のプロセッサが実アドレス空間を共用し、メモリ待ち
時間が、アクセスされるメモリ位置に応じて変化するシ
ステム・アーキテクチャを指し示す。すなわち、一部の
メモリ位置が一部のプロセッサにとって、他のプロセッ
サにとってよりも"近くに位置する"。ＵＭＡシステムと
異なり、全てのメモリ位置が所与のプロセッサから等し
い時間でアクセス可能な訳ではない。すなわち、一部の
メモリ位置は他のメモリ位置よりも、アクセスに長い時
間を要する。従って、メモリ・アクセス時間は不均等で
ある。
アクセス（Non-Uniform Memory Access）を意味する"Ｎ
ＵＭＡ"があり、これはコンピュータ・システム内の複
数のプロセッサが実アドレス空間を共用し、メモリ待ち
時間が、アクセスされるメモリ位置に応じて変化するシ
ステム・アーキテクチャを指し示す。すなわち、一部の
メモリ位置が一部のプロセッサにとって、他のプロセッ
サにとってよりも"近くに位置する"。ＵＭＡシステムと
異なり、全てのメモリ位置が所与のプロセッサから等し
い時間でアクセス可能な訳ではない。すなわち、一部の
メモリ位置は他のメモリ位置よりも、アクセスに長い時
間を要する。従って、メモリ・アクセス時間は不均等で
ある。
【００１２】図２に示されるように、ＮＵＭＡシステム
は分散共用メモリを実現する。すなわち、総システム・
メモリは、ノード２２内のメモリＭ1、Ｍ2、Ｍ3の合計
である。システム２０内の全てのノード２２により共用
される単一の実アドレス空間が存在し、図２では、各ノ
ードがシステム・メモリの３分の１を含む。各ノード２
２は、ＵＭＡシステム１０を含む。多数のノードがネッ
トワーク・インタフェース（ＮＩ）２６を介して、共通
通信ファブリックまたはネットワーク２４に接続され
る。
は分散共用メモリを実現する。すなわち、総システム・
メモリは、ノード２２内のメモリＭ1、Ｍ2、Ｍ3の合計
である。システム２０内の全てのノード２２により共用
される単一の実アドレス空間が存在し、図２では、各ノ
ードがシステム・メモリの３分の１を含む。各ノード２
２は、ＵＭＡシステム１０を含む。多数のノードがネッ
トワーク・インタフェース（ＮＩ）２６を介して、共通
通信ファブリックまたはネットワーク２４に接続され
る。
【００１３】あるノード内のプロセッサは、ロードまた
はストア命令を介して別のノード内のメモリ位置をアク
セスし得る。ＮＵＭＡメモリ制御装置（ＮＭＣ）２８の
機能は、ローカル・ノードのシステム・バス上のメモリ
要求を捕獲し、それをターゲット・メモリ位置を含むノ
ード（すなわちホーム・ノード）に転送することであ
る。あるプロセッサからリモート・メモリ位置への経路
は、同一のプロセッサからローカル・メモリ位置への経
路よりも遠いので、メモリ・アクセス時間は不均等であ
る。
はストア命令を介して別のノード内のメモリ位置をアク
セスし得る。ＮＵＭＡメモリ制御装置（ＮＭＣ）２８の
機能は、ローカル・ノードのシステム・バス上のメモリ
要求を捕獲し、それをターゲット・メモリ位置を含むノ
ード（すなわちホーム・ノード）に転送することであ
る。あるプロセッサからリモート・メモリ位置への経路
は、同一のプロセッサからローカル・メモリ位置への経
路よりも遠いので、メモリ・アクセス時間は不均等であ
る。
【００１４】ＵＭＡシステムと同様、キャッシュが同一
のプロトコルにより、コヒーレントに保たれる。全ての
ノード上の全てのプロセッサは、単一のメモリ位置の更
新を直列化されて見ることになる。しかしながら、ＵＭ
Ａシステムと異なり、ＮＵＭＡシステムは一般に、全て
のキャッシュ制御装置がメモリ・オペレーションをスヌ
ープできるようにそれらを全てのノードに同報しない。
代わりに、ホーム・ノードＮＭＣがコヒーレンス要求を
それに関心のあるリモート・ノードに転送する責任があ
る。一般的なＮＵＭＡインプリメンテーションでは、各
ＮＭＣがそのノード内の全てのメモリに対するディレク
トリを保持する。このディレクトリはローカル・メモリ
の各キャッシュ・ラインを追跡し、キャッシュ・ライン
の状態、及び他のどのノードがそのキャッシュ・ライン
をキャッシュしているかの認識を保持する。例えばノー
ド１内のＮＭＣ２８は、Ｍ1内の全てのメモリを追跡す
る。ノード１内でメモリ・オペレーションが発生する
と、ノード１内のＮＭＣ２８はそのディレクトリを調査
し、ターゲット・ラインをキャッシュして有する全ての
ノードに要求を転送し得る。ＮＵＭＡシステムにおける
リモート・メモリ・アクセスのデータ・フローの例が、
米国特許第５７１０９０７号"Hybrid NUMA COMA Cachin
g System and Methods for Selecting Between the Cac
hing Modes"で詳述されている。
のプロトコルにより、コヒーレントに保たれる。全ての
ノード上の全てのプロセッサは、単一のメモリ位置の更
新を直列化されて見ることになる。しかしながら、ＵＭ
Ａシステムと異なり、ＮＵＭＡシステムは一般に、全て
のキャッシュ制御装置がメモリ・オペレーションをスヌ
ープできるようにそれらを全てのノードに同報しない。
代わりに、ホーム・ノードＮＭＣがコヒーレンス要求を
それに関心のあるリモート・ノードに転送する責任があ
る。一般的なＮＵＭＡインプリメンテーションでは、各
ＮＭＣがそのノード内の全てのメモリに対するディレク
トリを保持する。このディレクトリはローカル・メモリ
の各キャッシュ・ラインを追跡し、キャッシュ・ライン
の状態、及び他のどのノードがそのキャッシュ・ライン
をキャッシュしているかの認識を保持する。例えばノー
ド１内のＮＭＣ２８は、Ｍ1内の全てのメモリを追跡す
る。ノード１内でメモリ・オペレーションが発生する
と、ノード１内のＮＭＣ２８はそのディレクトリを調査
し、ターゲット・ラインをキャッシュして有する全ての
ノードに要求を転送し得る。ＮＵＭＡシステムにおける
リモート・メモリ・アクセスのデータ・フローの例が、
米国特許第５７１０９０７号"Hybrid NUMA COMA Cachin
g System and Methods for Selecting Between the Cac
hing Modes"で詳述されている。
【００１５】こうしたアーキテクチャの利点は、ＵＭＡ
システムの制限を超えて、スケーリング可能なシステム
の構築が容易なことである。この主な理由は、全てのキ
ャッシュ制御装置が単一の共通通信ファブリックをスヌ
ープする必要がないことによる。代わりに、キャッシュ
制御装置はローカル・ファブリックだけをスヌープし、
ローカル・ファブリックはメモリ・オペレーションがそ
のノードに影響するときだけ、それらのオペレーション
を見る。
システムの制限を超えて、スケーリング可能なシステム
の構築が容易なことである。この主な理由は、全てのキ
ャッシュ制御装置が単一の共通通信ファブリックをスヌ
ープする必要がないことによる。代わりに、キャッシュ
制御装置はローカル・ファブリックだけをスヌープし、
ローカル・ファブリックはメモリ・オペレーションがそ
のノードに影響するときだけ、それらのオペレーション
を見る。
【００１６】ＮＵＭＡシステムの欠点は、性能に敏感な
プログラムが、データがメモリ内のどこに配置されるか
に応じて異なって実行されることである。これは特に、
データをプログラムの多くの実行スレッド間で共用し得
る並列プログラムにおいて重大である。
プログラムが、データがメモリ内のどこに配置されるか
に応じて異なって実行されることである。これは特に、
データをプログラムの多くの実行スレッド間で共用し得
る並列プログラムにおいて重大である。
【００１７】分散メモリのメモリ待ち時間の増加を悪化
させる第２の問題は、ＮＵＭＡシステムの制限されたキ
ャッシュ・サイズである。一部のＮＵＭＡシステムは、
それらが構築される基礎となるＳＭＰよりも大きなキャ
ッシング能力を提供しない。この場合、メモリ待ち時間
の増加が、ハードウェア・キャッシュの利点を減じる。
或いは、例えばＮＭＣ内に別のレベルのハードウェア・
キャッシングが提供され得る。しかしながら、これは専
用のハードウェアとなる傾向があり、従って、リモート
・メモリへの非常にたくさんのアクセスが存在するとき
に限り、コスト的に実用的となることを意味する。
させる第２の問題は、ＮＵＭＡシステムの制限されたキ
ャッシュ・サイズである。一部のＮＵＭＡシステムは、
それらが構築される基礎となるＳＭＰよりも大きなキャ
ッシング能力を提供しない。この場合、メモリ待ち時間
の増加が、ハードウェア・キャッシュの利点を減じる。
或いは、例えばＮＭＣ内に別のレベルのハードウェア・
キャッシングが提供され得る。しかしながら、これは専
用のハードウェアとなる傾向があり、従って、リモート
・メモリへの非常にたくさんのアクセスが存在するとき
に限り、コスト的に実用的となることを意味する。
【００１８】更に別のシステム変形として、単純キャッ
シュ専用メモリ・アーキテクチャ（すなわちキャッシュ
専用メモリ・アーキテクチャ（ＣＯＭＡ）の変形）を意
味する"Ｓ−ＣＯＭＡ"は、コンピュータ・システム内の
複数のプロセッサが、コンプレックス内の任意のメモリ
を透過的にアクセスし、メモリ待ち時間がアクセスされ
るメモリ位置に応じて変化する、分散共用メモリ・アー
キテクチャを指し示す。しかしながら、ＮＵＭＡシステ
ムと異なり、ノードは独立な実アドレス空間を保持す
る。各ノードのローカル実メモリの一部は、キャッシュ
として使用され、システム・ソフトウェアにより、ペー
ジ・サイズのチャンク（chunk）に割当てられる。Ｓ−
ＣＯＭＡオペレーションの詳細は、前記米国特許第５７
１０９０７号で述べられている。
シュ専用メモリ・アーキテクチャ（すなわちキャッシュ
専用メモリ・アーキテクチャ（ＣＯＭＡ）の変形）を意
味する"Ｓ−ＣＯＭＡ"は、コンピュータ・システム内の
複数のプロセッサが、コンプレックス内の任意のメモリ
を透過的にアクセスし、メモリ待ち時間がアクセスされ
るメモリ位置に応じて変化する、分散共用メモリ・アー
キテクチャを指し示す。しかしながら、ＮＵＭＡシステ
ムと異なり、ノードは独立な実アドレス空間を保持す
る。各ノードのローカル実メモリの一部は、キャッシュ
として使用され、システム・ソフトウェアにより、ペー
ジ・サイズのチャンク（chunk）に割当てられる。Ｓ−
ＣＯＭＡオペレーションの詳細は、前記米国特許第５７
１０９０７号で述べられている。
【００１９】こうしたアーキテクチャの１つの利点は、
ＵＭＡまたはＮＵＭＡよりも好適にスケーリング可能な
システムの構築が容易な点である。この主な理由は、各
ノードがそのローカル実メモリ空間だけを管理し、シス
テム複雑度及びノード相互間干渉を低減するからであ
る。またＮＵＭＡ同様、全てのキャッシュ制御装置が単
一の共通通信ファブリックをスヌープする必要がない。
代わりに、キャッシュ制御装置はローカル・ファブリッ
クだけをスヌープし、ローカル・ファブリックは、メモ
リ・オペレーションがそのノードに影響するときだけ、
それらのオペレーションを見る。
ＵＭＡまたはＮＵＭＡよりも好適にスケーリング可能な
システムの構築が容易な点である。この主な理由は、各
ノードがそのローカル実メモリ空間だけを管理し、シス
テム複雑度及びノード相互間干渉を低減するからであ
る。またＮＵＭＡ同様、全てのキャッシュ制御装置が単
一の共通通信ファブリックをスヌープする必要がない。
代わりに、キャッシュ制御装置はローカル・ファブリッ
クだけをスヌープし、ローカル・ファブリックは、メモ
リ・オペレーションがそのノードに影響するときだけ、
それらのオペレーションを見る。
【００２０】更に、Ｓ−ＣＯＭＡは非常に大きな主メモ
リ・キャッシュを提供することにより、多くのプログラ
ムにおいて、ＮＵＭＡよりも好適な平均待ち時間を提供
する。大変大きなキャッシュが提供されるので、キャッ
シュ・ミスの回数、従ってリモート・メモリ・アクセス
が多大に低減され、プログラム性能が改善される。更
に、Ｓ−ＣＯＭＡはメモリ管理データ構造の競合を低減
することにより、ＮＵＭＡよりも優れたスケーラビリテ
ィ及びノード分離特性を提供する。Ｓ−ＣＯＭＡはま
た、変換機能によりアドレスをフィルタリングすること
により、リモート・ノードからの直接メモリ・アクセス
を制限する。
リ・キャッシュを提供することにより、多くのプログラ
ムにおいて、ＮＵＭＡよりも好適な平均待ち時間を提供
する。大変大きなキャッシュが提供されるので、キャッ
シュ・ミスの回数、従ってリモート・メモリ・アクセス
が多大に低減され、プログラム性能が改善される。更
に、Ｓ−ＣＯＭＡはメモリ管理データ構造の競合を低減
することにより、ＮＵＭＡよりも優れたスケーラビリテ
ィ及びノード分離特性を提供する。Ｓ−ＣＯＭＡはま
た、変換機能によりアドレスをフィルタリングすること
により、リモート・ノードからの直接メモリ・アクセス
を制限する。
【００２１】図３を参照すると、Ｓ−ＣＯＭＡアーキテ
クチャによれば、大域メモリ・オブジェクトが生成され
て、大域アドレス（ＧＡ）を割当てられ、単一ノードが
任意の特定のデータ・ページのホーム・ノード３０とし
て指定される。大域オブジェクトは、それに仮想アドレ
ス（ＶＡ）を割当てることにより、対象となる各プロセ
スのアドレス空間に付加される。このＶＡはページ・テ
ーブル（ＰＥ）を用いることにより、続いてローカル実
アドレス（ＲＡ）に変換される。
クチャによれば、大域メモリ・オブジェクトが生成され
て、大域アドレス（ＧＡ）を割当てられ、単一ノードが
任意の特定のデータ・ページのホーム・ノード３０とし
て指定される。大域オブジェクトは、それに仮想アドレ
ス（ＶＡ）を割当てることにより、対象となる各プロセ
スのアドレス空間に付加される。このＶＡはページ・テ
ーブル（ＰＥ）を用いることにより、続いてローカル実
アドレス（ＲＡ）に変換される。
【００２２】各ノード３０、３２はＳ−ＣＯＭＡキャッ
シュ３４、すなわちＳ−ＣＯＭＡサブシステムにより保
持される主メモリ３６内のキャッシュを保持する。大域
データ領域が参照されるとき、Ｓ−ＣＯＭＡキャッシュ
内のスロットが割当てられ、データをホーム・ノード３
０のＳ−ＣＯＭＡキャッシュ３４内に配置することによ
り、データがホーム・ノード内に存在するメモリに用意
される。ホーム３０上のＳ−ＣＯＭＡ装置は、ホームＳ
−ＣＯＭＡキャッシュ・ライン３４アドレス（ＲＡ）
を、ターゲット・ラインの大域アドレス（ＧＡ）に関連
付ける準備をする。クライアント・ノード３２上のＳ−
ＣＯＭＡ装置は、クライアントＳ−ＣＯＭＡキャッシュ
・ライン３４アドレス（ＲＡ'）を、ターゲット・ライ
ンの大域アドレスに関連付ける準備をする。
シュ３４、すなわちＳ−ＣＯＭＡサブシステムにより保
持される主メモリ３６内のキャッシュを保持する。大域
データ領域が参照されるとき、Ｓ−ＣＯＭＡキャッシュ
内のスロットが割当てられ、データをホーム・ノード３
０のＳ−ＣＯＭＡキャッシュ３４内に配置することによ
り、データがホーム・ノード内に存在するメモリに用意
される。ホーム３０上のＳ−ＣＯＭＡ装置は、ホームＳ
−ＣＯＭＡキャッシュ・ライン３４アドレス（ＲＡ）
を、ターゲット・ラインの大域アドレス（ＧＡ）に関連
付ける準備をする。クライアント・ノード３２上のＳ−
ＣＯＭＡ装置は、クライアントＳ−ＣＯＭＡキャッシュ
・ライン３４アドレス（ＲＡ'）を、ターゲット・ライ
ンの大域アドレスに関連付ける準備をする。
【００２３】クライアント３２が、ローカルＬ２キャッ
シュ内に存在しない大域データを参照しようとすると、
クライアントのＳ−ＣＯＭＡキャッシュ３４がチェック
される。データがそこで使用可能な場合、データがロー
カル・メモリ（ＲＡ'）からフェッチされ、要求が終了
される。データがクライアントのＳ−ＣＯＭＡキャッシ
ュ３４内に存在しないか、そこで有効状態でない場合、
クライアントのＳ−ＣＯＭＡディレクトリ３８がホーム
Ｓ−ＣＯＭＡディレクトリ３８と通信し、データの有効
コピーを検索する。
シュ内に存在しない大域データを参照しようとすると、
クライアントのＳ−ＣＯＭＡキャッシュ３４がチェック
される。データがそこで使用可能な場合、データがロー
カル・メモリ（ＲＡ'）からフェッチされ、要求が終了
される。データがクライアントのＳ−ＣＯＭＡキャッシ
ュ３４内に存在しないか、そこで有効状態でない場合、
クライアントのＳ−ＣＯＭＡディレクトリ３８がホーム
Ｓ−ＣＯＭＡディレクトリ３８と通信し、データの有効
コピーを検索する。
【００２４】ノード相互間通信の各ノードにおいて、Ｓ
−ＣＯＭＡ機構は境界機能を実行する。すなわち、Ｓ−
ＣＯＭＡキャッシュ・スロットの関連ローカル実アドレ
ス（ＲＡ）、（ＲＡ'）を、大域アドレス（ＧＡ）に変
換する。ここで各ノード３０、３２は、ターゲット・ラ
インのＳ−ＣＯＭＡキャッシュ・スロットとして、異な
る実アドレスを使用可能であるが、特定の大域ラインを
識別するために、全てが同一の大域アドレスを使用す
る。このようにノード間で独立性が保たれる。
−ＣＯＭＡ機構は境界機能を実行する。すなわち、Ｓ−
ＣＯＭＡキャッシュ・スロットの関連ローカル実アドレ
ス（ＲＡ）、（ＲＡ'）を、大域アドレス（ＧＡ）に変
換する。ここで各ノード３０、３２は、ターゲット・ラ
インのＳ−ＣＯＭＡキャッシュ・スロットとして、異な
る実アドレスを使用可能であるが、特定の大域ラインを
識別するために、全てが同一の大域アドレスを使用す
る。このようにノード間で独立性が保たれる。
【００２５】Ｓ−ＣＯＭＡキャッシング・システムで
は、コヒーレンスはキャッシュ・ライン・ベースで実行
されるが、キャッシュ・スロットがページ増分で割当て
られる欠点を有する。プロセスが、Ｓ−ＣＯＭＡキャッ
シュ内で割当てられた各ページ内メモリの大きな割合を
使用する場合、Ｓ−ＣＯＭＡは遥かに大きなキャッシン
グ容量を提供することにより、ＮＵＭＡに勝る利点を提
供できる。しかしながら、割当てられた各ページの比較
的少量が使用される場合、Ｓ−ＣＯＭＡは、非効率的に
使用される大きなキャッシュ・スロットを割当てること
により、メモリを浪費する。
は、コヒーレンスはキャッシュ・ライン・ベースで実行
されるが、キャッシュ・スロットがページ増分で割当て
られる欠点を有する。プロセスが、Ｓ−ＣＯＭＡキャッ
シュ内で割当てられた各ページ内メモリの大きな割合を
使用する場合、Ｓ−ＣＯＭＡは遥かに大きなキャッシン
グ容量を提供することにより、ＮＵＭＡに勝る利点を提
供できる。しかしながら、割当てられた各ページの比較
的少量が使用される場合、Ｓ−ＣＯＭＡは、非効率的に
使用される大きなキャッシュ・スロットを割当てること
により、メモリを浪費する。
【００２６】更に別の変形として、マルチプロセッサ・
コンピュータ・システムのための混成キャッシング・ア
ーキテクチャが、キャッシュ・コヒーレントなプロトコ
ルと共に、前記米国特許第５７１０９０７号で述べられ
ている。この混成システムの１実施例では、各サブシス
テムが少なくとも１つのプロセッサと、ページ指向ＣＯ
ＭＡキャッシュと、ライン指向混成ＮＵＭＡ／ＣＯＭＡ
キャッシュとを含む。各サブシステムは、データをＣＯ
ＭＡモードまたはＮＵＭＡモードで独立に記憶できる。
ＣＯＭＡモードでキャッシュするとき、サブシステムは
メモリ空間のページを割当て、データをそのＣＯＭＡキ
ャッシュ内の割当てられたページ内に記憶する。インプ
リメンテーションに応じてＣＯＭＡモードでキャッシュ
する間、サブシステムが高速アクセスのために、同一の
データをその混成キャッシュ内に記憶し得る。逆に、Ｎ
ＵＭＡモードでキャッシュするとき、サブシステムはデ
ータ、通常はデータのラインをその混成キャッシュに記
憶する。
コンピュータ・システムのための混成キャッシング・ア
ーキテクチャが、キャッシュ・コヒーレントなプロトコ
ルと共に、前記米国特許第５７１０９０７号で述べられ
ている。この混成システムの１実施例では、各サブシス
テムが少なくとも１つのプロセッサと、ページ指向ＣＯ
ＭＡキャッシュと、ライン指向混成ＮＵＭＡ／ＣＯＭＡ
キャッシュとを含む。各サブシステムは、データをＣＯ
ＭＡモードまたはＮＵＭＡモードで独立に記憶できる。
ＣＯＭＡモードでキャッシュするとき、サブシステムは
メモリ空間のページを割当て、データをそのＣＯＭＡキ
ャッシュ内の割当てられたページ内に記憶する。インプ
リメンテーションに応じてＣＯＭＡモードでキャッシュ
する間、サブシステムが高速アクセスのために、同一の
データをその混成キャッシュ内に記憶し得る。逆に、Ｎ
ＵＭＡモードでキャッシュするとき、サブシステムはデ
ータ、通常はデータのラインをその混成キャッシュに記
憶する。
【００２７】前述の混成システムの１つの欠点は、シス
テムが、ＮＵＭＡコヒーレンス装置と独立で同等のＳ−
ＣＯＭＡコヒーレンス装置に頼ることである。ここで述
べられる混成概念を実現するために、２つの論理的に完
全な装置が使用される。更に、ホーム及びクライアント
・ノードの両方が、データのためにＳ−ＣＯＭＡキャッ
シュを保持し、大域アドレスと実アドレス間を変換しな
ければならない。
テムが、ＮＵＭＡコヒーレンス装置と独立で同等のＳ−
ＣＯＭＡコヒーレンス装置に頼ることである。ここで述
べられる混成概念を実現するために、２つの論理的に完
全な装置が使用される。更に、ホーム及びクライアント
・ノードの両方が、データのためにＳ−ＣＯＭＡキャッ
シュを保持し、大域アドレスと実アドレス間を変換しな
ければならない。
【００２８】
【発明が解決しようとする課題】前述のシステム変形の
存在にも関わらず、システム・メモリ・アーキテクチャ
の、特に第１のタイプのメモリ及び第２のタイプのメモ
リを使用する混成アーキテクチャのさらなる改善が待望
される。
存在にも関わらず、システム・メモリ・アーキテクチャ
の、特に第１のタイプのメモリ及び第２のタイプのメモ
リを使用する混成アーキテクチャのさらなる改善が待望
される。
【００２９】
【課題を解決するための手段】要するに、１態様では、
本発明は、互いに結合される複数のノードを有するコン
ピュータ・システムに関連して有用な、混成不均等メモ
リ・アーキテクチャ／単純キャッシュ専用メモリ・アー
キテクチャ（ＮＵＭＡ／Ｓ−ＣＯＭＡ）・メモリ・シス
テムを含む。そこではデータが混成ＮＵＭＡ／Ｓ−ＣＯ
ＭＡメモリ・システムに複数のページとして記憶され、
各ページが少なくとも１データ・ラインを含む。混成Ｎ
ＵＭＡ／Ｓ−ＣＯＭＡメモリ・システムは、少なくとも
１データ・ラインを記憶するように構成される複数のＮ
ＵＭＡメモリを含む。複数のＮＵＭＡメモリの各ＮＵＭ
Ａメモリは、コンピュータ・システムの複数のノードの
異なるノードに存在する。複数のＮＵＭＡメモリは、Ｎ
ＵＭＡメモリ間のデータの転送を調整するＮＵＭＡコヒ
ーレンス・サブシステムを含む。混成ＮＵＭＡ／Ｓ−Ｃ
ＯＭＡメモリ・システムは更に、複数のページの少なく
とも１ページを記憶するように構成される、ＮＵＭＡメ
モリ内の少なくとも１つのＳ−ＣＯＭＡキャッシュを含
む。各Ｓ−ＣＯＭＡキャッシュは、コンピュータ・シス
テムの複数のノードの異なるノードに存在する。少なく
とも１つのＳ−ＣＯＭＡキャッシュは、ＮＵＭＡコヒー
レンス・サブシステムを使用し、コンピュータ・システ
ムの複数のノードの別のノードからデータを受信し、或
いはデータを送信する。
本発明は、互いに結合される複数のノードを有するコン
ピュータ・システムに関連して有用な、混成不均等メモ
リ・アーキテクチャ／単純キャッシュ専用メモリ・アー
キテクチャ（ＮＵＭＡ／Ｓ−ＣＯＭＡ）・メモリ・シス
テムを含む。そこではデータが混成ＮＵＭＡ／Ｓ−ＣＯ
ＭＡメモリ・システムに複数のページとして記憶され、
各ページが少なくとも１データ・ラインを含む。混成Ｎ
ＵＭＡ／Ｓ−ＣＯＭＡメモリ・システムは、少なくとも
１データ・ラインを記憶するように構成される複数のＮ
ＵＭＡメモリを含む。複数のＮＵＭＡメモリの各ＮＵＭ
Ａメモリは、コンピュータ・システムの複数のノードの
異なるノードに存在する。複数のＮＵＭＡメモリは、Ｎ
ＵＭＡメモリ間のデータの転送を調整するＮＵＭＡコヒ
ーレンス・サブシステムを含む。混成ＮＵＭＡ／Ｓ−Ｃ
ＯＭＡメモリ・システムは更に、複数のページの少なく
とも１ページを記憶するように構成される、ＮＵＭＡメ
モリ内の少なくとも１つのＳ−ＣＯＭＡキャッシュを含
む。各Ｓ−ＣＯＭＡキャッシュは、コンピュータ・シス
テムの複数のノードの異なるノードに存在する。少なく
とも１つのＳ−ＣＯＭＡキャッシュは、ＮＵＭＡコヒー
レンス・サブシステムを使用し、コンピュータ・システ
ムの複数のノードの別のノードからデータを受信し、或
いはデータを送信する。
【００３０】別の態様では、本発明は、互いに結合され
る複数のノードを有するコンピュータ・システムのクラ
イアント・ノードとホーム・ノード間で、データを通信
するための方法を含む。そこでは、コンピュータ・シス
テムがデータを記憶するように構成される複数のＮＵＭ
Ａメモリを有する、混成不均等メモリ・アーキテクチャ
／単純キャッシュ専用メモリ・アーキテクチャ（ＮＵＭ
Ａ／Ｓ−ＣＯＭＡ）・メモリ・システムを使用する。各
ＮＵＭＡメモリはコンピュータ・システムの異なるノー
ドに存在し、少なくとも１つのＳ−ＣＯＭＡキャッシュ
はデータを記憶するように構成され、各Ｓ−ＣＯＭＡキ
ャッシュはコンピュータ・システムの異なるノードに存
在し、クライアント・ノードは、少なくとも１つのＳ−
ＣＯＭＡキャッシュのＳ−ＣＯＭＡキャッシュを含む。
通信方法は、コンピュータ・システムの複数のノードの
クライアント・ノードにおいて、メモリの実アドレスを
有するデータ要求を生成するステップと、実アドレスが
クライアント・ノードのローカル実アドレスを含むか否
かを判断するステップと、実アドレスがローカル実アド
レスを含むとき、ローカル実アドレスをホーム・ノード
実アドレスに変換する境界機能変換が要求されるか否か
を判断するステップと、境界機能変換が要求されると
き、ローカル実アドレスをホーム・ノード実アドレスに
変換するステップとを含み、ホーム・ノード実アドレス
が、クライアント・ノードがそのホーム・ノード実アド
レスのデータへのアクセスを要求するとき使用するネッ
トワーク・アドレスを含む。
る複数のノードを有するコンピュータ・システムのクラ
イアント・ノードとホーム・ノード間で、データを通信
するための方法を含む。そこでは、コンピュータ・シス
テムがデータを記憶するように構成される複数のＮＵＭ
Ａメモリを有する、混成不均等メモリ・アーキテクチャ
／単純キャッシュ専用メモリ・アーキテクチャ（ＮＵＭ
Ａ／Ｓ−ＣＯＭＡ）・メモリ・システムを使用する。各
ＮＵＭＡメモリはコンピュータ・システムの異なるノー
ドに存在し、少なくとも１つのＳ−ＣＯＭＡキャッシュ
はデータを記憶するように構成され、各Ｓ−ＣＯＭＡキ
ャッシュはコンピュータ・システムの異なるノードに存
在し、クライアント・ノードは、少なくとも１つのＳ−
ＣＯＭＡキャッシュのＳ−ＣＯＭＡキャッシュを含む。
通信方法は、コンピュータ・システムの複数のノードの
クライアント・ノードにおいて、メモリの実アドレスを
有するデータ要求を生成するステップと、実アドレスが
クライアント・ノードのローカル実アドレスを含むか否
かを判断するステップと、実アドレスがローカル実アド
レスを含むとき、ローカル実アドレスをホーム・ノード
実アドレスに変換する境界機能変換が要求されるか否か
を判断するステップと、境界機能変換が要求されると
き、ローカル実アドレスをホーム・ノード実アドレスに
変換するステップとを含み、ホーム・ノード実アドレス
が、クライアント・ノードがそのホーム・ノード実アド
レスのデータへのアクセスを要求するとき使用するネッ
トワーク・アドレスを含む。
【００３１】更に別の態様では、本発明は、混成不均等
メモリ・アーキテクチャ／単純キャッシュ専用メモリ・
アーキテクチャ（ＮＵＭＡ／Ｓ−ＣＯＭＡ）・メモリ・
システムを構成する方法を含む。この方法は、互いに結
合される複数のノードを有するコンピュータ・システム
を提供するステップと、コンピュータ・システムを、Ｎ
ＵＭＡコヒーレンス・サブシステムを含む不均等メモリ
・アクセス（ＮＵＭＡ）・アーキテクチャにより構成す
るステップと、コンピュータ・システムの複数ノードの
少なくとも１つのノードにおいて、単純キャッシュ専用
メモリ・アーキテクチャ（Ｓ−ＣＯＭＡ）・キャッシュ
を構成するステップとを含む。Ｓ−ＣＯＭＡキャッシュ
を構成するステップは、データ参照捕獲、データ移動、
及びコヒーレンス管理のためにＳ−ＣＯＭＡコヒーレン
ス・サブシステムを使用することなく、ＮＵＭＡコヒー
レンス・サブシステムを用い、Ｓ−ＣＯＭＡキャッシュ
を構成するステップを含む。
メモリ・アーキテクチャ／単純キャッシュ専用メモリ・
アーキテクチャ（ＮＵＭＡ／Ｓ−ＣＯＭＡ）・メモリ・
システムを構成する方法を含む。この方法は、互いに結
合される複数のノードを有するコンピュータ・システム
を提供するステップと、コンピュータ・システムを、Ｎ
ＵＭＡコヒーレンス・サブシステムを含む不均等メモリ
・アクセス（ＮＵＭＡ）・アーキテクチャにより構成す
るステップと、コンピュータ・システムの複数ノードの
少なくとも１つのノードにおいて、単純キャッシュ専用
メモリ・アーキテクチャ（Ｓ−ＣＯＭＡ）・キャッシュ
を構成するステップとを含む。Ｓ−ＣＯＭＡキャッシュ
を構成するステップは、データ参照捕獲、データ移動、
及びコヒーレンス管理のためにＳ−ＣＯＭＡコヒーレン
ス・サブシステムを使用することなく、ＮＵＭＡコヒー
レンス・サブシステムを用い、Ｓ−ＣＯＭＡキャッシュ
を構成するステップを含む。
【００３２】更に別の態様では、本発明は、互いに結合
される複数のノードを有するコンピュータ・システムの
クライアント・ノードとホーム・ノード間で、データを
通信するためのコンピュータ読取り可能プログラム・コ
ード手段を有する、少なくとも１つのコンピュータ読取
り可能媒体を含む製造物を含む。そこではコンピュータ
・システムが、データを記憶するように構成される複数
のＮＵＭＡメモリを有する、混成不均等メモリ・アーキ
テクチャ／単純キャッシュ専用メモリ・アーキテクチャ
（ＮＵＭＡ／Ｓ−ＣＯＭＡ）・メモリ・システムを使用
する。各ＮＵＭＡメモリはコンピュータ・システムの異
なるノードに存在し、少なくとも１つのＳ−ＣＯＭＡキ
ャッシュはデータを記憶するように構成され、各Ｓ−Ｃ
ＯＭＡキャッシュはコンピュータ・システムの異なるノ
ードに存在し、クライアント・ノードは、少なくとも１
つのＳ−ＣＯＭＡキャッシュのＳ−ＣＯＭＡキャッシュ
を含む。製造物内のコンピュータ読取り可能プログラム
・コード手段は、複数のノードのクライアント・ノード
において、メモリの実アドレスを有するデータ要求を生
成する手段と、実アドレスがクライアント・ノードのロ
ーカル実アドレスを含むか否かを判断する手段と、実ア
ドレスがローカル実アドレスを含むとき、ローカル実ア
ドレスをホーム・ノード実アドレスに変換する境界機能
変換が要求されるか否かを判断する手段と、境界機能変
換が要求されるとき、ローカル実アドレスをホーム・ノ
ード実アドレスに変換する手段とを含み、ホーム・ノー
ド実アドレスが、クライアント・ノードがそのホーム・
ノード実アドレスのデータへのアクセスを要求するとき
使用するネットワーク・アドレスを含む。
される複数のノードを有するコンピュータ・システムの
クライアント・ノードとホーム・ノード間で、データを
通信するためのコンピュータ読取り可能プログラム・コ
ード手段を有する、少なくとも１つのコンピュータ読取
り可能媒体を含む製造物を含む。そこではコンピュータ
・システムが、データを記憶するように構成される複数
のＮＵＭＡメモリを有する、混成不均等メモリ・アーキ
テクチャ／単純キャッシュ専用メモリ・アーキテクチャ
（ＮＵＭＡ／Ｓ−ＣＯＭＡ）・メモリ・システムを使用
する。各ＮＵＭＡメモリはコンピュータ・システムの異
なるノードに存在し、少なくとも１つのＳ−ＣＯＭＡキ
ャッシュはデータを記憶するように構成され、各Ｓ−Ｃ
ＯＭＡキャッシュはコンピュータ・システムの異なるノ
ードに存在し、クライアント・ノードは、少なくとも１
つのＳ−ＣＯＭＡキャッシュのＳ−ＣＯＭＡキャッシュ
を含む。製造物内のコンピュータ読取り可能プログラム
・コード手段は、複数のノードのクライアント・ノード
において、メモリの実アドレスを有するデータ要求を生
成する手段と、実アドレスがクライアント・ノードのロ
ーカル実アドレスを含むか否かを判断する手段と、実ア
ドレスがローカル実アドレスを含むとき、ローカル実ア
ドレスをホーム・ノード実アドレスに変換する境界機能
変換が要求されるか否かを判断する手段と、境界機能変
換が要求されるとき、ローカル実アドレスをホーム・ノ
ード実アドレスに変換する手段とを含み、ホーム・ノー
ド実アドレスが、クライアント・ノードがそのホーム・
ノード実アドレスのデータへのアクセスを要求するとき
使用するネットワーク・アドレスを含む。
【００３３】ここで開示されるように、混成ＮＵＭＡ／
Ｓ−ＣＯＭＡシステムには様々な利点が存在する。提供
されるような真に併合されたシステムにより、別々のＳ
−ＣＯＭＡコヒーレンス及び通信装置、及び別々のＮＵ
ＭＡコヒーレンス及び通信装置の必要性が回避される。
ここで開示されるように、Ｓ−ＣＯＭＡ機能の統合にも
関わらずＮＵＭＡディレクタがデータを移動し、ノード
相互間コヒーレンスを維持するために使用される。ここ
で提供されるような結合システムにより、Ｓ−ＣＯＭＡ
の大きく柔軟な主メモリ・キャッシュが使用可能にな
り、（純粋なＮＵＭＡインプリメンテーションを上回
る）余分なキャッシング容量が、専用のキャッシュ・メ
モリを要求することなく、各ノードに対して提供され
る。本発明に従い実現される混成システムは、最適化さ
れたＮＵＭＡ機構にてこ入れし、ホーム・ノード上の大
域アドレスと実アドレス間の変換を回避し、Ｓ−ＣＯＭ
Ａインプリメンテーションのために、超高性能を達成す
るはずである。
Ｓ−ＣＯＭＡシステムには様々な利点が存在する。提供
されるような真に併合されたシステムにより、別々のＳ
−ＣＯＭＡコヒーレンス及び通信装置、及び別々のＮＵ
ＭＡコヒーレンス及び通信装置の必要性が回避される。
ここで開示されるように、Ｓ−ＣＯＭＡ機能の統合にも
関わらずＮＵＭＡディレクタがデータを移動し、ノード
相互間コヒーレンスを維持するために使用される。ここ
で提供されるような結合システムにより、Ｓ−ＣＯＭＡ
の大きく柔軟な主メモリ・キャッシュが使用可能にな
り、（純粋なＮＵＭＡインプリメンテーションを上回
る）余分なキャッシング容量が、専用のキャッシュ・メ
モリを要求することなく、各ノードに対して提供され
る。本発明に従い実現される混成システムは、最適化さ
れたＮＵＭＡ機構にてこ入れし、ホーム・ノード上の大
域アドレスと実アドレス間の変換を回避し、Ｓ−ＣＯＭ
Ａインプリメンテーションのために、超高性能を達成す
るはずである。
【００３４】
【発明の実施の形態】本発明は、不均等メモリ・アクセ
ス（ＮＵＭＡ）構造基盤上において、単純キャッシュ専
用メモリ・アーキテクチャ（Ｓ−ＣＯＭＡ）・システム
を構成する方法を提供するものであり、ＮＵＭＡコヒー
レンス装置をデータ参照捕獲、データ移動、及びコヒー
レンス管理のために使用する。Ｓ−ＣＯＭＡ構成に従
い、各ノード上の主メモリの一部が、大域メモリのため
のデータ・キャッシュとして使用される。これらのＳ−
ＣＯＭＡキャッシュの各々は、それらを使用するローカ
ル・ノードにより管理される。
ス（ＮＵＭＡ）構造基盤上において、単純キャッシュ専
用メモリ・アーキテクチャ（Ｓ−ＣＯＭＡ）・システム
を構成する方法を提供するものであり、ＮＵＭＡコヒー
レンス装置をデータ参照捕獲、データ移動、及びコヒー
レンス管理のために使用する。Ｓ−ＣＯＭＡ構成に従
い、各ノード上の主メモリの一部が、大域メモリのため
のデータ・キャッシュとして使用される。これらのＳ−
ＣＯＭＡキャッシュの各々は、それらを使用するローカ
ル・ノードにより管理される。
【００３５】本発明により、ホーム・ノードからデータ
をキャッシュする各ノードは、通常のＮＵＭＡ階層内で
データをキャッシュでき、任意的に、互いに独立に、ま
たホーム・ノードによるそれらのキャッシング判断に関
する特殊な知識無しに、Ｓ−ＣＯＭＡキャッシュ内にデ
ータをキャッシュできる。
をキャッシュする各ノードは、通常のＮＵＭＡ階層内で
データをキャッシュでき、任意的に、互いに独立に、ま
たホーム・ノードによるそれらのキャッシング判断に関
する特殊な知識無しに、Ｓ−ＣＯＭＡキャッシュ内にデ
ータをキャッシュできる。
【００３６】これはＮＵＭＡホーム・ローカル実アドレ
スを、Ｓ−ＣＯＭＡキャッシュのための大域アドレスと
して使用し、クライアント・ノード上でコヒーレンス・
プロトコルの実行のために、ホーム・ローカル実アドレ
スをクライアント・ローカル実アドレスに変換すること
により達成される。同様に、クライアントからホームに
移動するコヒーレンス・メッセージに対してクライアン
ト・ローカル実アドレスが、ノード間を接続するネット
ワークへ伝送される前に、ホーム・ローカル実アドレス
の形式で大域アドレスに変換される。
スを、Ｓ−ＣＯＭＡキャッシュのための大域アドレスと
して使用し、クライアント・ノード上でコヒーレンス・
プロトコルの実行のために、ホーム・ローカル実アドレ
スをクライアント・ローカル実アドレスに変換すること
により達成される。同様に、クライアントからホームに
移動するコヒーレンス・メッセージに対してクライアン
ト・ローカル実アドレスが、ノード間を接続するネット
ワークへ伝送される前に、ホーム・ローカル実アドレス
の形式で大域アドレスに変換される。
【００３７】標準的なＳ−ＣＯＭＡインプリメンテーシ
ョンでは、全てのノード、従ってデータのホーム・ノー
ドでさえも、参照される大域データのためにＳ−ＣＯＭ
Ａキャッシュを保持する。ホーム・ノードがクライアン
ト・ノードによる使用のために、データをそのローカル
・メモリに取り出すとき、ホーム・ノードはデータをそ
れ自身のＳ−ＣＯＭＡキャッシュ内に保持しなければな
らない。これはコヒーレンス管理の実行のために、Ｓ−
ＣＯＭＡ装置がそのデータの参照に対する制御を獲得す
るために必要である。
ョンでは、全てのノード、従ってデータのホーム・ノー
ドでさえも、参照される大域データのためにＳ−ＣＯＭ
Ａキャッシュを保持する。ホーム・ノードがクライアン
ト・ノードによる使用のために、データをそのローカル
・メモリに取り出すとき、ホーム・ノードはデータをそ
れ自身のＳ−ＣＯＭＡキャッシュ内に保持しなければな
らない。これはコヒーレンス管理の実行のために、Ｓ−
ＣＯＭＡ装置がそのデータの参照に対する制御を獲得す
るために必要である。
【００３８】本発明によれば、Ｓ−ＣＯＭＡキャッシュ
だけが、どこか別の場所にホームを持つキャッシュ・ラ
インを保持するために使用される。ホーム・ノードのＳ
−ＣＯＭＡキャッシュ内に、ラインをキャッシュする必
要はない。なぜなら、全てのコヒーレンス管理はホーム
ＮＵＭＡ装置により実行されるからである。すなわち、
通常の（すなわちＳ−ＣＯＭＡでない）メモリがローカ
ル・ラインを保持し、ＮＵＭＡディレクトリが、このノ
ードをホームとするラインの使用を追跡する。コヒーレ
ンス・アクションが必要な場合、標準的なＮＵＭＡ機構
がコヒーレンス・メッセージを他のノードに送信するた
めに使用され、ラインのホーム実アドレスが送信され
る。
だけが、どこか別の場所にホームを持つキャッシュ・ラ
インを保持するために使用される。ホーム・ノードのＳ
−ＣＯＭＡキャッシュ内に、ラインをキャッシュする必
要はない。なぜなら、全てのコヒーレンス管理はホーム
ＮＵＭＡ装置により実行されるからである。すなわち、
通常の（すなわちＳ−ＣＯＭＡでない）メモリがローカ
ル・ラインを保持し、ＮＵＭＡディレクトリが、このノ
ードをホームとするラインの使用を追跡する。コヒーレ
ンス・アクションが必要な場合、標準的なＮＵＭＡ機構
がコヒーレンス・メッセージを他のノードに送信するた
めに使用され、ラインのホーム実アドレスが送信され
る。
【００３９】ホーム実アドレスは、Ｓ−ＣＯＭＡシステ
ムにおける大域アドレスと同様に使用される。Ｓ−ＣＯ
ＭＡクライアント・ノードは、ノードに及びノードから
渡されるアドレスに"境界機能"変換を実行する。これは
標準的なＳ−ＣＯＭＡインプリメンテーションで発生す
る変換と類似であり、大域アドレスとローカル実アドレ
ス間を変換する。しかしながら、混成インプリメンテー
ションでは、クライアントが直接、ホーム・ノードによ
り使用されるホーム実アドレスと、クライアントのロー
カル実メモリ内のＳ−ＣＯＭＡキャッシュを表すクライ
アント実アドレスとの間を変換する。
ムにおける大域アドレスと同様に使用される。Ｓ−ＣＯ
ＭＡクライアント・ノードは、ノードに及びノードから
渡されるアドレスに"境界機能"変換を実行する。これは
標準的なＳ−ＣＯＭＡインプリメンテーションで発生す
る変換と類似であり、大域アドレスとローカル実アドレ
ス間を変換する。しかしながら、混成インプリメンテー
ションでは、クライアントが直接、ホーム・ノードによ
り使用されるホーム実アドレスと、クライアントのロー
カル実メモリ内のＳ−ＣＯＭＡキャッシュを表すクライ
アント実アドレスとの間を変換する。
【００４０】図４は、ここで提案される混成ＮＵＭＡ／
Ｓ−ＣＯＭＡ環境における様々なタイプのアドレス間の
関係を示す、本発明の１実施例である。この環境はホー
ム・ノード４０及びクライアント・ノード４２を含み、
それらの各々は、それぞれ実アドレス（ＲＡH）及び
（ＲＡL）を含む。図３と同様、クライアント・ノード
４２は、ホーム・ノード４０とは独立のローカル実アド
レス空間４６内にＳ−ＣＯＭＡキャッシュ４４を保持す
る。しかしながら、図３の実施例と異なり、ホーム・ノ
ード４０とクライアント・ノード４２間の通信は、規範
的な大域アドレスを伴わず、ホーム・ノード４０により
使用される実アドレス（ＲＡH）または（ＲＡHOME）を
伴う。クライアント・ノード４２は、ＮＵＭＡディレク
タ内の受信された実アドレスを、境界機能４９により、
対応するローカル実アドレス（ＲＡ）または（ＲＡ
LOCAL）に変換し、これがクライアントのＳ−ＣＯＭＡ
キャッシュ４４を指し示す。
Ｓ−ＣＯＭＡ環境における様々なタイプのアドレス間の
関係を示す、本発明の１実施例である。この環境はホー
ム・ノード４０及びクライアント・ノード４２を含み、
それらの各々は、それぞれ実アドレス（ＲＡH）及び
（ＲＡL）を含む。図３と同様、クライアント・ノード
４２は、ホーム・ノード４０とは独立のローカル実アド
レス空間４６内にＳ−ＣＯＭＡキャッシュ４４を保持す
る。しかしながら、図３の実施例と異なり、ホーム・ノ
ード４０とクライアント・ノード４２間の通信は、規範
的な大域アドレスを伴わず、ホーム・ノード４０により
使用される実アドレス（ＲＡH）または（ＲＡHOME）を
伴う。クライアント・ノード４２は、ＮＵＭＡディレク
タ内の受信された実アドレスを、境界機能４９により、
対応するローカル実アドレス（ＲＡ）または（ＲＡ
LOCAL）に変換し、これがクライアントのＳ−ＣＯＭＡ
キャッシュ４４を指し示す。
【００４１】本発明の１態様は、システム全体に渡って
使用されるＮＵＭＡアドレスから、ホームと通信する各
ノード上のＳ−ＣＯＭＡキャッシュにだけ適用されるロ
ーカル・アドレスに変換するものである。
使用されるＮＵＭＡアドレスから、ホームと通信する各
ノード上のＳ−ＣＯＭＡキャッシュにだけ適用されるロ
ーカル・アドレスに変換するものである。
【００４２】ＮＵＭＡなどの大域メモリ・システムは、
システム内の複数のノード間で分散されるアドレス空間
を使用する。アドレス自身は、アドレスされるデータの
補助メモリ（backing memory）を提供するノードを指定
する。例えば、非常に単純なシステムでは、アドレスの
高位バイトがノード番号を指定し、アドレスの残りがノ
ード内のメモリ位置を指定する。
システム内の複数のノード間で分散されるアドレス空間
を使用する。アドレス自身は、アドレスされるデータの
補助メモリ（backing memory）を提供するノードを指定
する。例えば、非常に単純なシステムでは、アドレスの
高位バイトがノード番号を指定し、アドレスの残りがノ
ード内のメモリ位置を指定する。
【００４３】あるノードが別のノードからの入力として
ホーム・アドレスを受信すると、このノードは後の処理
のために、アドレスを特定の"関連アドレス"に、すなわ
ちホーム・アドレスに直接対応するローカル・アドレス
に変換する。この利点は、Ｓ−ＣＯＭＡ同様、ローカル
・ノードが残りのシステムに関係なく、それ自身のアド
レスを管理できることである。これは特に、各ノードが
独立のオペレーティング・システムを実行する複数オペ
レーティング・システム環境において重要である。用
語"各ノード"は、"ノードのサブセット"によっても置換
され得る。単純化のため、以下では用語"各ノード"を使
用し、単一のオペレーティング・システムの制御下で動
作する１ノードまたはノードの集合を意味するものとす
る。
ホーム・アドレスを受信すると、このノードは後の処理
のために、アドレスを特定の"関連アドレス"に、すなわ
ちホーム・アドレスに直接対応するローカル・アドレス
に変換する。この利点は、Ｓ−ＣＯＭＡ同様、ローカル
・ノードが残りのシステムに関係なく、それ自身のアド
レスを管理できることである。これは特に、各ノードが
独立のオペレーティング・システムを実行する複数オペ
レーティング・システム環境において重要である。用
語"各ノード"は、"ノードのサブセット"によっても置換
され得る。単純化のため、以下では用語"各ノード"を使
用し、単一のオペレーティング・システムの制御下で動
作する１ノードまたはノードの集合を意味するものとす
る。
【００４４】アドレス変換機構は、ここでは境界機能
（boundary function）と呼ばれる。各クライアント・
ノード上において、境界機能は、ノードにより送受信さ
れるとき、変換を要求するメモリ・アドレスを追跡する
ためのディレクトリを保持する。このディレクトリは、
（ローカル・メモリ参照のための）スヌーピング論理に
より、及び（リモート・ノードからの参照のための）ネ
ットワーク論理により、アクセス可能である。各ディレ
クトリ・エントリは、対象となるラインのローカル実ア
ドレス、及び対応するホーム・ノード・アドレスを含
む。エントリ内のフラグが変換が要求されることを示す
場合、入力アドレスがディレクトリ・エントリからの"
関連アドレス"により置換される。
（boundary function）と呼ばれる。各クライアント・
ノード上において、境界機能は、ノードにより送受信さ
れるとき、変換を要求するメモリ・アドレスを追跡する
ためのディレクトリを保持する。このディレクトリは、
（ローカル・メモリ参照のための）スヌーピング論理に
より、及び（リモート・ノードからの参照のための）ネ
ットワーク論理により、アクセス可能である。各ディレ
クトリ・エントリは、対象となるラインのローカル実ア
ドレス、及び対応するホーム・ノード・アドレスを含
む。エントリ内のフラグが変換が要求されることを示す
場合、入力アドレスがディレクトリ・エントリからの"
関連アドレス"により置換される。
【００４５】Ｓ−ＣＯＭＡ構成に従い、主メモリの一部
が大域メモリのためのデータ・キャッシュとして使用さ
れる。これらのＳ−ＣＯＭＡキャッシュの各々は、それ
らを使用するローカル・ノードにより管理される。
が大域メモリのためのデータ・キャッシュとして使用さ
れる。これらのＳ−ＣＯＭＡキャッシュの各々は、それ
らを使用するローカル・ノードにより管理される。
【００４６】ＮＵＭＡ機構はデータ参照捕獲、データ移
動、及びコヒーレンス機構を提供するために使用され
る。これはデータ参照捕獲、データ移動、またはコヒー
レンスのための、別々のＳ−ＣＯＭＡ機構の必要性を回
避する。本発明のこれらの態様は、更に次のように箇条
書に記される。
動、及びコヒーレンス機構を提供するために使用され
る。これはデータ参照捕獲、データ移動、またはコヒー
レンスのための、別々のＳ−ＣＯＭＡ機構の必要性を回
避する。本発明のこれらの態様は、更に次のように箇条
書に記される。
【００４７】１．開始ポイントは、図２に示されるよう
なＮＵＭＡシステムである。ＮＵＭＡシステムでは、シ
ステムの実アドレス空間がノード間で分散され、共用さ
れる（すなわち、任意のノードが任意のメモリ位置を参
照できる）。ＮＵＭＡシステムは、各メモリ位置のコヒ
ーレンスを維持するための装置を含み、特定のメモリ位
置をキャッシュするクライアントのリストを保持し、コ
ヒーレンス要求をホームまたはクライアント・メモリ位
置にルート指定する。 ２．コヒーレンス・ディレクトリ：各ＮＵＭＡメモリ制
御装置（ＮＭＣ）は、このノードをホームとするメモリ
の各ラインに対して、１エントリを有するテーブルを保
持する。各エントリには、そのラインがキャッシュされ
ているクライアント・ノードのリストが存在する。この
テーブルは、実メモリ・アドレスにより指標付けされ
る。 ３．システム・ソフトウェアが、各ノード上の主メモリ
の一部を、Ｓ−ＣＯＭＡキャッシュとして割当てる。 ４．境界機能変換テーブル：各ＮＭＣは、Ｓ−ＣＯＭＡ
キャッシュとして使用されているメモリの各ページに対
して、１エントリを有するテーブルを保持する。各エン
トリは、キャッシュ・データのホーム・ノード実アドレ
ス（ＲＡHOME）を含む。このテーブルは、ローカル実メ
モリ・アドレス（ＲＡLOCAL）により指標付けされる。
エントリはまた、ホーム実メモリ・アドレスを入力とし
て使用し、ローカル実メモリ・アドレスを導出すること
により見い出されるが、これは余り効率的でないルック
アップすなわち探索であり得る。 ５．ＮＵＭＡメモリ・サブシステムは、ローカルＳ−Ｃ
ＯＭＡキャッシュの範囲内の全てのアドレスを、どこか
別の場所をホームとするアドレスとして取り扱う。すな
わち、ローカルＮＭＣは、ローカルＳ−ＣＯＭＡキャッ
シュの範囲内のアドレスに対してはコヒーレンス・アク
ションを開始しない。代わりに、ローカルＮＭＣは境界
機能変換を実行し、メモリ要求を、境界機能変換テーブ
ル内において、ターゲットのローカル実アドレスに対応
するホーム・ノード実アドレス（ＲＡHOME）のホームに
転送する。 ６．各ＮＭＣは、ノードから出ていく（すなわちアウト
バウンド）、またはノードに向かう（すなわちインバウ
ンド）オペレーションに対してだけ、境界機能（ＢＦ）
変換テーブル・ルックアップを実行し、次に自身がホー
ムでないアドレスに対してだけ同様に変換を実行する。
これは境界機能として知られる。 ７．アウトバウンド・データ内のデータ・アドレスは、
テーブルからの"関連値"データ・アドレスにより置換さ
れる。
なＮＵＭＡシステムである。ＮＵＭＡシステムでは、シ
ステムの実アドレス空間がノード間で分散され、共用さ
れる（すなわち、任意のノードが任意のメモリ位置を参
照できる）。ＮＵＭＡシステムは、各メモリ位置のコヒ
ーレンスを維持するための装置を含み、特定のメモリ位
置をキャッシュするクライアントのリストを保持し、コ
ヒーレンス要求をホームまたはクライアント・メモリ位
置にルート指定する。 ２．コヒーレンス・ディレクトリ：各ＮＵＭＡメモリ制
御装置（ＮＭＣ）は、このノードをホームとするメモリ
の各ラインに対して、１エントリを有するテーブルを保
持する。各エントリには、そのラインがキャッシュされ
ているクライアント・ノードのリストが存在する。この
テーブルは、実メモリ・アドレスにより指標付けされ
る。 ３．システム・ソフトウェアが、各ノード上の主メモリ
の一部を、Ｓ−ＣＯＭＡキャッシュとして割当てる。 ４．境界機能変換テーブル：各ＮＭＣは、Ｓ−ＣＯＭＡ
キャッシュとして使用されているメモリの各ページに対
して、１エントリを有するテーブルを保持する。各エン
トリは、キャッシュ・データのホーム・ノード実アドレ
ス（ＲＡHOME）を含む。このテーブルは、ローカル実メ
モリ・アドレス（ＲＡLOCAL）により指標付けされる。
エントリはまた、ホーム実メモリ・アドレスを入力とし
て使用し、ローカル実メモリ・アドレスを導出すること
により見い出されるが、これは余り効率的でないルック
アップすなわち探索であり得る。 ５．ＮＵＭＡメモリ・サブシステムは、ローカルＳ−Ｃ
ＯＭＡキャッシュの範囲内の全てのアドレスを、どこか
別の場所をホームとするアドレスとして取り扱う。すな
わち、ローカルＮＭＣは、ローカルＳ−ＣＯＭＡキャッ
シュの範囲内のアドレスに対してはコヒーレンス・アク
ションを開始しない。代わりに、ローカルＮＭＣは境界
機能変換を実行し、メモリ要求を、境界機能変換テーブ
ル内において、ターゲットのローカル実アドレスに対応
するホーム・ノード実アドレス（ＲＡHOME）のホームに
転送する。 ６．各ＮＭＣは、ノードから出ていく（すなわちアウト
バウンド）、またはノードに向かう（すなわちインバウ
ンド）オペレーションに対してだけ、境界機能（ＢＦ）
変換テーブル・ルックアップを実行し、次に自身がホー
ムでないアドレスに対してだけ同様に変換を実行する。
これは境界機能として知られる。 ７．アウトバウンド・データ内のデータ・アドレスは、
テーブルからの"関連値"データ・アドレスにより置換さ
れる。
【００４８】クライアント・ノードがそのローカル実ア
ドレスを介してそのＳ−ＣＯＭＡキャッシュ内のデータ
を参照し、ローカル・コヒーレンス・ディレクトリ内の
状態が無効を示す場合、ローカル参照は通常のＮＵＭＡ
機構により機能を停止され、境界機能がローカル実アド
レスをホーム・ノード実アドレスに変換し、データに対
する要求が通常のＮＵＭＡ機構によりホーム・ノードに
送信される。ネットワーク・アドレスは実際のＮＵＭＡ
アドレスであるので、ＮＵＭＡサブシステムは、ライン
に対する要求をルート指定できる。
ドレスを介してそのＳ−ＣＯＭＡキャッシュ内のデータ
を参照し、ローカル・コヒーレンス・ディレクトリ内の
状態が無効を示す場合、ローカル参照は通常のＮＵＭＡ
機構により機能を停止され、境界機能がローカル実アド
レスをホーム・ノード実アドレスに変換し、データに対
する要求が通常のＮＵＭＡ機構によりホーム・ノードに
送信される。ネットワーク・アドレスは実際のＮＵＭＡ
アドレスであるので、ＮＵＭＡサブシステムは、ライン
に対する要求をルート指定できる。
【００４９】ホーム・ノードは境界機能を実行せず、要
求を受信し、それに対して標準のＮＵＭＡ論理により作
用する。要求データは応答メッセージにより、クライア
ント・ノードに返送される。
求を受信し、それに対して標準のＮＵＭＡ論理により作
用する。要求データは応答メッセージにより、クライア
ント・ノードに返送される。
【００５０】クライアント・ノードは要求データに対す
る応答を受信し、ネットワーク・アドレス（すなわちホ
ーム・ノード実アドレス）に対して、境界機能ルックア
ップを実行する。境界機能変換テーブル内でＲＡHOMEを
見い出すと、境界機能がそのアドレスをテーブルからの
対応するローカル実アドレスにより置換する。メモリ制
御装置はコヒーレンス・ディレクトリ内でラインを有効
とマークし、データ応答をクライアント・ノードの要求
元プロセッサに転送する。これで要求が完了する。
る応答を受信し、ネットワーク・アドレス（すなわちホ
ーム・ノード実アドレス）に対して、境界機能ルックア
ップを実行する。境界機能変換テーブル内でＲＡHOMEを
見い出すと、境界機能がそのアドレスをテーブルからの
対応するローカル実アドレスにより置換する。メモリ制
御装置はコヒーレンス・ディレクトリ内でラインを有効
とマークし、データ応答をクライアント・ノードの要求
元プロセッサに転送する。これで要求が完了する。
【００５１】クライアントがそのローカル実アドレスを
介して、そのＳ−ＣＯＭＡキャッシュ内のデータを参照
し、状態が有効の場合、ラインはそのＳ−ＣＯＭＡキャ
ッシュ内に存在し、追加のアクションは要求されない。
境界機能変換が要求されず、単にデータが通常のＮＵＭ
Ａ機構により、ローカル・メモリからローカル・メモリ
待ち時間により返却される。
介して、そのＳ−ＣＯＭＡキャッシュ内のデータを参照
し、状態が有効の場合、ラインはそのＳ−ＣＯＭＡキャ
ッシュ内に存在し、追加のアクションは要求されない。
境界機能変換が要求されず、単にデータが通常のＮＵＭ
Ａ機構により、ローカル・メモリからローカル・メモリ
待ち時間により返却される。
【００５２】ホーム・ノードがコヒーレンス要求をクラ
イアント・ノードに送出するとき、ホーム・ノードは
（純粋なＳ−ＣＯＭＡシステム内の大域アドレスの代わ
りに、）自身のＮＵＭＡアドレスを使用する。各クライ
アント・ノードは要求を受信し、境界機能が入来アドレ
ス（ホーム・ノード実アドレス）を、境界機能変換テー
ブル内で見いだされるローカル・アドレスに変換する。
要求が次にローカル・アドレス（ＲＡLOCAL）を用い
て、局所的に処理される。
イアント・ノードに送出するとき、ホーム・ノードは
（純粋なＳ−ＣＯＭＡシステム内の大域アドレスの代わ
りに、）自身のＮＵＭＡアドレスを使用する。各クライ
アント・ノードは要求を受信し、境界機能が入来アドレ
ス（ホーム・ノード実アドレス）を、境界機能変換テー
ブル内で見いだされるローカル・アドレスに変換する。
要求が次にローカル・アドレス（ＲＡLOCAL）を用い
て、局所的に処理される。
【００５３】図５乃至図９は、本発明に従う混成ＮＵＭ
Ａ／Ｓ−ＣＯＭＡシステム内で実現される論理フローの
１実施例を示す。以下の説明では、図４のシステムが想
定され、そこでは要求元プロセッサがクライアント・ノ
ードを構成し、メモリ管理ユニット（ＭＭＵ）が、前述
のＮＵＭＡメモリ制御装置（ＮＭＣ）を含み得る。更
に、物理アドレス（ＰＡ）が前述の実アドレス（ＲＡ）
に等価である。
Ａ／Ｓ−ＣＯＭＡシステム内で実現される論理フローの
１実施例を示す。以下の説明では、図４のシステムが想
定され、そこでは要求元プロセッサがクライアント・ノ
ードを構成し、メモリ管理ユニット（ＭＭＵ）が、前述
のＮＵＭＡメモリ制御装置（ＮＭＣ）を含み得る。更
に、物理アドレス（ＰＡ）が前述の実アドレス（ＲＡ）
に等価である。
【００５４】図５を参照すると、論理フローは、クライ
アント・ノードまたは要求元プロセッサが、データ・ラ
インの仮想アドレス（ＶＡ）をそのローカル・メモリ管
理ユニット（ＭＭＵ）に提供することにより開始する
（１１０）。ローカルＭＭＵはＶＡを物理アドレス（Ｐ
Ａ）に変換し、論理は所望のデータ・ラインの有効コピ
ーが、要求元プロセッサのハードウェア・キャッシュの
１つ内に存在するか否かを判断する（１２０）。ここで
使用されるように、"レベル２キャッシュ"は、以下で参
照されるＳ−ＣＯＭＡキャッシュではなく、正規のまた
は標準的なキャッシュを指し示す。データがローカル標
準キャッシュ内に存在する場合、Ｌ２キャッシュはデー
タ・ラインを要求元プロセッサに提供し（１３０）、デ
ータ検索プロセスが完了する（１４０）。
アント・ノードまたは要求元プロセッサが、データ・ラ
インの仮想アドレス（ＶＡ）をそのローカル・メモリ管
理ユニット（ＭＭＵ）に提供することにより開始する
（１１０）。ローカルＭＭＵはＶＡを物理アドレス（Ｐ
Ａ）に変換し、論理は所望のデータ・ラインの有効コピ
ーが、要求元プロセッサのハードウェア・キャッシュの
１つ内に存在するか否かを判断する（１２０）。ここで
使用されるように、"レベル２キャッシュ"は、以下で参
照されるＳ−ＣＯＭＡキャッシュではなく、正規のまた
は標準的なキャッシュを指し示す。データがローカル標
準キャッシュ内に存在する場合、Ｌ２キャッシュはデー
タ・ラインを要求元プロセッサに提供し（１３０）、デ
ータ検索プロセスが完了する（１４０）。
【００５５】物理データがリクエスタのハードウェア・
キャッシュの１つ内に存在しない場合、Ｌ２キャッシュ
は物理アドレス（ＰＡ）を、要求元サブシステムのＮＵ
ＭＡメモリ制御装置（ＮＭＣ）に提供し（１５０）、Ｎ
ＭＣにおいて、物理アドレスが要求元プロセッサに対す
るローカル物理アドレスであるか否かが問い合わされる
（１６０）。肯定の場合、後述のように、図８の混成メ
モリ・アウトバウンド処理が実行される（１７０）。本
質的に、図８の論理は、物理アドレスが要求元プロセッ
サにおけるローカルＳ−ＣＯＭＡキャッシュの一部であ
るか否かを判断する。物理アドレスがローカル物理アド
レスを含まない場合、データ・ラインはリモート物理ア
ドレスに存在し、論理は純粋なＮＵＭＡ処理の例に帰着
し、要求元ＮＭＣがデータ要求を、メッセージ要求内の
データ・アドレスを有するホーム・サブシステムに転送
する（１８０）。
キャッシュの１つ内に存在しない場合、Ｌ２キャッシュ
は物理アドレス（ＰＡ）を、要求元サブシステムのＮＵ
ＭＡメモリ制御装置（ＮＭＣ）に提供し（１５０）、Ｎ
ＭＣにおいて、物理アドレスが要求元プロセッサに対す
るローカル物理アドレスであるか否かが問い合わされる
（１６０）。肯定の場合、後述のように、図８の混成メ
モリ・アウトバウンド処理が実行される（１７０）。本
質的に、図８の論理は、物理アドレスが要求元プロセッ
サにおけるローカルＳ−ＣＯＭＡキャッシュの一部であ
るか否かを判断する。物理アドレスがローカル物理アド
レスを含まない場合、データ・ラインはリモート物理ア
ドレスに存在し、論理は純粋なＮＵＭＡ処理の例に帰着
し、要求元ＮＭＣがデータ要求を、メッセージ要求内の
データ・アドレスを有するホーム・サブシステムに転送
する（１８０）。
【００５６】論理は要求ノード処理１９０から、図６の
ホーム・ノード処理２００に遷移し、ホーム・サブシス
テムが要求メッセージを受信し、読出し要求に対する応
答、すなわちデータ・ラインの新たなステータスを反映
するように、そのコヒーレンス・ディレクトリを更新す
る（２１０）。データ・ラインの新たなステータスは、
データ・ラインの状態すなわち有効または無効の他に、
データ・ラインの有効コピーを有する処理ノードを表
し、これは対象となるデータ・ラインをキャッシング中
のクライアント・ノードを追跡する従来のＮＵＭＡ処理
である。ホーム・サブシステムは次に、自身がデータの
有効コピーをホーム・メモリ内に有するか否かを判断す
る（２２０）。否定の場合、従来のＮＵＭＡ処理がホー
ム・サブシステムにより実行され、データ・ラインのキ
ャッシュ済みコピーをキャッシング・クライアント・サ
ブシステムから呼び戻す（２３０）。一旦ホーム・サブ
システムがデータ・ラインの有効コピーをメモリ内に有
すると、データが要求元サブシステムに提供され（２４
０）、論理は追加の処理のために、図７に示されるよう
に要求元サブシステムに遷移する（２５０）。
ホーム・ノード処理２００に遷移し、ホーム・サブシス
テムが要求メッセージを受信し、読出し要求に対する応
答、すなわちデータ・ラインの新たなステータスを反映
するように、そのコヒーレンス・ディレクトリを更新す
る（２１０）。データ・ラインの新たなステータスは、
データ・ラインの状態すなわち有効または無効の他に、
データ・ラインの有効コピーを有する処理ノードを表
し、これは対象となるデータ・ラインをキャッシング中
のクライアント・ノードを追跡する従来のＮＵＭＡ処理
である。ホーム・サブシステムは次に、自身がデータの
有効コピーをホーム・メモリ内に有するか否かを判断す
る（２２０）。否定の場合、従来のＮＵＭＡ処理がホー
ム・サブシステムにより実行され、データ・ラインのキ
ャッシュ済みコピーをキャッシング・クライアント・サ
ブシステムから呼び戻す（２３０）。一旦ホーム・サブ
システムがデータ・ラインの有効コピーをメモリ内に有
すると、データが要求元サブシステムに提供され（２４
０）、論理は追加の処理のために、図７に示されるよう
に要求元サブシステムに遷移する（２５０）。
【００５７】ホーム・サブシステムからの返却データの
受信に際して、要求元サブシステムにおいて処理が開始
し（３００）、クライアント・ノードにおいて受信され
た物理アドレスが、ローカル物理アドレスか否かを判断
する（３１０）。否定の場合、図９の混成メモリ・イン
バウンド処理が本発明に従い実行される。
受信に際して、要求元サブシステムにおいて処理が開始
し（３００）、クライアント・ノードにおいて受信され
た物理アドレスが、ローカル物理アドレスか否かを判断
する（３１０）。否定の場合、図９の混成メモリ・イン
バウンド処理が本発明に従い実行される。
【００５８】図９に示されるように、インバウンド処理
が開始すると（５００）、要求データが要求元サブシス
テムにおいて、ホーム・サブシステム５１０から受信さ
れる。要求元ＮＭＣが次に、前述のように受信データ・
アドレスを"ネットワーク・アドレス"として使用するこ
とにより、応答メッセージ内のデータ・アドレスに対し
て、境界機能ディレクトリ・ルックアップを実行する
（５２０）。ネットワーク・アドレス（ＮＡ）が境界機
能変換テーブル内で見いだされる場合（５３０）、デー
タ・アドレスがネットワーク・アドレスから、境界機能
変換テーブル内の対応するローカル実アドレス（ＲＡ
LOCAL）に変換され、これが要求元サブシステムにより
使用される（５４０）。ネットワーク・アドレスが変換
テーブル内で見い出されない場合、或いは、その変換が
境界機能に従い実行された場合、処理は図７の論理フロ
ーに戻る（５５０）。
が開始すると（５００）、要求データが要求元サブシス
テムにおいて、ホーム・サブシステム５１０から受信さ
れる。要求元ＮＭＣが次に、前述のように受信データ・
アドレスを"ネットワーク・アドレス"として使用するこ
とにより、応答メッセージ内のデータ・アドレスに対し
て、境界機能ディレクトリ・ルックアップを実行する
（５２０）。ネットワーク・アドレス（ＮＡ）が境界機
能変換テーブル内で見いだされる場合（５３０）、デー
タ・アドレスがネットワーク・アドレスから、境界機能
変換テーブル内の対応するローカル実アドレス（ＲＡ
LOCAL）に変換され、これが要求元サブシステムにより
使用される（５４０）。ネットワーク・アドレスが変換
テーブル内で見い出されない場合、或いは、その変換が
境界機能に従い実行された場合、処理は図７の論理フロ
ーに戻る（５５０）。
【００５９】図７の要求元サブシステム処理に続き、物
理アドレスがローカル物理アドレスの場合、または図９
の混成メモリ・インバウンド処理の後、要求元ＮＭＣは
データ応答を要求元プロセッサに転送し（３３０）、任
意的に、データ・ラインが続く使用のために、Ｌ２キャ
ッシュ（すなわち正規のハードウェア・キャッシュ）内
に記憶される（３４０）。これで本発明のこの実施例に
従う処理が完了する（３５０）。
理アドレスがローカル物理アドレスの場合、または図９
の混成メモリ・インバウンド処理の後、要求元ＮＭＣは
データ応答を要求元プロセッサに転送し（３３０）、任
意的に、データ・ラインが続く使用のために、Ｌ２キャ
ッシュ（すなわち正規のハードウェア・キャッシュ）内
に記憶される（３４０）。これで本発明のこの実施例に
従う処理が完了する（３５０）。
【００６０】図５に戻り、問い合わせ１６０の結果、物
理アドレスがローカル・アドレスの場合、図８の混成メ
モリ・アウトバウンド処理が実行される。この処理は要
求元サブシステムにおいて開始され（４００）、要求元
ＮＭＣがコヒーレンス・ディレクトリをアクセスし、デ
ータ・ラインがリクエスタのローカル・メモリ内に有効
状態で存在するか否かを判断する（４１０）。肯定の場
合、ローカル・メモリがそれがＳ−ＣＯＭＡキャッシュ
か否かに関わらず、そのデータ・ラインを要求元プロセ
ッサに提供し（４３０）、検索処理が完了する（４４
０）。
理アドレスがローカル・アドレスの場合、図８の混成メ
モリ・アウトバウンド処理が実行される。この処理は要
求元サブシステムにおいて開始され（４００）、要求元
ＮＭＣがコヒーレンス・ディレクトリをアクセスし、デ
ータ・ラインがリクエスタのローカル・メモリ内に有効
状態で存在するか否かを判断する（４１０）。肯定の場
合、ローカル・メモリがそれがＳ−ＣＯＭＡキャッシュ
か否かに関わらず、そのデータ・ラインを要求元プロセ
ッサに提供し（４３０）、検索処理が完了する（４４
０）。
【００６１】データの有効コピーがローカル・メモリ内
に存在しない場合、論理は、要求アドレスがＳ−ＣＯＭ
Ａキャッシュ範囲内に存在するか否かを判断することに
より、境界機能が要求されるか否かを判断する（４５
０）。要求されない場合、これはＳ−ＣＯＭＡ状況では
なく、データはシステムの別のノードにチェックアウト
されている。選択されたアドレスがＳ−ＣＯＭＡキャッ
シュの一部の場合、アドレスはサブシステムにより理解
されるホーム・アドレスに変換されなければならない。
従って、要求元の境界機能が境界機能変換テーブルをア
クセスし、要求内のローカル実メモリ・アドレスをネッ
トワーク・アドレスに変換し（４６０）、これが前述の
ようにホーム・サブシステムに転送され得る（４７
０）。これで図８の混成メモリ・アウトバウンド処理が
完了する（４８０）。
に存在しない場合、論理は、要求アドレスがＳ−ＣＯＭ
Ａキャッシュ範囲内に存在するか否かを判断することに
より、境界機能が要求されるか否かを判断する（４５
０）。要求されない場合、これはＳ−ＣＯＭＡ状況では
なく、データはシステムの別のノードにチェックアウト
されている。選択されたアドレスがＳ−ＣＯＭＡキャッ
シュの一部の場合、アドレスはサブシステムにより理解
されるホーム・アドレスに変換されなければならない。
従って、要求元の境界機能が境界機能変換テーブルをア
クセスし、要求内のローカル実メモリ・アドレスをネッ
トワーク・アドレスに変換し（４６０）、これが前述の
ようにホーム・サブシステムに転送され得る（４７
０）。これで図８の混成メモリ・アウトバウンド処理が
完了する（４８０）。
【００６２】要するに、当業者であれば前述の説明か
ら、ここで開始された混成ＮＵＭＡ／Ｓ−ＣＯＭＡシス
テムには多数の利点があることが理解できよう。再度、
提供されたシステムは、真に併合されたシステムを含
み、そこではＮＵＭＡコヒーレンス及び通信装置の使用
により、別々のＳ−ＣＯＭＡコヒーレンス及び通信装置
の必要性が排除される。ここで開示されたように、Ｓ−
ＣＯＭＡ機能の統合にも関わらずデータを移動し、ノー
ド相互間コヒーレンスを維持するために、ＮＵＭＡディ
レクタが使用される。提案された結合システムにより、
Ｓ−ＣＯＭＡの大きく柔軟な主メモリ・キャッシュが使
用可能となり、これが各ノードに対して専用のキャッシ
ュ・メモリを要求することなく、純粋なＮＵＭＡインプ
リメンテーションを上回る余分なキャッシング容量を提
供する。有利な点として、ホーム・ノード上での大域ア
ドレスと実アドレス間の変換が提案されるインプリメン
テーションにより回避される。
ら、ここで開始された混成ＮＵＭＡ／Ｓ−ＣＯＭＡシス
テムには多数の利点があることが理解できよう。再度、
提供されたシステムは、真に併合されたシステムを含
み、そこではＮＵＭＡコヒーレンス及び通信装置の使用
により、別々のＳ−ＣＯＭＡコヒーレンス及び通信装置
の必要性が排除される。ここで開示されたように、Ｓ−
ＣＯＭＡ機能の統合にも関わらずデータを移動し、ノー
ド相互間コヒーレンスを維持するために、ＮＵＭＡディ
レクタが使用される。提案された結合システムにより、
Ｓ−ＣＯＭＡの大きく柔軟な主メモリ・キャッシュが使
用可能となり、これが各ノードに対して専用のキャッシ
ュ・メモリを要求することなく、純粋なＮＵＭＡインプ
リメンテーションを上回る余分なキャッシング容量を提
供する。有利な点として、ホーム・ノード上での大域ア
ドレスと実アドレス間の変換が提案されるインプリメン
テーションにより回避される。
【００６３】本発明は例えば、コンピュータ読取り可能
媒体を有する製造物（例えば１つ以上のコンピュータ・
プログラム製品）内に含まれ得る。この媒体は例えば、
本発明の機能を提供及び容易にするコンピュータ読取り
可能プログラム・コード手段を埋め込む。製造物はコン
ピュータ・システムの一部として含まれるか、別々に販
売され得る。
媒体を有する製造物（例えば１つ以上のコンピュータ・
プログラム製品）内に含まれ得る。この媒体は例えば、
本発明の機能を提供及び容易にするコンピュータ読取り
可能プログラム・コード手段を埋め込む。製造物はコン
ピュータ・システムの一部として含まれるか、別々に販
売され得る。
【００６４】更に、本発明の機能を実行するために、マ
シンにより実行可能な少なくとも１つの命令プログラム
を実現する、前記マシンにより読取り可能な少なくとも
１つのプログラム記憶装置が提供され得る。
シンにより実行可能な少なくとも１つの命令プログラム
を実現する、前記マシンにより読取り可能な少なくとも
１つのプログラム記憶装置が提供され得る。
【００６５】ここで示されたフロー図は、一例として提
供されただけであり、本発明の趣旨から逸れることな
く、ここで述べられたこれらのフロー図またはステップ
（またはオペレーション）に対する変形が存在し得る。
例えば、特定のケースでは、ステップが異なる順序で実
行されたり、ステップが追加、消去または変更され得
る。これらの全ての変化は、本発明の一部を構成するも
のと見なされる。
供されただけであり、本発明の趣旨から逸れることな
く、ここで述べられたこれらのフロー図またはステップ
（またはオペレーション）に対する変形が存在し得る。
例えば、特定のケースでは、ステップが異なる順序で実
行されたり、ステップが追加、消去または変更され得
る。これらの全ての変化は、本発明の一部を構成するも
のと見なされる。
【００６６】まとめとして、本発明の構成として以下の
事項を開示する。
事項を開示する。
【００６７】（１）互いに結合される複数のノードを有
するコンピュータ・システムに関連して有用な、混成不
均等メモリ・アーキテクチャ／単純キャッシュ専用メモ
リ・アーキテクチャ（ＮＵＭＡ／Ｓ−ＣＯＭＡ）・メモ
リ・システムであって、データが前記混成ＮＵＭＡ／Ｓ
−ＣＯＭＡメモリ・システムに複数のページとして記憶
され、各前記ページが少なくとも１データ・ラインを含
むものにおいて、前記少なくとも１データ・ラインを記
憶するように構成される複数のＮＵＭＡメモリであっ
て、各前記ＮＵＭＡメモリが、前記コンピュータ・シス
テムの前記複数のノードの異なるノードに存在し、前記
複数のＮＵＭＡメモリが、前記ＮＵＭＡメモリ間のデー
タの転送を調整するＮＵＭＡコヒーレンス・サブシステ
ムを含む、複数のＮＵＭＡメモリと、前記複数のページ
の少なくとも１ページを記憶するように構成される、少
なくとも１つのＳ−ＣＯＭＡキャッシュであって、前記
少なくとも１つのＳ−ＣＯＭＡキャッシュの各々が、前
記コンピュータ・システムの前記複数のノードの異なる
ノードに存在し、前記少なくとも１つのＳ−ＣＯＭＡキ
ャッシュが、前記ＮＵＭＡコヒーレンス・サブシステム
を使用し、前記コンピュータ・システムの前記複数のノ
ードの別のノードとの間でデータ通信を送受信する、少
なくとも１つのＳ−ＣＯＭＡキャッシュとを含む、混成
ＮＵＭＡ／Ｓ−ＣＯＭＡメモリ・システム。 （２）前記少なくとも１つのＳ−ＣＯＭＡキャッシュが
複数のＳ−ＣＯＭＡキャッシュを含み、前記ＮＵＭＡコ
ヒーレンス・サブシステムが、前記コンピュータ・シス
テムの前記複数のノードのホーム・ノードから、前記Ｓ
−ＣＯＭＡキャッシュの１つにデータをキャッシュす
る、前記複数のノードのクライアント・ノード上におい
てＮＵＭＡコヒーレンス・プロトコルを含み、前記ＮＵ
ＭＡコヒーレンス・プロトコルが、前記クライアント・
ノードと前記ホーム・ノード間でＳ−ＣＯＭＡコヒーレ
ンス・メッセージを送信するために使用される、前記
（１）記載の混成ＮＵＭＡ／Ｓ−ＣＯＭＡメモリ・シス
テム。 （３）前記クライアント・ノードにおいて前記コヒーレ
ンス・プロトコルを有する前記ＮＵＭＡコヒーレンス・
サブシステムが、メッセージを前記クライアント・ノー
ドの前記Ｓ−ＣＯＭＡキャッシュと前記ホーム・ノード
間で送信するとき、ホーム・ノード実アドレスとクライ
アント・ノード実アドレス間を変換するための境界機能
変換テーブルを前記クライアント・ノードに含み、前記
ホーム・ノード実アドレスが、データを前記ホーム・ノ
ードと前記クライアント・ノードの前記Ｓ−ＣＯＭＡキ
ャッシュ間で転送するときに、前記ＮＵＭＡ通信サブシ
ステムにより使用されるネットワーク・アドレスを含
む、前記（２）記載の混成ＮＵＭＡ／Ｓ−ＣＯＭＡメモ
リ・システム。 （４）前記複数のノードを接続する通信ネットワークを
含み、前記ＮＵＭＡコヒーレンス・サブシステムが、前
記境界機能変換テーブルを使用し、クライアント・ノー
ド実アドレスをホーム・ノード実アドレスに変換する手
段を含み、前記ホーム・ノード実アドレスが、メッセー
ジを前記クライアント・ノードから前記ホーム・ノード
に通信するときに、前記複数のノードを相互接続する前
記通信ネットワーク上に伝送されるネットワーク・アド
レスを含む、前記（３）記載の混成ＮＵＭＡ／Ｓ−ＣＯ
ＭＡメモリ・システム。 （５）前記複数のノードを接続する通信ネットワークを
含み、前記ＮＵＭＡコヒーレンス・サブシステムが、前
記クライアント・ノードにおけるネットワーク・アドレ
スの受信に際して、前記境界機能変換テーブルをチェッ
クし、前記ネットワーク・アドレスが、ホーム・ノード
から前記クライアント・ノードの前記Ｓ−ＣＯＭＡキャ
ッシュへのメッセージに関連付けられるとき、前記境界
機能変換テーブルを使用し、前記ネットワーク・アドレ
スをクライアント・ノード実アドレスに変換する手段を
含み、前記ネットワーク・アドレスがホーム・ノード実
アドレスを含む、前記（３）記載の混成ＮＵＭＡ／Ｓ−
ＣＯＭＡメモリ・システム。 （６）前記少なくとも１つのＳ−ＣＯＭＡキャッシュ
が、前記複数のノードの少なくとも１つのクライアント
・ノードにおいて実現されるＳ−ＣＯＭＡキャッシュを
含み、前記コンピュータ・システム内のどこか別の場所
をホームとする少なくとも１キャッシュ・ページを保持
する、前記（１）記載の混成ＮＵＭＡ／Ｓ−ＣＯＭＡメ
モリ・システム。 （７）前記ＮＵＭＡコヒーレンス・サブシステムが標準
的ＮＵＭＡコヒーレンス機構を含み、前記標準的ＮＵＭ
Ａコヒーレンス機構が、Ｓ−ＣＯＭＡコヒーレンス・メ
ッセージを前記複数のノードの他のノードに送信するた
めに、前記少なくとも１つのＳ−ＣＯＭＡキャッシュに
より使用される、前記（６）記載の混成ＮＵＭＡ／Ｓ−
ＣＯＭＡメモリ・システム。 （８）前記クライアント・ノードが、ホーム・ノードに
記憶決定を通知することなしに、前記クライアント・ノ
ードの前記Ｓ−ＣＯＭＡキャッシュ内にデータを記憶す
る手段を含む、前記（６）記載の混成ＮＵＭＡ／Ｓ−Ｃ
ＯＭＡメモリ・システム。 （９）前記クライアント・ノード及び前記ホーム・ノー
ドが独立のオペレーティング・システムを有する、前記
（８）記載の混成ＮＵＭＡ／Ｓ−ＣＯＭＡメモリ・シス
テム。 （１０）前記コンピュータ・システムの前記複数のノー
ドが複数のクライアント・ノードを含み、各前記クライ
アント・ノードがＳ−ＣＯＭＡキャッシュを有し、前記
Ｓ−ＣＯＭＡキャッシュを管理する手段を含み、前記管
理手段が前記Ｓ−ＣＯＭＡキャッシュのコヒーレンス管
理のために、前記ＮＵＭＡコヒーレンス・システムを使
用する、前記（６）記載の混成ＮＵＭＡ／Ｓ−ＣＯＭＡ
メモリ・システム。 （１１）互いに結合される複数のノードを有するコンピ
ュータ・システムのクライアント・ノードとホーム・ノ
ード間で、データを通信するための方法であって、前記
コンピュータ・システムが、データを記憶するように構
成される複数のＮＵＭＡメモリを有する、混成不均等メ
モリ・アーキテクチャ／単純キャッシュ専用メモリ・ア
ーキテクチャ（ＮＵＭＡ／Ｓ−ＣＯＭＡ）メモリ・シス
テムを使用し、各前記ＮＵＭＡメモリが前記コンピュー
タ・システムの異なるノードに存在し、少なくとも１つ
のＳ−ＣＯＭＡキャッシュがデータを記憶するように構
成され、各前記Ｓ−ＣＯＭＡキャッシュが前記コンピュ
ータ・システムの異なるノードに存在し、前記クライア
ント・ノードが、前記少なくとも１つのＳ−ＣＯＭＡキ
ャッシュのＳ−ＣＯＭＡキャッシュを含むものにおい
て、 ｉ）前記コンピュータ・システムの前記複数のノードの
前記クライアント・ノードにおいて、メモリの実アドレ
スを有するデータ要求を生成するステップと、 ｉｉ）前記実アドレスが前記クライアント・ノードのロ
ーカル実アドレスを含むか否かを判断するステップと、 ｉｉｉ）前記実アドレスが前記ローカル実アドレスを含
むとき、前記ローカル実アドレスをホーム・ノード実ア
ドレスに変換する境界機能変換が要求されるか否かを判
断するステップと、 ｉｖ）前記境界機能変換が要求されるとき、前記ローカ
ル実アドレスを前記ホーム・ノード実アドレスに変換す
るステップであって、前記ホーム・ノード実アドレス
が、前記クライアント・ノードが該ホーム・ノード実ア
ドレスのデータへのアクセスを要求するとき使用するネ
ットワーク・アドレスを含む、変換ステップとを含む、
方法。 （１２）前記ローカル実アドレスがＳ−ＣＯＭＡキャッ
シュ・アドレスを含み、前記方法が、前記複数のＮＵＭ
ＡメモリのＮＵＭＡコヒーレンス・サブシステムを使用
し、要求メッセージを前記クライアント・ノードから前
記ホーム・ノードに転送するステップを含み、前記要求
メッセージが、要求データの前記ホーム・ノード実アド
レスを含む前記ネットワーク・アドレスを含む、前記
（１１）記載の方法。 （１３）前記クライアント・ノードにおいて、前記ホー
ム・ノードから実アドレスを含む応答メッセージを受信
するステップと、前記応答メッセージの前記実アドレス
が、前記クライアント・ノードのローカル実アドレスを
含むか否かを判断するステップとを含む、前記（１２）
記載の方法。 （１４）前記実アドレスが前記クライアント・ノードの
ローカル実アドレス以外の場合、前記クライアント・ノ
ードにおいて、前記応答メッセージ内の前記実アドレス
に対し、境界機能ディレクトリ・ルックアップを実行す
るステップと、前記実アドレスが前記境界機能ディレク
トリ・ルックアップ内で見いだされる場合、前記クライ
アント・ノードの前記境界機能変換テーブルを使用し、
前記実アドレスを前記ネットワーク・アドレスから対応
するローカル実アドレスに変換するステップとを含む、
前記（１３）記載の方法。 （１５）前記クライアント・ノードがＮＵＭＡメモリ制
御装置を含み、前記方法が、前記クライアント・ノード
の前記ＮＵＭＡメモリ制御装置に、前記ホーム・ノード
実アドレスを含む前記ネットワーク・アドレスを使用
し、前記データ要求を前記クライアント・ノードから前
記ホーム・ノードに転送するように要求するステップを
含む、前記（１１）記載の方法。 （１６）前記決定ステップｉｉｉ）において、前記実ア
ドレスがローカル実アドレス以外を含む場合、前記クラ
イアント・ノードのＮＵＭＡメモリ制御装置に、前記実
アドレスをホーム・ノード実アドレスとして使用するこ
とにより、前記データ要求を前記ホーム・ノードに転送
するように要求するステップを含む、前記（１１）記載
の方法。 （１７）混成不均等メモリ・アーキテクチャ／単純キャ
ッシュ専用メモリ・アーキテクチャ（ＮＵＭＡ／Ｓ−Ｃ
ＯＭＡ）・メモリ・システムを構成する方法であって、
互いに結合される複数のノードを有するコンピュータ・
システムを提供するステップと、前記コンピュータ・シ
ステムを、ＮＵＭＡコヒーレンス・サブシステムを含む
不均等メモリ・アクセス（ＮＵＭＡ）アーキテクチャに
より構成するステップと、前記コンピュータ・システム
の前記複数ノードの少なくとも１つのノードにおいて、
単純キャッシュ専用メモリ・アーキテクチャ（Ｓ−ＣＯ
ＭＡ）・キャッシュを構成するステップとを含み、前記
Ｓ−ＣＯＭＡキャッシュを構成するステップが、データ
参照捕獲、データ移動、及びコヒーレンス管理のために
Ｓ−ＣＯＭＡコヒーレンス・サブシステムを使用するこ
となく、前記ＮＵＭＡコヒーレンス・サブシステムを用
い、前記Ｓ−ＣＯＭＡキャッシュを構成するステップを
含む、方法。 （１８）互いに結合される複数のノードを有するコンピ
ュータ・システムのクライアント・ノードとホーム・ノ
ード間で、データを通信するためのコンピュータ読取り
可能プログラム・コード手段を有する、少なくとも１つ
のコンピュータ読取り可能媒体を含む製造物であって、
前記コンピュータ・システムが、データを記憶するよう
に構成される複数のＮＵＭＡメモリを有する、混成不均
等メモリ・アーキテクチャ／単純キャッシュ専用メモリ
・アーキテクチャ（ＮＵＭＡ／Ｓ−ＣＯＭＡ）・メモリ
・システムを使用し、各前記ＮＵＭＡメモリが前記コン
ピュータ・システムの異なるノードに存在し、少なくと
も１つのＳ−ＣＯＭＡキャッシュがデータを記憶するよ
うに構成され、各前記Ｓ−ＣＯＭＡキャッシュが前記コ
ンピュータ・システムの異なるノードに存在し、前記ク
ライアント・ノードが、前記少なくとも１つのＳ−ＣＯ
ＭＡキャッシュのＳ−ＣＯＭＡキャッシュを含むものに
おいて、前記コンピュータ読取り可能プログラム・コー
ド手段が、 ｉ）前記複数のノードのクライアント・ノードにおい
て、メモリの実アドレスを有するデータ要求を生成する
手段と、 ｉｉ）前記実アドレスが前記クライアント・ノードのロ
ーカル実アドレスを含むか否かを判断する手段と、 ｉｉｉ）前記実アドレスが前記ローカル実アドレスを含
むとき、前記ローカル実アドレスをホーム・ノード実ア
ドレスに変換する境界機能変換が要求されるか否かを判
断する手段と、 ｉｖ）前記境界機能変換が要求されるとき、前記ローカ
ル実アドレスを前記ホーム・ノード実アドレスに変換す
る手段とを含み、前記ホーム・ノード実アドレスが、前
記クライアント・ノードが該ホーム・ノード実アドレス
のデータへのアクセスを要求するとき使用するネットワ
ーク・アドレスを含む、製造物。 （１９）前記ローカル実アドレスがＳ−ＣＯＭＡキャッ
シュ・アドレスを含み、前記コンピュータ読取り可能プ
ログラム・コード手段が、前記複数のＮＵＭＡメモリの
ＮＵＭＡコヒーレンス・サブシステムを使用し、要求メ
ッセージを前記クライアント・ノードから前記ホーム・
ノードに転送する手段を含み、前記要求メッセージが、
要求データの前記ホーム・ノード実アドレスを含む前記
ネットワーク・アドレスを含む、前記（１８）記載の製
造物。 （２０）前記コンピュータ読取り可能プログラム・コー
ド手段が、前記クライアント・ノードにおいて、前記ホ
ーム・ノードから実アドレスを含む応答メッセージを受
信する手段と、前記応答メッセージの前記実アドレス
が、前記クライアント・ノードのローカル実アドレスを
含むか否かを判断する手段とを含む、前記（１９）記載
の製造物。 （２１）前記コンピュータ読取り可能プログラム・コー
ド手段が、前記実アドレスが前記クライアント・ノード
のローカル実アドレス以外の場合、前記クライアント・
ノードにおいて、前記応答メッセージ内の前記実アドレ
スに対し、境界機能ディレクトリ・ルックアップを実行
する手段と、前記実アドレスが前記境界機能ディレクト
リ・ルックアップ内で見いだされる場合、前記クライア
ント・ノードの前記境界機能変換テーブルを使用し、前
記実アドレスを前記ネットワーク・アドレスから対応す
るローカル実アドレスに変換する手段とを含む、前記
（２０）記載の製造物。
するコンピュータ・システムに関連して有用な、混成不
均等メモリ・アーキテクチャ／単純キャッシュ専用メモ
リ・アーキテクチャ（ＮＵＭＡ／Ｓ−ＣＯＭＡ）・メモ
リ・システムであって、データが前記混成ＮＵＭＡ／Ｓ
−ＣＯＭＡメモリ・システムに複数のページとして記憶
され、各前記ページが少なくとも１データ・ラインを含
むものにおいて、前記少なくとも１データ・ラインを記
憶するように構成される複数のＮＵＭＡメモリであっ
て、各前記ＮＵＭＡメモリが、前記コンピュータ・シス
テムの前記複数のノードの異なるノードに存在し、前記
複数のＮＵＭＡメモリが、前記ＮＵＭＡメモリ間のデー
タの転送を調整するＮＵＭＡコヒーレンス・サブシステ
ムを含む、複数のＮＵＭＡメモリと、前記複数のページ
の少なくとも１ページを記憶するように構成される、少
なくとも１つのＳ−ＣＯＭＡキャッシュであって、前記
少なくとも１つのＳ−ＣＯＭＡキャッシュの各々が、前
記コンピュータ・システムの前記複数のノードの異なる
ノードに存在し、前記少なくとも１つのＳ−ＣＯＭＡキ
ャッシュが、前記ＮＵＭＡコヒーレンス・サブシステム
を使用し、前記コンピュータ・システムの前記複数のノ
ードの別のノードとの間でデータ通信を送受信する、少
なくとも１つのＳ−ＣＯＭＡキャッシュとを含む、混成
ＮＵＭＡ／Ｓ−ＣＯＭＡメモリ・システム。 （２）前記少なくとも１つのＳ−ＣＯＭＡキャッシュが
複数のＳ−ＣＯＭＡキャッシュを含み、前記ＮＵＭＡコ
ヒーレンス・サブシステムが、前記コンピュータ・シス
テムの前記複数のノードのホーム・ノードから、前記Ｓ
−ＣＯＭＡキャッシュの１つにデータをキャッシュす
る、前記複数のノードのクライアント・ノード上におい
てＮＵＭＡコヒーレンス・プロトコルを含み、前記ＮＵ
ＭＡコヒーレンス・プロトコルが、前記クライアント・
ノードと前記ホーム・ノード間でＳ−ＣＯＭＡコヒーレ
ンス・メッセージを送信するために使用される、前記
（１）記載の混成ＮＵＭＡ／Ｓ−ＣＯＭＡメモリ・シス
テム。 （３）前記クライアント・ノードにおいて前記コヒーレ
ンス・プロトコルを有する前記ＮＵＭＡコヒーレンス・
サブシステムが、メッセージを前記クライアント・ノー
ドの前記Ｓ−ＣＯＭＡキャッシュと前記ホーム・ノード
間で送信するとき、ホーム・ノード実アドレスとクライ
アント・ノード実アドレス間を変換するための境界機能
変換テーブルを前記クライアント・ノードに含み、前記
ホーム・ノード実アドレスが、データを前記ホーム・ノ
ードと前記クライアント・ノードの前記Ｓ−ＣＯＭＡキ
ャッシュ間で転送するときに、前記ＮＵＭＡ通信サブシ
ステムにより使用されるネットワーク・アドレスを含
む、前記（２）記載の混成ＮＵＭＡ／Ｓ−ＣＯＭＡメモ
リ・システム。 （４）前記複数のノードを接続する通信ネットワークを
含み、前記ＮＵＭＡコヒーレンス・サブシステムが、前
記境界機能変換テーブルを使用し、クライアント・ノー
ド実アドレスをホーム・ノード実アドレスに変換する手
段を含み、前記ホーム・ノード実アドレスが、メッセー
ジを前記クライアント・ノードから前記ホーム・ノード
に通信するときに、前記複数のノードを相互接続する前
記通信ネットワーク上に伝送されるネットワーク・アド
レスを含む、前記（３）記載の混成ＮＵＭＡ／Ｓ−ＣＯ
ＭＡメモリ・システム。 （５）前記複数のノードを接続する通信ネットワークを
含み、前記ＮＵＭＡコヒーレンス・サブシステムが、前
記クライアント・ノードにおけるネットワーク・アドレ
スの受信に際して、前記境界機能変換テーブルをチェッ
クし、前記ネットワーク・アドレスが、ホーム・ノード
から前記クライアント・ノードの前記Ｓ−ＣＯＭＡキャ
ッシュへのメッセージに関連付けられるとき、前記境界
機能変換テーブルを使用し、前記ネットワーク・アドレ
スをクライアント・ノード実アドレスに変換する手段を
含み、前記ネットワーク・アドレスがホーム・ノード実
アドレスを含む、前記（３）記載の混成ＮＵＭＡ／Ｓ−
ＣＯＭＡメモリ・システム。 （６）前記少なくとも１つのＳ−ＣＯＭＡキャッシュ
が、前記複数のノードの少なくとも１つのクライアント
・ノードにおいて実現されるＳ−ＣＯＭＡキャッシュを
含み、前記コンピュータ・システム内のどこか別の場所
をホームとする少なくとも１キャッシュ・ページを保持
する、前記（１）記載の混成ＮＵＭＡ／Ｓ−ＣＯＭＡメ
モリ・システム。 （７）前記ＮＵＭＡコヒーレンス・サブシステムが標準
的ＮＵＭＡコヒーレンス機構を含み、前記標準的ＮＵＭ
Ａコヒーレンス機構が、Ｓ−ＣＯＭＡコヒーレンス・メ
ッセージを前記複数のノードの他のノードに送信するた
めに、前記少なくとも１つのＳ−ＣＯＭＡキャッシュに
より使用される、前記（６）記載の混成ＮＵＭＡ／Ｓ−
ＣＯＭＡメモリ・システム。 （８）前記クライアント・ノードが、ホーム・ノードに
記憶決定を通知することなしに、前記クライアント・ノ
ードの前記Ｓ−ＣＯＭＡキャッシュ内にデータを記憶す
る手段を含む、前記（６）記載の混成ＮＵＭＡ／Ｓ−Ｃ
ＯＭＡメモリ・システム。 （９）前記クライアント・ノード及び前記ホーム・ノー
ドが独立のオペレーティング・システムを有する、前記
（８）記載の混成ＮＵＭＡ／Ｓ−ＣＯＭＡメモリ・シス
テム。 （１０）前記コンピュータ・システムの前記複数のノー
ドが複数のクライアント・ノードを含み、各前記クライ
アント・ノードがＳ−ＣＯＭＡキャッシュを有し、前記
Ｓ−ＣＯＭＡキャッシュを管理する手段を含み、前記管
理手段が前記Ｓ−ＣＯＭＡキャッシュのコヒーレンス管
理のために、前記ＮＵＭＡコヒーレンス・システムを使
用する、前記（６）記載の混成ＮＵＭＡ／Ｓ−ＣＯＭＡ
メモリ・システム。 （１１）互いに結合される複数のノードを有するコンピ
ュータ・システムのクライアント・ノードとホーム・ノ
ード間で、データを通信するための方法であって、前記
コンピュータ・システムが、データを記憶するように構
成される複数のＮＵＭＡメモリを有する、混成不均等メ
モリ・アーキテクチャ／単純キャッシュ専用メモリ・ア
ーキテクチャ（ＮＵＭＡ／Ｓ−ＣＯＭＡ）メモリ・シス
テムを使用し、各前記ＮＵＭＡメモリが前記コンピュー
タ・システムの異なるノードに存在し、少なくとも１つ
のＳ−ＣＯＭＡキャッシュがデータを記憶するように構
成され、各前記Ｓ−ＣＯＭＡキャッシュが前記コンピュ
ータ・システムの異なるノードに存在し、前記クライア
ント・ノードが、前記少なくとも１つのＳ−ＣＯＭＡキ
ャッシュのＳ−ＣＯＭＡキャッシュを含むものにおい
て、 ｉ）前記コンピュータ・システムの前記複数のノードの
前記クライアント・ノードにおいて、メモリの実アドレ
スを有するデータ要求を生成するステップと、 ｉｉ）前記実アドレスが前記クライアント・ノードのロ
ーカル実アドレスを含むか否かを判断するステップと、 ｉｉｉ）前記実アドレスが前記ローカル実アドレスを含
むとき、前記ローカル実アドレスをホーム・ノード実ア
ドレスに変換する境界機能変換が要求されるか否かを判
断するステップと、 ｉｖ）前記境界機能変換が要求されるとき、前記ローカ
ル実アドレスを前記ホーム・ノード実アドレスに変換す
るステップであって、前記ホーム・ノード実アドレス
が、前記クライアント・ノードが該ホーム・ノード実ア
ドレスのデータへのアクセスを要求するとき使用するネ
ットワーク・アドレスを含む、変換ステップとを含む、
方法。 （１２）前記ローカル実アドレスがＳ−ＣＯＭＡキャッ
シュ・アドレスを含み、前記方法が、前記複数のＮＵＭ
ＡメモリのＮＵＭＡコヒーレンス・サブシステムを使用
し、要求メッセージを前記クライアント・ノードから前
記ホーム・ノードに転送するステップを含み、前記要求
メッセージが、要求データの前記ホーム・ノード実アド
レスを含む前記ネットワーク・アドレスを含む、前記
（１１）記載の方法。 （１３）前記クライアント・ノードにおいて、前記ホー
ム・ノードから実アドレスを含む応答メッセージを受信
するステップと、前記応答メッセージの前記実アドレス
が、前記クライアント・ノードのローカル実アドレスを
含むか否かを判断するステップとを含む、前記（１２）
記載の方法。 （１４）前記実アドレスが前記クライアント・ノードの
ローカル実アドレス以外の場合、前記クライアント・ノ
ードにおいて、前記応答メッセージ内の前記実アドレス
に対し、境界機能ディレクトリ・ルックアップを実行す
るステップと、前記実アドレスが前記境界機能ディレク
トリ・ルックアップ内で見いだされる場合、前記クライ
アント・ノードの前記境界機能変換テーブルを使用し、
前記実アドレスを前記ネットワーク・アドレスから対応
するローカル実アドレスに変換するステップとを含む、
前記（１３）記載の方法。 （１５）前記クライアント・ノードがＮＵＭＡメモリ制
御装置を含み、前記方法が、前記クライアント・ノード
の前記ＮＵＭＡメモリ制御装置に、前記ホーム・ノード
実アドレスを含む前記ネットワーク・アドレスを使用
し、前記データ要求を前記クライアント・ノードから前
記ホーム・ノードに転送するように要求するステップを
含む、前記（１１）記載の方法。 （１６）前記決定ステップｉｉｉ）において、前記実ア
ドレスがローカル実アドレス以外を含む場合、前記クラ
イアント・ノードのＮＵＭＡメモリ制御装置に、前記実
アドレスをホーム・ノード実アドレスとして使用するこ
とにより、前記データ要求を前記ホーム・ノードに転送
するように要求するステップを含む、前記（１１）記載
の方法。 （１７）混成不均等メモリ・アーキテクチャ／単純キャ
ッシュ専用メモリ・アーキテクチャ（ＮＵＭＡ／Ｓ−Ｃ
ＯＭＡ）・メモリ・システムを構成する方法であって、
互いに結合される複数のノードを有するコンピュータ・
システムを提供するステップと、前記コンピュータ・シ
ステムを、ＮＵＭＡコヒーレンス・サブシステムを含む
不均等メモリ・アクセス（ＮＵＭＡ）アーキテクチャに
より構成するステップと、前記コンピュータ・システム
の前記複数ノードの少なくとも１つのノードにおいて、
単純キャッシュ専用メモリ・アーキテクチャ（Ｓ−ＣＯ
ＭＡ）・キャッシュを構成するステップとを含み、前記
Ｓ−ＣＯＭＡキャッシュを構成するステップが、データ
参照捕獲、データ移動、及びコヒーレンス管理のために
Ｓ−ＣＯＭＡコヒーレンス・サブシステムを使用するこ
となく、前記ＮＵＭＡコヒーレンス・サブシステムを用
い、前記Ｓ−ＣＯＭＡキャッシュを構成するステップを
含む、方法。 （１８）互いに結合される複数のノードを有するコンピ
ュータ・システムのクライアント・ノードとホーム・ノ
ード間で、データを通信するためのコンピュータ読取り
可能プログラム・コード手段を有する、少なくとも１つ
のコンピュータ読取り可能媒体を含む製造物であって、
前記コンピュータ・システムが、データを記憶するよう
に構成される複数のＮＵＭＡメモリを有する、混成不均
等メモリ・アーキテクチャ／単純キャッシュ専用メモリ
・アーキテクチャ（ＮＵＭＡ／Ｓ−ＣＯＭＡ）・メモリ
・システムを使用し、各前記ＮＵＭＡメモリが前記コン
ピュータ・システムの異なるノードに存在し、少なくと
も１つのＳ−ＣＯＭＡキャッシュがデータを記憶するよ
うに構成され、各前記Ｓ−ＣＯＭＡキャッシュが前記コ
ンピュータ・システムの異なるノードに存在し、前記ク
ライアント・ノードが、前記少なくとも１つのＳ−ＣＯ
ＭＡキャッシュのＳ−ＣＯＭＡキャッシュを含むものに
おいて、前記コンピュータ読取り可能プログラム・コー
ド手段が、 ｉ）前記複数のノードのクライアント・ノードにおい
て、メモリの実アドレスを有するデータ要求を生成する
手段と、 ｉｉ）前記実アドレスが前記クライアント・ノードのロ
ーカル実アドレスを含むか否かを判断する手段と、 ｉｉｉ）前記実アドレスが前記ローカル実アドレスを含
むとき、前記ローカル実アドレスをホーム・ノード実ア
ドレスに変換する境界機能変換が要求されるか否かを判
断する手段と、 ｉｖ）前記境界機能変換が要求されるとき、前記ローカ
ル実アドレスを前記ホーム・ノード実アドレスに変換す
る手段とを含み、前記ホーム・ノード実アドレスが、前
記クライアント・ノードが該ホーム・ノード実アドレス
のデータへのアクセスを要求するとき使用するネットワ
ーク・アドレスを含む、製造物。 （１９）前記ローカル実アドレスがＳ−ＣＯＭＡキャッ
シュ・アドレスを含み、前記コンピュータ読取り可能プ
ログラム・コード手段が、前記複数のＮＵＭＡメモリの
ＮＵＭＡコヒーレンス・サブシステムを使用し、要求メ
ッセージを前記クライアント・ノードから前記ホーム・
ノードに転送する手段を含み、前記要求メッセージが、
要求データの前記ホーム・ノード実アドレスを含む前記
ネットワーク・アドレスを含む、前記（１８）記載の製
造物。 （２０）前記コンピュータ読取り可能プログラム・コー
ド手段が、前記クライアント・ノードにおいて、前記ホ
ーム・ノードから実アドレスを含む応答メッセージを受
信する手段と、前記応答メッセージの前記実アドレス
が、前記クライアント・ノードのローカル実アドレスを
含むか否かを判断する手段とを含む、前記（１９）記載
の製造物。 （２１）前記コンピュータ読取り可能プログラム・コー
ド手段が、前記実アドレスが前記クライアント・ノード
のローカル実アドレス以外の場合、前記クライアント・
ノードにおいて、前記応答メッセージ内の前記実アドレ
スに対し、境界機能ディレクトリ・ルックアップを実行
する手段と、前記実アドレスが前記境界機能ディレクト
リ・ルックアップ内で見いだされる場合、前記クライア
ント・ノードの前記境界機能変換テーブルを使用し、前
記実アドレスを前記ネットワーク・アドレスから対応す
るローカル実アドレスに変換する手段とを含む、前記
（２０）記載の製造物。
【図１】典型的な均等メモリ・アクセス（ＵＭＡ）アー
キテクチャの１実施例を示す図である。
キテクチャの１実施例を示す図である。
【図２】不均等メモリ・アクセス（ＮＵＭＡ）アーキテ
クチャの１実施例を示す図である。
クチャの１実施例を示す図である。
【図３】一般的な単純キャッシュ専用メモリ・アーキテ
クチャ（Ｓ−ＣＯＭＡ）を示す図である。
クチャ（Ｓ−ＣＯＭＡ）を示す図である。
【図４】本発明に従い実現されるＮＵＭＡ／Ｓ−ＣＯＭ
Ａシステムの高レベル図である。
Ａシステムの高レベル図である。
【図５】本発明に従う混成ＮＵＭＡ／Ｓ−ＣＯＭＡシス
テム内のクライアント・ノードにおいて実現される、メ
モリ要求論理の１実施例のフロー図である。
テム内のクライアント・ノードにおいて実現される、メ
モリ要求論理の１実施例のフロー図である。
【図６】本発明に従う混成ＮＵＭＡ／Ｓ−ＣＯＭＡシス
テム内のホーム・ノードにおいて実現される、メモリ要
求論理のフロー図である。
テム内のホーム・ノードにおいて実現される、メモリ要
求論理のフロー図である。
【図７】本発明に従う混成ＮＵＭＡ／Ｓ−ＣＯＭＡシス
テム内の要求ノードにおける、インバウンド・メモリ要
求処理論理の１実施例のフロー図である。
テム内の要求ノードにおける、インバウンド・メモリ要
求処理論理の１実施例のフロー図である。
【図８】本発明に従う混成ＮＵＭＡ／Ｓ−ＣＯＭＡシス
テム内のホーム・ノードにおける、混成メモリ・アウト
バウンド処理論理の１実施例のフロー図である。
テム内のホーム・ノードにおける、混成メモリ・アウト
バウンド処理論理の１実施例のフロー図である。
【図９】本発明に従う混成ＮＵＭＡ／Ｓ−ＣＯＭＡシス
テム内の要求ノードにおける、混成メモリ・インバウン
ド処理論理の１実施例のフロー図である。
テム内の要求ノードにおける、混成メモリ・インバウン
ド処理論理の１実施例のフロー図である。
１０ ＵＭＡシステム １２ プロセッサ １４ システム・バス １６ メモリ １８ キャッシュ ２０ システム ２２ ノード ２４ 共通通信ファブリックまたはネットワーク ２６ ネットワーク・インタフェース（ＮＩ） ２８ ＮＵＭＡメモリ制御装置 ３０、４０ ホーム・ノード ３２ ノード ３４ Ｓ−ＣＯＭＡキャッシュ ３６ 主メモリ ３８ Ｓ−ＣＯＭＡディレクトリ ４２ クライアント・ノード ４４ Ｓ−ＣＯＭＡキャッシュ ４６ ローカル実アドレス空間 ４９ 境界機能
Claims (21)
- 【請求項１】互いに結合される複数のノードを有するコ
ンピュータ・システムに関連して有用な、混成不均等メ
モリ・アーキテクチャ／単純キャッシュ専用メモリ・ア
ーキテクチャ（ＮＵＭＡ／Ｓ−ＣＯＭＡ）・メモリ・シ
ステムであって、データが前記混成ＮＵＭＡ／Ｓ−ＣＯ
ＭＡメモリ・システムに複数のページとして記憶され、
各前記ページが少なくとも１データ・ラインを含むもの
において、 前記少なくとも１データ・ラインを記憶するように構成
される複数のＮＵＭＡメモリであって、各前記ＮＵＭＡ
メモリが、前記コンピュータ・システムの前記複数のノ
ードの異なるノードに存在し、前記複数のＮＵＭＡメモ
リが、前記ＮＵＭＡメモリ間のデータの転送を調整する
ＮＵＭＡコヒーレンス・サブシステムを含む、複数のＮ
ＵＭＡメモリと、 前記複数のページの少なくとも１ページを記憶するよう
に構成される、少なくとも１つのＳ−ＣＯＭＡキャッシ
ュであって、前記少なくとも１つのＳ−ＣＯＭＡキャッ
シュの各々が、前記コンピュータ・システムの前記複数
のノードの異なるノードに存在し、前記少なくとも１つ
のＳ−ＣＯＭＡキャッシュが、前記ＮＵＭＡコヒーレン
ス・サブシステムを使用し、前記コンピュータ・システ
ムの前記複数のノードの別のノードとの間でデータ通信
を送受信する、少なくとも１つのＳ−ＣＯＭＡキャッシ
ュとを含む、混成ＮＵＭＡ／Ｓ−ＣＯＭＡメモリ・シス
テム。 - 【請求項２】前記少なくとも１つのＳ−ＣＯＭＡキャッ
シュが複数のＳ−ＣＯＭＡキャッシュを含み、前記ＮＵ
ＭＡコヒーレンス・サブシステムが、前記コンピュータ
・システムの前記複数のノードのホーム・ノードから、
前記Ｓ−ＣＯＭＡキャッシュの１つにデータをキャッシ
ュする、前記複数のノードのクライアント・ノード上に
おいてＮＵＭＡコヒーレンス・プロトコルを含み、前記
ＮＵＭＡコヒーレンス・プロトコルが、前記クライアン
ト・ノードと前記ホーム・ノード間でＳ−ＣＯＭＡコヒ
ーレンス・メッセージを送信するために使用される、請
求項１記載の混成ＮＵＭＡ／Ｓ−ＣＯＭＡメモリ・シス
テム。 - 【請求項３】前記クライアント・ノードにおいて前記コ
ヒーレンス・プロトコルを有する前記ＮＵＭＡコヒーレ
ンス・サブシステムが、メッセージを前記クライアント
・ノードの前記Ｓ−ＣＯＭＡキャッシュと前記ホーム・
ノード間で送信するとき、ホーム・ノード実アドレスと
クライアント・ノード実アドレス間を変換するための境
界機能変換テーブルを前記クライアント・ノードに含
み、前記ホーム・ノード実アドレスが、データを前記ホ
ーム・ノードと前記クライアント・ノードの前記Ｓ−Ｃ
ＯＭＡキャッシュ間で転送するときに、前記ＮＵＭＡ通
信サブシステムにより使用されるネットワーク・アドレ
スを含む、請求項２記載の混成ＮＵＭＡ／Ｓ−ＣＯＭＡ
メモリ・システム。 - 【請求項４】前記複数のノードを接続する通信ネットワ
ークを含み、前記ＮＵＭＡコヒーレンス・サブシステム
が、前記境界機能変換テーブルを使用し、クライアント
・ノード実アドレスをホーム・ノード実アドレスに変換
する手段を含み、前記ホーム・ノード実アドレスが、メ
ッセージを前記クライアント・ノードから前記ホーム・
ノードに通信するときに、前記複数のノードを相互接続
する前記通信ネットワーク上に伝送されるネットワーク
・アドレスを含む、請求項３記載の混成ＮＵＭＡ／Ｓ−
ＣＯＭＡメモリ・システム。 - 【請求項５】前記複数のノードを接続する通信ネットワ
ークを含み、前記ＮＵＭＡコヒーレンス・サブシステム
が、前記クライアント・ノードにおけるネットワーク・
アドレスの受信に際して、前記境界機能変換テーブルを
チェックし、前記ネットワーク・アドレスが、ホーム・
ノードから前記クライアント・ノードの前記Ｓ−ＣＯＭ
Ａキャッシュへのメッセージに関連付けられるとき、前
記境界機能変換テーブルを使用し、前記ネットワーク・
アドレスをクライアント・ノード実アドレスに変換する
手段を含み、前記ネットワーク・アドレスがホーム・ノ
ード実アドレスを含む、請求項３記載の混成ＮＵＭＡ／
Ｓ−ＣＯＭＡメモリ・システム。 - 【請求項６】前記少なくとも１つのＳ−ＣＯＭＡキャッ
シュが、前記複数のノードの少なくとも１つのクライア
ント・ノードにおいて実現されるＳ−ＣＯＭＡキャッシ
ュを含み、前記コンピュータ・システム内のどこか別の
場所をホームとする少なくとも１キャッシュ・ページを
保持する、請求項１記載の混成ＮＵＭＡ／Ｓ−ＣＯＭＡ
メモリ・システム。 - 【請求項７】前記ＮＵＭＡコヒーレンス・サブシステム
が標準的ＮＵＭＡコヒーレンス機構を含み、前記標準的
ＮＵＭＡコヒーレンス機構が、Ｓ−ＣＯＭＡコヒーレン
ス・メッセージを前記複数のノードの他のノードに送信
するために、前記少なくとも１つのＳ−ＣＯＭＡキャッ
シュにより使用される、請求項６記載の混成ＮＵＭＡ／
Ｓ−ＣＯＭＡメモリ・システム。 - 【請求項８】前記クライアント・ノードが、ホーム・ノ
ードに記憶決定を通知することなしに、前記クライアン
ト・ノードの前記Ｓ−ＣＯＭＡキャッシュ内にデータを
記憶する手段を含む、請求項６記載の混成ＮＵＭＡ／Ｓ
−ＣＯＭＡメモリ・システム。 - 【請求項９】前記クライアント・ノード及び前記ホーム
・ノードが独立のオペレーティング・システムを有す
る、請求項８記載の混成ＮＵＭＡ／Ｓ−ＣＯＭＡメモリ
・システム。 - 【請求項１０】前記コンピュータ・システムの前記複数
のノードが複数のクライアント・ノードを含み、各前記
クライアント・ノードがＳ−ＣＯＭＡキャッシュを有
し、前記Ｓ−ＣＯＭＡキャッシュを管理する手段を含
み、前記管理手段が前記Ｓ−ＣＯＭＡキャッシュのコヒ
ーレンス管理のために、前記ＮＵＭＡコヒーレンス・シ
ステムを使用する、請求項６記載の混成ＮＵＭＡ／Ｓ−
ＣＯＭＡメモリ・システム。 - 【請求項１１】互いに結合される複数のノードを有する
コンピュータ・システムのクライアント・ノードとホー
ム・ノード間で、データを通信するための方法であっ
て、前記コンピュータ・システムが、データを記憶する
ように構成される複数のＮＵＭＡメモリを有する、混成
不均等メモリ・アーキテクチャ／単純キャッシュ専用メ
モリ・アーキテクチャ（ＮＵＭＡ／Ｓ−ＣＯＭＡ）メモ
リ・システムを使用し、各前記ＮＵＭＡメモリが前記コ
ンピュータ・システムの異なるノードに存在し、少なく
とも１つのＳ−ＣＯＭＡキャッシュがデータを記憶する
ように構成され、各前記Ｓ−ＣＯＭＡキャッシュが前記
コンピュータ・システムの異なるノードに存在し、前記
クライアント・ノードが、前記少なくとも１つのＳ−Ｃ
ＯＭＡキャッシュのＳ−ＣＯＭＡキャッシュを含むもの
において、 ｉ）前記コンピュータ・システムの前記複数のノードの
前記クライアント・ノードにおいて、メモリの実アドレ
スを有するデータ要求を生成するステップと、 ｉｉ）前記実アドレスが前記クライアント・ノードのロ
ーカル実アドレスを含むか否かを判断するステップと、 ｉｉｉ）前記実アドレスが前記ローカル実アドレスを含
むとき、前記ローカル実アドレスをホーム・ノード実ア
ドレスに変換する境界機能変換が要求されるか否かを判
断するステップと、 ｉｖ）前記境界機能変換が要求されるとき、前記ローカ
ル実アドレスを前記ホーム・ノード実アドレスに変換す
るステップであって、前記ホーム・ノード実アドレス
が、前記クライアント・ノードが該ホーム・ノード実ア
ドレスのデータへのアクセスを要求するとき使用するネ
ットワーク・アドレスを含む、変換ステップとを含む、
方法。 - 【請求項１２】前記ローカル実アドレスがＳ−ＣＯＭＡ
キャッシュ・アドレスを含み、前記方法が、前記複数の
ＮＵＭＡメモリのＮＵＭＡコヒーレンス・サブシステム
を使用し、要求メッセージを前記クライアント・ノード
から前記ホーム・ノードに転送するステップを含み、前
記要求メッセージが、要求データの前記ホーム・ノード
実アドレスを含む前記ネットワーク・アドレスを含む、
請求項１１記載の方法。 - 【請求項１３】前記クライアント・ノードにおいて、前
記ホーム・ノードから実アドレスを含む応答メッセージ
を受信するステップと、 前記応答メッセージの前記実アドレスが、前記クライア
ント・ノードのローカル実アドレスを含むか否かを判断
するステップとを含む、請求項１２記載の方法。 - 【請求項１４】前記実アドレスが前記クライアント・ノ
ードのローカル実アドレス以外の場合、前記クライアン
ト・ノードにおいて、前記応答メッセージ内の前記実ア
ドレスに対し、境界機能ディレクトリ・ルックアップを
実行するステップと、 前記実アドレスが前記境界機能ディレクトリ・ルックア
ップ内で見いだされる場合、前記クライアント・ノード
の前記境界機能変換テーブルを使用し、前記実アドレス
を前記ネットワーク・アドレスから対応するローカル実
アドレスに変換するステップとを含む、請求項１３記載
の方法。 - 【請求項１５】前記クライアント・ノードがＮＵＭＡメ
モリ制御装置を含み、前記方法が、前記クライアント・
ノードの前記ＮＵＭＡメモリ制御装置に、前記ホーム・
ノード実アドレスを含む前記ネットワーク・アドレスを
使用し、前記データ要求を前記クライアント・ノードか
ら前記ホーム・ノードに転送するように要求するステッ
プを含む、請求項１１記載の方法。 - 【請求項１６】前記決定ステップｉｉｉ）において、前
記実アドレスがローカル実アドレス以外を含む場合、前
記クライアント・ノードのＮＵＭＡメモリ制御装置に、
前記実アドレスをホーム・ノード実アドレスとして使用
することにより、前記データ要求を前記ホーム・ノード
に転送するように要求するステップを含む、請求項１１
記載の方法。 - 【請求項１７】混成不均等メモリ・アーキテクチャ／単
純キャッシュ専用メモリ・アーキテクチャ（ＮＵＭＡ／
Ｓ−ＣＯＭＡ）・メモリ・システムを構成する方法であ
って、 互いに結合される複数のノードを有するコンピュータ・
システムを提供するステップと、 前記コンピュータ・システムを、ＮＵＭＡコヒーレンス
・サブシステムを含む不均等メモリ・アクセス（ＮＵＭ
Ａ）アーキテクチャにより構成するステップと、 前記コンピュータ・システムの前記複数ノードの少なく
とも１つのノードにおいて、単純キャッシュ専用メモリ
・アーキテクチャ（Ｓ−ＣＯＭＡ）・キャッシュを構成
するステップとを含み、前記Ｓ−ＣＯＭＡキャッシュを
構成するステップが、データ参照捕獲、データ移動、及
びコヒーレンス管理のためにＳ−ＣＯＭＡコヒーレンス
・サブシステムを使用することなく、前記ＮＵＭＡコヒ
ーレンス・サブシステムを用い、前記Ｓ−ＣＯＭＡキャ
ッシュを構成するステップを含む、方法。 - 【請求項１８】互いに結合される複数のノードを有する
コンピュータ・システムのクライアント・ノードとホー
ム・ノード間で、データを通信するためのコンピュータ
読取り可能プログラム・コード手段を有する、少なくと
も１つのコンピュータ読取り可能媒体を含む製造物であ
って、前記コンピュータ・システムが、データを記憶す
るように構成される複数のＮＵＭＡメモリを有する、混
成不均等メモリ・アーキテクチャ／単純キャッシュ専用
メモリ・アーキテクチャ（ＮＵＭＡ／Ｓ−ＣＯＭＡ）・
メモリ・システムを使用し、各前記ＮＵＭＡメモリが前
記コンピュータ・システムの異なるノードに存在し、少
なくとも１つのＳ−ＣＯＭＡキャッシュがデータを記憶
するように構成され、各前記Ｓ−ＣＯＭＡキャッシュが
前記コンピュータ・システムの異なるノードに存在し、
前記クライアント・ノードが、前記少なくとも１つのＳ
−ＣＯＭＡキャッシュのＳ−ＣＯＭＡキャッシュを含む
ものにおいて、前記コンピュータ読取り可能プログラム
・コード手段が、 ｉ）前記複数のノードのクライアント・ノードにおい
て、メモリの実アドレスを有するデータ要求を生成する
手段と、 ｉｉ）前記実アドレスが前記クライアント・ノードのロ
ーカル実アドレスを含むか否かを判断する手段と、 ｉｉｉ）前記実アドレスが前記ローカル実アドレスを含
むとき、前記ローカル実アドレスをホーム・ノード実ア
ドレスに変換する境界機能変換が要求されるか否かを判
断する手段と、 ｉｖ）前記境界機能変換が要求されるとき、前記ローカ
ル実アドレスを前記ホーム・ノード実アドレスに変換す
る手段とを含み、前記ホーム・ノード実アドレスが、前
記クライアント・ノードが該ホーム・ノード実アドレス
のデータへのアクセスを要求するとき使用するネットワ
ーク・アドレスを含む、製造物。 - 【請求項１９】前記ローカル実アドレスがＳ−ＣＯＭＡ
キャッシュ・アドレスを含み、前記コンピュータ読取り
可能プログラム・コード手段が、前記複数のＮＵＭＡメ
モリのＮＵＭＡコヒーレンス・サブシステムを使用し、
要求メッセージを前記クライアント・ノードから前記ホ
ーム・ノードに転送する手段を含み、前記要求メッセー
ジが、要求データの前記ホーム・ノード実アドレスを含
む前記ネットワーク・アドレスを含む、請求項１８記載
の製造物。 - 【請求項２０】前記コンピュータ読取り可能プログラム
・コード手段が、 前記クライアント・ノードにおいて、前記ホーム・ノー
ドから実アドレスを含む応答メッセージを受信する手段
と、 前記応答メッセージの前記実アドレスが、前記クライア
ント・ノードのローカル実アドレスを含むか否かを判断
する手段とを含む、請求項１９記載の製造物。 - 【請求項２１】前記コンピュータ読取り可能プログラム
・コード手段が、 前記実アドレスが前記クライアント・ノードのローカル
実アドレス以外の場合、前記クライアント・ノードにお
いて、前記応答メッセージ内の前記実アドレスに対し、
境界機能ディレクトリ・ルックアップを実行する手段
と、 前記実アドレスが前記境界機能ディレクトリ・ルックア
ップ内で見いだされる場合、前記クライアント・ノード
の前記境界機能変換テーブルを使用し、前記実アドレス
を前記ネットワーク・アドレスから対応するローカル実
アドレスに変換する手段とを含む、請求項２０記載の製
造物。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US09/238,203 US6275900B1 (en) | 1999-01-27 | 1999-01-27 | Hybrid NUMA/S-COMA system and method |
| US09/238203 | 1999-01-27 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2000227909A true JP2000227909A (ja) | 2000-08-15 |
Family
ID=22896910
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2000002194A Pending JP2000227909A (ja) | 1999-01-27 | 2000-01-11 | 混成不均等メモリ・ア―キテクチャ／単純キャッシュ専用メモリ・ア―キテクチャ・システム及び方法 |
Country Status (5)
| Country | Link |
|---|---|
| US (1) | US6275900B1 (ja) |
| JP (1) | JP2000227909A (ja) |
| KR (1) | KR100335863B1 (ja) |
| CN (1) | CN1133933C (ja) |
| TW (1) | TW449701B (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN115428409A (zh) * | 2020-04-24 | 2022-12-02 | 株式会社东阳特克尼卡 | 抓包装置以及方法 |
Families Citing this family (40)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| DE60040846D1 (de) * | 1999-02-26 | 2009-01-02 | Henry Haugland | Massenerzeugung individualer virtueller servern, vertueller webseiten sowie virtueller webobjekten |
| US6961749B1 (en) | 1999-08-25 | 2005-11-01 | Network Appliance, Inc. | Scalable file server with highly available pairs |
| US6360302B1 (en) * | 1999-11-05 | 2002-03-19 | International Business Machines Corporation | Method and system for dynamically changing page types in unified scalable shared-memory architectures |
| US6615375B1 (en) * | 2000-02-03 | 2003-09-02 | International Business Machines Corporation | Method and apparatus for tolerating unrecoverable errors in a multi-processor data processing system |
| AU2001245520A1 (en) | 2000-03-08 | 2001-09-17 | Sun Microsystems, Inc. | Vliw computer processing architecture having a scalable number of register files |
| US7080234B2 (en) * | 2000-03-08 | 2006-07-18 | Sun Microsystems, Inc. | VLIW computer processing architecture having the problem counter stored in a register file register |
| US7330904B1 (en) * | 2000-06-07 | 2008-02-12 | Network Appliance, Inc. | Communication of control information and data in client/server systems |
| US6662276B2 (en) * | 2000-12-29 | 2003-12-09 | Intel Corporation | Storing directory information for non uniform memory architecture systems using processor cache |
| CA2377649C (en) * | 2002-03-20 | 2009-02-03 | Ibm Canada Limited-Ibm Canada Limitee | Dynamic cluster database architecture |
| US7360056B2 (en) * | 2003-04-04 | 2008-04-15 | Sun Microsystems, Inc. | Multi-node system in which global address generated by processing subsystem includes global to local translation information |
| US7765381B2 (en) * | 2003-04-04 | 2010-07-27 | Oracle America, Inc. | Multi-node system in which home memory subsystem stores global to local address translation information for replicating nodes |
| US7363462B2 (en) * | 2003-04-04 | 2008-04-22 | Sun Microsystems, Inc. | Performing virtual to global address translation in processing subsystem |
| US7089372B2 (en) * | 2003-12-01 | 2006-08-08 | International Business Machines Corporation | Local region table for storage of information regarding memory access by other nodes |
| US7380039B2 (en) | 2003-12-30 | 2008-05-27 | 3Tera, Inc. | Apparatus, method and system for aggregrating computing resources |
| JP4362454B2 (ja) * | 2005-04-07 | 2009-11-11 | 富士通株式会社 | キャッシュコヒーレンス管理装置およびキャッシュコヒーレンス管理方法 |
| US8429630B2 (en) | 2005-09-15 | 2013-04-23 | Ca, Inc. | Globally distributed utility computing cloud |
| US20110004732A1 (en) * | 2007-06-06 | 2011-01-06 | 3Leaf Networks, Inc. | DMA in Distributed Shared Memory System |
| US7873879B2 (en) * | 2008-02-01 | 2011-01-18 | International Business Machines Corporation | Mechanism to perform debugging of global shared memory (GSM) operations |
| US8255913B2 (en) * | 2008-02-01 | 2012-08-28 | International Business Machines Corporation | Notification to task of completion of GSM operations by initiator node |
| US8146094B2 (en) * | 2008-02-01 | 2012-03-27 | International Business Machines Corporation | Guaranteeing delivery of multi-packet GSM messages |
| US8200910B2 (en) * | 2008-02-01 | 2012-06-12 | International Business Machines Corporation | Generating and issuing global shared memory operations via a send FIFO |
| US8239879B2 (en) * | 2008-02-01 | 2012-08-07 | International Business Machines Corporation | Notification by task of completion of GSM operations at target node |
| US8484307B2 (en) * | 2008-02-01 | 2013-07-09 | International Business Machines Corporation | Host fabric interface (HFI) to perform global shared memory (GSM) operations |
| US8214604B2 (en) * | 2008-02-01 | 2012-07-03 | International Business Machines Corporation | Mechanisms to order global shared memory operations |
| US8275947B2 (en) * | 2008-02-01 | 2012-09-25 | International Business Machines Corporation | Mechanism to prevent illegal access to task address space by unauthorized tasks |
| US8516185B2 (en) | 2009-07-16 | 2013-08-20 | Netlist, Inc. | System and method utilizing distributed byte-wise buffers on a memory module |
| US9128632B2 (en) | 2009-07-16 | 2015-09-08 | Netlist, Inc. | Memory module with distributed data buffers and method of operation |
| TWI425362B (zh) * | 2010-12-07 | 2014-02-01 | Alpha Imaging Technology Corp | 對應不同記憶體之記憶體介面晶片及建立記憶體傳輸通道之方法 |
| US8966187B2 (en) | 2011-12-01 | 2015-02-24 | International Business Machines Corporation | Flexible replication with skewed mapping in multi-core chips |
| CN110428855B (zh) | 2013-07-27 | 2023-09-22 | 奈特力斯股份有限公司 | 具有本地分别同步的内存模块 |
| CN104050115B (zh) * | 2014-06-30 | 2017-02-08 | 曙光信息产业(北京)有限公司 | 一种存储控制器及其使用方法 |
| US10255183B2 (en) | 2015-07-23 | 2019-04-09 | Arteris, Inc. | Victim buffer for cache coherent systems |
| US12026095B2 (en) | 2014-12-30 | 2024-07-02 | Arteris, Inc. | Cache coherent system implementing victim buffers |
| US9542316B1 (en) * | 2015-07-23 | 2017-01-10 | Arteris, Inc. | System and method for adaptation of coherence models between agents |
| US11768769B2 (en) | 2016-04-25 | 2023-09-26 | Netlist, Inc. | Uniform memory access in a system having a plurality of nodes |
| WO2017189620A1 (en) * | 2016-04-25 | 2017-11-02 | Netlist, Inc. | Method and apparatus for uniform memory access in a storage cluster |
| US11714755B2 (en) | 2020-07-31 | 2023-08-01 | Hewlett Packard Enterprise Development Lp | System and method for scalable hardware-coherent memory nodes |
| US11573898B2 (en) | 2020-08-17 | 2023-02-07 | Hewlett Packard Enterprise Development Lp | System and method for facilitating hybrid hardware-managed and software-managed cache coherency for distributed computing |
| CN115934366A (zh) * | 2023-03-15 | 2023-04-07 | 浪潮电子信息产业股份有限公司 | 服务器存储扩展方法、装置、设备、介质及整机柜系统 |
| US12457164B2 (en) * | 2023-09-08 | 2025-10-28 | VMware LLC | NUMA-aware output interface selection |
Family Cites Families (14)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4754394A (en) | 1984-10-24 | 1988-06-28 | International Business Machines Corporation | Multiprocessing system having dynamically allocated local/global storage and including interleaving transformation circuit for transforming real addresses to corresponding absolute address of the storage |
| US5117350A (en) | 1988-12-15 | 1992-05-26 | Flashpoint Computer Corporation | Memory address mechanism in a distributed memory architecture |
| US5237673A (en) | 1991-03-20 | 1993-08-17 | Digital Equipment Corporation | Memory management method for coupled memory multiprocessor systems |
| JP2809962B2 (ja) | 1993-03-02 | 1998-10-15 | 株式会社東芝 | 資源管理方式 |
| US5535116A (en) | 1993-05-18 | 1996-07-09 | Stanford University | Flat cache-only multi-processor architectures |
| WO1995012165A1 (en) | 1993-10-22 | 1995-05-04 | Gestalt Technologies, Incorporated | Distributed management in a partitioned memory system |
| US5682512A (en) | 1995-06-30 | 1997-10-28 | Intel Corporation | Use of deferred bus access for address translation in a shared memory clustered computer system |
| US5893144A (en) * | 1995-12-22 | 1999-04-06 | Sun Microsystems, Inc. | Hybrid NUMA COMA caching system and methods for selecting between the caching modes |
| US5710907A (en) * | 1995-12-22 | 1998-01-20 | Sun Microsystems, Inc. | Hybrid NUMA COMA caching system and methods for selecting between the caching modes |
| US5878268A (en) * | 1996-07-01 | 1999-03-02 | Sun Microsystems, Inc. | Multiprocessing system configured to store coherency state within multiple subnodes of a processing node |
| US5937431A (en) * | 1996-07-12 | 1999-08-10 | Samsung Electronics Co., Ltd. | Multi- node, multi-level cache- only memory architecture with relaxed inclusion |
| US5893922A (en) * | 1997-03-06 | 1999-04-13 | International Business Machines Corporation | Home node migration for distributed shared memory systems |
| US6085295A (en) * | 1997-10-20 | 2000-07-04 | International Business Machines Corporation | Method of maintaining data coherency in a computer system having a plurality of interconnected nodes |
| US6012127A (en) * | 1997-12-12 | 2000-01-04 | Intel Corporation | Multiprocessor computing apparatus with optional coherency directory |
-
1999
- 1999-01-27 US US09/238,203 patent/US6275900B1/en not_active Expired - Fee Related
- 1999-12-17 CN CNB991264061A patent/CN1133933C/zh not_active Expired - Fee Related
- 1999-12-23 TW TW088122711A patent/TW449701B/zh not_active IP Right Cessation
-
2000
- 2000-01-11 JP JP2000002194A patent/JP2000227909A/ja active Pending
- 2000-01-13 KR KR1020000001480A patent/KR100335863B1/ko not_active Expired - Fee Related
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN115428409A (zh) * | 2020-04-24 | 2022-12-02 | 株式会社东阳特克尼卡 | 抓包装置以及方法 |
| CN115428409B (zh) * | 2020-04-24 | 2023-04-11 | 株式会社东阳特克尼卡 | 抓包装置以及方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN1133933C (zh) | 2004-01-07 |
| TW449701B (en) | 2001-08-11 |
| US6275900B1 (en) | 2001-08-14 |
| KR20000076462A (ko) | 2000-12-26 |
| CN1263311A (zh) | 2000-08-16 |
| KR100335863B1 (ko) | 2002-05-10 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2000227909A (ja) | 混成不均等メモリ・ア―キテクチャ／単純キャッシュ専用メモリ・ア―キテクチャ・システム及び方法 | |
| US6085295A (en) | Method of maintaining data coherency in a computer system having a plurality of interconnected nodes | |
| US5802578A (en) | Multinode computer system with cache for combined tags | |
| US7363462B2 (en) | Performing virtual to global address translation in processing subsystem | |
| US5394555A (en) | Multi-node cluster computer system incorporating an external coherency unit at each node to insure integrity of information stored in a shared, distributed memory | |
| EP1316019B1 (en) | Managing replacement of data in a cache on a node based on caches of other nodes | |
| US20010013089A1 (en) | Cache coherence unit for interconnecting multiprocessor nodes having pipelined snoopy protocol | |
| US20030018739A1 (en) | Shared memory multiprocessing system employing mixed broadcast snooping and directory based coherency protocols | |
| US20050005074A1 (en) | Multi-node system in which home memory subsystem stores global to local address translation information for replicating nodes | |
| AU2001289180A1 (en) | Managing replacement of data in a cache on a node based on caches of other nodes | |
| CN119669109B (zh) | 众核缓存一致性系统、方法、电子设备、存储介质及产品 | |
| EP0817065B1 (en) | Methods and apparatus for a coherence transformer for connecting computer system coherence domains | |
| EP1611513B1 (en) | Multi-node system in which global address generated by processing subsystem includes global to local translation information | |
| CN111406251A (zh) | 数据预取方法及装置 | |
| US7386680B2 (en) | Apparatus and method of controlling data sharing on a shared memory computer system | |
| TWI386810B (zh) | 多處理器系統以目錄為主之資料傳輸協定 | |
| JP7277075B2 (ja) | スヌープリクエストに対する応答の転送 | |
| CN110049104A (zh) | 基于分层片上互连网络的混合缓存方法、系统及存储介质 | |
| WO2003042838A2 (en) | Victim invalidation | |
| US10579526B2 (en) | Responding to snoop requests | |
| KR101419379B1 (ko) | 분산 메모리를 가지는 다중 프로세서 시스템을 위한 네트워크 부하 감소 방법 및 노드의 구조 | |
| WO2026077572A1 (en) | Computer system and method for cache coherence | |
| Goodman et al. | Hierarchical extensions to SCI | |
| Al-Rousan et al. | Implementation of cache coherence protocol for COMA multiprocessor systems based on the scalable coherent interface | |
| Kaxiras | Technical Report i 1235 July 1994 |