JP2000228459A - 裏面電極型電気部品及びそれを実装するための配線板、これらを備える電気部品装置 - Google Patents
裏面電極型電気部品及びそれを実装するための配線板、これらを備える電気部品装置Info
- Publication number
- JP2000228459A JP2000228459A JP11294070A JP29407099A JP2000228459A JP 2000228459 A JP2000228459 A JP 2000228459A JP 11294070 A JP11294070 A JP 11294070A JP 29407099 A JP29407099 A JP 29407099A JP 2000228459 A JP2000228459 A JP 2000228459A
- Authority
- JP
- Japan
- Prior art keywords
- electrode
- integrated
- electric component
- wiring board
- type electric
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W72/00—Interconnections or connectors in packages
- H10W72/20—Bump connectors, e.g. solder bumps or copper pillars; Dummy bumps; Thermal bumps
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W90/00—Package configurations
- H10W90/701—Package configurations characterised by the relative positions of pads or connectors relative to package parts
- H10W90/721—Package configurations characterised by the relative positions of pads or connectors relative to package parts of bump connectors
- H10W90/724—Package configurations characterised by the relative positions of pads or connectors relative to package parts of bump connectors between a chip and a stacked insulating package substrate, interposer or RDL
Landscapes
- Electric Connection Of Electric Components To Printed Circuits (AREA)
Abstract
(57)【要約】
【課題】 実装したＢＧＡの電極端子のはんだ付け部分
を大きくして、はんだ接続部分にクラックが発じないよ
うにする。 【解決手段】 プリント配線板とバンプ電極を介して接
続された裏面電極型電気部品において、前記プリント配
線板との接続部分の応力が生じやすい位置に、前記配線
板の統合ランドにて統合が可能な特定電極を集める。裏
面電極型電気部品を実装するための基板において、前記
裏面電極型電気部品が統合が可能な特定電極を特定電極
をバンプ接続するための統合ランドを備える。
を大きくして、はんだ接続部分にクラックが発じないよ
うにする。 【解決手段】 プリント配線板とバンプ電極を介して接
続された裏面電極型電気部品において、前記プリント配
線板との接続部分の応力が生じやすい位置に、前記配線
板の統合ランドにて統合が可能な特定電極を集める。裏
面電極型電気部品を実装するための基板において、前記
裏面電極型電気部品が統合が可能な特定電極を特定電極
をバンプ接続するための統合ランドを備える。
Description
【０００１】
【発明の属する技術分野】本発明は、はんだボール等の
バンプ電極を部品裏面に配列した裏面電極型電気部品、
及びこの裏面電極型電気部品を実装するためのプリント
配線板、これらを備える電気部品装置に関する。
バンプ電極を部品裏面に配列した裏面電極型電気部品、
及びこの裏面電極型電気部品を実装するためのプリント
配線板、これらを備える電気部品装置に関する。
【０００２】
【従来の技術】昨今の携帯情報端末にみられるような製
品の小型化に伴い、これに用いられる裏面電極（Ball G
rid Array、以降「ＢＧＡ」と記す）型電気部品も小型
化が進み、具備されるＢＧＡ電極端子も小さくなってき
ている。これらの小型化に伴い、ＢＧＡ型電機部品の電
極端子とプリント配線板とを導通させるはんだ付け接続
部分も小さくなるため、熱サイクルストレスや外部応力
に対する抗力が減少している。
品の小型化に伴い、これに用いられる裏面電極（Ball G
rid Array、以降「ＢＧＡ」と記す）型電気部品も小型
化が進み、具備されるＢＧＡ電極端子も小さくなってき
ている。これらの小型化に伴い、ＢＧＡ型電機部品の電
極端子とプリント配線板とを導通させるはんだ付け接続
部分も小さくなるため、熱サイクルストレスや外部応力
に対する抗力が減少している。
【０００３】図８に、従来のＢＧＡ型電気部品及びこれ
が取り付けられたプリント配線板の基板を断面図で示
す。図８において、符号１１はＢＧＡ、１２はＢＧＡ側
端子ランド、１３ははんだ接続部、１４は角の接続部、
１５は基板、１６は基板のランドを示す。
が取り付けられたプリント配線板の基板を断面図で示
す。図８において、符号１１はＢＧＡ、１２はＢＧＡ側
端子ランド、１３ははんだ接続部、１４は角の接続部、
１５は基板、１６は基板のランドを示す。
【０００４】特開平１０−５６０９３号公報には、ダミ
ー電極をＢＧＡ端子配列の角部に設ける（端子１つに基
板ランド１つが対応）ことにより、ヒートサイクル時に
ダミー電極のはんだ接続部分にクラックが入ることを前
提とし、クラックが生じても信号電極の接続が守られる
ようにした半導体装置及びその半導体装置を組み込んだ
電子装置が記載されている。
ー電極をＢＧＡ端子配列の角部に設ける（端子１つに基
板ランド１つが対応）ことにより、ヒートサイクル時に
ダミー電極のはんだ接続部分にクラックが入ることを前
提とし、クラックが生じても信号電極の接続が守られる
ようにした半導体装置及びその半導体装置を組み込んだ
電子装置が記載されている。
【０００５】また、特開平９−３３０９９３号公報に
は、ＢＧＡ構造の半導体装置が掲載されている。この半
導体装置は、まず、半田バンプ形成ランドを分割して形
成し、半導体チップ間で結線される配線を分離して、別
々に分割ランドに引き出す。その後、半導体チップを搭
載し、分割ランドを使用してテスティングを行い、半田
ボールなどで半田バンプを形成する。こうすることによ
り、複数個の半導体チップが搭載されて形成される半導
体装置のテスティングが容易にしていた。
は、ＢＧＡ構造の半導体装置が掲載されている。この半
導体装置は、まず、半田バンプ形成ランドを分割して形
成し、半導体チップ間で結線される配線を分離して、別
々に分割ランドに引き出す。その後、半導体チップを搭
載し、分割ランドを使用してテスティングを行い、半田
ボールなどで半田バンプを形成する。こうすることによ
り、複数個の半導体チップが搭載されて形成される半導
体装置のテスティングが容易にしていた。
【０００６】
【発明が解決しようとする課題】一般に、ＢＧＡを実装
したプリント配線に、環境温度変化や、ＢＧＡ自体の発
熱の変化により熱サイクルストレスが加わった場合、Ｂ
ＧＡとプリント配線板の熱膨張率との差により歪みが発
生する。この歪みは、ＢＧＡ端子の外周に位置する４角
の接続部分に集中することが多く、はんだ接続部分がこ
の歪みに耐えられない場合、はんだ接続部分にクラック
が発生する可能性が高い。
したプリント配線に、環境温度変化や、ＢＧＡ自体の発
熱の変化により熱サイクルストレスが加わった場合、Ｂ
ＧＡとプリント配線板の熱膨張率との差により歪みが発
生する。この歪みは、ＢＧＡ端子の外周に位置する４角
の接続部分に集中することが多く、はんだ接続部分がこ
の歪みに耐えられない場合、はんだ接続部分にクラック
が発生する可能性が高い。
【０００７】また、ＢＧＡを実装したプリント配線板に
基板を曲げる等の外力が加わった場合、最も応力変形を
受けやすいのは、隣接する（応力を分散しうる）接続端
子が少なく、また応力によるプリント配線板の変形量が
最も大きくなるＢＧＡ端子配列の４角であり、応力変形
による電極接続部分の破壊は、４角から電極配列の内側
へと進行する場合が多い。
基板を曲げる等の外力が加わった場合、最も応力変形を
受けやすいのは、隣接する（応力を分散しうる）接続端
子が少なく、また応力によるプリント配線板の変形量が
最も大きくなるＢＧＡ端子配列の４角であり、応力変形
による電極接続部分の破壊は、４角から電極配列の内側
へと進行する場合が多い。
【０００８】したがって、ＢＧＡの接続信頼性を向上さ
せるためには、端子配列の４角部分のはんだ接続強度を
向上させる必要がある。
せるためには、端子配列の４角部分のはんだ接続強度を
向上させる必要がある。
【０００９】また、半田バンプ形成ランドを分割して形
成しても、この半導体バンプ形成ランドと半田ボールと
の接続部分の大きさは変わらないため、はんだ接続部分
にクラックが生じないようにはならない。
成しても、この半導体バンプ形成ランドと半田ボールと
の接続部分の大きさは変わらないため、はんだ接続部分
にクラックが生じないようにはならない。
【００１０】そこで、本発明は、実装したＢＧＡの電極
端子のはんだ付け部分を大きくして、はんだ接続部分に
クラックが生じないようにすることを目的とする。
端子のはんだ付け部分を大きくして、はんだ接続部分に
クラックが生じないようにすることを目的とする。
【００１１】
【課題を解決するための手段】本発明は、プリント配線
板とバンプ電極を介して接続された裏面電極型電気部品
において、前記プリント配線板との接続部分の応力が生
じやすい位置に、前記配線板の統合ランドにて統合が可
能な特定電極を集める。
板とバンプ電極を介して接続された裏面電極型電気部品
において、前記プリント配線板との接続部分の応力が生
じやすい位置に、前記配線板の統合ランドにて統合が可
能な特定電極を集める。
【００１２】また、本発明は、裏面電極型電気部品を実
装するためのプリント配線基板において、前記裏面電極
型電気部品が統合が可能な特定電極を特定電極をバンプ
接続するための統合ランドを備える。
装するためのプリント配線基板において、前記裏面電極
型電気部品が統合が可能な特定電極を特定電極をバンプ
接続するための統合ランドを備える。
【００１３】さらに、本発明の電気部品装置は、裏面電
極型電気部品と、プリント配線板とを備える。
極型電気部品と、プリント配線板とを備える。
【００１４】すなわち、本発明においては、これまでＢ
ＧＡを実装するプリント配線板のランドは、ＢＧＡの電
極端子１つに対し１つであったのに対し、ＢＧＡの統合
端子群は基板の統合ランドにおいてはんだ付けされてい
るので、実装したＢＧＡの電極端子のはんだ付け部分が
大きくなり、したがってはんだ接続部分が大きくなる。
このため、はんだ付け部分の接続強度が上がるので、前
述のような熱サイクルストレスによるクラックや、外部
応力による破壊を防ぎ、ＢＧＡの実装信頼性が向上す
る。
ＧＡを実装するプリント配線板のランドは、ＢＧＡの電
極端子１つに対し１つであったのに対し、ＢＧＡの統合
端子群は基板の統合ランドにおいてはんだ付けされてい
るので、実装したＢＧＡの電極端子のはんだ付け部分が
大きくなり、したがってはんだ接続部分が大きくなる。
このため、はんだ付け部分の接続強度が上がるので、前
述のような熱サイクルストレスによるクラックや、外部
応力による破壊を防ぎ、ＢＧＡの実装信頼性が向上す
る。
【００１５】
【発明の実施の形態】図１は、本発明の第１の実施の形
態を示し、図中の符号１はＢＧＡ、２はその統合可能な
特定電極、３は一般電極を示す。
態を示し、図中の符号１はＢＧＡ、２はその統合可能な
特定電極、３は一般電極を示す。
【００１６】この実施の形態においては、ＢＧＡ１の４
角に、統合可能な特定電極２として、それぞれ４個ずつ
のグランド電極端子を設けた本件実施例を示すものであ
る。
角に、統合可能な特定電極２として、それぞれ４個ずつ
のグランド電極端子を設けた本件実施例を示すものであ
る。
【００１７】あるいは、統合可能な電極もしくは端子と
して、下記〜のような集合形態をとることもでき
る。
して、下記〜のような集合形態をとることもでき
る。
【００１８】 グランド電極端子を集合させる。（ま
たは新たに設ける） ノンコンタクト電極端子を集合させる。(または新
たに設ける) 同一信号端子を集合させる。（または新たに設け
る） 電源端子を集合させる。（または新たに設ける） グランド電極端子とノンコンタクト電極端子を集合
させる。
たは新たに設ける） ノンコンタクト電極端子を集合させる。(または新
たに設ける) 同一信号端子を集合させる。（または新たに設け
る） 電源端子を集合させる。（または新たに設ける） グランド電極端子とノンコンタクト電極端子を集合
させる。
【００１９】 同一信号端子とノンコンタクト電極端
子を集合させる。
子を集合させる。
【００２０】 電源端子とノンコンタクト電源端子を
集合させる。
集合させる。
【００２１】図２は、図１に示したＢＧＡ１を実装する
プリント配線板の基板を示している。図２において、符
号４は基板、５は統合ランド、６は一般ランドを示す。
この実施の形態の基板４は、統合ランド５を有すること
が特徴で、図１に示した第１の実施の形態のＢＧＡの４
角の電極２を、統合ランド５として同じランドに統合し
ている。これにより、はんだ付け部分を大きくし、はん
だ付けしたＢＧＡ型部品とプリント配線板の接続強度を
向上させることを可能とする。
プリント配線板の基板を示している。図２において、符
号４は基板、５は統合ランド、６は一般ランドを示す。
この実施の形態の基板４は、統合ランド５を有すること
が特徴で、図１に示した第１の実施の形態のＢＧＡの４
角の電極２を、統合ランド５として同じランドに統合し
ている。これにより、はんだ付け部分を大きくし、はん
だ付けしたＢＧＡ型部品とプリント配線板の接続強度を
向上させることを可能とする。
【００２２】図３は、図２に示した基板４に、図１に示
したＢＧＡがはんだ付けされた状態を示している。ＢＧ
Ａ１の統合端子２群は、基板４の統合ランド５にてはん
だ付けされている。
したＢＧＡがはんだ付けされた状態を示している。ＢＧ
Ａ１の統合端子２群は、基板４の統合ランド５にてはん
だ付けされている。
【００２３】図４に示すとおり、本件発明ＢＧＡの統合
端子２群は、基板４の統合ランド５にてはんだ付けされ
ているので、実装した本件ＢＧＡの４角の電極端子のは
んだ付け部分が、１端子１ランドのはんだ付けを行う場
合に比べて格段に大きくなる。
端子２群は、基板４の統合ランド５にてはんだ付けされ
ているので、実装した本件ＢＧＡの４角の電極端子のは
んだ付け部分が、１端子１ランドのはんだ付けを行う場
合に比べて格段に大きくなる。
【００２４】すなわち、ＢＧＡの端子２と、基板の統合
ランド５との間の大きい接続部分においてはんだ接続が
なされることになり、４角部分のはんだ付け部分の接続
強度が大幅に向上し、前述の熱サイクルストレスによる
クラックや、外部応力による破壊を防ぎ、ＢＧＡの実装
信頼性を向上させることが可能である。
ランド５との間の大きい接続部分においてはんだ接続が
なされることになり、４角部分のはんだ付け部分の接続
強度が大幅に向上し、前述の熱サイクルストレスによる
クラックや、外部応力による破壊を防ぎ、ＢＧＡの実装
信頼性を向上させることが可能である。
【００２５】本件発明の４角に集める特定の端子数は各
々４端子ずつに限らず、任意の数でもよい。
々４端子ずつに限らず、任意の数でもよい。
【００２６】例えば図５に示すように、ＢＧＡ１の４角
にそれぞれ位置する端子２と、ＢＧＡ１の縁部に沿って
配置され、かつ各端子２にそれぞれ隣接する２つの端子
２を統合可能な特定電極とすることができる。
にそれぞれ位置する端子２と、ＢＧＡ１の縁部に沿って
配置され、かつ各端子２にそれぞれ隣接する２つの端子
２を統合可能な特定電極とすることができる。
【００２７】また、図５に示したＢＧＡ１を実装するた
めの基板４には、図６に示すように、四角形の統合ラン
ド１０が設けられる。この統合ランド１０は、図５に示
したＢＧＡ１の各特定電極２とはんだ接続される。
めの基板４には、図６に示すように、四角形の統合ラン
ド１０が設けられる。この統合ランド１０は、図５に示
したＢＧＡ１の各特定電極２とはんだ接続される。
【００２８】基板に設けられる統合ランドは、図２及び
図３に示した円形、図６に示した四角形の他、楕円、長
円等の任意の形状によって、４つ角の集合端子を統合す
るランド形状とすることができる。
図３に示した円形、図６に示した四角形の他、楕円、長
円等の任意の形状によって、４つ角の集合端子を統合す
るランド形状とすることができる。
【００２９】なお、本実施形態では、ＢＧＡ１を四角形
の場合を例に説明したが、ＢＧＡ１は、たとえば図７に
示すように八角形や、円形等の任意の形状でもよい。Ｂ
ＧＡ１をたとえば円状にした場合には、応力の生じやす
い位置に、統合が可能な特定電極２を集めればよい。
の場合を例に説明したが、ＢＧＡ１は、たとえば図７に
示すように八角形や、円形等の任意の形状でもよい。Ｂ
ＧＡ１をたとえば円状にした場合には、応力の生じやす
い位置に、統合が可能な特定電極２を集めればよい。
【００３０】ここで、ＢＧＡ１の応力の生じやすい位置
は、例えば以下のように特定する。すなわち、バンプ電
極を介してプリント配線板とはんだ接続されたＢＧＡ１
は、製造後に強度などの検査がされる。この検査は、Ｂ
ＧＡ１をはんだ接続したプリント配線板や、ＢＧＡ１本
体に応力を与え、それにより、ＢＧＡ１とプリント配線
板との接続部分のうちいずれが曲がるかを調べるもので
ある。ちなみに、この曲がる部分が、応力の生じやすい
位置となる。したがって、曲がる部分に、上記特定電極
２を集めればよい。
は、例えば以下のように特定する。すなわち、バンプ電
極を介してプリント配線板とはんだ接続されたＢＧＡ１
は、製造後に強度などの検査がされる。この検査は、Ｂ
ＧＡ１をはんだ接続したプリント配線板や、ＢＧＡ１本
体に応力を与え、それにより、ＢＧＡ１とプリント配線
板との接続部分のうちいずれが曲がるかを調べるもので
ある。ちなみに、この曲がる部分が、応力の生じやすい
位置となる。したがって、曲がる部分に、上記特定電極
２を集めればよい。
【００３１】
【発明の効果】本発明によれば、ＢＧＡを実装するプリ
ント配線板のランドは、従来のＢＧＡでは電極端子１つ
に対し１つであったのに対し、統合端子群が基板の統合
ランドにはんだ付けされているので、実装したＢＧＡの
電極端子のはんだ付け部分が大きくなる。そのため、は
んだ接続部分が大きくなり、各はんだ付け部分の接続強
度が上がって、上記の熱サイクルストレスによるクラッ
クや、外部応力による破壊を防ぎ、ＢＧＡの実装信頼性
を向上させる効果がある。
ント配線板のランドは、従来のＢＧＡでは電極端子１つ
に対し１つであったのに対し、統合端子群が基板の統合
ランドにはんだ付けされているので、実装したＢＧＡの
電極端子のはんだ付け部分が大きくなる。そのため、は
んだ接続部分が大きくなり、各はんだ付け部分の接続強
度が上がって、上記の熱サイクルストレスによるクラッ
クや、外部応力による破壊を防ぎ、ＢＧＡの実装信頼性
を向上させる効果がある。
【図１】本発明の第１の実施の形態によるＢＧＡの部品
電極配置を示す平面図である。
電極配置を示す平面図である。
【図２】図１のＢＧＡを実装するための基板の一例を示
す部分平面図である。
す部分平面図である。
【図３】図１のＢＧＡを図２の基板に実装した状態を示
す透過平面図である。
す透過平面図である。
【図４】図３のＡ−Ａ線に沿った断面図である。
【図５】本発明の他の実施の形態によるＢＧＡの部品電
極配置を示す平面図である。
極配置を示す平面図である。
【図６】図５のＢＧＡを基板に実装した状態を示す透過
平面図である。
平面図である。
【図７】ＢＧＡの形状例を示す平面図である。
【図８】従来のＢＧＡとプリント配線板の実装状態を示
す断面図である。
す断面図である。
１ ＢＧＡ ２ 統合可能な特定電極 ３ 一般電極 ４ 基板 ５ 統合ランド ６ 一般ランド ７ 統合ランドはんだ接続部 ８ 一般ランドはんだ接続部 ９ ＢＧＡ側端子ランド １０ 統合ランド
Claims (6)
- 【請求項１】 プリント配線板とバンプ電極を介して接
続された裏面電極型電気部品において、 前記プリント配線板との接続部分の応力が生じやすい位
置に、前記配線板の統合ランドにて統合が可能な特定電
極を集めることを特徴とする裏面電極型電気部品。 - 【請求項２】 前記統合が可能な特定電極を、四角形の
裏面電極型電気部品の４角に集めることを特徴とする請
求項１に記載の裏面電極型電気部品。 - 【請求項３】 前記統合が可能な特定電極は、グランド
電極、ノンコンタクト、同一信号端子、電源端子の各
々、 グランド電極端子とノンコンタクト電極端子との組合わ
せ、 同一信号端子とノンコンタクト電極端子との組合わせ、 又は電源端子とノンコンタクト電源端子との組合わせで
ある請求項１又は２に記載の裏面電極型電気部品。 - 【請求項４】 裏面電極型電気部品を実装するプリント
配線板において、 前記裏面電極型電気部品が統合が可能な特定電極をバン
プ接続するための統合ランドを備えることを特徴とする
プリント配線板。 - 【請求項５】 前記統合が可能な特定電極を、四角形の
裏面電極型電気部品の４角に集め、前記統合が可能な特
定電極をバンプ接続するための統合ランドを備えている
ことを特徴とするプリント配線板。 - 【請求項６】 請求項１〜３のいずれか１項に記載の裏
面電極型電気部品と、請求項４〜５のいずれか１項に記
載のプリント配線板とを備えることを特徴とする電気部
品装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP29407099A JP3157817B2 (ja) | 1998-12-04 | 1999-10-15 | 裏面電極型電気部品及びそれを実装するための配線板、これらを備える電気部品装置 |
Applications Claiming Priority (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP10-346025 | 1998-12-04 | ||
| JP34602598 | 1998-12-04 | ||
| JP29407099A JP3157817B2 (ja) | 1998-12-04 | 1999-10-15 | 裏面電極型電気部品及びそれを実装するための配線板、これらを備える電気部品装置 |
Related Child Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2000317747A Division JP2001177226A (ja) | 1998-12-04 | 2000-10-18 | プリント配線板並びに裏面電極型電気部品及びプリント配線板を備える電気部品装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2000228459A true JP2000228459A (ja) | 2000-08-15 |
| JP3157817B2 JP3157817B2 (ja) | 2001-04-16 |
Family
ID=26559669
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP29407099A Expired - Fee Related JP3157817B2 (ja) | 1998-12-04 | 1999-10-15 | 裏面電極型電気部品及びそれを実装するための配線板、これらを備える電気部品装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3157817B2 (ja) |
Cited By (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP3434805B2 (ja) | 2001-03-23 | 2003-08-11 | 埼玉日本電気株式会社 | 半導体装置及び実装用配線基板 |
| DE102004029587A1 (de) * | 2004-06-18 | 2006-01-19 | Infineon Technologies Ag | Substratbasiertes BGA-Gehäuse, insbesondere FBGA-Gehäuse |
| JP2007220954A (ja) * | 2006-02-17 | 2007-08-30 | Nec Corp | 半導体装置とその実装方法 |
| JP2007305753A (ja) * | 2006-05-10 | 2007-11-22 | Denso Corp | 半導体装置及びその実装構造 |
| JP2010278318A (ja) * | 2009-05-29 | 2010-12-09 | Renesas Electronics Corp | 半導体装置 |
| JP2018060835A (ja) * | 2016-09-30 | 2018-04-12 | 日亜化学工業株式会社 | 半導体装置用パッケージおよびそれを用いた半導体装置。 |
-
1999
- 1999-10-15 JP JP29407099A patent/JP3157817B2/ja not_active Expired - Fee Related
Cited By (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP3434805B2 (ja) | 2001-03-23 | 2003-08-11 | 埼玉日本電気株式会社 | 半導体装置及び実装用配線基板 |
| DE102004029587A1 (de) * | 2004-06-18 | 2006-01-19 | Infineon Technologies Ag | Substratbasiertes BGA-Gehäuse, insbesondere FBGA-Gehäuse |
| DE102004029587B4 (de) * | 2004-06-18 | 2006-05-24 | Infineon Technologies Ag | Substratbasiertes BGA-Gehäuse, insbesondere FBGA-Gehäuse |
| JP2007220954A (ja) * | 2006-02-17 | 2007-08-30 | Nec Corp | 半導体装置とその実装方法 |
| JP2007305753A (ja) * | 2006-05-10 | 2007-11-22 | Denso Corp | 半導体装置及びその実装構造 |
| JP2010278318A (ja) * | 2009-05-29 | 2010-12-09 | Renesas Electronics Corp | 半導体装置 |
| JP2018060835A (ja) * | 2016-09-30 | 2018-04-12 | 日亜化学工業株式会社 | 半導体装置用パッケージおよびそれを用いた半導体装置。 |
Also Published As
| Publication number | Publication date |
|---|---|
| JP3157817B2 (ja) | 2001-04-16 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6927491B1 (en) | Back electrode type electronic part and electronic assembly with the same mounted on printed circuit board | |
| US6552436B2 (en) | Semiconductor device having a ball grid array and method therefor | |
| US6329708B1 (en) | Micro ball grid array semiconductor device and semiconductor module | |
| US6992395B2 (en) | Semiconductor device and semiconductor module having external electrodes on an outer periphery | |
| US7023085B2 (en) | Semiconductor package structure with reduced parasite capacitance and method of fabricating the same | |
| US20050062151A1 (en) | Semiconductor integrated circuit and electronic apparatus having the same | |
| JPH08125379A (ja) | シールド装置 | |
| JP3157817B2 (ja) | 裏面電極型電気部品及びそれを実装するための配線板、これらを備える電気部品装置 | |
| JP2907127B2 (ja) | マルチチップモジュール | |
| JP2001177226A (ja) | プリント配線板並びに裏面電極型電気部品及びプリント配線板を備える電気部品装置 | |
| JPS616846A (ja) | コンデンサ付プラグインパツケ−ジ | |
| JPH08191128A (ja) | 電子装置 | |
| JP2000243862A (ja) | インターポーザ基板 | |
| JP3150560B2 (ja) | 半導体装置 | |
| JPH11163489A (ja) | 電子部品の実装構造 | |
| JP2004172260A (ja) | 配線基板 | |
| JP4016587B2 (ja) | 電子部品及びその製造方法 | |
| JP2006049720A (ja) | 電子回路装置 | |
| JP2901955B1 (ja) | 回路基板、基板実装方法及び回路アセンブリ | |
| JP2001156222A (ja) | 基板接続構造、基板接続用プリント配線基板および基板接続方法 | |
| JPH11260959A (ja) | 半導体パッケージ | |
| JP2011044519A (ja) | 電子部品実装構造 | |
| JPH0750357A (ja) | 面実装ハイブリッドｉｃ | |
| JP3434775B2 (ja) | 裏面電極型電気部品の実装方法および統合ランド | |
| JPH08293570A (ja) | 半導体パッケージ |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080209 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090209 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100209 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100209 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110209 Year of fee payment: 10 |
|
| LAPS | Cancellation because of no payment of annual fees |