JP2000228523A - 電界効果トランジスタおよびその製造方法 - Google Patents

電界効果トランジスタおよびその製造方法

Info

Publication number
JP2000228523A
JP2000228523A JP11341726A JP34172699A JP2000228523A JP 2000228523 A JP2000228523 A JP 2000228523A JP 11341726 A JP11341726 A JP 11341726A JP 34172699 A JP34172699 A JP 34172699A JP 2000228523 A JP2000228523 A JP 2000228523A
Authority
JP
Japan
Prior art keywords
gate electrode
forming
film
effect transistor
lower gate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP11341726A
Other languages
English (en)
Other versions
JP3381690B2 (ja
Inventor
Toshiki Niimura
俊樹 新村
Takeo Matsuki
武雄 松木
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
NEC Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Corp filed Critical NEC Corp
Priority to JP34172699A priority Critical patent/JP3381690B2/ja
Publication of JP2000228523A publication Critical patent/JP2000228523A/ja
Application granted granted Critical
Publication of JP3381690B2 publication Critical patent/JP3381690B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Landscapes

  • Electrodes Of Semiconductors (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)

Abstract

(57)【要約】 【課題】 電界効果トランジスタのゲート電極の材料
に、トランジスタの特性を劣化させることなく銅を用い
る。 【解決手段】 上部ゲート電極１０４は、下面と側面を
覆うように窒化タンタルからなるバリア膜１０５が形成
され、上面を覆うように窒化シリコンからなるバリア膜
１０６が形成されている。

Description

【発明の詳細な説明】
【０００１】
【発明の属する技術分野】本発明は、シリコンと銅とを
積層した構造のゲート電極を備えた電界効果トランジス
タおよびその製造方法に関する。
【０００２】
【従来の技術】近年、ＬＳＩは高性能化，高集積化に向
けてさらに微細化の研究が進められている。このような
中で、微細化に伴い、電界効果トランジスタのゲート電
極の低抵抗化が高性能化のために必要不可欠となってい
る。このため、ゲート電極材料に金属とポリシリコンと
の２層構造を用いることが検討されている。そこで、電
気抵抗が低いことや、加工性や化学的安定性が金・銀よ
り優れていることなどにより、ポリシリコンと銅との２
層構造によりゲート電極を構成することが提案されてい
る。
【０００３】上記の従来の電界効果トランジスタについ
て説明すると、図１４に示すように、まず、シリコン基
板１４０１上にゲート絶縁膜１４０２を介し、まず、ポ
リシリコンからなる下部ゲート電極１４０３を備えてい
る。また、この下部ゲート電極１４０３上には、窒化チ
タンなどからなるバリア膜１４０４を介し、銅からなる
上部ゲート電極１４０５を備えている。また、上部ゲー
ト電極１４０５上には、窒化チタンなどからなるバリア
膜１４０６を備えている。そして、下部ゲート電極１４
０３と上部ゲート電極１４０５とで、トランジスタのゲ
ート電極が構成されている。
【０００４】また、ゲート電極側面を覆うように、シリ
コン酸化物からなるサイドウォール１４０７が形成され
ている。また、サイドウォール１４０７下のシリコン基
板１４０１には、低濃度不純物領域１４０８が形成され
ている。また、シリコン基板１４０１には、低濃度不純
物領域１４０８を挾むように、ソース１４０９およびド
レイン１４１０が形成されている。そして、上記の低濃
度不純物領域１４０８，ソース１４０９およびドレイン
１４１０，ゲート絶縁膜１４０２，および、下部ゲート
電極１４０３および上部ゲート電極１４０５からなるゲ
ート電極で、ＬＤＤ構造の電界効果トランジスタが構成
されている。このＬＤＤ構造とすることで、単チャネル
効果が抑制できるようになる。
【０００５】また、上記のトランジスタは、シリコン酸
化物からなる層間絶縁膜１４１１で覆われ、層間絶縁膜
１４１１上には、アルミニウムなどからなるゲート電極
配線１４１２やソース電極配線１４１３が形成されてい
る。ゲート電極配線１４１２は、層間絶縁膜１４１１に
形成されたスルーホール内のプラグ１４１４により、上
部ゲート電極１４０５にバリア膜１４０６を介して接続
されている。なお、プラグ１４１４は、タングステンか
ら構成され、プラグ１４１４の側面および底面には、窒
化チタンなどからなるバリア膜１４１４ａが形成されて
いる。
【０００６】また、ソース電極配線１４１３は、層間絶
縁膜１４１１に形成されたコンタクトホール内のプラグ
１４１５により、ソース１４０９に接続している。な
お、このプラグ１４１５も、タングステンから構成さ
れ、側面および底面には窒化チタンなどからなるバリア
膜１４１５ａが形成されている。また、ゲート電極配線
１４１２およびソース電極配線１４１３上部にも、窒化
チタンなどからなるバリア膜１４１２ａ，１４１３ａが
形成されている。また、上記のゲート電極配線１４１２
およびソース電極配線１４１３などの配線を覆うよう
に、層間絶縁膜１４１１上には、保護絶縁膜１４１６が
形成されている。
【０００７】
【発明が解決しようとする課題】以上示したように、さ
らなる低抵抗化のため、ポリシリコンと銅の２層構造に
よりゲート電極を構成する場合、銅からなる上部ゲート
電極１４０５は、下面と上面とにバリア膜１４０４，１
４０６を備え、下層のポリシリコンや上層の配線金属へ
の銅の拡散を抑制するようにしている。しかしながら、
銅は、シリコン酸化膜中も拡散するので、図１４の矢印
の線で示すように、シリコン酸化物であるサイドウォー
ル１４０７，層間絶縁膜１４１１中を拡散してしまう。
そして、銅がシリコン基板１４０１方向に拡散すると、
接合リーク電流の発生や、トランジスタのオン電流の低
下、そして、しきい値の変動といった問題を起こしてし
まう。また、銅が、上部の配線層方向に拡散すると、配
線間リーク電流の発生という問題を起こしてしまう。
【０００８】本発明は、以上のような問題点を解消する
ためになされたものであり、電界効果トランジスタのゲ
ート電極の材料に、トランジスタの特性を劣化させるこ
となく銅を用いることができるようにすることを目的と
する。
【０００９】
【課題を解決するための手段】本発明の電界効果トラン
ジスタは、シリコン基板上にゲート絶縁膜を介して形成
されたシリコンからなる下部ゲート電極と、この下部ゲ
ート電極上に形成された銅からなる上部ゲート電極と、
下部ゲート電極にチャネル部を駆動するに足りる電流が
注入できる導電性を有して上部ゲート電極下面を覆うよ
うに形成された銅の拡散を阻止する第１のバリア膜と、
この第１のバリア膜に下端が接触して上部ゲート電極の
両側面を覆うように形成された銅の拡散を阻止する第２
のバリア膜と、この第２のバリア膜に端部が接触して上
部ゲート電極上面を覆うように形成された銅の拡散を阻
止する第３のバリア膜と、下部ゲート電極下の領域を挾
むようにシリコン基板に形成されたソース・ドレインと
を備えたものである。この発明によれば、銅からなる上
部ゲート電極は、電界効果トランジスタを構成する他の
部分と第１，第２，および，第１のバリア膜を介して接
触した状態に構成されている。
【００１０】上記の発明において、下部ゲート電極およ
び上部ゲート電極側面に形成された側壁を備え、この側
壁の一部で第２のバリア膜が構成される。上記の発明に
おいて、第３のバリア膜は絶縁材料から構成される。上
記の発明において、上部ゲート電極上面上を開放してシ
リコン基板上に形成された絶縁層を備え、第３のバリア
膜は絶縁層上に延在して形成される。上記の発明におい
て、第１，第２バリア膜は高融点金属もしくは高融点金
属の窒化物から構成される。上記の発明において、第１
のバリア膜はトンネル電流が流れる厚さに形成された絶
縁材料から構成される。前記の発明において、第１，第
２，および，第３のバリア膜は高融点金属もしくは高融
点金属の窒化物から構成される。上記の発明において、
バリア膜は酸素を構成要素としない材料から構成され
る。上記の発明において、絶縁材料は、窒化シリコンも
しくは窒化ボロンのいずれか１つから構成される。
【００１１】上記の発明において、第１のバリア膜は２
層以上の複数層からなる多層膜である。上記の発明にお
いて、第１のバリア膜は、高融点金属からなる層または
高融点金属シリサイドからなる層または高融点金属金属
とシリコンと窒素との化合物からなる層もしくは高融点
金属の窒化物からなる層のいずれかが組み合わされて複
数層積層された多層膜である。上記の発明において、第
１のバリア膜は、最下層が金属シリサイド層または高融
点金属金属とシリコンと窒素との化合物からなる層から
構成された多層膜である。上記の発明において、第１の
バリア膜は、最下層が金属シリサイド層または高融点金
属金属とシリコンと窒素との化合物からなる層から構成
され、この金属シリサイドの層または高融点金属金属と
シリコンと窒素との化合物からなる層の上に高融点金属
の窒化物の層が配置された多層膜である。上記の発明に
おいて、第１のバリア膜は、最下層が金属シリサイド層
または高融点金属金属とシリコンと窒素との化合物から
なる層から構成され、この金属シリサイドの層または高
融点金属金属とシリコンと窒素との化合物からなる層上
に高融点金属の窒化物の層が配置され、最上層が高融点
金属から構成された多層膜である。上記の発明におい
て、ソース・ドレイン表面の所定領域に高融点金属シリ
サイド膜が形成される。
【００１２】また、本発明の電界効果トランジスタの製
造方法は、シリコン基板上にゲート絶縁膜を形成する工
程と、ゲート絶縁膜上にシリコンからなる下部ゲート電
極を形成する工程と、下部ゲート電極上に犠牲パターン
を形成する工程と、下部ゲート電極および犠牲パターン
をマスクとしてシリコン基板の所定量域に不純物を導入
することでソース・ドレインを形成する工程と、下部ゲ
ート電極および犠牲パターンを覆うようにシリコン基板
上にシリコン酸化物からなる第１の層間絶縁膜を形成す
る工程と、第１の層間絶縁膜を除去して犠牲パターンの
上面を露出させる工程と、犠牲パターンを選択的に除去
して下部ゲート電極上面を露出させて第１の層間絶縁膜
の下部ゲート電極上部に溝を形成する工程と、下部ゲー
ト電極上面および溝側面を覆うように銅の拡散を阻止す
る導電性を有する第１，第２のバリア膜を形成する工程
と、溝内に第１，第２のバリア膜を介して銅からなる上
部ゲート電極を形成して上部ゲート電極の底面および両
側面が第１および第２のバリア膜に覆われた状態とする
工程と、上部ゲート電極の露出している上面を塞ぐよう
に銅の拡散を阻止する第３のバリア膜を形成する工程と
を少なくとも備えるものである。この発明によれば、上
部ゲート電極は、電界効果トランジスタを構成する他の
部分と、第１〜第３のバリア膜を介して接触した状態に
作製される。上記の発明において、犠牲パターンは、所
定のエッチング処理条件において、シリコンおよび酸化
シリコンより速くエッチングされる材料から構成する。
【００１３】また、本発明の電界効果トランジスタの製
造方法は、シリコン基板上にゲート絶縁膜を形成する工
程と、ゲート絶縁膜上にシリコンからなる下部ゲート電
極を形成する工程と、下部ゲート電極上にエッチングス
トッパー層を形成する工程と、エッチングストッパー層
上に犠牲パターンを形成する工程と、下部ゲート電極お
よび犠牲パターンをマスクとしてシリコン基板の所定量
域に不純物を導入することでソース・ドレインを形成す
る工程と、下部ゲート電極および犠牲パターンを覆うよ
うにシリコン基板上にシリコン酸化物からなる第１の層
間絶縁膜を形成する工程と、第１の層間絶縁膜を除去し
て犠牲パターンの上面を露出させる工程と、犠牲パター
ンを選択的に除去してエッチングストッパー層上面を露
出させる工程と、エッチングストッパー層を除去して下
部ゲート電極上面を露出させ下部ゲート電極上部に溝を
形成する工程と、下部ゲート電極上面および溝側面を覆
うように銅の拡散を阻止する導電性を有する第１および
第２のバリア膜を形成する工程と、溝内に第１，第２の
バリア膜を介して銅からなる上部ゲート電極を形成して
上部ゲート電極の底面および両側面が第１および第２の
バリア膜に覆われた状態とする工程と、上部ゲート電極
の露出している上面を塞ぐように銅の拡散を阻止する第
３のバリア膜を形成する工程とを少なくとも備えたもの
である。この発明によれば、上部ゲート電極は、電界効
果トランジスタを構成する多の部分と第１〜第３のバリ
ア膜を介して接触した状態に作製される。
【００１４】また、本発明の電界効果トランジスタの製
造方法は、シリコン基板上にゲート絶縁膜を形成する工
程と、ゲート絶縁膜上にシリコンからなる下部ゲート電
極を形成する工程と、下部ゲート電極上にエッチングス
トッパー層を形成する工程と、エッチングストッパー層
上に犠牲パターンを形成する工程と、下部ゲート電極お
よび犠牲パターンをマスクとしてシリコン基板の所定量
域に不純物を導入することでソース・ドレインを形成す
る工程と、下部ゲート電極および犠牲パターンを覆うよ
うにシリコン基板上にシリコン酸化物からなる第１の層
間絶縁膜を形成する工程と、第１の層間絶縁膜を選択的
に除去して犠牲パターンの上面を露出させて下部ゲート
電極上部に溝を形成する工程と、犠牲パターンを選択的
に除去してエッチングストッパー層上面を露出させる工
程と、エッチングストッパー層を除去して下部ゲート電
極上面を露出させる工程と、下部ゲート電極上面および
溝側面を覆うように銅の拡散を阻止する導電性を有する
第１および第２のバリア膜を形成する工程と、溝内に第
１，第２のバリア膜を介して銅からなる上部ゲート電極
を形成して上部ゲート電極の底面および両側面が第１お
よび第２のバリア膜に覆われた状態とする工程と、上部
ゲート電極の露出している上面を塞ぐように銅の拡散を
阻止する第３のバリア膜を形成する工程とを少なくとも
備えるものである。この発明によれば、上部ゲート電極
は、電界効果トランジスタを構成する多の部分と第１〜
第３のバリア膜を介して接触した状態に作製される。上
記の発明において、犠牲パターンは、所定のエッチング
処理条件において、酸化シリコンより速くエッチングさ
れる材料から構成する。
【００１５】また、本発明の電界効果トランジスタの製
造方法は、シリコン基板上にゲート絶縁膜を形成する工
程と、ゲート絶縁膜上にシリコンからなる下部ゲート電
極を形成する工程と、下部ゲート電極上に犠牲パターン
を形成する工程と、下部ゲート電極および犠牲パターン
をマスクとしてシリコン基板の所定量域に不純物を導入
することでソース・ドレインを形成する工程と、下部ゲ
ート電極および犠牲パターンの両側面に銅の拡散を阻止
する絶縁材料からなる側壁を形成する工程と、下部ゲー
ト電極および犠牲パターンを覆うようにシリコン基板上
にシリコン酸化物からなる第１の層間絶縁膜を形成する
工程と、第１の層間絶縁膜を除去して犠牲パターンの上
面を露出させる工程と、犠牲パターンを選択的に除去し
て下部ゲート電極上部に溝を形成する工程と、下部ゲー
ト電極上面を覆い両端が側壁に接触するように銅の拡散
を阻止する導電性を有する第１のバリア膜を形成する工
程と、溝内に第１のバリア膜を介して銅からなる上部ゲ
ート電極を形成して上部ゲート電極の底面が第１のバリ
ア膜に覆われて両側面が側壁からなる第２のバリア膜に
覆われた状態とする工程と、上部ゲート電極の露出して
いる上面を塞ぐように銅の拡散を阻止する第３のバリア
膜を形成する工程とを少なくとも備えるものである。こ
の発明によれば、上部ゲート電極は、電界効果トランジ
スタを構成する多の部分と第１〜第３のバリア膜を介し
て接触した状態に作製される。また、第２のバリア膜は
側壁で兼用される。
【００１６】また、本発明の電界効果トランジスタの製
造方法は、シリコン基板上にゲート絶縁膜を形成する工
程と、ゲート絶縁膜上にシリコンからなる下部ゲート電
極を形成する工程と、下部ゲート電極上にエッチングス
トッパー層を形成する工程と、エッチングストッパー層
上に犠牲パターンを形成する工程と、下部ゲート電極お
よび犠牲パターンをマスクとしてシリコン基板の所定量
域に不純物を導入することでソース・ドレインを形成す
る工程と、下部ゲート電極，エッチングストッパー層，
および，犠牲パターンの両側面に銅の拡散を阻止する絶
縁材料からなる側壁を形成する工程と、下部ゲート電
極，エッチングストッパー層，および，犠牲パターンを
覆うようにシリコン基板上にシリコン酸化物からなる第
１の層間絶縁膜を形成する工程と、第１の層間絶縁膜を
除去して犠牲パターンの上面を露出させる工程と、犠牲
パターンを選択的に除去してエッチングストッパー層上
面を露出させる工程と、エッチングストッパー層を除去
して下部ゲート電極上部に溝を形成する工程と、下部ゲ
ート電極に密着して上面を覆い両端が側壁に接触するよ
うに銅の拡散を阻止する導電性を有する第１のバリア膜
を形成する工程と、溝内に第１のバリア膜を介して銅か
らなる上部ゲート電極を形成して上部ゲート電極の底面
が第１のバリア膜に覆われて両側面が側壁からなる第２
のバリア膜に覆われた状態とする工程と、上部ゲート電
極の露出している上面を塞ぐように銅の拡散を阻止する
第３のバリア膜を形成する工程とを少なくとも備えるも
のである。この発明によれば、上部ゲート電極は、電界
効果トランジスタを構成する多の部分と第１〜第３のバ
リア膜を介して接触した状態に作製される。また、第２
のバリア膜は側壁で兼用される。
【００１７】また、本発明の電界効果トランジスタの製
造方法は、シリコン基板上にゲート絶縁膜を形成する工
程と、ゲート絶縁膜上にシリコンからなる下部ゲート電
極を形成する工程と、下部ゲート電極上にエッチングス
トッパー層を形成する工程と、エッチングストッパー層
上に犠牲パターンを形成する工程と、下部ゲート電極お
よび犠牲パターンをマスクとしてシリコン基板の所定量
域に不純物を導入することでソース・ドレインを形成す
る工程と、下部ゲート電極，エッチングストッパー層，
および，犠牲パターンの両側面に銅の拡散を阻止する絶
縁材料からなる側壁を形成する工程と、下部ゲート電
極，エッチングストッパー層，および，犠牲パターンを
覆うようにシリコン基板上にシリコン酸化物からなる第
１の層間絶縁膜を形成する工程と、第１の層間絶縁膜を
選択的に除去して犠牲パターンの上面を露出させて下部
ゲート電極上部に溝を形成する工程と、犠牲パターンを
選択的に除去してエッチングストッパー層上面を露出さ
せる工程と、エッチングストッパー層を除去する工程
と、下部ゲート電極に密着して上面を覆い両端が側壁に
接触するように銅の拡散を阻止する導電性を有する第１
のバリア膜を形成する工程と、溝内に第１のバリア膜を
介して銅からなる上部ゲート電極を形成して上部ゲート
電極の底面が第１のバリア膜に覆われて両側面が側壁か
らなる第２のバリア膜に覆われた状態とする工程と、上
部ゲート電極の露出している上面を塞ぐように銅の拡散
を阻止する第３のバリア膜を形成する工程とを少なくと
も備えるものである。この発明によれば、上部ゲート電
極は、電界効果トランジスタを構成する多の部分と第１
〜第３のバリア膜を介して接触した状態に作製される。
また、第２のバリア膜は側壁で兼用される。
【００１８】上記の発明において、側壁がシリコン窒化
物から構成される。上記の発明において、第１のバリア
膜は下部ゲート電極上面をトンネル電流が流れる厚さま
で窒化する。上記の発明において、第１または第２のバ
リア膜は、溝底面に対して垂直の角度または垂直に近い
角度で入射する粒子を多くした方法で成膜する。前記の
発明において、下部ゲート電極上面が露出し、溝が形成
された後、高融点金属膜を成膜する工程と、この高融点
金属膜上に高融点金属の窒化膜を成膜する工程と、銅を
成膜する工程と、溝以外の領域の銅、高融点金属膜、高
融点金属の窒化膜を除去し、銅からなる上部ゲート電極
と高融点金属膜と高融点金属の窒化膜からなる第１およ
び第２のバリア膜を形成する工程とを少なくとも備え
る。前記の発明において、下部ゲート電極上面が露出
し、溝が形成された後、第１の高融点金属膜を成膜する
工程と、この第１の高融点金属膜上に高融点金属の窒化
膜を成膜する工程と、この高融点金属の窒化膜上に第２
の高融点金属膜を成膜する工程と、銅を成膜する工程
と、溝以外の領域の銅、第１の高融点金属膜、高融点金
属の窒化膜，第２の高融点金属膜を除去し、銅からなる
上部ゲート電極と第１の高融点金属膜，高融点金属の窒
化膜，第２の高融点金属膜からなる第１および第２のバ
リア膜を形成する工程とを少なくとも備える。
【００１９】前記の発明において、下部ゲート電極に接
して高融点金属の膜を成膜する工程と、熱処理して下部
ゲート電極に接する高融点金属の膜をシリサイド化して
下部ゲート電極に接して高融点金属のシリサイド膜を形
成し、第１のバリア膜の一部とする工程とを少なくとも
備える。前記の発明において、犠牲層，エッチングスト
ッパー膜，下部ゲート電極をハードマスクにより加工す
る。前記の発明において、犠牲層，エッチングストッパ
ー膜，下部ゲート電極を酸化シリコンまたは窒化シリコ
ンからなるハードマスクにより加工する。前記の発明に
おいて、上部ゲート電極を形成する前にソース・ドレイ
ンの所定領域に高融点金属シリサイドを形成する。
【００２０】上記の発明において、下部ゲート電極上面
が露出し、溝が形成された後、高融点金属とシリコンと
窒素との化合物を成膜する工程と、この高融点金属とシ
リコンと窒素との化合物の膜上に高融点金属の窒化膜を
成膜する工程と、上部ゲート電極となる銅を成膜する工
程と、溝以外の領域の銅、高融点金属膜、高融点金属膜
の窒化膜を除去し、銅からなる上部ゲート電極と高融点
金属膜と高融点金属の窒化膜からなる第１および第２の
バリア膜を形成する工程とを少なくとも備える。上記の
発明において、下部ゲート電極上面が露出し、溝が形成
された後、高融点金属とシリコンと窒素との化合物を成
膜する工程と、この高融点金属とシリコンと窒素との化
合物の膜上に高融点金属の窒化膜を成膜する工程と、こ
の高融点金属の窒化膜上に高融点金属膜を成膜する工程
と、上部ゲート電極となる銅を成膜する工程と、溝以外
の領域の銅、第１の高融点金属膜，高融点金属膜の窒化
膜，第２の高融点金属膜を除去し、銅からなる上部ゲー
ト電極と第１の高融点金属膜，高融点金属の窒化膜，第
２の高融点金属膜からなる第１および第２のバリア膜を
形成する工程とを少なくとも備える。上記の発明におい
て、下部ゲート電極に接して高融点金属膜を成膜する工
程と、熱処理して下部ゲート電極に接する高融点金属窒
化膜をシリコンに反応させて下部ゲート電極に接して高
融点金属とシリコンと窒素との化合物膜を形成し、第１
のバリア膜の一部とする工程とを少なくとも備える。
【００２１】
【発明の実施の形態】以下、本発明の実施の形態を図を
参照して説明する。 実施の形態１ 始めに、本発明の第１の実施の形態について説明する。
図１は、実施の形態１における電界効果トランジスタの
構成を示す断面図である。実施の形態１の電界効果トラ
ンジスタは、まず、シリコン基板１０１上に、ゲート絶
縁膜１０２を介し、まず、ポリシリコンからなる下部ゲ
ート電極１０３を備えている。また、下部ゲート電極１
０３上には、銅からなる上部ゲート電極１０４を備えて
いる。そして、上部ゲート電極１０４は、下面と側面を
覆うように窒化タンタルからなるバリア膜（第１，第２
のバリア膜）１０５が形成され、上面を覆うように窒化
シリコンからなるバリア膜（第３のバリア膜）１０６が
形成されているようにした。したがって、上部ゲート電
極１０４は、バリア膜１０５，１０６により、筒状に覆
われた状態となっている。そして、下部ゲート電極１０
３と上部ゲート電極１０４とで、トランジスタのゲート
電極が構成されている。
【００２２】また、ゲート電極側面を覆うように、シリ
コン酸化物からなるサイドウォール（側壁）１０７が形
成されている。また、サイドウォール１０７下のシリコ
ン基板１０１には、低濃度不純物領域１０８が形成され
ている。また、シリコン基板１０１には、低濃度不純物
領域１０８を挾むように、ソース１０９およびドレイン
１１０が形成されている。そして、上記の低濃度不純物
領域１０８，ソース１０９およびドレイン１１０，ゲー
ト絶縁膜１０２，および、下部ゲート電極１０３および
上部ゲート電極１０４からなるゲート電極で、ＬＤＤ構
造の電界効果トランジスタが構成されている。ＬＤＤ構
造とすることで、単チャネル効果が抑制できるようにな
る。
【００２３】以上示したように、実施の形態１における
電界効果トランジスタでは、ゲート電極をポリシリコン
と銅とからなる積層構造となっているので、ゲート電極
の低抵抗化がはかれている。そして、実施の形態１で
は、ゲート電極を構成する銅の部分を、上面と下面だけ
でなく、側面までバリア膜で覆うようにしたので、シリ
コン酸化膜を介した銅の拡散も抑制できるようになる。
この結果、接合リーク電流の発生やトランジスタのオン
電流の低下など、銅が拡散することによる問題が解消さ
れることになる。
【００２４】次に、上述した実施の形態１の電界効果ト
ランジスタの製造方法について説明する。まず、図２
（ａ）に示すように、シリコン基板１０１上にドライ酸
化により膜厚６ｎｍ程度に絶縁膜２０２を形成する。絶
縁膜２０２はゲート絶縁膜となる。引き続いて、絶縁膜
２０２上に低圧ＣＶＤ法により膜厚７０ｎｍ程度にポリ
シリコン膜２０３を形成し、この上に、やはり低圧ＣＶ
Ｄ法により膜厚１００ｎｍ程度に窒化シリコン膜２０４
を形成する。
【００２５】次に、図２（ｂ）に示すように、レジスト
パターン２０５をマスクとしたドライエッチングによ
り、窒化シリコン膜２０４およびポリシリコン膜２０３
を選択的に除去し、下部ゲート電極１０３および犠牲パ
ターン２０４ａを形成する。次いで、レジストパターン
２０５を除去した後、図２（ｃ）に示すように、犠牲パ
ターン２０４ａおよび下部ゲート電極１０３をマスクと
して選択的にイオン注入することで、低濃度不純物領域
（ＬＤＤ）１０８を形成する。ここでは、Ａｓを注入エ
ネルギー２０ｅＶでイオン注入し、注入量は３×１０13
ｃｍ-2程度とすればよい。
【００２６】次に、図２（ｄ）に示すように、全面にシ
リコン酸化膜２０６を形成する。これは、ＴＥＯＳを原
料とした低圧ＣＶＤ法によりシリコン酸化物を堆積する
ことで行えばよい。そして、垂直異方性を有している反
応性イオンエッチング（ＲＩＥ）により、シリコン酸化
膜２０６をエッチバックすることで、図３（ｅ）に示す
ように、下部ゲート電極１０３および犠牲パターン２０
４ａの側面に、サイドウォール１０７を形成する。
【００２７】次に、図３（ｆ）に示すように、犠牲パタ
ーン２０４ａ，下部ゲート電極１０３，および，サイド
ウォール１０７をマスクとして選択的にイオン注入する
ことで、ソース１０９およびドレイン１１０を形成す
る。ここでは、Ａｓを注入エネルギー３０ｅＶでイオン
注入し、注入量は３×１０15ｃｍ-2程度とすればよい。
次に、オゾンとＴＥＯＳを原料としたＣＶＤにより、ボ
ロンリンシリケートガラスを堆積し、図３（ｇ）に示す
ように、膜厚５００ｎｍ程度に下部層間絶縁膜２０９を
形成する。
【００２８】次に、酸化膜の化学的機械的研磨（ＣＭ
Ｐ）により、下部層間絶縁膜２０９を平坦化研磨するこ
とで、図３（ｈ）に示すように、犠牲パターン２０４ａ
上部を露出させる。次に、加熱したリン酸水溶液を用い
たウエットエッチングにより、犠牲パターン２０４ａを
選択的に除去し、図３（ｉ）に示すように、下部ゲート
電極１０３上部にサイドウォール１０７および下部層間
絶縁膜２０９に囲われた溝２１０を形成する。この熱リ
ン酸によるウエットエッチングでは、シリコンや酸化シ
リコンはあまりエッチングされないので、窒化シリコン
からなる犠牲パターン２０４ａを選択的に除去できる。
【００２９】ところで、上述した実施の形態１では、Ｃ
ＭＰにより下部層間絶縁膜２０９を除去することで、犠
牲パターン２０４ａ上部を露出させるようにしたが、次
に示す手法により犠牲パターン２０４ａ上部を露出させ
るようにしてもよい。例えば、ボロンシリケートガラス
のようにリフローにより平坦化が可能な場合は、下部層
間絶縁膜リフローして平坦化した後で、ドライエッチン
グなどにより除去することで犠牲パターン２０４ａ上部
を露出させるようにしてもよい。この際に、ボロンシリ
ケートガラス以外にも、ボロンとリンとを含有したシリ
ケートガラス（ＢＰＳＧ）を、下部層間絶縁膜として使
用することもできる。
【００３０】さらに、下部層間絶縁膜としてＳＯＧ（ス
ピンオングラス）材料を用い、これを塗布することで平
坦化した後、平坦化した塗布膜をドライエッチングなど
によりエッチバックすることで犠牲パターン２０４ａ上
部を露出させるようにしてもよい。ここで、ＣＭＰ法や
ＳＯＧ材料を用いて平坦化した後エッチバックする手法
を用いる場合は、特にシリケートガラスを用いずに、下
部層間絶縁膜をＣＶＤ法などで成膜される通常のシリコ
ン酸化膜や窒化シリコン膜とすることができる。
【００３１】次に、図４（ｊ）に示すように、上記の溝
２１０の底部，側面を含む下部層間絶縁膜２０９上に窒
化タンタル膜をスパッタ法により堆積し、膜厚１０ｎｍ
程度にＴａＮ膜２１１を形成し、続いて、ＴａＮ膜２１
１上に銅をスパッタにより堆積し、２００ｎｍ程度のＣ
ｕ層２１２を形成する。次に、例えば、金属膜のＣＭＰ
により、Ｃｕ層２１２およびＴａＮ膜２１１を研磨によ
り除去することで、図４（ｋ）に示すように、溝２１０
内に窒化タンタルかなるバリア膜１０５に下面および側
面を覆われた銅からなる上部ゲート電極１０４が形成さ
れた状態とし、加えて、上部ゲート電極１０４上部以外
の下部層間絶縁膜２０９表面を露出させる。
【００３２】次に、図４（ｌ）に示すように、全面に窒
化シリコンからなる膜厚１０ｎｍ程度のバリア膜１０６
を形成する。これは、プラズマＣＶＤ法により窒化シリ
コンを堆積することにより行えばよい。以上のことによ
り、ポリシリコンからなる下部ゲート電極１０３と、周
囲をバリア膜１０５およびバリア膜１０６で覆われた銅
からなる上部ゲート電極１０４とからなるゲート電極を
備えた電界効果トランジスタが形成されたことになる。
【００３３】なお、バリア膜１０６は、下部層間絶縁膜
２０９上にまで延在して形成する必要はない。図１に示
したように、バリア膜１０６により上部ゲート電極１０
４の上面が覆われるだけの領域に、バリア膜１０６が形
成されていても良い。この場合は、バリア膜１０６が下
部層間絶縁膜２０９上に延在していないので、バリア膜
１０６を例えば、バリア膜１０５と同一の導電性を有す
る窒化タンタルから構成するようにしても良い。
【００３４】この後、図４（ｍ）に示すように、バリア
膜１０６上にボロンとリンが添加されたシリコン酸化物
（ＢＰＳＧ）からなる層間絶縁膜１１１を、膜厚５００
ｎｍ程度に形成する。これは、例えば、酸素ガスとＴＥ
ＯＳとを原料としたＣＶＤ法により形成すればよい。次
に、図４（ｎ）に示すように、コンタクトホール１１２
およびスルーホール１１３を形成する。これは、公知の
フォトリソグラフィグラフにより形成したレジストパタ
ーンをマスクとした、異方性ドライエッチングにより形
成すればよい。なお、コンタクトホール１１２は、底面
にシリコン基板１０１のソース１０９面が露出し、スル
ーホール１１３底面には、上部ゲート電極１０４の上面
が露出している。
【００３５】次に、図５（ｏ）に示すように、コンタク
トホール１１２，スルーホール１１３の側面および底面
を含め、層間絶縁膜１１１上に窒化チタンとチタンとの
２層構造のバリア膜１１４を形成する。これは、ＣＶＤ
法により形成し、膜厚は各々５０ｎｍおよび１０ｎｍ程
度とすればよい。引き続いて、図５（ｐ）に示すよう
に、バリア膜１１４上にタングステンからなるＷ膜１１
５を、例えば、低圧ＣＶＤ法により膜厚４００ｎｍ程度
に形成する。
【００３６】次に、コンタクトホール１１２，スルーホ
ール１１３が埋まった状態となる程度に、上記のＷ膜１
１５をドライエッチングなどにより除去する。このこと
により、プラグ１１２ａ，１１３ａを形成した後（図５
（ｑ））、銅が１％程度のアルミニウム銅合金からなる
合金膜１１５ａを、スパッタ法により膜厚５００ｎｍ程
度に形成する。加えて、スパッタ法により、窒化チタン
からなるバリア膜１１６を、膜厚３０ｎｍ程度に形成す
る。そして、合金膜１１５ａおよびバリア膜１１４，１
１６をパターニングすれば、図５（ｒ）に示すように、
ソース電極配線１１７およびゲート電極配線１１８が形
成できる。
【００３７】以上示したように製造すれば、ソース・ド
レインを形成した後で、銅からなる上部ゲート電極が形
成される。すなわち、ソース・ドレイン形成のための高
温の活性化熱処理の後で、上部ゲート電極が形成される
ことになるので、融点があまり高くない銅を用いて上部
ゲート電極を構成することができる。なお、上記実施の
形態１では、バリア膜（第１，第２のバリア膜）１０５
として窒化タンタルを用いるようにしたが、これに限る
ものではなく、窒化チタン，窒化タングステン，窒化タ
ンタル，窒化モリブデン，窒化チタンシリサイド，窒化
タングステンシリサイドなどの窒化物（高融点金属とシ
リコンと窒素の化合物）や、タンタルやチタンタングス
テンなどの金属材料を用いるようにしてもよい。
【００３８】ところで、上述したバリア膜（第１〜第３
のバリア膜）に、酸素を構成要素としない銅の拡散を阻
止する機能を有する材料を用いるようにしてもよい。上
部ゲート電極は銅から構成するので、このように酸素が
なければ、銅の酸化を抑制することが可能となる。ま
た、上部ゲート電極の下面に配置するバリア膜（第１の
バリア膜）に、例えば、窒化シリコンなどを用いるよう
にしてもよい。すなわち、このバリア膜には、下部ゲー
ト電極にチャネル部を駆動するに足りる電流が注入でき
る導電性があればよいので、窒化シリコンを用いても膜
厚をトンネル電流が流れる程度としておけばよい。この
場合、下部ゲート電極表面を例えば２ｎｍ程度窒化すれ
ば、この窒化した部分でバリア膜を形成することができ
る。
【００３９】また、上述した銅の上部ゲート電極の側面
に配置されるバリア膜（第２のバリア膜）と下部ゲート
電極との間に配置されるバリア膜（第１のバリア膜）
は、２層以上の膜で構成された多層膜であってもよい。
固体中の拡散においては、固体材料の界面または粒界
（膜が多結晶の場合）に拡散種が析出する可能性が高
い。このため、バリア膜を積層した多層膜することで、
膜間の界面に微量に拡散する銅を捕獲し、拡散種の拡散
をよりいっそう防止することが可能となる。この多層膜
は、高融点金属，または高融点金属の複合膜とすると良
い。例えば、Ｔａと窒化Ｔａとの複合膜とするとよい。
熱的に安定な金属窒化物に銅などの金属は拡散しずらい
ため、バリア膜として高融点金属の窒化膜を用いること
で点欠陥量も少なくなり、点欠陥を介した銅の拡散は抑
制される。
【００４０】高融点金属シリサイドが、多層膜構造を有
した第１のバリア膜の一部としてシリコンの下部ゲート
電極に接して配置されることも、電界効果トランジスタ
の動作性能の向上に効果的である。シリサイドとシリコ
ンとの界面では、ショットキーバリア形成が抑制されか
つ接触抵抗が低減されるからである。多層膜の第１のバ
リア膜において、銅と接する膜を高融点金属とすること
も、銅と第１のバリア膜との密着性向上には効果的であ
る。高融点金属とシリコンと窒素の化合物が、多層膜構
造を有した第１のバリア膜の一部としてシリコンの下部
電極に接して配置されることも、デバイス製造歩留り向
上に有効である。上記の化合物は、シリコンと密着性が
よいからである。例えば、タングステンの窒化物をＣＶ
Ｄ法や反応性コリメートスパッタ法などで溝内に成膜
し、５００℃程度の温度で熱処理することで、上記の化
合物は形成できる。このとき、シリコンと高融点金属窒
化物との反応で、上記の化合物は形成されるため、シリ
コンとの密着性は向上する。
【００４１】実施の形態２ 次に、本発明の第２の実施の形態について説明する。ま
ず、この実施の形態２の電界効果トランジスタの製造方
法について説明する。はじめに、図６（ａ）に示すよう
に、シリコン基板６０１上にドライ酸化により膜厚６ｎ
ｍ程度にゲート絶縁膜６０２を形成する。引き続いて、
ゲート絶縁膜６０２上に低圧ＣＶＤ法により膜厚５０ｎ
ｍ程度にｎ形の不純物が導入されたポリシリコン膜７０
３を形成し、この上に、ＣＶＤ法により膜厚１０ｎｍ程
度に酸化シリコン膜７０４を形成する。加えて、この酸
化シリコン膜７０４上に、ＣＶＤ法により膜厚１００〜
３００ｎｍ程度にポリシリコン膜７０５を形成する
【００４２】次に、図６（ｂ）に示すように、レジスト
パターン７０６をマスクとしたドライエッチングによ
り、ポリシリコン膜７０５，酸化シリコン膜７０４，お
よび，ポリシリコン膜７０３を選択的に除去し、下部ゲ
ート電極６０３，エッチングストッパー層７０４ａ，お
よび，犠牲パターン７０５ａを形成する。次いで、レジ
ストパターン７０６を除去した後、図６（ｃ）に示すよ
うに、犠牲パターン７０５ａおよび下部ゲート電極６０
３をマスクとして選択的にイオン注入することで、低濃
度不純物領域（ＬＤＤ）６０８を形成する。ここでは、
Ａｓを注入エネルギー２０ｅＶでイオン注入し、この注
入量は１×１０13ｃｍ-2程度とすればよい。
【００４３】次に、図６（ｄ）に示すように、全面にシ
リコン酸化膜７０７を形成する。これは、ＴＥＯＳを原
料とした低圧ＣＶＤ法によりシリコン酸化物を堆積する
ことで行えばよい。そして、垂直異方性を有している反
応性イオンエッチング（ＲＩＥ）により、シリコン酸化
膜７０７をエッチバックすることで、図６（ｅ）に示す
ように、下部ゲート電極６０３および犠牲パターン７０
５ａの側面に、サイドウォール６０７を形成する。な
お、このサイドウォール６０７は、窒化シリコンから構
成するようにしてもよい。この場合も、酸化シリコンか
ら形成する場合と同様に形成できる。
【００４４】次に、犠牲パターン７０５ａ，下部ゲート
電極６０３，および，サイドウォール６０７をマスクと
して選択的にイオン注入することで、ソース６０９およ
びドレイン６１０を形成する。ここでは、Ａｓを注入エ
ネルギー３０ｅＶでイオン注入し、この注入量は２×１
０15ｃｍ-2程度とすればよい。なお、イオン注入により
形成した不純物導入領域は、例えば、窒素雰囲気で８０
０℃・１０分および１０００℃・１０秒の加熱処理を行
い、欠陥の低減と不純物の活性化を行う。
【００４５】次に、オゾンとＴＥＯＳを原料としたＣＶ
Ｄにより、ボロンリンシリケートガラスを堆積し、これ
らを加熱してフローさせることで、図７（ｇ）に示すよ
うに、膜厚４００〜６００ｎｍ程度に下部層間絶縁膜７
０９を形成する。次に、例えば、酸化膜の化学的機械的
研磨（ＣＭＰ）により下部層間絶縁膜７０９を所定膜厚
除去し、図７（ｈ）に示すように、犠牲パターン７０５
ａ上部を露出させる。次に、酸化膜との高選択性を持た
せたリアクティブイオンエッチングにより犠牲パターン
７０５ａを選択的に除去し、図７（ｉ）に示すように、
下部ゲート電極６０３上部にサイドウォール６０７およ
び下部層間絶縁膜７０９に囲われた溝７１０を形成す
る。
【００４６】続いて、図７（ｊ）に示すように、酸化シ
リコンと選択比のあるエッチング方法によりエッチング
ストッパー層７０４ａを除去し、溝７１０底部に下部ゲ
ート電極６０３上面を露出させる。次に、図８（ｋ）に
示すように、溝７１０の底部，側面を含む下部層間絶縁
膜７０９上に窒化タンタル膜をスパッタ法により堆積
し、膜厚１０ｎｍ程度にＴａＮ膜７１１を形成する。続
いて、図８（ｌ）に示すように、ＴａＮ膜７１１上に銅
をスパッタにより堆積し、加えて堆積した銅を加熱フロ
ーすることで、表面が平坦になった膜厚１００〜５００
ｎｍ程度のＣｕ層７１２を形成する。
【００４７】ここで、ＴａＮ膜７１１の代わりに、窒化
チタン，タンタル，窒化タングステン，チタンタングス
テンなどの薄膜を用いるようにしても良い。また、Ｃｕ
層６１２は、例えば電界メッキ法やＣＶＤ法により形成
するようにしても良い。次に、例えば、金属膜のＣＭＰ
により、Ｃｕ層７１２およびＴａＮ膜７１１を除去する
ことで、図８（ｍ）に示すように、下面および側面が窒
化タンタルかなるバリア膜６０５に覆われた、銅からな
る上部ゲート電極６０４が形成された状態とし、加え
て、上部ゲート電極６０４上以外の下部層間絶縁膜７０
９表面を露出させる。なお、ＴａＮ膜７１１の代わり
に、ＴａＮ／Ｔａ、Ｔａ／ＴａＮ／Ｔａ膜など高融点金
と高融点金属の窒化物の積層膜としてよい。
【００４８】また、上記の積層膜の成膜方法にコリメー
トスパッタ法を用いることで、ゲート電極の層抵抗の低
減と溝の幅が減少した場合の層抵抗の増加が抑制され
る。コリメートスパッタ法によれば、原料ターゲットか
らプラズマによりスパッタされた粒子で成膜にきよする
ものは、基板への入射角度はコリーメータにより垂直に
近いものとなる。このため、溝内の側壁に成膜される膜
厚は、溝底部に成膜される膜厚より薄くなる。バリア膜
の材料の抵抗率が銅より高い場合、側面の膜厚が厚い
と、この膜厚に比例して抵抗が増加する。また、溝の幅
が減少した場合、層抵抗が増大する。したがって、上記
のコリメートスパッタ法により、溝内の側壁に成膜され
る膜厚を薄くするようにした方がよい。同様の効果が、
イオン化スパッタ法と呼ばれる方法によっても得られ
る。イオン化スパッタ法は、基板にかけたバイアスによ
りイオン化された原料粒子を基板に対して垂直に近い角
度で入射し，入射した粒子を堆積して成膜する方法であ
り、やはり溝内の側壁に成膜される膜厚を薄くできる。
【００４９】次に、図８（ｎ）に示すように、全面に酸
化チタンもしくは窒化シリコンからなる膜厚１０〜１０
０ｎｍ程度のバリア膜６０６を形成する。これは、例え
ば反応性スパッタ法などにより成膜すればよい。以上の
ことにより、ポリシリコンからなる下部ゲート電極６０
３と、周囲をバリア膜６０５およびバリア膜６０６で覆
われた銅からなる上部ゲート電極６０４とからなるゲー
ト電極を備えた電界効果トランジスタが形成されたこと
になる。なお、バリア膜６０６は、下部層間絶縁膜７０
９上にまで延在して形成する必要はない。バリア膜６０
６により上部ゲート電極６０４の上面が覆われるだけの
領域に、バリア膜６０６が形成されていても良い。この
場合は、バリア膜６０６が下部層間絶縁膜７０９上に延
在していないので、バリア膜６０６を例えば、バリア膜
６０５と同一の窒化タンタルから構成するようにしても
良い。
【００５０】この後、図８（ｏ）に示すように、バリア
膜６０６上にボロンとリンが添加されたシリコン酸化物
（ＢＰＳＧ）からなる層間絶縁膜７１３を、膜厚１００
〜５００ｎｍ程度に形成する。これは、例えば、酸素ガ
スとＴＥＯＳとを原料としたＣＶＤ法により形成すれば
よい。次に、図９（ｐ）に示すように、コンタクトホー
ル６１２，６１３を形成する。これは、公知のフォトリ
ソグラフィグラフにより形成したレジストパターンをマ
スクとした、異方性ドライエッチングにより形成すれば
よい。なお、コンタクトホール６１２は、底面にシリコ
ン基板６０１のソース６０９面が露出し、コンタクトホ
ール６１３は、底面にシリコン基板６０１のドレイン６
１０面が露出し
【００５１】そして、図９（ｑ）に示すように、コンタ
クトホール６１２，６１３を介し、アルミニウムなどか
らなるソース電極配線６１６およびドレイン電極配線６
１７形成すればよい。以上のことにより、実施の形態２
においても、ゲート電極がポリシリコンと銅との積層構
造となっているので、ゲート電極の低抵抗化がはかれて
いる。そして、実施の形態２においても、ゲート電極を
構成する銅の部分を、胴部分の上面と下面だけでなく、
側面までバリア膜で覆うようにしたので、シリコン酸化
膜を介した銅の拡散も抑制できるようになる。この結
果、接合リーク電流の発生やトランジスタのオン電流の
低下など、銅が拡散することによる問題が解消されるこ
とになる。
【００５２】また、実施の形態２においても、ソース・
ドレインを形成した後で、銅からなる上部ゲート電極が
形成される。すなわち、ソース・ドレイン形成のための
高温の活性化熱処理の後で、上部ゲート電極が形成され
ることになるので、融点があまり高くない銅を用いて上
部ゲート電極を構成することができる。
【００５３】ところで、サイドウォール（側壁）は、窒
化シリコンから構成するようにしてもよい。窒化シリコ
ンなどの銅の拡散を阻止できる材料からサイドウォール
を形成した場合、サイドウォールを前述した上部ゲート
電極側面に配置するバリア膜（第２のバリア膜）として
用いることができる。この場合、新たに上部ゲート電極
側面に配置するバリア膜を形成しなくてもすむ。すなわ
ち、例えば、図４（ｊ）に示したように、溝２１０の底
部，側面を含む下部層間絶縁膜２０９上に窒化タンタル
膜をスパッタ法により堆積せず、例えば、下部ゲート電
極１０３上部を２ｎｍ程度窒化して第１のバリア膜とす
る。前述したように、２ｎｍ程度の膜厚の窒化シリコン
ならトンネル電流が流れるので、上部ゲート電極との導
通に問題はない。
【００５４】なお、このとき、下部ゲート電極１０３上
部を窒化するのではなく、下部ゲート電極１０３上部
に、銅の拡散を阻止できるほかの導電性を有する材料を
形成するようにしてもよいことはいうまでもない。そし
て、上記の第１のバリア膜上に上部ゲート電極１０４を
形成すれば、この上部ゲート電極１０４は下面および両
側面が銅の拡散を阻止する窒化シリコンで覆われた状態
とすることができる。この後、図４（ｌ）以降の工程と
同様にすれば、本発明による電界効果トランジスタを得
ることができる。
【００５５】また、サイドウォールを窒化シリコンなど
のシリコン酸化物より所定のエッチング条件ではエッチ
ングされにくいものとした場合、上部ゲート電極上への
配線のコンタクトが容易となる。これは次に理由によ
る。まず、上部ゲート電極上に形成される層間絶縁膜に
コンタクトホールを形成し、このコンタクトホールを介
して上部ゲート電極に配線を接続する。このコンタクト
ホール形成の時、シリコン酸化物からなる層間絶縁膜の
エッチングでは窒化シリコンがほとんどエッチングされ
ないため、コンタクトホール形成位置が少しずれても、
サイドウォールがエッチングされないからである。
【００５６】ところで、上記では、図６（ｂ）に示すよ
うに、レジストパターン７０６をマスクとして下層を加
工するようにしたが、これに限るものではなく、以下に
説明するように、酸化シリコンからなるハードマスクを
用いて加工するようにしてもよい。加えて、ハードマス
クを用いることで、ソース・ドレイン領域に選択的に高
融点金属のシリサイドを形成することができる。
【００５７】まず、図１０（ａ）に示すように、シリコ
ン基板６０１上にドライ酸化により膜厚６ｎｍ程度にゲ
ート絶縁膜６０２を形成する。引き続いて、ゲート絶縁
膜６０２上に低圧ＣＶＤ法により膜厚５０ｎｍ程度にｎ
形の不純物が導入されたポリシリコン膜７０３を形成
し、この上に、ＣＶＤ法により膜厚１０ｎｍ程度に酸化
シリコン膜７０４を形成し、この酸化シリコン膜７０４
上に、ＣＶＤ法により膜厚１００〜３００ｎｍ程度にポ
リシリコン膜７０５を形成する。加えて、ポリシリコン
膜７０５ａ上に、酸化シリコン膜１００１を形成する。
なお、この酸化シリコン膜は、窒化シリコン膜としても
よい。
【００５８】次に、ポリシリコン膜７０５，酸化シリコ
ン膜７０４，および，ポリシリコン膜７０３，および酸
化シリコン膜１００１を、図１０（ｂ）に示すように、
レジストパターン７０６をマスクとしたドライエッチン
グにより選択的に除去し、下部ゲート電極６０３，エッ
チングストッパー層７０４ａ，および犠牲パターン７０
５ａを形成するとともに、ハードマスク１００１ａを形
成する。次いで、レジストパターン７０６を除去した
後、図１０（ｃ）に示すように、ハードマスク１００１
ａ，犠牲パターン７０５ａおよび下部ゲート電極６０３
をマスクとして選択的にイオン注入することで、低濃度
不純物領域（ＬＤＤ）６０８を形成する。ＬＤＤ６０８
は、Ａｓを注入エネルギー２０ｅＶでイオン注入し、こ
の注入量は１×１０13ｃｍ-2程度とすればよい。
【００５９】次に、図１０（ｄ）に示すように、ＴＥＯ
Ｓを原料とした低圧ＣＶＤ法によりシリコン酸化物を堆
積することで、全面にシリコン酸化膜７０７を形成す
る。そして、垂直異方性を有している反応性イオンエッ
チング（ＲＩＥ）により、シリコン酸化膜７０７をエッ
チバックすることで、図１０（ｅ）に示すように、下部
ゲート電極６０３および犠牲パターン７０５ａの側面
に、サイドウォール６０７を形成する。同時に、ゲート
絶縁膜６０２の下部ゲート電極６０３とサイドウォール
６０７で覆われていない領域を除去する。なお、上記の
サイドウォール６０７は、窒化シリコンから構成するよ
うにしてもよい。この場合も、酸化シリコンから形成す
る場合と同様に形成できる。
【００６０】次に、犠牲パターン７０５ａ，下部ゲート
電極６０３，および，サイドウォール６０７加えてハー
ドマスク１００１ａをマスクとして選択的にイオン注入
することで、ソース６０９およびドレイン６１０を形成
する。ここでも、Ａｓを注入エネルギー３０ｅＶでイオ
ン注入し、この注入量は２×１０15ｃｍ-2程度とすれば
よい。なお、イオン注入により形成した不純物導入領域
は、例えば、窒素雰囲気で８００℃・１０分および１０
００℃・１０秒の加熱処理を行い、欠陥の低減と不純物
の活性化を行う。
【００６１】そして、ハードマスク１００１ａを用いる
ようにしたので、シリコンからなる犠牲パターン７０５
ａ上にはシリサイドを形成することなく、ソース・ドレ
イン領域表面にシリサイドを自己整合的に形成すること
が可能となる。図１１（ｆ）に示すように、スパッタ法
などにより、全域にコバルトを膜厚１０〜２０ｎｍに成
膜して高融点金属膜１００２を形成し、ＲＴＡ（Rapid
Thermal Anneal）法で加熱し、下地シリコン（シリコン
基板６０１）と高融点金属膜１００２を反応させ、図１
１（ｇ）に示すように、ソース６０９，ドレイン６１０
上に選択的にシリサイド１００３を形成する。このシリ
サイドを形成するための加熱温度は、６５０〜７５０℃
程度がよい。また、加熱するときの雰囲気は、窒素また
はアルゴンのような不活性雰囲気がよい。
【００６２】シリサイドを形成した後、図１１（ｈ）に
示すように、塩酸：過酸化水素水：水の混合水溶液を用
いたウエットエッチングにより、下地シリコンと未反応
のコバルトを選択的に除去する。窒素雰囲気で加熱した
場合は、窒化したコバルトが生成されるため、この窒化
したコバルトも塩酸：過酸化水素水：水の混合水溶液を
用いたウエットエッチングにより選択的に除去する。こ
の後、再度、ＲＴＡ法により７５０〜８５０℃程度の温
度で加熱することでシリサイドの低抵抗化が図れる。な
お、高融点金属としては、コバルトのほかにチタン（１
０〜３０ｎｍ）を用いるようにしてもよい。チタンを用
いる場合、シリサイド加工直後の余剰チタンまたは窒化
チタンの除去には、アンモニア：過酸化水素水：水の混
合水溶液によるウエットエッチングを用いればよい。
【００６３】ソース・ドレイン領域にシリサイドを選択
的に形成したら、図７（ｇ）と同様に、膜厚４００〜６
００ｎｍ程度に下部層間絶縁膜７０９を形成し、この
後、例えば、酸化膜の化学的機械的研磨（ＣＭＰ）によ
り下部層間絶縁膜７０９を所定膜厚除去し、同時にハー
ドマスも除去して犠牲パターン７０５ａ上部を露出させ
る。この後、図７（ｈ）〜図９（ｑ）に示した工程と同
様にすることで、図１１（ｉ）に示すように、図９
（ｑ）に示した構成に加えて、シリサイド１００３が形
成された状態が得られる。シリサイド１００３をソース
６０９，ドレイン６１０に選択的に形成するようにした
ので、ソース電極配線６１６およびドレイン電極配線６
１７のコンタクト抵抗を低減することができる。
【００６４】なお、シリサイドの形成は、前述の実施の
形態１の電界効果トランジスタに適用してもよい。例え
ば、図３（ｅ）に示したサイドウォール１０７の形成時
に、ゲート絶縁膜１０２のソース・ドレインとなる領域
上の部分を同時に除去すれば、シリコン基板１０１のソ
ース・ドレインとなる表面が露出する。この後、図３
（ｆ）と同様に、ソース１０９，ドレイン１１０を形成
し、全域にコバルトやチタンなどの高融点金属の膜を形
成すれば、図１１（ｆ）〜図１１（ｈ）と同様に、ソー
ス・ドレイン上に選択的にシリサイドを形成できる。実
施の形態１では、犠牲パターン２０４ａは窒化シリコン
から構成され、サイドウォール１０７は酸化シリコンか
ら構成されているので、これら表面にはシリサイドが形
成されない。このように、サイドウォール表面や犠牲膜
表面が、高融点金属と反応しにくいものであれば、ソー
ス・ドレイン上に選択的にシリサイドを形成することが
容易に可能となる。
【００６５】次に、前述した再度ウオールを第２のバリ
ア膜として用いる場合の電界効果トランジスタの製造方
法に関して説明する。まず、図１２（ａ）に示すよう
に、シリコン基板１０１上にドライ酸化により膜厚６ｎ
ｍ程度に絶縁膜２０２を形成する。絶縁膜２０２はゲー
ト絶縁膜となる。引き続いて、絶縁膜２０２上に低圧Ｃ
ＶＤ法により膜厚７０ｎｍ程度にポリシリコン膜２０３
を形成した後、この場合では、ポリシリコン膜２０３上
に窒化タンタル膜をスパッタ法により堆積し、膜厚１０
ｎｍ程度にＴａＮ膜１２０１を形成する。そして、Ｔａ
Ｎ膜１２０１上に４００℃程度の低温のＣＶＤ法または
プラズマＣＶＤ法により膜厚１００ｎｍ程度にポリシリ
コン膜７０５を形成する。
【００６６】次に、図１２（ｂ）に示すように、レジス
トパターン２０５をマスクとしたドライエッチングによ
り、ポリシリコン膜７０５，ＴａＮ膜１２０１，および
ポリシリコン膜２０３を選択的に除去し、下部ゲート電
極１０３および犠牲パターン７０５ａを形成するととも
に、これらに挾まれたバリア膜（第１のバリア膜）１２
０１ａを形成する。次いで、レジストパターン２０５を
除去した後、図１２（ｃ）に示すように、犠牲パターン
７０５および下部ゲート電極１０３をマスクとして選択
的にイオン注入することで、低濃度不純物領域（ＬＤ
Ｄ）１０８を形成する。ここでも、Ａｓを注入エネルギ
ー２０ｅＶでイオン注入し、注入量は３×１０13ｃｍ-2
程度とすればよい。
【００６７】次に、図１２（ｄ）に示すように、全面に
シリコン窒化膜２０６ａを形成する。そして、垂直異方
性を有している反応性イオンエッチング（ＲＩＥ）によ
り、シリコン窒化膜２０６ａをエッチバックすること
で、図１２（ｅ）に示すように、下部ゲート電極１０
３，バリア膜１２０１ａ、および犠牲パターン７０５ａ
の側面に、サイドウォール１０７ａを形成する。サイド
ウォール１０７ａは、シリコン窒化物から構成されるの
で、銅の拡散を抑制する第２のバリア膜として用いるこ
とができる。次に、図１２（ｆ）に示すように、犠牲パ
ターン７０５ａ，下部ゲート電極１０３，および，サイ
ドウォール１０７ａをマスクとして選択的にイオン注入
することで、ソース１０９およびドレイン１１０を形成
する。ソース１０９，ドレイン１１０の形成は、Ａｓを
注入エネルギー３０ｅＶでイオン注入し、注入量は３×
１０15ｃｍ-2程度とすればよい。
【００６８】次に、オゾンとＴＥＯＳを原料としたＣＶ
Ｄにより、ボロンリンシリケートガラスを堆積し、図１
３（ｇ）に示すように、膜厚５００ｎｍ程度に下部層間
絶縁膜２０９を形成する。次に、酸化膜の化学的機械的
研磨（ＣＭＰ）により、下部層間絶縁膜２０９を平坦化
研磨することで、図１３（ｈ）に示すように、犠牲パタ
ーン７０５ａ上部を露出させる。次に、ポリシリコンが
選択的にエッチングされる条件で犠牲パターン７０５ａ
を選択的に除去し、図１３（ｉ）に示すように、上面が
バリア膜１２０１ａで覆われた下部ゲート電極１０３上
部にサイドウォール１０７ａおよび下部層間絶縁膜２０
９に囲われた溝２１０を形成する。
【００６９】次に、図１３（ｊ）に示すように、上記の
溝２１０の底部，側面を含む下部層間絶縁膜２０９（バ
リア膜１２０１ａ）上に銅をスパッタにより堆積し、膜
厚２００ｎｍ程度のＣｕ層２１２を形成する。この後、
例えば、金属膜のＣＭＰにより、Ｃｕ層２１２を研磨に
より除去するなど、前記の図４（ｋ）〜図５（ｑ）と同
様の処理を施すことで、図１３（ｒ）に示すように、サ
イドウォール１０７ａを第２のバリア膜とした電界効果
トランジスタが形成できる。
【００７０】なお、ＴａＮ膜１２０１を形成した後、ポ
リシリコン膜を形成する前に、薄く酸化シリコン膜を形
成することで、バリア膜（第１のバリア膜）１２０１ａ
と犠牲パターン７０５ａの間に酸化シリコンからなるエ
ッチングストッパー層を設けるようにしてもよい。エッ
チングストッパー層を設けることで、上記の犠牲パター
ン７０５ａの選択除去が、より容易となる。なお、この
エッチングストッパー層は、例えば弗酸溶液によるウエ
ットエッチングで、バリア膜やサイドウォールに対して
選択的に除去できる。この場合、下部層間絶縁膜２０９
もある程度エッチングされる。以上説明したことによ
り、上部ゲート電極が下部ゲート電極と同一の幅に形成
できるので、上部ゲート電極の幅が実施の形態１に比較
して長くなり、上部ゲート電極の抵抗が低下する。
【００７１】
【発明の効果】以上説明したように、本発明では、シリ
コン基板上にゲート絶縁膜を介して形成されたシリコン
からなる下部ゲート電極と、この下部ゲート電極上に形
成された銅からなる上部ゲート電極と、下部ゲート電極
にチャネル部を駆動するに足りる電流が注入できる導電
性を有して上部ゲート電極下面を覆うように形成された
銅の拡散を阻止する第１のバリア膜と、この第１のバリ
ア膜に下端が接触して上部ゲート電極の両側面を覆うよ
うに形成された銅の拡散を阻止する第２のバリア膜と、
この第２のバリア膜に端部が接触して上部ゲート電極上
面を覆うように形成された銅の拡散を阻止する第３のバ
リア膜と、下部ゲート電極下の領域を挾むようにシリコ
ン基板に形成されたソース・ドレインとを備えるように
した。従って、上部ゲート電極は、電界効果トランジス
タを構成する多の部分と第１〜第３のバリア膜を介して
接触した状態に構成されている。すなわち、上部ゲート
電極からの銅の拡散がすべての方向に対して阻止できる
ようになる。この結果、この発明は、電界効果トランジ
スタのゲート電極の材料に、トランジスタの特性を劣化
させることなく銅を用いることができるようになるとい
う極めて優れた効果を有している。
【００７２】また、本発明では、シリコン基板上にゲー
ト絶縁膜を形成する工程と、ゲート絶縁膜上にシリコン
からなる下部ゲート電極を形成する工程と、下部ゲート
電極上に犠牲パターンを形成する工程と、下部ゲート電
極および犠牲パターンをマスクとしてシリコン基板の所
定量域に不純物を導入することでソース・ドレインを形
成する工程と、下部ゲート電極および犠牲パターンを覆
うようにシリコン基板上にシリコン酸化物からなる第１
の層間絶縁膜を形成する工程と、第１の層間絶縁膜を除
去して犠牲パターンの上面を露出させる工程と、犠牲パ
ターンを選択的に除去して下部ゲート電極上面を露出さ
せて第１の層間絶縁膜の下部ゲート電極上部に溝を形成
する工程と、下部ゲート電極上面および溝側面を覆うよ
うに銅の拡散を阻止する導電性を有する第１，第２のバ
リア膜を形成する工程と、溝内に第１，第２のバリア膜
を介して銅からなる上部ゲート電極を形成して上部ゲー
ト電極の底面および両側面が第１および第２のバリア膜
に覆われた状態とする工程と、上部ゲート電極の露出し
ている上面を塞ぐように銅の拡散を阻止する第３のバリ
ア膜を形成する工程とを少なくとも備えるようにした。
【００７３】また、本発明では、シリコン基板上にゲー
ト絶縁膜を形成する工程と、ゲート絶縁膜上にシリコン
からなる下部ゲート電極を形成する工程と、下部ゲート
電極上にエッチングストッパー層を形成する工程と、エ
ッチングストッパー層上に犠牲パターンを形成する工程
と、下部ゲート電極および犠牲パターンをマスクとして
シリコン基板の所定量域に不純物を導入することでソー
ス・ドレインを形成する工程と、下部ゲート電極および
犠牲パターンを覆うようにシリコン基板上にシリコン酸
化物からなる第１の層間絶縁膜を形成する工程と、第１
の層間絶縁膜を選択的に除去して犠牲パターンの上面を
露出させて下部ゲート電極上部に溝を形成する工程と、
犠牲パターンを選択的に除去してエッチングストッパー
層上面を露出させる工程と、エッチングストッパー層を
除去して下部ゲート電極上面を露出させる工程と、下部
ゲート電極上面および溝側面を覆うように銅の拡散を阻
止する導電性を有する第１および第２のバリア膜を形成
する工程と、溝内に第１，第２のバリア膜を介して銅か
らなる上部ゲート電極を形成して上部ゲート電極の底面
および両側面が第１および第２のバリア膜に覆われた状
態とする工程と、上部ゲート電極の露出している上面を
塞ぐように銅の拡散を阻止する第３のバリア膜を形成す
る工程とを少なくとも備えるようにした。
【００７４】以上のように製造するようにしたので、上
部ゲート電極は、電界効果トランジスタを構成する多の
部分と第１〜第３のバリア膜を介して接触した状態に作
製される。すなわち、上部ゲート電極からの銅の拡散が
すべての方向に対して阻止できるようになる。この結
果、この発明は、電界効果トランジスタのゲート電極の
材料に、トランジスタの特性を劣化させることなく銅を
用いることができるようになるという極めて優れた効果
を有している。また、ソース・ドレインを形成した後
で、銅からなる上部ゲート電極が形成されるので、ソー
ス・ドレイン形成のための高温の活性化熱処理の後で、
上部ゲート電極が形成されることになる。この結果、融
点があまり高くない銅を用いて上部ゲート電極を構成す
ることができる。
【００７５】また、本発明では、シリコン基板上にゲー
ト絶縁膜を形成する工程と、ゲート絶縁膜上にシリコン
からなる下部ゲート電極を形成する工程と、下部ゲート
電極上に犠牲パターンを形成する工程と、下部ゲート電
極および犠牲パターンをマスクとしてシリコン基板の所
定量域に不純物を導入することでソース・ドレインを形
成する工程と、下部ゲート電極および犠牲パターンの両
側面に銅の拡散を阻止する絶縁材料からなる側壁を形成
する工程と、下部ゲート電極および犠牲パターンを覆う
ようにシリコン基板上にシリコン酸化物からなる第１の
層間絶縁膜を形成する工程と、第１の層間絶縁膜を除去
して犠牲パターンの上面を露出させる工程と、犠牲パタ
ーンを選択的に除去して下部ゲート電極上部に溝を形成
する工程と、下部ゲート電極上面を覆い両端が側壁に接
触するように銅の拡散を阻止する導電性を有する第１の
バリア膜を形成する工程と、溝内に第１のバリア膜を介
して銅からなる上部ゲート電極を形成して上部ゲート電
極の底面が第１のバリア膜に覆われて両側面が側壁から
なる第２のバリア膜に覆われた状態とする工程と、上部
ゲート電極の露出している上面を塞ぐように銅の拡散を
阻止する第３のバリア膜を形成する工程とを少なくとも
備えるようにした。
【００７６】また、本発明では、シリコン基板上にゲー
ト絶縁膜を形成する工程と、ゲート絶縁膜上にシリコン
からなる下部ゲート電極を形成する工程と、下部ゲート
電極上にエッチングストッパー層を形成する工程と、エ
ッチングストッパー層上に犠牲パターンを形成する工程
と、下部ゲート電極および犠牲パターンをマスクとして
シリコン基板の所定量域に不純物を導入することでソー
ス・ドレインを形成する工程と、下部ゲート電極，エッ
チングストッパー層，および，犠牲パターンの両側面に
銅の拡散を阻止する絶縁材料からなる側壁を形成する工
程と、下部ゲート電極，エッチングストッパー層，およ
び，犠牲パターンを覆うようにシリコン基板上にシリコ
ン酸化物からなる第１の層間絶縁膜を形成する工程と、
第１の層間絶縁膜を除去して犠牲パターンの上面を露出
させる工程と、犠牲パターンを選択的に除去してエッチ
ングストッパー層上面を露出させる工程と、エッチング
ストッパー層を除去して下部ゲート電極上部に溝を形成
する工程と、下部ゲート電極に密着して上面を覆い両端
が側壁に接触するように銅の拡散を阻止する導電性を有
する第１のバリア膜を形成する工程と、溝内に第１のバ
リア膜を介して銅からなる上部ゲート電極を形成して上
部ゲート電極の底面が第１のバリア膜に覆われて両側面
が側壁からなる第２のバリア膜に覆われた状態とする工
程と、上部ゲート電極の露出している上面を塞ぐように
銅の拡散を阻止する第３のバリア膜を形成する工程とを
少なくとも備えるようにした。
【００７７】また、本発明では、シリコン基板上にゲー
ト絶縁膜を形成する工程と、ゲート絶縁膜上にシリコン
からなる下部ゲート電極を形成する工程と、下部ゲート
電極上にエッチングストッパー層を形成する工程と、エ
ッチングストッパー層上に犠牲パターンを形成する工程
と、下部ゲート電極および犠牲パターンをマスクとして
シリコン基板の所定量域に不純物を導入することでソー
ス・ドレインを形成する工程と、下部ゲート電極，エッ
チングストッパー層，および，犠牲パターンの両側面に
銅の拡散を阻止する絶縁材料からなる側壁を形成する工
程と、下部ゲート電極，エッチングストッパー層，およ
び，犠牲パターンを覆うようにシリコン基板上にシリコ
ン酸化物からなる第１の層間絶縁膜を形成する工程と、
第１の層間絶縁膜を選択的に除去して犠牲パターンの上
面を露出させて下部ゲート電極上部に溝を形成する工程
と、犠牲パターンを選択的に除去してエッチングストッ
パー層上面を露出させる工程と、エッチングストッパー
層を除去する工程と、下部ゲート電極に密着して上面を
覆い両端が側壁に接触するように銅の拡散を阻止する導
電性を有する第１のバリア膜を形成する工程と、溝内に
第１のバリア膜を介して銅からなる上部ゲート電極を形
成して上部ゲート電極の底面が第１のバリア膜に覆われ
て両側面が側壁からなる第２のバリア膜に覆われた状態
とする工程と、上部ゲート電極の露出している上面を塞
ぐように銅の拡散を阻止する第３のバリア膜を形成する
工程とを少なくとも備えるようにした。
【００７８】以上のように製造するようにしたので、上
部ゲート電極は、電界効果トランジスタを構成する多の
部分と第１〜第３のバリア膜を介して接触した状態に作
製される。すなわち、上部ゲート電極からの銅の拡散が
すべての方向に対して阻止できるようになる。この結
果、この発明は、電界効果トランジスタのゲート電極の
材料に、トランジスタの特性を劣化させることなく銅を
用いることができるようになるという極めて優れた効果
を有している。また、第２のバリア膜は側壁で兼用され
るなるので、工程の簡略化が可能となる。また、ソース
・ドレインを形成した後で、銅からなる上部ゲート電極
が形成されるので、ソース・ドレイン形成のための高温
の活性化熱処理の後で、上部ゲート電極が形成されるこ
とになる。この結果、融点があまり高くない銅を用いて
上部ゲート電極を構成することができる。
【図面の簡単な説明】
【図１】 本発明の第１の実施の形態における電界効果
トランジスタの構成を模式的に示す示す断面図である。
【図２】 実施の形態１における電界効果トランジスタ
の製造方法を説明するための工程図である。
【図３】 図２に続く、実施の形態１における電界効果
トランジスタの製造方法を説明するための工程図であ
る。
【図４】 図３に続く、実施の形態１における電界効果
トランジスタの製造方法を説明するための工程図であ
る。
【図５】 図４に続く、実施の形態１における電界効果
トランジスタの製造方法を説明するための工程図であ
る。
【図６】 本発明の第２の実施の形態における電界効果
トランジスタの製造方法を説明するための工程図であ
る。
【図７】 図６に続く、実施の形態２における電界効果
トランジスタの製造方法を説明するための工程図であ
る。
【図８】 図７に続く、実施の形態２における電界効果
トランジスタの製造方法を説明するための工程図であ
る。
【図９】 図８に続く、実施の形態２における電界効果
トランジスタの製造方法を説明するための工程図であ
る。
【図１０】 本発明の他の形態における電界効果トラン
ジスタの製造方法を説明するための工程図である。
【図１１】 図１０に続く、本発明の他の形態における
電界効果トランジスタの製造方法を説明するための工程
図である。
【図１２】 本発明の他の形態における電界効果トラン
ジスタの製造方法を説明するための工程図である。
【図１３】 図１２に続く、本発明の他の形態における
電界効果トランジスタの製造方法を説明するための工程
図である。
【図１４】 従来よりある電界効果トランジスタの構成
を示す断面図である。
【符号の説明】 １０１…シリコン基板、１０２…ゲート絶縁膜、１０３
…下部ゲート電極、１０４…上部ゲート電極、１０５…
バリア膜（第１，第２のバリア膜）、１０６…バリア膜
（第３のバリア膜）、１０７…サイドウォール、１０８
…低濃度不純物領域、１０９…ソース、１１０…ドレイ
ン。

Claims (37)

    【特許請求の範囲】
  1. 【請求項１】 シリコン基板上にゲート絶縁膜を介して
    形成されたシリコンからなる下部ゲート電極と、 この下部ゲート電極上に形成された銅からなる上部ゲー
    ト電極と、 前記下部ゲート電極にチャネル部を駆動するに足りる電
    流が注入できる導電性を有して前記上部ゲート電極下面
    を覆うように形成された銅の拡散を阻止する第１のバリ
    ア膜と、 この第１のバリア膜に下端が接触して前記上部ゲート電
    極の両側面を覆うように形成された銅の拡散を阻止する
    第２のバリア膜と、 この第２のバリア膜に端部が接触して前記上部ゲート電
    極上面を覆うように形成された銅の拡散を阻止する第３
    のバリア膜と、 前記下部ゲート電極下の領域を挾むように前記シリコン
    基板に形成されたソース・ドレインとを備えたことを特
    徴とする電界効果トランジスタ。
  2. 【請求項２】 請求項１記載の電界効果トランジスタに
    おいて、 前記下部ゲート電極および上部ゲート電極側面に形成さ
    れた側壁を備え、この側壁の一部で前記第２のバリア膜
    が構成されることを特徴とする電界効果トランジスタ。
  3. 【請求項３】 請求項１または２記載の電界効果トラン
    ジスタにおいて、 前記第３のバリア膜は絶縁材料から構成されたことを特
    徴とする電界効果トランジスタ。
  4. 【請求項４】 請求項３記載の電界効果トランジスタに
    おいて、 前記上部ゲート電極上面上を開放して前記シリコン基板
    上に形成された絶縁層を備え、 前記第３のバリア膜は前記絶縁層上に延在して形成され
    たことを特徴とする電界効果トランジスタ。
  5. 【請求項５】 請求項３または４記載の電界効果トラン
    ジスタにおいて、 前記第２，第３バリア膜は高融点金属もしくは高融点金
    属の窒化物から構成されていることを特徴とする電界効
    果トランジスタ。
  6. 【請求項６】 請求項１〜５いずれか１項記載の電界効
    果トランジスタにおいて、 前記第１のバリア膜はトンネル電流が流れる厚さに形成
    された絶縁材料から構成されていることを特徴とする電
    界効果トランジスタ。
  7. 【請求項７】 請求項１記載の電界効果トランジスタに
    おいて、 前記第１，第２，および，第１のバリア膜は高融点金属
    もしくは高融点金属の窒化物から構成されていることを
    特徴とする電界効果トランジスタ。
  8. 【請求項８】 請求項２〜６いずれか１項記載の電界効
    果トランジスタにおいて、 前記絶縁材料は、窒化シリコンもしくは窒化ボロンのい
    ずれか１つから構成されたことを特徴とする電界効果ト
    ランジスタ。
  9. 【請求項９】 請求項１〜８いずれか１項記載の電界効
    果トランジスタにおいて、 前記第１のバリア膜は２層以上の複数層からなる多層膜
    であることを特徴とする電界効果トランジスタ。
  10. 【請求項１０】 請求項１〜８いずれか１項記載の電界
    効果トランジスタにおいて、 前記第１のバリア膜は、高融点金属からなる層または高
    融点金属シリサイドからなる層または高融点金属金属と
    シリコンと窒素との化合物からなる層もしくは高融点金
    属の窒化物からなる層のいずれかが組み合わされて複数
    層積層された多層膜であることを特徴とする電界効果ト
    ランジスタ。
  11. 【請求項１１】 請求項１０記載の電界効果トランジス
    タにおいて、 前記第１のバリア膜は、最下層が金属シリサイド層また
    は高融点金属金属とシリコンと窒素との化合物からなる
    層から構成された多層膜であることを特徴とする電界効
    果トランジスタ。
  12. 【請求項１２】 請求項１１記載の電界効果トランジス
    タにおいて、 前記第１のバリア膜は、最下層が金属シリサイド層また
    は高融点金属金属とシリコンと窒素との化合物からなる
    層から構成され、この金属シリサイドの層上に高融点金
    属の窒化物の層が配置された多層膜であることを特徴と
    する電界効果トランジスタ。
  13. 【請求項１３】 請求項１１記載の電界効果トランジス
    タにおいて、 前記第１のバリア膜は、最下層が金属シリサイド層また
    は高融点金属金属とシリコンと窒素との化合物からなる
    層から構成され、この金属シリサイドの層または高融点
    金属金属とシリコンと窒素との化合物からなる層の上に
    高融点金属の窒化物の層が配置され、最上層が高融点金
    属から構成された多層膜であることを特徴とする電界効
    果トランジスタ。
  14. 【請求項１４】 請求項１〜１３のいずれか１項に記載
    の電界効果トランジスタにおいて、 前記ソース・ドレイン表面の所定領域に高融点金属シリ
    サイド膜が形成されていることを特徴とする電界効果ト
    ランジスタ。
  15. 【請求項１５】 シリコン基板上にゲート絶縁膜を形成
    する工程と、 前記ゲート絶縁膜上にシリコンからなる下部ゲート電極
    を形成する工程と、 前記下部ゲート電極上に犠牲パターンを形成する工程
    と、 前記下部ゲート電極および前記犠牲パターンをマスクと
    して前記シリコン基板の所定量域に不純物を導入するこ
    とでソース・ドレインを形成する工程と、 前記下部ゲート電極および前記犠牲パターンを覆うよう
    に前記シリコン基板上にシリコン酸化物からなる第１の
    層間絶縁膜を形成する工程と、 前記第１の層間絶縁膜を除去して前記犠牲パターンの上
    面を露出させる工程と、 前記犠牲パターンを選択的に除去して前記下部ゲート電
    極上面を露出させて前記第１の層間絶縁膜の前記下部ゲ
    ート電極上部に溝を形成する工程と、 前記下部ゲート電極上面および前記溝側面を覆うように
    銅の拡散を阻止する導電性を有する第１，第２のバリア
    膜を形成する工程と、 前記溝内に前記第１，第２のバリア膜を介して銅からな
    る上部ゲート電極を形成して前記上部ゲート電極の底面
    および両側面が前記第１および第２のバリア膜に覆われ
    た状態とする工程と、 前記上部ゲート電極の露出している上面を塞ぐように銅
    の拡散を阻止する第３のバリア膜を形成する工程とを少
    なくとも備えたことを特徴とする電界効果トランジスタ
    の製造方法。
  16. 【請求項１６】 請求項１５記載の電界効果トランジス
    タの製造方法において、 前記犠牲パターンは、所定のエッチング処理条件におい
    て、シリコンおよび酸化シリコンより速くエッチングさ
    れる材料から構成することを特徴とする電界効果トラン
    ジスタの製造方法。
  17. 【請求項１７】 シリコン基板上にゲート絶縁膜を形成
    する工程と、 前記ゲート絶縁膜上にシリコンからなる下部ゲート電極
    を形成する工程と、 前記下部ゲート電極上にエッチングストッパー層を形成
    する工程と、 前記エッチングストッパー層上に犠牲パターンを形成す
    る工程と、 前記下部ゲート電極および前記犠牲パターンをマスクと
    して前記シリコン基板の所定量域に不純物を導入するこ
    とでソース・ドレインを形成する工程と、 前記下部ゲート電極および前記犠牲パターンを覆うよう
    に前記シリコン基板上にシリコン酸化物からなる第１の
    層間絶縁膜を形成する工程と、 前記第１の層間絶縁膜を除去して前記犠牲パターンの上
    面を露出させる工程と、 前記犠牲パターンを選択的に除去して前記エッチングス
    トッパー層上面を露出させる工程と、 前記エッチングストッパー層を除去して前記下部ゲート
    電極上面を露出させ前記下部ゲート電極上部に溝を形成
    する工程と、 前記下部ゲート電極上面および前記溝側面を覆うように
    銅の拡散を阻止する導電性を有する第１および第２のバ
    リア膜を形成する工程と、 前記溝内に前記第１，第２のバリア膜を介して銅からな
    る上部ゲート電極を形成して前記上部ゲート電極の底面
    および両側面が前記第１および第２のバリア膜に覆われ
    た状態とする工程と、 前記上部ゲート電極の露出している上面を塞ぐように銅
    の拡散を阻止する第３のバリア膜を形成する工程とを少
    なくとも備えたことを特徴とする電界効果トランジスタ
    の製造方法。
  18. 【請求項１８】 シリコン基板上にゲート絶縁膜を形成
    する工程と、 前記ゲート絶縁膜上にシリコンからなる下部ゲート電極
    を形成する工程と、 前記下部ゲート電極上にエッチングストッパー層を形成
    する工程と、 前記エッチングストッパー層上に犠牲パターンを形成す
    る工程と、 前記下部ゲート電極および前記犠牲パターンをマスクと
    して前記シリコン基板の所定量域に不純物を導入するこ
    とでソース・ドレインを形成する工程と、 前記下部ゲート電極および前記犠牲パターンを覆うよう
    に前記シリコン基板上にシリコン酸化物からなる第１の
    層間絶縁膜を形成する工程と、 前記第１の層間絶縁膜を選択的に除去して前記犠牲パタ
    ーンの上面を露出させて前記下部ゲート電極上部に溝を
    形成する工程と、 前記犠牲パターンを選択的に除去して前記エッチングス
    トッパー層上面を露出させる工程と、 前記エッチングストッパー層を除去して前記下部ゲート
    電極上面を露出させる工程と、 前記下部ゲート電極上面および前記溝側面を覆うように
    銅の拡散を阻止する導電性を有する第１および第２のバ
    リア膜を形成する工程と、 前記溝内に前記第１，第２のバリア膜を介して銅からな
    る上部ゲート電極を形成して前記上部ゲート電極の底面
    および両側面が前記第１および第２のバリア膜に覆われ
    た状態とする工程と、 前記上部ゲート電極の露出している上面を塞ぐように銅
    の拡散を阻止する第３のバリア膜を形成する工程とを少
    なくとも備えたことを特徴とする電界効果トランジスタ
    の製造方法。
  19. 【請求項１９】 請求項１７または１８記載の電界効果
    トランジスタの製造方法において、 前記犠牲パターンは、所定のエッチング処理条件におい
    て、酸化シリコンより速くエッチングされる材料から構
    成することを特徴とする電界効果トランジスタの製造方
    法。
  20. 【請求項２０】 請求項１７〜１９のいずれか１項に記
    載の電界効果トランジスタの製造方法において、 前記犠牲層，エッチングストッパー層，下部ゲート電極
    をハードマスクにより加工することを特徴とする電界効
    果トランジスタの製造方法。
  21. 【請求項２１】 請求項１７または１８に記載の電界効
    果トランジスタの製造方法において、 前記犠牲層，エッチングストッパー層，下部ゲート電極
    を酸化シリコンまたは窒化シリコンからなるハードマス
    クにより加工することを特徴とする電界効果トランジス
    タの製造方法。
  22. 【請求項２２】 請求項１５〜２１のいずれか１項に記
    載の電界効果トランジスタの製造方法において、 前記下部ゲート電極上面が露出し、溝が形成された後、
    高融点金属膜を成膜する工程と、 この高融点金属膜上に高融点金属の窒化膜を成膜する工
    程と、 銅を成膜する工程と、 前記溝以外の領域の前記銅、前記高融点金属膜、前記高
    融点金属の窒化膜を除去し、前記銅からなる上部ゲート
    電極と前記高融点金属膜と前記高融点金属の窒化膜から
    なる第１および第２のバリア膜を形成する工程とを少な
    くとも備えたことを特徴とする電界効果トランジスタの
    製造方法。
  23. 【請求項２３】 請求項１５〜２１のいずれか１項に記
    載の電界効果トランジスタの製造方法において、 前記下部ゲート電極上面が露出し、溝が形成された後、
    第１の高融点金属膜を成膜する工程と、 この第１の高融点金属膜上に高融点金属の窒化膜を成膜
    する工程と、 この高融点金属の窒化膜上に第２の高融点金属膜を成膜
    する工程と、 銅を成膜する工程と、 前記溝以外の領域の前記銅、前記第１の高融点金属膜、
    前記高融点金属の窒化膜，前記第２の高融点金属膜を除
    去し、前記銅からなる上部ゲート電極と前記第１の高融
    点金属膜，前記高融点金属の窒化膜，前記第２の高融点
    金属膜からなる第１および第２のバリア膜を形成する工
    程とを少なくとも備えたことを特徴とする電界効果トラ
    ンジスタの製造方法。
  24. 【請求項２４】 請求項１５〜２１のいずれか１項に記
    載の電界効果トランジスタの製造方法において、 前記下部ゲート電極上面が露出し、溝が形成された後、
    高融点金属とシリコンと窒素との化合物を成膜する工程
    と、 この高融点金属とシリコンと窒素との化合物の膜上に高
    融点金属の窒化膜を成膜する工程と、 前記上部ゲート電極となる銅を成膜する工程と、 前記溝以外の領域の前記銅、前記高融点金属膜、前記高
    融点金属膜の窒化膜を除去し、前記銅からなる上部ゲー
    ト電極と前記高融点金属膜と前記高融点金属の窒化膜か
    らなる第１および第２のバリア膜を形成する工程とを少
    なくとも備えたことを特徴とする電界効果トランジスタ
    の製造方法。
  25. 【請求項２５】 請求項１５〜２１のいずれか１項に記
    載の電界効果トランジスタの製造方法において、 前記下部ゲート電極上面が露出し、溝が形成された後、
    高融点金属とシリコンと窒素との化合物を成膜する工程
    と、 この高融点金属とシリコンと窒素との化合物の膜上に高
    融点金属の窒化膜を成膜する工程と、 この高融点金属の窒化膜上に高融点金属膜を成膜する工
    程と、 前記上部ゲート電極となる銅を成膜する工程と、 前記溝以外の領域の前記銅、前記第１の高融点金属膜，
    前記高融点金属膜の窒化膜，前記第２の高融点金属膜を
    除去し、前記銅からなる上部ゲート電極と前記第１の高
    融点金属膜，前記高融点金属の窒化膜，前記第２の高融
    点金属膜からなる第１および第２のバリア膜を形成する
    工程とを少なくとも備えたことを特徴とする電界効果ト
    ランジスタの製造方法。
  26. 【請求項２６】 請求項２２または２３に記載の電界効
    果トランジスタの製造方法において、 前記下部ゲート電極に接して高融点金属の膜を成膜する
    工程と、 熱処理して前記下部ゲート電極に接する高融点金属の膜
    をシリサイド化して前記下部ゲート電極に接して高融点
    金属のシリサイド膜を形成し、前記第１のバリア膜の一
    部とする工程とを少なくとも備えたことを特徴とする電
    界効果トランジスタの製造方法。
  27. 【請求項２７】 シリコン基板上にゲート絶縁膜を形成
    する工程と、 前記ゲート絶縁膜上にシリコンからなる下部ゲート電極
    を形成する工程と、 前記下部ゲート電極上に犠牲パターンを形成する工程
    と、 前記下部ゲート電極および前記犠牲パターンをマスクと
    して前記シリコン基板の所定量域に不純物を導入するこ
    とでソース・ドレインを形成する工程と、 前記下部ゲート電極および前記犠牲パターンの両側面に
    銅の拡散を阻止する絶縁材料からなる側壁を形成する工
    程と、 前記下部ゲート電極および前記犠牲パターンを覆うよう
    に前記シリコン基板上にシリコン酸化物からなる第１の
    層間絶縁膜を形成する工程と、 前記第１の層間絶縁膜を除去して前記犠牲パターンの上
    面を露出させる工程と、 前記犠牲パターンを選択的に除去して前記下部ゲート電
    極上部に溝を形成する工程と、 前記下部ゲート電極上面を覆い両端が前記側壁に接触す
    るように銅の拡散を阻止する導電性を有する第１のバリ
    ア膜を形成する工程と、 前記溝内に前記第１のバリア膜を介して銅からなる上部
    ゲート電極を形成して前記上部ゲート電極の底面が前記
    第１のバリア膜に覆われて両側面が前記側壁からなる第
    ２のバリア膜に覆われた状態とする工程と、 前記上部ゲート電極の露出している上面を塞ぐように銅
    の拡散を阻止する第３のバリア膜を形成する工程とを少
    なくとも備えたことを特徴とする電界効果トランジスタ
    の製造方法。
  28. 【請求項２８】 シリコン基板上にゲート絶縁膜を形成
    する工程と、 前記ゲート絶縁膜上にシリコンからなる下部ゲート電極
    を形成する工程と、 前記下部ゲート電極上にエッチングストッパー層を形成
    する工程と、 前記エッチングストッパー層上に犠牲パターンを形成す
    る工程と、 前記下部ゲート電極および前記犠牲パターンをマスクと
    して前記シリコン基板の所定量域に不純物を導入するこ
    とでソース・ドレインを形成する工程と、 前記下部ゲート電極，前記エッチングストッパー層，お
    よび，前記犠牲パターンの両側面に銅の拡散を阻止する
    絶縁材料からなる側壁を形成する工程と、 前記下部ゲート電極，前記エッチングストッパー層，お
    よび，前記犠牲パターンを覆うように前記シリコン基板
    上にシリコン酸化物からなる第１の層間絶縁膜を形成す
    る工程と、 前記第１の層間絶縁膜を除去して前記犠牲パターンの上
    面を露出させる工程と、 前記犠牲パターンを選択的に除去して前記エッチングス
    トッパー層上面を露出させる工程と、 前記エッチングストッパー層を除去して前記下部ゲート
    電極上部に溝を形成する工程と、 前記下部ゲート電極に密着して上面を覆い両端が前記側
    壁に接触するように銅の拡散を阻止する導電性を有する
    第１のバリア膜を形成する工程と、 前記溝内に前記第１のバリア膜を介して銅からなる上部
    ゲート電極を形成して前記上部ゲート電極の底面が前記
    第１のバリア膜に覆われて両側面が前記側壁からなる第
    ２のバリア膜に覆われた状態とする工程と、 前記上部ゲート電極の露出している上面を塞ぐように銅
    の拡散を阻止する第３のバリア膜を形成する工程とを少
    なくとも備えたことを特徴とする電界効果トランジスタ
    の製造方法。
  29. 【請求項２９】 シリコン基板上にゲート絶縁膜を形成
    する工程と、 前記ゲート絶縁膜上にシリコンからなる下部ゲート電極
    を形成する工程と、 前記下部ゲート電極上にエッチングストッパー層を形成
    する工程と、 前記エッチングストッパー層上に犠牲パターンを形成す
    る工程と、 前記下部ゲート電極および前記犠牲パターンをマスクと
    して前記シリコン基板の所定量域に不純物を導入するこ
    とでソース・ドレインを形成する工程と、 前記下部ゲート電極，前記エッチングストッパー層，お
    よび，前記犠牲パターンの両側面に銅の拡散を阻止する
    絶縁材料からなる側壁を形成する工程と、 前記下部ゲート電極，前記エッチングストッパー層，お
    よび，前記犠牲パターンを覆うように前記シリコン基板
    上にシリコン酸化物からなる第１の層間絶縁膜を形成す
    る工程と、 前記第１の層間絶縁膜を選択的に除去して前記犠牲パタ
    ーンの上面を露出させて前記下部ゲート電極上部に溝を
    形成する工程と、 前記犠牲パターンを選択的に除去して前記エッチングス
    トッパー層上面を露出させる工程と、 前記エッチングストッパー層を除去する工程と、 前記下部ゲート電極に密着して上面を覆い両端が前記側
    壁に接触するように銅の拡散を阻止する導電性を有する
    第１のバリア膜を形成する工程と、 前記溝内に前記第１のバリア膜を介して銅からなる上部
    ゲート電極を形成して前記上部ゲート電極の底面が前記
    第１のバリア膜に覆われて両側面が前記側壁からなる第
    ２のバリア膜に覆われた状態とする工程と、 前記上部ゲート電極の露出している上面を塞ぐように銅
    の拡散を阻止する第３のバリア膜を形成する工程とを少
    なくとも備えたことを特徴とする電界効果トランジスタ
    の製造方法。
  30. 【請求項３０】 請求項２８または２９に記載の電界効
    果トランジスタの製造方法において、 前記犠牲層，エッチングストッパー層，下部ゲート電極
    をハードマスクにより加工することを特徴とする電界効
    果トランジスタの製造方法。
  31. 【請求項３１】 請求項２８または２９に記載の電界効
    果トランジスタの製造方法において、 前記犠牲層，エッチングストッパー層，下部ゲート電極
    を酸化シリコンまたは窒化シリコンからなるハードマス
    クにより加工することを特徴とする電界効果トランジス
    タの製造方法。
  32. 【請求項３２】 請求項２７〜３１いずれか１項に記載
    の電界効果トランジスタの製造方法において、 前記下部ゲート電極に接して高融点金属の膜を成膜する
    工程と、 熱処理して前記下部ゲート電極に接する高融点金属の膜
    をシリサイド化して前記下部ゲート電極に接して高融点
    金属のシリサイド膜を形成し、前記第１のバリア膜の一
    部とする工程とを少なくとも備えたことを特徴とする電
    界効果トランジスタの製造方法。
  33. 【請求項３３】 請求項２７〜３１のいずれか１項に記
    載の電界効果トランジスタの製造方法において、 前記下部ゲート電極に接して高融点金属膜を成膜する工
    程と、 熱処理して前記下部ゲート電極に接する高融点金属窒化
    膜をシリコンに反応させて前記下部ゲート電極に接して
    高融点金属とシリコンと窒素との化合物膜を形成し、前
    記第１のバリア膜の一部とする工程とを少なくとも備え
    たことを特徴とする電界効果トランジスタの製造方法。
  34. 【請求項３４】 請求項１７〜１９いずれか１項記載の
    電界効果トランジスタの製造方法において、 前記側壁がシリコン窒化物から構成されたことを特徴と
    する電界効果トランジスタの製造方法。
  35. 【請求項３５】 請求項１５〜２１いずれか１項記載の
    電界効果トランジスタの製造方法において、 前記第１のバリア膜は前記下部ゲート電極上面をトンネ
    ル電流が流れる厚さまで窒化することで形成することを
    特徴とする電界効果トランジスタの製造方法。
  36. 【請求項３６】 請求項１５〜３５いずれか１項に記載
    の電界効果トランジスタの製造方法において、 第１または第２のバリア膜は、前記溝底面に対して垂直
    の角度または垂直に近い角度で入射する粒子を多くした
    方法で成膜することを特徴とする電界効果トランジスタ
    の製造方法。
  37. 【請求項３７】 請求項１５〜３６いずれか１項に記載
    の電界効果トランジスタの製造方法において、 前記上部ゲート電極を形成する前に、前記ソース・ドレ
    インの所定領域に高融点金属シリサイドが形成されるこ
    とを特徴とする電界効果トランジスタの製造方法。
JP34172699A 1998-12-02 1999-12-01 電界効果トランジスタおよびその製造方法 Expired - Fee Related JP3381690B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP34172699A JP3381690B2 (ja) 1998-12-02 1999-12-01 電界効果トランジスタおよびその製造方法

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP34279198 1998-12-02
JP10-342791 1998-12-02
JP34172699A JP3381690B2 (ja) 1998-12-02 1999-12-01 電界効果トランジスタおよびその製造方法

Publications (2)

Publication Number Publication Date
JP2000228523A true JP2000228523A (ja) 2000-08-15
JP3381690B2 JP3381690B2 (ja) 2003-03-04

Family

ID=26577038

Family Applications (1)

Application Number Title Priority Date Filing Date
JP34172699A Expired - Fee Related JP3381690B2 (ja) 1998-12-02 1999-12-01 電界効果トランジスタおよびその製造方法

Country Status (1)

Country Link
JP (1) JP3381690B2 (ja)

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100380282B1 (ko) * 2001-07-12 2003-04-18 주식회사 하이닉스반도체 반도체장치의 게이트 및 그의 형성방법
JP2009152577A (ja) * 2007-11-29 2009-07-09 Semiconductor Energy Lab Co Ltd 光電変換装置及びその製造方法
US10833199B2 (en) 2016-11-18 2020-11-10 Acorn Semi, Llc Nanowire transistor with source and drain induced by electrical contacts with negative Schottky barrier height
US10872964B2 (en) 2016-06-17 2020-12-22 Acorn Semi, Llc MIS contact structure with metal oxide conductor
US10879366B2 (en) 2011-11-23 2020-12-29 Acorn Semi, Llc Metal contacts to group IV semiconductors by inserting interfacial atomic monolayers
US10937880B2 (en) 2002-08-12 2021-03-02 Acorn Semi, Llc Method for depinning the Fermi level of a semiconductor at an electrical junction and devices incorporating such junctions
US11043571B2 (en) 2002-08-12 2021-06-22 Acorn Semi, Llc Insulated gate field effect transistor having passivated schottky barriers to the channel

Cited By (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100380282B1 (ko) * 2001-07-12 2003-04-18 주식회사 하이닉스반도체 반도체장치의 게이트 및 그의 형성방법
US11043571B2 (en) 2002-08-12 2021-06-22 Acorn Semi, Llc Insulated gate field effect transistor having passivated schottky barriers to the channel
US11355613B2 (en) 2002-08-12 2022-06-07 Acorn Semi, Llc Method for depinning the Fermi level of a semiconductor at an electrical junction and devices incorporating such junctions
US11056569B2 (en) 2002-08-12 2021-07-06 Acorn Semi, Llc Method for depinning the fermi level of a semiconductor at an electrical junction and devices incorporating such junctions
US10937880B2 (en) 2002-08-12 2021-03-02 Acorn Semi, Llc Method for depinning the Fermi level of a semiconductor at an electrical junction and devices incorporating such junctions
US10950707B2 (en) 2002-08-12 2021-03-16 Acorn Semi, Llc Method for depinning the Fermi level of a semiconductor at an electrical junction and devices incorporating such junctions
US11018237B2 (en) 2002-08-12 2021-05-25 Acorn Semi, Llc Method for depinning the fermi level of a semiconductor at an electrical junction and devices incorporating such junctions
JP2009152577A (ja) * 2007-11-29 2009-07-09 Semiconductor Energy Lab Co Ltd 光電変換装置及びその製造方法
US10879366B2 (en) 2011-11-23 2020-12-29 Acorn Semi, Llc Metal contacts to group IV semiconductors by inserting interfacial atomic monolayers
US11610974B2 (en) 2011-11-23 2023-03-21 Acorn Semi, Llc Metal contacts to group IV semiconductors by inserting interfacial atomic monolayers
US11804533B2 (en) 2011-11-23 2023-10-31 Acorn Semi, Llc Metal contacts to group IV semiconductors by inserting interfacial atomic monolayers
US12336263B2 (en) 2011-11-23 2025-06-17 Acorn Semi, Llc Metal contacts to group IV semiconductors by inserting interfacial atomic monolayers
US10872964B2 (en) 2016-06-17 2020-12-22 Acorn Semi, Llc MIS contact structure with metal oxide conductor
US11843040B2 (en) 2016-06-17 2023-12-12 Acorn Semi, Llc MIS contact structure with metal oxide conductor
US10833199B2 (en) 2016-11-18 2020-11-10 Acorn Semi, Llc Nanowire transistor with source and drain induced by electrical contacts with negative Schottky barrier height
US11462643B2 (en) 2016-11-18 2022-10-04 Acorn Semi, Llc Nanowire transistor with source and drain induced by electrical contacts with negative Schottky barrier height
US12034078B2 (en) 2016-11-18 2024-07-09 Acorn Semi, Llc Nanowire transistor with source and drain induced by electrical contacts with negative Schottky barrier height
US12477776B2 (en) 2016-11-18 2025-11-18 Acorn Semi, Llc Nanowire transistor with source and drain induced by electrical contacts with negative Schottky barrier height

Also Published As

Publication number Publication date
JP3381690B2 (ja) 2003-03-04

Similar Documents

Publication Publication Date Title
KR100319681B1 (ko) 전계 효과 트랜지스터 및 그 제조 방법
JP3563530B2 (ja) 半導体集積回路装置
CN101790778A (zh) 高k/金属栅极晶体管的接触部中的硅化物层
US6650017B1 (en) Electrical wiring of semiconductor device enabling increase in electromigration (EM) lifetime
JP2002170953A (ja) 半導体装置及びその製造方法
JPH11150268A (ja) 半導体装置及びその製造方法
JPH10178179A (ja) トランジスタ電極上にシリサイド層が形成されているｉｃ構造、ｍｏｓトランジスタおよびその製造方法
US20070096212A1 (en) Semiconductor device and method for fabricating the same
US5518961A (en) Semiconductor integrated circuit device with wiring microstructure formed on gates and method of manufacturing the same
US20070032074A1 (en) Method of fabricating semiconductor device
KR100395734B1 (ko) 확대된 소스/드레인 접속구역을 갖는 실리사이드소스/드레인 모스 트랜지스터 및 그의 제조방법
US20090075477A1 (en) Method of manufacturing semiconductor device
JP2004179451A (ja) 半導体装置およびその製造方法
JP3381690B2 (ja) 電界効果トランジスタおよびその製造方法
US6534393B1 (en) Method for fabricating local metal interconnections with low contact resistance and gate electrodes with improved electrical conductivity
JP2008098504A (ja) 半導体装置の製造方法
US6479336B2 (en) Method for fabricating semiconductor device
JPH06204173A (ja) 半導体装置の製造方法
US7645653B2 (en) Method for manufacturing a semiconductor device having a polymetal gate electrode structure
JP4296769B2 (ja) 半導体装置及びその製造方法
JPH1187701A (ja) 半導体装置及び半導体装置の製造方法
US6521517B1 (en) Method of fabricating a gate electrode using a second conductive layer as a mask in the formation of an insulating layer by oxidation of a first conductive layer
US20060043496A1 (en) Semiconductor device and method for fabricating the same
JP3966102B2 (ja) 半導体装置の製造方法
JP2001044201A (ja) 半導体集積回路装置の製造方法

Legal Events

Date Code Title Description
LAPS Cancellation because of no payment of annual fees