JP2000230947A - デジタル位相制御ループにおける周波数検出方法 - Google Patents

デジタル位相制御ループにおける周波数検出方法

Info

Publication number
JP2000230947A
JP2000230947A JP11336585A JP33658599A JP2000230947A JP 2000230947 A JP2000230947 A JP 2000230947A JP 11336585 A JP11336585 A JP 11336585A JP 33658599 A JP33658599 A JP 33658599A JP 2000230947 A JP2000230947 A JP 2000230947A
Authority
JP
Japan
Prior art keywords
frequency
edge point
count value
phase control
digital phase
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP11336585A
Other languages
English (en)
Inventor
Kenshu Boku
賢洙 朴
Jae-Seong Shim
載晟 沈
Yong-Kwang Won
容光 元
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Samsung Electronics Co Ltd
Original Assignee
Samsung Electronics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Samsung Electronics Co Ltd filed Critical Samsung Electronics Co Ltd
Publication of JP2000230947A publication Critical patent/JP2000230947A/ja
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/08—Details of the phase-locked loop
    • H03L7/10—Details of the phase-locked loop for assuring initial synchronisation or for broadening the capture range
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/08—Details of the phase-locked loop
    • H03L7/085—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal
    • H03L7/091—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal the phase or frequency detector using a sampling device
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11B—INFORMATION STORAGE BASED ON RELATIVE MOVEMENT BETWEEN RECORD CARRIER AND TRANSDUCER
    • G11B20/00—Signal processing not specific to the method of recording or reproducing; Circuits therefor
    • G11B20/10—Digital recording or reproducing
    • G11B20/14—Digital recording or reproducing using self-clocking codes
    • G11B20/1403—Digital recording or reproducing using self-clocking codes characterised by the use of two levels
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/08—Details of the phase-locked loop
    • H03L7/10—Details of the phase-locked loop for assuring initial synchronisation or for broadening the capture range
    • H03L7/113—Details of the phase-locked loop for assuring initial synchronisation or for broadening the capture range using frequency discriminator
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R23/00—Arrangements for measuring frequencies; Arrangements for analysing frequency spectra
    • G01R23/02—Arrangements for measuring frequency, e.g. pulse repetition rate; Arrangements for measuring period of current or voltage
    • G01R23/10—Arrangements for measuring frequency, e.g. pulse repetition rate; Arrangements for measuring period of current or voltage by converting frequency into a train of pulses, which are then counted, i.e. converting the signal into a square wave

Landscapes

  • Engineering & Computer Science (AREA)
  • Signal Processing (AREA)
  • Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)
  • Measuring Frequencies, Analyzing Spectra (AREA)

Abstract

(57)【要約】 【課題】 デジタル位相制御ループで低いクロック周波
数を利用して高解像度を得られるデジタル位相制御ルー
プにおける周波数検出方法を提供する。 【解決手段】 本発明の方法は入力信号のエッジ点を検
出する第１段階と、検出されるエッジ点を基準に前後入
力信号を一定周波数でサンプリングする第２段階と、検
出されるエッジ点を基準に以前に位置するサンプル間を
基準クロック信号でカウントする第３段階と、カウント
値とそれに対応する時間間隔を足してエッジ点での周波
数カウント値を求める第４段階、及び求めた周波数カウ
ント値と既設定された基準値とを比較し、その比較結果
によって周波数を調節する第５段階とを含む。従って、
本発明は基準クロック信号の周波数を高めなくても基準
クロック周波数だけでも高解像度を有する周波数を検出
してデータの品質を上げることができる。

Description

【発明の詳細な説明】
【０００１】
【発明の属する技術分野】本発明は光ディスクにおける
デジタル位相制御ループの周波数検出方法に係り、より
詳しくはデジタル位相制御ループで低いクロック周波数
を用いて高解像度を得られるデジタル位相制御ループに
おける周波数検出方法に関する。
【０００２】
【従来の技術】一般に、コンパクトディスク(CD)やデジ
タル多機能ディスク(DVD)のような光ディスクの再生装
置においては再生信号に同期を合せる過程が必要であ
る。この過程を実行させる回路が位相制御ループであ
る。
【０００３】デジタル位相制御ループ(phase locked lo
op : PLL)は通常周波数検出ブロック、チャージポンプ
制御ブロック、チャージポンプブロック、位相検出ブロ
ック、周波数分周器及び電圧制御発振器(Voltage Contr
ol Oscillator : 以下、VCOと称する)を含む。ここで、
チャージポンプ制御ブロックは周波数検出誤差をパルス
幅変調(pulse width modulation : PWM)し、チャージポ
ンプブロックはパルス幅変調された周波数検出誤差にと
もなう電流を発生させる。位相制御ループは入力信号に
対して一定周波数に発振するVCOクロック信号を生成し
た後、この信号の周波数を可変させ入力信号と同期を合
せる方法で制御する。しかし、位相制御だけでは制御上
に限界があるため、一般に発振周波数と入力信号の周波
数との差を計算し周波数追跡を行なった後、近接した周
波数帯に近づけば位相制御を行なう。この際、周波数追
跡の解像度と正確度を高めるため、一般に周波数分周器
を用いて基準クロックの周波数を２倍以上高めたクロッ
クを使用し二進信号をカウントして周波数検出を行なう
ことが普通である。
【０００４】従って、従来の技術によれば、周波数検出
のために実際に必要なクロック信号より所望の解像度ほ
ど高い周波数を使用しなければならないため、高周波信
号が用いられる状態で動作しなければならないという短
所がある。しかし、現在の技術では４倍以上のクロック
周波数発生が難しく、デジタル位相制御ループの場合は
A/D変換のため、使用できるクロック周波数に限界があ
って、基準クロック周波数以上の高周波数を使用できな
い問題点があった。
【０００５】
【発明が解決しようとする課題】従って、本発明の目的
は前述した問題点を解決できるように基準クロック信号
の周波数を高めなくても基準クロック周波数だけで基準
信号周波数検出の解像度を上げられるデジタル位相制御
ループにおける周波数検出方法を提供するところにあ
る。
【０００６】
【課題を解決するための手段】このような目的を達成す
るための本発明に係るデジタル位相制御ループにおける
周波数検出方法は、入力信号のエッジ点を検出する第１
段階と、検出されるエッジ点を基準に前後入力信号を一
定周波数でサンプリングする第２段階と、検出されるエ
ッジ点を基準に以前に位置するサンプル間を基準クロッ
ク信号でカウントする第３段階と、カウント値とそれに
対応する時間間隔を足してエッジ点における周波数カウ
ント値を求める第４段階、及び求めた周波数カウント値
と既設定された基準値とを比較し、その比較結果によっ
て周波数を調節する第５段階とを含む。
【０００７】
【発明の実施の形態】以下、添付した図面を参照して本
発明の望ましい実施形態を詳細に説明する。入力される
信号の周波数検出のためには、現在基準信号(eight to
fourteen modulation : EFM)の周波数が早いかあるいは
遅いかを知るべきである。周波数を追従するということ
は、結局VCO周波数を基準信号(EFM)に正確に同期が合う
ように周波数値を変化させるという意味である。基準信
号(EFM)は基準クロック(T)の整数倍で構成されている。
そして、CDの場合、NRZ(Non Return to Zero)形態に構
成された信号の最大周波数成分は３Tであり、最小周波
数成分は１１Tであり、DVDの場合は最大周波数成分は３
Tであるが、最小周波数成分は１４Tである。DVDの場合
は中間に１１T、１２T及び１３Tが存しない。この時、
１１Tまたは１４Tをフレーム同期パターン(Sync．Patte
rn)と言い、CDの場合は５８８T、DVDの場合は１４８８T
毎に１１Tと１４T信号が含まれている構造を持つ。
【０００８】VCO周波数が基準信号(EFM)よりどれくらい
間隔を隔てているかを知るためには、同期パターンを利
用する。正常なDVDディスクは最低周波数成分が１４Tで
あり、この時位相制御ループが同期しているならばVCO
クロックは１４Tぐらいカウントされる。また、DVDの場
合は同期パターンが一種であるが、CDの場合は図１に示
したように二種である。
【０００９】従って、CD及びDVDに単一アルゴリズムを
適用するためには基準信号(EFM)のハイ区間か、ロー区
間の一方同期パターンを選ぶべきである。これに伴い、
基準信号の毎エッジからハイ区間やロー区間にVCO発振
クロックをカウンティングする。一定区間中最大にカウ
ントされた値が１１Tや１４Tとどれぐらい差が出ている
かを基準に周波数差を検出するようになる。一般には解
像度を高めるために発振周波数より２倍高い周波数を使
用してカウンティングする。すると、１１Tや１４Tは２
２Tや２８Tにカウントされるので、２倍に精密に周波数
差を検出できる。解像度を一層高めようとするならば、
発振周波数よりn倍高い周波数を使用してカウントする
ようにすれば、n倍ほど正確な周波数追従が可能にな
る。しかし、実際回路上では使用できる周波数帯域に限
界があるため、２倍以上の発振周波数は使用し難い。そ
れで、高い発振周波数を使用しなくてもA/D変換により
サンプリングされたデータ値を利用すれば、一周期中で
データの符号がどの点で変わっているかが正確に分か
る。
【００１０】図２は本発明に係るデジタルPLL回路にお
ける周波数検出装置を示す構成図である。図２の装置に
おいて、光ディスク(図示せず)から読み取られるRF信号
は比較器２１及びエッジ検出部２２に入力される。比較
器２１は入力されるRF信号を二値化して基準信号(EFM)
をカウンター２３に出力する。エッジ検出部２２は入力
されるRF信号が基準電圧を基準に符号が変わる地点毎に
エッジ検出信号をカウンター２３に出力する。カウンタ
ー２３はクロック信号CLKを入力されエッジ検出部２２
のエッジ検出結果によって比較器２１からの基準信号に
クロック信号が幾つあるかをカウントして出力する。
【００１１】図２のカウンター２３に対する具体的な動
作を図３及び図４に基づき説明する。図３は本発明を具
現する基本アルゴリズムを説明するための図面である。
A/Dコンバーター(図示せず)を通じてRF信号を一定周波
数でサンプリングして得られる二つのサンプルデータ間
のデータが線形的であるという仮定をすれば図３のよう
に示される。
【００１２】A(N-1)はN-1番目サンプルデータであり、A
(N)はN番目サンプルデータである。サンプリングされた
二つの地点A(N-1)、A(N)におけるサンプル値は各々a、
a'である。図３を見れば、三角形abcと三角形a'b'c'は
似ている三角形の形であることが分かる。従って、三辺
間にはa:b:c=a':b':c'のような式が成り立つ。従って、
二つのサンプル間の時間間隔はb+b'で表示される。aと
a'というサンプル値を知っていれば、bとb'は次のよう
な式から得られる。 b = a/(a+a')(b+b') b' = a'/(a+a')(b+b') ここで、a、a'、b、b'は全て絶対値であり、b+b'は１と
見なす。
【００１３】従って、サンプルされたデータの符号が変
わる地点をエッジ点だとすれば、エッジ点から現在まで
数えてきたカウント値にb値を足して出力し、改めて開
始されるカウンターはb'値から始まればクロック周波数
だけを使用する場合にも正確な値で周波数値を追従でき
る。即ち、周波数カウント値=以前周波数カウント値+b
であり、改めて開始するカウント値=b'になるのが分か
る。
【００１４】図４は図３のアルゴリズムを使用する本発
明に係る一実施形態を説明するための図面である。一番
目エッジ点でのサンプリングデータA(N)とA(N-1)の値を
各々0.2と-1.5と仮定し、周波数カウント値は次の式で
求められる。 周波数カウント値=以前周波数カウント値+1.5/(0.2+1.
5) この時、カウンター２３が改めて開始する周波数カウン
ト値は0.2/(0.2+1.5)=0.1176になる。一方、二番目エッ
ジ点でのサンプリングデータA(N)とA(N-1)の値は各々-1
と0.5と仮定し、周波数カウント値は次の式で求められ
る。 周波数カウント値=0.1176+14+0.5/(0.5+1)=14.4506 この時、カウンター２３が改めて開始する周波数カウン
ト値は1/(0.5+1)=0.6667になる。従って、図４の波形の
場合は周波数検出の出力値は14.4506であって、１４Tに
比べて発振周波数が高いために次の段階の発振周波数を
低くして正しく同期を合せられることは自明である。
【００１５】
【発明の効果】以上述べたように、本発明は基準クロッ
ク信号の周波数を高めなくても基準クロック周波数だけ
でも高解像度を有する周波数を検出してデータの品質を
向上させることができる。
【図面の簡単な説明】
【図１】 CDの同期パターン図である。
【図２】 本発明の周波数検出方法が採用されたデジタ
ルPLL回路における周波数検出装置の構成図である。
【図３】 本発明の方法を具現するアルゴリズムを説明
するための図面である。
【図４】 図３のアルゴリズムを使用する本発明に係る
一実施形態を説明するための図面である。
【符号の説明】
２１ 比較器 ２２ エッジ検出部 ２３ カウンター

Claims (5)

    【特許請求の範囲】
  1. 【請求項１】 デジタル位相制御ループ(ＰＬＬ)におけ
    る周波数検出方法において、 入力信号のエッジ点を検出する第１段階と、 前記検出されるエッジ点を基準に前後入力信号を一定周
    波数でサンプリングする第２段階と、 前記検出されるエッジ点を基準に以前に位置するサンプ
    ル間を基準クロック信号でカウントする第３段階と、 前記カウント値とそれに対応する時間間隔を足してエッ
    ジ点における周波数カウント値を求める第４段階と、 前記求めた周波数カウント値と既設定された基準値とを
    比較し、その比較結果によって周波数を調節する第５段
    階とを含むデジタル位相制御ループにおける周波数検出
    方法。
  2. 【請求項２】 前記第２段階は、 前記基準クロック信号の周波数でサンプリングすること
    を特徴とする請求項１に記載のデジタル位相制御ループ
    における周波数検出方法。
  3. 【請求項３】前記第４段階は、 前記エッジ点以前サンプリングデータから前記エッジ点
    までの時間間隔を計算する第４a段階と、 前記エッジ点から前記エッジ点以後サンプリングデータ
    までの時間間隔を計算する第４b段階と、 前記エッジ点までの周波数カウント値と前記第４a段階
    の時間間隔を足して前記エッジ点における周波数カウン
    ト値とする第４c段階を含む請求項１に記載のデジタル
    位相制御ループにおける周波数検出方法。
  4. 【請求項４】前記第４段階は、 前記第４b段階で求められた計算値を改めて開始する周
    波数カウント値に基準信号の周波数をカウンティングす
    ることを特徴とする請求項３に記載のデジタル位相制御
    ループにおける周波数検出方法。
  5. 【請求項５】前記第２段階は、 前記エッジ点を基準に前後で得られた二つのサンプル間
    のデータは線形的であることを特徴とする請求項１に記
    載のデジタル位相制御ループにおける周波数検出方法。
JP11336585A 1998-11-26 1999-11-26 デジタル位相制御ループにおける周波数検出方法 Pending JP2000230947A (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR199850947 1998-11-26
KR1019980050947A KR100318842B1 (ko) 1998-11-26 1998-11-26 디지털위상제어루프에서의주파수검출방법

Publications (1)

Publication Number Publication Date
JP2000230947A true JP2000230947A (ja) 2000-08-22

Family

ID=19559835

Family Applications (1)

Application Number Title Priority Date Filing Date
JP11336585A Pending JP2000230947A (ja) 1998-11-26 1999-11-26 デジタル位相制御ループにおける周波数検出方法

Country Status (6)

Country Link
US (1) US6580775B1 (ja)
EP (1) EP1005166B1 (ja)
JP (1) JP2000230947A (ja)
KR (1) KR100318842B1 (ja)
CN (1) CN1171386C (ja)
DE (1) DE69923749T2 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7190305B2 (en) 2004-03-22 2007-03-13 Fujitsu Ten Limited Radar apparatus

Families Citing this family (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100458106B1 (ko) * 2000-07-10 2004-11-26 인터내셔널 비지네스 머신즈 코포레이션 디지털 신호의 품질을 결정하기 위한 장치 및 방법
KR100940204B1 (ko) 2003-05-13 2010-02-10 삼성전자주식회사 광 디스크의 클럭 생성을 위한 주파수 검출장치 및 방법
KR100694125B1 (ko) * 2005-06-10 2007-03-12 삼성전자주식회사 위상 동기 루프 회로에서의 주파수 검출기 및 주파수 에러검출 방법
US7523365B2 (en) * 2005-12-19 2009-04-21 International Business Machines Corporation Dynamic determination of signal quality in a digital system
US20100182049A1 (en) * 2009-01-22 2010-07-22 Henrik Sjoland Digital Phase Detection
CN101881796B (zh) * 2010-06-30 2013-01-09 天津市德力电子仪器有限公司 一种频率计数模块和计数方法
CN102128981B (zh) * 2010-12-29 2012-11-07 上海大学 脉冲信号周期测量方法
CN103308763B (zh) * 2012-03-16 2016-02-03 国民技术股份有限公司 一种时钟频率检测装置及方法
CN103023432A (zh) * 2012-11-21 2013-04-03 无锡来燕微电子有限公司 一种芯片內部产生的自动调节频率的振荡时钟及其设计方法
CN114814358B (zh) * 2022-06-27 2022-11-01 成都凯天电子股份有限公司 一种频率测量系统及方法

Family Cites Families (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4546486A (en) * 1983-08-29 1985-10-08 General Electric Company Clock recovery arrangement
JPH0690076B2 (ja) 1988-04-14 1994-11-14 松下電器産業株式会社 ピッチ抽出装置
US4912729A (en) * 1988-05-16 1990-03-27 U.S. Philips Corporation Phase-locked-loop circuit and bit detection arrangement comprising such a phase-locked-loop circuit
EP0500263A3 (en) * 1991-02-20 1993-06-09 Research Machines Plc Method for synchronising a receiver's data clock
US5416809A (en) * 1991-03-13 1995-05-16 Sony Corporation Digital phase locked loop apparatus
DE69204144T2 (de) * 1991-11-25 1996-03-21 Philips Electronics Nv Phasenregelschleife mit Frequenzabweichungsdetektor und Decodierschaltung mit einer solchen Phasenregelschleife.
US5299237A (en) * 1991-12-20 1994-03-29 Honeywell Inc. Asymmetrical data tracking digital phase locked loop
US5661425A (en) * 1994-06-20 1997-08-26 Sharp Kabushiki Kaisha Digital PLL circuit
US5594763A (en) * 1995-06-06 1997-01-14 Cirrus Logic, Inc. Fast synchronizing digital phase-locked loop for recovering clock information from encoded data
JPH095362A (ja) 1995-06-16 1997-01-10 Koyo Denki Kk 波形検出方法およびその装置
JP3508412B2 (ja) * 1995-08-10 2004-03-22 セイコーエプソン株式会社 データ復号回路、電圧制御発振回路、データ復号装置及び電子機器
JPH10107623A (ja) * 1996-10-01 1998-04-24 Sony Corp 変換装置および方法、並びに、ｐｌｌ演算装置および方法
GB2321142B (en) * 1997-01-13 2001-03-28 Plessey Semiconductors Ltd Frequency control arrangement
KR100532370B1 (ko) * 1997-07-21 2006-01-27 삼성전자주식회사 전 주기 보상 기능을 갖는 광 디스크 재생장치 및 그의 동작방법
JP3179382B2 (ja) * 1997-08-27 2001-06-25 山形日本電気株式会社 Ｐｌｌ回路

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7190305B2 (en) 2004-03-22 2007-03-13 Fujitsu Ten Limited Radar apparatus

Also Published As

Publication number Publication date
DE69923749D1 (de) 2005-03-24
DE69923749T2 (de) 2006-01-19
CN1171386C (zh) 2004-10-13
KR100318842B1 (ko) 2002-04-22
EP1005166B1 (en) 2005-02-16
KR20000033889A (ko) 2000-06-15
EP1005166A3 (en) 2003-01-15
EP1005166A2 (en) 2000-05-31
CN1257350A (zh) 2000-06-21
US6580775B1 (en) 2003-06-17

Similar Documents

Publication Publication Date Title
KR100348579B1 (ko) 주파수 제어 및 위상 동기 회로
KR100243622B1 (ko) 위상 고정 루프
KR100983991B1 (ko) 주파수 및 위상 제어 장치와 최대 우도 디코더
JPWO2000036602A1 (ja) 周波数制御及び位相同期回路
JPH10261269A (ja) ディジタル信号再生回路
US7304523B2 (en) Clock generating apparatus and method in optical storage system
US6580775B1 (en) Method of detecting frequency of digital phase locked loop
KR101079758B1 (ko) 디지털 위상동기루프 장치
US7433286B2 (en) Jitter detection apparatus
JP3960271B2 (ja) 位相誤差判定方法、デジタルｐｌｌ装置
JP5182070B2 (ja) デジタルｐｌｌ回路及びデジタルｐｌｌ動作方法
US20090060451A1 (en) Timing Extraction Device and Video Display Device
JPS59167813A (ja) 位相同期回路
CN100498956C (zh) 频率检测方法
JP2959511B2 (ja) データストローブ装置
KR20040099951A (ko) 지터 검출장치 및 검출방법
KR100524919B1 (ko) 이.에프.엠 신호 복조를 위한 ｔ보정장치 및 보정방법
JP3199112B2 (ja) 周波数比較器及びこれを用いた位相ロックループ回路、周波数誤差検出回路及びこれを用いたデータ読取装置
JP2004253056A (ja) デコード装置
KR100311014B1 (ko) 디지털 위상제어루프에서의 주파수 검출 장치 및 방법
KR20040078711A (ko) 워블신호가 기록된 광 디스크의 재생 클럭 발생 장치 및그 방법
JPH09297969A (ja) 光ディスク装置
JPS63272146A (ja) デ−タ再生装置
JPH04109732A (ja) データストローブ回路
KR19990048996A (ko) 피.알.엠.엘 검출방식을 채용한 광 디스크 재생장치에서의샘플링클럭 재생회로