JP2000232006A - Chip-type electronic component - Google Patents
Chip-type electronic componentInfo
- Publication number
- JP2000232006A JP2000232006A JP11031921A JP3192199A JP2000232006A JP 2000232006 A JP2000232006 A JP 2000232006A JP 11031921 A JP11031921 A JP 11031921A JP 3192199 A JP3192199 A JP 3192199A JP 2000232006 A JP2000232006 A JP 2000232006A
- Authority
- JP
- Japan
- Prior art keywords
- varistor
- capacitor
- chip
- electronic component
- type electronic
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000003990 capacitor Substances 0.000 claims abstract description 85
- 239000000463 material Substances 0.000 claims abstract description 21
- 238000010304 firing Methods 0.000 claims description 11
- 230000004044 response Effects 0.000 abstract description 14
- 230000008859 change Effects 0.000 abstract description 4
- 239000002131 composite material Substances 0.000 abstract 1
- 239000011521 glass Substances 0.000 description 16
- 239000004065 semiconductor Substances 0.000 description 10
- 230000001629 suppression Effects 0.000 description 10
- 238000000576 coating method Methods 0.000 description 7
- 229910052709 silver Inorganic materials 0.000 description 7
- 239000000853 adhesive Substances 0.000 description 4
- 230000001070 adhesive effect Effects 0.000 description 4
- 239000011230 binding agent Substances 0.000 description 4
- 229910052763 palladium Inorganic materials 0.000 description 4
- 238000000034 method Methods 0.000 description 3
- 239000000203 mixture Substances 0.000 description 3
- 230000002159 abnormal effect Effects 0.000 description 2
- 230000008901 benefit Effects 0.000 description 2
- 239000011248 coating agent Substances 0.000 description 2
- 238000007606 doctor blade method Methods 0.000 description 2
- 239000007772 electrode material Substances 0.000 description 2
- 238000010030 laminating Methods 0.000 description 2
- 238000004519 manufacturing process Methods 0.000 description 2
- 239000007769 metal material Substances 0.000 description 2
- 229910052573 porcelain Inorganic materials 0.000 description 2
- 239000000843 powder Substances 0.000 description 2
- 238000007639 printing Methods 0.000 description 2
- 239000002994 raw material Substances 0.000 description 2
- 230000009467 reduction Effects 0.000 description 2
- 230000000630 rising effect Effects 0.000 description 2
- 239000002002 slurry Substances 0.000 description 2
- 238000004544 sputter deposition Methods 0.000 description 2
- 238000007740 vapor deposition Methods 0.000 description 2
- 102100024522 Bladder cancer-associated protein Human genes 0.000 description 1
- 101150110835 Blcap gene Proteins 0.000 description 1
- 101100493740 Oryza sativa subsp. japonica BC10 gene Proteins 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 239000011810 insulating material Substances 0.000 description 1
- 238000004898 kneading Methods 0.000 description 1
- 239000002184 metal Substances 0.000 description 1
- 229910052751 metal Inorganic materials 0.000 description 1
- 238000007747 plating Methods 0.000 description 1
- 229910052697 platinum Inorganic materials 0.000 description 1
- 230000008569 process Effects 0.000 description 1
- 229910000679 solder Inorganic materials 0.000 description 1
- 239000000126 substance Substances 0.000 description 1
- 229910052718 tin Inorganic materials 0.000 description 1
Landscapes
- Thermistors And Varistors (AREA)
- Fixed Capacitors And Capacitor Manufacturing Machines (AREA)
- Ceramic Capacitors (AREA)
Abstract
Description
【0001】[0001]
【発明の属する技術分野】本発明は、チップ型電子部品
に関する。特に、バリスタとコンデンサとからなる、電
子機器等をサージから保護するサージ対策用のチップ型
電子部品に関する。[0001] The present invention relates to a chip-type electronic component. In particular, the present invention relates to a chip-type electronic component including a varistor and a capacitor for protecting an electronic device or the like from a surge for surge suppression.
【0002】[0002]
【従来の技術】近年において、半導体技術の発展は電子
機器の進歩に大きく貢献し、ICやLSIなどの半導体
素子の使用により、電子機器の小型化及び高性能化が著
しく進展した。しかしながら、半導体素子を含む電子回
路は、サージ(異常電圧)に対して弱く、半導体素子に
サージ電流が流れると、電子回路が破壊されることがあ
る。2. Description of the Related Art In recent years, the development of semiconductor technology has greatly contributed to the progress of electronic devices, and the use of semiconductor elements such as ICs and LSIs has significantly reduced the size and performance of electronic devices. However, an electronic circuit including a semiconductor element is vulnerable to surge (abnormal voltage), and when a surge current flows through the semiconductor element, the electronic circuit may be broken.
【0003】このようなサージから電子回路を保護する
ためには、以前からバリスタが幅広く用いられている。
バリスタは、電圧に対して電気抵抗が非線形的に変わる
素子で、半導体素子等と並列に接続されると、半導体素
子等に流れるサージを吸収する。つまり、半導体素子等
にバリスタ電圧(バリスタに1mAの電流を流したとき
の電圧)以下の電圧が掛けられている通常の通電時にお
いては高い電気抵抗値を維持し、一方、サージが発生し
て半導体素子等にバリスタ電圧以上の異常電圧が加わる
と、電気抵抗値が急激に低下するバリスタの非直線性を
活かし、サージが発生した場合にはサージ電流をバリス
タへバイパスさせて吸収し、半導体素子等を保護してい
る。In order to protect an electronic circuit from such a surge, varistors have been widely used.
A varistor is an element whose electric resistance changes non-linearly with respect to voltage. When connected in parallel with a semiconductor element or the like, the varistor absorbs surge flowing through the semiconductor element or the like. That is, a high electric resistance value is maintained during normal energization in which a voltage equal to or lower than a varistor voltage (a voltage when a current of 1 mA flows through the varistor) is applied to a semiconductor element or the like, while a surge occurs. When an abnormal voltage higher than the varistor voltage is applied to a semiconductor element, etc., the electric resistance value drops sharply, taking advantage of the non-linearity of the varistor. In the event of a surge, the surge current is bypassed to the varistor and absorbed. Etc. are protected.
【0004】このようなサージ吸収用のバリスタとして
は、電圧に対する電気抵抗の非直線性が大きく、サージ
耐量(半導体素子等を破壊させることなく吸収できる最
大サージ電流値)が大きいことから、特にZnOバリス
タが用いられている。また、最近では、積層構造を有す
る低電圧タイプのZnOチップバリスタが実用化されて
おり、電子回路の表面高密度実装化と駆動電圧の低電圧
化に伴い、半導体素子等の静電気サージ対策用部品とし
てはZnOチップバリスタが多用されている。[0004] Such a varistor for absorbing surge has a large non-linearity in electric resistance with respect to voltage and a large surge withstand capability (maximum surge current value that can be absorbed without destroying a semiconductor element or the like). A varistor is used. Recently, low-voltage type ZnO chip varistors having a laminated structure have been put into practical use. With the high-density mounting of electronic circuits and the reduction in driving voltage, components for preventing electrostatic surge such as semiconductor elements have been developed. As such, ZnO chip varistors are frequently used.
【0005】しかしながら、ZnOバリスタは応答速
度、すなわち急激な電圧の変化に対する電気抵抗の変化
の反応の速さが充分ではなく、立ち上がりの速いノイ
ズ、例えば周期が10ns以下の短い波長のノイズに対
しては応答遅れが生じ、ノイズ除去効果が充分でなかっ
た。However, the response speed of the ZnO varistor, that is, the response speed of the change in the electric resistance to a rapid change in the voltage is not sufficient, and the ZnO varistor has a short response time to noise, for example, noise of a short wavelength whose cycle is 10 ns or less. Has a response delay, and the noise removing effect is not sufficient.
【0006】そこで、ZnOバリスタとコンデンサを一
体化し並列接続することにより、バリスタの応答速度を
補償させるようにしたチップ型電子部品が提案されてい
る(特開平10−125557号公報)。このチップ型
電子部品は、図8に示すように、ZnOバリスタ24及
びコンデンサ21が積層された素子本体27の両端面に
それぞれ外部電極28を設けたものである。ZnOバリ
スタ24においては、バリスタ層25が内部電極26に
挟まれており、バリスタ層25を挟む内部電極26は素
子本体27の両端面に交互に露出し、各内部電極26の
露出端面が外部電極28に電気的に接続されている。一
方、コンデンサ21には、誘電体層22が内部電極23
に挟まれており、誘電体層22を挟む内部電極23は、
素子本体27の両端面に交互に露出し、各内部電極23
の露出端面が外部電極28に電気的に接続されている。
この結果、図9の等価回路に表わしたように、ZnOバ
リスタ24とコンデンサ21とは、外部電極28を通じ
て電気的に並列接続されている。Therefore, a chip-type electronic component has been proposed in which a ZnO varistor and a capacitor are integrated and connected in parallel to compensate for the response speed of the varistor (Japanese Patent Application Laid-Open No. H10-125557). As shown in FIG. 8, the chip-type electronic component has external electrodes 28 provided on both end surfaces of an element body 27 on which a ZnO varistor 24 and a capacitor 21 are stacked. In the ZnO varistor 24, the varistor layer 25 is sandwiched between the internal electrodes 26. The internal electrodes 26 sandwiching the varistor layer 25 are alternately exposed on both end faces of the element body 27, and the exposed end faces of each of the internal electrodes 26 are connected to the external electrode. 28 is electrically connected. On the other hand, the capacitor 21 has a dielectric layer 22
The internal electrode 23 sandwiching the dielectric layer 22 is
The internal electrodes 23 are exposed alternately on both end surfaces of the element body 27.
Are electrically connected to the external electrodes 28.
As a result, as shown in the equivalent circuit of FIG. 9, the ZnO varistor 24 and the capacitor 21 are electrically connected in parallel through the external electrode 28.
【0007】ZnOバリスタ24に並列に接続されたコ
ンデンサ21は、ZnOバリスタ24単体では応答でき
ない立ち上がりの速いノイズが発生したとき、このノイ
ズを通過させることでノイズを吸収する働きがある。こ
のように、ZnOバリスタ24とコンデンサ21を並列
に接続することで、ZnOバリスタ24の長所である電
気抵抗の電圧非直線性の高さとサージ耐量の大きさを維
持しながら、ZnOバリスタ24の短所であった立ち上
がりの速いノイズに対する応答の遅れを改善している。
また、このチップ型電子部品は、ZnOバリスタ24と
コンデンサ21の2点の部品を一体化していることか
ら、電子機器のさらなる小型化やコストダウンにも貢献
していた。また、このチップ型電子部品はサージ機能を
備えたコンデンサとしても使用可能であった。The capacitor 21 connected in parallel to the ZnO varistor 24 has a function of absorbing the noise by passing the noise when the ZnO varistor 24 generates a fast rising noise which cannot respond by itself. As described above, by connecting the ZnO varistor 24 and the capacitor 21 in parallel, the disadvantages of the ZnO varistor 24 are maintained while maintaining the high voltage non-linearity of the electric resistance and the magnitude of the surge resistance, which are the advantages of the ZnO varistor 24. The delay in response to fast rising noise has been improved.
In addition, since the chip-type electronic component integrates the two components of the ZnO varistor 24 and the capacitor 21, it has contributed to further downsizing and cost reduction of the electronic device. This chip-type electronic component could also be used as a capacitor having a surge function.
【0008】[0008]
【発明が解決しようとする課題】しかし、バリスタはコ
ンデンサと同様な構造を有しており、しかもZnOの
(みかけ)比誘電率は100〜500と大きいため、Z
nOバリスタは大きな静電容量を持っている。このZn
Oバリスタにはコンデンサが並列接続されているため、
チップ型電子部品の静電容量はさらに大きな値となる。
このため高周波信号がサージ対策用のチップ型電子部品
を通って洩れ易くなり、高速信号が通過する信号ライン
には使用することができなかった。However, the varistor has the same structure as a capacitor, and the (apparent) relative dielectric constant of ZnO is as large as 100 to 500.
An nO varistor has a large capacitance. This Zn
Since a capacitor is connected in parallel to the O varistor,
The capacitance of the chip-type electronic component has a larger value.
For this reason, a high-frequency signal easily leaks through a chip type electronic component for surge suppression, and cannot be used for a signal line through which a high-speed signal passes.
【0009】信号速度が高速化する今日においては、こ
のような技術的背景のもとで、応答遅れが小さく、かつ
静電容量の小さなサージ対策用のチップ型電子部品が求
められている。In today's world where signal speeds are increasing, there is a demand for chip-type electronic components for surge suppression with a small response delay and a small capacitance under such technical background.
【0010】本発明は上述の技術的問題点を解決するた
めになされたものであり、その目的とするところは、印
加電圧の変化に対する応答遅れが小さく、かつ静電容量
の小さなチップ型電子部品を提供することにある。The present invention has been made to solve the above-mentioned technical problems, and an object of the present invention is to provide a chip-type electronic component having a small response delay to a change in applied voltage and a small capacitance. Is to provide.
【0011】[0011]
【発明の開示】請求項1に記載のチップ型電子部品は、
バリスタとコンデンサを並列接続し一体化したチップ型
電子部品において、前記バリスタを構成するバリスタ材
料が、SiCを主成分とする低誘電率材料からなるもの
である。特に、バリスタ材料の比誘電率は10以上30
以下であることが望ましい(請求項2)。DISCLOSURE OF THE INVENTION The chip-type electronic component according to claim 1 is
In a chip-type electronic component in which a varistor and a capacitor are connected in parallel and integrated, a varistor material constituting the varistor is made of a low dielectric constant material containing SiC as a main component. In particular, the relative dielectric constant of the varistor material is 10 or more and 30 or more.
The following is desirable (claim 2).
【0012】請求項1のチップ型電子部品で用いている
SiCバリスタは、ZnOバリスタに比べて応答速度が
速いので、SiCバリスタと並列接続するコンデンサの
静電容量を小さくしても高速ノイズに対して応答遅れが
ないサージ対策部品を得ることができる。さらに、比誘
電率の小さなSiCを主成分とするSiCバリスタを用
いているので、バリスタ部分の静電容量も小さくするこ
とができる。従って、SiCバリスタとコンデンサのト
ータルの静電容量(合成静電容量)を小さくすることが
でき、高速信号ラインにも対応できるサージ対策部品と
して使用できる。Since the response speed of the SiC varistor used in the chip-type electronic component of the first aspect is faster than that of the ZnO varistor, even if the capacitance of the capacitor connected in parallel with the SiC varistor is reduced, high-speed noise can be prevented. As a result, it is possible to obtain a surge suppression component having no response delay. Further, since the SiC varistor mainly composed of SiC having a small relative dielectric constant is used, the capacitance of the varistor portion can be reduced. Therefore, the total capacitance (combined capacitance) of the SiC varistor and the capacitor can be reduced, and the device can be used as a surge countermeasure component that can support high-speed signal lines.
【0013】請求項3の実施態様は、請求項1又は2に
記載のチップ型電子部品において、前記バリスタと前記
コンデンサの合成容量を100pF以下にしたものであ
る。A third aspect of the present invention is the chip-type electronic component according to the first or second aspect, wherein a combined capacitance of the varistor and the capacitor is set to 100 pF or less.
【0014】従来より用いられているZnOバリスタを
用いたチップ型電子部品では、トータル静電容量は10
0pFよりも大きいが、SiCバリスタを用いたチップ
型電子部品ではトータル静電容量を100pF以下にす
ることができ、高速信号ラインに適したサージ対策用部
品として用いることができるようになる。In a chip-type electronic component using a conventionally used ZnO varistor, the total capacitance is 10%.
Although it is larger than 0 pF, a chip-type electronic component using a SiC varistor can reduce the total capacitance to 100 pF or less, and can be used as a surge suppression component suitable for a high-speed signal line.
【0015】請求項4の実施態様は、請求項1、2又は
3に記載のチップ型電子部品において、前記バリスタと
前記コンデンサとを同時焼成によって積層一体化したも
のである。According to a fourth aspect of the present invention, in the chip type electronic component according to the first, second or third aspect, the varistor and the capacitor are laminated and integrated by simultaneous firing.
【0016】この実施態様では、バリスタとコンデンサ
を同時焼成しているので、バリスタとコンデンサを別々
に焼成する場合に比べて焼成工程を減らすことができ、
チップ型電子部品の製造工程を簡略にすることができ
る。In this embodiment, since the varistor and the capacitor are fired simultaneously, the number of firing steps can be reduced as compared with the case where the varistor and the capacitor are fired separately.
The manufacturing process of the chip-type electronic component can be simplified.
【0017】また、請求項5の実施態様は、請求項1、
2又は3に記載のチップ型電子部品において、焼成され
た前記バリスタと焼成された前記コンデンサが接着によ
って一体化されたものである。[0017] Further, the embodiment of claim 5 is based on claim 1,
4. The chip-type electronic component according to 2 or 3, wherein the fired varistor and the fired capacitor are integrated by bonding.
【0018】この実施態様では、焼成されたバリスタと
焼成されたコンデンサを接着して一体化しているので、
バリスタとコンデンサを同時焼成する場合のようにチッ
プ型電子部品が焼成によって反ったり、歪を生じたりす
る恐れがない。In this embodiment, the fired varistor and the fired capacitor are integrated by bonding.
There is no fear that the chip-type electronic component will be warped or distorted by firing, unlike the case where the varistor and the capacitor are fired simultaneously.
【0019】[0019]
【発明の実施の形態】(第1の実施形態)図1は本発明
の一実施形態によるサージ対策用のチップ型電子部品の
構造を示す断面図である。このチップ型電子部品は、ガ
ラス被膜4で覆われたコンデンサ1の上に、ガラス被膜
8で覆われたSiCバリスタ5を積み重ね、接着により
一体化させることで素子本体9を形成し、素子本体9の
両端面に外部電極10を形成したものである。(First Embodiment) FIG. 1 is a sectional view showing a structure of a chip type electronic component for surge suppression according to an embodiment of the present invention. In this chip-type electronic component, the element body 9 is formed by stacking the SiC varistor 5 covered with the glass film 8 on the capacitor 1 covered with the glass film 4 and integrating them by bonding. Are formed with external electrodes 10 on both end surfaces.
【0020】SiCバリスタ5は、比誘電率の小さなS
iC(比誘電率:10〜30)を主成分とするバリスタ
焼結体6の上面及び下面に対向電極7を形成したもので
あって、その両端面を除く領域がガラス被膜8により覆
われている。バリスタ焼結体6は、SiC粉末にガラス
材料を添加した原料に有機バインダを加えて角板状に成
形した後、焼成することにより形成されている。対向電
極7は、印刷及び焼き付け、蒸着、スパッタリング等の
方法によってバリスタ焼結体6の上下両面に形成されて
いる。詳しくは、図2に示すように、一方の対向電極7
は、バリスタ焼結体6の一方の端面に届かない位置から
他方の端面まで形成されてSiCバリスタ5の他方端面
に露出しており、他方の対向電極7は、バリスタ焼結体
6の他方の端面に届かない位置から一方の端面まで形成
されてSiCバリスタ5の一方端面に露出している。対
向電極7の電極材料も、Ag、Ag/Pd、Pt等の導
電率の良好な金属材料であればよく、特に限定されるも
のではない。The SiC varistor 5 has a small relative dielectric constant of S
A counter electrode 7 is formed on the upper and lower surfaces of a varistor sintered body 6 having iC (relative permittivity: 10 to 30) as a main component, and a region excluding both end surfaces thereof is covered with a glass coating 8. I have. The varistor sintered body 6 is formed by adding an organic binder to a raw material obtained by adding a glass material to SiC powder, forming the material into a square plate shape, and then firing. The counter electrode 7 is formed on the upper and lower surfaces of the varistor sintered body 6 by a method such as printing, baking, vapor deposition, sputtering, or the like. More specifically, as shown in FIG.
Is formed from a position that does not reach one end face of the varistor sintered body 6 to the other end face and is exposed to the other end face of the SiC varistor 5. The other counter electrode 7 is connected to the other end of the varistor sintered body 6. It is formed from a position that does not reach the end face to one end face and is exposed at one end face of the SiC varistor 5. The electrode material of the counter electrode 7 is not particularly limited as long as it is a metal material having good conductivity such as Ag, Ag / Pd, and Pt.
【0021】ここで、SiCバリスタ5のバリスタ電圧
は、バリスタ焼結体6の上下面間の厚みによって任意に
設定することができる。また、SiCバリスタ5の静電
容量は、対向電極7間の重なり面積によって任意に調整
することができる。Here, the varistor voltage of the SiC varistor 5 can be arbitrarily set according to the thickness between the upper and lower surfaces of the varistor sintered body 6. Further, the capacitance of the SiC varistor 5 can be arbitrarily adjusted depending on the overlapping area between the counter electrodes 7.
【0022】コンデンサ1は、コンデンサ焼結体2の上
面及び下面に対向電極3を形成したものであって、その
両端面を除く領域がガラス被膜4により覆われている。
コンデンサ焼結体2は、例えばBaTiO3のような磁
器材料等の公知のコンデンサ材料に有機バインダを加え
て角板状に成形した後、焼成することによって形成され
ている。対向電極3は、印刷及び焼き付け、蒸着、スパ
ッタリング等の方法によってコンデンサ焼結体2の上下
両面に形成されている。詳しくは、図3に示すように、
一方の対向電極3は、コンデンサ焼結体2の一方の端面
に届かない位置から他方の端面まで形成されてコンデン
サ1の他方端面に露出しており、他方の対向電極3は、
コンデンサ焼結体2の他方の端面に届かない位置から一
方の端面まで形成されてコンデンサ1の一方端面に露出
している。対向電極3の電極材料は、Ag、Ag/P
d、Pt等の導電率の良好な金属材料であればよく、特
に限定されるものではない。また、コンデンサ1の静電
容量は、コンデンサ焼結体2の上下面間の厚み(素子厚
み)、対向電極3どうしの重なり面積、コンデンサ焼結
体2に用いるコンデンサ材料及びその組成によって調整
することができる。The capacitor 1 has a counter electrode 3 formed on the upper and lower surfaces of a capacitor sintered body 2, and a region excluding both end surfaces thereof is covered with a glass coating 4.
The capacitor sintered body 2 is formed by adding an organic binder to a known capacitor material such as a porcelain material such as BaTiO 3 to form a square plate, followed by firing. The counter electrode 3 is formed on both the upper and lower surfaces of the capacitor sintered body 2 by a method such as printing and baking, vapor deposition, or sputtering. Specifically, as shown in FIG.
One counter electrode 3 is formed from a position that does not reach one end face of the capacitor sintered body 2 to the other end face and is exposed to the other end face of the capacitor 1.
It is formed from a position that does not reach the other end face of the capacitor sintered body 2 to one end face and is exposed on one end face of the capacitor 1. The electrode material of the counter electrode 3 is Ag, Ag / P
Any metal material having good conductivity such as d and Pt may be used, and is not particularly limited. The capacitance of the capacitor 1 is adjusted by the thickness (element thickness) between the upper and lower surfaces of the capacitor sintered body 2, the overlapping area of the counter electrodes 3, the capacitor material used for the capacitor sintered body 2, and its composition. Can be.
【0023】ガラス被膜4で覆われたコンデンサ1とガ
ラス被膜8で覆われたSiCバリスタ5を接着剤により
張り合わせ、積層一体化することによって素子本体9が
形成されている。素子本体9の両端面にはそれぞれ金属
キャップからなる外部電極10を取り付け、高温はんだ
で外部電極10を素子本体9に固定する。このとき同時
に、外部電極10と各対向電極3、7が電気的に接続さ
れ、外部電極10を通じてコンデンサ1とSiCバリス
タ5が並列接続される。The element body 9 is formed by laminating the capacitor 1 covered with the glass film 4 and the SiC varistor 5 covered with the glass film 8 with an adhesive and laminating and integrating them. External electrodes 10 made of metal caps are respectively attached to both end surfaces of the element body 9, and the external electrodes 10 are fixed to the element body 9 with high-temperature solder. At this time, the external electrode 10 and the respective counter electrodes 3 and 7 are simultaneously electrically connected, and the capacitor 1 and the SiC varistor 5 are connected in parallel through the external electrode 10.
【0024】なお、コンデンサ1とSiCバリスタ5と
を貼り合わせる接着剤としてはガラス被膜4、8と同様
のガラスを用いてもよいし、ガラス被膜4、8を再溶融
して接着することもできる。また、上記第1の実施形態
では、コンデンサ1およびSiCバリスタ5のそれぞれ
の両面をガラス被膜4、8で覆ったものを貼り合わせた
例を示したが、これに代えて、コンデンサ1およびSi
Cバリスタ5のそれぞれの片面をガラス被膜4、8で覆
った後、ガラス被覆されていない面同士をガラスで接着
することもできる。As the adhesive for bonding the capacitor 1 and the SiC varistor 5, the same glass as the glass coatings 4 and 8 may be used, or the glass coatings 4 and 8 may be remelted and bonded. . In the first embodiment, the capacitor 1 and the SiC varistor 5 are bonded to each other with both surfaces covered with the glass coatings 4 and 8, but instead of this, the capacitor 1 and the SiC varistor 5 are bonded together.
After one surface of each of the C varistors 5 is covered with the glass coatings 4 and 8, the surfaces not covered with the glass can be bonded with glass.
【0025】本発明のチップ型電子部品で用いているS
iCバリスタ5は、ZnOバリスタに比べて応答速度が
速いので、SiCバリスタ5と並列接続するコンデンサ
1の静電容量を小さくしても高速ノイズに対して応答遅
れがないサージ対策部品を得ることができる。さらに、
比誘電率の小さなSiCを主成分とするSiCバリスタ
5を用いているので、バリスタ部分の静電容量も小さく
することができる。従って、SiCバリスタ5とコンデ
ンサ1のトータルの静電容量(合成静電容量)を小さく
することができ、このチップ型電子部品を高速信号ライ
ンにも対応できるサージ対策部品として使用できるよう
になる。S used in the chip type electronic component of the present invention
Since the response speed of the iC varistor 5 is faster than that of the ZnO varistor, even if the capacitance of the capacitor 1 connected in parallel with the SiC varistor 5 is reduced, it is possible to obtain a surge countermeasure component having no response delay against high-speed noise. it can. further,
Since the SiC varistor 5 mainly composed of SiC having a small relative dielectric constant is used, the capacitance of the varistor portion can be reduced. Therefore, the total capacitance (combined capacitance) of the SiC varistor 5 and the capacitor 1 can be reduced, and this chip-type electronic component can be used as a surge suppression component that can also handle high-speed signal lines.
【0026】特に、SiCバリスタ5とコンデンサ1の
トータル静電容量が100pF以下となるようにすれ
ば、優れたサージ対策用部品を得ることができる。従来
より用いられているZnOバリスタを用いたチップ型電
子部品では、トータル静電容量は100pFよりも大き
く、100pF以下にすることはできなかったが、Si
Cバリスタを用いたチップ型電子部品ではトータル静電
容量を100pF以下にすることができ、高速信号ライ
ンに適したサージ対策用部品として用いることができる
ようになる。In particular, if the total capacitance of the SiC varistor 5 and the capacitor 1 is set to 100 pF or less, it is possible to obtain an excellent surge countermeasure component. In a chip-type electronic component using a conventionally used ZnO varistor, the total capacitance was larger than 100 pF and could not be reduced to 100 pF or less.
A chip-type electronic component using a C varistor can have a total capacitance of 100 pF or less, and can be used as a surge suppression component suitable for high-speed signal lines.
【0027】また、このチップ型電子部品にあっては、
コンデンサ1及びSiCバリスタ5の外部電極10から
露出している領域をガラス被膜4,8で覆っているの
で、コンデンサ1及びSiCバリスタ5を薬品や腐食性
ガス等から保護することができる。In this chip type electronic component,
Since the areas exposed from the external electrodes 10 of the capacitor 1 and the SiC varistor 5 are covered with the glass coatings 4 and 8, the capacitor 1 and the SiC varistor 5 can be protected from chemicals, corrosive gas and the like.
【0028】さらに、このチップ型電子部品では、コン
デンサ1とSiCバリスタ5を接着剤によって接着して
いるので、コンデンサ1とSiCバリスタ5を積層して
同時焼成する場合のように素子本体9に焼成時の反りや
歪が発生する恐れがない。また、所定の特性を有するコ
ンデンサ1とSiCバリスタ5を選別した後に接着剤で
張合わせて一体化することができる。その結果、不良品
率を低下させることができる。Further, in this chip type electronic component, since the capacitor 1 and the SiC varistor 5 are adhered by an adhesive, the capacitor 1 and the SiC varistor 5 are laminated and fired on the element body 9 as in the case of simultaneous firing. There is no risk of warpage or distortion occurring. Further, after selecting the capacitor 1 having predetermined characteristics and the SiC varistor 5, they can be integrated by bonding with an adhesive. As a result, the reject rate can be reduced.
【0029】(第2の実施形態)図4は本発明の別な実
施形態によるチップ型電子部品の構造を示す断面図であ
る。このチップ型電子部品は、SiCバリスタ用シート
17とコンデンサ用シート13を圧着させた積層体を焼
成することにより、SiCバリスタ15とコンデンサ1
1を積層一体化したものである。以下、このチップ型電
子部品の構造を図5〜図7に従って製造方法とともに説
明する。(Second Embodiment) FIG. 4 is a sectional view showing the structure of a chip-type electronic component according to another embodiment of the present invention. The chip-type electronic component is formed by firing a laminate in which the SiC varistor sheet 17 and the capacitor sheet 13 are pressed, thereby forming the SiC varistor 15 and the capacitor 1.
1 are laminated and integrated. Hereinafter, the structure of the chip-type electronic component will be described with reference to FIGS.
【0030】まず、SiC粉末にガラスを添加した原料
に有機バインダを加え、よく混練してスラリーにした
後、ドクターブレード法により数μm〜数100μmの
厚さのグリーンシートを得る。同様に、例えばBaTi
O3のような磁器材料等のコンデンサ材料に有機バイン
ダを加え、よく混練してスラリーにした後、ドクターブ
レード法で数μm〜数100μmの厚さのグリーンシー
トを得る。ついで、各グリーンシートを所定の大きさに
切断し、SiCバリスタ用シート17及びコンデンサ用
シート13を得る。SiCバリスタ用シート17の上面
には、図5に示すようなパターンで導電ペーストを印刷
して内部電極18を形成する。また、コンデンサ用シー
ト13の上面にも、図6に示すようなパターンで導電ペ
ーストを印刷して内部電極14を形成する。内部電極用
の導電ペースト材料には、Ag、Pd、Ag/Pd、P
t、Ni等を用いる。First, an organic binder is added to a raw material obtained by adding glass to SiC powder, and the mixture is kneaded well to form a slurry, and a green sheet having a thickness of several μm to several hundred μm is obtained by a doctor blade method. Similarly, for example, BaTi
After adding an organic binder to a capacitor material such as a porcelain material such as O 3 and kneading the mixture well to form a slurry, a green sheet having a thickness of several μm to several hundred μm is obtained by a doctor blade method. Next, each green sheet is cut into a predetermined size to obtain a SiC varistor sheet 17 and a capacitor sheet 13. On the upper surface of the SiC varistor sheet 17, a conductive paste is printed in a pattern as shown in FIG. Also, on the upper surface of the capacitor sheet 13, a conductive paste is printed in a pattern as shown in FIG. 6 to form the internal electrodes 14. Ag, Pd, Ag / Pd, P
t, Ni, etc. are used.
【0031】この後、図7に示すように、内部電極14
が形成されていないコンデンサ用シート13の上に内部
電極14が形成された所定枚数のコンデンサ用シート1
3を積層し、その上に内部電極14が形成されていない
コンデンサ用シート13を積層してコンデンサ11を構
成する。ここで、内部電極14を有するコンデンサ用シ
ート13は、内部電極14の方向が交互に逆向きとなる
ように重ね、各層の内部電極14をコンデンサ11の両
端面に交互に露出させる。Thereafter, as shown in FIG.
A predetermined number of capacitor sheets 1 in which internal electrodes 14 are formed on capacitor sheets 13 on which no
3 are laminated, and a capacitor sheet 13 on which the internal electrodes 14 are not formed is laminated thereon, thereby forming the capacitor 11. Here, the capacitor sheets 13 having the internal electrodes 14 are overlapped so that the directions of the internal electrodes 14 are alternately reversed, and the internal electrodes 14 of each layer are alternately exposed on both end surfaces of the capacitor 11.
【0032】さらに、このコンデンサ11の上に、内部
電極18が形成されていないSiCバリスタ用シート1
7の上に内部電極18が形成された所定枚数のSiCバ
リスタ用シート17を積層し、その上に内部電極18が
形成されていないSiCバリスタ用シート17を積層し
てコンデンサ11の上にSiCバリスタ15を構成す
る。ここで、内部電極18を有するSiCバリスタ用シ
ート17は、内部電極18の方向が交互に逆向きとなる
ように重ね、各層の内部電極18をSiCバリスタ15
の両端面に交互に露出させる。Furthermore, the SiC varistor sheet 1 on which the internal electrodes 18 are not formed is formed on the capacitor 11.
7, a predetermined number of SiC varistor sheets 17 each having an internal electrode 18 formed thereon are laminated, and an SiC varistor sheet 17 having no internal electrodes 18 formed thereon is laminated thereon. 15. Here, the SiC varistor sheet 17 having the internal electrodes 18 is overlapped so that the directions of the internal electrodes 18 are alternately reversed, and the internal electrodes 18 of the respective layers are
Alternately exposed at both end faces.
【0033】ついで、コンデンサ用シート13とSiC
バリスタ用シート17を圧着させた積層体を所定の温度
で焼成し、素子本体19の焼結体を得る。そして、内部
電極14、18が露出した素子本体19の両端面に導電
ペーストを塗布し、これを焼成して外部電極20を形成
する。外部電極用の導電ペースト材料には、Ag、P
d、Ag/Pd、Ag/Pt等を用い、必要に応じてN
i、Sn等でメッキ処理を行う。Next, the capacitor sheet 13 and the SiC
The laminated body to which the varistor sheet 17 is pressed is fired at a predetermined temperature to obtain a sintered body of the element body 19. Then, a conductive paste is applied to both end surfaces of the element body 19 where the internal electrodes 14 and 18 are exposed, and the paste is fired to form the external electrodes 20. Ag, P is used as the conductive paste material for the external electrode.
d, Ag / Pd, Ag / Pt, etc.
A plating process is performed using i, Sn, or the like.
【0034】なお、シートを積層する順序に関しては、
図7のように、コンデンサ用シート13を積層し、その
上にSiCバリスタ用シート17を積層するようにして
もよいが、SiCバリスタ用シート17を積層し、その
上にコンデンサ用シート13を積層するという順序であ
ってもよい。The order of stacking the sheets is as follows.
As shown in FIG. 7, the capacitor sheet 13 may be laminated, and the SiC varistor sheet 17 may be laminated thereon. However, the SiC varistor sheet 17 is laminated, and the capacitor sheet 13 is laminated thereon. Order.
【0035】また、この実施形態では、SiCバリスタ
15とコンデンサ11を積層してから焼成しているの
で、素子本体19の焼成体を得るために1回の焼成工程
で済み、製造工程が簡略化される。しかし、SiCバリ
スタ用シート17の材料の熱収縮率と、コンデンサ用シ
ート13の材料の熱収縮率の差が大きいと、焼成工程に
おいて素子本体19に歪や反りが生ずる恐れがあるか
ら、コンデンサ用シート13の材料の熱膨張率とSiC
バリスタ用シート17の材料の熱収縮率はほぼ等しいこ
とが望ましい。In this embodiment, since the SiC varistor 15 and the capacitor 11 are stacked and fired, only one firing step is required to obtain a fired body of the element body 19, and the manufacturing process is simplified. Is done. However, if the difference between the heat shrinkage of the material of the SiC varistor sheet 17 and the heat shrinkage of the material of the capacitor sheet 13 is large, the element body 19 may be distorted or warped in the firing step. Thermal expansion coefficient of material of sheet 13 and SiC
It is desirable that the materials of the varistor sheets 17 have substantially the same heat shrinkage.
【0036】さらに、SiCバリスタ15とコンデンサ
11の界面には、SiCバリスタ15とコンデンサ11
の中間の熱収縮率を有する絶縁材料、例えばSiCバリ
スタ用材料とコンデンサ用材料を混合した材料にて中間
層(図示せず)を形成し、歪を緩和させるようにしても
よい。Further, the interface between the SiC varistor 15 and the capacitor 11 is
The intermediate layer (not shown) may be formed of an insulating material having an intermediate heat shrinkage ratio, for example, a material obtained by mixing a material for a SiC varistor and a material for a capacitor, so as to relax the distortion.
【0037】また、SiCバリスタ15の上下にコンデ
ンサ11を積層して(あるいは、その逆にコンデンサ1
1の上下にSiCバリスタ15を積層して)サンドイッ
チ構造としてもよい。上下で対称なサンドイッチ構造と
すれば、素子本体19の焼成時に反りが発生しにくくな
る。The capacitors 11 are stacked on the upper and lower sides of the SiC varistor 15 (or vice versa).
1 may be sandwiched). If the sandwich structure is vertically symmetric, warpage is less likely to occur during firing of the element body 19.
【0038】このチップ型電子部品でも、比誘電率の小
さなSiCを主成分とし、応答速度の速いSiCバリス
タ15を用いているので、バリスタ部分の静電容量を小
さくでき、SiCバリスタ15と並列に接続するコンデ
ンサ11の静電容量も小さくできる。従って、SiCバ
リスタ15とコンデンサ11のトータルの静電容量を小
さくすることができ、高速信号ラインにも対応できるサ
ージ対策部品として使用できる。Also in this chip-type electronic component, the capacitance of the varistor portion can be reduced because the SiC varistor 15 having a high response speed is mainly composed of SiC having a small relative dielectric constant as a main component. The capacitance of the connected capacitor 11 can also be reduced. Therefore, the total capacitance of the SiC varistor 15 and the capacitor 11 can be reduced, and it can be used as a surge suppression component that can be used for high-speed signal lines.
【0039】特に、SiCバリスタ15とコンデンサ1
1のトータル静電容量が100pF以下となるようにす
れば、優れたサージ対策用部品を得ることができる。従
来より用いられているZnOバリスタを用いたチップ型
電子部品では、トータル静電容量は100pFよりも大
きく、100pF以下にすることはできなかったが、S
iCバリスタを用いたチップ型電子部品ではトータル静
電容量を100pF以下にすることができ、高速信号ラ
インに適したサージ対策用部品として用いることができ
るようになる。In particular, the SiC varistor 15 and the capacitor 1
If the total capacitance of 1 is set to 100 pF or less, an excellent surge countermeasure component can be obtained. In a chip-type electronic component using a conventionally used ZnO varistor, the total capacitance is larger than 100 pF and cannot be reduced to 100 pF or less.
A chip-type electronic component using an iC varistor can have a total capacitance of 100 pF or less and can be used as a surge suppression component suitable for a high-speed signal line.
【図1】本発明の一実施形態によるチップ型電子部品の
構造を示す断面図である。FIG. 1 is a cross-sectional view illustrating a structure of a chip-type electronic component according to an embodiment of the present invention.
【図2】図1のチップ型電子部品に用いられているSi
Cバリスタの構造を示す斜視図である。FIG. 2 shows a Si used in the chip-type electronic component of FIG.
It is a perspective view which shows the structure of C varistor.
【図3】図1のチップ型電子部品に用いられているコン
デンサの構造を示す斜視図である。FIG. 3 is a perspective view showing a structure of a capacitor used in the chip-type electronic component of FIG.
【図4】本発明の別な実施形態によるチップ型電子部品
の構造を示す断面図である。FIG. 4 is a cross-sectional view illustrating a structure of a chip-type electronic component according to another embodiment of the present invention.
【図5】図4のチップ型電子部品に用いられている、内
部電極が形成されたSiCバリスタ用シートを示す斜視
図である。FIG. 5 is a perspective view showing a SiC varistor sheet on which internal electrodes are formed, which is used for the chip-type electronic component of FIG. 4;
【図6】図4のチップ型電子部品に用いられている、内
部電極が形成されたコンデンサ用シートを示す斜視図で
ある。FIG. 6 is a perspective view showing a capacitor sheet on which internal electrodes are formed, which is used for the chip-type electronic component of FIG. 4;
【図7】図4のSiCバリスタ用シート及びコンデンサ
用シートの積層順序を示す斜視図である。FIG. 7 is a perspective view showing a stacking order of a sheet for a SiC varistor and a sheet for a capacitor in FIG. 4;
【図8】従来のチップ型電子部品の構造を示す断面図で
ある。FIG. 8 is a sectional view showing the structure of a conventional chip-type electronic component.
【図9】図8のチップ型電子部品の等価回路図である。FIG. 9 is an equivalent circuit diagram of the chip-type electronic component of FIG.
1 コンデンサ 2 コンデンサ焼結体 3、7 対向電極 5 SiCバリスタ 6 バリスタ焼結体 10 外部電極 11 コンデンサ 13 コンデンサ用シート 14、18 内部電極 17 SiCバリスタ用シート 20 外部電極 Reference Signs List 1 capacitor 2 capacitor sintered body 3, 7 counter electrode 5 SiC varistor 6 varistor sintered body 10 external electrode 11 capacitor 13 capacitor sheet 14, 18 internal electrode 17 SiC varistor sheet 20 external electrode
フロントページの続き (72)発明者 鹿間 隆 京都府長岡京市天神二丁目26番10号 株式 会社村田製作所内 Fターム(参考) 5E001 AB03 AE02 AE03 AF03 AF06 AH01 AH03 AJ03 5E034 CA07 CB01 CC14 DA02 DA07 DC01 DD04 DE07 5E082 AA01 AB03 BB10 BC10 DD04 EE04 EE05 EE11 EE23 EE35 EE37 FF05 FG06 FG26 FG46 GG10 HH43 PP01 Continued on the front page (72) Inventor Takashi Kama 2-26-10 Tenjin, Nagaokakyo-shi, Kyoto F-term in Murata Manufacturing Co., Ltd. (Reference) 5E001 AB03 AE02 AE03 AF03 AF06 AH01 AH03 AJ03 5E034 CA07 CB01 CC14 DA02 DA07 DC01 DD04 DE07 5E082 AA01 AB03 BB10 BC10 DD04 EE04 EE05 EE11 EE23 EE35 EE37 FF05 FG06 FG26 FG46 GG10 HH43 PP01
Claims (5)
化したチップ型電子部品において、 前記バリスタを構成するバリスタ材料が、SiCを主成
分とする低誘電率材料からなることを特徴とするチップ
型電子部品。1. A chip-type electronic component in which a varistor and a capacitor are connected in parallel and integrated, wherein the varistor constituting the varistor is made of a low dielectric constant material containing SiC as a main component. parts.
上30以下であることを特徴とする、請求項1に記載の
チップ型電子部品。2. The chip-type electronic component according to claim 1, wherein the varistor material has a relative dielectric constant of 10 or more and 30 or less.
量が100pF以下であることを特徴とする、請求項1
または請求項2に記載のチップ型電子部品。3. The combined capacitance of the varistor and the capacitor is 100 pF or less.
Alternatively, the chip-type electronic component according to claim 2.
時焼成によって積層一体化されていることを特徴とす
る、請求項1、2又は3に記載のチップ型電子部品。4. The chip-type electronic component according to claim 1, wherein said varistor and said capacitor are laminated and integrated by simultaneous firing.
記コンデンサが接着によって一体化されていることを特
徴とする、請求項1、2又は3に記載のチップ型電子部
品。5. The chip-type electronic component according to claim 1, wherein the fired varistor and the fired capacitor are integrated by bonding.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP11031921A JP2000232006A (en) | 1999-02-09 | 1999-02-09 | Chip-type electronic component |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP11031921A JP2000232006A (en) | 1999-02-09 | 1999-02-09 | Chip-type electronic component |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2000232006A true JP2000232006A (en) | 2000-08-22 |
Family
ID=12344449
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP11031921A Pending JP2000232006A (en) | 1999-02-09 | 1999-02-09 | Chip-type electronic component |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2000232006A (en) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN110520951A (en) * | 2017-03-29 | 2019-11-29 | 阿莫技术有限公司 | Electrical shock protection element, its manufacturing method and the portable electronic device for having it |
-
1999
- 1999-02-09 JP JP11031921A patent/JP2000232006A/en active Pending
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN110520951A (en) * | 2017-03-29 | 2019-11-29 | 阿莫技术有限公司 | Electrical shock protection element, its manufacturing method and the portable electronic device for having it |
| JP2020512695A (en) * | 2017-03-29 | 2020-04-23 | アモテック シーオー,エルティーディー | Electric shock protection device, manufacturing method thereof and portable electronic device having the same |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US8238069B2 (en) | ESD protection device | |
| KR101124091B1 (en) | Multilayer ceramic capacitor | |
| KR101462798B1 (en) | Conductive paste composition for external electrode and multilayer ceramic components using the same | |
| US11170937B2 (en) | Multilayer ceramic electronic component | |
| JP5339051B2 (en) | Electrostatic countermeasure element and its composite electronic parts | |
| JP7296744B2 (en) | Multilayer ceramic capacitor and manufacturing method thereof | |
| KR20140090466A (en) | Conductive resin composition, multi layer ceramic capacitor having the same and manufacturing method thereof | |
| JP5403370B2 (en) | ESD protection device | |
| JP2010165665A (en) | Esd protection device and composite electronic component of the same | |
| JP2003022929A (en) | Laminated ceramic capacitor | |
| KR100271910B1 (en) | Laminated Ceramic Electronic Components | |
| KR100709914B1 (en) | Multilayer chip varistor | |
| US20230170145A1 (en) | Ceramic electronic component | |
| JPH1154365A (en) | Multilayered ceramic electronic component | |
| US12249461B2 (en) | Multilayer electronic component | |
| JP2000232006A (en) | Chip-type electronic component | |
| JP2003264118A (en) | Multilayer ceramic electronic component | |
| JP5240286B2 (en) | Chip thermistor and chip thermistor manufacturing method | |
| JP3064676B2 (en) | Multilayer ceramic porcelain element | |
| JPH08306576A (en) | Electronic component and manufacturing method thereof | |
| JP2643193B2 (en) | 3-terminal multi-function device | |
| EP0610516B1 (en) | Method of producing ceramic component | |
| US12255022B2 (en) | Multilayer electronic component having insulating layer which includes fluorine-based organic material | |
| JPH06120073A (en) | Chip-type laminated ceramic capacitor | |
| US20250166904A1 (en) | Multilayer electronic component |