JP2000232019A - Inductor and its manufacture - Google Patents
Inductor and its manufactureInfo
- Publication number
- JP2000232019A JP2000232019A JP11034343A JP3434399A JP2000232019A JP 2000232019 A JP2000232019 A JP 2000232019A JP 11034343 A JP11034343 A JP 11034343A JP 3434399 A JP3434399 A JP 3434399A JP 2000232019 A JP2000232019 A JP 2000232019A
- Authority
- JP
- Japan
- Prior art keywords
- insulating
- conductive
- paste
- conductor pattern
- insulating layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 16
- 239000000758 substrate Substances 0.000 claims abstract description 62
- 238000000034 method Methods 0.000 claims abstract description 24
- 206010034972 Photosensitivity reaction Diseases 0.000 claims abstract description 13
- 230000036211 photosensitivity Effects 0.000 claims abstract description 13
- 239000004020 conductor Substances 0.000 claims description 79
- 238000010304 firing Methods 0.000 claims description 13
- 238000010030 laminating Methods 0.000 claims 1
- 238000010438 heat treatment Methods 0.000 abstract description 23
- 238000005452 bending Methods 0.000 abstract 1
- 230000005622 photoelectricity Effects 0.000 abstract 1
- 239000000463 material Substances 0.000 description 10
- 239000010408 film Substances 0.000 description 6
- 238000001035 drying Methods 0.000 description 4
- 238000007796 conventional method Methods 0.000 description 3
- 239000012212 insulator Substances 0.000 description 3
- 238000004904 shortening Methods 0.000 description 3
- 238000005245 sintering Methods 0.000 description 3
- 238000007606 doctor blade method Methods 0.000 description 2
- 230000001678 irradiating effect Effects 0.000 description 2
- 238000007650 screen-printing Methods 0.000 description 2
- 238000004528 spin coating Methods 0.000 description 2
- 239000007921 spray Substances 0.000 description 2
- PNEYBMLMFCGWSK-UHFFFAOYSA-N aluminium oxide Inorganic materials [O-2].[O-2].[O-2].[Al+3].[Al+3] PNEYBMLMFCGWSK-UHFFFAOYSA-N 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 238000000576 coating method Methods 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 239000011810 insulating material Substances 0.000 description 1
- 238000003475 lamination Methods 0.000 description 1
- 239000002184 metal Substances 0.000 description 1
- 238000000059 patterning Methods 0.000 description 1
- 239000010409 thin film Substances 0.000 description 1
Landscapes
- Manufacturing Cores, Coils, And Magnets (AREA)
- Coils Or Transformers For Communication (AREA)
Abstract
Description
【０００１】[0001]
【発明の属する技術分野】本発明は、インダクタに関す
るもので、より具体的には、スパイラル状の導体パター
ンとバイアホールを有する絶縁層とが絶縁基板上に交互
に積層され、各導体パターンは絶縁層中のバイアホール
を介して隣接する導体パターンと電気的に接続している
構造を有するインダクタに関するものである。BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to an inductor. More specifically, a spiral conductor pattern and an insulating layer having via holes are alternately laminated on an insulating substrate, and each conductor pattern is insulated. The present invention relates to an inductor having a structure electrically connected to an adjacent conductor pattern via a via hole in a layer.
【０００２】[0002]
【従来の技術】近年、電子機器の小型化および組み立て
の自動化に伴い、高周波インダクタも他の電子部品と同
様に、プリント基板のパターンに直接実装する表面実装
タイプのものが多く使用されるようになった。この種の
高周波インダクタとしては、従来より、スパイラル（渦
巻き）状のコイル導体パターンを絶縁基板上に形成した
平面スパイラル状のものや、ソレノイド状のコイルの一
部を構成するコイル導体パターンが形成された絶縁層が
積層され、これらコイル導体パターンがバイアホールに
より接続されてソレノイド状のコイルを構成した積層型
のものが知られている。2. Description of the Related Art In recent years, with the miniaturization of electronic devices and the automation of assembly, as with other electronic components, high-frequency inductors have been increasingly used which are directly mounted on a pattern on a printed circuit board. became. As this type of high-frequency inductor, a planar spiral-shaped coil conductor pattern formed on an insulating substrate or a coil conductor pattern constituting a part of a solenoid-shaped coil has been conventionally formed. There is known a laminated type in which insulating layers are laminated and these coil conductor patterns are connected by via holes to form a solenoid-shaped coil.
【０００３】ところで、かかる高周波インダクタでは、
高周波領域においてより優れた特性を得るため、感光性
を有する導電性ペーストを用いてコイル導体パターンを
形成したり、感光性を有する絶縁ペーストにより絶縁層
を形成し、露光により該絶縁層にバイアホールを形成し
て、該絶縁層を境にして位置するコイル導体パターンを
該バイアホールを通じて相互に電気的に接続する厚膜微
細加工技術が注目されている。In such a high-frequency inductor,
In order to obtain better characteristics in the high frequency region, a coil conductor pattern is formed using a photosensitive conductive paste, or an insulating layer is formed using a photosensitive insulating paste, and a via hole is formed in the insulating layer by exposure. Attention has been paid to a thick-film microfabrication technique for forming a conductive film and electrically connecting a coil conductor pattern located on the insulating layer as a boundary through the via hole.
【０００４】たとえば、特開平８−３１６０８０号公報
には、感光性を有する導電性ペーストを用いてコイル導
体パターンを形成する技術が開示されている。この技術
によると、感光性を有するペーストを現像によりパター
ニングするため、微細でかつ、ハイアスペクトのコイル
導体パターンを形成することができる。導体パターンの
微細化によって、コイル長（インダクタンス）を増やす
ことができるため、少ない積層数で所望のインダクタン
スが得られるようになる。また、導体の膜厚を大きくす
ることによって導体抵抗を低減し、いわゆる薄膜技術で
は困難な高Ｑ（低直流抵抗）の高周波インダクタを得る
ことができる。For example, Japanese Patent Application Laid-Open No. 8-316080 discloses a technique for forming a coil conductor pattern using a photosensitive conductive paste. According to this technique, since the photosensitive paste is patterned by development, a fine and high-aspect coil conductor pattern can be formed. Since the coil length (inductance) can be increased by miniaturizing the conductor pattern, a desired inductance can be obtained with a small number of layers. In addition, by increasing the thickness of the conductor, the conductor resistance is reduced, and a high-Q (low DC resistance) high-frequency inductor, which is difficult with the so-called thin-film technology, can be obtained.
【０００５】また、特開平７−１７６４４４号公報に
は、感光性を有する絶縁ペーストを用いて形成された絶
縁層を介在させて複数のコイル導体パターンを積層し、
絶縁層に形成されたバイアホールによりこれら導体パタ
ーンを電気的に接続するようにした技術が開示されてい
る。絶縁層として感光性を有する絶縁ペーストを用い、
現像によりパターニングすることによって、直径が５０
μｍ以下の微細なバイアホールを形成することができ
る。Japanese Patent Application Laid-Open No. 7-176444 discloses that a plurality of coil conductor patterns are laminated with an insulating layer formed using an insulating paste having photosensitivity interposed therebetween.
A technique has been disclosed in which these conductor patterns are electrically connected by via holes formed in an insulating layer. Using a photosensitive insulating paste as the insulating layer,
By patterning by development, a diameter of 50
Fine via holes of not more than μm can be formed.
【０００６】一方、本件出願人は、このような感光性を
有する絶縁ペーストと感光性を有する導体ペーストを用
いてスパイラル状の導体パターンを有するインダクタを
製造する方法を提案し、特願平１０−１３５４として別
に特許出願している（この特許出願は、本件出願時点に
おいては未公開）。この方法を図５を用いて説明する。On the other hand, the present applicant has proposed a method of manufacturing an inductor having a spiral conductor pattern using such a photosensitive insulating paste and a photosensitive conductor paste. A separate patent application has been filed as 1354 (this patent application was not published at the time of filing this application). This method will be described with reference to FIG.
【０００７】まず、図５（ａ）に示すように、絶縁基板
１上に感光性を有する導体ペースト２を塗布（印刷）
し、次いで、フォトマスクを介して露光後、現像、焼成
し、図５（ｂ）に示すような所望の導体パターン３を形
成する。ここで、導体パターン３の一方端３ａは基板１
端面に引き出されている。First, as shown in FIG. 5A, a photosensitive conductive paste 2 is applied (printed) on an insulating substrate 1.
Then, after exposure through a photomask, development and baking are performed to form a desired conductor pattern 3 as shown in FIG. 5B. Here, one end 3a of the conductor pattern 3 is
It is pulled out to the end face.
【０００８】次に、図５（ｃ）に示すように、導体パタ
ーン３を覆うように基板上１に感光性を有する絶縁ペー
ストを塗布し絶縁層４を形成した後、フォトマスクを介
して露光後、現像、焼成し、図５（ｄ）に示すようなバ
イアホール用孔５を形成する。バイアホール用孔５は導
体パターンの他方端３ｂ上部に位置するようにする。Next, as shown in FIG. 5C, a photosensitive insulating paste is applied on the substrate 1 so as to cover the conductor pattern 3 to form an insulating layer 4 and then exposed through a photomask. Thereafter, development and baking are performed to form via hole holes 5 as shown in FIG. The via hole 5 is located above the other end 3b of the conductor pattern.
【０００９】続いて、バイアホール用孔５に導体ペース
トを充填、乾燥する。次に、図５（ｅ）に示すように、
絶縁層４上に感光性を有する導体ペースト６を塗布し、
フォトマスクを介して露光後、現像、焼成し、図５
（ｆ）に示すようなバイアホール１０、および導体パタ
ーン（引き出し電極）７を形成する。導体パターンの一
方端７ａはバイアホール１０上に位置するように、他方
端７ｂは絶縁基板１端面に引き出されるように形成す
る。ここで、導体パターン３、７はバイアホールを介し
て電気的に接続されていることとなる。次に、導体パタ
ーン７を覆うように基板１上に絶縁ペースト８を塗布、
乾燥、焼成し、最後に基板１端面に端子電極（図示せ
ず）を形成する。Subsequently, the conductive paste is filled into the via hole 5 and dried. Next, as shown in FIG.
A photosensitive conductive paste 6 is applied on the insulating layer 4,
After exposure through a photomask, development and baking
Via holes 10 and conductor patterns (lead electrodes) 7 as shown in FIG. One end 7a of the conductor pattern is formed so as to be located on the via hole 10, and the other end 7b is formed so as to be drawn out to the end face of the insulating substrate 1. Here, the conductor patterns 3 and 7 are electrically connected via the via holes. Next, an insulating paste 8 is applied on the substrate 1 so as to cover the conductor pattern 7,
After drying and baking, finally, a terminal electrode (not shown) is formed on the end face of the substrate 1.
【００１０】このように、感光性を有する導電性ペース
トおよび感光性を有する絶縁ペーストを用い現像により
パターンを形成するため、導体パターンやバイアホール
の微細な加工が可能となる。したがって、高周波領域に
おいてより優れた特性を有するインダクタを得ることが
できる。As described above, since a pattern is formed by development using a photosensitive conductive paste and a photosensitive insulating paste, fine processing of a conductor pattern and a via hole becomes possible. Therefore, an inductor having more excellent characteristics in a high frequency region can be obtained.
【００１１】[0011]
【発明が解決しようとする課題】しかしながら、感光性
を有する導体ペーストと感光性を有する絶縁ペーストと
を用いた従来のインダクタの製造方法では、次のような
問題があった。すなわち、従来の方法では、導体パター
ンや絶縁層のバイアホール形成時に乾燥、焼成等の熱処
理を繰り返し行う必要があった。したがって、導電体材
料と絶縁体材料および絶縁基板との間の熱膨張係数に大
きな差がある場合、何度も熱処理を行うことによって積
層された各層の間で応力が生じ、インダクタ素子全体に
そりが生じるという問題があった。素子のそりを避ける
には、使用する材料を熱膨張係数の差が小さい材料に制
限しなければならないという問題があった。However, the conventional method for manufacturing an inductor using a photosensitive conductive paste and a photosensitive insulating paste has the following problems. That is, in the conventional method, it was necessary to repeatedly perform heat treatments such as drying and firing when forming via holes in the conductor pattern and the insulating layer. Therefore, when there is a large difference in the thermal expansion coefficient between the conductor material, the insulator material, and the insulating substrate, stress is generated between the stacked layers by performing the heat treatment many times, and the entire inductor element is warped. There was a problem that occurs. In order to avoid warpage of the element, there is a problem that the material to be used must be limited to a material having a small difference in thermal expansion coefficient.
【００１２】また、インダクタンスを大きくするために
は、導体パターンを微細化するだけではなく、導体パタ
ーンと絶縁層の積層数を増やすという方法も用いられる
が、積層数が増えるほど熱処理の回数も増えるため、こ
の熱処理によるそりの問題はより大きくなる。In order to increase the inductance, a method of not only miniaturizing the conductor pattern but also increasing the number of layers of the conductor pattern and the insulating layer is used, but the number of heat treatments increases as the number of layers increases. Therefore, the problem of warpage due to this heat treatment is further increased.
【００１３】従って、本発明の目的は、導体ペーストお
よび絶縁ペーストを用いたインダクタの製造方法におい
て、複数回の熱処理を行ってもインダクタ素子全体にそ
りが生じにくいインダクタの製造方法を提供することに
ある。Accordingly, it is an object of the present invention to provide a method of manufacturing an inductor using a conductor paste and an insulating paste, in which even if heat treatment is performed a plurality of times, warping does not easily occur in the entire inductor element. is there.
【００１４】[0014]
【課題を解決するための手段】この発明は、上述の技術
的課題を解決するため、次のような構成を備えることを
特徴とする。すなわち、本発明は、絶縁基板上に導体パ
ターンとバイアホールを有する絶縁層とを交互に積層
し、導体パターンは感光性を有する導体ペーストを用い
て、絶縁層は感光性を有する絶縁ペーストを用いて形成
するインダクタの製造方法において、導体パターンおよ
び絶縁層を絶縁基板両主面に形成し、絶縁基板両主面に
形成された導体パターンを絶縁基板に形成されたスルー
ホールを通じて電気的に接続することを特徴とする。The present invention is characterized by having the following configuration in order to solve the above technical problems. That is, in the present invention, a conductive pattern and an insulating layer having via holes are alternately laminated on an insulating substrate, and the conductive pattern uses a conductive paste having photosensitivity, and the insulating layer uses an insulating paste having photosensitivity. In a method of manufacturing an inductor formed by forming, a conductor pattern and an insulating layer are formed on both main surfaces of an insulating substrate, and the conductor pattern formed on both main surfaces of the insulating substrate is electrically connected through through holes formed in the insulating substrate. It is characterized by the following.
【００１５】このように、導体パターンおよび絶縁層を
それぞれ感光性を有する導体ペーストおよび感光性を有
する絶縁ペーストを用いて形成するため、導体パターン
や絶縁層の形成時に乾燥、焼成の熱処理を繰り返し行う
必要がある。しかし、本発明においては、絶縁基板両主
面に導体パターンおよび絶縁層を形成するため、導電体
材料と絶縁体材料および絶縁基板との間の熱膨張係数に
大きな差がある場合に繰り返し熱処理を行っても、熱膨
張係数の差により発生する応力は基板両主面に形成され
た導体パターンおよび絶縁層によって互いに打ち消され
るため、インダクタ素子全体にそりが生じにくい。した
がって、使用する材料が制限されるという問題もあまり
ない。また、インダクタンスを大きくするために、導体
パターンと絶縁層の積層数を増やし、加熱処理の回数が
増加することとなっても、本発明の製造方法に従えば、
熱処理による素子のそりの問題は解消できる。As described above, since the conductive pattern and the insulating layer are formed using the photosensitive conductive paste and the photosensitive insulating paste, respectively, the heat treatment of drying and firing is repeatedly performed when the conductive pattern and the insulating layer are formed. There is a need. However, in the present invention, since the conductor pattern and the insulating layer are formed on both main surfaces of the insulating substrate, repeated heat treatment is performed when there is a large difference in the coefficient of thermal expansion between the conductive material and the insulating material and the insulating substrate. Even if the stress is generated, the stress generated due to the difference in the thermal expansion coefficient is canceled out by the conductor pattern and the insulating layer formed on both main surfaces of the substrate, so that the entire inductor element hardly warps. Therefore, there is not much problem that the material to be used is limited. Further, in order to increase the inductance, the number of stacked conductive patterns and insulating layers is increased, and even if the number of times of heat treatment is increased, according to the manufacturing method of the present invention,
The problem of device warpage due to heat treatment can be eliminated.
【００１６】また、スルーホールは、絶縁基板に設けら
れた貫通孔に導体ペーストを充填、焼成し形成する。こ
の貫通孔に充填された導体ペーストの焼成は、スルーホ
ールを介して互いに電気的に接続されるように絶縁基板
両主面に形成された導体パターンの焼成と同一の工程に
て行ってもよい。また、各導体パターンは、絶縁層に設
けられたバイアホールを介して、隣接する導体パターン
と互いに電気的に接続することとなる。ここで、バイア
ホール用孔に充填された導体ペーストを焼成する工程
は、前記スルーホール形成の場合と同様に、バイアホー
ルの設けられた絶縁層の上層に形成される導体パターン
の焼成と同一の工程にて行ってもよい。The through-hole is formed by filling a conductive paste into a through-hole provided in an insulating substrate and firing the paste. The sintering of the conductive paste filled in the through holes may be performed in the same step as the sintering of the conductor patterns formed on both main surfaces of the insulating substrate so as to be electrically connected to each other through the through holes. . Further, each conductor pattern is electrically connected to an adjacent conductor pattern via a via hole provided in the insulating layer. Here, the step of firing the conductive paste filled in the via hole hole is the same as the firing of the conductive pattern formed on the insulating layer provided with the via hole, as in the case of the through hole formation. It may be performed in a process.
【００１７】このように、焼成を同時に行うことによっ
て、熱処理工程の回数を減らすことができるため、熱処
理によるそりの問題を低減することができる。また、熱
処理時間の短縮により、製造時間を短縮することができ
るため、コストダウンを図ることもできる。As described above, by performing the firing simultaneously, the number of heat treatment steps can be reduced, so that the problem of warpage due to heat treatment can be reduced. Further, the manufacturing time can be shortened by shortening the heat treatment time, so that the cost can be reduced.
【００１８】[0018]
【発明の実施の形態】本発明の一実施形態を図１、図２
を用いて説明する。まず、一辺が１０．１６ｃｍのアル
ミナ基板などの絶縁基板１１を用意する。図２（ａ）に
示すように、この基板１１にレーザー加工により貫通孔
１２を形成する。レーザーには、具体的にはＹＡＧレー
ザーやＣＯ2レーザー等を用い、貫通孔の大きさは直径
５０μｍ程度とする。以上の工程を工程１とする。1 and 2 show an embodiment of the present invention.
This will be described with reference to FIG. First, an insulating substrate 11 such as an alumina substrate having one side of 10.16 cm is prepared. As shown in FIG. 2A, through holes 12 are formed in the substrate 11 by laser processing. Specifically, a YAG laser, a CO 2 laser, or the like is used as a laser, and the size of the through hole is about 50 μm in diameter. The above steps are referred to as step 1.
【００１９】次に、貫通孔１２に導体ペーストを充填、
乾燥する。導体ペーストには、たとえばＡｇペーストを
用い、スクリーン版やメタルマスク等を用いて充填す
る。以上の工程を工程２とする。Next, the conductive paste is filled in the through holes 12.
dry. The conductor paste is filled with, for example, an Ag paste using a screen plate or a metal mask. The above steps are referred to as step 2.
【００２０】次に、図２（ｂ）に示すように、基板１１
両主面に感光性を有する導体ぺースト１３を塗布する。
感光性を有する導体ぺーストには、たとえばフォーデル
Ｋ３７１４（デュポン社製）を用いる。塗布の方法は、
スクリーン印刷法、スピンコート法、ドクターブレード
法等いずれの方法を用いてもよい。導体ペースト１３を
基板１１の一方主面に塗布、乾燥後、基板１１のもう一
方の主面に同様に塗布、乾燥する。以上の工程を工程３
とする。Next, as shown in FIG.
Conductive paste 13 having photosensitivity is applied to both main surfaces.
For example, Fordel K3714 (manufactured by DuPont) is used as the photosensitive paste. How to apply
Any method such as a screen printing method, a spin coating method, and a doctor blade method may be used. After the conductive paste 13 is applied to one main surface of the substrate 11 and dried, the conductive paste 13 is applied and dried on the other main surface of the substrate 11 in the same manner. Step 3
And
【００２１】次いで、フォトマスクを介して導体ペース
ト上に所望のスパイラルパターンを露光する。具体的に
は、２００ｍｊ／ｃｍ2の紫外線を両面露光機を用いて
照射することによって、基板１１両主面の導体ペースト
１３を同時に露光する。ここで、スパイラルパターンの
一方端は、貫通孔１２の直上に位置することとなるよう
にパターニングする。続いて導体パターン１４、１５の
現像を行い、不要な導体膜を除去する。具体的には、ス
プレシャワー方式の両面現像機を用い、基板両主面の不
要な導体膜を同時に除去する。続いて、導体パターン１
４，１５の焼成を行うと同時に、貫通孔１２に充填した
導体ペーストの焼成を行い、スルーホール２０を形成す
る。具体的には、最高温度８５０℃の空気中で８時間程
度焼成する。以上の工程を工程４とする。以上のように
工程３，４を経て、図２（ｃ）に示すような線幅２０μ
ｍのスパイラル状の導体パターン１４，１５を基板１１
両主面に形成することができる。ここで、スパイラルパ
ターン１４，１５の一方端１４ａ、１５ａはスルーホー
ル２０の直上に形成されているため、スパイラルパター
ン１４，１５はスルーホール２０を介して電気的に接続
されていることとなる。Next, a desired spiral pattern is exposed on the conductive paste through a photomask. Specifically, the conductor paste 13 on both main surfaces of the substrate 11 is simultaneously exposed by irradiating ultraviolet rays of 200 mj / cm 2 using a double-sided exposure machine. Here, one end of the spiral pattern is patterned so as to be located directly above the through-hole 12. Subsequently, the conductor patterns 14 and 15 are developed to remove unnecessary conductor films. Specifically, an unnecessary conductive film on both main surfaces of the substrate is simultaneously removed using a spray shower type double-sided developing machine. Then, conductor pattern 1
At the same time as the sintering of the conductive pastes 4 and 15, the conductive paste filled in the through holes 12 is baked to form the through holes 20. Specifically, it is fired in air at a maximum temperature of 850 ° C. for about 8 hours. The above steps are referred to as step 4. Through steps 3 and 4 as described above, a line width of 20 μm as shown in FIG.
m of the spiral conductive patterns 14 and 15
It can be formed on both main surfaces. Here, the spiral patterns 14, 15 have one ends 14 a, 15 a formed directly above the through holes 20, so that the spiral patterns 14, 15 are electrically connected through the through holes 20.
【００２２】次に、図２（ｄ）に示すように、導体パタ
ーン１４，１５を覆うように絶縁基板上に感光性を有す
る絶縁ペーストを塗布し絶縁層１６，１７を形成する。
感光性を有する絶縁ぺーストには、たとえばフォーデル
６０５０（デュポン社製）を用いる。塗布の方法は、ス
クリーン印刷法、スピンコート法、ドクターブレード法
等いずれの方法を用いてもよい。感光性を有する絶縁ペ
ーストを基板の一方主面に塗布、乾燥後、基板のもう一
方の主面に同様に塗布、乾燥する。以上の工程を工程５
とする。Next, as shown in FIG. 2D, a photosensitive insulating paste is applied on the insulating substrate so as to cover the conductor patterns 14 and 15, and insulating layers 16 and 17 are formed.
For example, Fordel 6050 (manufactured by DuPont) is used as the photosensitive paste having photosensitivity. As a coating method, any method such as a screen printing method, a spin coating method, and a doctor blade method may be used. A photosensitive insulating paste is applied to one main surface of the substrate and dried, and then applied and dried in the same manner on the other main surface of the substrate. Step 5
And
【００２３】次いで、フォトマスクを介して絶縁層１
６，１７上に直径３０μｍのバイアホール用孔１８，１
９のパターンを露光する。具体的には、５０ｍｊ／ｃｍ
2の紫外線を両面露光機を用いて照射することによっ
て、基板１１両主面の絶縁層１６，１７を同時に露光す
る。ここで、バイアホール用孔１８，１９はそれぞれ導
体パターンの他方端１４ｂ、１５ｂの直上に位置するこ
ととなるようにパターニングする。続いて絶縁層の現像
を行い、不要な絶縁膜を除去する。具体的には、スプレ
シャワー方式の両面現像機を用い、基板両主面の不要な
絶縁膜を同時に除去する。続いて、絶縁層の焼成を行
う。具体的には、最高温度８５０℃の空気中で８時間程
度焼成する。以上の工程を工程６とする。以上のように
工程５、６を経て、図２（ｅ）に示すような、直径３０
μｍのバイアホール用孔１８，１９を有する絶縁層１
６，１７を基板１１両面に形成することができる。Next, the insulating layer 1 is interposed via a photomask.
Via holes 18 and 1 having a diameter of 30 μm on
9 are exposed. Specifically, 50 mj / cm
The insulating layers 16 and 17 on both main surfaces of the substrate 11 are exposed at the same time by irradiating the two ultraviolet rays using a double-sided exposure machine. Here, the via holes 18 and 19 are patterned so as to be located immediately above the other ends 14b and 15b of the conductor pattern, respectively. Subsequently, the insulating layer is developed to remove an unnecessary insulating film. Specifically, an unnecessary insulating film on both main surfaces of the substrate is removed at the same time by using a spray shower type double-sided developing machine. Subsequently, the insulating layer is fired. Specifically, it is fired in air at a maximum temperature of 850 ° C. for about 8 hours. The above steps are referred to as step 6. Through steps 5 and 6 as described above, the diameter 30 as shown in FIG.
Insulating layer 1 having μm via holes 18 and 19
6 and 17 can be formed on both surfaces of the substrate 11.
【００２４】続いて、図２（ｆ）に示すように、バイア
ホール用孔１８，１９に導体ペーストを充填、乾燥す
る。充填、乾燥の方法は、工程２に従う。次に、絶縁層
１６，１７上に感光性を有する導体ペースト２３を塗布
し、フォトマスクを介して露光後、現像する。次いで、
バイアホール用孔１８，１９に充填した導体ペーストと
導体パターン２４，２５を同時に焼成し、図２（ｇ）に
示すようなバイアホール２８，２９、およびスパイラル
状の導体パターン２４，２５を形成する。導体パターン
の形成方法は工程３，４に従う。導体パターンの一方端
２４ａ、２５ａはそれぞれバイアホール２８，２９直上
に位置するように形成され、他方端２４ｂ、２５ｂは絶
縁基板端面まで引き出される。このように、バイアホー
ル２８は導体パターン１４の他方端１４ｂ直上に、導体
パターン２４の一方端２４ａはバイアホール２８直上に
形成されているため、導体パターン１４と導体パターン
２４はバイアホール２８を通じて電気的に接続されてい
ることとなる。同様に、導体パターン１５と導体パター
ン２５はバイアホール２９を通じて電気的に接続されて
いることとなる。Subsequently, as shown in FIG. 2F, the via holes 18 and 19 are filled with a conductor paste and dried. The method of filling and drying follows step 2. Next, a conductive paste 23 having photosensitivity is applied onto the insulating layers 16 and 17, and is exposed through a photomask and then developed. Then
The conductor paste and the conductor patterns 24 and 25 filled in the via hole holes 18 and 19 are simultaneously fired to form via holes 28 and 29 and spiral conductor patterns 24 and 25 as shown in FIG. . The method of forming the conductor pattern follows Steps 3 and 4. One ends 24a and 25a of the conductor pattern are formed so as to be located immediately above the via holes 28 and 29, respectively, and the other ends 24b and 25b are drawn out to the end surface of the insulating substrate. As described above, since the via hole 28 is formed directly above the other end 14b of the conductor pattern 14 and the one end 24a of the conductor pattern 24 is formed directly above the via hole 28, the conductor pattern 14 and the conductor pattern 24 are electrically connected through the via hole 28. Connection is established. Similarly, the conductor pattern 15 and the conductor pattern 25 are electrically connected through the via hole 29.
【００２５】次に、導体パターン２４，２５を覆うよう
に絶縁基板上に絶縁ペーストを塗布し絶縁層２６，２７
を形成する。絶縁層の形成方法は工程５に従う。絶縁ペ
ーストは感光性を有するものでも有しないものでもよ
い。絶縁層２６，２７の焼成後、最後に基板１１の端面
に端子電極（図示せず）を形成する。以上の工程を経
て、基板両主面にスパイラル状の導体パターンと絶縁層
の積層構造を有するインダクタが得られる。Next, an insulating paste is applied on the insulating substrate so as to cover the conductor patterns 24 and 25, and the insulating layers 26 and 27
To form The method for forming the insulating layer follows Step 5. The insulating paste may or may not have photosensitivity. After the baking of the insulating layers 26 and 27, finally, a terminal electrode (not shown) is formed on the end surface of the substrate 11. Through the above steps, an inductor having a laminated structure of a spiral conductor pattern and an insulating layer on both main surfaces of the substrate is obtained.
【００２６】このように、本発明においては、導電体材
料と絶縁体材料および絶縁基板との間の熱膨張係数に大
きな差がある場合に繰り返し熱処理を行っても、熱膨張
係数の差により発生する応力は基板１１両主面に形成さ
れた導体パターン１４、２４、絶縁層１６、２６、およ
び導体パターン１５，２５、絶縁層１７、２７によって
互いに打ち消されるため、インダクタ素子全体にそりが
生じにくい。As described above, in the present invention, even when the heat treatment is repeatedly performed when there is a large difference in the coefficient of thermal expansion between the conductor material, the insulator material, and the insulating substrate, the difference is generated due to the difference in the coefficient of thermal expansion. The generated stresses are mutually canceled out by the conductor patterns 14 and 24, the insulating layers 16 and 26, and the conductor patterns 15 and 25 and the insulating layers 17 and 27 formed on both main surfaces of the substrate 11, so that the entire inductor element is unlikely to warp. .
【００２７】また、本発明においては、両面露光機や両
面現像機を用いて露光、現像を行うため、同数のスパイ
ラル状の導体パターンを基板の一方主面に形成する場合
に比べて工程も容易となる。In the present invention, since exposure and development are performed using a double-sided exposure machine or a double-sided developing machine, the process is easier than in the case where the same number of spiral conductive patterns are formed on one main surface of the substrate. Becomes
【００２８】さらに、本発明では、貫通孔１２に充填し
た導体ペーストとスパイラル状の導体パターン１４、１
５の焼成を同時に行い、また、バイアホール用孔１８，
１９に充填した導体ペーストと導体パターン２４，２５
の焼成を同時に行う。したがって、熱処理工程の回数を
減らすことができるため、熱処理によるそりの問題を低
減することができる。また、熱処理時間の短縮により、
製造時間を短縮することができるため、コストダウンを
図ることもできる。Further, according to the present invention, the conductive paste filled in the through-holes 12 and the spiral conductive patterns 14, 1
5 are simultaneously fired, and via holes 18,
19 and the conductor patterns 24 and 25
Are simultaneously performed. Therefore, since the number of heat treatment steps can be reduced, the problem of warpage due to heat treatment can be reduced. Also, by shortening the heat treatment time,
Since the manufacturing time can be shortened, the cost can be reduced.
【００２９】なお、本発明に係る高周波インダクタは前
記実施形態に限定されるものではなく、その要旨の範囲
内で種々に変更することができる。The high-frequency inductor according to the present invention is not limited to the above embodiment, but can be variously modified within the scope of the invention.
【００３０】例えば、図３に示すように、工程１〜４を
行い絶縁基板両主面にスパイラル状の導体パターンを形
成した後、導体パターンを覆うように基板上に絶縁ペー
ストを塗布して絶縁層を形成し、導体パターンが二層の
インダクタを得ることもできる。また、工程２〜６を繰
り返すことによって、図４に示すような、よりインダク
タンスの大きいインダクタを得ることもできる。For example, as shown in FIG. 3, after performing steps 1 to 4 to form a spiral conductive pattern on both main surfaces of the insulating substrate, an insulating paste is applied on the substrate so as to cover the conductive pattern. By forming a layer, an inductor having a two-layer conductor pattern can be obtained. Further, by repeating steps 2 to 6, an inductor having a larger inductance as shown in FIG. 4 can be obtained.
【００３１】[0031]
【発明の効果】このように、本発明においては、絶縁基
板両主面に導体パターンおよび絶縁層を形成するため、
導電体材料と絶縁体材料および絶縁基板との間の熱膨張
係数に大きな差がある場合に繰り返し熱処理を行って
も、熱膨張係数の差により発生する応力は基板両主面に
形成された導体パターンおよび絶縁層によって互いに打
ち消されるため、インダクタ素子全体にそりが生じにく
い。したがって、使用する材料が制限されるという問題
もあまりない。また、インダクタンスを大きくするため
に、導体パターンと絶縁層の積層数を増やし、積熱処理
の回数が増加することとなっても、本発明の製造方法に
従えば、熱処理によるそりの問題は解消できる。As described above, according to the present invention, since the conductor pattern and the insulating layer are formed on both main surfaces of the insulating substrate,
Even if heat treatment is repeatedly performed when there is a large difference in the coefficient of thermal expansion between the conductor material, the insulator material, and the insulating substrate, the stress generated due to the difference in the coefficient of thermal expansion is caused by the conductor formed on both main surfaces of the substrate. Since the pattern and the insulating layer cancel each other, warpage hardly occurs in the entire inductor element. Therefore, there is not much problem that the material to be used is limited. Further, even if the number of laminations of the conductor pattern and the insulating layer is increased to increase the inductance and the number of times of the heat treatment is increased, the problem of the warpage due to the heat treatment can be solved according to the manufacturing method of the present invention. .
【００３２】また、本発明においては、両面露光機や両
面現像機を用いて露光、現像を行うため、同数のスパイ
ラル状の導体パターンを基板片側に形成する場合に比べ
て工程も容易となる。Further, in the present invention, since exposure and development are carried out using a double-sided exposure machine or a double-sided developing machine, the steps are easier than in the case where the same number of spiral conductive patterns are formed on one side of the substrate.
【００３３】さらに、本発明では、貫通孔に充填した導
体ペーストと基板表面に形成した導体パターンの焼成を
同時に行い、また、バイアホール用孔に充填した導体ペ
ーストとバイアホール上に形成された導体パターンの焼
成を同時に行う。したがって、熱処理工程の回数を減ら
すことができるため、熱処理によるそりの問題を低減す
ることができる。また、熱処理時間の短縮により、製造
時間を短縮することができるため、コストダウンを図る
こともできる。Further, according to the present invention, the conductive paste filled in the through hole and the conductive pattern formed on the substrate surface are simultaneously fired, and the conductive paste filled in the via hole and the conductive paste formed on the via hole are simultaneously fired. Simultaneously firing the pattern. Therefore, since the number of heat treatment steps can be reduced, the problem of warpage due to heat treatment can be reduced. Further, the manufacturing time can be shortened by shortening the heat treatment time, so that the cost can be reduced.
【図１】図１は、本発明の一実施形態により、絶縁基
板、導体パターン、および絶縁層を積層する例を示す図
である。FIG. 1 is a diagram illustrating an example in which an insulating substrate, a conductor pattern, and an insulating layer are stacked according to an embodiment of the present invention.
【図２】図２（ａ）〜（ｈ）は、本発明の一実施形態の
インダクタの形成方法を示す断面図である。FIGS. 2A to 2H are cross-sectional views illustrating a method for forming an inductor according to an embodiment of the present invention.
【図３】図３は、本発明の一実施形態により形成された
インダクタを示す断面図である。FIG. 3 is a cross-sectional view illustrating an inductor formed according to an embodiment of the present invention.
【図４】図４は、本発明の一実施形態により形成された
インダクタを示す断面図である。FIG. 4 is a cross-sectional view showing an inductor formed according to an embodiment of the present invention.
【図５】図５（ａ）〜（ｇ）は、従来のインダクタの形
成方法を示す断面図である。5 (a) to 5 (g) are cross-sectional views showing a conventional method for forming an inductor.
１１ 絶縁基板 １ 貫通孔 １４、１５ 導体パターン １６、１７ 絶縁層 ２０ スルーホール ２４、２５ 導体パターン ２６、２７ 絶縁層 ２８、２９ バイアホール REFERENCE SIGNS LIST 11 insulating substrate 1 through hole 14, 15 conductive pattern 16, 17 insulating layer 20 through hole 24, 25 conductive pattern 26, 27 insulating layer 28, 29 via hole
───────────────────────────────────────────────────── フロントページの続き Ｆターム(参考） 5E062 DD04 5E070 AA01 AB02 BA12 CB02 CB08 CB13 CB17 ──────────────────────────────────────────────────続 き Continued on the front page F term (reference) 5E062 DD04 5E070 AA01 AB02 BA12 CB02 CB08 CB13 CB17
Claims (5)
互に積層されるとともに、前記導体パターン同士が、前
記絶縁層に設けられたバイアホールによって互いに電気
的に接続される構造を有するインダクタにおいて、 前記導体パターンおよび前記絶縁層はそれぞれ感光性の
導体ペーストおよび感光性の絶縁ペーストからなり、 前記絶縁基板の両主面に、前記導体パターンと前記絶縁
層とがそれぞれ交互に積層され、かつ、絶縁基板の一方
主面側に形成された導体パターンと他方主面側に形成さ
れた導体パターンとが、絶縁基板に設けられたスルーホ
ールによって互いに電気的に接続されていることを特徴
とするインダクタ。An inductor having a structure in which conductive patterns and insulating layers are alternately laminated on an insulating substrate, and wherein the conductive patterns are electrically connected to each other by via holes provided in the insulating layer. In the above, the conductive pattern and the insulating layer are made of a photosensitive conductive paste and a photosensitive insulating paste, respectively, and on both main surfaces of the insulating substrate, the conductive pattern and the insulating layer are alternately laminated, respectively, and A conductor pattern formed on one main surface side of the insulating substrate and a conductor pattern formed on the other main surface side are electrically connected to each other by through holes provided in the insulating substrate. Inductor.
互に積層するとともに、前記導体パターン同士を、前記
絶縁層に設けられたバイアホールによって互いに電気的
に接続する工程を有するインダクタの製造方法におい
て、 前記導体パターンおよび前記絶縁層をそれぞれ感光性の
導体ペーストおよび感光性の絶縁ペーストから形成し、 前記絶縁基板の両主面に、前記導体パターンと前記絶縁
層とをそれぞれ交互に積層し、かつ、絶縁基板の一方主
面側に形成した導体パターンと他方主面側に形成した導
体パターンとを、絶縁基板に設けられたスルーホールに
よって互いに電気的に接続することを特徴とするインダ
クタの製造方法。2. A method of manufacturing an inductor, comprising the steps of alternately laminating conductive patterns and insulating layers on an insulating substrate and electrically connecting the conductive patterns to each other through via holes provided in the insulating layer. In the method, the conductive pattern and the insulating layer are formed from a photosensitive conductive paste and a photosensitive insulating paste, respectively, and the conductive pattern and the insulating layer are alternately laminated on both main surfaces of the insulating substrate, respectively. And a conductor pattern formed on one main surface side of the insulating substrate and a conductor pattern formed on the other main surface side are electrically connected to each other by through holes provided in the insulating substrate. Production method.
体ペーストを充填する工程と、 前記貫通孔に充填された導体ペーストを焼成してスルー
ホールを形成する工程と、 前記絶縁基板の両主面に、感光性を有する導体ペースト
を塗布する工程と、 前記感光性を有する導体ペーストを露光、現像し、前記
スルーホールを介して絶縁基板両主面に形成される導体
パターン同士が互いに電気的に接続されるように、所望
の導体パターンを形成する工程と、 絶縁基板の両主面に形成された導体パターンを焼成する
工程と、を有することを特徴とするインダクタの製造方
法。A step of filling the through hole with a conductive paste; a step of firing the conductive paste filled into the through hole to form a through hole; A step of applying a conductive paste having photosensitivity to both main surfaces, exposing and developing the conductive paste having photosensitivity, and the conductive patterns formed on both main surfaces of the insulating substrate via the through holes are mutually separated. A method for manufacturing an inductor, comprising: a step of forming a desired conductor pattern so as to be electrically connected; and a step of firing a conductor pattern formed on both main surfaces of an insulating substrate.
成する工程は、前記導体パターンを焼成する工程と同一
の工程にて行うことを特徴とする、請求項３に記載のイ
ンダクタの製造方法。4. The method according to claim 3, wherein the step of firing the conductive paste filled in the through holes is performed in the same step as the step of firing the conductive pattern. .
を有する導体ペーストからなる第１の導体パターンを形
成する工程と、 前記第１の導体パターンの形成された基板の主面に、感
光性を有する絶縁ペーストを用いて、バイアホール用孔
の設けられた絶縁層を形成する工程と、 前記絶縁層に設けられたバイアホール用孔に導体ペース
トを充填する工程と、 前記バイアホール用孔に充填された導体ペーストを焼成
してバイアホールを形成する工程と、 前記絶縁層上に、感光性を有する導体ペーストを塗布す
る工程と、 前記感光性を有する導体ペーストを露光、現像し、前記
バイアホールを介して前記第１の導体パターンと互いに
電気的に接続されるように、所望の第２の導体パターン
を形成する工程と、 前記第２の導体パターンを焼成する工程と、を有するこ
とを特徴とするインダクタの製造方法において、 前記バイアホール用孔に充填された導体ペーストを焼成
する工程は、前記第２の導体パターンを焼成する工程と
同一の工程にて行うことを特徴とする、インダクタの製
造方法。5. A step of forming a first conductive pattern made of a conductive paste having photosensitivity on at least one main surface of an insulating substrate; and forming a first conductive pattern on the main surface of the substrate on which the first conductive pattern is formed. Forming an insulating layer provided with via-holes by using an insulating paste having a property; filling a via-hole provided in the insulating layer with a conductive paste; and forming the via-holes. Baking the conductive paste filled in to form via holes, applying a photosensitive conductive paste on the insulating layer, exposing and developing the photosensitive conductive paste, Forming a desired second conductor pattern so as to be electrically connected to the first conductor pattern through a via hole; and baking the second conductor pattern. Wherein the step of firing the conductive paste filled in the via hole is performed in the same step as the step of firing the second conductive pattern. A method for manufacturing an inductor, comprising:
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP11034343A JP2000232019A (en) | 1999-02-12 | 1999-02-12 | Inductor and its manufacture |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP11034343A JP2000232019A (en) | 1999-02-12 | 1999-02-12 | Inductor and its manufacture |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2000232019A true JP2000232019A (en) | 2000-08-22 |
Family
ID=12411500
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP11034343A Pending JP2000232019A (en) | 1999-02-12 | 1999-02-12 | Inductor and its manufacture |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2000232019A (en) |
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2005093547A (en) * | 2003-09-12 | 2005-04-07 | Murata Mfg Co Ltd | High frequency coil and its manufacturing method |
| KR100863009B1 (en) * | 2007-04-11 | 2008-10-13 | 주식회사 하이닉스반도체 | Substrate structure with inductor and its manufacturing method |
| JP2013504891A (en) * | 2009-09-16 | 2013-02-07 | マラディン テクノロジーズ リミテッド | Micro-coil device and manufacturing method thereof |
| CN111599569A (en) * | 2019-02-20 | 2020-08-28 | 株式会社村田制作所 | Coil component |
| US11380475B2 (en) | 2018-09-06 | 2022-07-05 | Samsung Electro-Mechanics Co., Ltd. | Coil component |
-
1999
- 1999-02-12 JP JP11034343A patent/JP2000232019A/en active Pending
Cited By (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2005093547A (en) * | 2003-09-12 | 2005-04-07 | Murata Mfg Co Ltd | High frequency coil and its manufacturing method |
| KR100863009B1 (en) * | 2007-04-11 | 2008-10-13 | 주식회사 하이닉스반도체 | Substrate structure with inductor and its manufacturing method |
| JP2013504891A (en) * | 2009-09-16 | 2013-02-07 | マラディン テクノロジーズ リミテッド | Micro-coil device and manufacturing method thereof |
| US11380475B2 (en) | 2018-09-06 | 2022-07-05 | Samsung Electro-Mechanics Co., Ltd. | Coil component |
| CN111599569A (en) * | 2019-02-20 | 2020-08-28 | 株式会社村田制作所 | Coil component |
| CN111599569B (en) * | 2019-02-20 | 2023-01-13 | 株式会社村田制作所 | Coil component |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| WO1998027795A1 (en) | Circuit board having electric component and its manufacturing method | |
| JP2002015939A (en) | Laminated electronic component and method of manufacturing the same | |
| CN108419384B (en) | Semi-bending printed circuit board and manufacturing method thereof | |
| JP2000232019A (en) | Inductor and its manufacture | |
| JP3164068B2 (en) | Electronic component and method of manufacturing the same | |
| JP2002184638A (en) | Method for manufacturing high-frequency coil | |
| JP2003068555A (en) | Method for forming conductive pattern of electronic component, and common mode choke coil | |
| JP4984855B2 (en) | Thin film chip resistor, thin film chip capacitor, and thin film chip inductor manufacturing method | |
| JP5666799B2 (en) | Ceramic capacitor and manufacturing method thereof | |
| KR100607568B1 (en) | Multi-layer substrate manufacturing method using heterogeneous dielectric | |
| JP2003264361A (en) | Circuit board manufacturing method | |
| JPH0945570A (en) | Electronic component and method of manufacturing the same | |
| JP2003324026A (en) | Manufacturing method of multilayer electronic component | |
| WO1991019303A1 (en) | High frequency coil and method of manufacturing the same | |
| JP2003234231A (en) | Manufacturing method of multilayer electronic component | |
| KR100476027B1 (en) | Method for manufacturing ceramic stacking device with built-in capacitor | |
| KR101051590B1 (en) | Ceramic substrate and its manufacturing method | |
| JP3816223B2 (en) | Circuit board with electrical components and method for manufacturing the same | |
| JP2755019B2 (en) | Method for manufacturing multilayer wiring board | |
| KR100601477B1 (en) | Printed Circuit Board Embedded Capacitors and Manufacturing Method Thereof | |
| JP2003059720A (en) | Chip inductor and its manufacturing method | |
| JP2003324027A (en) | Manufacturing method of multilayer electronic component | |
| JP2004095750A (en) | Manufacturing method of multilayer electronic component | |
| JPH11121264A (en) | Manufacturing method of chip type LC filter | |
| JP4403692B2 (en) | Manufacturing method of thick film printed circuit board and electronic component using the same |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20051109 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20080626 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20080722 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20081209 |