JP2000232156A - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法Info
- Publication number
- JP2000232156A JP2000232156A JP11031401A JP3140199A JP2000232156A JP 2000232156 A JP2000232156 A JP 2000232156A JP 11031401 A JP11031401 A JP 11031401A JP 3140199 A JP3140199 A JP 3140199A JP 2000232156 A JP2000232156 A JP 2000232156A
- Authority
- JP
- Japan
- Prior art keywords
- film
- metal film
- forming
- refractory metal
- metal compound
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 48
- 238000000034 method Methods 0.000 title claims description 25
- 238000004519 manufacturing process Methods 0.000 title claims description 17
- 229910052751 metal Inorganic materials 0.000 claims abstract description 136
- 239000002184 metal Substances 0.000 claims abstract description 134
- 239000010410 layer Substances 0.000 claims abstract description 37
- 239000011229 interlayer Substances 0.000 claims abstract description 35
- 238000005530 etching Methods 0.000 claims abstract description 21
- 239000000758 substrate Substances 0.000 claims abstract description 14
- 239000003870 refractory metal Substances 0.000 claims description 80
- 150000002736 metal compounds Chemical class 0.000 claims description 68
- 238000002844 melting Methods 0.000 claims description 50
- 230000008018 melting Effects 0.000 claims description 43
- 229910000838 Al alloy Inorganic materials 0.000 claims description 18
- 229910052782 aluminium Inorganic materials 0.000 claims description 8
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 claims description 8
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims description 4
- 239000000463 material Substances 0.000 claims description 3
- 229910001069 Ti alloy Inorganic materials 0.000 claims description 2
- 230000000149 penetrating effect Effects 0.000 claims description 2
- 150000003609 titanium compounds Chemical class 0.000 claims 1
- NRTOMJZYCJJWKI-UHFFFAOYSA-N Titanium nitride Chemical compound [Ti]#N NRTOMJZYCJJWKI-UHFFFAOYSA-N 0.000 abstract description 62
- 229910018594 Si-Cu Inorganic materials 0.000 abstract description 10
- 229910008465 Si—Cu Inorganic materials 0.000 abstract description 10
- 238000001312 dry etching Methods 0.000 description 11
- 229920002120 photoresistant polymer Polymers 0.000 description 9
- WKBOTKDWSSQWDR-UHFFFAOYSA-N Bromine atom Chemical compound [Br] WKBOTKDWSSQWDR-UHFFFAOYSA-N 0.000 description 8
- GDTBXPJZTBHREO-UHFFFAOYSA-N bromine Substances BrBr GDTBXPJZTBHREO-UHFFFAOYSA-N 0.000 description 8
- 229910052794 bromium Inorganic materials 0.000 description 8
- 239000010936 titanium Substances 0.000 description 8
- ZAMOUSCENKQFHK-UHFFFAOYSA-N Chlorine atom Chemical compound [Cl] ZAMOUSCENKQFHK-UHFFFAOYSA-N 0.000 description 7
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 7
- 229910052801 chlorine Inorganic materials 0.000 description 7
- 239000000460 chlorine Substances 0.000 description 7
- 229910052814 silicon oxide Inorganic materials 0.000 description 7
- 238000004544 sputter deposition Methods 0.000 description 7
- 210000000988 bone and bone Anatomy 0.000 description 6
- 238000000206 photolithography Methods 0.000 description 6
- RTAQQCXQSZGOHL-UHFFFAOYSA-N Titanium Chemical compound [Ti] RTAQQCXQSZGOHL-UHFFFAOYSA-N 0.000 description 5
- 229910052719 titanium Inorganic materials 0.000 description 5
- 230000000694 effects Effects 0.000 description 4
- 238000005268 plasma chemical vapour deposition Methods 0.000 description 4
- 229910018182 Al—Cu Inorganic materials 0.000 description 3
- YCKRFDGAMUMZLT-UHFFFAOYSA-N Fluorine atom Chemical compound [F] YCKRFDGAMUMZLT-UHFFFAOYSA-N 0.000 description 3
- 230000015572 biosynthetic process Effects 0.000 description 3
- 229910052731 fluorine Inorganic materials 0.000 description 3
- 239000011737 fluorine Substances 0.000 description 3
- 230000010354 integration Effects 0.000 description 3
- 238000013508 migration Methods 0.000 description 3
- 230000005012 migration Effects 0.000 description 3
- 238000012545 processing Methods 0.000 description 3
- 229910045601 alloy Inorganic materials 0.000 description 2
- 239000000956 alloy Substances 0.000 description 2
- 238000007796 conventional method Methods 0.000 description 2
- 238000010586 diagram Methods 0.000 description 2
- 238000005498 polishing Methods 0.000 description 2
- 239000000126 substance Substances 0.000 description 2
- 229910018125 Al-Si Inorganic materials 0.000 description 1
- 229910018523 Al—S Inorganic materials 0.000 description 1
- 229910018520 Al—Si Inorganic materials 0.000 description 1
- 229910018540 Si C Inorganic materials 0.000 description 1
- 229910004298 SiO 2 Inorganic materials 0.000 description 1
- 230000002411 adverse Effects 0.000 description 1
- 150000001875 compounds Chemical class 0.000 description 1
- 238000000151 deposition Methods 0.000 description 1
- 238000011161 development Methods 0.000 description 1
- 238000003475 lamination Methods 0.000 description 1
- 150000002739 metals Chemical class 0.000 description 1
- 230000002093 peripheral effect Effects 0.000 description 1
- 229910052710 silicon Inorganic materials 0.000 description 1
- 239000010703 silicon Substances 0.000 description 1
- 229910010271 silicon carbide Inorganic materials 0.000 description 1
- WNUPENMBHHEARK-UHFFFAOYSA-N silicon tungsten Chemical compound [Si].[W] WNUPENMBHHEARK-UHFFFAOYSA-N 0.000 description 1
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical compound [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 description 1
- 229910052721 tungsten Inorganic materials 0.000 description 1
- 239000010937 tungsten Substances 0.000 description 1
Landscapes
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
(57)【要約】
【課題】 配線ピッチを狭小化してチップサイズを小型
化する。 【解決手段】 半導体基板上の絶縁膜３０の上部にＡｌ
−Ｓｉ−Ｃｕからなるダミーパターン３２を形成したの
ち、その上に絶縁層３４を形成する。絶縁層３４の上に
は、ダミーパターン３２と対応した位置に凸部４０を有
する下層配線３６を形成する。下層配線３６を覆って層
間絶縁膜３８を設けたのち、層間絶縁膜３６を研磨して
平坦化し、下層配線３６の凸部４０を露出させる。その
後、窒化チタン（ＴｉＮ）膜５０をエッチング除去し、
露出させた凸部４０の第２金属膜４８と接続させた上層
配線４２を形成する。
化する。 【解決手段】 半導体基板上の絶縁膜３０の上部にＡｌ
−Ｓｉ−Ｃｕからなるダミーパターン３２を形成したの
ち、その上に絶縁層３４を形成する。絶縁層３４の上に
は、ダミーパターン３２と対応した位置に凸部４０を有
する下層配線３６を形成する。下層配線３６を覆って層
間絶縁膜３８を設けたのち、層間絶縁膜３６を研磨して
平坦化し、下層配線３６の凸部４０を露出させる。その
後、窒化チタン（ＴｉＮ）膜５０をエッチング除去し、
露出させた凸部４０の第２金属膜４８と接続させた上層
配線４２を形成する。
Description
【０００１】
【発明の属する技術分野】本発明は、半導体装置の製造
方法に係り、特に多層配線構造を有する半導体装置の製
造方法に関する。
方法に係り、特に多層配線構造を有する半導体装置の製
造方法に関する。
【０００２】
【従来の技術】従来、多層配線間のコンタクトを採る方
法としては、図４に示したように、層間絶縁膜にコンタ
クトホールを形成し、その上に上層配線を形成する方法
が採用されていた。すなわち、まず、図４の（ａ）に示
すように、半導体基板１０の上に設けられた例えばシリ
コン酸化膜からなる絶縁層１２の上に、Ａｌ−Ｓｉ−Ｃ
ｕなどのアルミニウム合金からなる下層配線１４を形成
する。次に、シリコン酸化膜からなる層間絶縁膜１６を
下層配線１４と絶縁層１２とを覆って形成する。その
後、コンタクトホールを形成するためのフォトレジスト
膜を塗布し、露光および現像を行って所定のレジストパ
ターン１８を形成し、これをマスクとして異方性エッチ
ングにより、層間絶縁膜１６にコンタクトホール２０を
形成したのち、同図（ｂ）に示したように、レジストパ
ターン１８を除去する。次に、層間絶縁膜１６とコンタ
クトホール２０とを覆ってＡｌ−Ｓｉ−Ｃｕからなるア
ルミニウム合金膜を形成し、これをエッチングしてコン
タクトホール２０を介して下層配線１４に接続した上層
配線２２を形成する（図４（ｃ）参照）。
法としては、図４に示したように、層間絶縁膜にコンタ
クトホールを形成し、その上に上層配線を形成する方法
が採用されていた。すなわち、まず、図４の（ａ）に示
すように、半導体基板１０の上に設けられた例えばシリ
コン酸化膜からなる絶縁層１２の上に、Ａｌ−Ｓｉ−Ｃ
ｕなどのアルミニウム合金からなる下層配線１４を形成
する。次に、シリコン酸化膜からなる層間絶縁膜１６を
下層配線１４と絶縁層１２とを覆って形成する。その
後、コンタクトホールを形成するためのフォトレジスト
膜を塗布し、露光および現像を行って所定のレジストパ
ターン１８を形成し、これをマスクとして異方性エッチ
ングにより、層間絶縁膜１６にコンタクトホール２０を
形成したのち、同図（ｂ）に示したように、レジストパ
ターン１８を除去する。次に、層間絶縁膜１６とコンタ
クトホール２０とを覆ってＡｌ−Ｓｉ−Ｃｕからなるア
ルミニウム合金膜を形成し、これをエッチングしてコン
タクトホール２０を介して下層配線１４に接続した上層
配線２２を形成する（図４（ｃ）参照）。
【０００３】ところで、従来のコンタクトホール２０を
介して上下の配線１４、２２を接続する方法は、下層配
線１４とコンタクトホール２０との間の位置合わせズ
レ、およびコンタクトホール２０と上層配線２２との間
の位置合わせズレが発生すると、製品の初期不良の発生
および信頼性を低下させる。このため、従来の半導体製
造方法においては、下層配線１４のコンタクトホール２
０を設けるべき位置に、図４（ｄ）に示したように、ド
ッグボーン２４と称する幅広の部分を形成し、下層配線
１４、コンタクトホール２０、上層配線２２相互に多少
の位置ズレが生じても、下層配線１４と上層配線２２と
が電気的に接続されるようにしていた。
介して上下の配線１４、２２を接続する方法は、下層配
線１４とコンタクトホール２０との間の位置合わせズ
レ、およびコンタクトホール２０と上層配線２２との間
の位置合わせズレが発生すると、製品の初期不良の発生
および信頼性を低下させる。このため、従来の半導体製
造方法においては、下層配線１４のコンタクトホール２
０を設けるべき位置に、図４（ｄ）に示したように、ド
ッグボーン２４と称する幅広の部分を形成し、下層配線
１４、コンタクトホール２０、上層配線２２相互に多少
の位置ズレが生じても、下層配線１４と上層配線２２と
が電気的に接続されるようにしていた。
【０００４】一方、特開平２−３１４４６号公報には、
下層配線の一部に凸部を形成し、この凸部の上端面を層
間絶縁膜から露出させて上層配線に接続した半導体装置
が開示されている。また、特開平８−１８６１６８号公
報には、半導体基板の上部に設けた絶縁膜の一部に凸部
を形成して下層配線の一部に凸部が形成されるように
し、上層配線を下層配線の凸部と接続させた半導体装置
が開示されている。
下層配線の一部に凸部を形成し、この凸部の上端面を層
間絶縁膜から露出させて上層配線に接続した半導体装置
が開示されている。また、特開平８−１８６１６８号公
報には、半導体基板の上部に設けた絶縁膜の一部に凸部
を形成して下層配線の一部に凸部が形成されるように
し、上層配線を下層配線の凸部と接続させた半導体装置
が開示されている。
【０００５】
【発明が解決しようとする課題】しかしながら、上記し
た従来のようにドッグボーン２４を形成して下層配線１
４、コンタクトホール２０、上層配線２２間の位置合わ
せの余裕を確保する場合、配線ピッチがドッグボーン２
４によって律速されるために配線のピッチを狭くでき
ず、チップサイズを小さくすることができない問題を有
していた。
た従来のようにドッグボーン２４を形成して下層配線１
４、コンタクトホール２０、上層配線２２間の位置合わ
せの余裕を確保する場合、配線ピッチがドッグボーン２
４によって律速されるために配線のピッチを狭くでき
ず、チップサイズを小さくすることができない問題を有
していた。
【０００６】本発明は、前記従来技術の欠点を解消する
ためになされたもので、配線ピッチを狭くすることが可
能で、チップサイズを小さくできるようにすることを目
的としている。
ためになされたもので、配線ピッチを狭くすることが可
能で、チップサイズを小さくできるようにすることを目
的としている。
【０００７】
【課題を解決するための手段】上記の課題を解決するた
めに、本発明に係る第１の半導体装置の製造方法は、半
導体基板上に形成した絶縁膜の上に導電性膜を成膜して
ダミーパターンを形成する工程と、前記ダミーパターン
と前記絶縁膜とを覆って絶縁層を形成する工程と、前記
絶縁層を覆って導電性膜を成膜して前記ダミーパターン
との対応位置に凸部を有する下層配線を形成する工程
と、前記下層配線と絶縁層とを覆って層間絶縁膜を形成
する工程と、前記層間絶縁膜を平坦化して前記下層配線
の凸部を露出させる工程と、露出させた前記凸部と前記
層間絶縁膜とを覆って導電性膜を成膜し、前記凸部に接
続させた上層配線を形成する工程とを有することを特徴
としている。
めに、本発明に係る第１の半導体装置の製造方法は、半
導体基板上に形成した絶縁膜の上に導電性膜を成膜して
ダミーパターンを形成する工程と、前記ダミーパターン
と前記絶縁膜とを覆って絶縁層を形成する工程と、前記
絶縁層を覆って導電性膜を成膜して前記ダミーパターン
との対応位置に凸部を有する下層配線を形成する工程
と、前記下層配線と絶縁層とを覆って層間絶縁膜を形成
する工程と、前記層間絶縁膜を平坦化して前記下層配線
の凸部を露出させる工程と、露出させた前記凸部と前記
層間絶縁膜とを覆って導電性膜を成膜し、前記凸部に接
続させた上層配線を形成する工程とを有することを特徴
としている。
【０００８】このように構成した本発明の第１は、下層
配線に凸部を形成するとともに、この凸部の上部に上層
配線を形成し、凸部を介して下層配線と上層配線とを電
気的に接続するようにしているため、コンタクトホール
を形成する必要がない。このため、下層配線とコンタク
トホールとの位置合わせの余裕を確保するためのドッグ
ボーンを下層配線に設ける必要がなく、配線ピッチを狭
くすることができて、チップサイズを小さくすることが
できる。
配線に凸部を形成するとともに、この凸部の上部に上層
配線を形成し、凸部を介して下層配線と上層配線とを電
気的に接続するようにしているため、コンタクトホール
を形成する必要がない。このため、下層配線とコンタク
トホールとの位置合わせの余裕を確保するためのドッグ
ボーンを下層配線に設ける必要がなく、配線ピッチを狭
くすることができて、チップサイズを小さくすることが
できる。
【０００９】ダミーパターンは、下層配線と同じ材質に
よって形成すると、半導体装置の回路に悪影響を与え
ず、配線の形成と同様にして容易に形成することができ
る。また、ダミーパターンの高さは、４００〜８００ｎ
ｍにするとよい。４００ｎｍより低いと、層間絶縁膜を
平坦化して下層配線を露出させる際に、下層配線が露出
しなかったり、平坦化により下層配線が薄くなり過ぎる
おそれがあるところから、厳しい寸法制御を行なう必要
がある。一方、ダミーパターンが４００ｎｍより厚くな
ると、材料のロスが大きくなる。そして、ダミーパター
ンと下層配線とは、アルミニウムまたはアルミニウム合
金もしくは多結晶シリコンによって形成してよい。アル
ミニウム、アルミニウム合金または多結晶シリコンは、
現在、半導体装置の分野において広く使用されており、
特別の装置等を必要とせず、安価に作ることができる。
よって形成すると、半導体装置の回路に悪影響を与え
ず、配線の形成と同様にして容易に形成することができ
る。また、ダミーパターンの高さは、４００〜８００ｎ
ｍにするとよい。４００ｎｍより低いと、層間絶縁膜を
平坦化して下層配線を露出させる際に、下層配線が露出
しなかったり、平坦化により下層配線が薄くなり過ぎる
おそれがあるところから、厳しい寸法制御を行なう必要
がある。一方、ダミーパターンが４００ｎｍより厚くな
ると、材料のロスが大きくなる。そして、ダミーパター
ンと下層配線とは、アルミニウムまたはアルミニウム合
金もしくは多結晶シリコンによって形成してよい。アル
ミニウム、アルミニウム合金または多結晶シリコンは、
現在、半導体装置の分野において広く使用されており、
特別の装置等を必要とせず、安価に作ることができる。
【００１０】なお、この明細書において、アルミニウム
合金とは、組成がＡｌ−Ｓｉ−Ｃｕのように非金属元素
を含むものと、Ａｌ−Ｃｕのように組成が金属元素のみ
の場合とを含めている。
合金とは、組成がＡｌ−Ｓｉ−Ｃｕのように非金属元素
を含むものと、Ａｌ−Ｃｕのように組成が金属元素のみ
の場合とを含めている。
【００１１】また、本発明に係る第２の半導体装置の製
造方法は、半導体基板上に形成した絶縁層の上に第１金
属膜を形成する工程と、前記第１金属膜の上部に第１の
高融点金属膜または高融点金属化合物膜を形成する工程
と、前記第１の高融点金属膜または高融点金属化合物膜
の上部に第２金属膜を形成する工程と、前記第２金属膜
の上部に第２の高融点金属膜または高融点金属化合物膜
を形成する工程と、前記第２の高融点金属膜または高融
点金属化合物膜と前記第２金属膜と前記第１の高融点金
属膜または高融点金属化合物膜と前記第１金属膜とをエ
ッチングして下層配線を形成する工程と、前記第２の高
融点金属膜または高融点金属化合物膜と前記第２金属膜
とをエッチングして前記下層配線の所定位置に第２金属
膜と前記第２の高融点金属膜または高融点金属化合物膜
とからなる凸部を形成する工程と、前記凸部を含む前記
下層配線と前記絶縁層とを覆って層間絶縁膜を形成する
工程と、前記層間絶縁膜を平坦化して前記凸部を露出さ
せる工程と、露出させた前記凸部と前記層間絶縁膜とを
覆って第３金属膜を形成する工程と、前記第３金属膜の
上部に第３の高融点金属膜または高融点金属化合物膜を
形成する工程と、前記第３の高融点金属膜または高融点
金属化合物膜と前記第３金属膜とをエッチングして前記
凸部に接続した上層配線を形成する工程と、を有するこ
とを特徴としている。
造方法は、半導体基板上に形成した絶縁層の上に第１金
属膜を形成する工程と、前記第１金属膜の上部に第１の
高融点金属膜または高融点金属化合物膜を形成する工程
と、前記第１の高融点金属膜または高融点金属化合物膜
の上部に第２金属膜を形成する工程と、前記第２金属膜
の上部に第２の高融点金属膜または高融点金属化合物膜
を形成する工程と、前記第２の高融点金属膜または高融
点金属化合物膜と前記第２金属膜と前記第１の高融点金
属膜または高融点金属化合物膜と前記第１金属膜とをエ
ッチングして下層配線を形成する工程と、前記第２の高
融点金属膜または高融点金属化合物膜と前記第２金属膜
とをエッチングして前記下層配線の所定位置に第２金属
膜と前記第２の高融点金属膜または高融点金属化合物膜
とからなる凸部を形成する工程と、前記凸部を含む前記
下層配線と前記絶縁層とを覆って層間絶縁膜を形成する
工程と、前記層間絶縁膜を平坦化して前記凸部を露出さ
せる工程と、露出させた前記凸部と前記層間絶縁膜とを
覆って第３金属膜を形成する工程と、前記第３金属膜の
上部に第３の高融点金属膜または高融点金属化合物膜を
形成する工程と、前記第３の高融点金属膜または高融点
金属化合物膜と前記第３金属膜とをエッチングして前記
凸部に接続した上層配線を形成する工程と、を有するこ
とを特徴としている。
【００１２】このように形成した本発明の第２は、下層
配線に直接凸部を形成してこの凸部と上層配線とを接続
しているため、前記の発明と同様にドックボーンを形成
する必要がなく、配線ピッチを小さくでき、半導体装置
の小型化を図ることができる。そして、本発明は、凸部
を形成する第２金属膜の上部に第２の高融点金属膜また
は高融点金属化合物膜を設けたことにより、この第２の
高融点金属膜または高融点金属化合物膜が反射防止膜と
しての作用をなすため、凸部を形成するためのフォトレ
ジストによるマスクを形成する際に、半導体基板（ウエ
ハ）からの反射光による影響を小さくすることができ、
レチクルの正確な位置合わせが可能となってパターンの
微細加工をすることができ、半導体装置の集積度の向
上、小型化を図ることができる。また、第１金属膜と第
２金属膜との間に第１の高融点金属膜または高融点金属
化合物膜を配置したことにより、例えば第１金属膜とし
てアルミニウムやアルミニウム合金から形成した場合、
これらの金属膜のマイグレーションなどを防止して金属
配線の寿命を向上することができる。
配線に直接凸部を形成してこの凸部と上層配線とを接続
しているため、前記の発明と同様にドックボーンを形成
する必要がなく、配線ピッチを小さくでき、半導体装置
の小型化を図ることができる。そして、本発明は、凸部
を形成する第２金属膜の上部に第２の高融点金属膜また
は高融点金属化合物膜を設けたことにより、この第２の
高融点金属膜または高融点金属化合物膜が反射防止膜と
しての作用をなすため、凸部を形成するためのフォトレ
ジストによるマスクを形成する際に、半導体基板（ウエ
ハ）からの反射光による影響を小さくすることができ、
レチクルの正確な位置合わせが可能となってパターンの
微細加工をすることができ、半導体装置の集積度の向
上、小型化を図ることができる。また、第１金属膜と第
２金属膜との間に第１の高融点金属膜または高融点金属
化合物膜を配置したことにより、例えば第１金属膜とし
てアルミニウムやアルミニウム合金から形成した場合、
これらの金属膜のマイグレーションなどを防止して金属
配線の寿命を向上することができる。
【００１３】さらに、本発明に係る第３の半導体装置の
製造方法は、半導体基板上に形成した絶縁層の上に第１
金属膜を形成する工程と、前記第１金属膜の上部に第１
の高融点金属膜または高融点金属化合物膜を形成する工
程と、前記第１の高融点金属膜または高融点金属化合物
膜の所定位置をエッチングして第１の高融点金属膜また
は高融点金属化合物膜を貫通した接続孔を形成する工程
と、前記接続孔と前記第１の高融点金属膜または高融点
金属化合物膜とを覆って第２金属膜を形成する工程と、
前記第２金属膜の上部に第２の高融点金属膜または高融
点金属化合物膜を形成する工程と、前記第２の高融点金
属膜または高融点金属化合物膜と前記第２金属膜と前記
第１の高融点金属膜または高融点金属化合物膜と前記第
１金属膜とをエッチングし、前記接続孔を含む領域に下
層配線を形成する工程と、前記第２の高融点金属膜また
は高融点金属化合物膜と前記第２金属膜とをエッチング
して前記接続孔を含んだ位置に第２金属膜と前記第２の
高融点金属膜または高融点金属化合物膜とからなる凸部
を形成する工程と、前記凸部を含む前記下層配線と前記
絶縁層とを覆って層間絶縁膜を形成する工程と、前記層
間絶縁膜を平坦化して前記凸部を露出させる工程と、露
出させた前記凸部と前記層間絶縁膜とを覆って第３金属
膜を形成する工程と、前記第３金属膜の上部に第３の高
融点金属膜または高融点金属化合物膜を形成する工程
と、前記第３の高融点金属膜または高融点金属化合物膜
と前記第３金属膜とをエッチングして前記凸部と接続し
た上層配線を形成する工程と、を有することを特徴とし
ている。
製造方法は、半導体基板上に形成した絶縁層の上に第１
金属膜を形成する工程と、前記第１金属膜の上部に第１
の高融点金属膜または高融点金属化合物膜を形成する工
程と、前記第１の高融点金属膜または高融点金属化合物
膜の所定位置をエッチングして第１の高融点金属膜また
は高融点金属化合物膜を貫通した接続孔を形成する工程
と、前記接続孔と前記第１の高融点金属膜または高融点
金属化合物膜とを覆って第２金属膜を形成する工程と、
前記第２金属膜の上部に第２の高融点金属膜または高融
点金属化合物膜を形成する工程と、前記第２の高融点金
属膜または高融点金属化合物膜と前記第２金属膜と前記
第１の高融点金属膜または高融点金属化合物膜と前記第
１金属膜とをエッチングし、前記接続孔を含む領域に下
層配線を形成する工程と、前記第２の高融点金属膜また
は高融点金属化合物膜と前記第２金属膜とをエッチング
して前記接続孔を含んだ位置に第２金属膜と前記第２の
高融点金属膜または高融点金属化合物膜とからなる凸部
を形成する工程と、前記凸部を含む前記下層配線と前記
絶縁層とを覆って層間絶縁膜を形成する工程と、前記層
間絶縁膜を平坦化して前記凸部を露出させる工程と、露
出させた前記凸部と前記層間絶縁膜とを覆って第３金属
膜を形成する工程と、前記第３金属膜の上部に第３の高
融点金属膜または高融点金属化合物膜を形成する工程
と、前記第３の高融点金属膜または高融点金属化合物膜
と前記第３金属膜とをエッチングして前記凸部と接続し
た上層配線を形成する工程と、を有することを特徴とし
ている。
【００１４】このように構成した本発明の第３は、上記
第２の発明と同様の効果を得ることができるばかりでな
く、凸部と対応した部分の第１金属膜上の第１の高融点
金属膜または高融点金属化合物膜を除去して第１金属膜
と第２金属膜とを直接接触するようにしたことにより、
配線抵抗を小さくすることができ、消費電力の小さな半
導体装置を得ることができる。
第２の発明と同様の効果を得ることができるばかりでな
く、凸部と対応した部分の第１金属膜上の第１の高融点
金属膜または高融点金属化合物膜を除去して第１金属膜
と第２金属膜とを直接接触するようにしたことにより、
配線抵抗を小さくすることができ、消費電力の小さな半
導体装置を得ることができる。
【００１５】第１の高融点金属膜または高融点金属化合
物膜と第２の高融点金属膜または高融点金属化合物膜と
第３の高融点金属膜または高融点金属化合物膜とは、チ
タンやチタン合金または窒化チタン（ＴｉＮ）あるいは
それらの積層構造によって形成してよい。チタンやチタ
ン合金または窒化チタンあるいはそれらの積層構造によ
って形成することにより、金属配線を形成するアルミニ
ウムやアルミニウム合金との密着性がよく、またこれら
の金属がシリコンなどと反応するのを抑制することがで
きる。
物膜と第２の高融点金属膜または高融点金属化合物膜と
第３の高融点金属膜または高融点金属化合物膜とは、チ
タンやチタン合金または窒化チタン（ＴｉＮ）あるいは
それらの積層構造によって形成してよい。チタンやチタ
ン合金または窒化チタンあるいはそれらの積層構造によ
って形成することにより、金属配線を形成するアルミニ
ウムやアルミニウム合金との密着性がよく、またこれら
の金属がシリコンなどと反応するのを抑制することがで
きる。
【００１６】第１の高融点金属膜または高融点金属化合
物膜の厚さは、１５〜２００ｎｍがよい。１５ｎｍより
薄いと、下層配線を保護する効果が小さくなる。そし
て、第１の高融点金属膜または高融点金属化合物膜が２
００ｎｍより厚くなると、第１の高融点金属膜または高
融点金属化合物膜の上に凸部を形成する場合、凸部と下
層配線との間の電気抵抗が大きくなり、配線抵抗を増大
させる。また、第１の高融点金属膜または高融点金属化
合物膜の厚さが２００ｎｍを超えると、チタンなどの高
価な金属の使用量が増大して、コストが上昇する。
物膜の厚さは、１５〜２００ｎｍがよい。１５ｎｍより
薄いと、下層配線を保護する効果が小さくなる。そし
て、第１の高融点金属膜または高融点金属化合物膜が２
００ｎｍより厚くなると、第１の高融点金属膜または高
融点金属化合物膜の上に凸部を形成する場合、凸部と下
層配線との間の電気抵抗が大きくなり、配線抵抗を増大
させる。また、第１の高融点金属膜または高融点金属化
合物膜の厚さが２００ｎｍを超えると、チタンなどの高
価な金属の使用量が増大して、コストが上昇する。
【００１７】第２の高融点金属膜または高融点金属化合
物膜と第３の高融点金属膜または高融点金属化合物膜と
の厚さは、１５〜１００ｎｍであってよい。この理由
は、上記と同じである。また、層間絶縁膜を平坦化して
凸部を露出させる場合、凸部の表面の第１の高融点金属
膜または高融点金属化合物膜を除去すると、凸部と上層
配線との接続電気抵抗を小さくすることができる。
物膜と第３の高融点金属膜または高融点金属化合物膜と
の厚さは、１５〜１００ｎｍであってよい。この理由
は、上記と同じである。また、層間絶縁膜を平坦化して
凸部を露出させる場合、凸部の表面の第１の高融点金属
膜または高融点金属化合物膜を除去すると、凸部と上層
配線との接続電気抵抗を小さくすることができる。
【００１８】
【発明の実施の形態】本発明に係る半導体装置の製造方
法の好ましい実施の形態を、添付図面に従って詳細に説
明する。図１は、本発明の第１実施形態に係る半導体装
置の製造方法の説明図である。
法の好ましい実施の形態を、添付図面に従って詳細に説
明する。図１は、本発明の第１実施形態に係る半導体装
置の製造方法の説明図である。
【００１９】まず、図１の（ａ）に示すように、本図に
図示しない半導体基板の上に形成したシリコン酸化膜な
どからなる絶縁膜３０の上に、膜厚４００〜８００ｎｍ
のＡｌ−Ｓｉ−Ｃｕからなるアルミニウム合金層を通常
のスパッタリング法で形成する。その後、アルミニウム
合金層の上にフォトレジストを塗布し、フォトリソグラ
フィー法を行いてフォトレジストからなる所定のレジス
トパターン（図示せず）を形成する。さらに、このレジ
ストパターンをマスクとして塩素系ガスと臭素系ガスと
の混合ガスを用いたドライエッチングを行うことによ
り、下層配線に凸部を形成する予定の位置にアルミニウ
ム合金からなるダミーパターン３２を形成したのち、レ
ジストパターンを剥離する。
図示しない半導体基板の上に形成したシリコン酸化膜な
どからなる絶縁膜３０の上に、膜厚４００〜８００ｎｍ
のＡｌ−Ｓｉ−Ｃｕからなるアルミニウム合金層を通常
のスパッタリング法で形成する。その後、アルミニウム
合金層の上にフォトレジストを塗布し、フォトリソグラ
フィー法を行いてフォトレジストからなる所定のレジス
トパターン（図示せず）を形成する。さらに、このレジ
ストパターンをマスクとして塩素系ガスと臭素系ガスと
の混合ガスを用いたドライエッチングを行うことによ
り、下層配線に凸部を形成する予定の位置にアルミニウ
ム合金からなるダミーパターン３２を形成したのち、レ
ジストパターンを剥離する。
【００２０】次に、図１の（ｂ）に示すように、ダミー
パターン３２と絶縁膜３０とを覆った全面に、例えばプ
ラズマＣＶＤによりシリコン酸化膜（ＳｉＯ2 膜）など
からなる絶縁層３４を厚さ１００〜３００ｎｍ形成す
る。続いて、スパッタリング法によって絶縁層３４の上
部全体にＡｌ−Ｓｉ−Ｃｕなどのアルミニウム合金膜を
厚さ４００〜１０００ｎｍ堆積する。そして、前記と同
様にしてフォトリソグラフィー法によってフォトレジス
ト膜からなる図示しないレジストパターンをアルミニウ
ム合金膜の上部を覆って形成し、塩素系ガスと臭素系ガ
スとの混合ガスからなるエッチングガスによるドライエ
ッチングを行い、図１（ｃ）に示すように、ダミーパタ
ーン３２と対応した位置に凸部４０を有する所定形状の
下層配線３６を形成し、レジストパターンを剥離、除去
する。
パターン３２と絶縁膜３０とを覆った全面に、例えばプ
ラズマＣＶＤによりシリコン酸化膜（ＳｉＯ2 膜）など
からなる絶縁層３４を厚さ１００〜３００ｎｍ形成す
る。続いて、スパッタリング法によって絶縁層３４の上
部全体にＡｌ−Ｓｉ−Ｃｕなどのアルミニウム合金膜を
厚さ４００〜１０００ｎｍ堆積する。そして、前記と同
様にしてフォトリソグラフィー法によってフォトレジス
ト膜からなる図示しないレジストパターンをアルミニウ
ム合金膜の上部を覆って形成し、塩素系ガスと臭素系ガ
スとの混合ガスからなるエッチングガスによるドライエ
ッチングを行い、図１（ｃ）に示すように、ダミーパタ
ーン３２と対応した位置に凸部４０を有する所定形状の
下層配線３６を形成し、レジストパターンを剥離、除去
する。
【００２１】次に、図１（ｄ）に示すように、下層配線
３６と絶縁層３４とを覆って、プラズマＣＶＤによりシ
リコン酸化膜からなる層間絶縁膜３８を膜厚８００〜２
０００ｎｍ堆積する。その後、通常のケミカルメカニカ
ルポリシッング（ＣＭＰ）法により、下層配線３６の凸
部４０が露出するまで層間絶縁膜３８を研磨して平坦化
する（図１（ｅ））。その後、露出した下層配線３６の
凸部４０と層間絶縁膜３８とを覆ってスパッタリング法
によりＡｌ−Ｓｉ−Ｃｕなどのアルミニウム合金膜を厚
さ４００〜１０００ｎｍ形成し、フォトリソグラフィー
を行って図示しないレジストパターンを形成したのち、
前記と同様に塩素系ガスと臭素系ガスとの混合ガスによ
るドライエッチングを行い、図１（ｆ）に示したよう
に、凸部４０と接続した上層配線４２を形成し、レジス
ト膜（レジストパターン）を除去する。
３６と絶縁層３４とを覆って、プラズマＣＶＤによりシ
リコン酸化膜からなる層間絶縁膜３８を膜厚８００〜２
０００ｎｍ堆積する。その後、通常のケミカルメカニカ
ルポリシッング（ＣＭＰ）法により、下層配線３６の凸
部４０が露出するまで層間絶縁膜３８を研磨して平坦化
する（図１（ｅ））。その後、露出した下層配線３６の
凸部４０と層間絶縁膜３８とを覆ってスパッタリング法
によりＡｌ−Ｓｉ−Ｃｕなどのアルミニウム合金膜を厚
さ４００〜１０００ｎｍ形成し、フォトリソグラフィー
を行って図示しないレジストパターンを形成したのち、
前記と同様に塩素系ガスと臭素系ガスとの混合ガスによ
るドライエッチングを行い、図１（ｆ）に示したよう
に、凸部４０と接続した上層配線４２を形成し、レジス
ト膜（レジストパターン）を除去する。
【００２２】このように、第１実施の形態においては、
下層配線３６と上層配線４２との接続位置にダミーパタ
ーン３２を設けて下層配線３６に凸部４０を形成し、凸
部４０を介して下層配線３６と上層配線４２とを接続し
ているため、従来必要としていたドッグボーンを下層配
線３６に設ける必要がなく、配線ピッチを小さくするこ
とが可能で、半導体装置であるチップを小型化すること
ができる。
下層配線３６と上層配線４２との接続位置にダミーパタ
ーン３２を設けて下層配線３６に凸部４０を形成し、凸
部４０を介して下層配線３６と上層配線４２とを接続し
ているため、従来必要としていたドッグボーンを下層配
線３６に設ける必要がなく、配線ピッチを小さくするこ
とが可能で、半導体装置であるチップを小型化すること
ができる。
【００２３】なお、前記実施の形態においては、ダミー
パターン３２、下層配線３６および上層配線４２をＡｌ
−Ｓｉ−Ｃｕにより形成した場合について説明したが、
アルミニウム（Ａｌ）やＡｌ−Ｃｕなどの他のアルミニ
ウム合金によって形成してもよいし、導電性の多結晶シ
リコンによって形成してもよい。
パターン３２、下層配線３６および上層配線４２をＡｌ
−Ｓｉ−Ｃｕにより形成した場合について説明したが、
アルミニウム（Ａｌ）やＡｌ−Ｃｕなどの他のアルミニ
ウム合金によって形成してもよいし、導電性の多結晶シ
リコンによって形成してもよい。
【００２４】図２は、本発明の第２実施形態に係る半導
体装置の製造方法の工程説明図である。
体装置の製造方法の工程説明図である。
【００２５】図２（ａ）に示すように、半導体基板上の
絶縁膜３０の上に膜厚５００〜１０００ｎｍのＡｌ−Ｓ
ｉ−Ｃｕからなる第１金属膜４４をスパッタリング法に
より形成したのち、この第１金属膜４４を覆って膜厚１
５〜２００ｎｍの窒化チタン膜（ＴｉＮ膜）４６を形成
する。さらに、窒化チタン膜（ＴｉＮ膜）４６の上部を
覆って、膜厚３００〜１０００ｎｍのＡｌ−Ｓｉ−Ｃｕ
からなる第２金属膜４８と、膜厚１５〜１００ｎｍの窒
化チタン膜（ＴｉＮ膜）５０をこの順番でスパッタリン
グ法により形成する。尚、窒化チタン膜（ＴｉＮ膜）５
０はフォトリソグラフィー時に反射防止の役割を果たす
ものである。
絶縁膜３０の上に膜厚５００〜１０００ｎｍのＡｌ−Ｓ
ｉ−Ｃｕからなる第１金属膜４４をスパッタリング法に
より形成したのち、この第１金属膜４４を覆って膜厚１
５〜２００ｎｍの窒化チタン膜（ＴｉＮ膜）４６を形成
する。さらに、窒化チタン膜（ＴｉＮ膜）４６の上部を
覆って、膜厚３００〜１０００ｎｍのＡｌ−Ｓｉ−Ｃｕ
からなる第２金属膜４８と、膜厚１５〜１００ｎｍの窒
化チタン膜（ＴｉＮ膜）５０をこの順番でスパッタリン
グ法により形成する。尚、窒化チタン膜（ＴｉＮ膜）５
０はフォトリソグラフィー時に反射防止の役割を果たす
ものである。
【００２６】次に、フォトリソグラフィー法によって所
定のレジストパターン（図示せず）を形成したのち、塩
素系ガスと臭素系ガスとからなるエッチングガスによる
ドライエッチングを行い、図２（ｂ）に示したように、
第１金属膜４４、窒化チタン膜（ＴｉＮ膜）４６、第２
金属膜４８、窒化チタン膜（ＴｉＮ膜）５０からなる下
層配線５２を形成し、レジスタパターンを除去する。そ
の後、下層配線５２と絶縁膜３０とを覆ってフォトレジ
スト膜を塗布し、フォトリソグラフィー法によって所定
のレジストパターンを形成し、これをマスクとして塩素
系ガスと臭素系ガスとの混合ガスを用いたドライエッチ
ングを行い、窒化チタン膜（ＴｉＮ膜）５０と第２金属
膜４８との一部を除去して窒化チタン膜（ＴｉＮ膜）４
６を露出させ、図２の（ｃ）に示すように、下層配線５
２と後述する上層配線とを接続する所定位置の下層配線
５２に、第２金属膜４８と窒化チタン膜（ＴｉＮ膜）５
０とからなる凸部５４を形成し、レジストパターンを除
去する。
定のレジストパターン（図示せず）を形成したのち、塩
素系ガスと臭素系ガスとからなるエッチングガスによる
ドライエッチングを行い、図２（ｂ）に示したように、
第１金属膜４４、窒化チタン膜（ＴｉＮ膜）４６、第２
金属膜４８、窒化チタン膜（ＴｉＮ膜）５０からなる下
層配線５２を形成し、レジスタパターンを除去する。そ
の後、下層配線５２と絶縁膜３０とを覆ってフォトレジ
スト膜を塗布し、フォトリソグラフィー法によって所定
のレジストパターンを形成し、これをマスクとして塩素
系ガスと臭素系ガスとの混合ガスを用いたドライエッチ
ングを行い、窒化チタン膜（ＴｉＮ膜）５０と第２金属
膜４８との一部を除去して窒化チタン膜（ＴｉＮ膜）４
６を露出させ、図２の（ｃ）に示すように、下層配線５
２と後述する上層配線とを接続する所定位置の下層配線
５２に、第２金属膜４８と窒化チタン膜（ＴｉＮ膜）５
０とからなる凸部５４を形成し、レジストパターンを除
去する。
【００２７】次に、図２の（ｄ）に示すように、凸部５
４を有する下層配線５２と絶縁膜３０とを覆ってシリコ
ン酸化膜からなる層間絶縁膜５６をプラズマＣＶＤによ
って厚さ５００〜２０００ｎｍ形成する。その後、通常
のケミカルメカニカルポリッシング法により層間絶縁膜
５６を研磨して平坦化し、凸部５４を露出させる。さら
に、フッ素系ガスを用いたドライエッチングを行ない、
図２の（ｅ）に示すように、凸部５４の窒化チタン膜
（ＴｉＮ膜）５０を除去して凸部５４を形成している第
２金属膜４８を露出させる。この窒化チタン膜（ＴｉＮ
膜）５０をエッチング除去する工程は、下層配線５２と
上層配線との接続電気抵抗を低減するためのものであっ
て、窒化チタン膜（ＴｉＮ膜）５０を除去しなくてもよ
い。
４を有する下層配線５２と絶縁膜３０とを覆ってシリコ
ン酸化膜からなる層間絶縁膜５６をプラズマＣＶＤによ
って厚さ５００〜２０００ｎｍ形成する。その後、通常
のケミカルメカニカルポリッシング法により層間絶縁膜
５６を研磨して平坦化し、凸部５４を露出させる。さら
に、フッ素系ガスを用いたドライエッチングを行ない、
図２の（ｅ）に示すように、凸部５４の窒化チタン膜
（ＴｉＮ膜）５０を除去して凸部５４を形成している第
２金属膜４８を露出させる。この窒化チタン膜（ＴｉＮ
膜）５０をエッチング除去する工程は、下層配線５２と
上層配線との接続電気抵抗を低減するためのものであっ
て、窒化チタン膜（ＴｉＮ膜）５０を除去しなくてもよ
い。
【００２８】その後、露出させた凸部５４と層間絶縁膜
５６とを覆って厚さ３００〜１０００ｎｍのＡｌ−Ｓｉ
−Ｃｕからなる第３金属膜５８をスパッタリング法によ
り堆積したのち、第３金属膜５８の上部に窒化チタン膜
（ＴｉＮ膜）６０をスパッタリング法によって厚さ１５
〜１００ｎｍ形成する。そして、窒化チタン膜（ＴｉＮ
膜）６０を覆ってフォトレジストを塗布して前記と同様
にして所定形状のレジストパターン（図示せず）を形成
したのち、フッ素系ガスをエッチングガスとするドライ
エッチングによって窒化チタン膜（ＴｉＮ膜）６０をエ
ッチング除去し、引き続き塩素系ガスと臭素系ガスとの
混合ガスによるドライエッチングによって第３金属膜５
８をエッチングし、第３金属膜５８と窒化チタン膜（Ｔ
ｉＮ膜）６０とからなるとともに、図２（ｆ）に示した
ように、凸部５４によって下層配線５２と電気的に接続
した上層配線６２を形成してレジストパターンを除去す
る。なお、この実施形態の場合、上層配線６２は、凸部
５４の部分において下層配線５２と直交している。
５６とを覆って厚さ３００〜１０００ｎｍのＡｌ−Ｓｉ
−Ｃｕからなる第３金属膜５８をスパッタリング法によ
り堆積したのち、第３金属膜５８の上部に窒化チタン膜
（ＴｉＮ膜）６０をスパッタリング法によって厚さ１５
〜１００ｎｍ形成する。そして、窒化チタン膜（ＴｉＮ
膜）６０を覆ってフォトレジストを塗布して前記と同様
にして所定形状のレジストパターン（図示せず）を形成
したのち、フッ素系ガスをエッチングガスとするドライ
エッチングによって窒化チタン膜（ＴｉＮ膜）６０をエ
ッチング除去し、引き続き塩素系ガスと臭素系ガスとの
混合ガスによるドライエッチングによって第３金属膜５
８をエッチングし、第３金属膜５８と窒化チタン膜（Ｔ
ｉＮ膜）６０とからなるとともに、図２（ｆ）に示した
ように、凸部５４によって下層配線５２と電気的に接続
した上層配線６２を形成してレジストパターンを除去す
る。なお、この実施形態の場合、上層配線６２は、凸部
５４の部分において下層配線５２と直交している。
【００２９】これにより、上記第１実施の形態と同様に
ドッグボーンを形成する必要がなく、配線ピッチの狭小
化が図れ、チップを小型化することができる。また、実
施の形態においては、第２金属膜４８の上部に窒化チタ
ン膜（ＴｉＮ膜）５０を設けたことにより、凸部５４を
形成する際に、半導体基板側からの反射光の影響を小さ
くすることができ、レチクルの位置合わせなどを高精度
に行なうことが可能となって微細加工ができ、半導体装
置の高集積化、小型化を図ることができる。しかも、下
層配線５２の本体となる第１金属膜４４の上部に窒化チ
タン膜（ＴｉＮ膜）４６を設けているため、アルミニウ
ム合金からなる第１金属膜４４のマイグレーションなど
が防止されて下層配線５２の長寿命化を図ることができ
る。そして、凸部５４の窒化チタン膜（ＴｉＮ膜）５０
を除去して凸部５４の第２金属膜４８を露出させ、この
第２金属膜４８に上層配線６２の第３金属膜を接続して
いるため、上層配線６２と凸部５４との接続電気抵抗を
小さくすることができる。
ドッグボーンを形成する必要がなく、配線ピッチの狭小
化が図れ、チップを小型化することができる。また、実
施の形態においては、第２金属膜４８の上部に窒化チタ
ン膜（ＴｉＮ膜）５０を設けたことにより、凸部５４を
形成する際に、半導体基板側からの反射光の影響を小さ
くすることができ、レチクルの位置合わせなどを高精度
に行なうことが可能となって微細加工ができ、半導体装
置の高集積化、小型化を図ることができる。しかも、下
層配線５２の本体となる第１金属膜４４の上部に窒化チ
タン膜（ＴｉＮ膜）４６を設けているため、アルミニウ
ム合金からなる第１金属膜４４のマイグレーションなど
が防止されて下層配線５２の長寿命化を図ることができ
る。そして、凸部５４の窒化チタン膜（ＴｉＮ膜）５０
を除去して凸部５４の第２金属膜４８を露出させ、この
第２金属膜４８に上層配線６２の第３金属膜を接続して
いるため、上層配線６２と凸部５４との接続電気抵抗を
小さくすることができる。
【００３０】なお、前記実施の形態においては、第１、
第２および第３金属膜４４、４８、５８をＡｌ−Ｓｉ−
Ｃｕによって形成した場合について説明したが、これら
をアルミニウムや、Ａｌ−Ｃｕなどの他のアルミニウム
合金によって形成してもよい。また、前記実施形態にお
ける窒化チタン膜（ＴｉＮ膜）４６、５０、６０は、窒
化チタン膜（ＴｉＮ膜）に限定されないことは言うまで
もなく、高融点金属膜、高融点金属化合物膜、またはそ
れらの積層構造でもよい。例えば、チタン（Ｔｉ）やタ
ングステン（Ｗ）、またはこれらの合金さらにはタング
ステンシリサイド（ＷＳｉ）などであってもよい。
第２および第３金属膜４４、４８、５８をＡｌ−Ｓｉ−
Ｃｕによって形成した場合について説明したが、これら
をアルミニウムや、Ａｌ−Ｃｕなどの他のアルミニウム
合金によって形成してもよい。また、前記実施形態にお
ける窒化チタン膜（ＴｉＮ膜）４６、５０、６０は、窒
化チタン膜（ＴｉＮ膜）に限定されないことは言うまで
もなく、高融点金属膜、高融点金属化合物膜、またはそ
れらの積層構造でもよい。例えば、チタン（Ｔｉ）やタ
ングステン（Ｗ）、またはこれらの合金さらにはタング
ステンシリサイド（ＷＳｉ）などであってもよい。
【００３１】図３は、第３実施形態の工程説明図であ
る。図３において、まず、同図（ａ）に示したように、
半導体基板上の絶縁膜３０の上に、第２実施形態の場合
と同様にしてＡｌ−Ｓｉ−Ｃｕからなる膜厚５００〜１
０００ｎｍの第１金属膜４４と、膜厚１５〜２００ｎｍ
の窒化チタン膜（ＴｉＮ膜）４６とを前記の第２実施形
態と同様に形成する。その後、窒化チタン膜（ＴｉＮ
膜）４６の上部に図示しないレジストパターンを形成
し、これをマスクとしたフッ素系ガスによるドライエッ
チングを行ない、図３の（ｂ）に示すように、高融点金
属膜４６の所定位置、すなわち下層配線と上層配線との
接続予定位置となる凸部形成予定位置内に接続孔６４を
形成し、第１金属膜４４を露出させる。
る。図３において、まず、同図（ａ）に示したように、
半導体基板上の絶縁膜３０の上に、第２実施形態の場合
と同様にしてＡｌ−Ｓｉ−Ｃｕからなる膜厚５００〜１
０００ｎｍの第１金属膜４４と、膜厚１５〜２００ｎｍ
の窒化チタン膜（ＴｉＮ膜）４６とを前記の第２実施形
態と同様に形成する。その後、窒化チタン膜（ＴｉＮ
膜）４６の上部に図示しないレジストパターンを形成
し、これをマスクとしたフッ素系ガスによるドライエッ
チングを行ない、図３の（ｂ）に示すように、高融点金
属膜４６の所定位置、すなわち下層配線と上層配線との
接続予定位置となる凸部形成予定位置内に接続孔６４を
形成し、第１金属膜４４を露出させる。
【００３２】次に、接続孔６４と高融点金属膜４６とを
覆って膜厚３００〜１０００ｎｍのＡｌ−Ｓｉ−Ｃｕか
らなる第２金属膜４８と、膜厚１５ｎｍ〜１００ｎｍの
窒化チタン膜（ＴｉＮ膜）５０とを前記第２実施形態と
同様に形成する。さらに、前記第２実施の形態と同様に
して第２の高融点金属膜または高融点金属化合物膜であ
る窒化チタン膜（ＴｉＮ膜）５０の上部にレジストパタ
ーンを形成し、これをマスクとして塩素系ガスと臭素系
ガスとの混合ガスにより絶縁膜３０が露出するまでドラ
イエッチングを行ない、図３（ｃ）に示したように、第
１金属膜４４、窒化チタン膜（ＴｉＮ膜）４６、第２金
属膜４８、窒化チタン膜（ＴｉＮ膜）５０からなる下層
配線５２を形成し、レジストパターンを除去する。その
後、下層配線５２と絶縁膜３０との上部にフォトレジス
トを塗布し、図示しないレジストパターンを形成したの
ち、これをマスクにして塩素系ガスと臭素系ガスとの混
合ガスを用いたドライエッチングを行い、前記第２の実
施形態と同様に、第２金属膜４８と窒化チタン膜（Ｔｉ
Ｎ膜）５０とからなる凸部５４を形成したのち、レジス
トパターンを除去する（図３（ｄ）参照）。さらに、図
３（ｅ）に示したように、下層配線５２と絶縁膜３０と
を覆って厚さ５００〜２０００ｎｍ程度のシリコン酸化
膜からなる層間絶縁膜５６をプラズマＣＶＤによって形
成する。
覆って膜厚３００〜１０００ｎｍのＡｌ−Ｓｉ−Ｃｕか
らなる第２金属膜４８と、膜厚１５ｎｍ〜１００ｎｍの
窒化チタン膜（ＴｉＮ膜）５０とを前記第２実施形態と
同様に形成する。さらに、前記第２実施の形態と同様に
して第２の高融点金属膜または高融点金属化合物膜であ
る窒化チタン膜（ＴｉＮ膜）５０の上部にレジストパタ
ーンを形成し、これをマスクとして塩素系ガスと臭素系
ガスとの混合ガスにより絶縁膜３０が露出するまでドラ
イエッチングを行ない、図３（ｃ）に示したように、第
１金属膜４４、窒化チタン膜（ＴｉＮ膜）４６、第２金
属膜４８、窒化チタン膜（ＴｉＮ膜）５０からなる下層
配線５２を形成し、レジストパターンを除去する。その
後、下層配線５２と絶縁膜３０との上部にフォトレジス
トを塗布し、図示しないレジストパターンを形成したの
ち、これをマスクにして塩素系ガスと臭素系ガスとの混
合ガスを用いたドライエッチングを行い、前記第２の実
施形態と同様に、第２金属膜４８と窒化チタン膜（Ｔｉ
Ｎ膜）５０とからなる凸部５４を形成したのち、レジス
トパターンを除去する（図３（ｄ）参照）。さらに、図
３（ｅ）に示したように、下層配線５２と絶縁膜３０と
を覆って厚さ５００〜２０００ｎｍ程度のシリコン酸化
膜からなる層間絶縁膜５６をプラズマＣＶＤによって形
成する。
【００３３】なお、凸部５４は、図５に示したように形
成してもよい。すなわち、凸部５４は、接続孔６４を含
んだ位置に形成されていればよく、凸部５４の周縁部が
接続孔６４の周囲の窒化チタン膜（ＴｉＮ膜）４６の上
部に位置するように、断面凸字状に形成してもよい。
成してもよい。すなわち、凸部５４は、接続孔６４を含
んだ位置に形成されていればよく、凸部５４の周縁部が
接続孔６４の周囲の窒化チタン膜（ＴｉＮ膜）４６の上
部に位置するように、断面凸字状に形成してもよい。
【００３４】その後、前記第２実施の形態の図２
（ｅ）、（ｆ）と同様の工程を行なって凸部５４を露出
させるとともに窒化チタン膜（ＴｉＮ膜）５０をエッチ
ング除去し、凸部５４を形成している第２金属膜４８と
電気的に接続した第３金属膜５８と窒化チタン膜（Ｔｉ
Ｎ膜）６０とからなる上部配線６２を下部配線５２の上
方に形成する（図３（ｆ）参照）。
（ｅ）、（ｆ）と同様の工程を行なって凸部５４を露出
させるとともに窒化チタン膜（ＴｉＮ膜）５０をエッチ
ング除去し、凸部５４を形成している第２金属膜４８と
電気的に接続した第３金属膜５８と窒化チタン膜（Ｔｉ
Ｎ膜）６０とからなる上部配線６２を下部配線５２の上
方に形成する（図３（ｆ）参照）。
【００３５】この第３実施の形態によれば、第２実施形
態と同様の効果が得られるばかりでなく、凸部５４を形
成している第２金属膜４８が窒化チタン膜（ＴｉＮ膜）
４６に形成した接続孔６４を介して第１金属膜４４に直
接接続してあるため、下層配線５２と上層配線６２との
接続電気抵抗を低減することができ、消費電力の小さな
半導体装置を実現することができる。
態と同様の効果が得られるばかりでなく、凸部５４を形
成している第２金属膜４８が窒化チタン膜（ＴｉＮ膜）
４６に形成した接続孔６４を介して第１金属膜４４に直
接接続してあるため、下層配線５２と上層配線６２との
接続電気抵抗を低減することができ、消費電力の小さな
半導体装置を実現することができる。
【００３６】
【発明の効果】以上に説明したように、本発明の第１に
よれば、下層配線に凸部を形成するとともに、この凸部
の上部に上層配線を形成して凸部を介して下層配線と上
層配線とを電気的に接続するようにしているため、コン
タクトホールを形成する必要がなく、配線ピッチを狭く
することができて、チップの小型化を図ることができ
る。
よれば、下層配線に凸部を形成するとともに、この凸部
の上部に上層配線を形成して凸部を介して下層配線と上
層配線とを電気的に接続するようにしているため、コン
タクトホールを形成する必要がなく、配線ピッチを狭く
することができて、チップの小型化を図ることができ
る。
【００３７】また、本発明の第２によれば、下層配線に
直接凸部を形成してこの凸部と上層配線とを接続したこ
とにより、配線ピッチを小さくできて半導体装置の小型
化を図ることができる。しかも、本発明第２において
は、凸部を形成する第２金属膜の上部に第２の高融点金
属膜または高融点金属化合物膜を設けているため、これ
が反射防止膜としての役割をなして凸部を形成するため
のフォトレジストによるマスクを形成する際に、ウエハ
からの反射光による影響を小さくすることができ、レチ
クルの正確な位置合わせが可能となってパターンの微細
加工をすることができ、半導体装置の集積度の向上、小
型化を図ることができる。さらに、第１金属膜と第２金
属膜との間に高融点金属膜または高融点金属化合物膜を
配置したことにより、例えば第１金属膜としてアルミニ
ウムやアルミニウム合金から形成した場合、これらの金
属膜のマイグレーションなどを防止して金属配線の寿命
を向上することができる。
直接凸部を形成してこの凸部と上層配線とを接続したこ
とにより、配線ピッチを小さくできて半導体装置の小型
化を図ることができる。しかも、本発明第２において
は、凸部を形成する第２金属膜の上部に第２の高融点金
属膜または高融点金属化合物膜を設けているため、これ
が反射防止膜としての役割をなして凸部を形成するため
のフォトレジストによるマスクを形成する際に、ウエハ
からの反射光による影響を小さくすることができ、レチ
クルの正確な位置合わせが可能となってパターンの微細
加工をすることができ、半導体装置の集積度の向上、小
型化を図ることができる。さらに、第１金属膜と第２金
属膜との間に高融点金属膜または高融点金属化合物膜を
配置したことにより、例えば第１金属膜としてアルミニ
ウムやアルミニウム合金から形成した場合、これらの金
属膜のマイグレーションなどを防止して金属配線の寿命
を向上することができる。
【００３８】そして、本発明の第３によれば、第２の発
明と同様の効果を得ることができるばかりでなく、凸部
と対応した部分の第１金属膜上の高融点金属膜または高
融点金属化合物膜を除去して第１金属膜と第２金属膜と
を直接接触するようにしたことにより、配線抵抗を小さ
くすることができ、消費電力の小さな半導体装置を得る
ことができる。
明と同様の効果を得ることができるばかりでなく、凸部
と対応した部分の第１金属膜上の高融点金属膜または高
融点金属化合物膜を除去して第１金属膜と第２金属膜と
を直接接触するようにしたことにより、配線抵抗を小さ
くすることができ、消費電力の小さな半導体装置を得る
ことができる。
【図１】本発明の第１実施形態の工程説明図である。
【図２】本発明の第２実施形態の工程説明図である。
【図３】本発明の第３実施形態の工程説明図である。
【図４】従来の多層配線を有する半導体装置の製造工程
の説明図である。
の説明図である。
【図５】凸部の他の実施形態の説明図である。
１０ 絶縁膜 ３２ ダミーパターン ３４ 絶縁層 ３６、５２ 下層配線 ３８、５６ 層間絶縁膜 ４０、５４ 凸部 ４２、６２ 上層配線 ４４ 第１金属膜 ４６ 第１の高融点金属膜または高融点金属化
合物膜 ４８ 第２金属膜 ５０ 第２の高融点金属膜または高融点金属化
合物膜 ５８ 第３金属膜 ６０ 第３の高融点金属膜または高融点金属化
合物膜
合物膜 ４８ 第２金属膜 ５０ 第２の高融点金属膜または高融点金属化
合物膜 ５８ 第３金属膜 ６０ 第３の高融点金属膜または高融点金属化
合物膜
───────────────────────────────────────────────────── フロントページの続き Ｆターム(参考） 5F033 HH04 HH08 HH09 HH18 HH19 HH28 JJ01 JJ04 JJ08 JJ09 JJ18 JJ19 JJ28 JJ33 KK04 KK08 KK09 KK18 KK19 KK28 KK33 MM05 NN03 NN13 NN19 PP15 QQ02 QQ08 QQ11 QQ48 RR04 SS15 VV01 WW02 XX03 XX05 XX09 XX33
Claims (10)
- 【請求項１】 半導体基板上に形成した絶縁膜の上に導
電性膜を成膜してダミーパターンを形成する工程と、前
記ダミーパターンと前記絶縁膜とを覆って絶縁層を形成
する工程と、前記絶縁層を覆って導電性膜を成膜して前
記ダミーパターンとの対応位置に凸部を有する下層配線
を形成する工程と、前記下層配線と絶縁層とを覆って層
間絶縁膜を形成する工程と、前記層間絶縁膜を平坦化し
て前記下層配線の凸部を露出させる工程と、露出させた
前記凸部と前記層間絶縁膜とを覆って導電性膜を成膜
し、前記凸部に接続させた上層配線を形成する工程とを
有することを特徴とする半導体装置の製造方法。 - 【請求項２】 前記ダミーパターンは、前記下層配線と
同じ材質によって形成してあることを特徴とする請求項
１に記載の半導体装置の製造方法。 - 【請求項３】 前記ダミーパターンは、高さが４００〜
８００ｎｍであることを特徴とする請求項１または２に
記載の半導体装置の製造方法。 - 【請求項４】 前記ダミーパターンと前記下層配線と
は、アルミニウムまたはアルミニウム合金もしくは多結
晶シリコンからなることを特徴とする請求項１ないし３
のいずれかに記載の半導体装置の製造方法。 - 【請求項５】 半導体基板上に形成した絶縁層の上に第
１金属膜を形成する工程と、 前記第１金属膜の上部に第１の高融点金属膜または高融
点金属化合物膜を形成する工程と、 前記第１の高融点金属膜または高融点金属化合物膜の上
部に第２金属膜を形成する工程と、 前記第２金属膜の上部に第２の高融点金属膜または高融
点金属化合物膜を形成する工程と、 前記第２の高融点金属膜または高融点金属化合物膜と前
記第２金属膜と前記第１の高融点金属膜または高融点金
属化合物膜と前記第１金属膜とをエッチングして下層配
線を形成する工程と、 前記第２の高融点金属膜または高融点金属化合物膜と前
記第２金属膜とをエッチングして前記下層配線の所定位
置に第２金属膜と前記第２の高融点金属膜または高融点
金属化合物膜とからなる凸部を形成する工程と、 前記凸部を含む前記下層配線と前記絶縁層とを覆って層
間絶縁膜を形成する工程と、 前記層間絶縁膜を平坦化して前記凸部を露出させる工程
と、 露出させた前記凸部と前記層間絶縁膜とを覆って第３金
属膜を形成する工程と、 前記第３金属膜の上部に第３の高融点金属膜または高融
点金属化合物膜を形成する工程と、 前記第３の高融点金属膜または高融点金属化合物膜と前
記第３金属膜とをエッチングして前記凸部に接続した上
層配線を形成する工程と、 を有することを特徴とする半導体装置の製造方法。 - 【請求項６】 半導体基板上に形成した絶縁層の上に第
１金属膜を形成する工程と、 前記第１金属膜の上部に第１の高融点金属膜または高融
点金属化合物膜を形成する工程と、 前記第１の高融点金属膜または高融点金属化合物膜の所
定位置をエッチングして第１の高融点金属膜または高融
点金属化合物膜を貫通した接続孔を形成する工程と、 前記接続孔と前記第１の高融点金属膜または高融点金属
化合物膜とを覆って第２金属膜を形成する工程と、 前記第２金属膜の上部に第２の高融点金属膜または高融
点金属化合物膜を形成する工程と、 前記第２の高融点金属膜または高融点金属化合物膜と前
記第２金属膜と前記第１の高融点金属膜または高融点金
属化合物膜と前記第１金属膜とをエッチングし、前記接
続孔を含む領域に下層配線を形成する工程と、 前記第２の高融点金属膜または高融点金属化合物膜と前
記第２金属膜とをエッチングして前記接続孔を含んだ位
置に第２金属膜と前記第２の高融点金属膜または高融点
金属化合物膜とからなる凸部を形成する工程と、 前記凸部を含む前記下層配線と前記絶縁層とを覆って層
間絶縁膜を形成する工程と、 前記層間絶縁膜を平坦化して前記凸部を露出させる工程
と、 露出させた前記凸部と前記層間絶縁膜とを覆って第３金
属膜を形成する工程と、 前記第３金属膜の上部に第３の高融点金属膜または高融
点金属化合物膜を形成する工程と、 前記第３の高融点金属膜または高融点金属化合物膜と前
記第３金属膜とをエッチングして前記凸部と接続した上
層配線を形成する工程と、 を有することを特徴とする半導体装置の製造方法。 - 【請求項７】 前記第１の高融点金属膜または高融点金
属化合物膜と第２の高融点金属膜または高融点金属化合
物膜と第３の高融点金属膜または高融点金属化合物膜と
は、チタン合金またはチタン化合物からなることを特徴
とする請求項５または６に記載の半導体装置の製造方
法。 - 【請求項８】 前記第１の高融点金属膜または高融点金
属化合物膜は、厚さが１５〜２００ｎｍであることを特
徴とする請求項５ないし７のいずれかに記載の半導体装
置の製造方法。 - 【請求項９】 前記第２の高融点金属膜または高融点金
属化合物膜と前記第３の高融点金属膜または高融点金属
化合物膜とは、厚さが１５〜１００ｎｍであることを特
徴とする請求項５ないし８のいずれかに記載の半導体装
置の製造方法。 - 【請求項１０】 前記凸部を露出させる工程は、前記凸
部の第２の高融点金属膜または高融点金属化合物膜が露
出したのち、第２の高融点金属膜または高融点金属化合
物膜を除去して第２金属膜を露出させる工程を含むこと
を特徴とする請求項５ないし９のいずれかに記載の半導
体装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP11031401A JP2000232156A (ja) | 1999-02-09 | 1999-02-09 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP11031401A JP2000232156A (ja) | 1999-02-09 | 1999-02-09 | 半導体装置の製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2000232156A true JP2000232156A (ja) | 2000-08-22 |
Family
ID=12330248
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP11031401A Withdrawn JP2000232156A (ja) | 1999-02-09 | 1999-02-09 | 半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2000232156A (ja) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2006308544A (ja) * | 2005-03-29 | 2006-11-09 | Yamaha Corp | 磁気センサおよびその製法 |
| WO2007138765A1 (ja) * | 2006-05-29 | 2007-12-06 | Alps Electric Co., Ltd. | 多層配線基板の製造方法および多層配線基板 |
| US8178361B2 (en) | 2005-03-17 | 2012-05-15 | Yamaha Corporation | Magnetic sensor and manufacturing method therefor |
| JP2023174033A (ja) * | 2022-05-27 | 2023-12-07 | 日本放送協会 | 立体配線を用いた回路及びその作製方法 |
-
1999
- 1999-02-09 JP JP11031401A patent/JP2000232156A/ja not_active Withdrawn
Cited By (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US8178361B2 (en) | 2005-03-17 | 2012-05-15 | Yamaha Corporation | Magnetic sensor and manufacturing method therefor |
| US9054028B2 (en) | 2005-03-17 | 2015-06-09 | Yamaha Corporation | Magnetic sensor and manufacturing method therefor |
| JP2006308544A (ja) * | 2005-03-29 | 2006-11-09 | Yamaha Corp | 磁気センサおよびその製法 |
| WO2007138765A1 (ja) * | 2006-05-29 | 2007-12-06 | Alps Electric Co., Ltd. | 多層配線基板の製造方法および多層配線基板 |
| JP2023174033A (ja) * | 2022-05-27 | 2023-12-07 | 日本放送協会 | 立体配線を用いた回路及びその作製方法 |
| JP7849222B2 (ja) | 2022-05-27 | 2026-04-21 | 日本放送協会 | 立体配線を用いた回路及びその作製方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| TW490793B (en) | Semiconductor device and method of formation | |
| US6847117B2 (en) | Semiconductor device including a passivation film to cover directly an interface of a bump and an intermediated layer | |
| US6025275A (en) | Method of forming improved thick plated copper interconnect and associated auxiliary metal interconnect | |
| JPH09153545A (ja) | 半導体装置及びその製造方法 | |
| JP2003124313A (ja) | 半導体装置およびその製造方法 | |
| JPH11330231A (ja) | 金属被覆構造 | |
| JP3012187B2 (ja) | 半導体装置の製造方法 | |
| EP1032025A2 (en) | Process for patterning a semiconductor wafer and lithography exposure masks | |
| US5554888A (en) | Semiconductor device wiring structure | |
| JP2553544B2 (ja) | 半導体集積回路装置 | |
| US6873047B2 (en) | Semiconductor device and manufacturing method thereof | |
| US7169665B2 (en) | Capacitance process by using passivation film scheme | |
| JP2000232156A (ja) | 半導体装置の製造方法 | |
| JPH0637190A (ja) | 半導体装置およびその製造方法 | |
| US7163884B2 (en) | Semiconductor device and fabrication method thereof | |
| JPH07201851A (ja) | 半導体装置の製造方法 | |
| JP2001345378A (ja) | 半導体装置及びその製造方法 | |
| US20050020059A1 (en) | Method for forming aluminum-containing interconnect | |
| KR100200023B1 (ko) | 마이그레이션과 마스크오정렬에 효과적인 배선구조를 갖는 반도체 집적회로장치와 그 제조방법 | |
| JP2809172B2 (ja) | 半導体装置 | |
| KR100458588B1 (ko) | 반도체 소자 제조 방법 | |
| KR100802285B1 (ko) | 반도체 소자의 제조 방법 | |
| JPH08181213A (ja) | 半導体装置の製造方法 | |
| JP2000036537A (ja) | 半導体装置およびその製造方法 | |
| JP2000106367A (ja) | 半導体装置の製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A300 | Withdrawal of application because of no request for examination |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 20060509 |