JP2000232202A - 高周波用高qインダクタ - Google Patents
高周波用高qインダクタInfo
- Publication number
- JP2000232202A JP2000232202A JP11351563A JP35156399A JP2000232202A JP 2000232202 A JP2000232202 A JP 2000232202A JP 11351563 A JP11351563 A JP 11351563A JP 35156399 A JP35156399 A JP 35156399A JP 2000232202 A JP2000232202 A JP 2000232202A
- Authority
- JP
- Japan
- Prior art keywords
- inductor
- layer
- wiring
- elements
- frequency
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Coils Or Transformers For Communication (AREA)
- Semiconductor Integrated Circuits (AREA)
- Coils Of Transformers For General Uses (AREA)
Abstract
(57)【要約】
【課題】従来のIC上で構成されるインダクタ部は、単
層で構成されていたため、半導体プロセスで制限された
配線層の厚みの関係で、直列抵抗成分が大きく、Q値の
高いインダクタを得ることができなかった。 【解決手段】多層にインダクタ11、14を配置してそ
の間を接続し、2層目の配線層14の1部もインダクタ
として使用し、インダクタの電流の流れる断面積を増や
すことにより直列抵抗成分を削減する。また層を2層と
することにより高周波領域における表皮効果の影響を受
けなくしQ値の向上を図る。
層で構成されていたため、半導体プロセスで制限された
配線層の厚みの関係で、直列抵抗成分が大きく、Q値の
高いインダクタを得ることができなかった。 【解決手段】多層にインダクタ11、14を配置してそ
の間を接続し、2層目の配線層14の1部もインダクタ
として使用し、インダクタの電流の流れる断面積を増や
すことにより直列抵抗成分を削減する。また層を2層と
することにより高周波領域における表皮効果の影響を受
けなくしQ値の向上を図る。
Description
【0001】
【発明の属する技術分野】本発明は、半導体IC上にお
いて、高周波で用いるQ値の高いインダクタの構造に関
するものである。
いて、高周波で用いるQ値の高いインダクタの構造に関
するものである。
【0002】
【従来の技術】従来の技術について図9を用いて説明す
る。図9において、1はインダクタ部、2は1層目にお
ける取り出し配線、3は2層目における取り出し配線、
5は1層目と2層目の接続部、7は層間膜、8は平坦化
膜である。
る。図9において、1はインダクタ部、2は1層目にお
ける取り出し配線、3は2層目における取り出し配線、
5は1層目と2層目の接続部、7は層間膜、8は平坦化
膜である。
【0003】このように従来のインダクタは、インダク
タ部が単層で構成されており、他の部品との接続のため
の取り出し配線に2層目を使用していた。
タ部が単層で構成されており、他の部品との接続のため
の取り出し配線に2層目を使用していた。
【0004】この場合一般的に知られるインダクタの特
性として、大きなインダクタンス値を得ようとする場
合、線路長を長くする必要があった。
性として、大きなインダクタンス値を得ようとする場
合、線路長を長くする必要があった。
【0005】
【発明が解決しようとする課題】しかしながら上記のよ
うな構成では、大きなインダクタンス値を得るには線路
長が長くなるために、インダクタを構成する配線材料の
抵抗により直列抵抗成分が大きくなり、インダクタのQ
値が劣化するという課題を有していた。
うな構成では、大きなインダクタンス値を得るには線路
長が長くなるために、インダクタを構成する配線材料の
抵抗により直列抵抗成分が大きくなり、インダクタのQ
値が劣化するという課題を有していた。
【0006】また、線路長を長くするとインダクタの全
体のサイズが大きくなりがちであった。
体のサイズが大きくなりがちであった。
【0007】本発明は、従来のこのようなインダクタの
課題を考慮し、抵抗が大きくならず、Q値の高いインダ
クタを得ることを目的とするものである。
課題を考慮し、抵抗が大きくならず、Q値の高いインダ
クタを得ることを目的とするものである。
【0008】また、本発明は、線路長を長くしても、サ
イズが大きくならないインダクタを得ることを目的とす
るものである。
イズが大きくならないインダクタを得ることを目的とす
るものである。
【0009】
【課題を解決するための手段】第1の本発明(請求項1
に対応する)は、1つのインダクタが、複数のIC配線
層にそれぞれ配置された、複数のインダクタ要素を有
し、それぞれのインダクタ要素が形成する磁界の方向が
実質上同じであることを特徴とする高周波用高Qインダ
クタである。
に対応する)は、1つのインダクタが、複数のIC配線
層にそれぞれ配置された、複数のインダクタ要素を有
し、それぞれのインダクタ要素が形成する磁界の方向が
実質上同じであることを特徴とする高周波用高Qインダ
クタである。
【0010】第2の本発明(請求項2に対応する)は、
前記複数のインダクタ要素が直列に接続されていること
を特徴とする第1の本発明の高周波用高Qインダクタで
ある。
前記複数のインダクタ要素が直列に接続されていること
を特徴とする第1の本発明の高周波用高Qインダクタで
ある。
【0011】第3の本発明(請求項3に対応する)は、
前記複数のインダクタ要素が並列に接続されていること
を特徴とする第1の本発明の高周波用高Qインダクタで
ある。
前記複数のインダクタ要素が並列に接続されていること
を特徴とする第1の本発明の高周波用高Qインダクタで
ある。
【0012】第4の本発明(請求項4に対応する)は、
前記複数のインダクタ要素は、直列に接続された回路部
分と、並列に接続された回路部分とを有することを特徴
とする第1の本発明の高周波用高Qインダクタである。
前記複数のインダクタ要素は、直列に接続された回路部
分と、並列に接続された回路部分とを有することを特徴
とする第1の本発明の高周波用高Qインダクタである。
【0013】第5の本発明(請求項5に対応する)は、
前記インダクタ要素の少なくとも一つのインダクタ要素
がミアンダ形状に、又は、スパイラル形状に配列されて
いることを特徴とする第1の本発明の高周波用高Qイン
ダクタである。
前記インダクタ要素の少なくとも一つのインダクタ要素
がミアンダ形状に、又は、スパイラル形状に配列されて
いることを特徴とする第1の本発明の高周波用高Qイン
ダクタである。
【0014】第6の本発明(請求項6に対応する)は、
前記複数のインダクタ要素同士の接続部は、それぞれの
インダクタ要素が配置されたIC配線層の間に形成され
た層間膜に形成されていることを特徴とする第1〜5の
いずれかの本発明の高周波用高Qインダクタである。
前記複数のインダクタ要素同士の接続部は、それぞれの
インダクタ要素が配置されたIC配線層の間に形成され
た層間膜に形成されていることを特徴とする第1〜5の
いずれかの本発明の高周波用高Qインダクタである。
【0015】第7の本発明(請求項7に対応する)は、
前記インダクタ要素からの取り出し配線は、前記インダ
クタ要素が配置されたIC配線層に配置されていること
を特徴とする第1の本発明の高周波用高Qインダクタで
ある(図1対応)。
前記インダクタ要素からの取り出し配線は、前記インダ
クタ要素が配置されたIC配線層に配置されていること
を特徴とする第1の本発明の高周波用高Qインダクタで
ある(図1対応)。
【0016】第8の本発明(請求項8に対応する)は、
前記複数のインダクタ要素は、それぞれスパイラル形状
に配列され、互いに並列接続され、一つの前記取り出し
配線は、前記インダクタ要素のスパイラルの中心部に接
続されるとともに、前記IC配線層のいずれかを利用し
て外部へ取り出されており、その取り出しに利用された
IC配線層に配置された前記スパイラル形状のインダク
タ要素は、その取り出し配線と交叉する各部位で途切れ
ており、その各途切れた端部同士は、別のIC配線層に
配置された前記スパイラル形状のインダクタ要素の一部
に接続されることによって、互いに接続されていること
を特徴とする第7の本発明の高周波用高Qインダクタで
ある(図3対応)。
前記複数のインダクタ要素は、それぞれスパイラル形状
に配列され、互いに並列接続され、一つの前記取り出し
配線は、前記インダクタ要素のスパイラルの中心部に接
続されるとともに、前記IC配線層のいずれかを利用し
て外部へ取り出されており、その取り出しに利用された
IC配線層に配置された前記スパイラル形状のインダク
タ要素は、その取り出し配線と交叉する各部位で途切れ
ており、その各途切れた端部同士は、別のIC配線層に
配置された前記スパイラル形状のインダクタ要素の一部
に接続されることによって、互いに接続されていること
を特徴とする第7の本発明の高周波用高Qインダクタで
ある(図3対応)。
【0017】第9の本発明(請求項9に対応する)は、
前記インダクタ要素からの取り出し配線は、前記インダ
クタ要素が配置されたIC配線層でなく、別に設けられ
た配線層に配置されていることを特徴とする第1〜6の
いずれかの本発明の高周波用高Qインダクタである(図
2対応)。
前記インダクタ要素からの取り出し配線は、前記インダ
クタ要素が配置されたIC配線層でなく、別に設けられ
た配線層に配置されていることを特徴とする第1〜6の
いずれかの本発明の高周波用高Qインダクタである(図
2対応)。
【0018】第10の本発明(請求項10に対応する)
は、前記取り出し配線と、それに接続される前記インダ
クタ要素との間は、前記取り出し配線が配置された配線
層と、前記インダクタ要素が配置されたIC配線層との
間の層間膜に設けられた接続部で接続されていることを
特徴とする第9の本発明の高周波用高Qインダクタであ
る(図2対応)。
は、前記取り出し配線と、それに接続される前記インダ
クタ要素との間は、前記取り出し配線が配置された配線
層と、前記インダクタ要素が配置されたIC配線層との
間の層間膜に設けられた接続部で接続されていることを
特徴とする第9の本発明の高周波用高Qインダクタであ
る(図2対応)。
【0019】第11の本発明(請求項11に対応する)
は、前記複数のインダクタ要素は、それぞれスパイラル
形状に配列され、前記複数のインダクタ要素は隣り合う
同士接続され、その接続の仕方は、中心部同士を接続
し、また最外部同士を接続することによって互いに直列
接続され、前記隣り合う同士の各インダクタ要素のスパ
イラルの巻き方は互いに逆転しており、各インダクタ要
素が生成する磁界の方向は実質上同一方向を向いている
ことを特徴とする第1の本発明の高周波用高Qインダク
タである(図4、5対応)。
は、前記複数のインダクタ要素は、それぞれスパイラル
形状に配列され、前記複数のインダクタ要素は隣り合う
同士接続され、その接続の仕方は、中心部同士を接続
し、また最外部同士を接続することによって互いに直列
接続され、前記隣り合う同士の各インダクタ要素のスパ
イラルの巻き方は互いに逆転しており、各インダクタ要
素が生成する磁界の方向は実質上同一方向を向いている
ことを特徴とする第1の本発明の高周波用高Qインダク
タである(図4、5対応)。
【0020】第12の本発明(請求項12に対応する)
は、前記複数のインダクタ要素は、それぞれスパイラル
形状に配列され、前記複数のインダクタ要素は一つ置き
に互いに接続され、その接続の仕方は、中心部同士を接
続し、また最外部同士を接続することによって互いに直
列接続され、隣り合う同士の各インダクタ要素のスパイ
ラルの巻き方は互いに同方向を向いており、各インダク
タ要素が生成する磁界の方向は実質上同一方向を向いて
いることを特徴とする第1の本発明の高周波用高Qイン
ダクタである(図6対応)。
は、前記複数のインダクタ要素は、それぞれスパイラル
形状に配列され、前記複数のインダクタ要素は一つ置き
に互いに接続され、その接続の仕方は、中心部同士を接
続し、また最外部同士を接続することによって互いに直
列接続され、隣り合う同士の各インダクタ要素のスパイ
ラルの巻き方は互いに同方向を向いており、各インダク
タ要素が生成する磁界の方向は実質上同一方向を向いて
いることを特徴とする第1の本発明の高周波用高Qイン
ダクタである(図6対応)。
【0021】
【発明の実施の形態】以下、本発明の実施の形態につい
て、図面を参照しながら説明する。
て、図面を参照しながら説明する。
【0022】(実施の形態1)図1は本発明の高周波用
高Qインダクタの第1の実施の形態を示す。図におい
て、11はミアンダタイプの1層目にあるインダクタ部
(本発明のインダクタ要素に相当する。以後同じ)、1
2、13は1層目取り出し配線、14は2層目にあるイ
ンダクタ部、15、16は1層目と2層目の接続部、1
7は層間膜、18は平坦化膜である。
高Qインダクタの第1の実施の形態を示す。図におい
て、11はミアンダタイプの1層目にあるインダクタ部
(本発明のインダクタ要素に相当する。以後同じ)、1
2、13は1層目取り出し配線、14は2層目にあるイ
ンダクタ部、15、16は1層目と2層目の接続部、1
7は層間膜、18は平坦化膜である。
【0023】この接続部15,16はたとえば1個が1
μm角程度のコンタクト部を、9個集めて形成する。
μm角程度のコンタクト部を、9個集めて形成する。
【0024】上記のように、従来、1層のみを使用して
構成されていたインダクタ部を、1層目と2層目にそれ
ぞれ配置し、それらのインダクタ部を互いに並列接続す
る2層構造とした。
構成されていたインダクタ部を、1層目と2層目にそれ
ぞれ配置し、それらのインダクタ部を互いに並列接続す
る2層構造とした。
【0025】これによって、従来、低周波、及び高周波
における直列抵抗成分が大きく、低いQ値であったもの
を、断面積を増やし、更に高周波における表皮効果によ
るQ値の劣化を抑えた高周波用高Q値インダクタを得る
ことができる。
における直列抵抗成分が大きく、低いQ値であったもの
を、断面積を増やし、更に高周波における表皮効果によ
るQ値の劣化を抑えた高周波用高Q値インダクタを得る
ことができる。
【0026】なお、本発明は、1層目と2層目の並列接
続をインダクタ部全体にわたって行う場合も含む。
続をインダクタ部全体にわたって行う場合も含む。
【0027】(実施の形態2)図2は本発明の高周波用
高Qインダクタの第2の実施の形態を示す。図におい
て、21はスパイラル形状の1層目インダクタ部、22
は1層目取り出し配線、23はスパイラル形状の2層目
インダクタ部、24は3層目にある、2層目のインダク
タ部23からの取り出し配線、25、26は1層目と2
層目の接続部、27、28は層間膜、29は平坦化膜、
210は2層目と3層目の接続部である。1層目のイン
ダクタ部22と、2層目のインダクタ部23とは互いに
同じ方向に巻いたスパイラル形状をなしている。
高Qインダクタの第2の実施の形態を示す。図におい
て、21はスパイラル形状の1層目インダクタ部、22
は1層目取り出し配線、23はスパイラル形状の2層目
インダクタ部、24は3層目にある、2層目のインダク
タ部23からの取り出し配線、25、26は1層目と2
層目の接続部、27、28は層間膜、29は平坦化膜、
210は2層目と3層目の接続部である。1層目のイン
ダクタ部22と、2層目のインダクタ部23とは互いに
同じ方向に巻いたスパイラル形状をなしている。
【0028】上記のように、従来、1層のみを使用して
構成されていたインダクタ部を、1層目と2層目にそれ
ぞれ配置し、それらのインダクタ部22,23を互いに
並列接続した2層構造とする。
構成されていたインダクタ部を、1層目と2層目にそれ
ぞれ配置し、それらのインダクタ部22,23を互いに
並列接続した2層構造とする。
【0029】これによって、従来、低周波、及び高周波
における直列抵抗成分が大きく、低いQ値であったもの
を、断面積を増やし、更に高周波における表皮効果によ
るQ値の劣化を抑えた高周波用高Q値インダクタを得る
ことができる。
における直列抵抗成分が大きく、低いQ値であったもの
を、断面積を増やし、更に高周波における表皮効果によ
るQ値の劣化を抑えた高周波用高Q値インダクタを得る
ことができる。
【0030】尚、1層目と2層目の並列接続をインダク
タ部全体にわたって行う場合も本発明は含む。
タ部全体にわたって行う場合も本発明は含む。
【0031】又、ここでは層を3層としたが、同様の構
造を有する層を4層以上設け、最下層に取り出し配線を
持つようにしてももちろんかまわない。
造を有する層を4層以上設け、最下層に取り出し配線を
持つようにしてももちろんかまわない。
【0032】(実施の形態3)図3は本発明の高周波用
高Qインダクタの第3の実施の形態を示す。図におい
て、31はスパイラル状の1層目インダクタ部、32は
1層目取り出し配線、33はスパイラル状の2層目イン
ダクタ部、34は2層目取り出し配線、35は1層目と
2層目の接続部、37は層間膜、38は平坦化膜であ
る。
高Qインダクタの第3の実施の形態を示す。図におい
て、31はスパイラル状の1層目インダクタ部、32は
1層目取り出し配線、33はスパイラル状の2層目イン
ダクタ部、34は2層目取り出し配線、35は1層目と
2層目の接続部、37は層間膜、38は平坦化膜であ
る。
【0033】これらのインダクタ部31,33は並列接
続されている。
続されている。
【0034】本実施の形態3では、2層目の取り出し配
線34は、2層目のインダクタ部33が設けられた層自
体を利用している点に特徴がある。そこで、その2層目
におけるインダクタ部33を、同じ層にある取り出し配
線34と交叉する部位で、互いに接触しないように、一
旦途切れさせ、その途切れた両端部を接続部35により
1層目に取り出し、1層目のインダクタ31と接続する
構成をとる。これによって、2層目のインダクタ部33
は、ほぼスパイラル形状を持つ一本のインダクタ部とな
る。
線34は、2層目のインダクタ部33が設けられた層自
体を利用している点に特徴がある。そこで、その2層目
におけるインダクタ部33を、同じ層にある取り出し配
線34と交叉する部位で、互いに接触しないように、一
旦途切れさせ、その途切れた両端部を接続部35により
1層目に取り出し、1層目のインダクタ31と接続する
構成をとる。これによって、2層目のインダクタ部33
は、ほぼスパイラル形状を持つ一本のインダクタ部とな
る。
【0035】上記のように、従来、1層のみを使用して
構成されていたインダクタ部を、1層目と2層目を使用
し並列接続する2層構造とし、更に、取り出し配線と同
じ層にインダクタを形成することにより、配線層の層数
が少ないプロセスにおいても、従来、低周波、及び高周
波における直列抵抗成分が大きく、低いQ値であったも
のを、断面積を増やし、更に高周波における表皮効果に
よるQ値の劣化を抑えた高周波用高Q値インダクタを得
ることができる。
構成されていたインダクタ部を、1層目と2層目を使用
し並列接続する2層構造とし、更に、取り出し配線と同
じ層にインダクタを形成することにより、配線層の層数
が少ないプロセスにおいても、従来、低周波、及び高周
波における直列抵抗成分が大きく、低いQ値であったも
のを、断面積を増やし、更に高周波における表皮効果に
よるQ値の劣化を抑えた高周波用高Q値インダクタを得
ることができる。
【0036】実施の形態2の場合は、取り出し配線を形
成する層を別に設けたが、本実施の形態3では、インダ
クタ部の配線層を利用して取り出し配線を形成する点に
特徴がある。
成する層を別に設けたが、本実施の形態3では、インダ
クタ部の配線層を利用して取り出し配線を形成する点に
特徴がある。
【0037】尚、本発明は、1層目と2層目の並列接続
をインダクタ全体にわたって行う場合も含む。
をインダクタ全体にわたって行う場合も含む。
【0038】又、ここでは層を2層としたが、本発明
は、同様な構造の層を3層以上設け、いずれかの層に取
り出し配線を設けることも含む。その際、取り出し配線
と交叉するインダクタ部は、上下いずれの他のインダク
タ部へ接続させることも自由である。
は、同様な構造の層を3層以上設け、いずれかの層に取
り出し配線を設けることも含む。その際、取り出し配線
と交叉するインダクタ部は、上下いずれの他のインダク
タ部へ接続させることも自由である。
【0039】なお、図7,図8は従来の1層のみを利用
するインダクタと、上記本実施の形態のインダクタの性
能を比較したグラフである。
するインダクタと、上記本実施の形態のインダクタの性
能を比較したグラフである。
【0040】図7では、Lに対するRの変化をプロット
したもので、本実施の形態の2層タイプの方が、Rが小
さくなっている。
したもので、本実施の形態の2層タイプの方が、Rが小
さくなっている。
【0041】図8では、Lに対するQの変化をプロット
したもので、本実施の形態の2層タイプの方が、Qが高
くなっている。
したもので、本実施の形態の2層タイプの方が、Qが高
くなっている。
【0042】(実施の形態4)図4は本発明の高周波用
高Qインダクタの第4の実施の形態を示す。図におい
て、41はスパイラル形状の1層目インダクタ部、42
は1層目取り出し配線、43は1層目2層目接続部、4
4はスパイラル形状の2層目インダクタ部、45は2層
目と3層目の接続部、46はスパイラル形状の3層目イ
ンダクタ部、47は3層目と4層目の接続部、48はス
パイラル形状の4層目インダクタ部、49は4層目取り
出し配線、410、411、412は層間膜、413は
平坦化膜である。
高Qインダクタの第4の実施の形態を示す。図におい
て、41はスパイラル形状の1層目インダクタ部、42
は1層目取り出し配線、43は1層目2層目接続部、4
4はスパイラル形状の2層目インダクタ部、45は2層
目と3層目の接続部、46はスパイラル形状の3層目イ
ンダクタ部、47は3層目と4層目の接続部、48はス
パイラル形状の4層目インダクタ部、49は4層目取り
出し配線、410、411、412は層間膜、413は
平坦化膜である。
【0043】ここで、それぞれのインダクタ部は隣り合
う同士が接続される。すなわち、その中心部同士が接続
され、また、最外部同士が接続される。従って、これら
のインダクタ部は直列接続されているといえる。
う同士が接続される。すなわち、その中心部同士が接続
され、また、最外部同士が接続される。従って、これら
のインダクタ部は直列接続されているといえる。
【0044】このとき、インダクタの形状は奇数層と偶
数層で表裏反転した形状とする。
数層で表裏反転した形状とする。
【0045】このようにすることによって、各インダク
タ部が形成する磁界の方向は同一方向となり、結合が有
効に行われる。
タ部が形成する磁界の方向は同一方向となり、結合が有
効に行われる。
【0046】上記のように、Q値を高めるため、従来1
層のみを使用して構成されていたインダクタ部の全長を
単に長くするだけでは、サイズが大きくなるという課題
があったが、本実施の形態4では、インダクタ部の長さ
を全体として立体的に長くしているので、サイズがコン
パクトになる。
層のみを使用して構成されていたインダクタ部の全長を
単に長くするだけでは、サイズが大きくなるという課題
があったが、本実施の形態4では、インダクタ部の長さ
を全体として立体的に長くしているので、サイズがコン
パクトになる。
【0047】尚、ここでは4層の場合を示したが、図5
に示すように、本発明は、さらに同様の構造を5層、6
層と増加させてもよい。これらの層が偶数個ある場合
は、取り出し配線はインダクタ部の最外部から取り出せ
るので簡単である。
に示すように、本発明は、さらに同様の構造を5層、6
層と増加させてもよい。これらの層が偶数個ある場合
は、取り出し配線はインダクタ部の最外部から取り出せ
るので簡単である。
【0048】また、これらの層が奇数個ある場合は、図
2や図3で説明した方法で取り出し配線を設けることが
できる。
2や図3で説明した方法で取り出し配線を設けることが
できる。
【0049】また、図6に示すように、隣り合う1組の
インダクタ部のスパイラルの巻き方を同じ方向とし、隣
り合う組同士のインダクタ部の巻き方を逆転させてもよ
い。その場合は、一つ飛ばしに、図のように直列接続し
ていく。
インダクタ部のスパイラルの巻き方を同じ方向とし、隣
り合う組同士のインダクタ部の巻き方を逆転させてもよ
い。その場合は、一つ飛ばしに、図のように直列接続し
ていく。
【0050】このようにしても、各インダクタ部が形成
する磁界の方向は同一方向となり、結合が有効となる。
する磁界の方向は同一方向となり、結合が有効となる。
【0051】
【発明の効果】以上のように本発明によれば、配線層1
層のみで構成されていたインダクタ部分が多層構造とな
ることにより、直列抵抗成分が低く、表皮効果の影響を
受けないQ値の高いインダクタをIC上で作成すること
ができる。
層のみで構成されていたインダクタ部分が多層構造とな
ることにより、直列抵抗成分が低く、表皮効果の影響を
受けないQ値の高いインダクタをIC上で作成すること
ができる。
【図1】本発明の第1の実施形態を示すインダクタ図
【図2】本発明の第2の実施形態を示すインダクタ図
【図3】本発明の第3の実施形態を示すインダクタ図
【図4】本発明の第4の実施形態を示すインダクタ図
【図5】本発明の他の実施形態を示すインダクタの模式
図
図
【図6】本発明の他の実施形態を示すインダクタの模式
図
図
【図7】本発明の実施の形態と、従来例との性能の比較
を示すグラフ
を示すグラフ
【図8】本発明の実施の形態と、従来例との性能の比較
を示すグラフ
を示すグラフ
【図9】従来のインダクタ図
11 1層目インダクタ部 12 1層目取り出し配線 13 1層目取り出し配線 14 2層目インダクタ部 15、16 1層目2層目接続部 17 層間膜 22 1層目インダクタ部 23 2層目インダクタ部 24 2層目取り出し配線 25、26 1層目2層目の接続部 27、28 層間膜 210 2層目3層目の接続部 31 一層目インダクタ部 32 一層目取り出し配線 33 2層目インダクタ部 34 2層目取り出し配線 35 1層目2層目接続部 37 層間膜 41 1層目インダクタ部 42 一層目取り出し配線 43 1層目2層接続部 44 2層目インダクタ部 45 2層目3層目接続部 46 3層目インダクタ部 47 3層目4層目接続部 48 4層目インダクタ部 49 4層目取り出し配線 410〜412 層間膜 18、29、38 平坦化膜
───────────────────────────────────────────────────── フロントページの続き (72)発明者 中谷 俊文 大阪府門真市大字門真1006番地 松下電器 産業株式会社内 (72)発明者 滝波 浩二 大阪府門真市大字門真1006番地 松下電器 産業株式会社内 (72)発明者 平岡 幸生 大阪府門真市大字門真1006番地 松下電器 産業株式会社内
Claims (12)
- 【請求項1】 1つのインダクタが、複数のIC配線層
にそれぞれ配置された、複数のインダクタ要素を有し、
それぞれのインダクタ要素が形成する磁界の方向が実質
上同じであることを特徴とする高周波用高Qインダク
タ。 - 【請求項2】 前記複数のインダクタ要素が直列に接続
されていることを特徴とする請求項1記載の高周波用高
Qインダクタ。 - 【請求項3】 前記複数のインダクタ要素が並列に接続
されていることを特徴とする請求項1記載の高周波用高
Qインダクタ。 - 【請求項4】 前記複数のインダクタ要素は、直列に接
続された回路部分と、並列に接続された回路部分とを有
することを特徴とする請求項1記載の高周波用高Qイン
ダクタ。 - 【請求項5】 前記インダクタ要素の少なくとも一つの
インダクタ要素がミアンダ形状に、又は、スパイラル形
状に配列されていることを特徴とする請求項1記載の高
周波用高Qインダクタ。 - 【請求項6】 前記複数のインダクタ要素同士の接続部
は、それぞれのインダクタ要素が配置されたIC配線層
の間に形成された層間膜に形成されていることを特徴と
する請求項1〜5のいずれかに記載の高周波用高Qイン
ダクタ。 - 【請求項7】 前記インダクタ要素からの取り出し配線
は、前記インダクタ要素が配置されたIC配線層に配置
されていることを特徴とする請求項1に記載の高周波用
高Qインダクタ。 - 【請求項8】 前記複数のインダクタ要素は、それぞれ
スパイラル形状に配列され、互いに並列接続され、一つ
の前記取り出し配線は、前記インダクタ要素のスパイラ
ルの中心部に接続されるとともに、前記IC配線層のい
ずれかを利用して外部へ取り出されており、 その取り出しに利用されたIC配線層に配置された前記
スパイラル形状のインダクタ要素は、その取り出し配線
と交叉する各部位で途切れており、その各途切れた端部
同士は、別のIC配線層に配置された前記スパイラル形
状のインダクタ要素の一部に接続されることによって、
互いに接続されていることを特徴とする請求項7記載の
高周波用高Qインダクタ。 - 【請求項9】 前記インダクタ要素からの取り出し配線
は、前記インダクタ要素が配置されたIC配線層でな
く、別に設けられた配線層に配置されていることを特徴
とする請求項1〜6のいずれかに記載の高周波用高Qイ
ンダクタ。 - 【請求項10】 前記取り出し配線と、それに接続され
る前記インダクタ要素との間は、前記取り出し配線が配
置された配線層と、前記インダクタ要素が配置されたI
C配線層との間の層間膜に設けられた接続部で接続され
ていることを特徴とする請求項9記載の高周波用高Qイ
ンダクタ。 - 【請求項11】 前記複数のインダクタ要素は、それぞ
れスパイラル形状に配列され、 前記複数のインダクタ要素は隣り合う同士接続され、 その接続の仕方は、中心部同士を接続し、また最外部同
士を接続することによって互いに直列接続され、 前記隣り合う同士の各インダクタ要素のスパイラルの巻
き方は互いに逆転しており、 各インダクタ要素が生成する磁界の方向は実質上同一方
向を向いていることを特徴とする請求項1記載の高周波
用高Qインダクタ。 - 【請求項12】 前記複数のインダクタ要素は、それぞ
れスパイラル形状に配列され、 前記複数のインダクタ要素は一つ置きに互いに接続さ
れ、 その接続の仕方は、中心部同士を接続し、また最外部同
士を接続することによって互いに直列接続され、 隣り合う同士の各インダクタ要素のスパイラルの巻き方
は.同方向と逆方向を順次繰り返しており、 各インダクタ要素が生成する磁界の方向は実質上同一方
向を向いていることを特徴とする請求項1記載の高周波
用高Qインダクタ。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP11351563A JP2000232202A (ja) | 1998-12-11 | 1999-12-10 | 高周波用高qインダクタ |
Applications Claiming Priority (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP10-353078 | 1998-12-11 | ||
| JP35307898 | 1998-12-11 | ||
| JP11351563A JP2000232202A (ja) | 1998-12-11 | 1999-12-10 | 高周波用高qインダクタ |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2000232202A true JP2000232202A (ja) | 2000-08-22 |
Family
ID=26579427
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP11351563A Pending JP2000232202A (ja) | 1998-12-11 | 1999-12-10 | 高周波用高qインダクタ |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2000232202A (ja) |
Cited By (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2008047718A (ja) * | 2006-08-17 | 2008-02-28 | Nec Corp | 半導体装置 |
| US7361845B2 (en) | 2002-01-31 | 2008-04-22 | Nec Electronics Corporation | Wiring line for high frequency |
| US7410894B2 (en) | 2005-07-27 | 2008-08-12 | International Business Machines Corporation | Post last wiring level inductor using patterned plate process |
| KR100939648B1 (ko) * | 2001-10-05 | 2010-02-03 | 에이저 시스템즈 가디언 코포레이션 | 반도체 기판에 형성되는 다층 인덕터 |
| US7928823B2 (en) | 2003-11-28 | 2011-04-19 | Murata Manufacturing Co., Ltd. | Laminated ceramic electronic component and method for producing the same |
| JP2015535948A (ja) * | 2012-09-24 | 2015-12-17 | デジタル・アンダーグラウンド・メディア・インコーポレイテッド | 動いている観察者によって見られる発光エレメントアレイを使用する表示画像中のフリッカの制御 |
| JP2017055125A (ja) * | 2016-10-19 | 2017-03-16 | ルネサスエレクトロニクス株式会社 | 回路装置 |
| CN113539608A (zh) * | 2020-04-17 | 2021-10-22 | 厦门市三安集成电路有限公司 | 电感器及制造电感器的方法 |
| US12341496B2 (en) | 2020-12-07 | 2025-06-24 | Murata Manufacturing Co., Ltd. | Radio-frequency module |
-
1999
- 1999-12-10 JP JP11351563A patent/JP2000232202A/ja active Pending
Cited By (15)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100939648B1 (ko) * | 2001-10-05 | 2010-02-03 | 에이저 시스템즈 가디언 코포레이션 | 반도체 기판에 형성되는 다층 인덕터 |
| US7361845B2 (en) | 2002-01-31 | 2008-04-22 | Nec Electronics Corporation | Wiring line for high frequency |
| US7928823B2 (en) | 2003-11-28 | 2011-04-19 | Murata Manufacturing Co., Ltd. | Laminated ceramic electronic component and method for producing the same |
| US7573117B2 (en) | 2005-07-27 | 2009-08-11 | International Business Machines Corporation | Post last wiring level inductor using patterned plate process |
| US7732295B2 (en) | 2005-07-27 | 2010-06-08 | International Business Machines Corporation | Post last wiring level inductor using patterned plate process |
| US7732294B2 (en) | 2005-07-27 | 2010-06-08 | International Business Machines Corporation | Post last wiring level inductor using patterned plate process |
| US7741698B2 (en) | 2005-07-27 | 2010-06-22 | International Business Machines Corporation | Post last wiring level inductor using patterned plate process |
| US7763954B2 (en) | 2005-07-27 | 2010-07-27 | International Business Machines Corporation | Post last wiring level inductor using patterned plate process |
| US7410894B2 (en) | 2005-07-27 | 2008-08-12 | International Business Machines Corporation | Post last wiring level inductor using patterned plate process |
| JP2008047718A (ja) * | 2006-08-17 | 2008-02-28 | Nec Corp | 半導体装置 |
| JP2015535948A (ja) * | 2012-09-24 | 2015-12-17 | デジタル・アンダーグラウンド・メディア・インコーポレイテッド | 動いている観察者によって見られる発光エレメントアレイを使用する表示画像中のフリッカの制御 |
| JP2017055125A (ja) * | 2016-10-19 | 2017-03-16 | ルネサスエレクトロニクス株式会社 | 回路装置 |
| CN113539608A (zh) * | 2020-04-17 | 2021-10-22 | 厦门市三安集成电路有限公司 | 电感器及制造电感器的方法 |
| CN113539608B (zh) * | 2020-04-17 | 2024-03-19 | 厦门市三安集成电路有限公司 | 电感器及制造电感器的方法 |
| US12341496B2 (en) | 2020-12-07 | 2025-06-24 | Murata Manufacturing Co., Ltd. | Radio-frequency module |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP1498913B1 (en) | High-Q inductor for high frequency | |
| JP3141562B2 (ja) | 薄膜トランス装置 | |
| US5548265A (en) | Thin film magnetic element | |
| US5355301A (en) | One-chip type switching power supply device | |
| TWI590267B (zh) | 積層線圈零件 | |
| JP2004221475A (ja) | 誘導素子 | |
| KR930000414B1 (ko) | 자기(自己)유도성 인덕터와 수동유도성 인덕터를 포함하는 복합 권선형 적층 인덕터 및 그 제조방법, 그리고 두줄 권선형 적층변성기 | |
| KR102044603B1 (ko) | 전자 부품 | |
| JPH03241862A (ja) | 積層複合部品 | |
| JP2000232202A (ja) | 高周波用高qインダクタ | |
| JPH09330816A (ja) | インダクタ素子、トランス素子およびバラン素子 | |
| JPH04237106A (ja) | 集積化インダクタンス素子及び集積化トランス | |
| WO2003105165A1 (ja) | 空芯コイル及びその製造方法 | |
| JPH0413212A (ja) | 薄膜磁気ヘッド | |
| JP2002289436A (ja) | インダクタンス素子 | |
| US20200035410A1 (en) | Lc filter | |
| JPH06302443A (ja) | プリントコイル形トランス | |
| JP2006066769A (ja) | インダクタ及びその製造方法 | |
| US8169289B2 (en) | Reactor | |
| JP4368352B2 (ja) | 電磁遅延線のインダクタンス素子 | |
| JP5358460B2 (ja) | 小型低損失インダクタ素子 | |
| US12224101B2 (en) | Inductor device | |
| JP2000306729A (ja) | 積層型コイル装置 | |
| JPH0456303A (ja) | 高周波用インダクタ | |
| JPH0950916A (ja) | 薄膜形磁気素子 |