JP2000232347A - Gate circuit and gate circuit control method - Google Patents
Gate circuit and gate circuit control methodInfo
- Publication number
- JP2000232347A JP2000232347A JP11029970A JP2997099A JP2000232347A JP 2000232347 A JP2000232347 A JP 2000232347A JP 11029970 A JP11029970 A JP 11029970A JP 2997099 A JP2997099 A JP 2997099A JP 2000232347 A JP2000232347 A JP 2000232347A
- Authority
- JP
- Japan
- Prior art keywords
- gate
- current
- type semiconductor
- circuit
- voltage
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Power Conversion In General (AREA)
- Electronic Switches (AREA)
Abstract
(57)【要約】
【課題】ゲート型半導体素子を破壊することなくスイッ
チング期間を短くするゲート駆動回路を提供する。
【解決手段】ゲート型半導体素子５と、ゲート型半導体
素子５に第１のオンゲート電流を供給する第１のオンゲ
ート回路と、第１のオンゲート電流を供給開始してから
所定時間経過後、ゲート型半導体素子５に第２のオンゲ
ート電流を供給開始する第２のオンゲート回路とを具備
するゲート回路。
(57) Abstract: Provided is a gate drive circuit for shortening a switching period without destroying a gate type semiconductor element. A gate-type semiconductor element, a first on-gate circuit for supplying a first on-gate current to the gate-type semiconductor element, and a gate-type semiconductor element after a predetermined time has elapsed from the start of the supply of the first on-gate current. A second on-gate circuit that starts supplying a second on-gate current to the semiconductor element 5.
Description
【０００１】[0001]
【発明の属する技術分野】本発明はＭＯＳゲート素子を
破壊することなくミラー期間即ちスイッチング期間を短
くするゲート回路を提供する。The present invention provides a gate circuit for shortening a mirror period, that is, a switching period, without destroying a MOS gate element.
【０００２】[0002]
【従来の技術】現在、電力を利用する多くの分野におい
て、パワーエレクトロニクス技術が導入されるようにな
っている。このパワーエレクトロニクスの中心的な技術
分野は、パワー半導体デバイスのスイッチング機能を用
いた電力の変換と制御であり、電力の効率的な活用を主
目的としている。2. Description of the Related Art At present, power electronics technology has been introduced in many fields using electric power. The main technical field of this power electronics is power conversion and control using the switching function of a power semiconductor device, and its main purpose is to use power efficiently.
【０００３】中でも、ＩＧＢＴ（Ｉｎｓｕｌａｔｅｄ
Ｇａｔｅ Ｂｉｐｏｌａｒ Ｔｒａｎｓｉｓｔｏｒ）や
ＩＥＧＴ（Ｉｎｊｅｃｔｉｏｎ Ｅｎｈａｎｃｅｄ ｉ
ｎｓｌａｔｉｏｎ Ｇａｔｅ ｂｉｐｏｌａｒ Ｔｒａ
ｎｓｉｓｔｏｒ）などＭＯＳゲート型半導体素子はます
ます高耐圧、大電流化が進んでおり、これらに伴って更
なる大電力の変換と制御が可能となっている。[0003] Among them, IGBT (Insulated)
Gate Bipolar Transistor or IEGT (Injection Enhanced i)
nslation Gate bipolar Tra
MOS gate-type semiconductor devices such as n-sistors have become increasingly higher withstand voltage and higher current, and accordingly, conversion and control of higher power can be performed.
【０００４】図５は、ＭＯＳゲート型半導体素子を利用
した従来のゲート回路を示したものである。FIG. 5 shows a conventional gate circuit using a MOS gate type semiconductor device.
【０００５】図５において、例えば、高圧のＩＧＢＴあ
るいはＩＥＧＴ等であるＭＯＳゲート型半導体素子５の
ゲート端子Ｇには、ゲート電圧を制御する制御回路が接
続されている。当該ゲート電圧制御回路は、ゲート端子
Ｇに対して、オンゲート抵抗５３（１０Ω程度）とダイ
オード５４との直列部と、オフゲート抵抗５５（１０Ω
程度）とダイオード５６との直列部との並列接続を介し
て、オンゲート電源５８（１５Ｖ）及びオフゲート電源
５９（１５Ｖ）に接続されている。オンゲート用スイッ
チ５１若しくはオフゲート用スイッチ５２は、ゲート端
子Ｇに対してそれぞれオンゲート電源５８若しくはオフ
ゲート電源５９をＯＮ／ＯＦＦするためのスイッチ部で
ある。In FIG. 5, for example, a control circuit for controlling a gate voltage is connected to a gate terminal G of a MOS gate type semiconductor element 5 such as a high voltage IGBT or IEGT. The gate voltage control circuit includes a series connection of an on-gate resistance 53 (about 10Ω) and a diode 54, and an off-gate resistance 55 (10Ω) with respect to the gate terminal G.
) And a series connection of a diode 56 and an on-gate power supply 58 (15 V) and an off-gate power supply 59 (15 V). The on-gate switch 51 or the off-gate switch 52 is a switch unit for turning on / off the on-gate power supply 58 or the off-gate power supply 59 for the gate terminal G, respectively.
【０００６】次に、上記構成である従来のゲート回路の
動作を、図５および図６（ａ）、（ｂ）を用いて説明す
る。Next, the operation of the conventional gate circuit having the above configuration will be described with reference to FIGS. 5 and 6 (a) and 6 (b).
【０００７】図６（ａ）は、図５に示したゲート回路の
動作時におけるゲートＧ・エミッタＥ間電圧Ｖｇｅの時
間的変化を示す図である。また、図６（ｂ）は、図５に
示したゲート回路の動作時におけるコレクタ・エミッタ
間電圧すなわち主回路電圧Ｖｃｅ及びコレクタ・エミッ
タ間電流Ｉｃの時間的変化を示す図である。FIG. 6A is a diagram showing a temporal change of the voltage Vge between the gate G and the emitter E during the operation of the gate circuit shown in FIG. FIG. 6B is a diagram showing a temporal change of the collector-emitter voltage, that is, the main circuit voltage Vce and the collector-emitter current Ic during the operation of the gate circuit shown in FIG.
【０００８】まず時刻ｔ０において、オンゲート用スイ
ッチ５１が閉じてオンゲート電流が供給されると、ゲー
トＧ・エミッタＥ間電圧Ｖｇｅは増加し始め、時刻ｔ１
まで増加を続ける。First, at time t0, when the on-gate switch 51 is closed and an on-gate current is supplied, the voltage Vge between the gate G and the emitter E starts increasing, and at time t1
Continue to increase until.
【０００９】そして、時刻ｔ１においてゲートＧ・エミ
ッタＥ間電圧Ｖｇｅがミラー電圧に達するとともに主回
路電圧Ｖｃｅが低下し始め、さらに、コレクタ電流Ｉｃ
が上昇し始める。Then, at time t1, the voltage Vge between the gate G and the emitter E reaches the mirror voltage, the main circuit voltage Vce starts to decrease, and the collector current Ic
Begins to rise.
【００１０】ゲートＧ・エミッタＥ間電圧Ｖｇｅは、時
刻ｔ１からｔ２まで（この期間を以下、オン側スイッチ
ング期間Δｔｍｎと呼ぶ）ミラー電圧による一定値をも
ち、スイッチングを行う。The voltage Vge between the gate G and the emitter E has a constant value from the time t1 to t2 (this period is hereinafter referred to as an on-side switching period Δtmn) and performs switching.
【００１１】一方、ＭＯＳゲート型半導体素子５をオフ
させるときは、時刻ｔ３でオフゲート用スイッチ５２を
閉じてオフゲート電圧とオフゲート抵抗５５の関係で決
まるオフゲート電流を流す。On the other hand, when the MOS gate type semiconductor element 5 is turned off, the off gate switch 52 is closed at time t3, and an off gate current determined by the relationship between the off gate voltage and the off gate resistance 55 flows.
【００１２】ゲートＧ・エミッタＥ間電圧Ｖｇｅは、時
刻ｔ４からｔ５まで（この期間を以下、オフ側スイッチ
ング期間Δｔｍｆと呼ぶ）ミラー電圧による一定値をも
ち、スイッチングを行う。The voltage Vge between the gate G and the emitter E has a constant value from a time t4 to a time t5 (this period is hereinafter referred to as an off-side switching period Δtmf), and performs switching.
【００１３】一方、ＭＯＳゲート型半導体素子１の電流
Ｉｃは、時刻ｔ５から減少し始める。On the other hand, the current Ic of the MOS gate type semiconductor device 1 starts to decrease from time t5.
【００１４】[0014]
【発明が解決しようとする課題】しかしながら、高圧の
ＩＧＢＴやＩＥＧＴ等ゲート容量の大きなＭＯＳゲート
型半導体素子５の場合、ゲート信号を送ってから実際に
ターンオン、ターンオフするまでの時間、すなわち、オ
ン側スイッチング期間Δｔｍｎ及びオフ側スイッチング
期間Δｔｍｆは非常に長くかかってしまい、制御のため
の時間が狭められる欠点が生じてきた。具体的な値の例
としては低圧のＩＧＢＴなら２、３μｓですむが、高圧
のＩＧＢＴやＩＥＧＴでは１０μｓ程度かかる場合があ
り、ゲートがトレンチ構造になるとさらに時間を要する
ことになる。However, in the case of a MOS gate type semiconductor device 5 having a large gate capacitance, such as a high-voltage IGBT or IEGT, the time from when a gate signal is sent to when it is actually turned on and off, that is, on the ON side The switching period Δtmn and the off-side switching period Δtmf take a very long time, which causes a disadvantage that the time for control is narrowed. As an example of a specific value, a low-voltage IGBT requires only 2 or 3 μs, but a high-voltage IGBT or IEGT may take about 10 μs, and further time is required when the gate has a trench structure.
【００１５】また、単にオンゲート抵抗５３やオフゲー
ト抵抗５４の抵抗値を従来の抵抗値より小さくして、こ
の時間を短くしようとすると、ターンオン時のｄＩｃ／
ｄｔが非常に大きくなり、ＩＧＢＴやＩＥＧＴは破壊さ
れる。さらに、ターンオフ時にはｄＶｃｅ／ｄｔが非常
に大きくなり、ＩＧＢＴやＩＥＧＴは破壊されることに
なる。If the resistance values of the on-gate resistance 53 and the off-gate resistance 54 are simply made smaller than the conventional resistance values to shorten this time, dIc /
dt becomes very large, and IGBT and IEGT are destroyed. Furthermore, at the time of turn-off, dVce / dt becomes very large, and IGBT and IEGT are destroyed.
【００１６】[0016]
【課題を解決するための手段】本発明は、上記事情に鑑
みてなされたもので、ＭＯＳゲート素子を破壊すること
なくミラー期間即ちスイッチング期間を短くするゲート
回路を提供することを目的とし、以下の（１）〜（５）
の特徴を具備するものである。SUMMARY OF THE INVENTION The present invention has been made in view of the above circumstances, and has as its object to provide a gate circuit that shortens a mirror period, that is, a switching period without destroying a MOS gate element. (1)-(5)
Is provided.
【００１７】（１）本発明は、ゲート型半導体素子と、
前記ゲート型半導体素子に第１のオンゲート電流を供給
する第１のオンゲート回路と、第１のオンゲート電流供
給開始後前記ゲート型半導体素子に第２のオンゲート電
流を供給開始する第２のオンゲート回路とを具備するゲ
ート回路である。(1) The present invention provides a gate type semiconductor device,
A first on-gate circuit for supplying a first on-gate current to the gate-type semiconductor element, and a second on-gate circuit for starting to supply a second on-gate current to the gate-type semiconductor element after the start of the first on-gate current Is a gate circuit including:
【００１８】このような構成によれば、主電流第１のオ
ンゲート電流が流れた後第２のオンゲート電流が流れる
ので、ゲート型半導体素子の主回路電圧が急峻に変化す
る期間では第１のオンゲート電流のみ供給し、スイッチ
ング期間では第１のオンゲート電流に加えて第２のオン
ゲート電流を供給することが可能となる。According to such a configuration, the main current flows after the first on-gate current flows, so that the first on-gate current flows during a period in which the main circuit voltage of the gate type semiconductor element changes sharply. Only the current is supplied, and in the switching period, the second on-gate current can be supplied in addition to the first on-gate current.
【００１９】その結果、ゲート型半導体素子を破壊せず
スイッチング期間を短縮でき、ゲート回路の制御性を向
上させることができる。As a result, the switching period can be shortened without destroying the gate type semiconductor element, and the controllability of the gate circuit can be improved.
【００２０】前記ゲート回路において、前記第１のオン
ゲート電流の供給開始と第２のオンゲート電流の供給開
始に、第１のオンゲート電流の供給開始から前記ゲート
型半導体素子のゲート電圧が基準電圧に達するまでの時
間以上の時間差を生じさせる遅延手段をさらに具備する
ことが好ましい。In the gate circuit, at the start of the supply of the first on-gate current and the start of the supply of the second on-gate current, the gate voltage of the gate type semiconductor device reaches the reference voltage from the start of the supply of the first on-gate current. It is preferable to further include a delay unit that causes a time difference of not less than the time up to.
【００２１】このような構成によれば、第１のオンゲー
ト電流の供給によりゲート電圧がミラー電圧に達した後
第２のオンゲート電流を供給するので、ゲート型半導体
素子を破壊せずスイッチング期間を短縮でき、ゲート回
路の制御性を向上させることができる。According to such a configuration, since the second on-gate current is supplied after the gate voltage reaches the mirror voltage by the supply of the first on-gate current, the switching period is shortened without destroying the gate type semiconductor element. Thus, the controllability of the gate circuit can be improved.
【００２２】前記ゲート回路において、前記ゲート回路
は、第１のオンゲート電流による前記ゲート型半導体素
子のゲート電圧を検出する検出手段と、前記検出手段に
より検出するゲート電圧が基準電圧に達してから第２の
オンゲート電流を供給開始する制御手段とをさらに具備
することが好ましい。In the above-mentioned gate circuit, the gate circuit comprises a detecting means for detecting a gate voltage of the gate type semiconductor element by a first on-gate current, and a detecting means for detecting a gate voltage detected by the detecting means after reaching a reference voltage. And control means for starting supply of the second on-gate current.
【００２３】このような構成によれば、前記遅延手段
は、ゲート電圧に基づいて時間差を生じさせるから、ス
イッチング電圧に変動がある場合においてもゲート型半
導体素子を破壊しないタイミングで第２のオンゲート電
流を供給することができる。According to this structure, the delay means causes a time difference based on the gate voltage. Therefore, even when the switching voltage fluctuates, the second on-gate current does not destruct the gate type semiconductor element. Can be supplied.
【００２４】その結果、ゲート型半導体素子を破壊せず
スイッチング期間を短縮でき、ゲート回路の制御性を向
上させることができる。As a result, the switching period can be shortened without destroying the gate type semiconductor element, and the controllability of the gate circuit can be improved.
【００２５】（２）本発明は、ゲート型半導体素子と、
前記ゲート型半導体素子に対して最初のオンゲート電流
と他の複数のオンゲート電流を供給するオンゲート回路
と、最初のオンゲート電流の供給開始と他の複数のオン
ゲート電流の供給開始に、最初のオンゲート電流の供給
開始から前記ゲート型半導体素子のゲート電圧が基準電
圧に達するまでの時間以上の時間差を生じさせる遅延手
段をさらに具備するゲート回路である。(2) The present invention provides a gate type semiconductor device,
An on-gate circuit for supplying the first on-gate current and another plurality of on-gate currents to the gate-type semiconductor element, and starting to supply the first on-gate current and starting to supply the other plurality of on-gate currents; The gate circuit further includes a delay unit that generates a time difference equal to or longer than the time from when the supply is started to when the gate voltage of the gate type semiconductor element reaches a reference voltage.
【００２６】このような構成によれば、最初のオンゲー
ト電流が流れた後他の複数の各オンゲート電流を供給す
るので、ゲート型半導体素子の主回路電圧が急峻に変化
する期間では最初のオンゲート電流のみ供給し、スイッ
チング期間では最初のオンゲート電流に加えて複数のオ
ンゲート電流を供給することが可能となる。According to such a configuration, since a plurality of other on-gate currents are supplied after the first on-gate current flows, the first on-gate current is supplied during a period when the main circuit voltage of the gate type semiconductor element changes sharply. Only in the switching period, it is possible to supply a plurality of on-gate currents in addition to the initial on-gate current.
【００２７】その結果、ゲート型半導体素子を破壊せず
スイッチング期間を短縮でき、ゲート回路の制御性を向
上させることができる。As a result, the switching period can be shortened without destroying the gate type semiconductor element, and the controllability of the gate circuit can be improved.
【００２８】また、本発明は、ゲート型半導体素子と、
前記ゲート型半導体素子に対して最初のオンゲート電流
と他の複数のオンゲート電流を供給するオンゲート回路
と、最初のゲート電流による前記ゲート型半導体素子の
ゲート電圧を検出する検出手段と、前記検出手段により
検出するゲート電圧が基準電圧に達してから他の複数の
ゲート電流を供給開始する制御手段とを具備するゲート
回路であってもよい。Further, the present invention provides a gate type semiconductor device,
An on-gate circuit that supplies a first on-gate current and another plurality of on-gate currents to the gate-type semiconductor element, a detection unit that detects a gate voltage of the gate-type semiconductor element based on the first gate current, and the detection unit The gate circuit may include a control unit that starts supplying a plurality of other gate currents after the detected gate voltage reaches the reference voltage.
【００２９】このような構成によれば、最初のオンゲー
ト電流によりゲート電圧がスイッチング電圧に達した後
他の複数の各オンゲート電流を供給するので、ゲート型
半導体素子を破壊せずスイッチング期間を短縮でき、ゲ
ート回路の制御性を向上させることができる。According to such a configuration, the plurality of other on-gate currents are supplied after the gate voltage reaches the switching voltage by the first on-gate current, so that the switching period can be shortened without destroying the gate type semiconductor element. In addition, the controllability of the gate circuit can be improved.
【００３０】（３）本発明は、ゲート型半導体素子と、
前記ゲート型半導体素子に第１のオフゲート電流を供給
する第１のオフゲート回路と、第１のオフゲート電流供
給開始後前記ゲート型半導体素子に第２のオフゲート電
流を供給開始する第２のオフゲート回路とを具備するゲ
ート回路である。(3) The present invention provides a gate type semiconductor device,
A first off-gate circuit for supplying a first off-gate current to the gate-type semiconductor element, and a second off-gate circuit for starting to supply a second off-gate current to the gate-type semiconductor element after the start of the first off-gate current Is a gate circuit including:
【００３１】このような構成によれば、主電流第１のオ
フゲート電流が流れた後第２のオフゲート電流が流れる
ので、ゲート型半導体素子の主回路電圧が急峻に変化す
る期間では第１のオフゲート電流のみ供給し、スイッチ
ング期間では第１のオフゲート電流に加えて第２のオフ
ゲート電流を供給することが可能となる。According to such a configuration, since the second off-gate current flows after the first off-gate current flows, the first off-gate current flows during a period in which the main circuit voltage of the gate type semiconductor device changes sharply. Only the current is supplied, and in the switching period, the second off-gate current can be supplied in addition to the first off-gate current.
【００３２】その結果、ゲート型半導体素子を破壊せず
スイッチング期間を短縮でき、ゲート回路の制御性を向
上させることができる。As a result, the switching period can be shortened without destroying the gate type semiconductor element, and the controllability of the gate circuit can be improved.
【００３３】前記ゲート回路は、前記第１のオフゲート
電流の供給開始と第２のオフゲート電流の供給開始に、
第１のオフゲート電流の供給開始から前記ゲート型半導
体素子のゲート電圧が基準電圧以下になるまでの時間以
内の時間差を生じさせる遅延手段をさらに具備すること
が好ましい。The gate circuit starts supplying the first off-gate current and starts supplying the second off-gate current.
It is preferable that the semiconductor device further includes a delay unit that generates a time difference within a time period from when the supply of the first off-gate current is started to when the gate voltage of the gate-type semiconductor element becomes equal to or lower than a reference voltage.
【００３４】このような構成によれば、第１のオフゲー
ト電流によりゲート電圧がスイッチング電圧に達した後
第２のオフゲート電流を供給するので、ゲート型半導体
素子を破壊せずスイッチング期間を短縮でき、ゲート回
路の制御性を向上させることができる。According to such a configuration, since the second off-gate current is supplied after the gate voltage reaches the switching voltage by the first off-gate current, the switching period can be shortened without destroying the gate type semiconductor element. The controllability of the gate circuit can be improved.
【００３５】前記ゲート回路は、前記ゲート回路は、オ
フ前記ゲート型半導体素子のゲート電圧を検出する検出
手段と、前記検出手段により検出するゲート電圧が基準
電圧になったとき第２のオフゲート電流を供給開始する
制御手段とを具備することが好ましい。The gate circuit may comprise: a detecting means for detecting a gate voltage of the gate type semiconductor element; and a second off-gate current when the gate voltage detected by the detecting means becomes a reference voltage. It is preferable to provide control means for starting the supply.
【００３６】このような構成によれば、前記制御手段
は、ゲート電圧に基づいて第２オンゲート電流の供給を
開始するから、スイッチング電圧に変動がある場合にお
いてもゲート型半導体素子を破壊しないタイミングで第
２のオフゲート電流を供給することができる。According to such a configuration, the control means starts supplying the second on-gate current based on the gate voltage. Therefore, even when there is a change in the switching voltage, the control means does not destroy the gate type semiconductor element. A second off-gate current can be provided.
【００３７】その結果、ゲート型半導体素子を破壊せず
スイッチング期間を短縮でき、ゲート回路の制御性を向
上させることができる。As a result, the switching period can be shortened without destroying the gate type semiconductor element, and the controllability of the gate circuit can be improved.
【００３８】（４）本発明は、ゲート型半導体素子と、
前記ゲート型半導体素子に対して最初のオフゲート電流
と他の複数のオフゲート電流を供給するオフゲート回路
と、最初のオフゲート電流の供給開始と他の複数のオフ
ゲート電流の供給開始に、最初のオフゲート電流の供給
開始から前記ゲート型半導体素子のゲート電圧が基準電
圧以下になるまでの時間以内の時間差を生じさせる遅延
手段をさらに具備するゲート回路である。(4) The present invention provides a gate type semiconductor device,
An off-gate circuit for supplying the first off-gate current and another plurality of off-gate currents to the gate-type semiconductor element, and starting to supply the first off-gate current and starting to supply the other plurality of off-gate currents, The gate circuit further includes a delay unit that generates a time difference within a time period from a supply start to a time when a gate voltage of the gate type semiconductor element becomes equal to or lower than a reference voltage.
【００３９】このような構成によれば、最初のオフゲー
ト電流が流れた後複数の各オフゲート電流を供給するの
で、ゲート型半導体素子の主回路電圧が急峻に変化する
期間では最初のオフゲート電流のみ供給し、スイッチン
グ期間では最初のオフゲート電流に加えて複数のオフゲ
ート電流を供給することが可能となる。According to such a configuration, since a plurality of off-gate currents are supplied after the first off-gate current flows, only the first off-gate current is supplied during a period in which the main circuit voltage of the gate type semiconductor element changes sharply. However, in the switching period, a plurality of off-gate currents can be supplied in addition to the first off-gate current.
【００４０】その結果、ゲート型半導体素子を破壊せず
スイッチング期間を短縮でき、ゲート回路の制御性を向
上させることができる。As a result, the switching period can be shortened without destroying the gate type semiconductor element, and the controllability of the gate circuit can be improved.
【００４１】また、本発明は、ゲート型半導体素子と、
前記ゲート型半導体素子に対して最初のオフゲート電流
と他の複数のオフゲート電流を供給するオフゲート回路
と、最初のゲート電流による前記ゲート型半導体素子の
ゲート電圧を検出する検出手段と、前記検出手段により
検出するゲート電圧が基準電圧以下になったとき他の複
数のゲート電流を供給開始する制御手段とを具備するゲ
ート回路であってもよい。Further, the present invention provides a gate type semiconductor device,
An off-gate circuit for supplying a first off-gate current and a plurality of other off-gate currents to the gate-type semiconductor element, detection means for detecting a gate voltage of the gate-type semiconductor element by the first gate current, and the detection means When the detected gate voltage becomes equal to or lower than the reference voltage, the control circuit may start supplying another plurality of gate currents.
【００４２】このような構成によれば、最初のオフゲー
ト電流の増加により生じた過電流が流れた後スイッチン
グ期間において複数の各オフゲート電流を供給するの
で、ゲート型半導体素子を破壊せずスイッチング期間を
短縮でき、ゲート回路の制御性を向上させることができ
る。According to such a configuration, a plurality of off-gate currents are supplied during the switching period after the overcurrent caused by the initial increase of the off-gate current flows. Therefore, the switching period can be reduced without destroying the gate type semiconductor element. Thus, the controllability of the gate circuit can be improved.
【００４３】（５）本発明は、ゲート型半導体素子を有
するゲート回路の制御方法であって、前記ゲート型半導
体素子に第１のオンゲート回路により第１のオンゲート
電流を供給し、前記第１のオンゲート電流の供給により
前記ゲート型半導体素子のゲート電圧が基準値に達した
後第２のオンゲート回路により第２のオンゲート電流を
供給するゲート回路制御方法である。(5) The present invention relates to a method of controlling a gate circuit having a gate type semiconductor device, wherein a first on-gate current is supplied to the gate type semiconductor device by a first on-gate circuit, and A gate circuit control method for supplying a second on-gate current by a second on-gate circuit after a gate voltage of the gate type semiconductor device reaches a reference value by supplying an on-gate current.
【００４４】このような構成によれば、主電流第１のオ
ンゲート電流の増加によって生じた過電流が流れた後ス
イッチング期間中に第２のオンゲート電流が流れるの
で、ゲート型半導体素子を破壊せずスイッチング期間を
短縮でき、ゲート回路の制御性を向上させることができ
る。According to such a configuration, the second on-gate current flows during the switching period after the overcurrent caused by the increase of the main current first on-gate current flows, so that the gate type semiconductor element is not destroyed. The switching period can be shortened, and the controllability of the gate circuit can be improved.
【００４５】また、本発明は、ゲート型半導体素子を有
するゲート回路の制御方法であって、前記ゲート型半導
体素子に第１のオフゲート回路により第１のオフゲート
電流を供給し、前記第１のオフゲート電流の供給により
前記ゲート型半導体素子のゲート電圧が基準値に達した
後第２のオフゲート回路により第２のオフゲート電流を
供給するゲート回路制御方法である。The present invention also relates to a method for controlling a gate circuit having a gate-type semiconductor device, wherein a first off-gate current is supplied to the gate-type semiconductor device by a first off-gate circuit. A gate circuit control method for supplying a second off-gate current by a second off-gate circuit after a gate voltage of the gate-type semiconductor element reaches a reference value by supplying a current.
【００４６】このような構成によれば、主電流第１のオ
フゲート電流の増加によって生じた過電流が流れた後ス
イッチング期間中に第２のオフゲート電流が流れるの
で、ゲート型半導体素子を破壊せずスイッチング期間を
短縮でき、ゲート回路の制御性を向上させることができ
る。According to such a configuration, since the second off-gate current flows during the switching period after the overcurrent caused by the increase of the main current first off-gate current flows, the gate type semiconductor element is not destroyed. The switching period can be shortened, and the controllability of the gate circuit can be improved.
【００４７】[0047]
【発明の実施の形態】以下、本発明の第１実施形態〜第
３実施形態を図面に従って説明する。DETAILED DESCRIPTION OF THE PREFERRED EMBODIMENTS Hereinafter, first to third embodiments of the present invention will be described with reference to the drawings.
【００４８】（第１実施形態）図１は、第１実施形態に
係るゲート回路１の概略構成を示している。(First Embodiment) FIG. 1 shows a schematic configuration of a gate circuit 1 according to a first embodiment.
【００４９】図１において、ゲート型半導体素子５のゲ
ート端子Ｇにはスイッチング制御回路１０１が接続され
ている。このスイッチング制御回路１０１は、オン側ダ
イオード１０、第１オンゲート抵抗１１（１０Ω）、第
２オンゲート抵抗１２（５Ω）、第１オンゲート用スイ
ッチ１３、第１オンゲート用スイッチ１３、オンゲート
電源１５（１５Ｖ）から成るオン側回路部と、オフ側ダ
イオード２０、第１オフゲート抵抗２１（１０Ω）、第
２オフゲート抵抗２２（５Ω）、第１オフゲート用スイ
ッチ２３、第２オフゲート用スイッチ２４、オフゲート
電源２５（１５Ｖ）から成るオフ側回路部とを並列接続
した構成になっている。In FIG. 1, a switching control circuit 101 is connected to a gate terminal G of the gate type semiconductor element 5. The switching control circuit 101 includes an on-side diode 10, a first on-gate resistor 11 (10Ω), a second on-gate resistor 12 (5Ω), a first on-gate switch 13, a first on-gate switch 13, and an on-gate power supply 15 (15V). , An off-side diode 20, a first off-gate resistor 21 (10Ω), a second off-gate resistor 22 (5Ω), a first off-gate switch 23, a second off-gate switch 24, and an off-gate power supply 25 (15V ) In parallel.
【００５０】オン側回路部において、オンゲート電源１
５の正極に対して、第１オンゲート用スイッチ１３と第
１オンゲート抵抗１１の直列部と第１オンゲート用スイ
ッチ１３と第２オンゲート抵抗１２の直列部とが並列に
接続されている。そして、第１オンゲート抵抗１１の抵
抗値は、第２オンゲート抵抗１２の抵抗値の２倍である
ことより、第１オンゲート用スイッチ１３を閉じた場
合、ゲート端子Ｇには第１オンゲート用スイッチ１３を
閉じた場合と比較して１／２のオンゲート電流が供給さ
れる構成になっている。In the on-side circuit section, the on-gate power supply 1
The series part of the first on-gate switch 13 and the first on-gate resistor 11 and the series part of the first on-gate switch 13 and the second on-gate resistor 12 are connected in parallel to the positive electrode of No. 5. Since the resistance of the first on-gate resistor 11 is twice the resistance of the second on-gate resistor 12, when the first on-gate switch 13 is closed, the first on-gate switch 13 is connected to the gate terminal G. Is closed, and a half of the on-gate current is supplied as compared with the case where is closed.
【００５１】オフ側回路部においては、オフゲート電源
２５の負極に対して、第１オフゲート用スイッチ２３と
第１オフゲート抵抗２１の直列部と第２オフゲート用ス
イッチ２４と第２オフゲート抵抗２２の直列部とが並列
に接続されている。第１オフゲート抵抗２１の抵抗値
は、第２オフゲート抵抗２２の抵抗値の２倍であるか
ら、第１オンゲート用スイッチ１３を閉じた場合、ゲー
ト端子Ｇには第１オンゲート用スイッチ１３を閉じた場
合と比較して１／２のオフゲート電流が供給される。In the off-side circuit portion, a series portion of the first off-gate switch 23 and the first off-gate resistor 21 and a series portion of the second off-gate switch 24 and the second off-gate resistor 22 are connected to the negative electrode of the off-gate power supply 25. And are connected in parallel. Since the resistance value of the first off-gate resistor 21 is twice as large as the resistance value of the second off-gate resistor 22, when the first on-gate switch 13 is closed, the first on-gate switch 13 is closed to the gate terminal G. As compared with the case, a half of the off-gate current is supplied.
【００５２】第１スイッチング制御回路１０１は、ゲー
ト信号発振装置１０２によって駆動のタイミングを制御
される。当該ゲート信号発振回路１０２は、遅延回路２
７、ワンショットマルチバイブレータ回路２８を具備し
ている。The drive timing of the first switching control circuit 101 is controlled by the gate signal oscillation device 102. The gate signal oscillation circuit 102 includes the delay circuit 2
7. A one-shot multivibrator circuit 28 is provided.
【００５３】ゲート信号発振器２６は、第１オンゲート
用スイッチ１３と第２オンゲート用スイッチ１５及び第
１オフゲート用スイッチ２３と第２オフゲート用スイッ
チ２４に対してＯＮ／ＯＦＦ信号を発振する発振器であ
る。第２オンゲート用スイッチ１５に対しては、遅延回
路２７を介してＯＮ／ＯＦＦ信号を供給するようになっ
ており、当該遅延回路２７により、ゲート信号発振器２
６からのＯＮ／ＯＦＦ信号は、後述する所定の時間Ｔ１
だけ遅れて供給される。The gate signal oscillator 26 oscillates an ON / OFF signal to the first on-gate switch 13 and the second on-gate switch 15, and the first off-gate switch 23 and the second off-gate switch 24. An ON / OFF signal is supplied to the second on-gate switch 15 via a delay circuit 27, and the gate signal oscillator 2 is provided by the delay circuit 27.
The ON / OFF signal from the predetermined time T 1
Only supplied late.
【００５４】また、第１オフゲート用スイッチ２３及び
第２オフゲート用スイッチ２４に対しては、ＯＮ／ＯＦ
Ｆ信号は、否定演算を行う論理回路２９を介して供給さ
れる。従って、オン側回路のスイッチとはＯＮ／ＯＦＦ
が逆転した信号が供給される。The first off-gate switch 23 and the second off-gate switch 24 are turned on / off.
The F signal is supplied via a logic circuit 29 that performs a negation operation. Therefore, the ON-side circuit switch is ON / OFF.
Are supplied.
【００５５】さらに、第２オフゲート用スイッチ２４に
対しては、ワンショットマルチバイブレータ回路２８を
介しており、後述する所定時間幅Ｔ２のＯＮ／ＯＦＦパ
ルス信号が供給される。[0055] Further, for the second off-gate switches 24, and through the one-shot multivibrator circuit 28, ON / OFF pulse signal of a predetermined later time width T 2 is supplied.
【００５６】図２（ａ）は、図１に示したゲート回路の
動作時におけるゲート端子ＧのゲートＧ・エミッタＥ間
電圧Ｖｇｅの時間的変化を示す図であり、図２（ｂ）
は、第１オンゲート用スイッチ１３、第１オンゲート用
スイッチ１３、第１オフゲート用スイッチ２３、第２オ
フゲート用スイッチ２４の各スイッチのタイミングチャ
ートである。また、図２（ｃ）は、図１に示したゲート
回路の動作時におけるコレクタ・エミッタ間電圧すなわ
ち主回路電圧Ｖｃｅ及びコレクタ・エミッタ間電流Ｉｃ
の時間的変化を示す図である。FIG. 2A is a diagram showing a temporal change of the voltage Vge between the gate G and the emitter E of the gate terminal G during the operation of the gate circuit shown in FIG. 1, and FIG.
5 is a timing chart of the first on-gate switch 13, the first on-gate switch 13, the first off-gate switch 23, and the second off-gate switch 24. FIG. 2C shows the collector-emitter voltage, that is, the main circuit voltage Vce and the collector-emitter current Ic during the operation of the gate circuit shown in FIG.
FIG. 6 is a diagram showing a temporal change of the data.
【００５７】次に、図１及び図２を参照して、以下図１
に示したゲート回路の動作説明を行う。Next, referring to FIG. 1 and FIG.
The operation of the gate circuit shown in FIG.
【００５８】まず、ターンオン動作について説明する。First, the turn-on operation will be described.
【００５９】図２（ａ）において、ゲート信号発振装置
からの所定のＯＮ／ＯＦＦ信号により、時刻ｔ０で第１
オンゲート用スイッチ１３が閉じてゲート型半導体素子
５に対し第１オンゲート電流を供給する。In FIG. 2A, the first ON / OFF signal from the gate signal oscillating device causes the first
The on-gate switch 13 is closed to supply a first on-gate current to the gate type semiconductor element 5.
【００６０】時刻ｔ１でゲートＧ・エミッタＥ電圧Ｖｇ
ｅはミラー電圧に達して一定値となる。一方、主回路電
圧Ｖｃｅは低下し始め、Ｉｃは急峻に上昇する。At time t1, the gate G / emitter E voltage Vg
e reaches a mirror voltage and becomes a constant value. On the other hand, the main circuit voltage Vce starts to decrease, and Ic sharply increases.
【００６１】遅延回路２７により、第１オンゲート用ス
イッチ１３は時刻ｔ０から時間Ｔ１後に閉じた状態とな
り、さらなる第２オンゲート電流をゲート型半導体素子
５に供給する。The delay circuit 27 causes the first on-gate switch 13 to be closed after a time T 1 from the time t 0, and supplies a further second on-gate current to the gate type semiconductor element 5.
【００６２】ゲートＧ・エミッタＥ電圧Ｖｇｅは、時刻
ｔ２にミラー電圧より上昇し、ミラー期間すなわちスイ
ッチング期間Δｔｍｎを終えて制御を開始する。The gate G / emitter E voltage Vge rises above the mirror voltage at time t2, and starts control after the mirror period, that is, the switching period Δtmn.
【００６３】なお、遅延回路２７により遅延させる時間
Ｔ１は、Ｔ１≧ｔ１−ｔ０であるものとする。The time T 1 delayed by the delay circuit 27 is T 1 ≧ t 1 -t 0.
【００６４】このような構成によれば、第１オンゲート
電流のみでなく、第２オンゲート電流も供給されるの
で、第１オンゲート電流のみである従来技術と比較し
て、スイッチング期間Δｔｍｎを大幅に短縮することが
できる。According to such a configuration, not only the first on-gate current but also the second on-gate current is supplied, so that the switching period Δtmn is significantly reduced as compared with the prior art in which only the first on-gate current is provided. can do.
【００６５】また、第１ゲート電流の供給によるゲート
Ｇ・エミッタＥ電圧Ｖｇｅの増加期間が過ぎた後、第２
オンゲート電流の供給を開始するので、コレクタ電流Ｉ
ｃの急峻な時間変化によるゲート型半導体素子５を破壊
することなくスイッチング期間Δｔｍｎを短縮すること
ができる。その結果、ゲート回路の制御性を向上させる
ことができる。After the period of increase in the gate G / emitter E voltage Vge due to the supply of the first gate current has passed, the second
Since the supply of the on-gate current is started, the collector current I
The switching period Δtmn can be shortened without destroying the gate type semiconductor element 5 due to a sharp time change of c. As a result, the controllability of the gate circuit can be improved.
【００６６】次にターンオフ動作について説明する。Next, the turn-off operation will be described.
【００６７】時刻ｔ３において、ゲート信号発振器２６
からの所定のゲートＯＮ／ＯＦＦ信号により第１オフゲ
ート用スイッチ２４が閉じて第１オフゲート電流が供給
される。同時に、ワンショットマルチバイブレータ回路
２８により第２オフゲート用スイッチ２３も設定時間Ｔ
２だけ閉じて第２オフゲート電流が供給される。At time t3, gate signal oscillator 26
, The first off-gate switch 24 is closed and a first off-gate current is supplied. At the same time, the one-shot multivibrator circuit 28 also switches the second off-gate switch 23 for the set time T.
Second off-gate current is supplied closed by two.
【００６８】なお、設定時間Ｔ２は、時刻ｔ４をゲート
オフ側のスイッチング期間終了時として、Ｔ２≦ｔ４−
ｔ３であるとする。この範囲であるのは、第２オフゲー
ト電流の供給が時刻ｔ３から時刻ｔ４まででなければ、
主回路電圧Ｖｃｅの急峻な時間変化によりゲート型半導
体素子５を破壊してしまうからである。It is to be noted that the set time T 2 is defined as T 2 ≦ t 4 −, where time t 4 is the end of the gate-off side switching period.
Let it be t3. This range is provided unless the supply of the second off-gate current is from time t3 to time t4.
This is because the gate type semiconductor element 5 is destroyed by a sharp time change of the main circuit voltage Vce.
【００６９】時刻ｔ４において、第２オフゲート用スイ
ッチ２３を開き、第２オフゲート電流の供給を終了す
る。At time t4, the second off-gate switch 23 is opened, and the supply of the second off-gate current is terminated.
【００７０】さらに、時刻ｔ５において、第１オフゲー
ト用スイッチ２４を開き、ゲート回路１のＯＮ／ＯＦＦ
動作の１サイクルを終了する。Further, at time t5, the first off-gate switch 24 is opened to turn on / off the gate circuit 1.
One cycle of the operation is completed.
【００７１】このような構成によれば、第１オフゲート
電流に加えて第２オフゲート電流も供給されるので、オ
フ側のミラー期間Δｔｍｆを短縮することができる。According to such a configuration, since the second off-gate current is also supplied in addition to the first off-gate current, the off-side mirror period Δtmf can be shortened.
【００７２】また、ゲートＧ・エミッタＥ電圧Ｖｇｅの
減少が始まる時刻ｔ４までに第２オフゲート用スイッチ
２３は開放されるから、高ｄｖ／ｄｔによるゲート型半
導体素子５の破壊を防止することができる。その結果、
ゲート回路の制御性を向上させることができる。Further, since the second off-gate switch 23 is opened before time t4 when the reduction of the gate G / emitter E voltage Vge starts, the destruction of the gate type semiconductor element 5 due to high dv / dt can be prevented. . as a result,
The controllability of the gate circuit can be improved.
【００７３】（第２の実施形態）第１実施形態では、１
つのオンゲート電源１５またはオフゲート電源に対して
２つのオンゲート抵抗またはオフゲート抵抗を接続する
ことにより、第１、第２のオンゲート電流若しくはオフ
ゲート電流を供給する構成であった。(Second Embodiment) In the first embodiment, 1
The first and second on-gate currents or off-gate currents are supplied by connecting two on-gate resistors or two off-gate resistors to one on-gate power source 15 or one off-gate power source.
【００７４】一方、第２の実施形態におけるゲート回路
２は、１つのオンゲート抵抗またはオフゲート抵抗に対
して２つのオンゲート電源またはオフゲート電源を設け
て、第１、第２のオンゲート電流若しくはオフゲート電
流を供給するものである。On the other hand, the gate circuit 2 in the second embodiment provides two on-gate power supplies or two off-gate power supplies for one on-gate resistance or one off-gate resistance to supply the first and second on-gate currents or off-gate currents. Is what you do.
【００７５】図３は、第２実施形態に係るゲート回路２
の概略構成図である。図１と同一の構成要素には、同符
号を付してその説明は省略する。FIG. 3 shows a gate circuit 2 according to the second embodiment.
FIG. The same components as those in FIG. 1 are denoted by the same reference numerals, and description thereof will be omitted.
【００７６】図３において、ゲート型半導体素子５のゲ
ート端子Ｇには、第２スイッチング制御回路３０１が接
続されている。この第２スイッチング制御回路は、第１
オンゲート電流を供給するオンゲート電源１５（１５
Ｖ）、ダイオード３２、第１オンゲート用スイッチ１３
から成る直列部と、第２オンゲート電流を供給する第２
オンゲート電源３１（２０Ｖ）、ダイオード３４、第２
オンゲート用スイッチ１５から成る直列部とを並列接続
したオン側電源部と、第１オフゲート電流を供給する第
１オフゲート電源２５（１５Ｖ）、ダイオード３５、第
１オフゲート用スイッチ２４から成る直列部と、第２オ
フゲート電流を供給する第２オフゲート電源３６（２０
Ｖ）、ダイオード３７、第２オフゲート用スイッチ２３
から成る直列部とを並列接続したオフ側電源部を具備し
ている。In FIG. 3, a second switching control circuit 301 is connected to the gate terminal G of the gate type semiconductor device 5. The second switching control circuit includes a first switching control circuit.
On-gate power supply 15 (15
V), diode 32, first on-gate switch 13
And a second portion for supplying a second on-gate current.
On-gate power supply 31 (20V), diode 34, second
An on-side power supply unit in which a series unit including the on-gate switch 15 is connected in parallel, a series unit including a first off-gate power supply 25 (15 V) for supplying a first off-gate current, a diode 35, and a first off-gate switch 24; The second off-gate power supply 36 (20
V), diode 37, second off-gate switch 23
And an off-side power supply unit in which a series unit composed of
【００７７】オン側電源部からの電圧は、第１オンゲー
ト抵抗１１のみを介してゲート端子Ｇに供給される。本
第２の実施形態においては、オンゲート抵抗は１つのみ
であるが、オンゲート電源が２つ存在するので、ゲート
端子Ｇに対して２種類のオンゲート電流が供給可能であ
る。すなわち、本ゲート回路２は、第１オンゲート電源
１５と第２オンゲート電源３１の電圧比が３：４である
ことより、電流比も３：４である第１オンゲート電流と
第２オンゲート電流をゲート端子Ｇに対して供給でき
る。The voltage from the on-side power supply is supplied to the gate terminal G only through the first on-gate resistor 11. In the second embodiment, although there is only one on-gate resistor, two on-gate power supplies exist, so that two types of on-gate currents can be supplied to the gate terminal G. That is, since the voltage ratio between the first on-gate power supply 15 and the second on-gate power supply 31 is 3: 4, the present gate circuit 2 gates the first on-gate current and the second on-gate current whose current ratio is 3: 4. It can be supplied to the terminal G.
【００７８】オフ側電源部からの電圧も第１オフゲート
抵抗２１のみを介してゲート端子Ｇに供給されるが、オ
ン側と同様にオフゲート電源が２つ存在するので、電流
比が３：４である第１オンゲート電流と第２オンゲート
電流の供給が可能である。The voltage from the off-side power supply is also supplied to the gate terminal G via only the first off-gate resistor 21. Since there are two off-gate power supplies as in the case of the on-side, the current ratio is 3: 4. A certain first on-gate current and a certain second on-gate current can be supplied.
【００７９】なお、ゲート回路２を駆動するゲート信号
発振装置は、図１（ｂ）に示したゲート信号発振装置１
０２と同様であるとする。The gate signal oscillating device for driving the gate circuit 2 is the same as the gate signal oscillating device 1 shown in FIG.
02 is assumed to be the same.
【００８０】また、ゲート回路２の動作時におけるゲー
トＧ・エミッタＥ間電圧Ｖｇｅの時間変化、第１オンゲ
ート用スイッチ１３、第２オンゲート用スイッチ１４、
第１オフゲート用スイッチ２３、第２オフゲート用スイ
ッチ２４の各スイッチのタイミングチャート、主回路電
圧Ｖｃｅ及びコレクタ・エミッタ間電流Ｉｃの時間的変
化はぞれぞれ図２（ａ）、（ｂ）、（ｃ）と同様であ
る。The time change of the voltage Vge between the gate G and the emitter E during the operation of the gate circuit 2, the first on-gate switch 13, the second on-gate switch 14,
The timing charts of the first off-gate switch 23 and the second off-gate switch 24 and the temporal changes of the main circuit voltage Vce and the collector-emitter current Ic are shown in FIGS. Same as (c).
【００８１】次に、図３、図１（ｂ）、図２（ａ）、
（ｂ）、（ｃ）を参照して、以下ゲート回路２の動作説
明を行う。Next, FIG. 3, FIG. 1 (b), FIG.
The operation of the gate circuit 2 will be described below with reference to (b) and (c).
【００８２】まず、ターンオン動作について説明する。First, the turn-on operation will be described.
【００８３】図２（ａ）において、ゲート信号発振装置
１０２からの所定のＯＮ／ＯＦＦ信号により、時刻ｔ０
で第１オンゲート用スイッチ１３が閉じてゲート端子Ｇ
に対し第１オンゲート電源からの第１オンゲート電流を
供給する。In FIG. 2A, a predetermined ON / OFF signal from the gate signal oscillating device 102 causes time t0.
The first on-gate switch 13 is closed and the gate terminal G
Supplies a first on-gate current from a first on-gate power supply.
【００８４】時刻ｔ１でゲートＧ・エミッタＥ電圧Ｖｇ
ｅはミラー電圧に達して一定値となる。一方、主回路電
圧Ｖｃｅは低下し始め、Ｉｃは急峻に上昇する。At time t1, the gate G / emitter E voltage Vg
e reaches a mirror voltage and becomes a constant value. On the other hand, the main circuit voltage Vce starts to decrease, and Ic sharply increases.
【００８５】遅延回路２７により、第１オンゲート用ス
イッチ１３は時刻ｔ０から時間Ｔ１後に閉じた状態とな
り、さらなる第２オンゲート電流をゲート型半導体素子
５に供給する。The delay circuit 27 causes the first on-gate switch 13 to be closed after a time T 1 from the time t 0, and supplies a further second on-gate current to the gate type semiconductor element 5.
【００８６】ゲートＧ・エミッタＥ電圧Ｖｇｅは、時刻
ｔ２にミラー電圧より上昇し、ミラー期間すなわちスイ
ッチング期間Δｔｍｎを終えて制御を開始する。The gate G / emitter E voltage Vge rises above the mirror voltage at time t2, and starts control after the mirror period, that is, the switching period Δtmn.
【００８７】なお、遅延回路２７により遅延させる時間
Ｔ１は、第１の実施形態と同様、Ｔ １≧ｔ１−ｔ０であ
る。この範囲であるのは、時刻ｔ０から時間ｔ１−ｔ０
経過後であれば、コレクタ電流Ｉｃの急峻な時間変化に
よるゲート型半導体素子５の破壊を防止できるからであ
る。The time delayed by the delay circuit 27
T1Is T as in the first embodiment. 1≧ t1−t0
You. This range is from time t0 to time t1-t0.
After the lapse of time, a sharp time change of the collector current Ic occurs.
Of the gate type semiconductor element 5 can be prevented.
You.
【００８８】このような構成によれば、第１の実施形態
と同様、第１オンゲート電流に加えて第２オンゲート電
流も供給でき、スイッチング期間Δｔｍｎを大幅に短縮
することができる。According to such a configuration, as in the first embodiment, the second on-gate current can be supplied in addition to the first on-gate current, and the switching period Δtmn can be greatly reduced.
【００８９】また、第１オンゲート電流の供給開始から
Ｔ１後に第２オンゲート電流の供給を開始するので、ゲ
ート型半導体素子５を破壊することなくスイッチング期
間Δｔｍｎを短縮することができる。その結果、ゲート
回路の制御性を向上させることができる。[0089] Further, since starting the supply of the second on-gate current after T 1 from the start of supply of the first on-gate current, it is possible to shorten the switching period Δtmn without destroying the gate semiconductor device 5. As a result, the controllability of the gate circuit can be improved.
【００９０】次にターンオフ動作について説明する。Next, the turn-off operation will be described.
【００９１】時刻ｔ３において、ゲート信号発振器２６
からの所定のゲートＯＮ／ＯＦＦ信号により第１オフゲ
ート用スイッチ２４が閉じて、第１オフゲート電源２５
により第１オフゲート電流が供給される。同時に、ワン
ショットマルチバイブレータ回路２８により第２オフゲ
ート用スイッチ２３も設定時間Ｔ２だけ閉じて、第２オ
フゲート電源３６により第２オフゲート電流が供給され
る。At time t3, gate signal oscillator 26
The first off-gate switch 24 is closed by a predetermined gate ON / OFF signal from the
Supplies a first off-gate current. At the same time, the second off-gate switch 23 by the one-shot multivibrator circuit 28 is also closed by the time setting T 2, the second off-gate current is supplied by a second off-gate power source 36.
【００９２】なお、設定時間Ｔ２は、時刻ｔ４をゲート
オフ側のスイッチング期間終了時として、Ｔ２≦ｔ４−
ｔ３であるとする。この範囲であるのは、第１の実施形
態と同様、時刻ｔ０から時間ｔ４−ｔ３以内であれば、
主回路電圧Ｖｃｅの急峻な時間変化によるゲート型半導
体素子５の破壊を防止できるからである。The set time T 2 is defined as T 2 ≦ t 4 −4, where time t 4 is the end of the gate-off side switching period.
Let it be t3. This range is, as in the first embodiment, within a time period t4-t3 from time t0.
This is because the gate type semiconductor element 5 can be prevented from being destroyed due to a sharp time change of the main circuit voltage Vce.
【００９３】時刻ｔ４において、第２オフゲート用スイ
ッチ２３を開き、第２オフゲート電流の供給を終了す
る。At time t4, the second off-gate switch 23 is opened to terminate the supply of the second off-gate current.
【００９４】さらに、時刻ｔ５において、第１オフゲー
ト用スイッチ２４を開き、ゲート回路１のＯＮ／ＯＦＦ
動作の１サイクルを終了する。Further, at time t5, the first off-gate switch 24 is opened to turn on / off the gate circuit 1.
One cycle of the operation is completed.
【００９５】このような構成によれば、第１の実施形態
と同様、第１オフゲート電流に加えて第２オフゲート電
流も供給でき、スイッチング期間Δｔｍｆを大幅に短縮
することができる。According to such a configuration, similarly to the first embodiment, the second off-gate current can be supplied in addition to the first off-gate current, and the switching period Δtmf can be greatly reduced.
【００９６】また、第１オフゲート電流の供給開始から
Ｔ２後に第２オフゲート電流の供給を開始するので、ｄ
Ｖｃｅ／ｄｔ効果によりゲート型半導体素子５を破壊す
ることなくスイッチング期間Δｔｍｆを短縮することが
できる。その結果、ゲート回路の制御性を向上させるこ
とができる。Since the supply of the second off-gate current is started T 2 after the start of the supply of the first off-gate current, d
The switching period Δtmf can be shortened without breaking the gate type semiconductor element 5 by the Vce / dt effect. As a result, the controllability of the gate circuit can be improved.
【００９７】（第３の実施形態）第１、第２の実施形態
においては、遅延回路２７及びワンショットマルチバイ
ブレータ回路２８にあらかじめ所定の時間Ｔ１、Ｔ２を
設定することによって、第１オンゲート電流と第２オン
ゲート電流の供給開始及び第１オフゲート電流と第２オ
フゲート電流の供給終了に時間差を生じさせる構成であ
った。(Third Embodiment) In the first and second embodiments, by setting predetermined times T 1 and T 2 in the delay circuit 27 and the one-shot multivibrator circuit 28 in advance, the first on-gate In this configuration, there is a time difference between the start of the supply of the current and the second on-gate current and the end of the supply of the first off-gate current and the second off-gate current.
【００９８】一方、第３の実施形態におけるゲート回路
８は、ゲートＧ・エミッタＥ電圧Ｖｇｅを検出しオン側
ミラー期間Δｔｍｎの開始時及び終了時を判断して、第
１オンゲート電流と第２オンゲート電流の供給開始及び
第１オフゲート電流と第２オフゲート電流の供給終了に
時間差を生じさせる構成である。On the other hand, the gate circuit 8 in the third embodiment detects the gate G / emitter E voltage Vge, determines the start and end of the on-side mirror period Δtmn, and determines the first on-gate current and the second on-gate current. In this configuration, there is a time difference between the start of current supply and the end of supply of the first off-gate current and the second off-gate current.
【００９９】図４は、第３の実施形態に係るゲート回路
３の概略構成図である。図１と同一の構成要素には、同
符号を付してその説明は省略する。FIG. 4 is a schematic configuration diagram of the gate circuit 3 according to the third embodiment. The same components as those in FIG. 1 are denoted by the same reference numerals, and description thereof will be omitted.
【０１００】図４において、ゲート型半導体素子５のゲ
ート端子Ｇに接続されたスイッチング制御部は、図１に
示したスイッチング制御部１０１と同様の構成である。In FIG. 4, the switching controller connected to the gate terminal G of the gate type semiconductor device 5 has the same configuration as the switching controller 101 shown in FIG.
【０１０１】ゲート信号発振装置３０２は、ゲートＧ・
エミッタＥ電圧Ｖｇｅを検出する電圧検出回路４０と、
ゲートＧ・エミッタＥ電圧Ｖｇｅが基準電圧Ｖｇｍに達
したかどうかを判断するオン側比較器４１と、ゲートＧ
・エミッタＥ電圧Ｖｇｅが基準電圧Ｖｇｍ以下になった
かどうかを判断するオフ側比較器４２と、当該オン側比
較器４１とオフ側比較器４２の比較値に基づいてゲート
ＯＮ／ＯＦＦ信号を発振するゲート信号発振器２６を具
備している。The gate signal oscillator 302 has a gate G
A voltage detection circuit 40 for detecting the emitter E voltage Vge,
An on-side comparator 41 for determining whether the gate G / emitter E voltage Vge has reached the reference voltage Vgm;
An off-side comparator 42 that determines whether the emitter E voltage Vge has become equal to or lower than the reference voltage Vgm, and a gate ON / OFF signal is oscillated based on a comparison value between the on-side comparator 41 and the off-side comparator 42. A gate signal oscillator 26 is provided.
【０１０２】なお、基準電圧Ｖｇｍは、ミラー電圧を設
定するものとする。The reference voltage Vgm sets the mirror voltage.
【０１０３】また、４３、４４は否定演算を行う論理回
路であり、４５、４６は積算を行う論理回路である。Reference numerals 43 and 44 denote logic circuits for performing a negation operation, and reference numerals 45 and 46 denote logic circuits for performing integration.
【０１０４】次に、図４を参照して、以下ゲート回路３
の動作説明を行う。Next, referring to FIG.
The operation of will be described.
【０１０５】まず、ターンオン動作について説明する。First, the turn-on operation will be described.
【０１０６】ゲート信号発振装置１０２からの所定のＯ
Ｎ／ＯＦＦ信号により、第１オンゲート用スイッチ１３
が閉じてゲート端子Ｇに第１オンゲート電流を供給す
る。そして、第１オンゲート電流によるゲートＧ・エミ
ッタＥ電圧Ｖｇｅの変化は、電圧検出回路４０によって
検出される。The predetermined O from the gate signal oscillator 102
In response to the N / OFF signal, the first on-gate switch 13
Is closed to supply the first on-gate current to the gate terminal G. Then, a change in the gate G / emitter E voltage Vge due to the first on-gate current is detected by the voltage detection circuit 40.
【０１０７】ゲートＧ・エミッタＥ電圧Ｖｇｅがミラー
電圧Ｖｇｍに達した時、オン側比較器４１は、オン側ス
イッチング期間Δｔｍｎの開始と判断して第２オンゲー
ト用スイッチ１４を閉じる。そして、第２オンゲート電
流がゲート型半導体素子５に供給される。When the gate G / emitter E voltage Vge reaches the mirror voltage Vgm, the on-side comparator 41 determines that the on-side switching period Δtmn has started and closes the second on-gate switch 14. Then, the second on-gate current is supplied to the gate type semiconductor element 5.
【０１０８】このような構成によれば、ゲートＧ・エミ
ッタＥ電圧Ｖｇｅがミラー電圧に達したことを検出した
後第２オンゲート電流をゲート型半導体素子５に供給す
るので、ｄＩｃ／ｄｔ効果による素子破壊を確実に避け
てオン側スイッチング期間Δｔｍｎを短縮することがで
きる。According to such a configuration, the second on-gate current is supplied to the gate type semiconductor element 5 after detecting that the gate G / emitter E voltage Vge has reached the mirror voltage, so that the element due to the dIc / dt effect is obtained. Destruction can be reliably avoided and the ON-side switching period Δtmn can be shortened.
【０１０９】次に、ターンオフ動作について説明する。Next, the turn-off operation will be described.
【０１１０】ゲート信号発振装置１０２からの所定のＯ
Ｎ／ＯＦＦ信号により、第１オフゲート用スイッチ２３
が閉じてゲート端子Ｇに第１オフゲート電流を供給す
る。同時に、第２オフゲート用スイッチ２４が閉じてゲ
ート端子Ｇに第２オフゲート電流を供給する。そして、
双方のオフゲート電流によるゲートＧ・エミッタＥ電圧
Ｖｇｅの変化は、電圧検出回路４０によって検出され
る。The predetermined O from the gate signal oscillator 102
By the N / OFF signal, the first off-gate switch 23
Is closed to supply a first off-gate current to the gate terminal G. At the same time, the second off-gate switch 24 closes to supply a second off-gate current to the gate terminal G. And
Changes in the gate G / emitter E voltage Vge due to both off-gate currents are detected by the voltage detection circuit 40.
【０１１１】電圧検出回路４０によって検出されるゲー
トＧ・エミッタＥ電圧Ｖｇｅがミラー電圧Ｖｇｍ以下に
なった時、オフ側比較器４２は、オフ側スイッチング期
間Δｔｍｆの終了と判断して、第２オフゲート用スイッ
チ２４を閉じる。そして、以後第１オンゲート電流のみ
ゲート型半導体素子５に供給される。When the gate G / emitter E voltage Vge detected by the voltage detection circuit 40 becomes equal to or lower than the mirror voltage Vgm, the off-side comparator 42 determines that the off-side switching period Δtmf has ended, and the second off-gate Switch 24 is closed. Thereafter, only the first on-gate current is supplied to the gate type semiconductor element 5.
【０１１２】このような構成によれば、ゲートＧ・エミ
ッタＥ電圧Ｖｇｅがミラー電圧以下になって第２オンゲ
ート電流の供給を終了するから、確実にｄＩｃ／ｄｔ効
果によるゲート型半導体素子５の破壊を避けてオン側ス
イッチング期間Δｔｍｆを短縮することができる。ま
た、第１、第２の実施形態では必要であったＴ１、Ｔ２
の時間設定の手間を省くことができる。According to such a configuration, since the gate G / emitter E voltage Vge becomes equal to or lower than the mirror voltage and the supply of the second on-gate current is terminated, the gate type semiconductor element 5 is surely destroyed by the dIc / dt effect. , The ON-side switching period Δtmf can be shortened. Also, T 1, T 2 required in the first and second embodiments are used.
Time setting can be saved.
【０１１３】以上、本発明を第１の実施形態〜第３の実
施形態に基いて説明したが、上記実施形態に限定される
ものではなく、例えば以下に示す（１）、（２）のよう
に、その要旨を変更しない範囲で種々変形可能である。The present invention has been described based on the first to third embodiments. However, the present invention is not limited to the above-described embodiment. For example, the following (1) and (2) Various modifications can be made without departing from the spirit of the invention.
【０１１４】（１）第１、第２の実施形態においては、
第１オン／オフゲート電流に対して、さらに第２オン／
オフゲート電流を供給しスイッチング期間を短縮する構
成であった。(1) In the first and second embodiments,
In addition to the first on / off gate current, the second on / off
The off-gate current is supplied to shorten the switching period.
【０１１５】これに対し、さらにスイッチング期間の短
縮効果を得るために、第１オン／オフゲート電流に対し
て、所定時間後若しくは所定時間内に複数のオン／オフ
ゲート電流を供給しスイッチング期間を短縮する構成で
あっってもよい。On the other hand, in order to further obtain the effect of shortening the switching period, a plurality of on / off gate currents are supplied to the first on / off gate current after a predetermined time or within a predetermined time to shorten the switching period. It may have a configuration.
【０１１６】このような構成によれば、ゲート型半導体
素子を破壊せず、さらにスイッチング時間を短縮するこ
とが可能である。According to such a configuration, the switching time can be further reduced without destroying the gate type semiconductor element.
【０１１７】（２）第３の実施形態においては、ゲート
Ｇ・エミッタＥ電圧Ｖｇｅと基準電圧との比較に基づい
て第２オン／オフゲート電流供給の開始／終了を判断し
たが、コレクタ電流Ｉｃ、主回路電圧Ｖｃｅに基づいて
判断する構成であっても同様の効果を期待できる。(2) In the third embodiment, the start / end of the second on / off gate current supply is determined based on a comparison between the gate G / emitter E voltage Vge and the reference voltage. A similar effect can be expected even with a configuration in which the determination is made based on the main circuit voltage Vce.
【０１１８】[0118]
【発明の効果】本発明を用いれば高圧のＭＯＳゲート素
子である高圧ＩＧＢＴやＩＥＧＴをターンオン時のｄｉ
／ｄｔ破壊やターンオフ時のｄｖ／ｄｔ破壊を防止しな
がらミラー期間を大幅に短縮できる。According to the present invention, the high-voltage IGBT or IEGT which is a high-voltage MOS gate element is turned on at the time of turning on the di.
The mirror period can be greatly reduced while preventing / dt breakdown and dv / dt breakdown at turn-off.
【図１】第１の実施形態に係るゲート回路１の概略構成
図。FIG. 1 is a schematic configuration diagram of a gate circuit 1 according to a first embodiment.
【図２】（ａ）は、第１の実施形態に係るゲート回路の
動作時における主回路電圧Ｖｇｅの時間的変化を示す
図。（ｂ）は、第１の実施形態に係る第１オンゲート用
スイッチ、第１オンゲート用スイッチ、第１オフゲート
用スイッチ、第２オフゲート用スイッチの各スイッチの
タイミングチャート。（ｃ）は、第１の実施形態に係る
ゲート回路の動作時における主回路電圧Ｖｃｅ及びコレ
クタ・エミッタ間電流Ｉｃの時間的変化を示す図。FIG. 2A is a diagram illustrating a temporal change of a main circuit voltage Vge when the gate circuit according to the first embodiment operates. 2B is a timing chart of the first on-gate switch, first on-gate switch, first off-gate switch, and second off-gate switch according to the first embodiment. 3C is a diagram illustrating a temporal change of the main circuit voltage Vce and the collector-emitter current Ic during the operation of the gate circuit according to the first embodiment.
【図３】第２の実施形態に係るゲート回路の概略構成
図。FIG. 3 is a schematic configuration diagram of a gate circuit according to a second embodiment.
【図４】第３の実施形態に係るゲート回路の概略構成
図。FIG. 4 is a schematic configuration diagram of a gate circuit according to a third embodiment.
【図５】ゲート型半導体素子を使用した従来のゲート回
路の概略構成図。FIG. 5 is a schematic configuration diagram of a conventional gate circuit using a gate type semiconductor element.
【図６】（ａ）は、従来のゲート回路の動作時における
主回路電圧Ｖｇｅの時間的変化を示す図。（ｂ）は、第
１の実施形態に係るゲート回路の動作時における主回路
電圧Ｖｃｅ及びコレクタ・エミッタ間電流Ｉｃの時間的
変化を示す図。FIG. 6A is a diagram showing a temporal change of a main circuit voltage Vge during operation of a conventional gate circuit. FIG. 3B is a diagram illustrating a temporal change in the main circuit voltage Vce and the collector-emitter current Ic during the operation of the gate circuit according to the first embodiment.
１…第１の実施形態に係るゲート回路 １０１…第１の実施形態に係るスイッチング制御回路 １０２…第１の実施形態に係るゲート信号発振装置 ２…第２の実施形態に係るゲート回路 ３…第３の実施形態に係るゲート回路 ３０１…第３の実施形態に係るスイッチング制御回路 ３０２…第３の実施形態に係るゲート信号発振装置 ５…ゲート型半導体素子 １０…オン側ダイオード １１…オンゲート抵抗 １２…オンゲート抵抗 １３…オンゲート用スイッチ １４…オンゲート用スイッチ １５…オンゲート電源 ２０…オフ側ダイオード ２１…オフゲート抵抗 ２２…オフゲート抵抗 ２３…オフゲート用スイッチ ２４…オフゲート用スイッチ ２５…オフゲート電源 ２６…ゲート信号発振器 ２７…遅延回路 ２８…ワンショットマルチバイブレータ回路 ２９…論理回路 ３１…オンゲート電源 ３２…ダイオード ３４…ダイオード ３５…ダイオード ３６…オフゲート電源 ３７…ダイオード ４０…電圧検出回路 ４１…オン側比較器 ４２…オフ側比較器 DESCRIPTION OF SYMBOLS 1 ... Gate circuit 101 according to the first embodiment 101 ... Switching control circuit according to the first embodiment 102 ... Gate signal oscillation device according to the first embodiment 2 ... Gate circuit according to the second embodiment 3 ... Gate circuit 301 according to the third embodiment 301 Switching control circuit 302 according to the third embodiment 302 Gate signal oscillation device according to the third embodiment 5 Gate-type semiconductor element 10 On-side diode 11 On-gate resistance 12 On-gate resistance 13 ... On-gate switch 14 ... On-gate switch 15 ... On-gate power supply 20 ... Off-side diode 21 ... Off-gate resistance 22 ... Off-gate resistance 23 ... Off-gate switch 24 ... Off-gate switch 25 ... Off-gate power supply 26 ... Gate signal oscillator 27 ... Delay circuit 28 One-shot multivibrator Circuit 29 ... Logic circuit 31 ... On-gate power supply 32 ... Diode 34 ... Diode 35 ... Diode 36 ... Off-gate power supply 37 ... Diode 40 ... Voltage detection circuit 41 ... On-side comparator 42 ... Off-side comparator
Claims (12)
する第１のオンゲート回路と、 第１のオンゲート電流供給開始後前記ゲート型半導体素
子に第２のオンゲート電流を供給開始する第２のオンゲ
ート回路と、 を具備するゲート回路。A gate-type semiconductor device; a first on-gate circuit for supplying a first on-gate current to the gate-type semiconductor device; and a second on-gate for the gate-type semiconductor device after the start of the first on-gate current supply. A second on-gate circuit that starts supplying current.
ト電流の供給開始に、第１のオンゲート電流の供給開始
から前記ゲート型半導体素子のゲート電圧が基準電圧に
達するまでの時間以上の時間差を生じさせる遅延手段を
さらに具備するゲート回路。2. The gate circuit according to claim 1, wherein the start of the supply of the first on-gate current and the start of the supply of the second on-gate current, from the start of the supply of the first on-gate current to the gate of the gate type semiconductor element. A gate circuit further comprising a delay means for causing a time difference equal to or longer than a time until the voltage reaches the reference voltage.
圧を検出する検出手段と、 前記検出手段により検出するゲート電圧が基準電圧に達
してから第２のオンゲート電流を供給開始する制御手段
と、 をさらに具備するゲート回路。3. The gate circuit according to claim 1, wherein the gate circuit detects a gate voltage of the gate-type semiconductor element, and further comprises a gate circuit configured to detect a gate voltage of the gate type semiconductor device after the gate voltage reaches a reference voltage. Control means for starting supply of the on-gate current of the second circuit.
と他の複数のオンゲート電流を供給するオンゲート回路
と、 最初のオンゲート電流の供給開始と他の複数のオンゲー
ト電流の供給開始に、最初のオンゲート電流の供給開始
から前記ゲート型半導体素子のゲート電圧が基準電圧に
達するまでの時間以上の時間差を生じさせる遅延手段を
さらに具備するゲート回路。4. An on-gate circuit for supplying a first on-gate current and another plurality of on-gate currents to the gate-type semiconductor device; a start of supply of the first on-gate current and other on-gates A gate circuit, further comprising a delay unit for causing a time difference between the start of supply of the current and the time from the start of supply of the first on-gate current to the time when the gate voltage of the gate type semiconductor element reaches the reference voltage.
と他の複数のオンゲート電流を供給するオンゲート回路
と、 最初のゲート電流による前記ゲート型半導体素子のゲー
ト電圧を検出する検出手段と、 前記検出手段により検出するゲート電圧が基準電圧に達
してから他の複数のゲート電流を供給開始する制御手段
と、 を具備するゲート回路。5. A gate-type semiconductor device, an on-gate circuit for supplying an initial on-gate current and another plurality of on-gate currents to the gate-type semiconductor device, and a gate voltage of the gate-type semiconductor device by the first gate current And a control unit that starts supplying another plurality of gate currents after the gate voltage detected by the detection unit reaches a reference voltage.
する第１のオフゲート回路と、 第１のオフゲート電流供給開始後前記ゲート型半導体素
子に第２のオフゲート電流を供給開始する第２のオフゲ
ート回路と、 を具備するゲート回路。6. A gate-type semiconductor device, a first off-gate circuit for supplying a first off-gate current to the gate-type semiconductor device, and a second off-gate for the gate-type semiconductor device after the start of the first off-gate current supply A second off-gate circuit that starts supplying current.
ト電流の供給開始に、第１のオフゲート電流の供給開始
から前記ゲート型半導体素子のゲート電圧が基準電圧以
下になるまでの時間以内の時間差を生じさせる遅延手段
をさらに具備するゲート回路。7. The gate circuit according to claim 6, wherein the start of the supply of the first off-gate current and the start of the supply of the second off-gate current start from the start of the supply of the first off-gate current. A gate circuit further comprising a delay unit that causes a time difference within a time until the voltage becomes equal to or lower than the reference voltage.
圧を検出する検出手段と、 前記検出手段により検出するゲート電圧が基準電圧以下
になったとき第２のオフゲート電流を供給開始する制御
手段と、 を具備するゲート回路。8. The gate circuit according to claim 6, wherein the gate circuit detects a gate voltage of the gate type semiconductor element, and the gate circuit detects a gate voltage that is lower than a reference voltage. Control means for starting supply of a second off-gate current.
と他の複数のオフゲート電流を供給するオフゲート回路
と、 最初のオフゲート電流の供給開始と他の複数のオフゲー
ト電流の供給開始に、最初のオフゲート電流の供給開始
から前記ゲート型半導体素子のゲート電圧が基準電圧以
下になるまでの時間以内の時間差を生じさせる遅延手段
をさらに具備するゲート回路。9. A gate-type semiconductor device, an off-gate circuit for supplying an initial off-gate current and another plurality of off-gate currents to the gate-type semiconductor device, a start of supply of an initial off-gate current, and another plurality of off-gates A gate circuit, further comprising a delay unit that causes a time difference between the start of supply of the current and the time from the start of supply of the off-gate current to the time when the gate voltage of the gate type semiconductor element becomes equal to or lower than the reference voltage.
と他の複数のオフゲート電流を供給するオフゲート回路
と、 最初のゲート電流による前記ゲート型半導体素子のゲー
ト電圧を検出する検出手段と、 前記検出手段により検出するゲート電圧が基準電圧に達
してから他の複数のゲート電流を供給開始する制御手段
と、 を具備するゲート回路。10. A gate-type semiconductor device, an off-gate circuit for supplying an initial off-gate current and another plurality of off-gate currents to the gate-type semiconductor device, and a gate voltage of the gate-type semiconductor device due to the first gate current And a control unit that starts supplying another plurality of gate currents after the gate voltage detected by the detection unit reaches a reference voltage.
路の制御方法であって、 前記ゲート型半導体素子に第１のオンゲート回路により
第１のオンゲート電流を供給し、 前記第１のオンゲート電流の供給により前記ゲート型半
導体素子のゲート電圧が基準値に達した後第２のオンゲ
ート回路により第２のオンゲート電流を供給するゲート
回路制御方法。11. A method for controlling a gate circuit having a gate-type semiconductor element, comprising: supplying a first on-gate current to the gate-type semiconductor element by a first on-gate circuit; A gate circuit control method for supplying a second on-gate current by a second on-gate circuit after a gate voltage of the gate type semiconductor device reaches a reference value.
路の制御方法であって、 前記ゲート型半導体素子に第１のオフゲート回路により
第１のオフゲート電流を供給し、 前記第１のオフゲート電流の供給により前記ゲート型半
導体素子のゲート電圧が基準値以下になったとき第２の
オフゲート回路により第２のオフゲート電流を供給する
ゲート回路制御方法。12. A method for controlling a gate circuit having a gate-type semiconductor element, wherein a first off-gate current is supplied to the gate-type semiconductor element by a first off-gate circuit, and the first off-gate current is supplied. A gate circuit control method for supplying a second off-gate current by a second off-gate circuit when a gate voltage of the gate-type semiconductor element falls below a reference value.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP11029970A JP2000232347A (en) | 1999-02-08 | 1999-02-08 | Gate circuit and gate circuit control method |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP11029970A JP2000232347A (en) | 1999-02-08 | 1999-02-08 | Gate circuit and gate circuit control method |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2000232347A true JP2000232347A (en) | 2000-08-22 |
Family
ID=12290833
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP11029970A Pending JP2000232347A (en) | 1999-02-08 | 1999-02-08 | Gate circuit and gate circuit control method |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2000232347A (en) |
Cited By (63)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2003169465A (en) * | 2001-11-30 | 2003-06-13 | Toshiba Corp | Gate drive circuit and power converter |
| JP2003284318A (en) * | 2002-01-17 | 2003-10-03 | Mitsubishi Electric Corp | Driver circuit for power semiconductor device |
| JP2003319638A (en) * | 2002-04-18 | 2003-11-07 | Nissan Motor Co Ltd | Gate drive circuit for semiconductor device |
| JP2004015884A (en) * | 2002-06-05 | 2004-01-15 | Nissan Motor Co Ltd | Switching circuit and power supply circuit |
| JP2004064822A (en) * | 2002-07-25 | 2004-02-26 | Fuji Electric Holdings Co Ltd | Method of driving voltage-driven semiconductor device |
| JP2004072424A (en) * | 2002-08-06 | 2004-03-04 | Denso Corp | MOS gate transistor gate drive circuit |
| JP2004088892A (en) * | 2002-08-26 | 2004-03-18 | Toshiba Corp | Gate circuit of insulated gate semiconductor device |
| JP2004096318A (en) * | 2002-08-30 | 2004-03-25 | Mitsubishi Electric Corp | Power semiconductor device |
| JP2004164881A (en) * | 2002-11-11 | 2004-06-10 | Matsushita Electric Ind Co Ltd | Induction heating device |
| JP2004229445A (en) * | 2003-01-24 | 2004-08-12 | Renesas Technology Corp | Inverter device |
| JP2004248493A (en) * | 2003-02-10 | 2004-09-02 | Alstom | Control method of electronic power component, control system, and data recording support including instructions to execute the control method |
| JP2004253582A (en) * | 2003-02-20 | 2004-09-09 | Hitachi Ltd | Method and apparatus for driving semiconductor device |
| JP2004266368A (en) * | 2003-02-20 | 2004-09-24 | Hitachi Ltd | Method and device for driving semiconductor apparatus |
| JP2005086917A (en) * | 2003-09-09 | 2005-03-31 | Mitsubishi Electric Corp | Semiconductor drive circuit |
| JP2005184831A (en) * | 2003-12-19 | 2005-07-07 | Power Integrations Inc | Method and apparatus for switching semiconductor switch with multi-state drive circuit |
| JP2005218068A (en) * | 2004-02-02 | 2005-08-11 | Nippon Precision Circuits Inc | Semiconductor switching circuit |
| JP2006502689A (en) * | 2002-10-10 | 2006-01-19 | ラティス セミコンダクタ コーポレイション | Power control circuit |
| JP2006042565A (en) * | 2004-07-30 | 2006-02-09 | Tokyo Electric Power Co Inc:The | Power switching circuit, power converter, and driving method for power semiconductor switching element |
| JP2006340579A (en) * | 2005-06-06 | 2006-12-14 | Toshiba Mitsubishi-Electric Industrial System Corp | Gate circuit of insulating gate semiconductor element |
| JP2007074809A (en) * | 2005-09-06 | 2007-03-22 | Toshiba Corp | Semiconductor device |
| JP2007166655A (en) * | 2007-02-05 | 2007-06-28 | Hitachi Ltd | Driving device for power semiconductor element |
| JP2009071956A (en) * | 2007-09-12 | 2009-04-02 | Mitsubishi Electric Corp | Gate drive circuit |
| US7570085B2 (en) | 2006-02-27 | 2009-08-04 | Hitachi, Ltd. | Gate driver circuit for switching device |
| JP2010206889A (en) * | 2009-03-02 | 2010-09-16 | Nippon Soken Inc | Inverter device |
| JP2011082764A (en) * | 2009-10-06 | 2011-04-21 | Mitsubishi Electric Corp | Power device control circuit and ipm using the power device control circuit |
| CN102088280A (en) * | 2009-12-07 | 2011-06-08 | 株式会社电装 | Device for driving switching elements |
| JP2012147492A (en) * | 2007-06-19 | 2012-08-02 | Panasonic Corp | Switching element driving circuit |
| JP2012147624A (en) * | 2011-01-14 | 2012-08-02 | Denso Corp | Drive circuit of switching element |
| JP2012157215A (en) * | 2011-01-28 | 2012-08-16 | Sanken Electric Co Ltd | Driving circuit and switching power supply device |
| JP2012160287A (en) * | 2011-01-31 | 2012-08-23 | Sharp Corp | Light-emitting diode lighting circuit |
| JP2012186998A (en) * | 2012-05-09 | 2012-09-27 | Mitsubishi Electric Corp | Gate drive circuit |
| JP2012244215A (en) * | 2011-05-16 | 2012-12-10 | Mitsubishi Electric Corp | Semiconductor integrated circuit |
| JP2013162720A (en) * | 2012-02-08 | 2013-08-19 | Denso Corp | Switching element drive device |
| JP2013168905A (en) * | 2012-02-17 | 2013-08-29 | Mitsubishi Electric Corp | Power device control circuit and power device circuit |
| WO2013161201A1 (en) * | 2012-04-23 | 2013-10-31 | 株式会社デンソー | Driving device |
| JP2013229654A (en) * | 2012-04-24 | 2013-11-07 | Denso Corp | Gate drive circuit |
| JP2013258778A (en) * | 2013-09-17 | 2013-12-26 | Mitsubishi Electric Corp | Power device control circuit and ipm using the same |
| JP5405492B2 (en) * | 2008-12-26 | 2014-02-05 | 株式会社アドバンテスト | Switch device and test device |
| JP2014054019A (en) * | 2012-09-05 | 2014-03-20 | Denso Corp | Drive circuit of switching element |
| WO2014097486A1 (en) * | 2012-12-21 | 2014-06-26 | 三菱電機株式会社 | Switching element drive circuit, power module, and automobile |
| JP2014138315A (en) * | 2013-01-17 | 2014-07-28 | Fujitsu Ltd | Waveform shaping circuit, system device and waveform shaping method |
| US9019001B2 (en) | 2009-05-11 | 2015-04-28 | Power Integrations, Inc. | Gate driver for enhancement-mode and depletion-mode wide bandgap semiconductor JFETs |
| DE112009004262B4 (en) * | 2008-12-26 | 2015-07-30 | Advantest Corporation | switching device |
| CN104901519A (en) * | 2015-05-25 | 2015-09-09 | 深圳市航天新源科技有限公司 | Multi-adaptation drive circuit with low ripple noise IGBT and method |
| JP2016019096A (en) * | 2014-07-07 | 2016-02-01 | 株式会社デンソー | Gate drive circuit |
| EP3021486A1 (en) * | 2014-11-17 | 2016-05-18 | General Electric Company | System and method for driving a power switch |
| US9382893B2 (en) | 2014-08-01 | 2016-07-05 | Fuji Electric Co., Ltd. | Semiconductor device |
| JP2016187296A (en) * | 2016-05-13 | 2016-10-27 | 三菱電機株式会社 | Switching element drive circuit, power module and motor car |
| JP2017099146A (en) * | 2015-11-24 | 2017-06-01 | トヨタ自動車株式会社 | Switching circuit and power conversion circuit |
| JP2018038174A (en) * | 2016-08-31 | 2018-03-08 | 富士電機株式会社 | Gate drive device |
| WO2018186096A1 (en) * | 2017-04-07 | 2018-10-11 | 富士通株式会社 | Gate driving circuit and power supply circuit |
| WO2019130577A1 (en) * | 2017-12-28 | 2019-07-04 | 新電元工業株式会社 | Semiconductor switch control circuit and switching power supply device |
| JP2019186992A (en) * | 2018-04-03 | 2019-10-24 | トヨタ自動車株式会社 | Power conversion device |
| JP2020068528A (en) * | 2018-10-22 | 2020-04-30 | インフィニオン テクノロジーズ オーストリア アーゲーＩｎｆｉｎｅｏｎ Ｔｅｃｈｎｏｌｏｇｉｅｓ Ａｕｓｔｒｉａ ＡＧ | Method for statically clamping gate in multi-output gate driver system |
| KR20200133543A (en) * | 2019-05-20 | 2020-11-30 | 엘지전자 주식회사 | Circuit for driving switching module of inveter and apparatus for driving swtiching module of inveter |
| JP2021061517A (en) * | 2019-10-07 | 2021-04-15 | 富士電機株式会社 | Drive device, switch device, and drive method |
| WO2021131217A1 (en) * | 2019-12-25 | 2021-07-01 | 株式会社タムラ製作所 | Gate drive circuit |
| WO2021157221A1 (en) * | 2020-02-03 | 2021-08-12 | 日立Astemo株式会社 | Semiconductor element driving device and power conversion device |
| JP2022025944A (en) * | 2020-07-30 | 2022-02-10 | 富士電機株式会社 | Integrated circuit and power source circuit |
| CN116743133A (en) * | 2023-03-16 | 2023-09-12 | 杰华特微电子股份有限公司 | A switch drive integrated circuit and a switch drive setting method |
| US11791803B2 (en) | 2019-07-17 | 2023-10-17 | Panasonic Intellectual Property Management Co., Ltd. | Gate drive circuit, and semiconductor breaker |
| WO2023203710A1 (en) * | 2022-04-21 | 2023-10-26 | 三菱電機株式会社 | Driver device |
| WO2023228402A1 (en) * | 2022-05-27 | 2023-11-30 | 日立Astemo株式会社 | Electronic control device, gate drive method for power semiconductor element |
Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH03117211A (en) * | 1989-09-29 | 1991-05-20 | Toshiba Corp | Drive circuit for semiconductor element |
| JPH04278714A (en) * | 1991-03-06 | 1992-10-05 | Toshiba Corp | Igbt driving circuit |
| JPH06291631A (en) * | 1993-03-31 | 1994-10-18 | Hitachi Ltd | Method and circuit for driving voltage driven element |
| JPH0946201A (en) * | 1995-07-25 | 1997-02-14 | Hitachi Ltd | Method and apparatus for driving insulated gate semiconductor device |
| JPH1023743A (en) * | 1996-07-05 | 1998-01-23 | Mitsubishi Electric Corp | Driver circuit for semiconductor device |
-
1999
- 1999-02-08 JP JP11029970A patent/JP2000232347A/en active Pending
Patent Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH03117211A (en) * | 1989-09-29 | 1991-05-20 | Toshiba Corp | Drive circuit for semiconductor element |
| JPH04278714A (en) * | 1991-03-06 | 1992-10-05 | Toshiba Corp | Igbt driving circuit |
| JPH06291631A (en) * | 1993-03-31 | 1994-10-18 | Hitachi Ltd | Method and circuit for driving voltage driven element |
| JPH0946201A (en) * | 1995-07-25 | 1997-02-14 | Hitachi Ltd | Method and apparatus for driving insulated gate semiconductor device |
| JPH1023743A (en) * | 1996-07-05 | 1998-01-23 | Mitsubishi Electric Corp | Driver circuit for semiconductor device |
Cited By (100)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2003169465A (en) * | 2001-11-30 | 2003-06-13 | Toshiba Corp | Gate drive circuit and power converter |
| JP2003284318A (en) * | 2002-01-17 | 2003-10-03 | Mitsubishi Electric Corp | Driver circuit for power semiconductor device |
| JP2003319638A (en) * | 2002-04-18 | 2003-11-07 | Nissan Motor Co Ltd | Gate drive circuit for semiconductor device |
| JP2004015884A (en) * | 2002-06-05 | 2004-01-15 | Nissan Motor Co Ltd | Switching circuit and power supply circuit |
| JP2004064822A (en) * | 2002-07-25 | 2004-02-26 | Fuji Electric Holdings Co Ltd | Method of driving voltage-driven semiconductor device |
| JP2004072424A (en) * | 2002-08-06 | 2004-03-04 | Denso Corp | MOS gate transistor gate drive circuit |
| JP2004088892A (en) * | 2002-08-26 | 2004-03-18 | Toshiba Corp | Gate circuit of insulated gate semiconductor device |
| JP2004096318A (en) * | 2002-08-30 | 2004-03-25 | Mitsubishi Electric Corp | Power semiconductor device |
| JP2006502689A (en) * | 2002-10-10 | 2006-01-19 | ラティス セミコンダクタ コーポレイション | Power control circuit |
| JP2004164881A (en) * | 2002-11-11 | 2004-06-10 | Matsushita Electric Ind Co Ltd | Induction heating device |
| JP2004229445A (en) * | 2003-01-24 | 2004-08-12 | Renesas Technology Corp | Inverter device |
| JP2004248493A (en) * | 2003-02-10 | 2004-09-02 | Alstom | Control method of electronic power component, control system, and data recording support including instructions to execute the control method |
| JP2004253582A (en) * | 2003-02-20 | 2004-09-09 | Hitachi Ltd | Method and apparatus for driving semiconductor device |
| JP2004266368A (en) * | 2003-02-20 | 2004-09-24 | Hitachi Ltd | Method and device for driving semiconductor apparatus |
| JP2005086917A (en) * | 2003-09-09 | 2005-03-31 | Mitsubishi Electric Corp | Semiconductor drive circuit |
| JP2012075176A (en) * | 2003-12-19 | 2012-04-12 | Power Integrations Inc | Method and circuit for switching semiconductor switch with multistate drive circuit |
| US8410829B2 (en) | 2003-12-19 | 2013-04-02 | Power Integrations, Inc. | Method and apparatus switching a semiconductor switch with a multi-stage drive circuit |
| US8207760B2 (en) | 2003-12-19 | 2012-06-26 | Power Integrations, Inc. | Method and apparatus switching a semiconductor switch with a multi-stage drive circuit |
| JP2005184831A (en) * | 2003-12-19 | 2005-07-07 | Power Integrations Inc | Method and apparatus for switching semiconductor switch with multi-state drive circuit |
| JP2005218068A (en) * | 2004-02-02 | 2005-08-11 | Nippon Precision Circuits Inc | Semiconductor switching circuit |
| JP2006042565A (en) * | 2004-07-30 | 2006-02-09 | Tokyo Electric Power Co Inc:The | Power switching circuit, power converter, and driving method for power semiconductor switching element |
| JP2006340579A (en) * | 2005-06-06 | 2006-12-14 | Toshiba Mitsubishi-Electric Industrial System Corp | Gate circuit of insulating gate semiconductor element |
| JP2007074809A (en) * | 2005-09-06 | 2007-03-22 | Toshiba Corp | Semiconductor device |
| US7570085B2 (en) | 2006-02-27 | 2009-08-04 | Hitachi, Ltd. | Gate driver circuit for switching device |
| JP2007166655A (en) * | 2007-02-05 | 2007-06-28 | Hitachi Ltd | Driving device for power semiconductor element |
| JP2012147492A (en) * | 2007-06-19 | 2012-08-02 | Panasonic Corp | Switching element driving circuit |
| US7710187B2 (en) | 2007-09-12 | 2010-05-04 | Mitsubishi Electric Corporation | Gate drive circuit |
| JP2009071956A (en) * | 2007-09-12 | 2009-04-02 | Mitsubishi Electric Corp | Gate drive circuit |
| US8610485B2 (en) | 2007-09-12 | 2013-12-17 | Mitsubishi Electric Corporation | Gate drive circuit |
| US9136834B2 (en) | 2008-12-26 | 2015-09-15 | Advantest Corporation | Switching apparatus |
| DE112009004262B4 (en) * | 2008-12-26 | 2015-07-30 | Advantest Corporation | switching device |
| US8947112B2 (en) | 2008-12-26 | 2015-02-03 | Advantest Corporation | Switching apparatus and test apparatus |
| JP5405492B2 (en) * | 2008-12-26 | 2014-02-05 | 株式会社アドバンテスト | Switch device and test device |
| JP2010206889A (en) * | 2009-03-02 | 2010-09-16 | Nippon Soken Inc | Inverter device |
| US9019001B2 (en) | 2009-05-11 | 2015-04-28 | Power Integrations, Inc. | Gate driver for enhancement-mode and depletion-mode wide bandgap semiconductor JFETs |
| JP2011082764A (en) * | 2009-10-06 | 2011-04-21 | Mitsubishi Electric Corp | Power device control circuit and ipm using the power device control circuit |
| CN102088280A (en) * | 2009-12-07 | 2011-06-08 | 株式会社电装 | Device for driving switching elements |
| JP2011120418A (en) * | 2009-12-07 | 2011-06-16 | Denso Corp | Device for driving switching element |
| JP2012147624A (en) * | 2011-01-14 | 2012-08-02 | Denso Corp | Drive circuit of switching element |
| JP2012157215A (en) * | 2011-01-28 | 2012-08-16 | Sanken Electric Co Ltd | Driving circuit and switching power supply device |
| JP2012160287A (en) * | 2011-01-31 | 2012-08-23 | Sharp Corp | Light-emitting diode lighting circuit |
| JP2012244215A (en) * | 2011-05-16 | 2012-12-10 | Mitsubishi Electric Corp | Semiconductor integrated circuit |
| JP2013162720A (en) * | 2012-02-08 | 2013-08-19 | Denso Corp | Switching element drive device |
| US9182772B2 (en) | 2012-02-17 | 2015-11-10 | Mitsubishi Electric Corporation | Power device control circuit and power device circuit |
| JP2013168905A (en) * | 2012-02-17 | 2013-08-29 | Mitsubishi Electric Corp | Power device control circuit and power device circuit |
| US9318973B2 (en) | 2012-04-23 | 2016-04-19 | Denso Corporation | Driving device |
| WO2013161201A1 (en) * | 2012-04-23 | 2013-10-31 | 株式会社デンソー | Driving device |
| JP2013229654A (en) * | 2012-04-24 | 2013-11-07 | Denso Corp | Gate drive circuit |
| JP2012186998A (en) * | 2012-05-09 | 2012-09-27 | Mitsubishi Electric Corp | Gate drive circuit |
| JP2014054019A (en) * | 2012-09-05 | 2014-03-20 | Denso Corp | Drive circuit of switching element |
| US9461640B2 (en) | 2012-12-21 | 2016-10-04 | Mitsubishi Electric Corporation | Switching element drive circuit, power module, and automobile |
| WO2014097486A1 (en) * | 2012-12-21 | 2014-06-26 | 三菱電機株式会社 | Switching element drive circuit, power module, and automobile |
| DE112012007247B4 (en) | 2012-12-21 | 2022-11-10 | Mitsubishi Electric Corporation | Control circuit for a switching element, power module and motor vehicle |
| KR101723358B1 (en) | 2012-12-21 | 2017-04-05 | 미쓰비시덴키 가부시키가이샤 | Switching element drive circuit, power module, and automobile |
| KR20170018466A (en) * | 2012-12-21 | 2017-02-17 | 미쓰비시덴키 가부시키가이샤 | Switching element drive circuit, power module, and automobile |
| JPWO2014097486A1 (en) * | 2012-12-21 | 2017-01-12 | 三菱電機株式会社 | Switching element drive circuit, power module and automobile |
| JP2014138315A (en) * | 2013-01-17 | 2014-07-28 | Fujitsu Ltd | Waveform shaping circuit, system device and waveform shaping method |
| JP2013258778A (en) * | 2013-09-17 | 2013-12-26 | Mitsubishi Electric Corp | Power device control circuit and ipm using the same |
| JP2016019096A (en) * | 2014-07-07 | 2016-02-01 | 株式会社デンソー | Gate drive circuit |
| US9382893B2 (en) | 2014-08-01 | 2016-07-05 | Fuji Electric Co., Ltd. | Semiconductor device |
| US9425786B2 (en) | 2014-11-17 | 2016-08-23 | General Electric Company | System and method for driving a power switch |
| JP2016105684A (en) * | 2014-11-17 | 2016-06-09 | ゼネラル・エレクトリック・カンパニイ | System and method for driving power switch |
| EP3021486A1 (en) * | 2014-11-17 | 2016-05-18 | General Electric Company | System and method for driving a power switch |
| CN104901519A (en) * | 2015-05-25 | 2015-09-09 | 深圳市航天新源科技有限公司 | Multi-adaptation drive circuit with low ripple noise IGBT and method |
| JP2017099146A (en) * | 2015-11-24 | 2017-06-01 | トヨタ自動車株式会社 | Switching circuit and power conversion circuit |
| JP2016187296A (en) * | 2016-05-13 | 2016-10-27 | 三菱電機株式会社 | Switching element drive circuit, power module and motor car |
| JP2018038174A (en) * | 2016-08-31 | 2018-03-08 | 富士電機株式会社 | Gate drive device |
| WO2018186096A1 (en) * | 2017-04-07 | 2018-10-11 | 富士通株式会社 | Gate driving circuit and power supply circuit |
| JP2018182851A (en) * | 2017-04-07 | 2018-11-15 | 富士通株式会社 | Gate drive circuit and power supply circuit |
| US10715026B2 (en) | 2017-04-07 | 2020-07-14 | Fujitsu Limited | Gate driving circuit and power supply circuit |
| WO2019130577A1 (en) * | 2017-12-28 | 2019-07-04 | 新電元工業株式会社 | Semiconductor switch control circuit and switching power supply device |
| US11381150B2 (en) | 2017-12-28 | 2022-07-05 | Shindengen Electric Manufacturing Co., Ltd. | Semiconductor switch control circuit and switching power source device |
| JP2019186992A (en) * | 2018-04-03 | 2019-10-24 | トヨタ自動車株式会社 | Power conversion device |
| JP2020068528A (en) * | 2018-10-22 | 2020-04-30 | インフィニオン テクノロジーズ オーストリア アーゲーＩｎｆｉｎｅｏｎ Ｔｅｃｈｎｏｌｏｇｉｅｓ Ａｕｓｔｒｉａ ＡＧ | Method for statically clamping gate in multi-output gate driver system |
| JP7612323B2 (en) | 2018-10-22 | 2025-01-14 | インフィニオン テクノロジーズ オーストリア アーゲー | Method for statically clamping gates in a multiple output gate driver system - Patents.com |
| KR20200133543A (en) * | 2019-05-20 | 2020-11-30 | 엘지전자 주식회사 | Circuit for driving switching module of inveter and apparatus for driving swtiching module of inveter |
| KR102195774B1 (en) | 2019-05-20 | 2020-12-28 | 엘지전자 주식회사 | Circuit for driving switching module of inveter and apparatus for driving swtiching module of inveter |
| US12355444B2 (en) | 2019-07-17 | 2025-07-08 | Panasonic Intellectual Property Management Co., Ltd. | Gate drive circuit, and semiconductor breaker |
| US12316322B2 (en) | 2019-07-17 | 2025-05-27 | Panasonic Intellectual Property Management Co., Ltd. | Gate drive circuit, and semiconductor breaker |
| US11791803B2 (en) | 2019-07-17 | 2023-10-17 | Panasonic Intellectual Property Management Co., Ltd. | Gate drive circuit, and semiconductor breaker |
| JP2021061517A (en) * | 2019-10-07 | 2021-04-15 | 富士電機株式会社 | Drive device, switch device, and drive method |
| JP2023138603A (en) * | 2019-12-25 | 2023-10-02 | 株式会社タムラ製作所 | gate drive circuit |
| JP2021103849A (en) * | 2019-12-25 | 2021-07-15 | 株式会社タムラ製作所 | Gate drive circuit |
| WO2021131217A1 (en) * | 2019-12-25 | 2021-07-01 | 株式会社タムラ製作所 | Gate drive circuit |
| JP7515669B2 (en) | 2019-12-25 | 2024-07-12 | 株式会社タムラ製作所 | Gate Drive Circuit |
| JP2021125908A (en) * | 2020-02-03 | 2021-08-30 | 日立Astemo株式会社 | Semiconductor element drive device and power converter |
| JP7219731B2 (en) | 2020-02-03 | 2023-02-08 | 日立Astemo株式会社 | Semiconductor device driving device and power conversion device |
| WO2021157221A1 (en) * | 2020-02-03 | 2021-08-12 | 日立Astemo株式会社 | Semiconductor element driving device and power conversion device |
| US11757444B2 (en) | 2020-02-03 | 2023-09-12 | Hitachi Astemo, Ltd. | Semiconductor element drive device and power conversion apparatus |
| JP2022025944A (en) * | 2020-07-30 | 2022-02-10 | 富士電機株式会社 | Integrated circuit and power source circuit |
| JP7676739B2 (en) | 2020-07-30 | 2025-05-15 | 富士電機株式会社 | Integrated circuit and power supply circuit |
| CN114070078A (en) * | 2020-07-30 | 2022-02-18 | 富士电机株式会社 | Integrated circuit and power supply circuit |
| JPWO2023203710A1 (en) * | 2022-04-21 | 2023-10-26 | ||
| JP7638444B2 (en) | 2022-04-21 | 2025-03-03 | 三菱電機株式会社 | Drive unit |
| WO2023203710A1 (en) * | 2022-04-21 | 2023-10-26 | 三菱電機株式会社 | Driver device |
| JPWO2023228402A1 (en) * | 2022-05-27 | 2023-11-30 | ||
| WO2023228402A1 (en) * | 2022-05-27 | 2023-11-30 | 日立Astemo株式会社 | Electronic control device, gate drive method for power semiconductor element |
| JP7805451B2 (en) | 2022-05-27 | 2026-01-23 | Ａｓｔｅｍｏ株式会社 | Electronic control device and gate driving method for power semiconductor element |
| WO2024188027A1 (en) * | 2023-03-16 | 2024-09-19 | 杰华特微电子股份有限公司 | Switch drive integrated circuit and switch drive setting method |
| CN116743133A (en) * | 2023-03-16 | 2023-09-12 | 杰华特微电子股份有限公司 | A switch drive integrated circuit and a switch drive setting method |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2000232347A (en) | Gate circuit and gate circuit control method | |
| JP4432215B2 (en) | Semiconductor switching element gate drive circuit | |
| KR100641862B1 (en) | Semiconductor apparatus | |
| JP2000253646A (en) | Gate circuit of insulated gate semiconductor device | |
| CN102769375B (en) | Power semiconductor device having plurality of switching elements connected in parallel | |
| KR100320398B1 (en) | Control circuit of semiconductor device | |
| JP3141613B2 (en) | Method and circuit for driving voltage-driven element | |
| CN101816119B (en) | Gate drive circuit | |
| CN105281729B (en) | Method and circuit for controlling a power semiconductor switch | |
| JP3758738B2 (en) | High-voltage side switch circuit using MOS gate type power semiconductor device | |
| JP3885563B2 (en) | Power semiconductor drive circuit | |
| JP4161737B2 (en) | Method and apparatus for driving semiconductor device | |
| JPH0946201A (en) | Method and apparatus for driving insulated gate semiconductor device | |
| JPH0947015A (en) | Driver circuit for self-extinguishing semiconductor device | |
| JPH05308717A (en) | Short circuit protection circuit | |
| JP2008193717A (en) | Method and apparatus for driving semiconductor device | |
| JP5939281B2 (en) | Drive control device | |
| JP3568848B2 (en) | Gate circuit of insulated gate semiconductor device | |
| JP2002300016A (en) | Gate driving method and gate driving circuit | |
| JPH11252896A (en) | IEGT gate control device | |
| JP2023103151A (en) | gate drive circuit | |
| JP4952112B2 (en) | Drive circuit for voltage-driven element | |
| JP2006340579A (en) | Gate circuit of insulating gate semiconductor element | |
| JP2002009598A (en) | Voltage-controlled switching element drive circuit | |
| JP2006324794A (en) | Voltage-driven semiconductor device driving apparatus |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20040924 |
|
| A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A712 Effective date: 20040924 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20060127 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20060131 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20060530 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20060731 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20061219 |