JP2000236033A - 半導体装置並びにその製造方法 - Google Patents

半導体装置並びにその製造方法

Info

Publication number
JP2000236033A
JP2000236033A JP2000031789A JP2000031789A JP2000236033A JP 2000236033 A JP2000236033 A JP 2000236033A JP 2000031789 A JP2000031789 A JP 2000031789A JP 2000031789 A JP2000031789 A JP 2000031789A JP 2000236033 A JP2000236033 A JP 2000236033A
Authority
JP
Japan
Prior art keywords
chip
track
semiconductor device
conductor
terminal
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2000031789A
Other languages
English (en)
Inventor
Boccini Pieramedeo
ピエラメデオ・ボッチーニ
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
STMicroelectronics SRL
Original Assignee
STMicroelectronics SRL
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by STMicroelectronics SRL filed Critical STMicroelectronics SRL
Publication of JP2000236033A publication Critical patent/JP2000236033A/ja
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W70/00—Package substrates; Interposers; Redistribution layers [RDL]
    • H10W70/40—Leadframes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W70/00—Package substrates; Interposers; Redistribution layers [RDL]
    • H10W70/40—Leadframes
    • H10W70/464—Additional interconnections in combination with leadframes
    • H10W70/468—Circuit boards
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W70/00—Package substrates; Interposers; Redistribution layers [RDL]
    • H10W70/60—Insulating or insulated package substrates; Interposers; Redistribution layers
    • H10W70/67—Insulating or insulated package substrates; Interposers; Redistribution layers characterised by their insulating layers or insulating parts
    • H10W70/688—Flexible insulating substrates
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W90/00—Package configurations
    • H10W90/401—Package configurations characterised by multiple insulating or insulated package substrates, interposers or RDLs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/071—Connecting or disconnecting
    • H10W72/073—Connecting or disconnecting of die-attach connectors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/071—Connecting or disconnecting
    • H10W72/073—Connecting or disconnecting of die-attach connectors
    • H10W72/07331—Connecting techniques
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/071—Connecting or disconnecting
    • H10W72/075—Connecting or disconnecting of bond wires
    • H10W72/07551—Connecting or disconnecting of bond wires characterised by changes in properties of the bond wires during the connecting
    • H10W72/07554—Connecting or disconnecting of bond wires characterised by changes in properties of the bond wires during the connecting changes in dispositions
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/30—Die-attach connectors
    • H10W72/351—Materials of die-attach connectors
    • H10W72/352—Materials of die-attach connectors comprising metals or metalloids, e.g. solders
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/30—Die-attach connectors
    • H10W72/351—Materials of die-attach connectors
    • H10W72/353—Materials of die-attach connectors not comprising solid metals or solid metalloids, e.g. ceramics
    • H10W72/354—Materials of die-attach connectors not comprising solid metals or solid metalloids, e.g. ceramics comprising polymers
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/50—Bond wires
    • H10W72/541—Dispositions of bond wires
    • H10W72/5445—Dispositions of bond wires being orthogonal to a side surface of the chip, e.g. parallel arrangements
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/50—Bond wires
    • H10W72/541—Dispositions of bond wires
    • H10W72/547—Dispositions of multiple bond wires
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/90—Bond pads, in general
    • H10W72/931—Shapes of bond pads
    • H10W72/932—Plan-view shape, i.e. in top view
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W74/00—Encapsulations, e.g. protective coatings

Landscapes

  • Wire Bonding (AREA)
  • Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)

Abstract

(57)【要約】 【課題】容易かつ経済的に製造され、リードフレームの
汎用性に優れた半導体装置並びにその製法を提供する。 【解決手段】平坦な絶縁膜１２と、装置の駆動部分を構
成し、支持部材に固定され、広い面の一方に金属化領域
１７を有する半導体チップ１３と、対応した接続端部を
有し、金属ストリップの形態の複数のターミナル導体１
１と、前記チップの金属化領域とターミナル導体の接続
端部との間に配置され、異方性導電材料のストリップを
有する電気的相互接続部材２０と、前記チップと、前記
ターミナル導体の接続端部と、前記電気的相互接続部材
とを囲んだハーメチックシール手段１０とを具備する半
導体装置である。前記電気的相互接続部材は、前記絶縁
膜上に形成された導電性トラック１８を有する

Description

【発明の詳細な説明】
【０００１】
【発明の属する技術分野】本発明は、請求項１並びに６
の上位概念に規定したような電子半導体装置、並びにそ
の製造方法に関する。
【０００２】
【従来の技術】良く知られているように、集積回路は、
半導体材料のチップに形成され、外部の電子回路への接
続のために、適当な支持、収容並びに電気的相互接続の
構造が必要である。この目的に的した代表的な構造は、
合成樹脂本体に囲まれており、チップを有する。このチ
ップは、平坦な支持体に固定され、チップの上面に設け
られた適当な金属化領域（パッド）に半田付けされたワ
イヤーにより、前記本体から現れた対応する電気コンダ
クターの、合成樹脂本体の内側に配置された端部に、接
続されている。
【０００３】これら構造体の製造のために、チップは、
例えば、適当な接着剤を使用した接着により、支持部材
の上に固定され、フレーム（リードフレーム）を形成す
るように相互接続セクションにより互いに接続された１
セットの金属ストリップが準備され、チップの周囲に配
置される。これら金属ストリップは、装置のターミナル
導体となるように設計されており、通常、金属シートを
打ち抜き成形して形成される。金により形成された細い
ワイヤーが、一端でチップの金属化領域に、また、他端
で、金属ストリップの端部に、夫々半田付けされる。一
連の製品のために一緒に他の構造体と共に、この構造体
は、適当なプレスモールドの中に配置され、このモール
ドに液状の熱か塑性エポキシ樹脂が注入される。この樹
脂の重合により、金属ストリップ、即ち、ターミナル導
体のの一部と、これらの間の相互接続セクションの一部
とを除いて上述した部材を囲んだ固体の合成樹脂本体を
有する構造体が形成される。
【０００４】
【発明が解決しようとする課題】集積密度の増加は、外
部に接続される集積回路のターミナルの数を増加するこ
とによりなされることは、知られている。かくして、装
置の密度を高めるためには、装置のターミナルを形成す
るようにデザインされる金属シートのストリップのサイ
ズを小さくすることが望ましい。これらストリップのサ
イズのための最小の制限は、金属シートの厚さにより決
定される。しかし。この厚さは、所定の剛性を与えるの
に必要、打ち抜き加工に必要、もしくは他の裁断処理に
必要な最小値よりも小さくすることはできない。また、
ストリップを、これらの端部がチップに可能な限り近接
し、かつ互いに干渉しないように、成形することが望ま
しい。かくして、湾曲もしくは曲げられた線状のストリ
ップもある。しかし、このことは、ストリップを長く
し、剛性が低下する。このために、ワイヤーを半田付け
する作業が難しくなり、また、ストリップもしくはワイ
ヤー間での短絡の危険性が高くなる。
【０００５】さらに、接続ワイヤーは、チップの面に垂
直な方向に弓形に延びており、この弓形の高さは、（明
らかに、この接続方法の適用の実用上の制限内で）ワイ
ヤーの高さと共に高くなり、このため、合成樹脂本体の
厚さは、ワイヤーを完全に覆うのに必要な最小値よりも
薄くすることはできない。さらに、所定のディメンショ
ンのチップと、金属化された領域の所定の配置とでの使
用に最も適するように形成されたストリップのフレーム
は、異なるディメンションと異なる配置との金属化領域
を有するチップに対しては、一般に使用することができ
ない。このことは、適切なリードフレームが各装置のた
めにデザインし、また、製造しなければならないので、
製造コストが高くなる。
【０００６】本発明の目的は、容易かつ経済的に製造さ
れ、また、上述した従来技術に係わる問題が軽減される
ような構造を有する半導体装置と、この装置を製造する
ための方法とを提供することである。
【０００７】
【課題を解決するための手段及び作用】この目的は、平
坦な支持部材と、装置の駆動部分を構成し、前記支持部
材に固定され、広い面の一方に金属化領域を有する半導
体材料のチップと、対応した接続端部を有し、金属スト
リップの形態の複数のターミナル導体と、前記チップの
金属化領域とターミナル導体の接続端部との間の電気的
相互接続部材と、前記チップと、前記ターミナル導体の
接続端部と、前記電気的相互接続部材とを囲んだハーメ
チックシール手段とを具備する半導体装置において、前
記電気的相互接続部材は、絶縁材料の膜上に形成された
導電性トラックを有することを特徴とする半導体装置に
より解決される。
【０００８】また、他の目的は、広い面の一方に金属化
領域を有する半導体材料のチップに、装置の駆動部分を
形成する工程と、このチップ’を平坦な支持部材に固定
する工程と、複数のターミナル導体を形成する工程と、
前記ターミナル導体の接続端部に前記チップの金属化領
域を電気的相互接続部材によって接続する工程と、前記
チップと、前記ターミナル導体の端部と、前記電気的相
互接続部材とをハーメチックシール手段で囲む工程とを
具備する半導体装置の製造方法において、前記電気的相
互接続部材による接続工程は、絶縁材料の膜上に導電性
トラックを形成する工程と、電気的相互接続部材とし
て、この導電性トラックを使用する工程とを有すること
を特徴とする製造方法により解決される。
【０００９】
【発明の実施の形態】本発明の装置は、図１にのみ示さ
れる合成樹脂本体１０と、装置のターミナル導体を形成
する複数の金属ストリップ１１と、例えば、ポリアミド
のような電気絶縁材で形成された膜１２とを有する。こ
の膜は、上に、本装置の駆動部を、即ち、集積回路を形
成する半導体材料で形成されたチップ１３が固定される
支持領域を有している。このチップ１３は、前面に、複
数の金属化領域（パッド）１７を有し、この金属化領域
の数は、前記ターミナル導体１１の数と等しい。これら
ターミナル導体１１は、金属シート片からの打ち抜きに
より、通常の方法で形成され、また、通常”リードフレ
ーム”と称されるフレーム１６を形成するように、接続
セクション（接続部）１５により片の残部に接続されて
いる。
【００１０】電気的に相互接続する部材が、前記チップ
の金属化領域１７と、ターミナル導体１１の端部との間
に設けられている。これら相互接続する部材は、例え
ば、銅の層を堆積して写真蝕刻する通常の処理により、
膜１２の上に形成された導電性のトラック１８と、一端
が前記チップの金属化領域１７に、また他端がチップに
最も近いトラック１８の端部に夫々半田付けされ、金
属、好ましくは、金で形成された細いワイヤーとを有す
る。
【００１１】効果的には、ターミナル導体１１へのチッ
プの金属化領域１７の電気的な接続を完成させるために
必要なトラック１８とターミナル導体１１との間の接続
は、これらの間に異方性の導電材料で形成された層を介
在させることにより、なされる。このタイプの材料は、
シートの全厚さに渡って均一に分布された金属ミクロス
フェア（ｍｉｃｒｏｓｐｈｅｒｅ）を含む”異方性導電
層”として知られている絶縁材料のシートを実質的に形
成している。このような材料は、誘電体として通常は機
能するけれども、加熱と圧縮とが同時になされた場合に
は、良導電体となるように電気的特性が部分的に変化可
能である。
【００１２】本発明のこの実施の形態において、異方性
導電材料のストリップ２０がターミナル導体１１とトラ
ック１８との接続端部の互いに対向した面間で、膜１２
上に配列されている。好ましくは、製造上有利なよう
に、２つのストリップ２０が、所定の材料のシートから
一体的に打ち抜かれたフレームの一部を形成している。
【００１３】適切な工具を使用して、前記ターミナル導
体１１の端部は、対向したトラック１８に、これらが夫
々個別もしくは一緒に１５０ないし１８０℃の温度範囲
で加熱されなが、１ないし３ ｋｇ／ｃｍ２の範囲の圧
力で押圧される。このようにして押圧された材料は、押
圧された部分が塑性変形される。この部分において、ミ
クロスフェアは、これらが互いにかつ対向した導電面と
接触するまで、密になり、かくして、図７に示すよう
に、これらの間に導電路を形成する。
【００１４】製造プロセスは、金属化領域１７とトラッ
ク１８の内端部との間に符号２１で示すワイヤーを半田
付け（ワイヤーボンディング）し、適当なモールドの中
に液体状のエポキシ樹脂を射出成形してこれを重合する
ことにより合成樹脂本体を形成し、接続セクションを打
ち抜き、そして、図１に示すような最終装置を製造する
ように、ターミナルを曲折する、既知の一連の工程を連
続してなされる。
【００１５】”ワイヤーボンディング”工程に対する変
形例として、”フリップチップ（ｆｌｉｐ ｃｈｉ
ｐ）”方法として知られている方法が、トラック１８の
内端部とチップの金属化領域１７との電気的な相互接続
のために、使用され得る。この場合、チップは、図に示
す構造に対して、逆さに装着され、また、トラック１８
は、これらの端部が金属化領域１７に重なるように、チ
ップの下で延びている。電気的な接続は、トラックの端
部に与えられる溶融可能な少量の合金を溶融し、再度固
化することによりなされる。
【００１６】容易に理解され得るように、本発明の目的
は、容易に達成され得る。これは、以下のの理由でなさ
れる。即ち、ターミナル導体が、個々の導体を充分に硬
くすることができるように所定のサイズで充分な間隔を
有するように形成することができ、ワイヤーの相互接続
は、非常に短いワイヤーにより、問題がなく、なされ
得、かくして、ワイヤー相互間並びにターミナル相互間
の短絡の危険性を減少することができ、非常に薄いハウ
ジングを製造することが可能となり、そして、ターミナ
ル導体の単一のフレームワーク（リードフレーム）が金
属トラックの長さと形状とを単に変えるだけで、即ち、
実際には、膜１２のみを対応するトラックと交換するだ
けで、異なるサイズと異なる配置との金属化領域を有す
るチップに対して、夫々使用可能である。
【００１７】さらに、図示し説明した実施の形態におい
て、ターミナル導体１１とトラックとの端部間での電気
的接続は、異方性導電材料のストリップの使用により、
極めて実用的で効果的な方法でなされる。
【図面の簡単な説明】
【図１】図１は、本発明に従って製造され得る形式の装
置の斜視図である。
【図２】図２は、係わる装置の構造を、これの一製造工
程のときに示す平面図である。
【図３】図３は、図２のIII −III 線に沿って切断して
示す断面図である。
【図４】図４は、図２のIV−IV線に沿って切断して示す
断面図である。
【図５】図５は、図２に示す本発明に係わる装置の構造
の一部を拡大して示す図である。
【図６】図６は、図３に示す本発明に係わる装置の構造
の一部を拡大して示す図である。
【図７】図７は、図４に示す本発明に係わる装置の構造
の一部を拡大して示す図である。
【符号の説明】
１０‥‥合成樹脂本体、１１‥‥金属ストリップ、１１
‥‥ターミナル導体、１２‥‥電気絶縁材で形成された
膜、１３‥‥チップ、１５‥‥接続セクション（接続
部）、１７‥‥金属化領域（パッド）、１８‥‥トラッ
ク、２０‥‥異方性導電材料のストリップ。

Claims (10)

    【特許請求の範囲】
  1. 【請求項１】 平坦な支持部材（１２）と、 装置の駆動部分を構成し、前記支持部材（１２）に固定
    され、広い面の一方に金属化領域（１７）を有する半導
    体材料のチップ（１３）と、 対応した接続端部を有し、金属ストリップの形態の複数
    のターミナル導体（１１）と、 前記チップ（１３）の金属化領域（１７）とターミナル
    導体（１１）の接続端部との間の電気的相互接続部材
    （１８，２０，２１）と、 前記チップ（１３）と、前記ターミナル導体（１１）の
    接続端部と、前記電気的相互接続部材（１８，２０，２
    １）とを囲んだハーメチックシール手段（１０）とを具
    備する半導体装置において、 前記電気的相互接続部材は、絶縁材料の膜（１２）上に
    形成された導電性トラック（１８）を有することを特徴
    とする半導体装置。
  2. 【請求項２】 前記平坦な支持部材は、絶縁材料の膜
    （１２）の一部である請求項１の半導体装置。
  3. 【請求項３】 前記ターミナル導体（１１）と、導電体
    のトラック（１８）との接続端部は、互いに面してお
    り，また，異方性材料のストリップ（２０）が、前記互
    いに面した端部間で，膜（１２）上に配置されており，
    相互接続部材（１８，２０，２１）の各々は、異方性導
    電材料（２０）のストリップの導電性部分を有する請求
    項１もしくは２の半導体装置。
  4. 【請求項４】 前記導電性部材は、複数の金属ワイヤー
    （２１）を有し、各金属ワイヤーは、一端が前記チップ
    （１３）の金属化領域（１７）に、また他端が前記トラ
    ック（１８）の１つに、夫々半田付けされている請求項
    ３の半導体装置。
  5. 【請求項５】 前記ハーメチックシール手段は、合成樹
    脂の本体（１０）を有する請求項１ないし４のいずれか
    １の半導体装置。
  6. 【請求項６】 広い面の一方に金属化領域（１７）を有
    する半導体材料のチップ（１３）に、装置の駆動部分を
    形成する工程と、 このチップ’（１３）を平坦な支持部材（１２）に固定
    する工程と、 複数のターミナル導体（１１）を形成する工程と、 前記ターミナル導体（１１）の接続端部に前記チップ
    （１３）の金属化領域（１７）を電気的相互接続部材
    （１８）によって接続する工程と、 前記チップ（１３）と、前記ターミナル導体（１１）の
    端部と、前記電気的相互接続部材（１８）とをハーメチ
    ックシール手段で囲む工程とを具備する半導体装置の製
    造方法において、 前記電気的相互接続部材による接続工程は、絶縁材料の
    膜（１２）上に導電性トラック（１８）を形成する工程
    と、電気的相互接続部材として、この導電性トラック
    （１８）を使用する工程とを有することを特徴とする製
    造方法。
  7. 【請求項７】 絶縁材料の膜（１２）の領域を、前記平
    坦な支持部材として使用する請求項６の製造方法。
  8. 【請求項８】 前記ターミナル導体（１１）の接続端部
    に前記チップ（１３）の金属化領域（１７）を接続する
    工程は、 前記ターミナル導体（１１）と、前記膜上に形成された
    導電体のトラック（１８）との接続端部の互いに対向し
    た面間に，異方性材料のストリップ（２０）を位置させ
    る工程と、 この異方性材料のストリップ（２０）の構造を、前記タ
    ーミナル導体（１１）と、前記導電体のトラック（１
    ８）との接続端部の互いに対向した面間に位置する部分
    が導電性を有するように、変化させる工程とを有する請
    求項６もしくは７の製造方法。
  9. 【請求項９】 前記異方性材料のストリップ（２０）の
    構造を変化させる工程は、前記ターミナル導体（１１）
    と、前記導電体のトラック（１８）との接続端部間の、
    少なくとも前記ストリップの一部を加熱かつ加圧する工
    程を有する請求項８の製造方法。
  10. 【請求項１０】 前記ハーメチックシール手段で囲む工
    程は、熱可塑性エポキシ樹脂をプレス成形して合成樹脂
    本体を形成する工程を有する請求項６ないし９のいずれ
    か１の製造方法。
JP2000031789A 1999-02-11 2000-02-09 半導体装置並びにその製造方法 Pending JP2000236033A (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
EP99830072A EP1028464B1 (en) 1999-02-11 1999-02-11 Semiconductor device with improved interconnections between the chip and the terminals, and process for its manufacture
EP99830072.7 1999-02-11

Publications (1)

Publication Number Publication Date
JP2000236033A true JP2000236033A (ja) 2000-08-29

Family

ID=8243273

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2000031789A Pending JP2000236033A (ja) 1999-02-11 2000-02-09 半導体装置並びにその製造方法

Country Status (4)

Country Link
US (1) US6396132B1 (ja)
EP (1) EP1028464B1 (ja)
JP (1) JP2000236033A (ja)
DE (1) DE69932495D1 (ja)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
IT1317559B1 (it) * 2000-05-23 2003-07-09 St Microelectronics Srl Telaio di supporto per chip avente interconnessioni a bassa resistenza.
US20090250449A1 (en) * 2008-04-02 2009-10-08 The Trustees Of Dartmouth College System And Method For Deicing Of Power Line Cables
EP2680305A3 (en) * 2012-06-29 2014-02-26 Samsung Electro-Mechanics Co., Ltd Semiconductor package

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3544857A (en) * 1966-08-16 1970-12-01 Signetics Corp Integrated circuit assembly with lead structure and method
US4110838A (en) * 1976-07-30 1978-08-29 Texas Instruments Incorporated Magnetic bubble memory package
US5018005A (en) * 1989-12-27 1991-05-21 Motorola Inc. Thin, molded, surface mount electronic device
JPH0878605A (ja) * 1994-09-01 1996-03-22 Hitachi Ltd リードフレームおよびそれを用いた半導体集積回路装置
US5807767A (en) * 1996-01-02 1998-09-15 Micron Technology, Inc. Technique for attaching die to leads

Also Published As

Publication number Publication date
EP1028464B1 (en) 2006-07-26
DE69932495D1 (de) 2006-09-07
EP1028464A1 (en) 2000-08-16
US6396132B1 (en) 2002-05-28

Similar Documents

Publication Publication Date Title
US3778887A (en) Electronic devices and method for manufacturing the same
US5198964A (en) Packaged semiconductor device and electronic device module including same
US6084310A (en) Semiconductor device, lead frame, and lead bonding
US5844306A (en) Die pad structure for solder bonding
US5652461A (en) Semiconductor device with a convex heat sink
US8659146B2 (en) Lead frame based, over-molded semiconductor package with integrated through hole technology (THT) heat spreader pin(s) and associated method of manufacturing
US6291262B1 (en) Surface mount TO-220 package and process for the manufacture thereof
US20100193922A1 (en) Semiconductor chip package
US6780679B2 (en) Semiconductor device and method of manufacturing the same
US7179686B2 (en) Manufacturing method of semiconductor device
JP2915282B2 (ja) プラスチックモールドした集積回路パッケージ
US20070236891A1 (en) Semiconductor device having heat radiation member and semiconductor chip and method for manufacturing the same
JP2000236033A (ja) 半導体装置並びにその製造方法
EP0723293B1 (en) Semiconductor device with a heat sink and method of producing the heat sink
JPH0917910A (ja) 半導体装置及びその製造方法、検査方法、実装基板
JP3234614B2 (ja) 半導体装置及びその製造方法
JP2001177007A (ja) 半導体装置及びその製造方法
JP2503029B2 (ja) 薄型構造の半導体装置の製造方法
JP2568057B2 (ja) 集積回路装置
JPH07249708A (ja) 半導体装置及びその実装構造
JP3908395B2 (ja) 半導体装置製造用の基板、およびそれを用いた半導体装置の製造方法
JPH03119755A (ja) リードフレームの製造方法
JPH04329659A (ja) 混成集積回路装置およびその製造方法
KR100335759B1 (ko) 볼 그리드 어레이 반도체 패키지 및 그 제조방법
JPH05166971A (ja) 半導体装置