JP2000236045A - 高周波パッケージ - Google Patents
高周波パッケージInfo
- Publication number
- JP2000236045A JP2000236045A JP11036653A JP3665399A JP2000236045A JP 2000236045 A JP2000236045 A JP 2000236045A JP 11036653 A JP11036653 A JP 11036653A JP 3665399 A JP3665399 A JP 3665399A JP 2000236045 A JP2000236045 A JP 2000236045A
- Authority
- JP
- Japan
- Prior art keywords
- frequency
- conductor
- package
- semiconductor chip
- cavity
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Abandoned
Links
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W42/00—Arrangements for protection of devices
- H10W42/20—Arrangements for protection of devices protecting against electromagnetic or particle radiation, e.g. light, X-rays, gamma-rays or electrons
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W70/00—Package substrates; Interposers; Redistribution layers [RDL]
- H10W70/60—Insulating or insulated package substrates; Interposers; Redistribution layers
- H10W70/67—Insulating or insulated package substrates; Interposers; Redistribution layers characterised by their insulating layers or insulating parts
- H10W70/68—Shapes or dispositions thereof
- H10W70/682—Shapes or dispositions thereof comprising holes having chips therein
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W70/00—Package substrates; Interposers; Redistribution layers [RDL]
- H10W70/60—Insulating or insulated package substrates; Interposers; Redistribution layers
- H10W70/67—Insulating or insulated package substrates; Interposers; Redistribution layers characterised by their insulating layers or insulating parts
- H10W70/68—Shapes or dispositions thereof
- H10W70/685—Shapes or dispositions thereof comprising multiple insulating layers
Landscapes
- Shielding Devices Or Components To Electric Or Magnetic Fields (AREA)
Abstract
(57)【要約】
【課題】 占有面積の大きな半導体チップをパッケージ
内部の空洞が共振を起こすことなく実装できる高周波パ
ッケージを実現する。 【解決手段】 １つ以上の高周波半導体チップが接地固
定される地導体となる導体表面を有する基台と、上記高
周波半導体チップ全体の周囲を囲むように設けられて上
記基台の導体面に接続された導体を有する側壁と、上記
高周波半導体チップ全体を覆うように上記高周波半導体
チップに対向させて設けられ、上記側壁の導体に接続さ
れた導体を有するカバーとを備え、上記高周波半導体チ
ップを高周波的にシールドする高周波パッケージであっ
て、上記カバーに上記高周波パッケージの空洞の中央付
近の上記基台からの高さを高くし、上記高周波パッケー
ジの空洞内部に発生する導波管モードの電磁界分布を不
連続にする凸部を設け、等価的に上記空洞の大きさを縮
小して上記空洞における共振周波数を高めた。
内部の空洞が共振を起こすことなく実装できる高周波パ
ッケージを実現する。 【解決手段】 １つ以上の高周波半導体チップが接地固
定される地導体となる導体表面を有する基台と、上記高
周波半導体チップ全体の周囲を囲むように設けられて上
記基台の導体面に接続された導体を有する側壁と、上記
高周波半導体チップ全体を覆うように上記高周波半導体
チップに対向させて設けられ、上記側壁の導体に接続さ
れた導体を有するカバーとを備え、上記高周波半導体チ
ップを高周波的にシールドする高周波パッケージであっ
て、上記カバーに上記高周波パッケージの空洞の中央付
近の上記基台からの高さを高くし、上記高周波パッケー
ジの空洞内部に発生する導波管モードの電磁界分布を不
連続にする凸部を設け、等価的に上記空洞の大きさを縮
小して上記空洞における共振周波数を高めた。
Description
【０００１】
【産業上の利用分野】この発明は、主としてマイクロ波
帯、およびミリ波帯における高周波デバイスが形成され
た高周波半導体チップを実装する高周波パッケージに関
するものである。
帯、およびミリ波帯における高周波デバイスが形成され
た高周波半導体チップを実装する高周波パッケージに関
するものである。
【０００２】
【従来の技術】従来、この種の装置として図１３および
図１４に示すようなものがあった。この図は、特開平５
−８３０１０号公報に示されたもので、複数の半導体チ
ップを実装するための高周波パッケージの構造を示すも
ので、図１３がパッケージの上面図、図１４は図１３に
おけるＡ−Ａ’の断面構造の説明図である。図におい
て、１は金属製ベースプレート、２は金属製側壁、３は
金属製キャップ、５ａ、５ｂは半導体チップ、１７は金
属製遮蔽壁、１８は分岐回路基板、２０はフィードスル
−部である。なお、図１３においては、金属製キャップ
３を取り外した状態が示されている。金属製ベースプレ
ート１と金属製側壁２および金属製遮蔽壁１７、分岐回
路基板１８はロウ付けなどにより接合されて高周波パッ
ケージを構成している。フィードスルー部２０は、金属
製側壁２に設けた切り欠き部分にストリップ導体を内装
した誘電体を充填して構成され、金属製側壁２の内側で
は半導体チップ５ａ，５ｂと金ワイヤなどを用いて接続
され、金属製側壁２の外側では分配回路基板２と接続さ
れて、両者の間の高周波信号の接続を行う。半導体チッ
プ５ａ，５ｂはベースプレート上に半田付けなどにより
固定されている。金属製キャップ３は、金属製側壁２の
上面に溶接等によってとりつけられ、パッケージ内部を
高周波的にシールドするとともに、パッケージ内部の気
密を確保する。また、金属製遮蔽壁１７の上面も、金属
製キャップ３と電気的に接続されている。
図１４に示すようなものがあった。この図は、特開平５
−８３０１０号公報に示されたもので、複数の半導体チ
ップを実装するための高周波パッケージの構造を示すも
ので、図１３がパッケージの上面図、図１４は図１３に
おけるＡ−Ａ’の断面構造の説明図である。図におい
て、１は金属製ベースプレート、２は金属製側壁、３は
金属製キャップ、５ａ、５ｂは半導体チップ、１７は金
属製遮蔽壁、１８は分岐回路基板、２０はフィードスル
−部である。なお、図１３においては、金属製キャップ
３を取り外した状態が示されている。金属製ベースプレ
ート１と金属製側壁２および金属製遮蔽壁１７、分岐回
路基板１８はロウ付けなどにより接合されて高周波パッ
ケージを構成している。フィードスルー部２０は、金属
製側壁２に設けた切り欠き部分にストリップ導体を内装
した誘電体を充填して構成され、金属製側壁２の内側で
は半導体チップ５ａ，５ｂと金ワイヤなどを用いて接続
され、金属製側壁２の外側では分配回路基板２と接続さ
れて、両者の間の高周波信号の接続を行う。半導体チッ
プ５ａ，５ｂはベースプレート上に半田付けなどにより
固定されている。金属製キャップ３は、金属製側壁２の
上面に溶接等によってとりつけられ、パッケージ内部を
高周波的にシールドするとともに、パッケージ内部の気
密を確保する。また、金属製遮蔽壁１７の上面も、金属
製キャップ３と電気的に接続されている。
【０００３】通常、高周波パッケージの使用可能な最高
周波数は、パッケージ内部の空洞を空洞共振器とみなし
た場合の最低次の共振周波数によって制限される。この
共振周波数は、空洞の各辺の寸法および内部に配置され
る半導体素子の大きさ等によって変化する。しかし、通
常は、空洞を両端が短絡された導波管とみなすと、この
導波管の基本モードであるＴＥ10モードの遮断周波数よ
り低い周波数では空洞が共振することはないので、ＴＥ
10モードの遮断周波数が使用する最高周波数より高くな
るように空洞の寸法を決定することが多い。ここで、Ｔ
Ｅ10モードの遮断周波数Ｆc は、空洞の各辺の長さの中
で２番目に長い辺の長さを横幅Ａとし、半導体チップの
影響を無視した場合、簡易的に概略Ｆc ＝Ｃ0 ／（２
Ａ）で与えられる。ここで、Ｃ0 は真空中の光速であ
る。このため、高い周波数においては、高いＦc を確保
する必要があり、高周波パッケージの横幅Ａを大きくす
ることができないため、複数の半導体チップを１つの半
導体パッケージに実装することができなくなる。
周波数は、パッケージ内部の空洞を空洞共振器とみなし
た場合の最低次の共振周波数によって制限される。この
共振周波数は、空洞の各辺の寸法および内部に配置され
る半導体素子の大きさ等によって変化する。しかし、通
常は、空洞を両端が短絡された導波管とみなすと、この
導波管の基本モードであるＴＥ10モードの遮断周波数よ
り低い周波数では空洞が共振することはないので、ＴＥ
10モードの遮断周波数が使用する最高周波数より高くな
るように空洞の寸法を決定することが多い。ここで、Ｔ
Ｅ10モードの遮断周波数Ｆc は、空洞の各辺の長さの中
で２番目に長い辺の長さを横幅Ａとし、半導体チップの
影響を無視した場合、簡易的に概略Ｆc ＝Ｃ0 ／（２
Ａ）で与えられる。ここで、Ｃ0 は真空中の光速であ
る。このため、高い周波数においては、高いＦc を確保
する必要があり、高周波パッケージの横幅Ａを大きくす
ることができないため、複数の半導体チップを１つの半
導体パッケージに実装することができなくなる。
【０００４】図１３、１４に示された高周波パッケージ
においては、パッケージ内部が金属製遮蔽壁１７によっ
て２つの空洞に分割されているため、それぞれの空洞に
おける導波管モードの遮断周波数Ｆc を高くできるた
め、複数の半導体素子を同時に実装することが可能とな
る。
においては、パッケージ内部が金属製遮蔽壁１７によっ
て２つの空洞に分割されているため、それぞれの空洞に
おける導波管モードの遮断周波数Ｆc を高くできるた
め、複数の半導体素子を同時に実装することが可能とな
る。
【０００５】
【発明が解決しようとする課題】従来の高周波パッケー
ジは以上のように構成されているので、高周波モジュー
ル内に専有面積が小さな半導体チップを複数実装する場
合には適用可能であるが、１つあたりの専有面積が大き
く導波管モードを遮断にできるパッケージ横幅以上の寸
法を有する半導体チップを実装することはできないとい
う問題があった。
ジは以上のように構成されているので、高周波モジュー
ル内に専有面積が小さな半導体チップを複数実装する場
合には適用可能であるが、１つあたりの専有面積が大き
く導波管モードを遮断にできるパッケージ横幅以上の寸
法を有する半導体チップを実装することはできないとい
う問題があった。
【０００６】また、パッケージ内を複数の空洞に分割す
るためには、金属製キャップ３を溶接などで金属製側壁
に取り付ける際に、金属製遮蔽壁１７と金属製キャップ
３の間も電気的に接続される必要があるが、金属製側壁
２と金属製遮蔽壁１７の高さを正確に合わせないと隙間
ができるなどして十分に電気的な接続がとれなかった
り、金属製キャップ３の中央部分にあたる金属製遮蔽壁
部分においては、接続面が金属製キャップ３の下に隠れ
て溶接などの接続作業を確実に行うことが困難であるな
どの問題もあった。
るためには、金属製キャップ３を溶接などで金属製側壁
に取り付ける際に、金属製遮蔽壁１７と金属製キャップ
３の間も電気的に接続される必要があるが、金属製側壁
２と金属製遮蔽壁１７の高さを正確に合わせないと隙間
ができるなどして十分に電気的な接続がとれなかった
り、金属製キャップ３の中央部分にあたる金属製遮蔽壁
部分においては、接続面が金属製キャップ３の下に隠れ
て溶接などの接続作業を確実に行うことが困難であるな
どの問題もあった。
【０００７】この発明は上記のような問題点を解決する
ためになされたもので、占有面積の大きな半導体チップ
でも、パッケージ内部の空洞が共振を起こすことなく実
装することができる高周波パッケージを実現することを
目的とする。
ためになされたもので、占有面積の大きな半導体チップ
でも、パッケージ内部の空洞が共振を起こすことなく実
装することができる高周波パッケージを実現することを
目的とする。
【０００８】
【課題を解決するための手段】この発明の高周波パッケ
ージは、高周波デバイスが形成された１つ以上の高周波
半導体チップが接地固定される地導体となる導体表面を
有する基台と、上記高周波半導体チップ全体の周囲を囲
むように設けられて上記基台の導体面に接続された導体
を有する側壁と、上記高周波半導体チップ全体を覆うよ
うに上記高周波半導体チップに対向させて設けられ、上
記側壁の導体に接続された導体を有するカバーとを備
え、上記高周波半導体チップを高周波的にシールドする
高周波パッケージであって、上記カバーに上記高周波パ
ッケージの空洞の中央付近の上記基台からの高さを高く
し、上記高周波パッケージの空洞内部に発生する導波管
モードの電磁界分布を不連続にする凸部を設け、等価的
に上記空洞の大きさを縮小して上記空洞における共振周
波数を高めたものである。
ージは、高周波デバイスが形成された１つ以上の高周波
半導体チップが接地固定される地導体となる導体表面を
有する基台と、上記高周波半導体チップ全体の周囲を囲
むように設けられて上記基台の導体面に接続された導体
を有する側壁と、上記高周波半導体チップ全体を覆うよ
うに上記高周波半導体チップに対向させて設けられ、上
記側壁の導体に接続された導体を有するカバーとを備
え、上記高周波半導体チップを高周波的にシールドする
高周波パッケージであって、上記カバーに上記高周波パ
ッケージの空洞の中央付近の上記基台からの高さを高く
し、上記高周波パッケージの空洞内部に発生する導波管
モードの電磁界分布を不連続にする凸部を設け、等価的
に上記空洞の大きさを縮小して上記空洞における共振周
波数を高めたものである。
【０００９】また、上記カバーに設けた凸部に、更に凸
型の変形を設け、上記高周波パッケージの空洞の上記基
台からの高さを２段階の凸部で高くしたものである。
型の変形を設け、上記高周波パッケージの空洞の上記基
台からの高さを２段階の凸部で高くしたものである。
【００１０】また、高周波デバイスが形成された複数の
高周波半導体チップが接地固定される地導体となる導体
表面を有する基台と、上記高周波半導体チップ全体の周
囲を囲むように設けられて上記基台の導体面に接続され
た導体を有する側壁と、上記高周波半導体チップ全体を
覆うように上記高周波半導体チップに対向させて設けら
れ、上記側壁の導体に接続された導体を有するカバーと
を備え、上記高周波半導体チップを高周波的にシールド
する高周波パッケージであって、上記カバーに上記高周
波パッケージの空洞の上記複数の高周波半導体チップの
設置位置における上記基台からの高さをそれぞれの設置
位置で高くし、上記高周波パッケージの空洞内部に発生
する導波管モードの電磁界分布を不連続にする複数の凸
部を設け、等価的に上記空洞の大きさを縮小して上記空
洞における共振周波数を高めたものである。
高周波半導体チップが接地固定される地導体となる導体
表面を有する基台と、上記高周波半導体チップ全体の周
囲を囲むように設けられて上記基台の導体面に接続され
た導体を有する側壁と、上記高周波半導体チップ全体を
覆うように上記高周波半導体チップに対向させて設けら
れ、上記側壁の導体に接続された導体を有するカバーと
を備え、上記高周波半導体チップを高周波的にシールド
する高周波パッケージであって、上記カバーに上記高周
波パッケージの空洞の上記複数の高周波半導体チップの
設置位置における上記基台からの高さをそれぞれの設置
位置で高くし、上記高周波パッケージの空洞内部に発生
する導波管モードの電磁界分布を不連続にする複数の凸
部を設け、等価的に上記空洞の大きさを縮小して上記空
洞における共振周波数を高めたものである。
【００１１】また、上記基台を上記高周波半導体チップ
が接地固定される地導体となる導体表面を有するセラミ
ック多層基板で構成し、上記側壁を内側を除去した枠状
のセラミック基板を積層して形成したセラミック多層基
板で、その内部に積層方向に形成されて上記基台の導体
表面に接続され、複数個が列状に周回配置された導電性
ＶＩＡホールが設けられたセラミック多層基板で構成し
たものである。
が接地固定される地導体となる導体表面を有するセラミ
ック多層基板で構成し、上記側壁を内側を除去した枠状
のセラミック基板を積層して形成したセラミック多層基
板で、その内部に積層方向に形成されて上記基台の導体
表面に接続され、複数個が列状に周回配置された導電性
ＶＩＡホールが設けられたセラミック多層基板で構成し
たものである。
【００１２】また、上記カバーを導体板で形成し、上記
凸部を上記導体板への彫り込み切削加工で設けたもので
ある。
凸部を上記導体板への彫り込み切削加工で設けたもので
ある。
【００１３】また、上記カバーを上記凸部の深さの厚さ
で、上記凸部の位置に貫通孔が設けられた第一の導体板
に第二の導体板を外側に重ね合わせて形成したものであ
る。
で、上記凸部の位置に貫通孔が設けられた第一の導体板
に第二の導体板を外側に重ね合わせて形成したものであ
る。
【００１４】さらに、上記カバーを、上記高周波半導体
チップに対向する第一の導体面を有し、上記凸部の位置
に貫通孔を設けたセラミック基板を積層して形成したセ
ラミック多層基板で、その内部の上記貫通孔の周りに積
層方向に形成されて上記第一の導体面に接続された複数
個の列状に配置された導電性ＶＩＡホールが設けられた
第一のセラミック多層基板と、上記導電性ＶＩＡホール
に接続され、上記高周波半導体チップに対向する第二の
導体面を有し、上記第一のセラミック多層基板の外側に
重ね合わせて設けた第二のセラミック多層基板から構成
したものである。
チップに対向する第一の導体面を有し、上記凸部の位置
に貫通孔を設けたセラミック基板を積層して形成したセ
ラミック多層基板で、その内部の上記貫通孔の周りに積
層方向に形成されて上記第一の導体面に接続された複数
個の列状に配置された導電性ＶＩＡホールが設けられた
第一のセラミック多層基板と、上記導電性ＶＩＡホール
に接続され、上記高周波半導体チップに対向する第二の
導体面を有し、上記第一のセラミック多層基板の外側に
重ね合わせて設けた第二のセラミック多層基板から構成
したものである。
【００１５】
【発明の実施の形態】実施の形態１．図１はこの発明の
実施の形態１の高周波パッケージを示す外観説明図であ
る。図２は図１におけるＡ−Ａ’断面説明図、図３は図
１におけるＢ−Ｂ’断面説明図である。図において、１
は金属製ベースプレート、２は金属製側壁、３は金属製
キャップ、４は金属製キャップ３に設けた凸部、５は半
導体チップ、２０はフィードスル−部、２１は金ワイヤ
である。
実施の形態１の高周波パッケージを示す外観説明図であ
る。図２は図１におけるＡ−Ａ’断面説明図、図３は図
１におけるＢ−Ｂ’断面説明図である。図において、１
は金属製ベースプレート、２は金属製側壁、３は金属製
キャップ、４は金属製キャップ３に設けた凸部、５は半
導体チップ、２０はフィードスル−部、２１は金ワイヤ
である。
【００１６】ベースプレート１と側壁２はロウ付けなど
により接合されて高周波パッケージを構成している。フ
ィードスルー部２０は、金属製側壁２に設けた切り欠き
部分にストリップ導体を内装した誘電体を充填して構成
され、金属製側壁２の内側では半導体チップ５と金ワイ
ヤ２１を用いて接続されて、パッケージ外部と半導体チ
ップ５の間の高周波信号の接続を行う。半導体チップ５
はベースプレート１上に半田付けなどにより固定されて
いる。金属製キャップ３は、金属製側壁２の上面に溶接
等によってとりつけられ、パッケージ内部を高周波的に
シールドするとともに、パッケージ内部の気密を確保す
る。金属製キャップ３のほぼ中央付近にプレスなどによ
って設けられた凸部４によって、パッケージ内部の空洞
は、パッケージの中央付近においてベースプレート１か
らキャップ３までの高さが高い構造となっている。
により接合されて高周波パッケージを構成している。フ
ィードスルー部２０は、金属製側壁２に設けた切り欠き
部分にストリップ導体を内装した誘電体を充填して構成
され、金属製側壁２の内側では半導体チップ５と金ワイ
ヤ２１を用いて接続されて、パッケージ外部と半導体チ
ップ５の間の高周波信号の接続を行う。半導体チップ５
はベースプレート１上に半田付けなどにより固定されて
いる。金属製キャップ３は、金属製側壁２の上面に溶接
等によってとりつけられ、パッケージ内部を高周波的に
シールドするとともに、パッケージ内部の気密を確保す
る。金属製キャップ３のほぼ中央付近にプレスなどによ
って設けられた凸部４によって、パッケージ内部の空洞
は、パッケージの中央付近においてベースプレート１か
らキャップ３までの高さが高い構造となっている。
【００１７】次に動作を説明する。このような、パッケ
ージ中央付近においてベースプレート１からキャップ３
までの高さが高くなった構造では、空洞の高さが変化す
る場所で空洞内部に発生する導波管モードの電磁界分布
に不連続が生じる。この不連続によって、高さが高い部
分に対する高さが低い部分における電磁界強度が弱くな
り、等価的に空洞の大きさが小さくなったように見なせ
る。従って、このような構造のパッケージでは、通常の
高さが一定になっているパッケージ構造の場合に比べ
て、パッケージ内部の空洞における共振周波数が高くな
る。このことは、パッケージ内部の空洞を、両端が金属
壁で短絡された導波管とみなして、この導波管の遮断周
波数について調べることにより説明できる。図４に、中
央付近で高さが高くなった断面構造を有する導波管にお
ける最低次の導波管モードの遮断周波数を２次元の有限
要素法を用いて計算した結果を示す。図４においては、
パッケージ内に置かれた半導体チップを、横幅が空洞の
横幅Ａと同じで厚さがｔの誘電体の板（比誘電率＝５．
７）としてモデル化し、空洞中央部における空洞の高さ
ｈを２種類変えた場合について、凸部の横幅Ｗと導波管
モードの遮断周波数Ｆc の関係を計算している。また、
凸部がある場合の遮断周波数Ｆc を、空洞の高さがｈに
等しい通常の方形断面構造の導波管における導波管モー
ドの遮断周波数Ｆ0 を用いて規格化して表している。な
お、ここでは、半導体チップの厚さｔがｔ＝０．０８Ａ
と薄く、凸部の肩の部分の高さｂを半導体チップに接触
しない程度の通常設定する低さまで下げた場合のｂ＝
１．３３ｔとして計算している。この図から判るよう
に、パッケージの中央付近において金属製キャップ３に
凸部４を設けた構造では、導波管モードの遮断周波数を
通常の方形断面形状の場合に比べて１．２倍以上に高く
することが可能となる。これに伴って、空洞内部におけ
る共振周波数も、通常の平板状の金属製キャップを用い
た場合に比べて高くすることができる。
ージ中央付近においてベースプレート１からキャップ３
までの高さが高くなった構造では、空洞の高さが変化す
る場所で空洞内部に発生する導波管モードの電磁界分布
に不連続が生じる。この不連続によって、高さが高い部
分に対する高さが低い部分における電磁界強度が弱くな
り、等価的に空洞の大きさが小さくなったように見なせ
る。従って、このような構造のパッケージでは、通常の
高さが一定になっているパッケージ構造の場合に比べ
て、パッケージ内部の空洞における共振周波数が高くな
る。このことは、パッケージ内部の空洞を、両端が金属
壁で短絡された導波管とみなして、この導波管の遮断周
波数について調べることにより説明できる。図４に、中
央付近で高さが高くなった断面構造を有する導波管にお
ける最低次の導波管モードの遮断周波数を２次元の有限
要素法を用いて計算した結果を示す。図４においては、
パッケージ内に置かれた半導体チップを、横幅が空洞の
横幅Ａと同じで厚さがｔの誘電体の板（比誘電率＝５．
７）としてモデル化し、空洞中央部における空洞の高さ
ｈを２種類変えた場合について、凸部の横幅Ｗと導波管
モードの遮断周波数Ｆc の関係を計算している。また、
凸部がある場合の遮断周波数Ｆc を、空洞の高さがｈに
等しい通常の方形断面構造の導波管における導波管モー
ドの遮断周波数Ｆ0 を用いて規格化して表している。な
お、ここでは、半導体チップの厚さｔがｔ＝０．０８Ａ
と薄く、凸部の肩の部分の高さｂを半導体チップに接触
しない程度の通常設定する低さまで下げた場合のｂ＝
１．３３ｔとして計算している。この図から判るよう
に、パッケージの中央付近において金属製キャップ３に
凸部４を設けた構造では、導波管モードの遮断周波数を
通常の方形断面形状の場合に比べて１．２倍以上に高く
することが可能となる。これに伴って、空洞内部におけ
る共振周波数も、通常の平板状の金属製キャップを用い
た場合に比べて高くすることができる。
【００１８】以上のように、この実施の形態１によれ
ば、金属製キャップ３の形状を変化させるだけで、パッ
ケージ内部の空洞における共振周波数を高くすることが
可能であり、従来の構造のパッケージに比べてより大き
な半導体チップを実装することが可能になるとともに、
金属製キャップを取り付ける際に、キャップの周辺部の
みを接合すれば良いため、組立が簡単になるとともに、
接合不良などによるトラブルが起こりにくいという効果
がある。
ば、金属製キャップ３の形状を変化させるだけで、パッ
ケージ内部の空洞における共振周波数を高くすることが
可能であり、従来の構造のパッケージに比べてより大き
な半導体チップを実装することが可能になるとともに、
金属製キャップを取り付ける際に、キャップの周辺部の
みを接合すれば良いため、組立が簡単になるとともに、
接合不良などによるトラブルが起こりにくいという効果
がある。
【００１９】なお、この例では、専有面積が大きく所定
の寸法以上の寸法の一つの半導体チップをパッケージ内
に実装する場合について説明したが、これと同様の寸法
になるような複数の半導体チップを金属製遮蔽壁を設け
ずに同一パッケージ内に実装する場合についても同様の
効果がある。
の寸法以上の寸法の一つの半導体チップをパッケージ内
に実装する場合について説明したが、これと同様の寸法
になるような複数の半導体チップを金属製遮蔽壁を設け
ずに同一パッケージ内に実装する場合についても同様の
効果がある。
【００２０】実施の形態２．図５はこの発明の実施の形
態２の高周波パッケージを示すパッケージ断面説明図で
ある。図において、１、２、３、５は図１から図３に示
されたものと同一である。４ａは第１の凸部、４ｂは第
２の凸部である。まず、金属製キャップ３の中央部付近
に第１の凸部４ａが設けられ、この第１の凸部４ａの中
央部付近に第２の凸部４ｂが階段状に設けられている。
態２の高周波パッケージを示すパッケージ断面説明図で
ある。図において、１、２、３、５は図１から図３に示
されたものと同一である。４ａは第１の凸部、４ｂは第
２の凸部である。まず、金属製キャップ３の中央部付近
に第１の凸部４ａが設けられ、この第１の凸部４ａの中
央部付近に第２の凸部４ｂが階段状に設けられている。
【００２１】このように、第１の凸部４ａの上に更に第
２の凸部４ｂを設けた構造では、パラメータとしてそれ
ぞれの凸部の大きさ及び高さ、凸部を設ける位置等複数
の自由度が得られるため、実装する半導体チップの大き
さや金属製キャップの強度などを考慮して、パッケージ
構造の最適化をはかることができる。また、空洞の高さ
が変化する場所が増えるため、凸部が１段の場合に比べ
て、空洞の共振周波数をさらに高くできる可能性があ
る。
２の凸部４ｂを設けた構造では、パラメータとしてそれ
ぞれの凸部の大きさ及び高さ、凸部を設ける位置等複数
の自由度が得られるため、実装する半導体チップの大き
さや金属製キャップの強度などを考慮して、パッケージ
構造の最適化をはかることができる。また、空洞の高さ
が変化する場所が増えるため、凸部が１段の場合に比べ
て、空洞の共振周波数をさらに高くできる可能性があ
る。
【００２２】以上のように、この実施の形態２によれ
ば、パッケージ形状の最適化が行えるとともに、空洞の
共振周波数を凸部が１段の場合に比べて更に高くするこ
とができるという効果がある。
ば、パッケージ形状の最適化が行えるとともに、空洞の
共振周波数を凸部が１段の場合に比べて更に高くするこ
とができるという効果がある。
【００２３】実施の形態３．図６はこの発明による実施
の形態３の高周波パッケージを示すパッケージ断面説明
図である。図において、１、２、３は図１から図３に示
されたものと同一である。４ｃは第１の凸部、４ｄは第
２の凸部、５ａは第１の半導体チップ、５ｂは第２の半
導体チップである。金属製キャップ３の２箇所にそれぞ
れ第１の凸部４ｃと第２の凸部４ｄが形成されており、
それぞれの凸部の下に半導体チップ５ａ、５ｂが実装さ
れている。
の形態３の高周波パッケージを示すパッケージ断面説明
図である。図において、１、２、３は図１から図３に示
されたものと同一である。４ｃは第１の凸部、４ｄは第
２の凸部、５ａは第１の半導体チップ、５ｂは第２の半
導体チップである。金属製キャップ３の２箇所にそれぞ
れ第１の凸部４ｃと第２の凸部４ｄが形成されており、
それぞれの凸部の下に半導体チップ５ａ、５ｂが実装さ
れている。
【００２４】図４に示したように、凸部における高さと
それ以外の部分の高さの比（ｈ／ｂ）が大きいほど、空
洞部の共振周波数を高くすることができる。しかし、凸
部の高さを高くするとパッケージ全体の高さが高くな
り、このパッケージを実装する機器の大きさに影響を与
える。このため、所定の高さ以下に設定した凸部に対
し、凸部以外の空洞の高さを低くしてパッケージ全体の
高さを抑え、かつ、凸部と凸部でない部分の高さの比を
大きくする必要がある。この場合に、半導体チップと金
属製キャップの間の距離が小さくなりすぎて、半導体チ
ップに接続した金ワイヤと金属製キャップが接触した
り、金属製キャップの影響で半導体チップの特性が劣化
するなどの問題を起こす。図６に示した構造では、金属
製キャップ３に設けた第１の凸部４ｃと第２の凸部４ｄ
のそれぞれの下部に半導体チップ５ａ、５ｂを配置する
ことにより、複数の半導体チップを実装する場合に、上
記のような問題が起こるのを防いでいる。また、このよ
うに、金属製キャップ３に複数の凸部を設けた構造で
は、パラメータとしてそれぞれの凸部の位置と大きさな
どの自由度があるため、パラメータとして最適値に選ん
で空洞の共振周波数を高くすることができる。
それ以外の部分の高さの比（ｈ／ｂ）が大きいほど、空
洞部の共振周波数を高くすることができる。しかし、凸
部の高さを高くするとパッケージ全体の高さが高くな
り、このパッケージを実装する機器の大きさに影響を与
える。このため、所定の高さ以下に設定した凸部に対
し、凸部以外の空洞の高さを低くしてパッケージ全体の
高さを抑え、かつ、凸部と凸部でない部分の高さの比を
大きくする必要がある。この場合に、半導体チップと金
属製キャップの間の距離が小さくなりすぎて、半導体チ
ップに接続した金ワイヤと金属製キャップが接触した
り、金属製キャップの影響で半導体チップの特性が劣化
するなどの問題を起こす。図６に示した構造では、金属
製キャップ３に設けた第１の凸部４ｃと第２の凸部４ｄ
のそれぞれの下部に半導体チップ５ａ、５ｂを配置する
ことにより、複数の半導体チップを実装する場合に、上
記のような問題が起こるのを防いでいる。また、このよ
うに、金属製キャップ３に複数の凸部を設けた構造で
は、パラメータとしてそれぞれの凸部の位置と大きさな
どの自由度があるため、パラメータとして最適値に選ん
で空洞の共振周波数を高くすることができる。
【００２５】以上のように、この実施の形態３によれ
ば、複数の半導体チップを実装する場合でも、パッケー
ジの高さを低く抑えられるとともに、パッケージ内部の
空洞における共振周波数を高くすることが可能となると
いう効果がある。
ば、複数の半導体チップを実装する場合でも、パッケー
ジの高さを低く抑えられるとともに、パッケージ内部の
空洞における共振周波数を高くすることが可能となると
いう効果がある。
【００２６】なお、この例では２つの凸部を設けた場合
について説明したが、同様にして３つ以上の凸部を設け
てもこの例と同様の効果がある。
について説明したが、同様にして３つ以上の凸部を設け
てもこの例と同様の効果がある。
【００２７】実施の形態４．図７はこの発明による実施
の形態４の高周波パッケージの断面説明図である。ま
た、図８は金属製キャップ３を取り除いた平面説明図で
ある。図において、３、４、５は図２と同一であり、６
はセラミック多層基板、７はセラミックウォール、８は
接地用ＶＩＡホール、９は地導体パターンである。セラ
ミック多層基板６とセラミックウォール７および接地用
ＶＩＡホール８、地導体パターン９は、セラミック同時
焼成多層基板技術を用いて一体焼成によって形成でき
る。セラミック多層基板６は、複数のセラミック基板層
が積層されており、通常は内部の各層に半導体チップ５
に電源を供給する電源配線や、半導体チップを制御する
ための制御回路の配線などが形成されている。また、セ
ラミックウォール７は、中央部分をくりぬいて枠状にし
たセラミック基板を積層して、パッケージ側壁を形成し
ている。接地用ＶＩＡホール８は、図８に示すようにセ
ラミックウォール７の内部に列状に複数配置され円柱状
の導体で、セラミック多層基板６の上面に設けられた地
導体パターン９と金属製キャップ３の間を接続してい
る。金属製キャップ３は、セラミックウォール７の上面
に接地用ＶＩＡホール８と導通を確保するよう半田付け
等によって取り付けられ、さらに、パッケージ内部を気
密している。金属製キャップ３の中央部付近には、凸部
４が設けられ、この部分において地導体パターン９から
金属製キャップ３までの高さが高くなっている。半導体
チップ５は、セラミック多層基板６の上面に設けられた
地導体パターン９の上面に半田付けなどによって取り付
けられている。
の形態４の高周波パッケージの断面説明図である。ま
た、図８は金属製キャップ３を取り除いた平面説明図で
ある。図において、３、４、５は図２と同一であり、６
はセラミック多層基板、７はセラミックウォール、８は
接地用ＶＩＡホール、９は地導体パターンである。セラ
ミック多層基板６とセラミックウォール７および接地用
ＶＩＡホール８、地導体パターン９は、セラミック同時
焼成多層基板技術を用いて一体焼成によって形成でき
る。セラミック多層基板６は、複数のセラミック基板層
が積層されており、通常は内部の各層に半導体チップ５
に電源を供給する電源配線や、半導体チップを制御する
ための制御回路の配線などが形成されている。また、セ
ラミックウォール７は、中央部分をくりぬいて枠状にし
たセラミック基板を積層して、パッケージ側壁を形成し
ている。接地用ＶＩＡホール８は、図８に示すようにセ
ラミックウォール７の内部に列状に複数配置され円柱状
の導体で、セラミック多層基板６の上面に設けられた地
導体パターン９と金属製キャップ３の間を接続してい
る。金属製キャップ３は、セラミックウォール７の上面
に接地用ＶＩＡホール８と導通を確保するよう半田付け
等によって取り付けられ、さらに、パッケージ内部を気
密している。金属製キャップ３の中央部付近には、凸部
４が設けられ、この部分において地導体パターン９から
金属製キャップ３までの高さが高くなっている。半導体
チップ５は、セラミック多層基板６の上面に設けられた
地導体パターン９の上面に半田付けなどによって取り付
けられている。
【００２８】このようなセラミック同時焼成多層基板技
術を用いたパッケージは、実施の形態１に示したような
金属製側壁２を用いたパッケージに比べて低価格に製造
できるとともに、セラミック多層基板６の多層基板部分
の内層に電源や制御信号の配線を設けることができるな
どの特徴がある。このような構造のパッケージにおいて
も、地導体パターン９と接地用ＶＩＡホール８および金
属製キャップ３によって囲まれた部分が、金属壁で囲ま
れた空洞共振器と同様の構造となるため、導波管モード
による共振を起こす。従って、金属製キャップ３に凸部
４を設けてパッケージ中央付近の空洞の高さを高くする
ことによって、金属製側壁２を用いた実施の形態１のパ
ッケージの場合と同様に空洞における共振周波数を高く
することができる。
術を用いたパッケージは、実施の形態１に示したような
金属製側壁２を用いたパッケージに比べて低価格に製造
できるとともに、セラミック多層基板６の多層基板部分
の内層に電源や制御信号の配線を設けることができるな
どの特徴がある。このような構造のパッケージにおいて
も、地導体パターン９と接地用ＶＩＡホール８および金
属製キャップ３によって囲まれた部分が、金属壁で囲ま
れた空洞共振器と同様の構造となるため、導波管モード
による共振を起こす。従って、金属製キャップ３に凸部
４を設けてパッケージ中央付近の空洞の高さを高くする
ことによって、金属製側壁２を用いた実施の形態１のパ
ッケージの場合と同様に空洞における共振周波数を高く
することができる。
【００２９】以上のように、この実施の形態４によれ
ば、金属製側壁を用いたパッケージよりも安価なセラミ
ック同時焼成多層基板技術を用いたパッケージにおいて
も、金属製キャップ３の形状を変化させるだけで、パッ
ケージ内部の空洞における共振周波数を高くすることが
可能であり、従来の構造のパッケージに比べてより大き
な半導体チップを実装することが可能になるという効果
がある。また、金属製キャップを取り付ける際に、キャ
ップの周辺部のみを接合すれば良いため、組立が簡単に
なるとともに、接合不良などによるトラブルが起こりに
くいという効果がある。なお、この例では、専有面積が
大きく所定の寸法以上の寸法の一つの半導体チップをパ
ッケージ内に実装する場合について説明したが、これと
同様の寸法になるような複数の半導体チップを金属製遮
蔽壁を設けずに同一パッケージ内に実装する場合につい
ても同様の効果がある。さらに、セラミック同時焼成多
層基板技術を用いたパッケージにおいても、金属製キャ
ップを上記実施の形態２および実施の形態３で説明した
形状のものを使用可能であり、同様の効果を奏すること
は言うまでもない。
ば、金属製側壁を用いたパッケージよりも安価なセラミ
ック同時焼成多層基板技術を用いたパッケージにおいて
も、金属製キャップ３の形状を変化させるだけで、パッ
ケージ内部の空洞における共振周波数を高くすることが
可能であり、従来の構造のパッケージに比べてより大き
な半導体チップを実装することが可能になるという効果
がある。また、金属製キャップを取り付ける際に、キャ
ップの周辺部のみを接合すれば良いため、組立が簡単に
なるとともに、接合不良などによるトラブルが起こりに
くいという効果がある。なお、この例では、専有面積が
大きく所定の寸法以上の寸法の一つの半導体チップをパ
ッケージ内に実装する場合について説明したが、これと
同様の寸法になるような複数の半導体チップを金属製遮
蔽壁を設けずに同一パッケージ内に実装する場合につい
ても同様の効果がある。さらに、セラミック同時焼成多
層基板技術を用いたパッケージにおいても、金属製キャ
ップを上記実施の形態２および実施の形態３で説明した
形状のものを使用可能であり、同様の効果を奏すること
は言うまでもない。
【００３０】実施の形態５．図９はこの発明による実施
の形態５の高周波パッケージの断面説明図である。図に
おいて、４から９は図７と同一であり、１０は金属製キ
ャップである。金属製キャップ１０はある程度の厚さの
板状の金属に、切削加工などによって凸部を形成したも
のである。凸部の高さは空洞部分の共振周波数に大きく
影響を与えるため、共振周波数の近傍でパッケージを使
用する場合、凸部の高さの誤差によって空洞の共振周波
数が使用帯域に入ってくる可能性がある。実施の形態１
の場合のように、薄い板状の金属をプレスするなどして
凸部を形成する方法では、凸部の高さの精度が十分に得
られない可能性がある。この実施の形態においては、高
い加工精度が得られる切削加工によって凸部４を形成す
るようにしたため、加工誤差による空洞の共振周波数の
ずれを抑えることが可能である。
の形態５の高周波パッケージの断面説明図である。図に
おいて、４から９は図７と同一であり、１０は金属製キ
ャップである。金属製キャップ１０はある程度の厚さの
板状の金属に、切削加工などによって凸部を形成したも
のである。凸部の高さは空洞部分の共振周波数に大きく
影響を与えるため、共振周波数の近傍でパッケージを使
用する場合、凸部の高さの誤差によって空洞の共振周波
数が使用帯域に入ってくる可能性がある。実施の形態１
の場合のように、薄い板状の金属をプレスするなどして
凸部を形成する方法では、凸部の高さの精度が十分に得
られない可能性がある。この実施の形態においては、高
い加工精度が得られる切削加工によって凸部４を形成す
るようにしたため、加工誤差による空洞の共振周波数の
ずれを抑えることが可能である。
【００３１】以上のように、この実施の形態５によれ
ば、凸部の高さの精度を高くすることができるため、パ
ッケージ内部の空洞の共振周波数のずれを抑えることが
でき、誤差を小さく見込んだパッケージ高さの設計が可
能で、パッケージの小形化を図れるという効果がある。
ば、凸部の高さの精度を高くすることができるため、パ
ッケージ内部の空洞の共振周波数のずれを抑えることが
でき、誤差を小さく見込んだパッケージ高さの設計が可
能で、パッケージの小形化を図れるという効果がある。
【００３２】実施の形態６．図１０はこの発明による実
施の形態６の高周波パッケージの断面説明図である。図
において４から９は図９と同様である。１１は金属製リ
ング、１２は金属製キャップである。金属製リング１２
は、所定の厚さの板状の金属の中央付近に凸部４を形成
するための穴を設けている。金属製キャップ１２は薄い
板状の金属である。この実施の形態においては、前記実
施の形態５の切削加工などによって形成する凸部を、金
属製リング１１と金属製キャップ１２の２つを組み合わ
せて形成している。この場合、凸部の高さは、金属製リ
ング１１の厚さによって決まるため、金属製リング１１
を加工が容易なプレス等によって加工しても、凸部４の
高さの精度が確保され、製造コストを低減できる。
施の形態６の高周波パッケージの断面説明図である。図
において４から９は図９と同様である。１１は金属製リ
ング、１２は金属製キャップである。金属製リング１２
は、所定の厚さの板状の金属の中央付近に凸部４を形成
するための穴を設けている。金属製キャップ１２は薄い
板状の金属である。この実施の形態においては、前記実
施の形態５の切削加工などによって形成する凸部を、金
属製リング１１と金属製キャップ１２の２つを組み合わ
せて形成している。この場合、凸部の高さは、金属製リ
ング１１の厚さによって決まるため、金属製リング１１
を加工が容易なプレス等によって加工しても、凸部４の
高さの精度が確保され、製造コストを低減できる。
【００３３】以上のように、この実施の形態６によれ
ば、容易な加工で製造できる部品を用いても凸部の高さ
の精度が確保でき、パッケージ内部の空洞の共振周波数
のずれを抑えつつ、低価格なパッケージを実現できると
いう効果がある。
ば、容易な加工で製造できる部品を用いても凸部の高さ
の精度が確保でき、パッケージ内部の空洞の共振周波数
のずれを抑えつつ、低価格なパッケージを実現できると
いう効果がある。
【００３４】実施の形態７．図１１はこの発明による実
施の形態７の高周波パッケージの断面説明図である。図
において、４から９は図７と同一であり、１３は多層セ
ラミック基板製キャップ、１４、１６は地導体パター
ン、１５は接続用ＶＩＡホールである。多層セラミック
基板製キャップ１３はパッケージと同様に、セラミック
同時焼成多層基板技術を用いて製造され、部分的にセラ
ミック基板層を取り除くことによって凸部４を形成して
いる。多層セラミック基板製キャップ１３の下側の面全
面と、セラミック基板層を取り除いて形成した凸部４の
底面およびその周囲それぞれに、図示したように地導体
パターン１４、１６がセラミック基板と同時に焼成によ
って設けられている。２つの地導体パターン１４と１６
の間は、図１２に接続関係を説明するための多層セラミ
ック基板製キャップ１３の底面説明図を示すように、複
数の円柱状導体の接続用ＶＩＡホール１５によって接続
されている。多層セラミック基板製キャップ１３は、セ
ラミックウォール７の上面に、接続用ＶＩＡホール８と
地導体パターン１４の間で電気的導通を確保しつつ、半
田付けなどによって取り付けられている。この実施の形
態においては、キャップを多層セラミック基板で構成し
たため、キャップの製造がパッケージ本体の製造と同一
工程で行えるため、量産に適し、製造コストを低減でき
るほか、パッケージ本体とキャップの材質を同じにで
き、温度変化による膨張収縮において両者の間に差が生
じず、変形、気密漏れなどが起きにくく、信頼性が向上
する。
施の形態７の高周波パッケージの断面説明図である。図
において、４から９は図７と同一であり、１３は多層セ
ラミック基板製キャップ、１４、１６は地導体パター
ン、１５は接続用ＶＩＡホールである。多層セラミック
基板製キャップ１３はパッケージと同様に、セラミック
同時焼成多層基板技術を用いて製造され、部分的にセラ
ミック基板層を取り除くことによって凸部４を形成して
いる。多層セラミック基板製キャップ１３の下側の面全
面と、セラミック基板層を取り除いて形成した凸部４の
底面およびその周囲それぞれに、図示したように地導体
パターン１４、１６がセラミック基板と同時に焼成によ
って設けられている。２つの地導体パターン１４と１６
の間は、図１２に接続関係を説明するための多層セラミ
ック基板製キャップ１３の底面説明図を示すように、複
数の円柱状導体の接続用ＶＩＡホール１５によって接続
されている。多層セラミック基板製キャップ１３は、セ
ラミックウォール７の上面に、接続用ＶＩＡホール８と
地導体パターン１４の間で電気的導通を確保しつつ、半
田付けなどによって取り付けられている。この実施の形
態においては、キャップを多層セラミック基板で構成し
たため、キャップの製造がパッケージ本体の製造と同一
工程で行えるため、量産に適し、製造コストを低減でき
るほか、パッケージ本体とキャップの材質を同じにで
き、温度変化による膨張収縮において両者の間に差が生
じず、変形、気密漏れなどが起きにくく、信頼性が向上
する。
【００３５】以上のように、この実施の形態７によれ
ば、量産に適した低価格な高周波パッケージを実現でき
るとともに、パッケージの信頼性を向上できるという効
果がある。
ば、量産に適した低価格な高周波パッケージを実現でき
るとともに、パッケージの信頼性を向上できるという効
果がある。
【００３６】
【発明の効果】この発明は、以上説明したように構成さ
れているので、以下に記載されるような効果を奏する。
れているので、以下に記載されるような効果を奏する。
【００３７】高周波デバイスが形成された１つ以上の高
周波半導体チップが接地固定される地導体となる導体表
面を有する基台と、上記高周波半導体チップ全体の周囲
を囲むように設けられて上記基台の導体面に接続された
導体を有する側壁と、上記高周波半導体チップ全体を覆
うように上記高周波半導体チップに対向させて設けら
れ、上記側壁の導体に接続された導体を有するカバーと
を備え、上記高周波半導体チップを高周波的にシールド
する高周波パッケージであって、上記カバーに上記高周
波パッケージの空洞の中央付近の上記基台からの高さを
高くし、上記高周波パッケージの空洞内部に発生する導
波管モードの電磁界分布を不連続にする凸部を設け、等
価的に上記空洞の大きさを縮小して上記空洞における共
振周波数を高めたので、専有面積が大きく所定の寸法以
上の寸法の一つの半導体チップをパッケージ内に実装で
き、また、これと同様の寸法になるような複数の半導体
チップを遮蔽壁を設けずに同一パッケージ内に実装でき
る効果がある。さらに、カバーを取り付ける際に、カバ
ーの周辺部のみを接合すれば良いため、組立が簡単にな
るとともに、接合不良などによるトラブルが起こりにく
いという効果がある。
周波半導体チップが接地固定される地導体となる導体表
面を有する基台と、上記高周波半導体チップ全体の周囲
を囲むように設けられて上記基台の導体面に接続された
導体を有する側壁と、上記高周波半導体チップ全体を覆
うように上記高周波半導体チップに対向させて設けら
れ、上記側壁の導体に接続された導体を有するカバーと
を備え、上記高周波半導体チップを高周波的にシールド
する高周波パッケージであって、上記カバーに上記高周
波パッケージの空洞の中央付近の上記基台からの高さを
高くし、上記高周波パッケージの空洞内部に発生する導
波管モードの電磁界分布を不連続にする凸部を設け、等
価的に上記空洞の大きさを縮小して上記空洞における共
振周波数を高めたので、専有面積が大きく所定の寸法以
上の寸法の一つの半導体チップをパッケージ内に実装で
き、また、これと同様の寸法になるような複数の半導体
チップを遮蔽壁を設けずに同一パッケージ内に実装でき
る効果がある。さらに、カバーを取り付ける際に、カバ
ーの周辺部のみを接合すれば良いため、組立が簡単にな
るとともに、接合不良などによるトラブルが起こりにく
いという効果がある。
【００３８】また、上記カバーに設けた凸部に、更に凸
型の変形を設け、上記高周波パッケージの空洞の上記基
台からの高さを２段階の凸部で高くしたので、パッケー
ジ形状の最適化が行えるとともに、空洞の共振周波数を
凸部が１段の場合に比べて更に高くすることができると
いう効果がある。
型の変形を設け、上記高周波パッケージの空洞の上記基
台からの高さを２段階の凸部で高くしたので、パッケー
ジ形状の最適化が行えるとともに、空洞の共振周波数を
凸部が１段の場合に比べて更に高くすることができると
いう効果がある。
【００３９】また、上記カバーに上記高周波パッケージ
の空洞の上記複数の高周波半導体チップの設置位置にお
ける上記基台からの高さをそれぞれの設置位置で高く
し、上記高周波パッケージの空洞内部に発生する導波管
モードの電磁界分布を不連続にする複数の凸部を設け、
等価的に上記空洞の大きさを縮小して上記空洞における
共振周波数を高めたので、設計パラメータとしてそれぞ
れの凸部の位置と大きさなどの自由度が増すため、パラ
メータとして最適値に選んで空洞の共振周波数を高くす
ることができ、複数の半導体チップを実装する場合で
も、パッケージの高さを低く抑えられるとともに、パッ
ケージ内部の空洞における共振周波数を高くすることが
可能となるという効果がある。
の空洞の上記複数の高周波半導体チップの設置位置にお
ける上記基台からの高さをそれぞれの設置位置で高く
し、上記高周波パッケージの空洞内部に発生する導波管
モードの電磁界分布を不連続にする複数の凸部を設け、
等価的に上記空洞の大きさを縮小して上記空洞における
共振周波数を高めたので、設計パラメータとしてそれぞ
れの凸部の位置と大きさなどの自由度が増すため、パラ
メータとして最適値に選んで空洞の共振周波数を高くす
ることができ、複数の半導体チップを実装する場合で
も、パッケージの高さを低く抑えられるとともに、パッ
ケージ内部の空洞における共振周波数を高くすることが
可能となるという効果がある。
【００４０】また、上記基台を上記高周波半導体チップ
が接地固定される地導体となる導体表面を有するセラミ
ック多層基板で構成し、上記側壁を内側を除去した枠状
のセラミック基板を積層して形成したセラミック多層基
板で、その内部に積層方向に形成されて上記基台の導体
表面に接続され、複数個が列状に周回配置された導電性
ＶＩＡホールが設けられたセラミック多層基板で構成し
たので、セラミック同時焼成多層基板技術を用い低価格
に製造できるとともに、セラミック多層基板の基台の内
層に電源や制御信号の配線を設けることができる効果が
ある。
が接地固定される地導体となる導体表面を有するセラミ
ック多層基板で構成し、上記側壁を内側を除去した枠状
のセラミック基板を積層して形成したセラミック多層基
板で、その内部に積層方向に形成されて上記基台の導体
表面に接続され、複数個が列状に周回配置された導電性
ＶＩＡホールが設けられたセラミック多層基板で構成し
たので、セラミック同時焼成多層基板技術を用い低価格
に製造できるとともに、セラミック多層基板の基台の内
層に電源や制御信号の配線を設けることができる効果が
ある。
【００４１】また、上記カバーを導体板で形成し、上記
凸部を上記導体板への彫り込み切削加工で設けたので、
高い加工精度が得られ、加工誤差による空洞の共振周波
数のずれを抑えることができ、誤差を小さく見込んだパ
ッケージ高さの設計が可能で、パッケージの小形化を図
れるという効果がある。
凸部を上記導体板への彫り込み切削加工で設けたので、
高い加工精度が得られ、加工誤差による空洞の共振周波
数のずれを抑えることができ、誤差を小さく見込んだパ
ッケージ高さの設計が可能で、パッケージの小形化を図
れるという効果がある。
【００４２】また、上記カバーを上記凸部の深さの厚さ
で、上記凸部の位置に貫通孔が設けられた第一の導体板
に第二の導体板を外側に重ね合わせて形成したので、加
工が容易なプレス等によって加工しても、凸部の高さの
精度が第一の導体板の厚さで確保され、製造コストを低
減して低価格なパッケージを実現できる効果がある。
で、上記凸部の位置に貫通孔が設けられた第一の導体板
に第二の導体板を外側に重ね合わせて形成したので、加
工が容易なプレス等によって加工しても、凸部の高さの
精度が第一の導体板の厚さで確保され、製造コストを低
減して低価格なパッケージを実現できる効果がある。
【００４３】さらに、上記カバーを、上記高周波半導体
チップに対向する第一の導体面を有し、上記凸部の位置
に貫通孔を設けたセラミック基板を積層して形成したセ
ラミック多層基板で、その内部の上記貫通孔の周りに積
層方向に形成されて上記第一の導体面に接続された複数
個の列状に配置された導電性ＶＩＡホールが設けられた
第一のセラミック多層基板と、上記導電性ＶＩＡホール
に接続され、上記高周波半導体チップに対向する第二の
導体面を有し、上記第一のセラミック多層基板の外側に
重ね合わせて設けた第二のセラミック多層基板から構成
し、高周波パッケージ全体をセラミック同時焼成多層基
板技術を用いて同一工程で製造できるように構成したの
で、量産に適し、製造コストを低減できるほか、パッケ
ージの材質を同じにでき、温度変化による膨張収縮によ
る変形、気密漏れなどを低減して信頼性を向上できる効
果がある。
チップに対向する第一の導体面を有し、上記凸部の位置
に貫通孔を設けたセラミック基板を積層して形成したセ
ラミック多層基板で、その内部の上記貫通孔の周りに積
層方向に形成されて上記第一の導体面に接続された複数
個の列状に配置された導電性ＶＩＡホールが設けられた
第一のセラミック多層基板と、上記導電性ＶＩＡホール
に接続され、上記高周波半導体チップに対向する第二の
導体面を有し、上記第一のセラミック多層基板の外側に
重ね合わせて設けた第二のセラミック多層基板から構成
し、高周波パッケージ全体をセラミック同時焼成多層基
板技術を用いて同一工程で製造できるように構成したの
で、量産に適し、製造コストを低減できるほか、パッケ
ージの材質を同じにでき、温度変化による膨張収縮によ
る変形、気密漏れなどを低減して信頼性を向上できる効
果がある。
【図１】 この発明の実施の形態１の高周波パッケージ
を示す外観説明図である。
を示す外観説明図である。
【図２】 この発明の実施の形態１の高周波パッケージ
を示すＡ−Ａ’断面説明図である。
を示すＡ−Ａ’断面説明図である。
【図３】 この発明の実施の形態１の高周波パッケージ
を示すＢ−Ｂ’断面説明図である。
を示すＢ−Ｂ’断面説明図である。
【図４】 中央付近で高さが高くなった断面構造を有す
る導波管における最低次の導波管モードの遮断周波数を
２次元の有限要素法を用いて計算した結果を示す図であ
る。
る導波管における最低次の導波管モードの遮断周波数を
２次元の有限要素法を用いて計算した結果を示す図であ
る。
【図５】 この発明の実施の形態２の高周波パッケージ
を示すパッケージ断面説明図である。
を示すパッケージ断面説明図である。
【図６】 この発明による実施の形態３の高周波パッケ
ージを示すパッケージ断面説明図である。
ージを示すパッケージ断面説明図である。
【図７】 この発明による実施の形態４の高周波パッケ
ージの断面説明図である。
ージの断面説明図である。
【図８】 この発明による実施の形態４の高周波パッケ
ージの金属製キャップを取り除いた平面説明図である。
ージの金属製キャップを取り除いた平面説明図である。
【図９】 この発明による実施の形態５の高周波パッケ
ージの断面説明図である。
ージの断面説明図である。
【図１０】 この発明による実施の形態６の高周波パッ
ケージの断面説明図である。
ケージの断面説明図である。
【図１１】 この発明による実施の形態７の高周波パッ
ケージの断面説明図である。
ケージの断面説明図である。
【図１２】 この発明による実施の形態７の高周波パッ
ケージの２つの地導体パターンの間の接続関係を説明す
るための多層セラミック基板製キャップの底面説明図で
ある。
ケージの２つの地導体パターンの間の接続関係を説明す
るための多層セラミック基板製キャップの底面説明図で
ある。
【図１３】 従来の高周波パッケージの構成を示す上面
図説明図である。
図説明図である。
【図１４】 従来の高周波パッケージの構成を示す断面
説明図である。
説明図である。
１ 金属製ベースプレート、２ 金属製側壁、３ 金属
製キャップ、５ 半導体チップ、５ａ 第１の半導体チ
ップ、５ｂ 第２の半導体チップ、６ セラミック多層
基板、７ セラミックウォール、８ 接地用ＶＩＡホー
ル、９ 地導体パターン、１０ 金属製キャップ、１１
金属製リング、１２ 金属製キャップ、１３ 多層セ
ラミック基板製キャップ、１４ 地導体パターン、１５
接続用ＶＩＡホール、１６ 地導体パターン、１７
金属製遮蔽壁、１８ 分岐回路基板、２０ フィードス
ル−部、２１は金ワイヤ。
製キャップ、５ 半導体チップ、５ａ 第１の半導体チ
ップ、５ｂ 第２の半導体チップ、６ セラミック多層
基板、７ セラミックウォール、８ 接地用ＶＩＡホー
ル、９ 地導体パターン、１０ 金属製キャップ、１１
金属製リング、１２ 金属製キャップ、１３ 多層セ
ラミック基板製キャップ、１４ 地導体パターン、１５
接続用ＶＩＡホール、１６ 地導体パターン、１７
金属製遮蔽壁、１８ 分岐回路基板、２０ フィードス
ル−部、２１は金ワイヤ。
───────────────────────────────────────────────────── フロントページの続き (72)発明者 田原 志浩 東京都千代田区丸の内二丁目２番３号 三 菱電機株式会社内 (72)発明者 宮▲ざき▼ 守▲やす▼ 東京都千代田区丸の内二丁目２番３号 三 菱電機株式会社内
Claims (7)
- 【請求項１】 高周波デバイスが形成された１つ以上の
高周波半導体チップが接地固定される地導体となる導体
表面を有する基台と、上記高周波半導体チップ全体の周
囲を囲むように設けられて上記基台の導体面に接続され
た導体を有する側壁と、上記高周波半導体チップ全体を
覆うように上記高周波半導体チップに対向させて設けら
れ、上記側壁の導体に接続された導体を有するカバーと
を備え、上記高周波半導体チップを高周波的にシールド
する高周波パッケージであって、上記カバーに上記高周
波パッケージの空洞の中央付近の上記基台からの高さを
高くし、上記高周波パッケージの空洞内部に発生する導
波管モードの電磁界分布を不連続にする凸部を設け、等
価的に上記空洞の大きさを縮小して上記空洞における共
振周波数を高めたことを特徴とする高周波パッケージ。 - 【請求項２】 上記カバーに設けた凸部に、更に凸型の
変形を設け、上記高周波パッケージの空洞の上記基台か
らの高さを２段階の凸部で高くしたことを特徴とする請
求項１記載の高周波パッケージ。 - 【請求項３】 高周波デバイスが形成された複数の高周
波半導体チップが接地固定される地導体となる導体表面
を有する基台と、上記高周波半導体チップ全体の周囲を
囲むように設けられて上記基台の導体面に接続された導
体を有する側壁と、上記高周波半導体チップ全体を覆う
ように上記高周波半導体チップに対向させて設けられ、
上記側壁の導体に接続された導体を有するカバーとを備
え、上記高周波半導体チップを高周波的にシールドする
高周波パッケージであって、上記カバーに上記高周波パ
ッケージの空洞の上記複数の高周波半導体チップの設置
位置における上記基台からの高さをそれぞれの設置位置
で高くし、上記高周波パッケージの空洞内部に発生する
導波管モードの電磁界分布を不連続にする複数の凸部を
設け、等価的に上記空洞の大きさを縮小して上記空洞に
おける共振周波数を高めたことを特徴とする高周波パッ
ケージ。 - 【請求項４】 請求項１、２又は３記載の高周波パッケ
ージにおいて、上記基台を上記高周波半導体チップが接
地固定される地導体となる導体表面を有するセラミック
多層基板で構成し、上記側壁を内側を除去した枠状のセ
ラミック基板を積層して形成したセラミック多層基板
で、その内部に積層方向に形成されて上記基台の導体表
面に接続され、複数個が列状に周回配置された導電性Ｖ
ＩＡホールが設けられたセラミック多層基板で構成した
ことを特徴とする高周波パッケージ。 - 【請求項５】 請求項１〜４のいずれか１項に記載の高
周波パッケージにおいて、上記カバーを導体板で形成
し、上記凸部を上記導体板への彫り込み切削加工で設け
たことを特徴とする高周波パッケージ。 - 【請求項６】 請求項１〜４のいずれか１項に記載の高
周波パッケージにおいて、上記カバーを上記凸部の深さ
の厚さで、上記凸部の位置に貫通孔が設けられた第一の
導体板に第二の導体板を外側に重ね合わせて形成したこ
とを特徴とする高周波パッケージ。 - 【請求項７】 請求項４記載の高周波パッケージにおい
て、上記カバーを、上記高周波半導体チップに対向する
第一の導体面を有し、上記凸部の位置に貫通孔を設けた
セラミック基板を積層して形成したセラミック多層基板
で、その内部の上記貫通孔の周りに積層方向に形成され
て上記第一の導体面に接続された複数個の列状に配置さ
れた導電性ＶＩＡホールが設けられた第一のセラミック
多層基板と、上記導電性ＶＩＡホールに接続され、上記
高周波半導体チップに対向する第二の導体面を有し、上
記第一のセラミック多層基板の外側に重ね合わせて設け
た第二のセラミック多層基板から構成したことを特徴と
する高周波パッケージ。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP11036653A JP2000236045A (ja) | 1999-02-16 | 1999-02-16 | 高周波パッケージ |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP11036653A JP2000236045A (ja) | 1999-02-16 | 1999-02-16 | 高周波パッケージ |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2000236045A true JP2000236045A (ja) | 2000-08-29 |
Family
ID=12475827
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP11036653A Abandoned JP2000236045A (ja) | 1999-02-16 | 1999-02-16 | 高周波パッケージ |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2000236045A (ja) |
Cited By (14)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP3391018B2 (ja) | 1999-11-22 | 2003-03-31 | 日本電気株式会社 | 電子回路パッケージ |
| US6847115B2 (en) * | 2001-09-06 | 2005-01-25 | Silicon Bandwidth Inc. | Packaged semiconductor device for radio frequency shielding |
| WO2006059556A1 (ja) * | 2004-12-02 | 2006-06-08 | Murata Manufacturing Co., Ltd. | 電子部品及びその製造方法 |
| EP1753024A1 (en) * | 2005-07-11 | 2007-02-14 | Kabushiki Kaisha Toshiba | High frequency package device |
| WO2007046271A1 (ja) * | 2005-10-18 | 2007-04-26 | Nec Corporation | 垂直信号経路、それを有するプリント基板及びそのプリント基板と半導体素子とを有する半導体パッケージ |
| JP2011097393A (ja) * | 2009-10-30 | 2011-05-12 | Fujitsu General Ltd | 帯域通過フィルタ |
| CN101488493B (zh) * | 2007-12-31 | 2013-03-06 | 霍尼韦尔国际公司 | 用于向微波电路提供电磁屏蔽的封装 |
| CN103107164A (zh) * | 2013-01-16 | 2013-05-15 | 天津大学 | 一种射频封装结构 |
| JP6058225B1 (ja) * | 2015-12-24 | 2017-01-11 | 三菱電機株式会社 | 高周波回路の電磁シールド構造及び高周波モジュール |
| DE102016221073A1 (de) | 2015-11-16 | 2017-05-18 | Mitsubishi Electric Corporation | Mikrowellen- und Millimeter-Wellen-Gehäuse |
| JPWO2016031807A1 (ja) * | 2014-08-26 | 2017-06-01 | 三菱電機株式会社 | 高周波モジュール |
| WO2020049732A1 (ja) * | 2018-09-07 | 2020-03-12 | 三菱電機株式会社 | 気密パッケージ |
| CN112349700A (zh) * | 2020-09-28 | 2021-02-09 | 中国电子科技集团公司第二十九研究所 | 一种气密高导热lcp封装基板及多芯片系统级封装结构 |
| CN117253859A (zh) * | 2023-09-25 | 2023-12-19 | 河北新华北集成电路有限公司 | 功率放大器封装结构 |
-
1999
- 1999-02-16 JP JP11036653A patent/JP2000236045A/ja not_active Abandoned
Cited By (29)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP3391018B2 (ja) | 1999-11-22 | 2003-03-31 | 日本電気株式会社 | 電子回路パッケージ |
| US6847115B2 (en) * | 2001-09-06 | 2005-01-25 | Silicon Bandwidth Inc. | Packaged semiconductor device for radio frequency shielding |
| JP4677991B2 (ja) * | 2004-12-02 | 2011-04-27 | 株式会社村田製作所 | 電子部品及びその製造方法 |
| WO2006059556A1 (ja) * | 2004-12-02 | 2006-06-08 | Murata Manufacturing Co., Ltd. | 電子部品及びその製造方法 |
| JPWO2006059556A1 (ja) * | 2004-12-02 | 2008-06-05 | 株式会社村田製作所 | 電子部品及びその製造方法 |
| CN100485910C (zh) * | 2004-12-02 | 2009-05-06 | 株式会社村田制作所 | 电子元器件及其制造方法 |
| US7557307B2 (en) | 2004-12-02 | 2009-07-07 | Murata Manufacturing Co., Ltd. | Electronic component and its manufacturing method |
| EP1753024A1 (en) * | 2005-07-11 | 2007-02-14 | Kabushiki Kaisha Toshiba | High frequency package device |
| US7888797B2 (en) * | 2005-07-11 | 2011-02-15 | Kabushiki Kaisha Toshiba | High frequency package device with internal space having a resonant frequency offset from frequency used |
| WO2007046271A1 (ja) * | 2005-10-18 | 2007-04-26 | Nec Corporation | 垂直信号経路、それを有するプリント基板及びそのプリント基板と半導体素子とを有する半導体パッケージ |
| US8035992B2 (en) | 2005-10-18 | 2011-10-11 | Nec Corporation | Vertical transitions, printed circuit boards therewith and semiconductor packages with the printed circuit boards and semiconductor chip |
| CN101488493B (zh) * | 2007-12-31 | 2013-03-06 | 霍尼韦尔国际公司 | 用于向微波电路提供电磁屏蔽的封装 |
| JP2011097393A (ja) * | 2009-10-30 | 2011-05-12 | Fujitsu General Ltd | 帯域通過フィルタ |
| CN103107164A (zh) * | 2013-01-16 | 2013-05-15 | 天津大学 | 一种射频封装结构 |
| US10468323B2 (en) | 2014-08-26 | 2019-11-05 | Mitsubishi Electric Corporation | High frequency module |
| US10109552B2 (en) | 2014-08-26 | 2018-10-23 | Mitsubishi Electric Corporation | High frequency module |
| JPWO2016031807A1 (ja) * | 2014-08-26 | 2017-06-01 | 三菱電機株式会社 | 高周波モジュール |
| US10340224B2 (en) | 2015-11-16 | 2019-07-02 | Mitsubishi Electric Corporation | Microwave and millimeter wave package |
| DE102016221073A1 (de) | 2015-11-16 | 2017-05-18 | Mitsubishi Electric Corporation | Mikrowellen- und Millimeter-Wellen-Gehäuse |
| DE102016221073B4 (de) | 2015-11-16 | 2023-06-15 | Mitsubishi Electric Corporation | Mikrowellen- und Millimeter-Wellen-Gehäuse |
| WO2017109878A1 (ja) * | 2015-12-24 | 2017-06-29 | 三菱電機株式会社 | 高周波回路の電磁シールド構造及び高周波モジュール |
| US20180308776A1 (en) * | 2015-12-24 | 2018-10-25 | Mitsubishi Electric Corporation | Electromagnetic shield structure of high frequency circuit and high frequency module |
| EP3376534A4 (en) * | 2015-12-24 | 2018-12-26 | Mitsubishi Electric Corporation | Electromagnetic shield structure of high frequency circuit, and high frequency module |
| US10438862B2 (en) | 2015-12-24 | 2019-10-08 | Mitsubishi Electric Corporation | Electromagnetic shield structure of high frequency circuit and high frequency module |
| JP6058225B1 (ja) * | 2015-12-24 | 2017-01-11 | 三菱電機株式会社 | 高周波回路の電磁シールド構造及び高周波モジュール |
| WO2020049732A1 (ja) * | 2018-09-07 | 2020-03-12 | 三菱電機株式会社 | 気密パッケージ |
| CN112349700A (zh) * | 2020-09-28 | 2021-02-09 | 中国电子科技集团公司第二十九研究所 | 一种气密高导热lcp封装基板及多芯片系统级封装结构 |
| CN112349700B (zh) * | 2020-09-28 | 2023-05-09 | 中国电子科技集团公司第二十九研究所 | 一种气密高导热lcp封装基板及多芯片系统级封装结构 |
| CN117253859A (zh) * | 2023-09-25 | 2023-12-19 | 河北新华北集成电路有限公司 | 功率放大器封装结构 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR970005707B1 (ko) | 다층 배선 기판, 이 기판을 이용한 반도체 장치 및 다층 배선 기판의 제조방법 | |
| US6794961B2 (en) | High frequency circuit module | |
| EP0595346B1 (en) | Composite microwave module assembly and its connection structure | |
| US4881116A (en) | Package for integrated circuit | |
| US11917750B2 (en) | Shielding structure for system-in-package and electronic device | |
| JP4623850B2 (ja) | 高周波半導体素子収納用パッケージおよびその実装構造 | |
| JP2000236045A (ja) | 高周波パッケージ | |
| EP0942470B1 (en) | High-frequency semiconductor device | |
| EP1085594B1 (en) | High frequency circuit apparatus | |
| JPH11214556A (ja) | 高周波用入出力端子ならびに高周波用半導体素子収納用パッケージ | |
| JPH09321501A (ja) | 多層高周波回路基板 | |
| EP3098842B1 (en) | Package for an electronic element | |
| JP2707996B2 (ja) | 混成集積回路装置およびその製造方法 | |
| JP7573040B2 (ja) | 配線基体および電子装置 | |
| US20250079284A1 (en) | Semiconductor package and semiconductor electronic device | |
| US6529105B1 (en) | Process and device for bonding two millimeter elements | |
| US10340224B2 (en) | Microwave and millimeter wave package | |
| EP1604401B1 (en) | Semiconductor device, semiconductor body and method of manufacturing thereof | |
| JP2005130406A (ja) | 導波管部材および導波管ならびに高周波モジュール | |
| JP2004048617A (ja) | 高周波用伝送線路基板 | |
| JP4127589B2 (ja) | 高周波半導体装置用パッケージおよび高周波半導体装置 | |
| JP3640463B2 (ja) | Ｍｍｉｃパッケージ | |
| JP2000013138A (ja) | アレーアンテナ給電装置 | |
| US20060027920A1 (en) | Electronic component production method and electronic component produced by the method | |
| CN115343812A (zh) | 输入输出构件和制备方法及封装基座和光器件 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| RD01 | Notification of change of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7421 Effective date: 20040623 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20041008 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20041019 |
|
| A762 | Written abandonment of application |
Free format text: JAPANESE INTERMEDIATE CODE: A762 Effective date: 20041213 |