JP2000236149A - インダクタ付き配線基板およびその製造方法 - Google Patents

インダクタ付き配線基板およびその製造方法

Info

Publication number
JP2000236149A
JP2000236149A JP11037211A JP3721199A JP2000236149A JP 2000236149 A JP2000236149 A JP 2000236149A JP 11037211 A JP11037211 A JP 11037211A JP 3721199 A JP3721199 A JP 3721199A JP 2000236149 A JP2000236149 A JP 2000236149A
Authority
JP
Japan
Prior art keywords
layer
inductor
insulating layer
wiring
wiring board
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP11037211A
Other languages
English (en)
Inventor
Kikuo Oura
紀久男 大浦
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Renesas Semiconductor Manufacturing Co Ltd
Kansai Nippon Electric Co Ltd
Original Assignee
Renesas Semiconductor Manufacturing Co Ltd
Kansai Nippon Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Renesas Semiconductor Manufacturing Co Ltd, Kansai Nippon Electric Co Ltd filed Critical Renesas Semiconductor Manufacturing Co Ltd
Priority to JP11037211A priority Critical patent/JP2000236149A/ja
Publication of JP2000236149A publication Critical patent/JP2000236149A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Parts Printed On Printed Circuit Boards (AREA)
  • Printing Elements For Providing Electric Connections Between Printed Circuits (AREA)
  • Manufacturing Of Printed Wiring (AREA)

Abstract

(57)【要約】 【課題】 絶縁層の表面側に配線層を形成した配線基板
において、絶縁層にインダクタを形成したインダクタ付
き配線基板を提供する。 【解決手段】 絶縁層１の表面側に埋め込み形成された
端子部２と、この端子部２と接続されて埋め込み形成さ
れた配線層３と、配線層３に接続されて絶縁層１の裏面
側に導出された導通用導電層４と、絶縁層１の裏面側に
埋め込み形成された配線層５と、この配線層５に接続固
着されたボール端子６と、絶縁層１の表面側の端子部２
に囲まれる部分に形成されたインダクタ７と、このイン
ダクタ７のコイル８の一端を絶縁層１の裏面側に導出す
る導通用導電層９と、前記コイル８に囲まれる部分に形
成された磁性膜１０と、前記導通用導電層９に接続され
て埋め込み形成された配線層１１と、この配線層１１に
接続固着されたボール端子１２とを有するインダクタ付
き配線基板Ａおよびその製造方法。

Description

【発明の詳細な説明】
【０００１】
【発明の属する技術分野】本発明は、電子機器等に用い
られるインダクタ付き配線基板およびその製造方法に関
し、より詳細には、片面配線基板、両面配線基板、ビル
ドアップ配線基板等のフィルムを多層に積層して形成し
たインダクタ付き配線基板とその製造方法に関する。
【０００２】
【従来の技術】各種電子機器の組み立てに用いられる配
線基板として、従来はガラスエポキシ等の硬質基材に、
銅箔等の導電層を接着した後、導電層を所望の回路配線
パターン形状に加工したものが使用されてきたが、最近
では樹脂フィルムを用いた配線基板が賞用されている。
この種の配線基板としては、例えば特開平１０−２０９
２２４号公報に開示されている。そのような配線基板に
ついて、以下説明する。図７は従来の配線基板を示し、
同図（ａ）は平面図、（ｂ）は正面図、（ｃ）は下面図
である。図７において、３１はポリイミド樹脂等からな
る絶縁層で、その表面上に銅等の端子部３２および配線
層３３が所定パターンに形成されている。ここで、各端
子部３２と配線層３３は接続されている。３４は前記各
配線層３３に接続されて、絶縁層１の表面から裏面に導
出されている導通用導電層である。３５は絶縁層３１の
裏面に導出された前記導通用導電層３４に接続されて、
絶縁層３１の裏面上に形成されている配線層、３６は配
線層３５に接続されているボール端子である。
【０００３】図８は、上記配線基板のインターポーザと
しての使用例を示す正面図で、絶縁層３１の表面側に形
成した各端子部３２に半導体装置３７の電極を接続固着
し、絶縁層３１の裏面側に形成したボール端子３６を利
用してマザーボード３８に固着した使用例を示してい
る。ところが、上記の構成の配線基板および／または半
導体装置３７においては、半導体素子等の能動素子や抵
抗、コンデンサ等の受動素子は、一体に形成できるが、
インダクタは大型化するため、一体に形成することがで
きず、別個のインダクタを組み付けて使用しているた
め、全体の薄型化および／または小型・軽量化に限度が
あるという問題点があった。
【０００４】
【発明が解決しようとする課題】そこで、本発明は、全
体の薄型化や小型・軽量化ができるインダクタ付きの配
線基板を提供することを目的とする。本発明は、また、
上記のインダクタ付き配線基板を製造する製造方法を提
供することを目的とする。
【０００５】
【課題を解決するための手段】本発明の配線基板は、絶
縁層と、絶縁層に形成された配線層と、少なくとも一部
の配線層から絶縁層の裏面に達するように形成された貫
通孔と、この貫通孔内に形成された導通用導電層と、前
記絶縁層に形成されたインダクタとを有することを特徴
とするインダクタ付き配線基板である。本発明の配線基
板の製造方法は、絶縁層の表面にフォトレジスト層を形
成する工程と、フォトレジスト層から露出する絶縁層を
エッチングして配線層用凹部およびインダクタ用凹部を
形成する工程と、これら凹部に配線層およびインダクタ
を埋め込み形成する工程とを含むことを特徴とする配線
基板の製造方法である。
【０００６】
【発明の実施の形態】本発明の請求項１記載の発明は、
絶縁層と、絶縁層に形成された配線層と、少なくとも一
部の配線層から絶縁層の裏面に達するように形成された
貫通孔と、この貫通孔内に形成された導通用導電層と、
前記絶縁層に形成されたインダクタとを有することを特
徴とするインダクタ付き配線基板である。
【０００７】本発明の請求項２記載の発明は、前記配線
層，導通用導電層およびインダクタが、めっきで形成さ
れていることを特徴とする請求項１記載のインダクタ付
き配線基板である。
【０００８】本発明の請求項３記載の発明は、前記配線
層，導通用導電層およびインダクタが、無電解めっき
法、または無電解めっき層の上に電解めっき法で形成さ
れていることを特徴とする請求項１ないし２記載のイン
ダクタ付き配線基板である。
【０００９】本発明の請求項４記載の発明は、前記配線
層およびインダクタが、絶縁層の上面と略面一に埋め込
み形成されていることを特徴とする請求項１ないし３記
載のインダクタ付き配線基板である。
【００１０】本発明の請求項５記載の発明は、前記配線
層，導通用導電層およびインダクタが、銅により形成さ
れていることを特徴とする請求項１ないし４記載のイン
ダクタ付き配線基板である。
【００１１】本発明の請求項６記載の発明は、前記絶縁
層が、全芳香族ポリエステル液晶ポリマ樹脂であること
を特徴とする請求項１ないし５記載の配線基板である。
【００１２】本発明の請求項７記載の発明は、前記絶縁
層が、可撓性を有する樹脂であることを特徴とする請求
項１ないし６記載のインダクタ付き配線基板。
【００１３】本発明の請求項８記載の発明は、前記絶縁
層の少なくとも配線層およびインダクタと接する面が、
粗面に形成されていることを特徴とする請求項１ないし
７記載のインダクタ付き配線基板である。
【００１４】本発明の請求項９記載の発明は、前記導通
用導電層が、無電解めっき法、または無電解めっき層の
上に電解めっき法、または導電性ペーストの塗布のいず
れかの方法で形成されていることを特徴とする請求項１
ないし８記載のインダクタ付き配線基板である。
【００１５】本発明の請求項１０記載の発明は、前記イ
ンダクタが、磁性膜を有することを特徴とする請求項１
ないし９記載のインダクタ付き配線基板である。
【００１６】本発明の請求項１１記載の発明は、絶縁層
の表面にフォトレジスト層を形成する工程と、フォトレ
ジスト層から露出する絶縁層をエッチングして配線層用
凹部およびインダクタ用凹部を形成する工程と、これら
凹部に配線層およびインダクタを埋め込み形成する工程
とを含むことを特徴とするインダクタ付き配線基板の製
造方法である。
【００１７】本発明の請求項１２記載の発明は、前記絶
縁層に形成した配線層用凹部およびインダクタ用凹部の
内面をウェットブラスト法または液体ホーニング法で粗
面化する工程と、この粗面化された表面に無電解めっき
法、または無電解めっき層の上に電解めっき法で配線層
およびインダクタを形成する工程とを含むことを特徴と
する請求項１１記載のインダクタ付き配線基板の製造方
法である。。
【００１８】
【実施例】本発明の実施例について、以下、図面を参照
して説明する。図１は本発明の一実施例のインダクタ付
き配線基板Ａを示し、同図（ａ）は平面図、（ｂ）は正
面図、（ｃ）は下面図である。図２は図１のインダクタ
付き配線基板Ａの長手方向の中心線に沿う縦断面図であ
る。図３は図２に示すインダクタ付き配線基板Ａの要部
拡大縦断面図である。図１ないし図３において、１は絶
縁層で、たとえば熱膨張係数が５〜２０×１０-6／℃、
水蒸気透過率が１ｇ・２０μ／ｍ2・ｄａｙ以下、吸水
率が０．１％以下、融点が２６０℃以上である厚さが２
５〜５０μｍ程度の樹脂フィルム、例えば全芳香族ポリ
エステル液晶ポリマフィルムが用いられる。全芳香族ポ
リエステル液晶ポリマフィルムは、例えば、Ｋ社製のＮ
Ｐ／ＣＴで、熱膨張係数が１５〜２０×１０-6／℃、水
蒸気透過率が０．１３ｇ・２０μ／ｍ2・ｄａｙ（４０
℃，９０％ＲＨ）、吸水率が０．０４％（２３℃，２４
Ｈ ）、融点が２８０℃（ＮＰタイプ）および３２５℃
（ＣＴタイプ）の諸特性を有する。なお、本発明では、
後述するように、絶縁層１として、上記の全芳香族ポリ
エステル液晶ポリマフィルムを用いることが、優れた各
種の特長が得られて望ましいものではあるが、ポリイミ
ド、エポキシ、ポリエステル等の可撓性を有する樹脂フ
ィルムを用いることができる。２は半導体装置の電極が
接続される銅等よりなる端子部、３は前記端子部２と接
続されている銅等よりなる配線層で、これらの端子部２
および配線層３は、図２および図３に示すように、絶縁
層１の表面側に埋め込み形成されて、その上面が絶縁層
１の上面と面一に形成されている。４は前記配線層３に
接続されて絶縁層１の表面側から裏面側に導出された銅
等よりなる導通用導電層である。５は絶縁層１の裏面側
に導出された導通用導電層４に接続されて絶縁層１に埋
め込み形成されて、その下面が絶縁層１の下面と面一に
形成されている銅等よりなる配線層である。６は前記配
線層５に接続固着されているボール端子である。以上の
構成は、端子部２，配線層３，５が絶縁層１の表裏面に
埋め込み形成されている点を除いては、図７と特に変わ
る点はない。７は絶縁層１の表面側の端子部２に囲まれ
た中央部に形成された本発明の特徴とするインダクタ
で、一端が前記端子部２に接続されて絶縁層１に埋め込
み形成され、その上面が絶縁層１の上面と面一に形成さ
れた銅等よりなる螺旋状のコイル８と、コイル８の他端
が接続されて絶縁層１の表面側から裏面側に導出されて
いる銅等よりなる導通用導電層９と、前記コイル８に囲
まれて形成されている、例えばＦｅ−ＮｉやＦｅＴａＮ
等の磁性材料よりなる磁性膜１０とで構成されている。
そして、前記導通用導電層９は、前記配線層５と同様に
絶縁層１の裏面側に埋め込み形成されて絶縁層１の下面
と面一に形成された配線層１１を介してボール端子１２
に接続されている。以上が本発明のインダクタ付き配線
基板Ａの実施例である。
【００１９】上記本発明のインダクタ付き配線基板Ａに
よれば、配線基板の空きスペースを利用して、絶縁層１
と一体にインダクタ７を形成しているので、別個のイン
ダクタを組み付ける必要がなくなり、配線基板を用いる
電子機器等の製造作業が容易になるばかりでなく、電子
機器全体を薄型化および小型・軽量化できる。また、イ
ンダクタ７を半導体チップ等の搭載電子部品と近接して
配置できるので、伝送ロスが少なくなる。さらに、端子
部２、配線層３，５，１１、コイル８等がすべて絶縁層
１の表面側および裏面側に埋め込み形成されて、絶縁層
１の上面および下面と面一に形成されているので、従来
の絶縁層３１の表面上および裏面上にこれらを突出して
形成したものに比較して、全体が薄型化できるのみなら
ず、これらと絶縁層１との固着強度を増大させることが
できるし、これらを埋め込み形成した容量分だけ絶縁層
１が軽量化でき、配線基板全体を軽量化できる。
【００２０】図３は、前述したように、本発明のインダ
クタ付き配線基板Ａの要部拡大縦断面図である。すなわ
ち、絶縁層１の表面側に埋め込み形成された端子部２お
よび配線層３を埋め込み形成するための凹部２３の内壁
面２３ａや、コイル８を埋め込み形成するための凹部２
４の内壁面２４ａや、裏面側に形成された配線層５を埋
め込み形成するための凹部２５の内壁面２５ａや、導通
用導電層４，９を埋め込み形成するための貫通孔２７，
２８の内壁面２７ａ，２８ａは、表面粗度が０．１〜
１．０μｍ程度、望ましくは０．５〜５．０μｍ程度の
粗面に形成されている。そして、絶縁層１の表面側の各
凹部の粗面化された内壁面２３ａ、２４ａには、無電解
めっき法による銅等よりなる金属薄層２３８が形成され
ている。また、絶縁層１の裏面側の各凹部の粗面化され
た内壁面２５ａ、２６ａには無電解めっき法による銅等
よりなる金属薄層５１１が形成されている。さらに、導
通用導電層４，９を形成するための貫通孔２７，２８の
粗面化された内壁面２７ａ，２８ａには、無電解めっき
法による銅等よりなる金属薄層４９が形成されている。
このような粗面に端子部２，配線層３，５，１１、コイ
ル８、導通用導電層４，９を形成すると、絶縁層１と端
子部２、配線層３，５，１１、コイル８、導通用導電層
４，９とは粗面を介して固着されているので、その固着
強度は、従来の底面のみで固着されている端子部３２、
配線層３３，３５、導通用導電層３４に比較して、著し
く大きくなる。したがって前記絶縁層１と端子部２、配
線層３，５，１１、コイル８、導通用導電層４，９との
それぞれの界面での剥離は生じない。
【００２１】また、図１ないし図３に示すように、端子
部２、配線層３、コイル８の上面を絶縁層１の上面と面
一に形成しているので、これらの端子部２、配線層３、
コイル８の上にフォトレジスト層またはソルダーレジス
ト層（図示省略）を形成した場合、フォトレジスト層ま
たはソルダーレジスト層に段差が生じないので、従来の
配線基板で問題となった段差に起因する気泡が生じない
ばかりでなく、これらの端子部２、配線層３、コイル８
の上面肩部でフォトレジスト層またはソルダーレジスト
層が薄くなったり、端子部２、配線層３、コイル８の上
面肩部が露出するといったことが皆無になり、これらに
起因する不都合は一切生じなくなるという特長がある。
さらには、シート状のフォトレジスト層またはソルダー
レジスト層を使用することが可能になり、これらの形成
工程が著しく容易になるばかりでなく、形成環境の汚れ
もなくなる。
【００２２】次に、本発明の上記インダクタ付き配線基
板Ａの製造方法について説明する。図４（ａ）〜（ｉ）
は本発明のインダクタ付き配線基板Ａの製造方法の工程
ブロック図で、図５（ａ）〜（ｇ）および図６（ｈ）〜
（ｉ）は前記各工程における絶縁層等の状態を示す縦断
面図である。以下、上記図４（ａ）〜（ｉ）、図５
（ａ）〜（ｇ）および図６（ｈ）〜（ｉ）を用いて、本
発明のインダクタ付き配線基板Ａの製造方法について説
明する。まず、熱膨張係数が５〜２０×１０-6／℃、水
蒸気透過率が１ｇ・２０μ／ｍ2・ｄａｙ以下、吸水率
が０．１％以下、融点が２６０℃以上である厚さが２５
〜５０μｍ程度の全芳香族ポリエステル液晶ポリマフィ
ルムからなる絶縁層１を用意する［図４（ａ）、図５
（ａ）］。この絶縁層１の表面は平滑であるため、この
表面に直接無電解めっき法で端子部２、配線層３、コイ
ル８を形成することはできない。次に、前記絶縁層１の
表面および裏面に所定パターンのフォトレジスト層２
１，２２を形成し［図４（ｂ）、図５（ｂ）］、フォト
レジスト層２１，２２で覆われていない絶縁層１をドラ
イまたはウェットエッチング法でエッチングして、表面
側に端子部２および配線層３形成用の凹部２３，コイル
８形成用の凹部２４を形成するとともに、裏面側に配線
層５形成用の凹部２５および貫通孔２８形成用の凹部２
６を形成する［図４（ｃ）、図５（ｃ）］。次に、前記
表面側の凹部２３，２４の内壁面２３ａ，２４ａおよび
裏面側の凹部２５，２６の内壁面２５ａ，２６ａをウェ
ットブラスト処理または液体ホーニング処理して、表面
粗度が０．１〜１０μｍ程度、好ましくは０．５〜５．
０μｍ程度の粗面を形成する［図４（ｄ）、図５
（ｄ）］。このウェットブラスト処理または液体ホーニ
ング処理は、例えば粒径が１０〜３００μｍ程度で硬度
がヌープ硬度で１３００〜２５００の範囲（またはモー
ス硬度で７〜１５の範囲）の多角状の砥粒を用いて、ポ
ンプ圧力１〜５ｋｇ／ｃｍ2、砥粒と液体との比率は５
〜４０ｖｏｌ％程度の条件で実施する。上記の粗面化し
た絶縁層１の凹部２３，２４の内壁面２３，２４ａおよ
び凹部２５，２６の内壁面２５ａ，２６ａは、粗面化に
よって活性化されているために、直接無電解めっきが可
能である。そのため、絶縁層１の凹部２３，２４および
２５，２６の内壁面全面に例えば無電解銅めっきを施し
て、銅よりなる金属薄層２３８および５１１を形成す
る。このとき、前記粗面化工程で、フォトレジスト層２
１，２２の表面も粗面化され活性化されているので、こ
のフォトレジスト層２１，２２の上にも金属薄層２３
８，５１１が形成される［図４（ｅ）、図５（ｅ）］。
次に、フォトレジスト層２１，２２を、その上の金属薄
層２３８，５１１とともに除去する（リフトオフ）。す
ると、絶縁層１の表面側の凹部２３，２４の内壁面に金
属薄層２３８が残り、それぞれ端子部２、配線層３、コ
イル８の一部を構成するとともに、裏面側の凹部２５，
２６の内壁面に金属薄層５１１が残り、それぞれ配線層
５、１１の一部を構成する。［図４（ｆ）、図５
（ｆ）］。次に、フォトエッチング法等により（フォト
レジスト層は図示省略）、導通用導電層４，９の形成個
所に貫通孔２７，２８を形成し、前記と同様の方法で内
壁面を粗面化し、さらに無電解めっき法で銅等よりなる
金属薄層４９を形成する［図４（ｇ）、図５（ｇ）］。
次に、前記凹部２３，２４、２５，２６および貫通孔２
７，２８内に、無電解めっき法で、または前記金属薄層
２３８，５１１，４９を利用して電解めっき法で、端子
部２、配線層３，５，１１、コイル８、導通用導電層
４、９を形成する［図４（ｈ）、図６（ｈ）］、次に、
絶縁層１の表面側のコイル８で囲まれる中央部に磁性膜
１０を形成するとともに、裏面側の配線層５，１１の端
部に半田等よりなるボール端子６，１２を形成する［図
４（ｉ）、図６（ｉ）］。以上で、本発明のインダクタ
付き配線基板Ａが製作される。
【００２３】なお、上記実施例に示した全芳香族ポリエ
ステル液晶ポリマフィルムよりなる絶縁層１を用いる配
線基板Ａによれば、絶縁層１の吸水率が０．０４％（２
３℃，２４Ｈ ）と、従来のポリイミド樹脂フィルムの
吸水率２．９％（２３℃，２４Ｈ ）に比較して約７０
分の１であり、これに伴って、絶縁層１の表面側の凹部
２３，２４、裏面側の凹部２５，２６および貫通孔２
７，２８形成のためのエッチングや、前記各凹部２３，
２４、２５，２６および貫通孔２７，２８の内面の粗面
化のためのウェットブラスト処理または液体ホーニング
処理工程等における絶縁層１の吸湿寸法変化率は４×１
０-6／℃（ＲＨ）と、従来のポリイミド樹脂フィルムの
吸湿寸法変化率２２×１０-6／℃（ＲＨ）と比較して約
５分の１に低減でき、回路配線パターンの変形等が生じ
ない寸法精度の高いインダクタ付き配線基板Ａが提供で
きるという特長がある。
【００２４】また、上記実施例においては、凹部２３，
２４、２５，２６を形成後に［（図４（ｃ）、図５
（ｃ）］、それぞれの内壁面２３ａ，２４ａ、２５ａ，
２６ａを粗面化し［（図４（ｄ）、図５（ｄ）］、各凹
部２３，２４、２５，２６に金属薄層２３８，５１１を
形成後［（図４（ｅ）、図５（ｅ）］、フォトレジスト
層２１，２２を除去してから［（図４（ｆ）、図５
（ｆ）］、貫通孔２７，２８を形成する［（図４
（ｇ）、図５（ｇ）］場合について説明したが、前記凹
部２３，２４、２５，２６を形成後に［（図４（ｃ）、
図５（ｃ）］、引き続いて貫通孔２７，２８を形成し、
しかる後に、凹部２３，２４、２５，２６および貫通孔
２７，２８の内壁面を粗面化し、その粗面化した内壁面
に金属薄層２３８，５１１，４９を形成するようにして
もよい。そのようにすると、粗面化工程および金属薄層
形成工程が各一回で済み、製造コストを低減できるとい
う特長がある。
【００２５】さらにまた、上記実施例は、絶縁層１の各
凹部２３，２４、２５，２６および貫通孔２７，２８の
内壁面を粗面化した後、無電解めっき法で金属薄層２３
８，５１１，４９を形成する場合について説明したが、
このような方法によれば、粗面化工程に引き続いて、し
かも一度に無電解めっき法で金属薄層２３８，５１１，
４９が形成できて便利であるが、もし必要ならば、絶縁
層１の各凹部２３，２４、２５，２６および貫通孔２
７，２８の内壁面を粗面化後、または粗面化することな
く、スパッタ法等により金属薄層２３８，５１１，４９
を形成するようにしてもよい。
【００２６】また、上記実施例では、磁性膜１０を絶縁
層１の表面に形成する場合について説明したが、このよ
うにすれば磁性膜１０を簡単に形成できる利点がある
が、必要とされるインダクタンス値が小さい場合は、磁
性膜１０を省略することができる。さらに、磁性膜１０
を端子部２、配線層３、コイル８と同様に、絶縁層１に
埋め込み形成してもよい。このような構成にすれば、イ
ンダクタ７のインダクタンス値を著しく増大することが
できる。あるいは、同一のインダクタンス値をより小面
積のインダクタ７で得られるという特長がある。
【００２７】さらにまた、上記実施例では、ボール端子
６とは別に、インダクタ７用のボール端子１２を設ける
場合について説明したが、ボール端子６を共用できる場
合は、ボール端子１２を省略することができる。
【００２８】
【発明の効果】本発明は以上のように、絶縁層と、絶縁
層に形成された配線層と、少なくとも一部の配線層から
絶縁層の裏面に達するように形成された貫通孔と、この
貫通孔内に形成された導通用導電層と、前記絶縁層に形
成されたインダクタとを有することを特徴とするインダ
クタ付き配線基板であるから、配線基板の空きスペース
を利用して、絶縁層１と一体にインダクタ７を形成して
いるので、別個のインダクタを組み付ける必要がなくな
り、配線基板を用いる電子機器等の製造作業が容易にな
るばかりでなく、電子機器全体を薄型化および小型・軽
量化できる。また、インダクタ７を半導体チップ等の搭
載電子部品と近接して配置できるので、伝送ロスが少な
くなる。さらに、前記配線層、コイルを絶縁層に埋め込
み形成することにより、これらの上面を絶縁層の上面と
面一にすることができ、この配線層およびコイルの上に
フォトレジスト層やソルレジスト層を形成する場合に、
これらの上面肩部のフォトレジスト層やソルレジスト層
が薄くなったり、これらの上面肩部が露出することがな
くなり、これらに起因する不都合を一掃することができ
る。しかも、これらの上面を絶縁層の上面と面一にする
ことができるから、シート状のフォトレジスト層やソル
ダーレジスト層を用いることも可能になるインダクタ付
き配線基板が提供できる。本発明はまた、絶縁層の表面
にフォトレジスト層を形成する工程と、フォトレジスト
層から露出する絶縁層をエッチングして配線層用凹部お
よびインダクタ用凹部を形成する工程と、これら凹部に
配線層およびインダクタを埋め込み形成する工程とを含
むことを特徴とするインダクタ付き配線基板の製造方法
であるから、前記各種の優れた特長を有する配線基板を
容易に製造できる製造方法が提供できる。
【図面の簡単な説明】
【図１】 本発明の一実施例のインダクタ付き配線基板
Ａを示し、（ａ）は平面図、（ｂ）は正面図および
（ｃ）は下面図
【図２】 本発明の一実施例のインダクタ付き配線基板
Ａの縦断面図
【図３】 本発明の一実施例のインダクタ付き配線基板
Ａの要部拡大縦断面図
【図４】 図１のインダクタ付き配線基板Ａの製造方法
について説明する工程ブロック図
【図５】 図１のインダクタ付き配線基板Ａの製造方法
について説明する一連の工程の内、前半の各工程におけ
る絶縁層等の状態を示す要部拡大縦断面図
【図６】 図１のインダクタ付き配線基板Ａの製造方法
について説明する一連の工程の内、後半の各工程におけ
る絶縁層等の状態を示す要部拡大縦断面図
【図７】 従来の配線基板を示し、（ａ）は平面図、
（ｂ）は正面図および（ｃ）は下面図
【図８】 配線基板のインターポーザとしての使用例を
示す正面図
【符号の説明】
１ 絶縁層 ２ 端子部 ３、５，１１ 配線層 ４、９ 導通用導電層 ６、１２ ボール端子 ７ インダクタ ８ コイル １０ 磁性膜 ２３、２４，２５，２６ 凹部 ２３ａ、２４ａ，２５ａ，２６ａ 凹部の内壁面 ２７、２８ 貫通孔 ２７ａ、２８ａ 貫通孔の内壁面 ４９、２３８、５１１ 金属薄層
フロントページの続き Ｆターム(参考） 4E351 AA01 AA03 AA04 AA16 BB09 BB11 BB15 BB26 BB33 BB49 CC03 CC06 CC07 DD04 DD48 GG02 GG20 5E317 AA24 BB02 BB03 BB12 CC32 CD05 CD11 CD25 CD27 CD32 GG03 GG11 GG16 5E343 AA12 AA17 AA18 AA33 BB02 BB24 BB62 DD33 EE33 EE43 EE58 ER26 GG02 GG04 GG08 GG20

Claims (12)

    【特許請求の範囲】
  1. 【請求項１】絶縁層と、絶縁層に形成された配線層と、
    少なくとも一部の配線層から絶縁層の裏面に達するよう
    に形成された貫通孔と、この貫通孔内に形成された導通
    用導電層と、前記絶縁層に形成されたインダクタとを有
    することを特徴とするインダクタ付き配線基板。
  2. 【請求項２】前記配線層，導通用導電層およびインダク
    タが、めっきで形成されていることを特徴とする請求項
    １記載のインダクタ付き配線基板。
  3. 【請求項３】前記配線層，導通用導電層およびインダク
    タが、無電解めっき法、または無電解めっき層の上に電
    解めっき法で形成されていることを特徴とする請求項１
    ないし２記載のインダクタ付き配線基板。
  4. 【請求項４】前記配線層およびインダクタが、絶縁層の
    上面と略面一に埋め込み形成されていることを特徴とす
    る請求項１ないし３記載のインダクタ付き配線基板。
  5. 【請求項５】前記配線層，導通用導電層およびインダク
    タが、銅により形成されていることを特徴とする請求項
    １ないし４記載のインダクタ付き配線基板。
  6. 【請求項６】前記絶縁層が、全芳香族ポリエステル液晶
    ポリマ樹脂であることを特徴とする請求項１ないし５記
    載のインダクタ付き配線基板。
  7. 【請求項７】前記絶縁層が、可撓性を有する樹脂である
    ことを特徴とする請求項１ないし６記載のインダクタ付
    き配線基板。
  8. 【請求項８】 前記絶縁層の少なくとも配線層およびイ
    ンダクタと接する面が、粗面に形成されていることを特
    徴とする請求項１ないし７記載のインダクタ付き配線基
    板。
  9. 【請求項９】前記導通用導電層が、無電解めっき法、ま
    たは無電解めっき層の上に電解めっき法、または導電性
    ペーストの塗布のいずれかの方法で形成されていること
    を特徴とする請求項１ないし８記載のインダクタ付き配
    線基板。
  10. 【請求項１０】前記インダクタが、磁性膜を有すること
    を特徴とする請求項１ないし９記載のインダクタ付き配
    線基板。
  11. 【請求項１１】絶縁層の表面にフォトレジスト層を形成
    する工程と、フォトレジスト層から露出する絶縁層をエ
    ッチングして配線層用凹部およびインダクタ用凹部を形
    成する工程と、これら凹部に配線層およびインダクタを
    埋め込み形成する工程とを含むことを特徴とするインダ
    クタ付き配線基板の製造方法。
  12. 【請求項１２】前記絶縁層に形成した配線層用凹部およ
    びインダクタ用凹部の内壁面をウェットブラスト法また
    は液体ホーニング法で粗面化する工程と、この粗面化さ
    れた表面に無電解めっき法で金属薄層を形成する工程
    と、この金属薄層上に無電解めつき法でまたは無電解め
    っき層の上に電解めっき法で配線層およびインダクタを
    形成する工程とを含むことを特徴とする請求項１１記載
    のインダクタ付き配線基板の製造方法。
JP11037211A 1999-02-16 1999-02-16 インダクタ付き配線基板およびその製造方法 Pending JP2000236149A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP11037211A JP2000236149A (ja) 1999-02-16 1999-02-16 インダクタ付き配線基板およびその製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP11037211A JP2000236149A (ja) 1999-02-16 1999-02-16 インダクタ付き配線基板およびその製造方法

Publications (1)

Publication Number Publication Date
JP2000236149A true JP2000236149A (ja) 2000-08-29

Family

ID=12491268

Family Applications (1)

Application Number Title Priority Date Filing Date
JP11037211A Pending JP2000236149A (ja) 1999-02-16 1999-02-16 インダクタ付き配線基板およびその製造方法

Country Status (1)

Country Link
JP (1) JP2000236149A (ja)

Cited By (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005500685A (ja) * 2001-08-14 2005-01-06 スカイワークス ソリューションズ，インコーポレイテッド インダクタを埋め込んだリードレスチップキャリアの構造およびその作製のための方法
JP2010080946A (ja) * 2008-08-26 2010-04-08 Panasonic Electric Works Co Ltd 電気回路の製造方法、及びその方法により得られる電気回路基板
WO2011052211A1 (ja) * 2009-10-30 2011-05-05 パナソニック電工株式会社 回路基板及び回路基板に部品が実装された半導体装置
JP2011119669A (ja) * 2009-10-30 2011-06-16 Panasonic Electric Works Co Ltd 多層回路基板の製造方法及び該製造方法により製造された多層回路基板
US8240036B2 (en) 2008-04-30 2012-08-14 Panasonic Corporation Method of producing a circuit board
US8272126B2 (en) 2008-04-30 2012-09-25 Panasonic Corporation Method of producing circuit board
US8698003B2 (en) 2008-12-02 2014-04-15 Panasonic Corporation Method of producing circuit board, and circuit board obtained using the manufacturing method
US9082438B2 (en) 2008-12-02 2015-07-14 Panasonic Corporation Three-dimensional structure for wiring formation
US9332642B2 (en) 2009-10-30 2016-05-03 Panasonic Corporation Circuit board
JPWO2017022813A1 (ja) * 2015-08-05 2018-05-24 株式会社村田製作所 インダクタ部品およびその製造方法

Cited By (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100786001B1 (ko) * 2001-08-14 2007-12-14 스카이워크스 솔루션즈 인코포레이티드 인덕터가 내장된 무연 칩 캐리어의 구조 및 제조방법
JP2005500685A (ja) * 2001-08-14 2005-01-06 スカイワークス ソリューションズ，インコーポレイテッド インダクタを埋め込んだリードレスチップキャリアの構造およびその作製のための方法
US9332650B2 (en) 2008-04-30 2016-05-03 Panasonic Corporation Method of producing multilayer circuit board
US8240036B2 (en) 2008-04-30 2012-08-14 Panasonic Corporation Method of producing a circuit board
US8272126B2 (en) 2008-04-30 2012-09-25 Panasonic Corporation Method of producing circuit board
JP2010080946A (ja) * 2008-08-26 2010-04-08 Panasonic Electric Works Co Ltd 電気回路の製造方法、及びその方法により得られる電気回路基板
US9082438B2 (en) 2008-12-02 2015-07-14 Panasonic Corporation Three-dimensional structure for wiring formation
US8698003B2 (en) 2008-12-02 2014-04-15 Panasonic Corporation Method of producing circuit board, and circuit board obtained using the manufacturing method
WO2011052211A1 (ja) * 2009-10-30 2011-05-05 パナソニック電工株式会社 回路基板及び回路基板に部品が実装された半導体装置
US8929092B2 (en) 2009-10-30 2015-01-06 Panasonic Corporation Circuit board, and semiconductor device having component mounted on circuit board
TWI463930B (zh) * 2009-10-30 2014-12-01 松下電器產業股份有限公司 電路基板及在電路基板安裝有元件之半導體裝置
JP2011119669A (ja) * 2009-10-30 2011-06-16 Panasonic Electric Works Co Ltd 多層回路基板の製造方法及び該製造方法により製造された多層回路基板
US9332642B2 (en) 2009-10-30 2016-05-03 Panasonic Corporation Circuit board
US9351402B2 (en) 2009-10-30 2016-05-24 Panasonic Corporation Circuit board, and semiconductor device having component mounted on circuit board
JPWO2017022813A1 (ja) * 2015-08-05 2018-05-24 株式会社村田製作所 インダクタ部品およびその製造方法

Similar Documents

Publication Publication Date Title
US5530288A (en) Passive interposer including at least one passive electronic component
US6914322B2 (en) Semiconductor device package and method of production and semiconductor device of same
JP5882390B2 (ja) チップ／基板アセンブリを形成する方法
US4997517A (en) Multi-metal layer interconnect tape for tape automated bonding
JP2002016183A (ja) 半導体パッケージ用回路基板及びその製造方法
JP2001176904A (ja) 半導体装置及びその製造方法
US6660942B2 (en) Semiconductor device with an exposed external-connection terminal
JP2000236149A (ja) インダクタ付き配線基板およびその製造方法
JP2002043752A (ja) 配線基板，多層配線基板およびそれらの製造方法
JP2005223223A (ja) 半導体ｉｃ内蔵基板及びその製造方法、並びに、半導体ｉｃ内蔵モジュール
US6629366B1 (en) Method of producing a multilayer wiring board
JP2004087701A (ja) 多層配線構造の製造方法および半導体装置の搭載方法
US20020137256A1 (en) Method and structure for an organic package with improved BGA life
JPH10125818A (ja) 半導体装置用基板並びに半導体装置及びそれらの製造方法
JP2001036246A (ja) 配線基板およびこれを用いた多層配線基板
US7585419B2 (en) Substrate structure and the fabrication method thereof
US20060017133A1 (en) Electronic part-containing elements, electronic devices and production methods
US20080057627A1 (en) Method of manufacturing a combined multilayer circuit board having embedded chips
JPH0143473B2 (ja)
JP2000261152A (ja) プリント配線組立体
JP2005045187A (ja) 回路基板の製造方法、回路基板および多層回路基板
JPH1079568A (ja) プリント配線板の製造方法
KR100783462B1 (ko) 전자 소자 내장형 인쇄회로기판 및 그 제조방법
JP2787230B2 (ja) 電子部品塔載用基板
JP2571960B2 (ja) 両面可撓性回路基板及びその製造法