JP2000242234A - 平面表示装置 - Google Patents

Abstract

(57)【要約】 【課題】 この発明は、駆動回路の占有面積を十分に小
さくすることができる平面表示装置を提供することを目
的としている。 【解決手段】 この発明の平面表示装置１は、ディジタ
ル映像信号DATAを信号線111 に対応する画素データに直
並列変換する直並列変換回路と、信号線111 に対応して
配置される複数の容量素子Ｃ１，Ｃ２，Ｃ３から成る容
量素子群と、電圧供給手段と信号線111 の信号線容量Ｃ
sig との電気的な接続の制御、画素データに基づく容量
素子の選択、及び選択された容量素子、信号線容量及び
画素容量との電気的な接続の制御を行なう制御手段とを
備えた信号線駆動回路200 を含み、信号線容量Ｃsig 、
画素容量ＣＬＣ及び選択された容量素子で電荷を再分配
して画素容量ＣＬＣに印加される電圧を決定するもので
ある。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】この発明は、ディジタル・ア
ナログ（Ｄ／Ａ）変換を行う平面表示装置に関する。

【０００２】

【従来の技術】近年、液晶表示装置に代表される平面表
示装置は、薄型、軽量、低消費電力の特徴を生かして各
種分野で利用されている。液晶表示装置を例にとると、
隣接画素間でのクロストークのないアクティブマトリク
ス型が主流である。これは、ガラス等の絶縁基板上に互
いに直交する複数本の信号線と走査線との交点近傍に薄
膜トランジスタ（ＴＦＴ）等のスイッチング素子を介し
て画素電極を配置するもので、ＴＦＴとしては大面積に
わたり製造が比較的容易な非晶質シリコン（ａ−Ｓｉ：
Ｈ）薄膜を活性層に用いたものが利用されている。

【０００３】ところで、近年では、表示装置の高精細化
に伴い、狭配線ピッチ化が進んでおり、外部の駆動回路
との電気的な接続が困難となってきている。そこで、駆
動回路の一部を基板上に一体的に形成することで、外部
との電気的な接続数を低減する試みが成されている。そ
して、このような駆動回路を形成するためにはＴＦＴの
動作速度を向上させる必要があり、最近ではａ−Ｓｉ：
Ｈ薄膜をレーザ等で再結晶化させて多結晶シリコン（ｐ
−Ｓｉ）薄膜とし、これを活性層に用いることでＴＦＴ
の移動度を向上させる技術が注目されている。

【０００４】

【発明が解決しようとする課題】基板上に一体的に形成
される駆動回路は、外部から入力されるディジタル映像
信号を直並列変換し、そしてアナログ映像信号へとディ
ジタル・アナログ（Ｄ／Ａ）変換する必要がある。

【０００５】Ｄ／Ａ変換する変換回路には、複数の抵抗
を用いて変換するＲ−ＤＡＣと呼ばれるものと、複数の
容量を用いて変換するＣ−ＤＡＣと呼ばれるものがあ
る。ガラス等の絶縁基板上に薄膜で複数の抵抗を精度良
く形成することは困難であり、また複数の大容量の容量
素子を形成することは占有面積の増大を招くため望まし
くない。

【０００６】このような中、特開平１０−１７１４１５
号公報には、Ｃ−ＤＡＣを構成する容量に異なるリファ
レンス電圧を用いて電荷を保持させ、これに基づいてＤ
／Ａ変換することで、容量素子の占有面積を低減する技
術が開示されている。

【０００７】しかしながら、このような手法を用いて
も、信号線に十分な電荷を供給するためには、それぞれ
の容量素子の占有面積を十分に小さくすることができ
ず、このため表示に無関係な周辺領域の増大を招くとい
う問題がある。

【０００８】本発明は、上記した技術課題に対処して成
されたのであって、駆動回路の占有面積を十分に小さく
することができる平面表示装置を提供することを目的と
している。

【０００９】また、この発明は、信号線への最終出力に
オペアンプを不要にできる平面表示装置を提供すること
を目的としている。また、この発明は、駆動回路が一体
的に設けられたものであって、検査が容易に行える平面
表示装置を提供することを目的としている。

【００１０】

【課題を解決するための手段】請求項１記載の発明は、
基板上に所定の信号線容量を含んで配列される複数本の
信号線と、前記信号線に電気的に接続される画素容量
と、チャージ電圧を供給する電圧供給手段と、複数ビッ
トで構成される画素データから成るディジタル映像信号
の各前記画素データに基づいて前記信号線を介して前記
画素容量に所定の電位を保持させる信号線駆動回路とを
備えた平面表示装置において、前記信号線駆動回路は、
前記ディジタル映像信号を前記信号線に対応する前記画
素データに直並列変換する直並列変換回路と、前記信号
線に対応して配置される複数の容量素子から成る容量素
子群と、前記電圧供給手段と前記信号線容量との電気的
な接続の制御、前記画素データに基づく前記容量素子の
選択、及び選択された前記容量素子、前記画素容量及び
前記信号線容量との電気的な接続の制御を行なう制御手
段とを含み、少なくとも前記信号線容量、前記選択され
た容量素子及び前記画素容量との容量比及び前記チャー
ジ電圧に基づいて前記画素容量に保持される電位を決定
することを特徴とする平面表示装置にある。

【００１１】本発明の平面表示装置によれば、Ｄ／Ａ変
換に信号線容量を用いることで、表示領域周辺に配置さ
れるＤ／Ａ変換用の容量素子数を低減でき、これにより
周辺領域の小型化を達成することができる。

【００１２】

【発明の実施の形態】以下に、本発明の平面表示装置に
ついて、具体例を参照して詳細に説明する。 （第１具体例）図１に示すように、この液晶表示装置１
は、アレイ基板100 と対向基板500 との間に、ツイステ
ッド・ネマチック（ＴＮ）液晶から成る液晶層600 が保
持されている。

【００１３】このアレイ基板100 は、図１及び図３に示
すように、ガラスから成る絶縁基板101 上に、複数本の
信号線111 と走査線121 とがマトリクス状に配置され、
各交点近傍に活性層にｐ−Ｓｉ薄膜132 が用いられたＴ
ＦＴ131 が配置されて表示領域を構成している。

【００１４】詳しくは、このＴＦＴ131 は、ｐ−Ｓｉ薄
膜132 上にＴＥＯＳ膜から成るゲート絶縁膜133 が配置
され、この上に上記した走査線121 と一体のゲート電極
121aが配置されている。このゲート電極121aをマスクと
してリンイオンが打ち込まれてｐ−Ｓｉ薄膜132 にはソ
ース及びドレイン領域132s，132d、及びソース及びドレ
イン領域132s，132dに挟まれたチャネル領域132cが構成
されている。このようにゲート電極121aに対して自己整
合的にソース及びドレイン領域132s，132dが形成される
ので、ＴＦＴ131 のゲート・ソースあるいはゲート・ド
レイン間の不所望な寄生容量は十分に低減されている。

【００１５】このゲート電極121a上には窒化シリコン膜
ら成る第１の層間絶縁膜134 が配置され、第１の層間絶
縁膜134 この３ミクロン厚の有機絶縁膜から成る第２の
層間絶縁膜137 が配置されている。

【００１６】ｐ−Ｓｉ薄膜132 のソース及びドレイン領
域132s，132dに対応する領域のゲート絶縁膜133 及び第
１の層間絶縁膜134 には、それぞれコンタクトホール13
5d，135sが配置され、信号線111 と一体のドレイン電極
111a、及びソース電極136 が配置されている。また、ソ
ース電極136 に対応する領域の第２の層間絶縁膜１３７
にはコンタクトホール１３８ が形成され、ソース電極
136 に電気的に接続される画素電極141 が配置されてい
る。

【００１７】また、図１に示すように、各信号線111 は
アレイ基板100 の一端側に延びシフトレジスタ201 及び
Ｄ／Ａ変換回路301 から成る信号線駆動回路200 に、ま
た各走査線121 はアレイ基板100 の他の一端側に延び走
査線駆動回路400 に、それぞれ接続されている。これら
信号線駆動回路200 及び走査線駆動回路400 は、上記の
ＴＦＴ131 と同一工程にて作成されるＴＦＴから成り、
アレイ基板100 上に一体的に配置されている。そして、
アレイ基板100 には接続パッド311 が配置され、この接
続パッド311 を介して信号線駆動回路200 及び走査線駆
動回路400 には外部から所望の信号が供給される。

【００１８】対向基板500 は、図示しないが各画素電極
141 に対向する対向電極を備え、この対向電極は対向電
極電圧Ｖcom を供給する対向電圧供給回路とアレイ基板
100を介して電気的に接続されている。この具体例で
は、対向電極電圧Ｖcom は、後述するプリチャージ電圧
と位相が１８０°異なる方形波電圧であり、その振幅は
例えば３Ｖに設定されている。

【００１９】これにより、液晶層600 を介して配置され
る画素電極141 と対向電極とによって構成される画素容
量ＣＬＣが個々の表示画素を構成する。即ち、この画素
容量ＣＬＣに印加される電位差に基づいて液晶が応答
し、光透過率を可変する。そして、走査線121 に沿って
配置される画素容量ＣＬＣによって水平画素ラインが構
成され、この水平画素ラインが走査線数配列されて表示
領域を構成する。

【００２０】尚、この具体例では、表示領域は対角１
１．３インチサイズで、信号線111 が1024×3 本、走査
線121 が800 本である。次に、図２を参照してこの具体
例の信号線駆動回路200 について詳細に説明する。尚、
この具体例では、説明を簡単にするため６ビットディジ
タル映像信号DATAに基づいて６４階調の表示を行なう信
号線駆動回路200 としたが、本発明はこれに限定される
ものではない。

【００２１】信号線駆動回路200 のシフトレジスタ201
は、信号線111 数に対応するフリップフロップがカスケ
ード接続されて成り、スタートパルスＳＴＨを水平クロ
ック信号ＣＫＨに基づいて順次転送し出力するものであ
る。このシフトレジスタ201は、サンプリングパルスを
順次出力するものであれば、他の回路構成に置き換える
ことができる。

【００２２】Ｄ／Ａ変換回路301 は、Ｃ−ＤＡＣであっ
て、その容量を信号線容量Ｃsig と内部容量Ｃ１，Ｃ
２，Ｃ３とで構成するものである。この具体例において
信号線容量Ｃsig とは、信号線111 自体が持つ寄生容量
であって特別な容量を付加するものではないが、個別に
容量素子を信号線111 に電気的に接続してその容量を調
整しても構わない。

【００２３】また、容量素子数を低減するため、この具
体例ではプリチャージ電圧を複数用いている。詳しく
は、Ｄ／Ａ変換回路301 は、図４（ａ）に示す６ビット
のディジタル映像信号DATAを各ビット毎に並列に導く６
本の映像信号配線211 と、入力される６ビットのディジ
タル映像信号DATAをシフトレジスタ201 の出力に基づい
て各ビット同時にサンプリングする選択スイッチ群221
と、接続パッド311 （図１参照）に電気的に接続され、
図４（ｂ）に示すように各水平走査期間（Ｈ）毎に基準
電圧Ｖref に対して極性反転される８個のプリチャージ
電圧（Ｖ１〜Ｖ８）を導く電源ライン231 と、サンプリ
ングされたディジタル映像信号DATAの上位３ビット（Bi
t:6,B:it5,Bit:4 ）のデータをデコードし、８個のプリ
チャージ電圧（Ｖ１〜Ｖ８）の一つを信号線111 に選択
出力する第１選択出力回路241 と、各信号線111 に電気
的に並列接続される３個の内部容量Ｃ１，Ｃ２，Ｃ３
（Ｃ１乃至Ｃ３は互いに異なり、またＣsig とも異なる
容量）と、制御信号配線275 を介して入力される第２制
御信号CONT2 （図４（ｄ）参照）に同期しディジタル映
像信号DATAの下位３ビット（Bit:3,Bit:2,Bit:1 ）のデ
ータに基づく制御信号を出力する第２選択出力回路251
と、第２選択出力回路251 からの出力に基づいて各内部
容量Ｃ１，Ｃ２，Ｃ３と信号線111 との電気的な接続を
制御する制御部261 とを備えて構成される。

【００２４】また、Ｄ／Ａ変換回路301 は、第１及び第
３制御信号CONT1 ，CONT3 を供給する制御信号配線271,
281 と、第１制御信号CONT1 に基づいて選択出力回路24
1 と信号線111 との電気的な接続を制御する第１制御ス
イッチ273 と、第３制御信号CONT3 に基づいて信号線11
1 に保持される電荷をリセットする第２制御スイッチ28
3 とを含む。

【００２５】この具体例において、第１制御信号CONT1
は、図４（ｃ）に示すように、各水平走査期間（Ｈ）の
有効映像期間（Ｓ）の間、ハイレベルを維持する信号で
あり、第２制御信号CONT2 は、同図（ｄ）に示すよう
に、第１制御信号CONT1 の反転信号であり各水平走査期
間（Ｈ）の水平ブランキング期間（Ｂ）の間、ハイレベ
ルを維持する信号である。また、第３制御信号CONT3
は、図４（ｅ）に示すように、各水平走査期間（Ｈ）の
水平ブランキング期間（Ｂ）の内、次の水平走査期間
（Ｈ）の直前にハイレベルに設定される信号である。

【００２６】次に、この具体例の液晶表示装置１の動作
について、外部から入力されるディジタル映像信号DATA
が、例えば"100001"の場合について説明する。各水平走
査期間（Ｈ）に先立ち、即ち先の水平走査期間（Ｈ）の
水平ブランキング期間（Ｂ）にハイレベルとなる第３制
御信号CONT3 （図４（ｅ）参照）に基づいて第２制御ス
イッチ283 が導通して信号線111 は対向電極電圧Ｖcom
に設定され、これにより信号線容量Ｃsig 及び内部容量
Ｃ１，Ｃ２，Ｃ３に保持される電荷がリセットされる。

【００２７】シフトレジスタ201 出力に基づいてディジ
タル映像信号DATAからサンプリングされた"100001"の内
の上位３ビット"100" は選択出力回路241 に導かれ、選
択出力回路241 は上位３ビット"100" に基づいてプリチ
ャージ電圧（Ｖ１〜Ｖ８）の一つ、例えば電圧Ｖ８を選
択する。そして、有効映像期間（Ｓ）の間、ハイレベル
に維持される制御信号CONT1 に基づいて、第１制御スイ
ッチ273 を介して対応する信号線111 にはプリチャージ
電圧Ｖ８が印加される。また、対応する走査線121 に
は、図４（ｆ）に示すような走査パルスＶｇn が印加さ
れ、水平走査期間（Ｈ）の内、制御信号CONT3 がハイレ
ベルの期間、即ちリセット期間を除いてＴＦＴ131 は信
号線111 と画素電極141 とを導通させる。

【００２８】これにより、画素容量ＣＬＣ及び信号線容
量Ｃsig にはプリチャージ電圧Ｖ８が書込まれる。この
際、制御部261 はプリチャージ電圧Ｖ８が内部容量Ｃ
１，Ｃ２，Ｃ３に印加されないよう、第１制御信号の反
転出力である第２制御信号CONT2 に基づく第２選択出力
回路251 の出力に対応して電気的に切り離されている。

【００２９】そして、水平ブランキング期間（Ｂ）の
間、第１制御信号CONT1 に同期して第１制御スイッチ27
3 は非導通となり、プリチャージ電圧（Ｖ１〜Ｖ８）と
信号線容量Ｃsig とは電気的に切り離される。

【００３０】次に、第２選択出力回路251 は、上位３ビ
ットのサンプリングと同時にシフトレジスタ201 出力に
基づいてサンプリングされた"100001"の内の下位３ビッ
ト"001" に基づき、第２制御信号CONT2 に同期して水平
ブランキング期間（Ｂ）の間、制御部261 に対応する出
力、例えば内部容量Ｃ１，Ｃ２，Ｃ３の内の内部容量Ｃ
３のみ信号線容量Ｃsig と電気的に接続する信号を出力
する。

【００３１】これにより、プリチャージ電圧Ｖ８によっ
て画素容量ＣＬＣ及び信号線容量Ｃsig に保持された電
荷は、信号線容量Ｃsig 、液晶容量ＣＬＣ、及び内部容
量Ｃ３とに再配分され、プリチャージ電圧Ｖ８に基づい
て画素容量ＣＬＣ、信号線容量Ｃsig 及び内部容量Ｃ３
に所定の電荷が保持される。

【００３２】そして、画素容量ＣＬＣの電位差に基づい
て所定の光透過率に制御され、画像表示が成される。以
上説明したように、この具体例の液晶表示装置によれ
ば、信号線駆動回路200 をＣ−ＤＡＣで構成するもの
の、その容量素子として信号線容量Ｃsig を用いたこと
により、素子の占有面積を大幅に削減することができ
た。また、この信号線容量Ｃsig は、対角１１．３イン
チサイズのＸＧＡで50pF程度に十分大きく設定すること
ができるので、画素容量ＣＬＣへの書込みに別途オペア
ンプ等を配置する必要もない。

【００３３】更に、複数のプリチャージ電圧を組合せる
ことで、容量素子数の低減が可能となり、より一層の素
子の占有面積の削減が達成された。上記の具体例では、
フリッカ低減のため、水平走査期間（Ｈ）毎にプリチャ
ージ電圧の極性を基準電圧Ｖref に対して極性反転させ
る、所謂水平ライン反転駆動を例に取り説明したが、こ
れは垂直走査期間毎に反転させるものであってもかまわ
ない。また、プリチャージ電圧を導く電源ライン231
を、正負分離してもよく、これによればそれぞれプリチ
ャージ電圧のそれぞれを直流電圧にでき低消費電力化を
図ることができる。更に、電源ライン231 数の低減のた
め、隣り合うプリチャージ電圧間の電圧を信号線駆動回
路200 内部でそれぞれ抵抗分圧して用いることもでき
る。

【００３４】また、図５に示す構成により垂直画素ライ
ン毎、即ち信号線111 毎にプリチャージ電圧の極性が反
転されるように構成する、所謂垂直ライン反転駆動であ
ってもかまわない。即ち、電源ラインとして、８個の直
流のプリチャージ電圧を電送する電源ライン231 と、更
に電源ライン231 に電送されるプリチャージ電圧と位相
が１８０°異なるプリチャージ電圧を供給する第２の電
源ライン233 を設ける。そして、隣接する信号線111 に
対応するＤ／Ａ変換部は異なる電源ライン231,233 にそ
れぞれ対応するよう切換制御することにより実現でき
る。

【００３５】また、上記した具体例によれば、信号線容
量Ｃsig への電荷の書込みにオペアンプを使用していな
い。このため、プリチャージ電圧（Ｖ１〜Ｖ８）を導く
電源ライン231 と各信号線111 とを電気的に導通させる
ことが可能となる。従って、従来では困難であったアレ
イ基板100 の状態で表示領域内の検査が可能となる。例
えば、接続パッド311 にプローブを当接し、表示領域内
の検査、詳しくは信号線111 の断線検査、あるいはＴＦ
Ｔ131 の検査等を行なうことができる。

【００３６】ＴＦＴ131 の検査について簡単に説明す
る。まず、接続パッド311 にプローブを当接し、通常の
表示状態と同様にして各画素電極141 の容量に所定の電
荷を書込む。

【００３７】しかる後、所定のディジタル映像信号DATA
を供給して電源ライン231 の一つと各信号線111 とを順
次電気的に接続する。これに同期して各走査線121 に順
次走査パルスＶｇを供給し、各画素電極141 の容量に保
持される電荷を電源ライン231 の一つを介して順次読み
出す。そして、各画素電極141 の容量に保持されていた
電荷量と、予め定められた基準値と比較して、ＴＦＴ13
1 の動作の正常を確認する。

【００３８】このようにしてアレイ基板100 の状態で表
示領域内の欠陥を検査することにより、アレイ基板100
が後工程に流品されることを事前に防止でき、これによ
り生産性を向上することができる。また、検査に際して
各信号線111 にプローブを当接する必要もなく、信号線
111 が損傷を受けることがない。更には、プローブ数を
接続パッド311 数程度に抑えることができるため、表示
領域内の高精細化に検査が左右されることもなく、また
検査用の治工具に多額の必要を要することもない。

【００３９】ところで、上記した具体例では信号線容量
Ｃsig をＤ／Ａ変換の容量として用いるため、各所で信
号線容量Ｃsig にばらつきが生じると直接表示品位に影
響する。このため、まず信号線容量Ｃsig に影響するＴ
ＦＴ131 の寄生容量を各所で均一にすることが望まし
く、この具体例ではソース・ドレイン領域132s,132d の
形成をゲート電極121aマスクで自己整合的に行なってい
る。また、信号線容量Ｃsig に影響を与える画素電極14
1 と信号線111 との間の距離を各所で均一に保つため、
信号線111 及び画素電極141 を形成するための各パター
ンの露光をそれぞれ表示領域全体にわたって一括露光し
て作成することが望ましい。また、表示領域を複数の領
域に区分してステップ・アンド・リピート方式で露光す
るのであれば、各領域の境界を非直線として隣接信号線
111 間で急激な容量変化が生じないよう工夫する必要が
ある。

【００４０】（第２具体例）次に、本発明の第２具体例
の液晶表示装置について、第１具体例と同一個所には同
一符号を付して説明する。尚、この液晶表示装置１は、
第１具体例とは、駆動タイミングが異なる他は同一構造
であり、以下に外部から入力されるディジタル映像信号
DATAが、例えば"100001"の場合を例にとり説明する。

【００４１】まず、各水平走査期間（Ｈ）に先立ち、即
ち先の水平走査期間（Ｈ）の水平ブランキング期間
（Ｂ）にハイレベルとなる第３制御信号CONT3 （図６
（ｅ）参照）に基づいて第２制御スイッチ283 が導通し
て信号線111 は対向電極電圧Ｖcomに設定され、これに
より信号線容量Ｃsig 及び内部容量Ｃ１，Ｃ２，Ｃ３に
保持される電荷がリセットされる。

【００４２】そして、シフトレジスタ201 出力に基づい
てディジタル映像信号DATAからサンプリングされた"100
001"の内の上位３ビット"100" は選択出力回路241 に導
かれ、これに基づいてプリチャージ電圧（Ｖ１〜Ｖ８）
の一つの電圧Ｖ８が選択される。同時に、水平映像期間
（Ｈ）の内の有効映像期間（Ｓ）の間、ハイレベルを成
す第１制御信号CONT1 （図６（ｃ）参照）に基づいて第
１制御スイッチ273 は第１選択出力回路241 と信号線11
1 とを導通させる。

【００４３】また、第２選択出力回路251 は、上位３ビ
ットのサンプリングと同時にシフトレジスタ201 出力に
基づいてサンプリングされた"100001"の内の下位３ビッ
ト"001" に基づき、第１制御信号CONT1 と同一の第２制
御信号CONT2 （図６（ｄ）参照）に同期して制御部261
に対応する出力、例えば内部容量Ｃ１，Ｃ２，Ｃ３の内
の内部容量Ｃ３のみ信号線容量Ｃsig と電気的に接続す
る信号を出力する。

【００４４】これによりディジタル映像信号DATAに基づ
いて選択されたプリチャージ電圧Ｖ８によって、信号線
容量Ｃsig 及び選択された内部容量Ｃ３に所定の電荷が
保持される。

【００４５】そして、図６（ｆ）に示すように走査線駆
動回路400 からリセット期間を除く水平ブランキング期
間（Ｂ）の間、ハイレベルを成す走査パルスＶｇｎが供
給され、信号線容量Ｃsig 及び内部容量Ｃ３に保持され
た電荷が画素容量ＣＬＣに再配分される。

【００４６】これにより、画素容量ＣＬＣの電位差に基
づいて所定の光透過率に制御され、画像表示が成され
る。以上説明したように、この具体例の液晶表示装置に
よれば、第１具体例と同様に信号線駆動回路200 をＣ−
ＤＡＣで構成するものの、その容量素子として信号線容
量Ｃsig を用いたことにより、素子の占有面積を大幅に
削減することができ、また画素容量ＣLCへの書込みに別
途オペアンプ等を配置する必要もない。

【００４７】更に、複数のプリチャージ電圧を組合せる
ことで、容量素子数の低減が可能となり、より一層の素
子の占有面積の削減が達成された。また、この具体例で
は、フリッカ低減のため、水平ライン反転駆動を例に取
り説明したが、第１具体例と同様に、垂直走査期間毎に
反転させるものであってもかまわないし、また垂直ライ
ン反転駆動であってもかまわない。また、プリチャージ
電圧を導く電源ライン231 を正負分離してもよく、これ
によればそれぞれプリチャージ電圧のそれぞれを直流電
圧にでき低消費電力化を図ることもできる。更に、電源
ライン231 数の低減のため、隣り合うプリチャージ電圧
間の電圧を信号線駆動回路200 内部でそれぞれ抵抗分圧
して用いることもできる。

【００４８】また、この具体例においても、第1 具体例
と同様に、容易に検査を行うことができる。ところで、
第１具体例では、有効映像期間（Ｓ）でプリチャージ電
圧に基づく電荷を信号線容量Ｃsig 及び液晶容量ＣＬＣ
に保持させた後、所定の内部容量に再配分して最終的に
液晶容量ＣLCに保持される電荷を決定し、第２具体例で
は、有効映像期間（Ｓ）でプリチャージ電圧に基づく電
荷を信号線容量Ｃsig 及び所定の内部容量に保持させた
後、液晶容量ＣＬＣに再配分して最終的に液晶容量ＣＬ
Ｃに保持される電荷を決定している。しかしながら、本
発明は上記の駆動に限定されるものではなく、この他に
も制御信号CONT1 ，2 ，3 の設定により、有効映像期間
（Ｓ）でプリチャージ電圧に基づく電荷を信号線容量Ｃ
sig に保持させた後、所定の内部容量及び液晶容量ＣＬ
Ｃに再配分して最終的に液晶容量ＣＬＣに保持される電
荷を決定することもできる。

【００４９】（第３具体例）次に、本発明の第３具体例
の液晶表示装置について、第１乃至２具体例と同一個所
には同一符号を付して説明する。尚、この液晶表示装置
は、第１乃至２具体例とは、図７に示すようにサンプリ
ング用の選択スイッチ群221 と第１乃至２選択回路との
間に制御信号配線227 を介して入力される制御信号ＯＥ
によって切換えられる２段構成のラッチ225 が介挿さ
れ、点順次駆動に代えて線順次駆動が成される点が異な
っている。

【００５０】図８を参照して、外部から入力されるディ
ジタル映像信号DATAが、例えば"100001"の場合を例にと
り説明する。まず、各水平走査期間（Ｈ）に先立ち、即
ち先の水平走査期間（Ｈ）の水平ブランキング期間
（Ｂ）にハイレベルとなる第３制御信号CONT3 （図８
（ｆ）参照）に基づいて第２制御スイッチ283 が導通し
て信号線111 は対向電極電圧Ｖcomに設定され、これに
より信号線容量Ｃsig 及び内部容量Ｃ１，Ｃ２，Ｃ３に
保持される電荷がリセットされる。

【００５１】そして、シフトレジスタ201 出力に基づい
てディジタル映像信号DATAからサンプリングされラッチ
225 にて保持される"100001"の内の上位３ビット"100"
が制御信号ＯＥに同期して選択出力回路241 に導かれ、
これに基づいてプリチャージ電圧（Ｖ１〜Ｖ８）の一つ
の電圧Ｖ８が選択される。同時に、水平映像期間（Ｈ）
の内の有効映像期間（Ｓ）の前半の間、ハイレベルを成
す第１制御信号CONT1（図８（ｄ）参照）に基づいて第
１制御スイッチ273 は第1 選択出力回路241 と信号線11
1 とを導通させる。また、対応する走査線121 には、図
８（ｇ）に示すような走査パルスＶｇが印加され、水平
走査期間（Ｈ）の内、制御信号CONT3 がハイレベルの期
間、即ちリセット期間を除いてＴＦＴ131 は信号線111
と画素電極141 とを導通させる。

【００５２】これにより、画素容量ＣＬＣ及び信号線容
量Ｃsig にはプリチャージ電圧Ｖ８が書込まれる。この
際、制御部261 はプリチャージ電圧Ｖ８が内部容量Ｃ
１，Ｃ２，Ｃ３に印加されないよう、第１制御信号の反
転出力である第２制御信号CONT2 に基づく第２選択出力
回路251 の出力に対応して電気的に切り離されている。

【００５３】そして、第２選択出力回路251 は、ラッチ
225 にて保持される"100001"の内の下位３ビット"001"
に基づき、第１制御信号CONT1 の反転信号である第２制
御信号CONT2 （図８（ｅ）参照）に同期して制御部261
に対応する出力、例えば内部容量Ｃ１，Ｃ２，Ｃ３の内
の内部容量Ｃ３のみ信号線容量Ｃsig と電気的に接続す
る信号を出力する。

【００５４】これにより、プリチャージ電圧Ｖ８によっ
て画素容量ＣＬＣ及び信号線容量Ｃsig に保持された電
荷は、信号線容量Ｃsig 、液晶容量ＣＬＣ、及び内部容
量Ｃ３とに再配分され、プリチャージ電圧Ｖ８に基づい
て画素容量ＣＬＣ、信号線容量Ｃsig 及び内部容量Ｃ３
に所定の電荷が保持される。

【００５５】そして、画素容量ＣＬＣの電位差に基づい
て所定の光透過率に制御され、画像表示が成される。以
上説明したように、この具体例の液晶表示装置によれ
ば、ラッチ225 を設けることより上記具体例の点順次駆
動とは異なる線順次駆動を行なうことができる。これに
より、上記具体例の効果に加え、更にプリチャージ期間
及び電荷の再配分期間を略水平走査期間とることがで
き、これによりＴＦＴ131 の動作能力によらず液晶容量
ＣＬＣへの十分な書込みを達成することができ、良好な
表示品位を確保することができる。

【００５６】尚、この具体例では、有効映像期間（Ｓ）
でプリチャージ電圧に基づく電荷を信号線容量Ｃsig 及
び液晶容量ＣＬＣに保持させた後、所定の内部容量に再
配分して最終的に液晶容量ＣＬＣに保持される電荷を決
定したが、第２具体例の如くプリチャージ電圧に基づく
電荷を信号線容量Ｃsig 及び所定の内部容量に保持させ
た後に液晶容量ＣＬＣに再配分して最終的に液晶容量Ｃ
ＬＣに保持される電荷を決定する、あるいはプリチャー
ジ電圧に基づく電荷を信号線容量Ｃsig に保持させた
後、所定の内部容量及び液晶容量ＣＬＣに再配分して最
終的に液晶容量ＣＬＣに保持される電荷を決定すること
もできる。

【００５７】また、この具体例の液晶表示装置であって
も、第１乃至２具体例と同様に、容易に検査を行うこと
ができる。但し、この具体例では、ラッチ225 が介挿さ
れるため、電荷読み出しに際して入力するディジタル映
像信号（検査信号）を、信号線111 から読み出される電
荷が同一の電源ライン231 を経由しないよう工夫する、
例えば信号線111 毎に順次検査する必要がある。上述し
た液晶表示装置は本発明の一具体例であって、本発明は
これに限定されるものではない。

【００５８】

【発明の効果】本発明の平面表示装置であれば、容量素
子の占有面積を十分に小さくすることにより、駆動回路
を小型に構成することができ、これにより平面表示装置
の挟額縁化を達成することができる。また、本発明によ
れば、駆動回路を一体的に設けても、検査を容易に行う
ことができる。

【図面の簡単な説明】

【図１】図１は、本発明の一具体例の液晶表示装置の概
略正面図である。

【図２】図２は、図１の信号線駆動回路の等価回路図で
ある。

【図３】図３は、ＴＦＴの概略断面図である。

【図４】図４は、本発明の一具体例の駆動波形を説明す
るための図である。

【図５】図５は、本発明の他の具体例の信号線駆動回路
の等価回路図である。

【図６】図６は、本発明の他の具体例の駆動波形を説明
するための図である。

【図７】図７は、本発明の他の具体例の信号線駆動回路
の等価回路図である。

【図８】図８は、本発明の他の具体例の駆動波形を説明
するための図である。

【符号の説明】

100 …アレイ基板 131 …ＴＦＴ 200 …信号線駆動回路 201 …シフトレジスタ 301 …Ｄ／Ａ変換回路 500 …対向基板

フロントページの続き Ｆターム(参考） 2H093 NA16 NA53 NC03 NC12 NC21 NC22 NC34 ND06 ND55 NF04 5C006 AA01 AC27 AF73 AF83 BB16 BC20 BC24 BF03 BF06 BF11 BF24 FA41 5C080 AA10 BB05 DD22 EE17 FF11 GG08 JJ02 JJ04 JJ06

Claims (9)

【特許請求の範囲】
1. 【請求項１】 基板上に所定の信号線容量を含んで配列
   される複数本の信号線と、前記信号線に電気的に接続さ
   れる画素容量と、チャージ電圧を供給する電圧供給手段
   と、複数ビットで構成される画素データから成るディジ
   タル映像信号の各前記画素データに基づいて前記信号線
   を介して前記画素容量に所定の電位を保持させる信号線
   駆動回路とを備えた平面表示装置において、 前記信号線駆動回路は、前記ディジタル映像信号を前記
   信号線に対応する前記画素データに直並列変換する直並
   列変換回路と、 前記信号線に対応して配置される複数の容量素子から成
   る容量素子群と、 前記電圧供給手段と前記信号線容量との電気的な接続の
   制御、前記画素データに基づく前記容量素子の選択、及
   び選択された前記容量素子、前記画素容量及び前記信号
   線容量との電気的な接続の制御を行なう制御手段とを含
   み、 少なくとも前記信号線容量、前記選択された容量素子及
   び前記画素容量との容量比及び前記チャージ電圧に基づ
   いて前記画素容量に保持される電位を決定することを特
   徴とする平面表示装置。
2. 【請求項２】 前記信号線と略直交して配列される複数
   本の走査線を含み、前記画素容量の一方の電極は一の前
   記信号線と一の前記走査線とに薄膜トランジスタを介し
   て配置される画素電極から成り、他方の電極は前記画素
   電極に光変調層を介して対向配置される対向電極から成
   ることを特徴とする請求項１記載の平面表示装置。
3. 【請求項３】 前記信号線駆動回路は前記基板上に一体
   的に構成されて成ることを特徴とする請求項２記載の平
   面表示装置。
4. 【請求項４】 前記薄膜トランジスタは活性層に非単結
   晶シリコン薄膜が用いられて成ることを特徴とする請求
   項３記載の平面表示装置。
5. 【請求項５】 前記薄膜トランジスタは活性層に多結晶
   シリコン薄膜が用いられて成り、前記活性層は前記薄膜
   トランジスタのゲート電極に自己整合されたソース及び
   ドレイン領域を含むことを特徴とする請求項４記載の平
   面表示装置。
6. 【請求項６】 前記電圧供給手段は複数種のチャージ電
   圧を供給するものであり、前記制御手段は前記画素デー
   タに基づいて少なくとも一の前記チャージ電圧を選択す
   ることを特徴とする請求項１記載の平面表示装置。
7. 【請求項７】 前記制御手段は、前記チャージ電圧を前
   記信号線容量に印加し所定の電荷を保持させた後、前記
   電荷を少なくとも前記信号線容量、前記選択された容量
   素子及び前記画素容量のとの容量比に基づいて再配分す
   ることを特徴とする請求項１記載の平面表示装置
8. 【請求項８】 前記制御手段は、前記チャージ電圧を前
   記信号線容量及び前記画素容量に印加し所定の電荷を保
   持させた後、前記電荷を少なくとも前記信号線容量、前
   記選択された容量素子及び前記画素容量のとの容量比に
   基づいて再配分することを特徴とする請求項１記載の平
   面表示装置
9. 【請求項９】 前記制御手段は、前記チャージ電圧を前
   記信号線容量及び前記選択された容量素子に印加し所定
   の電荷を保持させた後、前記電荷を少なくとも前記信号
   線容量、前記選択された容量素子及び前記画素容量のと
   の容量比に基づいて再配分することを特徴とする請求項
   １記載の平面表示装置