JP2000242571A - Bus controller and bus control method - Google Patents
Bus controller and bus control methodInfo
- Publication number
- JP2000242571A JP2000242571A JP11047688A JP4768899A JP2000242571A JP 2000242571 A JP2000242571 A JP 2000242571A JP 11047688 A JP11047688 A JP 11047688A JP 4768899 A JP4768899 A JP 4768899A JP 2000242571 A JP2000242571 A JP 2000242571A
- Authority
- JP
- Japan
- Prior art keywords
- data
- bus
- transfer
- buffer
- initiator
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000000034 method Methods 0.000 title claims description 22
- 239000003999 initiator Substances 0.000 claims abstract description 96
- 238000001514 detection method Methods 0.000 claims abstract description 51
- 230000000903 blocking effect Effects 0.000 claims description 12
- 230000007274 generation of a signal involved in cell-cell signaling Effects 0.000 abstract description 8
- 238000010586 diagram Methods 0.000 description 6
- 230000000694 effects Effects 0.000 description 2
- 239000000470 constituent Substances 0.000 description 1
- 230000000873 masking effect Effects 0.000 description 1
- 238000012544 monitoring process Methods 0.000 description 1
Landscapes
- Bus Control (AREA)
Abstract
Description
【0001】[0001]
【発明の属する技術分野】本発明は、コンピュータ等に
使用されるシステムバスの制御に関し、特にデータの転
送にエラーが生じた際にデータの再転送、すなわちリト
ライを行うバス制御装置及びバス制御方法に関する。BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to control of a system bus used in a computer or the like, and more particularly to a bus control device and a bus control method for retransmitting data, that is, retrying when an error occurs in data transfer. About.
【0002】[0002]
【従来の技術 】従来、汎用バスを使用したデータ転送
システムでは、イニシエータ側(データを送信する側)
からターゲット側(データを受信する側)にデータを送
信するに際し、ターゲット側の状態により、データ受信
が一時的にできない場合でも、ターゲット側のデータ受
信が可能になるまで、イニシエータ側は、データの再送
信、すなわちリトライ動作を繰り返して行う。2. Description of the Related Art Conventionally, in a data transfer system using a general-purpose bus, an initiator side (a side transmitting data).
When transmitting data from the target to the target (data receiving side), even if data cannot be temporarily received due to the state of the target, the initiator will continue to transmit data until the target can receive data. Retransmission, that is, retry operation is repeatedly performed.
【0003】[0003]
【発明が解決しようとする課題】しかしながら、従来技
術のデータ転送システムでは、リトライ動作でも通常の
データ転送と同じようにアービトレーション、コマンド
/アドレス/データ転送といった動作を行うため、汎用
バス上で無駄なアクセスが発生してしまい、汎用バスの
使用効率が悪化し、データ転送を効率的に行えないとい
う問題点があった。However, in the data transfer system of the prior art, arbitration and command / address / data transfer are performed in the retry operation in the same manner as normal data transfer. Access has occurred, the use efficiency of the general-purpose bus has deteriorated, and there has been a problem that data transfer cannot be performed efficiently.
【0004】本発明は斯かる問題点を鑑みてなされたも
のであり、その目的とするところは、データの転送に失
敗したイニシエータのリトライ動作(データの再転送)
を一定時間停止させることにより、汎用バス上での無駄
なアクセスを防止し、汎用バスの使用効率を向上させ、
データ転送を効率的に行うことができるバス制御装置及
びバス制御方法を提供する点にある。[0004] The present invention has been made in view of such a problem, and an object thereof is to retry an initiator (data retransmission) in which data transfer has failed.
Stop for a certain period of time to prevent unnecessary access on the general-purpose bus, improve the efficiency of use of the general-purpose bus,
An object of the present invention is to provide a bus control device and a bus control method capable of efficiently performing data transfer.
【0005】[0005]
【課題を解決するための手段】本発明は上記課題を解決
すべく、以下に掲げる構成とした。請求項1記載の発明
の要旨は、データを送信する複数のイニシエータからデ
ータを受信するターゲットへデータバスを介してデータ
転送を行うとともに該データ転送が失敗した際にはデー
タの再転送を行うデータ転送システムにおけるバス制御
装置であって、前記複数のイニシエータからの前記デー
タバスの使用を求めるバス使用要求信号を受け、選択し
た一つのイニシエータに前記データバスの使用を許可す
るバス使用許可信号を出力するバス使用許可手段と、前
記データ転送に失敗したことを検出する転送エラー検出
手段と、該転送エラー検出手段による転送エラー検出と
前記バス使用要求信号とにより前記データ転送に失敗し
たイニシエータを検出するイニシエータ検出手段と、前
記転送エラー検出手段による転送エラー検出から予め定
めた所定の時間、前記イニシエータ検出手段により検出
されたイニシエータからのデータの再転送に係るバス使
用要求信号に対して、バス使用許可信号の出力を阻止す
る信号出力阻止手段とを具備したことを特徴とするバス
制御装置に存する。また請求項2記載の発明の要旨は、
データを送信する複数のイニシエータからデータを受信
するターゲットへデータバスを介してデータ転送を行う
とともに該データ転送が失敗した際にはデータの再転送
を行うデータ転送システムにおけるバス制御装置であっ
て、前記複数のイニシエータから送信するデータを前記
データバスに出力する前に一旦記憶し、前記データ転送
が正常に終了するまで前記データを記憶している第1の
バッファと、前記データ転送に失敗したことを検出する
転送エラー検出手段と、該転送エラー検出手段による転
送エラー検出から予め定めた所定の時間、前記第1のバ
ッファに記憶しているデータの再転送に係る出力を阻止
するデータ出力阻止手段とを具備したことを特徴とする
バス制御装置に存する。また請求項3記載の発明の要旨
は、前記第1のバッファと並列的に、前記複数のイニシ
エータから送信するデータを前記データバスに出力する
前に一旦記憶し、前記データ転送が正常に終了するまで
前記データを記憶している第2のバッファを具備し、前
記データ出力阻止手段により再転送に係る前記第1のバ
ッファ記憶されているデータの出力を阻止している間
は、前記第2のバッファを用いて前記データ転送を行う
ことを特徴とする請求項2記載のバス制御装置に存す
る。また請求項4記載の発明の要旨は、データを送信す
る複数のイニシエータからデータを受信するターゲット
へデータバスを介してデータ転送を行うとともに該デー
タ転送が失敗した際にはデータの再転送を行うデータ転
送システムにおけるバス制御方法であって、前記データ
転送の失敗の検出と前記複数のイニシエータからの前記
データバスの使用要求とから前記データ転送に失敗した
イニシエータを検出し、前記データ転送の失敗の検出か
ら予め定めた所定の時間、前記検出されたイニシエータ
からのデータの再転送に係る前記データバスの使用要求
に対して、前記データバスの使用の許可をしないことを
特徴とするバス制御方法に存する。また請求項5記載の
発明の要旨は、データを送信する複数のイニシエータか
らデータを受信するターゲットへデータバスを介してデ
ータ転送を行うとともに該データ転送が失敗した際には
データの再転送を行うデータ転送システムにおけるバス
制御方法であって、前記複数のイニシエータから送信す
るデータを前記データバスに出力する前に第1のバッフ
ァに一旦記憶させ、前記データ転送が正常に終了するま
で前記第1のバッファに前記データを記憶させておき、
前記データ転送に失敗した場合には、該失敗を検出し、
前記データ転送の失敗の検出から予め定めた所定の時
間、前記第1のバッファに記憶しているデータの再転送
に係る出力を阻止することを特徴とするバス制御方法に
存する。また請求項6記載の発明の要旨は、前記第1の
バッファに記憶しているデータの再転送に係る出力を阻
止している間は、前記複数のイニシエータから送信する
データを前記データバスに出力する前に第2のバッファ
に一旦記憶させ、前記第2のバッファを用いて前記デー
タ転送を行うことを特徴とする請求項5記載のバス制御
方法に存する。Means for Solving the Problems In order to solve the above problems, the present invention has the following constitution. The gist of the invention according to claim 1 is that data is transferred from a plurality of initiators for transmitting data to a target for receiving data via a data bus and data is retransmitted when the data transfer fails. A bus control device in a transfer system, comprising: receiving a bus use request signal requesting use of the data bus from the plurality of initiators, and outputting a bus use permission signal permitting use of the data bus to one selected initiator. A bus use permitting unit, a transfer error detecting unit for detecting that the data transfer has failed, and an initiator for which the data transfer has failed is detected based on the transfer error detection by the transfer error detecting unit and the bus use request signal. Initiator detection means, and from the transfer error detection by the transfer error detection means in advance And a signal output blocking means for blocking the output of a bus use permission signal in response to a bus use request signal relating to retransfer of data from the initiator detected by the initiator detection means for a predetermined period of time. There is a bus control device characterized. The gist of claim 2 is as follows.
A bus control device in a data transfer system for performing data transfer via a data bus to a target for receiving data from a plurality of initiators for transmitting data and performing re-transfer of data when the data transfer fails, A first buffer for storing data to be transmitted from the plurality of initiators before outputting the data to the data bus, and storing the data until the data transfer is normally completed; and a failure in the data transfer. And a data output blocking means for blocking output related to retransmission of data stored in the first buffer for a predetermined period of time after the transfer error detection by the transfer error detecting means. And a bus control device comprising: According to another aspect of the present invention, data to be transmitted from the plurality of initiators is temporarily stored before being output to the data bus in parallel with the first buffer, and the data transfer ends normally. A second buffer for storing the data up to the second buffer, and while the data output blocking unit prevents the output of the data stored in the first buffer related to the retransmission, the second buffer stores the second buffer. 3. The bus control device according to claim 2, wherein the data transfer is performed using a buffer. According to another aspect of the present invention, data is transferred from a plurality of initiators for transmitting data to a target for receiving data via a data bus, and the data is retransmitted when the data transfer fails. A bus control method in a data transfer system, comprising: detecting an initiator that has failed in data transfer from a detection of the data transfer failure and a request to use the data bus from the plurality of initiators. A bus control method comprising: not permitting use of the data bus in response to a request for use of the data bus relating to retransmission of data from the detected initiator for a predetermined period of time after detection. Exist. According to another aspect of the present invention, data is transferred from a plurality of initiators for transmitting data to a target for receiving data via a data bus, and the data is retransmitted when the data transfer fails. A bus control method in a data transfer system, wherein data to be transmitted from the plurality of initiators is temporarily stored in a first buffer before being output to the data bus, and the first buffer is temporarily stored until the data transfer ends normally. Storing the data in a buffer,
If the data transfer fails, the failure is detected,
A bus control method is characterized in that an output relating to retransfer of data stored in the first buffer is prevented for a predetermined period of time after the detection of the data transfer failure. According to another aspect of the present invention, data transmitted from the plurality of initiators is output to the data bus while output related to retransmission of data stored in the first buffer is prevented. 6. The bus control method according to claim 5, wherein the data is temporarily stored in a second buffer before the data transfer, and the data transfer is performed using the second buffer.
【0006】[0006]
【発明の実施の形態】以下、本発明の実施の形態を図面
に基づいて詳細に説明する。Embodiments of the present invention will be described below in detail with reference to the drawings.
【0007】(第1実施形態)図1は、本発明が適用さ
れる一般的なシステム構成図であり、図2は、本発明の
第1実施形態に係る図1に示すバスアービタの構成を示
すブロック図であり、図3は、図2に示すバスアービタ
の動作を説明するためのフローチャート図である。(First Embodiment) FIG. 1 is a general system configuration diagram to which the present invention is applied, and FIG. 2 shows the configuration of a bus arbiter shown in FIG. 1 according to a first embodiment of the present invention. FIG. 3 is a block diagram, and FIG. 3 is a flowchart for explaining the operation of the bus arbiter shown in FIG.
【0008】第1実施形態は、データ転送等に係るデー
タバス2とバス制御信号に係る制御信号線3とからなる
汎用バス1に、データの送信を行う複数のイニシエータ
6−1、6−2と、データバス2の占有制御を行うバス
アービタ7と、データの受信を行う複数のターゲット8
−1、8−2とが接続される構成になっており、イニシ
エータ6−1とバスアービタ7とは、データバス2の使
用要求に係るリクエスト信号線4−1とデータバス2の
使用許可に係るアクノリッジ信号線5−1とにより接続
され、同様にイニシエータ6−2とバスアービタ7と
は、データバス2の使用要求に係るリクエスト信号線4
−2とデータバス2の使用許可に係るアクノリッジ信号
線5−2とにより接続され、データの転送に失敗した際
には、転送に失敗したイニシエータは、バスアービタ7
に対してデータバス2の使用要求を行って、データの再
転送、すなわちリトライ動作を行うように制御されてい
る。In the first embodiment, a plurality of initiators 6-1 and 6-2 for transmitting data to a general-purpose bus 1 including a data bus 2 for data transfer and a control signal line 3 for a bus control signal. A bus arbiter 7 for controlling the occupation of the data bus 2 and a plurality of targets 8 for receiving data.
-1, 8-2 are connected to each other, and the initiator 6-1 and the bus arbiter 7 are connected to the request signal line 4-1 related to the request to use the data bus 2 and the permission to use the data bus 2. Similarly, the initiator 6-2 and the bus arbiter 7 are connected to each other by the acknowledge signal line 5-1.
-2 and an acknowledgment signal line 5-2 for permitting use of the data bus 2, and when the data transfer fails, the initiator that failed in the transfer is the bus arbiter 7
Is requested to use the data bus 2, and the data is retransmitted, that is, a retry operation is performed.
【0009】第1の実施形態では、バスアービタ7でデ
ータ転送に失敗した際に行われるデータの再転送、すな
わちリトライ動作のタイミング制御を行う。バスアービ
タ7は、各イニシエータからのリクエスト信号に応じて
一つのイニシエータにデータバス2の使用許可を与える
ように、すなわちバスの占有制御を行い、図2に示され
ているように、バス制御信号線3のバス制御信号により
データの転送に失敗してリトライ動作が起こったことを
検出するリトライ検出部9と、どのイニシエータでリト
ライが起こったかを検出するリトライ発生イニシエータ
検出部10と、リクエスト信号に応じてバスの使用許可
信号であるアクノリッジ信号を出力するアクノリッジ生
成部11と、アクノリッジ生成部11のアクノリッジ信
号の出力を阻止するマスク信号を生成するマスク信号生
成部12と、時間をカウントするタイマ13とからな
る。In the first embodiment, retransmission of data performed when data transfer fails in the bus arbiter 7, that is, timing control of a retry operation is performed. The bus arbiter 7 controls the occupation of the bus so as to give permission to use the data bus 2 to one initiator in response to a request signal from each initiator, that is, performs bus control signal lines as shown in FIG. A retry detection unit 9 for detecting that a data transfer has failed due to the bus control signal 3 and a retry operation has occurred, a retry occurrence initiator detection unit 10 for detecting which initiator has performed a retry, and a request signal. Generation unit 11 that outputs an acknowledgment signal that is a bus use permission signal, a mask signal generation unit 12 that generates a mask signal that blocks the output of the acknowledgment signal of the acknowledgment generation unit 11, a timer 13 that counts time, and Consists of
【0010】リトライ検出部9は、バス制御信号線3か
らバス制御信号を受信してイニシエータ6−1もしくは
イニシエータ6−2のいずれかがデータの転送に失敗し
てリトライ動作が発生したことを検出し、リトライ検出
信号をリトライ発生イニシエータ検出部10及びタイマ
13に出力する。The retry detecting section 9 receives the bus control signal from the bus control signal line 3 and detects that either the initiator 6-1 or the initiator 6-2 has failed in data transfer and a retry operation has occurred. Then, it outputs a retry detection signal to the retry occurrence initiator detecting unit 10 and the timer 13.
【0011】リトライ発生イニシエータ検出部10は、
リトライ検出部9からのリトライ検出信号を受けた際、
リクエスト信号線4−1、4−2を介して送られてくる
リクエスト信号によりイニシエータ6−1もしくはイニ
シエータ6−2のいずれのイニシエータでリトライ動作
が発生したかを検出し、この検出結果をリトライ発生イ
ニシエータ検出信号としてマスク信号生成部12に出力
する。[0011] The retry occurrence initiator detecting section 10
When receiving a retry detection signal from the retry detection unit 9,
A request signal transmitted via the request signal lines 4-1 and 4-2 detects which of the initiator 6-1 and the initiator 6-2 has performed the retry operation, and the detection result indicates that a retry has occurred. The signal is output to the mask signal generator 12 as an initiator detection signal.
【0012】アクノリッジ生成部11は、イニシエータ
6−1、6−2からのデータバス3の使用を要求するリ
クエスト信号に応じて、イニシエータ6−1、6−2に
対してデータバス2の使用を認めるアクノリッジ信号を
出力する。The acknowledgment generation section 11 responds to a request signal from the initiators 6-1 and 6-2 requesting the use of the data bus 3, and instructs the initiators 6-1 and 6-2 to use the data bus 2. Acknowledgment signal is output.
【0013】マスク信号生成部12は、リトライ発生イ
ニシエータ検出部10からのリトライ発生イニシエータ
検出信号により、リトライが発生したイニシエータへの
アクノリッジ信号の出力を阻止するマスク信号をON状
態にするとともにタイマ13からのカウント終了信号に
より、ON状態のマスク信号をOFF状態にする。マス
ク信号をON状態の時、アクノリッジ生成部11は、リ
トライ動作が発生したイニシエータからのリクエスト信
号を受けてもアクノリッジ信号をマスク、すなわちデー
タバス2の使用を許可するアクノリッジ信号の出力を行
わない。The mask signal generation unit 12 turns on a mask signal for preventing the output of an acknowledge signal to the initiator in which the retry has occurred, based on the retry occurrence initiator detection signal from the retry occurrence initiator detection unit 10, and outputs the timer signal from the timer 13. , The mask signal in the ON state is turned OFF. When the mask signal is in the ON state, the acknowledgment generation unit 11 masks the acknowledgment signal even when receiving a request signal from the initiator in which the retry operation has occurred, that is, does not output an acknowledgment signal for permitting use of the data bus 2.
【0014】タイマ13は、リトライ検出部9からのリ
トライ検出信号によりカウントを開始し、一定時間経過
後、マスク信号生成部12に対してカウント終了信号を
出力する。The timer 13 starts counting in response to a retry detection signal from the retry detection section 9, and outputs a count end signal to the mask signal generation section 12 after a predetermined time has elapsed.
【0015】次に、第1実施形態の動作について図3に
基づいて詳細に説明する。例えばイニシエータ6−1か
らターゲット8−1へのデータの転送が失敗した時、リ
トライ検出部9は、リトライ動作が発生したことを知ら
せるバス制御信号を受信してイニシエータ6−1もしく
はイニシエータ6−2のいずれかでリトライ動作が発生
したことを検出し、タイマ13とリトライ発生イニシエ
ータ検出部10とにリトライ検出信号を出力する(ステ
ップ1)。このリトライ検出信号によりタイマ13がカ
ウントを開始する(ステップ2)。次に、リトライ発生
イニシエータ検出部10は、リトライ検出部9からのリ
トライ検出信号とイニシエータ6−1からのデータバス
2の使用に係るリクエスト信号とから、イニシエータ6
−1でリトライ動作が発生したことを検出し、イニシエ
ータ6−1のアドレス信号を含むリトライ発生イニシエ
ータ検出信号を出力する(ステップ3)。マスク信号発
生部12は、このリトライ発生イニシエータ検出信号を
受け、イニシエータ6−1へのアクノリッジ信号の出力
を阻止するマスク信号をON状態にし、アクノリッジ生
成部11は、該マスク信号がON状態の間、イニシエー
タ6−1からのリクエスト信号を受けてもデータバス2
の使用を許可するアクノリッジ信号の出力を行わない
(ステップ4)。タイマ13において一定時間のカウン
トが終了したか否かを判別し、カウント終了に際して、
タイマ13は、カウント終了信号をマスク信号生成部1
1に出力する(ステップ5)。このカウント終了信号を
受け、マスク信号発生部12は、マスク信号をOFF状
態し、アクノリッジ生成部11は、イニシエータ6−1
からのリクエスト信号を受けるとアクノリッジ信号の出
力を行い、イニシエータ6−1からターゲット8−1へ
のデータ転送が可能になる。Next, the operation of the first embodiment will be described in detail with reference to FIG. For example, when data transfer from the initiator 6-1 to the target 8-1 has failed, the retry detection unit 9 receives a bus control signal indicating that a retry operation has occurred, and sends a signal to the initiator 6-1 or the initiator 6-2. , And outputs a retry detection signal to the timer 13 and the retry occurrence initiator detector 10 (step 1). The timer 13 starts counting in response to the retry detection signal (step 2). Next, the retry occurrence initiator detection unit 10 determines the initiator 6 based on the retry detection signal from the retry detection unit 9 and the request signal related to the use of the data bus 2 from the initiator 6-1.
-1 to detect that a retry operation has occurred, and output a retry occurrence initiator detection signal including the address signal of the initiator 6-1 (step 3). The mask signal generator 12 receives the retry occurrence initiator detection signal, turns on a mask signal for preventing the output of the acknowledge signal to the initiator 6-1. The acknowledgment generator 11 operates while the mask signal is on. Receive the request signal from the initiator 6-1 and the data bus 2
Is not output (step 4). The timer 13 determines whether or not the counting for a certain period of time has been completed.
The timer 13 outputs the count end signal to the mask signal generation unit 1.
1 (step 5). Upon receiving this count end signal, the mask signal generation unit 12 turns off the mask signal, and the acknowledgment generation unit 11 sets the initiator 6-1.
Upon receipt of the request signal from, an acknowledge signal is output, and data transfer from the initiator 6-1 to the target 8-1 becomes possible.
【0016】以上説明したように、第1実施形態によれ
ば、データの転送に失敗したイニシエータのリトライ動
作(データの再転送)を一定時間停止させることによ
り、汎用バス上での無駄なアクセスを防止し、汎用バス
の使用効率を向上させ、データ転送を効率的に行うこと
ができるという効果を奏する。As described above, according to the first embodiment, the retry operation (re-transfer of data) of an initiator that has failed in data transfer is stopped for a certain period of time, so that useless access on the general-purpose bus is prevented. Thus, there is an effect that the efficiency of use of the general-purpose bus is improved, and the data transfer can be performed efficiently.
【0017】(第2実施形態)図4は、本発明の第2実
施形態に係る図1に示すイニシエータのインターフェー
ス部の構成を示すブロック図である。第1実施形態で
は、上述のようにバスアービタ7においてリトライ動作
のタイミング制御を行ったが、第2実施形態では、各イ
ニシエータのインターフェース部20でリトライ動作の
タイミング制御を行う。その他の構成は、第1実施形態
と同一である。(Second Embodiment) FIG. 4 is a block diagram showing a configuration of an interface section of the initiator shown in FIG. 1 according to a second embodiment of the present invention. In the first embodiment, the timing control of the retry operation is performed in the bus arbiter 7 as described above. In the second embodiment, the timing control of the retry operation is performed in the interface unit 20 of each initiator. Other configurations are the same as those of the first embodiment.
【0018】イニシエータ6−1、6−2のインターフ
ェース部20は、ターゲットへのデータの転送に際し、
データバス2へのデータの出力を制御するもので、デー
タの転送に失敗してリトライ動作が起こったことを検出
するリトライ検出部9と、データバス2へのデータの出
力をマスクするマスク信号を生成するマスク信号生成部
12と、時間をカウントするタイマ13と、送信するデ
ータを一旦記憶してバス出力バッファへデータを出力す
る内部バッファ14、内部バッファ14の汎用バス1へ
の出力側に並列に設けられ、送信するデータを一旦記憶
してデータバス2に出力するバス出力バッファ15−1
及びバス出力バッファ15−2と、制御信号線3に接続
されバス制御信号の送受信及び生成を行うバス制御部1
6と、内部バッファ14からバス出力バッファへのデー
タの出力を制御する内部バッファ制御部17と、バス出
力バッファ15−1及びバス出力バッファ15−2から
データバス2へのデータの出力を制御するバス出力バッ
ファ制御部18と、どのバス出力バッファからデータの
再転送が行われるかを検出するリトライ発生バッファ検
出部19とからなる。なお、第1実施形態と同一の構成
には、同一符号を付している。The interface unit 20 of the initiator 6-1 or 6-2 transmits data to the target when
It controls the output of data to the data bus 2. The retry detection unit 9 detects that the data transfer has failed and a retry operation has occurred, and a mask signal for masking the output of data to the data bus 2. A mask signal generator 12 for generating a signal, a timer 13 for counting time, an internal buffer 14 for temporarily storing data to be transmitted and outputting the data to a bus output buffer, and an output side of the internal buffer 14 to the general-purpose bus 1 are connected in parallel. And a bus output buffer 15-1 for temporarily storing data to be transmitted and outputting the data to the data bus 2.
And a bus control unit 1 connected to the control signal line 3 for transmitting / receiving and generating a bus control signal
6, an internal buffer controller 17 for controlling the output of data from the internal buffer 14 to the bus output buffer, and controlling the output of data from the bus output buffer 15-1 and the bus output buffer 15-2 to the data bus 2. It comprises a bus output buffer control unit 18 and a retry occurrence buffer detection unit 19 for detecting from which bus output buffer data is retransmitted. The same components as those of the first embodiment are denoted by the same reference numerals.
【0019】次に第2実施形態の動作について詳細に説
明する。通常、ターゲットへのデータの転送は、バス制
御部16がバスの汎用バス1の状態を監視して行う。す
なわち、送信するデータは、内部バッファ14に一旦保
持され、バス制御部16からの指示により内部バッファ
制御部17が、内部バッファ14からバス出力バッファ
15−1へのデータの転送制御を行い、その後、バス出
力バッファ制御部18の制御に基づいてバス出力バッフ
ァ15−1からデータバス2へデータの出力が行われ
る。なお、バス出力バッファ15−1に記憶されたデー
タは、データ転送が正常に終了するまで記憶され、デー
タ転送が正常に終了した時に破棄される。Next, the operation of the second embodiment will be described in detail. Normally, data transfer to the target is performed by the bus control unit 16 monitoring the state of the general-purpose bus 1 of the bus. That is, the data to be transmitted is temporarily held in the internal buffer 14, and the internal buffer control unit 17 controls the transfer of data from the internal buffer 14 to the bus output buffer 15-1 according to an instruction from the bus control unit 16, and thereafter, Data is output from the bus output buffer 15-1 to the data bus 2 under the control of the bus output buffer control unit 18. The data stored in the bus output buffer 15-1 is stored until the data transfer ends normally, and is discarded when the data transfer ends normally.
【0020】次に、ターゲットへのデータの転送に失敗
した場合について説明する。リトライ検出部9は、リト
ライ動作が発生したことを知らせるバス制御信号をバス
制御部16を介して受信してリトライ動作が発生したこ
とを検出し、タイマ13とリトライ発生バッファ検出部
19とにリトライ検出信号を出力する。このリトライ検
出信号によりタイマ13がカウントを開始する。次に、
リトライ発生バッファ検出部19は、リトライ検出部9
からのリトライ検出信号とバス出力バッファ制御部18
の制御信号とから、再転送するデータが記憶されている
バス出力バッファ(通常は、バス出力バッファ15−
1)を検出し、バッファのアドレス信号を含むリトライ
発生バッファ検出信号を出力する。マスク信号発生部1
2は、このリトライ発生バッファ検出信号を受け、バス
出力バッファからのデータの出力を阻止するマスク信号
をON状態にし、バス出力バッファ制御部18は、マス
ク信号がON状態の間、再転送するデータが記憶されて
いるバス出力バッファからデータバス2へのデータの出
力を行わないように制御する。次に、タイマ13におい
て一定時間のカウントが終了したか否かを判別し、カウ
ント終了に際して、タイマ13は、カウント終了信号を
マスク信号生成部12に出力する。このカウント終了信
号を受け、マスク信号生成部12は、マスク信号をOF
F状態し、再転送するデータが記憶されているバス出力
バッファからデータバス2へのデータの出力が可能にな
る。Next, a case where data transfer to the target fails will be described. The retry detecting section 9 receives a bus control signal for notifying that a retry operation has occurred through the bus control section 16 to detect that a retry operation has occurred, and sends a retry signal to the timer 13 and the retry occurrence buffer detecting section 19. Outputs a detection signal. The timer 13 starts counting in response to the retry detection signal. next,
The retry occurrence buffer detecting unit 19 includes the retry detecting unit 9.
Retry detection signal from bus and bus output buffer controller 18
From the control signal of the bus output buffer (usually the bus output buffer 15-
1), and outputs a retry occurrence buffer detection signal including the buffer address signal. Mask signal generator 1
2 receives the retry occurrence buffer detection signal and turns on a mask signal for preventing data output from the bus output buffer. The bus output buffer control unit 18 controls the data to be retransmitted while the mask signal is on. Is controlled so as not to output data from the bus output buffer storing the data to the data bus 2. Next, it is determined whether or not the timer 13 has completed counting for a certain period of time, and upon completion of the counting, the timer 13 outputs a count end signal to the mask signal generation unit 12. Upon receiving this count end signal, the mask signal generation unit 12 outputs the mask signal to the OF signal.
In the F state, data can be output to the data bus 2 from the bus output buffer in which data to be retransmitted is stored.
【0021】なお、マスク信号がON状態の時、すなわ
ちデータの転送に失敗してリトライ動作が発生し、再転
送するデータをバス出力バッファ15−1に記憶した状
態の時の、リトライ動作によらない次なるデータ転送
は、内部バッファ14からバス出力バッファ15−2を
介してデータバス2にデータの出力が行われる。When the mask signal is in the ON state, that is, when the data transfer fails and a retry operation occurs, and the data to be retransmitted is stored in the bus output buffer 15-1, the retry operation is performed. In the next data transfer, data is output from the internal buffer 14 to the data bus 2 via the bus output buffer 15-2.
【0022】以上説明したように、第2実施形態によれ
ば、通常のデータ転送は、データ出力バッファ15−1
を使用してデータバス2へのデータ出力が行われるが、
データの転送に失敗してリトライ動作が発生すると、再
転送するデータをバス出力バッファ15−1に保持した
まま一定時間データの転送を停止し、その間に内部バッ
ファ14から出力される次のデータは、バス出力バッフ
ァ15−2を使用してデータバス3へのデータ出力する
ことが可能になる。すなわち、イニシエータ内部で無駄
なリトライのアクセスを減らす構成にしているため、リ
トライを停止しているイニシエータにおいてリトライ以
外のデータ転送が行、データ転送をさらに効率的に行う
ことができるという効果を奏する。As described above, according to the second embodiment, normal data transfer is performed in the data output buffer 15-1.
Is used to output data to the data bus 2,
If the data transfer fails and a retry operation occurs, the data transfer is stopped for a certain period of time while the data to be retransmitted is held in the bus output buffer 15-1. During that time, the next data output from the internal buffer 14 is , Data can be output to the data bus 3 using the bus output buffer 15-2. In other words, since the configuration is such that unnecessary retry access is reduced inside the initiator, there is an effect that data transfer other than retry can be performed in the initiator where retry is stopped, and data transfer can be performed more efficiently.
【0023】なお、本発明が上記各実施形態に限定され
ず、本発明の技術思想の範囲内において、各実施形態は
適宜変更され得ることは明らかである。 また、上記構
成部材の数、位置、形状等は上記実施の形態に限定され
ず、本発明を実施する上で好適な数、位置、形状等にす
ることができる。なお、各図において、同一構成要素に
は同一符号を付している。It should be noted that the present invention is not limited to the above embodiments, and each embodiment can be appropriately modified within the scope of the technical idea of the present invention. Further, the number, position, shape, and the like of the constituent members are not limited to the above-described embodiment, but can be set to numbers, positions, shapes, and the like suitable for carrying out the present invention. In the drawings, the same components are denoted by the same reference numerals.
【0024】[0024]
【発明の効果】本発明のバス制御装置及びバス制御方法
は、リトライの発生したイニシエータからのリトライデ
ータの転送を一定時間停止させることにより、汎用バス
上での無駄なアクセスを防止し、汎用バスの使用効率を
向上させ、データ転送を効率的に行うことができるとい
う効果を奏する。According to the bus control device and the bus control method of the present invention, useless access on the general-purpose bus is prevented by stopping the transfer of retry data from the initiator in which the retry has occurred for a certain period of time. And the data transfer efficiency can be improved.
【図1】本発明が適用される一般的なシステムの構成を
示すシステム構成図である。FIG. 1 is a system configuration diagram showing the configuration of a general system to which the present invention is applied.
【図2】本発明の第1実施形態に係る図1に示すバスア
ービタの構成を示すブロック図である。FIG. 2 is a block diagram showing a configuration of a bus arbiter shown in FIG. 1 according to the first embodiment of the present invention.
【図3】図2に示すバスアービタの動作を説明するため
のフローチャート図である。FIG. 3 is a flowchart for explaining the operation of the bus arbiter shown in FIG. 2;
【図4】本発明の第2実施形態に係る図1に示すイニシ
エータのインターフェース部の構成を示すブロック図で
ある。FIG. 4 is a block diagram showing a configuration of an interface unit of the initiator shown in FIG. 1 according to a second embodiment of the present invention.
1 汎用バス 2 データバス 3 制御信号線 4−1,4−2 リクエスト信号線 5−1,5−2 アクノリッジ信号線 6−1,6−2 イニシエータ 7 バスアービタ 8−1,8−2 ターゲット 9 リトライ検出部 10 リトライ発生イニシエータ検出部 11 アクノリッジ生成部 12 マスク信号生成部 13 タイマ 14 内部バッファ 15−1,15−2 バス出力バッファ 16 バス制御部 17 内部バッファ制御部 18 バス出力バッファ制御部 19 リトライ発生バッファ検出部 20 イニシエータのインターフェース部 DESCRIPTION OF SYMBOLS 1 General-purpose bus 2 Data bus 3 Control signal line 4-1 and 4-2 Request signal line 5-1 and 5-2 Acknowledge signal line 6-1 and 6-2 Initiator 7 Bus arbiter 8-1, 8-2 Target 9 Retry Detector 10 Retry occurrence initiator detector 11 Acknowledge generator 12 Mask signal generator 13 Timer 14 Internal buffer 15-1, 15-2 Bus output buffer 16 Bus controller 17 Internal buffer controller 18 Bus output buffer controller 19 Retry occurrence Buffer detection unit 20 Initiator interface unit
─────────────────────────────────────────────────────
────────────────────────────────────────────────── ───
【手続補正書】[Procedure amendment]
【提出日】平成12年1月28日(2000.1.2
8)[Submission date] January 28, 2000 (2000.1.2
8)
【手続補正1】[Procedure amendment 1]
【補正対象書類名】明細書[Document name to be amended] Statement
【補正対象項目名】特許請求の範囲[Correction target item name] Claims
【補正方法】変更[Correction method] Change
【補正内容】[Correction contents]
【特許請求の範囲】[Claims]
【手続補正2】[Procedure amendment 2]
【補正対象書類名】明細書[Document name to be amended] Statement
【補正対象項目名】0005[Correction target item name] 0005
【補正方法】変更[Correction method] Change
【補正内容】[Correction contents]
【0005】[0005]
【課題を解決するための手段】本発明は上記課題を解決
すべく、以下に掲げる構成とした。請求項1記載の発明
の要旨は、データを送信する複数のイニシエータからデ
ータを受信するターゲットへデータバスを介してデータ
転送を行うとともに該データ転送が失敗した際にはデー
タの再転送を行うデータ転送システムにおけるバス制御
装置であって、前記複数のイニシエータから送信するデ
ータを前記データバスに出力する前に一旦記憶し、前記
データ転送が正常に終了するまで前記データを記憶して
いる第1のバッファと、前記データ転送に失敗したこと
を検出する転送エラー検出手段と、該転送エラー検出手
段による転送エラー検出から予め定めた所定の時間、前
記第1のバッファに記憶しているデータの再転送に係る
出力を阻止するデータ出力阻止手段と、前記第1のバッ
ファと並列的に、前記複数のイニシエータから送信する
データを前記データバスに出力する前に一旦記憶し、前
記データ転送が正常に終了するまで前記データを記憶し
ている第2のバッファとを具備し、前記データ出力阻止
手段により再転送に係る前記第1のバッファに記憶され
ているデータの出力を阻止している間は、前記第2のバ
ッファを用いて前記データ転送を行うことを特徴とする
バス制御装置に存する。また請求項2記載の発明の要旨
は、データを送信する複数のイニシエータからデータを
受信するターゲットへデータバスを介してデータ転送を
行うとともに該データ転送が失敗した際にはデータの再
転送を行うデータ転送システムにおけるバス制御方法で
あって、前記複数のイニシエータから送信するデータを
前記データバスに出力する前に第1のバッファに一旦記
憶し、前記データ転送が正常に終了するまで前記第1の
バッファに前記データを記憶しておき、前記データ転送
に失敗した場合には、該失敗を検出し、前記データ転送
の失敗の検出から予め定めた所定の時間、前記第1のバ
ッファに記憶しているデータの再転送に係る出力を阻止
し、前記第1のバッファに記憶しているデータの再転送
に係る出力を阻止している間は、前記複数のイニシエー
タから送信するデータを前記データバスに出力する前に
第2のバッファに一旦記憶し、前記第2のバッファを用
いて前記データ転送を行うことを特徴とするバス制御方
法に存する。Means for Solving the Problems In order to solve the above problems, the present invention has the following constitution. The gist of the invention according to claim 1 is that data is transferred from a plurality of initiators for transmitting data to a target for receiving data via a data bus and data is retransmitted when the data transfer fails. A bus control device in a transfer system, comprising: temporarily storing data transmitted from the plurality of initiators before outputting the data to the data bus; and storing the data until the data transfer ends normally. A buffer, transfer error detecting means for detecting that the data transfer has failed, and re-transfer of data stored in the first buffer for a predetermined period of time after the transfer error detection by the transfer error detecting means. And a data output blocking unit for blocking output from the plurality of initiators in parallel with the first buffer. A second buffer for temporarily storing data before outputting the data to the data bus, and storing the data until the data transfer is normally completed. While the output of the data stored in the first buffer is blocked, the data transfer is performed using the second buffer. According to another aspect of the present invention, data is transferred from a plurality of initiators for transmitting data to a target for receiving data via a data bus, and the data is retransmitted when the data transfer fails. A bus control method in a data transfer system, wherein data to be transmitted from the plurality of initiators is temporarily stored in a first buffer before being output to the data bus, and the first buffer is temporarily stored until the data transfer ends normally. The data is stored in a buffer, and when the data transfer fails, the failure is detected and stored in the first buffer for a predetermined period of time after the detection of the data transfer failure. While the output related to the retransfer of the stored data is blocked and the output related to the retransfer of the data stored in the first buffer is blocked, Temporarily stored in the second buffer data to be transmitted from the initiator prior to output to the data bus, resides in the bus control method comprising: performing the data transfer with the second buffer.
Claims (6)
らデータを受信するターゲットへデータバスを介してデ
ータ転送を行うとともに該データ転送が失敗した際には
データの再転送を行うデータ転送システムにおけるバス
制御装置であって、 前記複数のイニシエータからの前記データバスの使用を
求めるバス使用要求信号を受け、選択した一つのイニシ
エータに前記データバスの使用を許可するバス使用許可
信号を出力するバス使用許可手段と、 前記データ転送に失敗したことを検出する転送エラー検
出手段と、 該転送エラー検出手段による転送エラー検出と前記バス
使用要求信号とにより前記データ転送に失敗したイニシ
エータを検出するイニシエータ検出手段と、 前記転送エラー検出手段による転送エラー検出から予め
定めた所定の時間、前記イニシエータ検出手段により検
出されたイニシエータからのデータの再転送に係るバス
使用要求信号に対して、バス使用許可信号の出力を阻止
する信号出力阻止手段とを具備したことを特徴とするバ
ス制御装置。A bus control in a data transfer system for performing data transfer from a plurality of initiators for transmitting data to a target for receiving data via a data bus and retransmitting data when the data transfer fails. An apparatus, comprising: a bus use permission unit that receives a bus use request signal requesting use of the data bus from the plurality of initiators, and outputs a bus use permission signal for permitting use of the data bus to one selected initiator. Transfer error detection means for detecting that the data transfer has failed, initiator detection means for detecting the initiator that failed in the data transfer based on the transfer error detection by the transfer error detection means and the bus use request signal, From the transfer error detection by the transfer error detecting means, a predetermined predetermined A signal output blocking means for blocking output of a bus use permission signal in response to a bus use request signal relating to retransmission of data from the initiator detected by the initiator detection means. Control device.
らデータを受信するターゲットへデータバスを介してデ
ータ転送を行うとともに該データ転送が失敗した際には
データの再転送を行うデータ転送システムにおけるバス
制御装置であって、 前記複数のイニシエータから送信するデータを前記デー
タバスに出力する前に一旦記憶し、前記データ転送が正
常に終了するまで前記データを記憶している第1のバッ
ファと、 前記データ転送に失敗したことを検出する転送エラー検
出手段と、 該転送エラー検出手段による転送エラー検出から予め定
めた所定の時間、前記第1のバッファに記憶しているデ
ータの再転送に係る出力を阻止するデータ出力阻止手段
とを具備したことを特徴とするバス制御装置。2. A bus control in a data transfer system for performing data transfer from a plurality of initiators for transmitting data to a target for receiving data via a data bus and retransmitting data when the data transfer fails. An apparatus, comprising: a first buffer that temporarily stores data transmitted from the plurality of initiators before outputting the data to the data bus, and stores the data until the data transfer ends normally; Transfer error detecting means for detecting that the transfer has failed, and preventing output related to re-transfer of data stored in the first buffer for a predetermined time after transfer error detection by the transfer error detecting means. A bus control device comprising:
数のイニシエータから送信するデータを前記データバス
に出力する前に一旦記憶し、前記データ転送が正常に終
了するまで前記データを記憶している第2のバッファを
具備し、 前記データ出力阻止手段により再転送に係る前記第1の
バッファ記憶されているデータの出力を阻止している間
は、前記第2のバッファを用いて前記データ転送を行う
ことを特徴とする請求項2記載のバス制御装置。3. A method for temporarily storing data to be transmitted from the plurality of initiators in parallel with the first buffer before outputting the data to the data bus, and storing the data until the data transfer ends normally. A second buffer that uses the second buffer while the data output blocking unit prevents the output of the data stored in the first buffer related to retransmission. 3. The bus control device according to claim 2, wherein the transfer is performed.
らデータを受信するターゲットへデータバスを介してデ
ータ転送を行うとともに該データ転送が失敗した際には
データの再転送を行うデータ転送システムにおけるバス
制御方法であって、 前記データ転送の失敗の検出と前記複数のイニシエータ
からの前記データバスの使用要求とから前記データ転送
に失敗したイニシエータを検出し、 前記データ転送の失敗の検出から予め定めた所定の時
間、前記検出されたイニシエータからのデータの再転送
に係る前記データバスの使用要求に対して、前記データ
バスの使用の許可をしないことを特徴とするバス制御方
法。4. A bus control in a data transfer system for performing data transfer from a plurality of initiators for transmitting data to a target for receiving data via a data bus and retransmitting data when the data transfer fails. A method, comprising: detecting an initiator that has failed in data transfer from detection of the data transfer failure and requesting use of the data bus from the plurality of initiators; and determining a predetermined initiator from the detection of the data transfer failure. A bus control method, wherein the use of the data bus is not permitted in response to the detected use request of the data bus from the initiator during the period of time.
らデータを受信するターゲットへデータバスを介してデ
ータ転送を行うとともに該データ転送が失敗した際には
データの再転送を行うデータ転送システムにおけるバス
制御方法であって、 前記複数のイニシエータから送信するデータを前記デー
タバスに出力する前に第1のバッファに一旦記憶させ、 前記データ転送が正常に終了するまで前記第1のバッフ
ァに前記データを記憶させておき、 前記データ転送に失敗した場合には、該失敗を検出し、 前記データ転送の失敗の検出から予め定めた所定の時
間、前記第1のバッファに記憶しているデータの再転送
に係る出力を阻止することを特徴とするバス制御方法。5. A bus control in a data transfer system for performing data transfer from a plurality of initiators for transmitting data to a target for receiving data via a data bus and retransmitting the data when the data transfer fails. A method for temporarily storing data to be transmitted from the plurality of initiators in a first buffer before outputting the data to the data bus, and storing the data in the first buffer until the data transfer ends normally. In the case where the data transfer has failed, the failure is detected, and the detection of the data transfer failure is performed for a predetermined time from the detection of the failure of the data transfer, and the re-transfer of the data stored in the first buffer is performed. A bus control method characterized by blocking such output.
タの再転送に係る出力を阻止している間は、前記複数の
イニシエータから送信するデータを前記データバスに出
力する前に第2のバッファに一旦記憶させ、 前記第2のバッファを用いて前記データ転送を行うこと
を特徴とする請求項5記載のバス制御方法。6. While blocking output related to retransfer of data stored in the first buffer, a second data is output before data transmitted from the plurality of initiators is output to the data bus. 6. The bus control method according to claim 5, wherein the data is temporarily stored in a buffer, and the data transfer is performed using the second buffer.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP11047688A JP3049042B1 (en) | 1999-02-25 | 1999-02-25 | Bus control device and bus control method |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP11047688A JP3049042B1 (en) | 1999-02-25 | 1999-02-25 | Bus control device and bus control method |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP3049042B1 JP3049042B1 (en) | 2000-06-05 |
| JP2000242571A true JP2000242571A (en) | 2000-09-08 |
Family
ID=12782239
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP11047688A Expired - Lifetime JP3049042B1 (en) | 1999-02-25 | 1999-02-25 | Bus control device and bus control method |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3049042B1 (en) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2006338511A (en) * | 2005-06-03 | 2006-12-14 | Mitsubishi Electric Corp | Numerical controller |
| JP2008269335A (en) * | 2007-04-20 | 2008-11-06 | Ricoh Co Ltd | Data transfer integrated circuit and data transfer device |
-
1999
- 1999-02-25 JP JP11047688A patent/JP3049042B1/en not_active Expired - Lifetime
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2006338511A (en) * | 2005-06-03 | 2006-12-14 | Mitsubishi Electric Corp | Numerical controller |
| JP2008269335A (en) * | 2007-04-20 | 2008-11-06 | Ricoh Co Ltd | Data transfer integrated circuit and data transfer device |
Also Published As
| Publication number | Publication date |
|---|---|
| JP3049042B1 (en) | 2000-06-05 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| FI92262C (en) | Flexible bus system | |
| JPS59188752A (en) | Bus for defective cycle operation type data processing system | |
| JP3664664B2 (en) | Bus system and bus arbitration method thereof | |
| TWI483117B (en) | Device for executing a command, host controller and system for executing a command | |
| JP5407230B2 (en) | PCI card, motherboard, PCI bus system, control method, and program | |
| JP4451837B2 (en) | Data transfer apparatus and data transfer method | |
| JP3049042B1 (en) | Bus control device and bus control method | |
| JP5544099B2 (en) | Controller communication method and controller communication device | |
| JP4941212B2 (en) | Electronic device, data processing apparatus, and bus control method | |
| JP4102405B2 (en) | Data processing device, data communication method, and serial input / output device | |
| JP2003256350A (en) | Bus system | |
| JP3421492B2 (en) | Bus stack monitoring method | |
| JPH05265989A (en) | Multiprocessor system | |
| JPH0535616A (en) | Data transfer system | |
| JP2642768B2 (en) | Input/output device control method | |
| JP2001005683A (en) | Failure detection method and method for redundant system | |
| JP3027439B2 (en) | Time split bus control circuit | |
| JPS622334B2 (en) | ||
| JPH0310360A (en) | Controller for daisy chain system | |
| CN113297022A (en) | Method and device for testing expansion bus of high-speed serial computer | |
| JP2006119982A (en) | Computer system | |
| WO2022086798A1 (en) | Repeated in sequence packet transmission for checksum comparison | |
| JP2000010909A (en) | Data transfer control device | |
| JP2611478B2 (en) | Response monitoring device for communication control unit | |
| JPS597971B2 (en) | I/O device control method |