JP2000243733A - Element isolation forming method - Google Patents

Element isolation forming method

Info

Publication number
JP2000243733A
JP2000243733A JP4606499A JP4606499A JP2000243733A JP 2000243733 A JP2000243733 A JP 2000243733A JP 4606499 A JP4606499 A JP 4606499A JP 4606499 A JP4606499 A JP 4606499A JP 2000243733 A JP2000243733 A JP 2000243733A
Authority
JP
Japan
Prior art keywords
polishing
film
insulating film
element isolation
abrasive
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP4606499A
Other languages
Japanese (ja)
Other versions
JP3725357B2 (en
Inventor
Toranosuke Ashizawa
寅之助 芦沢
Keizo Hirai
圭三 平井
Satohiko Akahori
聡彦 赤堀
Yasushi Kurata
靖 倉田
Hiroto Otsuki
裕人 大槻
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Resonac Corp
Original Assignee
Hitachi Chemical Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Chemical Co Ltd filed Critical Hitachi Chemical Co Ltd
Priority to JP04606499A priority Critical patent/JP3725357B2/en
Publication of JP2000243733A publication Critical patent/JP2000243733A/en
Application granted granted Critical
Publication of JP3725357B2 publication Critical patent/JP3725357B2/en
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Landscapes

  • Element Separation (AREA)
  • Mechanical Treatment Of Semiconductor (AREA)

Abstract

PROBLEM TO BE SOLVED: To form an element isolation in a semiconductor substrate, even though an etchback process is not provided. SOLUTION: This element isolation forming method consists of the steps, wherein a stopper film 1 is formed on the upper surface of a semiconductor substrate 2, the film 1 and the substrate 2 are patterned to form isolation grooves 3, then an insulating film having steps is formed on the film 1 and the grooves 3 and in a first process continued to the formation of the insulating film, the steps of the insulating film are flattened into a step lower than 0.2 μm using a first polishing agent and in a second process, and the insulating film on the film 1 is removed by using a second polishing agent on an etching agent.

Description

【発明の詳細な説明】DETAILED DESCRIPTION OF THE INVENTION

【0001】[0001]

【発明の属する技術分野】本発明は半導体素子製造法に
関し、特に、トレンチ素子分離の形成において工程を短
縮可能な素子分離形成方法に関する。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a method for manufacturing a semiconductor device, and more particularly, to a method for forming a device isolation capable of shortening a process in forming a trench device isolation.

【0002】[0002]

【従来の技術】現在の超々大規模集積回路では、実装密
度を高める傾向にあり、種々の微細加工技術が研究、開
発されている。既に、デザインルールは、サブハーフミ
クロンのオーダーになっている。このような厳しい微細
化の要求を満足するために開発されている技術の一つに
CMP(ケミカルメカニカルポリッシング)技術があ
る。この技術は、半導体装置の製造工程において、露光
を施す層を完全に平坦化し、露光技術の負担を軽減し、
歩留まりを安定させることができるため、例えば、層間
絶縁膜の平坦化、トレンチ分離等を行う際に必須となる
技術である。
2. Description of the Related Art At present, ultra-large-scale integrated circuits tend to increase the packing density, and various microfabrication techniques have been studied and developed. Already, design rules are on the order of sub-half microns. One of the technologies that have been developed to satisfy such strict requirements for miniaturization is a CMP (Chemical Mechanical Polishing) technology. This technology completely flattens the layer to be exposed in the semiconductor device manufacturing process, reducing the burden of the exposure technology,
Since the yield can be stabilized, the technique is indispensable when performing, for example, flattening of an interlayer insulating film and trench isolation.

【0003】従来、半導体装置の製造工程において、プ
ラズマ−CVD(ChemicalVapor Dep
osition、化学的蒸着法)、低圧−CVD等の方
法で形成される酸化珪素絶縁膜等無機絶縁膜層を平坦化
するためのCMP研磨剤として、フュームドシリカ系の
研磨剤が一般的に検討されていた。フュームドシリカ系
の研磨剤は、シリカ粒子を四塩化珪酸を熱分解する等の
方法で粒成長させ、pH調整を行って製造している。し
かしながら、この様な研磨剤は無機絶縁膜の研磨速度が
十分な速度をもたず、実用化には低研磨速度という技術
課題があった。
Conventionally, in a manufacturing process of a semiconductor device, a plasma CVD (Chemical Vapor Depth) is used.
fumed silica-based polishing agents are generally considered as CMP polishing agents for planarizing an inorganic insulating film layer such as a silicon oxide insulating film formed by a method such as oxidation, chemical vapor deposition, or low-pressure-CVD. It had been. Fumed silica-based abrasives are produced by subjecting silica particles to grain growth by a method such as thermal decomposition of tetrachlorosilicic acid and adjusting the pH. However, such a polishing agent does not have a sufficient polishing rate for the inorganic insulating film, and there is a technical problem of a low polishing rate for practical use.

【0004】デザインルール0.5μm以前の世代で
は、集積回路内の素子分離にLOCOS(シリコン局所
酸化)が用いられていた。その後さらに加工寸法が微細
化すると素子分離幅の狭い技術が要求され、トレンチ分
離が用いられつつある。トレンチ分離では、基板上に成
膜した余分の絶縁膜を除くためにCMPが使用され、シ
リコンウエハの研磨を防止するために、絶縁膜の下にス
トッパ膜が形成される。絶縁膜には酸化珪素膜などが使
用される。ストッパ膜には窒化珪素などが使用され、ス
トッパ膜で研磨を停止させるためには酸化珪素膜とスト
ッパ膜との研磨速度比が大きいことが望ましい。一方、
ストッパ膜と酸化珪素膜の研磨速度比が大きくない場合
にはストッパ膜が完全に除去される前に研磨を終了させ
る必要が生ずる。この場合には、研磨時間により研磨量
が調整される。
In the generations before the design rule of 0.5 μm, LOCOS (local oxidation of silicon) was used for element isolation in an integrated circuit. After that, when the processing size is further reduced, a technique for narrowing the element isolation width is required, and trench isolation is being used. In the trench isolation, CMP is used to remove an extra insulating film formed on the substrate, and a stopper film is formed below the insulating film to prevent polishing of the silicon wafer. A silicon oxide film or the like is used as the insulating film. Silicon nitride or the like is used for the stopper film, and it is desirable that the polishing rate ratio between the silicon oxide film and the stopper film is large in order to stop polishing at the stopper film. on the other hand,
If the polishing rate ratio between the stopper film and the silicon oxide film is not large, it is necessary to finish polishing before the stopper film is completely removed. In this case, the polishing amount is adjusted by the polishing time.

【0005】従来、シリカ系の研磨剤がCMP用に用い
られてきた。シリカ系研磨剤は研磨速度が遅く、平坦性
が悪いという問題点があった。一般に大きなパターンの
突起部は研磨されにくいために、これを研磨しようとし
て長時間研磨を続けると低い部分の研磨が進行しすぎ
て、トレンチ分離部の絶縁膜がえぐり取られるといった
問題があった。これを解決するために、従来から、エッ
チバックにより大きなパターンを除去したり、表面に窒
化珪素等の研磨速度の遅い膜を薄く成膜する等の解決策
が検討されてきた。これらはいずれもトレンチ分離形成
工程を複雑化するもので、コストの増加につながるとい
う問題があった。
Conventionally, silica-based abrasives have been used for CMP. The silica-based abrasive has a problem that the polishing rate is low and the flatness is poor. In general, since a projection having a large pattern is hard to be polished, if polishing is continued for a long time, polishing of a low portion proceeds excessively, and there is a problem that an insulating film in a trench isolation portion is removed. In order to solve this, conventionally, solutions such as removing a large pattern by etch back and forming a thin film having a low polishing rate such as silicon nitride on the surface thereof have been studied. All of these problems complicate the trench isolation formation process, leading to an increase in cost.

【0006】一方、フォトマスクやレンズ等のガラス表
面研磨剤として、酸化セリウム研磨剤が用いられてい
る。酸化セリウム粒子はシリカ粒子やアルミナ粒子に比
べ硬度が低く、したがって、研磨表面に傷が入りにくい
ことから、仕上げ鏡面研磨に有用である。しかしなが
ら、ガラス表面研磨用酸化セリウム研磨剤にはナトリウ
ム塩を含む分散剤を使用しているため、そのまま半導体
用研磨剤として適用することはできない。酸化セリウム
研磨剤は1%前後の低い濃度で使用されることが多い。
基板上の被研磨膜パターンが微細化するとパターン突起
部に研磨粒子が作用する時間が短くなって、ほとんどの
研磨粒子は突起部からパターンの凹部へと粒子が逃げて
しまい、研磨速度が低下するという問題があった。シリ
カ系研磨剤ではこのような現象は見られないが、これは
粒子密度が酸化セリウム系研磨剤の10倍以上あり、粒
子の供給が十分あるためと考えられる。
On the other hand, cerium oxide abrasives have been used as abrasives for glass surfaces such as photomasks and lenses. Cerium oxide particles have a lower hardness than silica particles and alumina particles and are therefore less likely to scratch the polished surface, and thus are useful for finish mirror polishing. However, since a cerium oxide abrasive for polishing a glass surface uses a dispersant containing a sodium salt, it cannot be directly used as an abrasive for semiconductors. Cerium oxide abrasives are often used at low concentrations of around 1%.
When the film pattern to be polished on the substrate becomes finer, the time during which the abrasive particles act on the pattern projections becomes shorter, and most of the abrasive particles escape from the projections to the concave portions of the pattern, and the polishing rate decreases. There was a problem. Such a phenomenon is not observed in the silica-based abrasive, but it is considered that the particle density is at least 10 times that of the cerium oxide-based abrasive and the supply of particles is sufficient.

【0007】[0007]

【発明が解決しようとする課題】本発明の目的は、エッ
チバック工程を設けなくても半導体基板に素子分離を形
成することができる素子分離形成方法を提供することに
ある。
SUMMARY OF THE INVENTION It is an object of the present invention to provide a method for forming an element isolation on a semiconductor substrate without providing an etch-back step.

【0008】本発明の他の目的は、上記の発明に加え
て、絶縁膜の段差を小さくできる素子分離形成方法を提
供することにある。
Another object of the present invention is to provide, in addition to the above-mentioned invention, a method for forming an element isolation in which a step of an insulating film can be reduced.

【0009】本発明の他の目的は、上記の発明に加え
て、さらに絶縁膜の傷を低減できる素子分離形成方法を
提供することにある。
Another object of the present invention is to provide, in addition to the above-mentioned invention, a method for forming an element isolation which can further reduce the damage of an insulating film.

【0010】本発明の他の目的は、上記の発明に加え
て、絶縁膜の過剰研磨の防止効果をさらに高めた素子分
離形成法を提供することにある。
Another object of the present invention is to provide an element isolation forming method which further enhances the effect of preventing excessive polishing of an insulating film, in addition to the above-mentioned invention.

【0011】本発明の他の目的は、上記の発明に加え
て、絶縁膜の膜厚ばらつきを低減できる素子分離形成法
を提供することにある。
Another object of the present invention is to provide, in addition to the above-mentioned invention, a device isolation forming method capable of reducing the variation in the thickness of an insulating film.

【0012】[0012]

【課題を解決するための手段】本発明は、半導体基板上
面にストッパ膜を形成し、該ストッパ膜及び該半導体基
板をパターンニングして分離溝を形成し、次いで、該ス
トッパ膜及び分離溝上に段差のある絶縁膜を形成し、続
く第一の工程で第一の研磨剤を用いて絶縁膜の段差を
0.2μm以下に平坦化し、第二の工程で第二の研磨剤
またはエッチング剤を用いてストッパ膜上の絶縁膜を除
去することを特徴とする素子分離形成方法に関する。
According to the present invention, a stopper film is formed on an upper surface of a semiconductor substrate, and the stopper film and the semiconductor substrate are patterned to form an isolation groove. Form an insulating film with a step, flatten the step of the insulating film to 0.2 μm or less using a first polishing agent in a subsequent first step, and apply a second polishing agent or an etching agent in a second step. The present invention relates to a device isolation forming method, wherein an insulating film on a stopper film is removed by using the method.

【0013】また、本発明は、酸化セリウム、水、分散
剤、陰イオン性界面活性剤を含み、pH及び粘度が四角
形A1(5.5,1.0mPa・s)−B1(5.5,
2.5mPa・s)−C1(9.0,2.5mPa・
s)−D1(8.5,1.0mPa・s)で囲まれる範
囲にある研磨剤を第一の工程で用いる素子分離形成方法
に関する。
Further, the present invention comprises cerium oxide, water, a dispersant, and an anionic surfactant, and has a square pH A 1 (5.5, 1.0 mPa · s) -B 1 (5. 5,
2.5 mPa · s) −C 1 (9.0, 2.5 mPa · s)
s) The present invention relates to a device isolation forming method using a polishing agent in a range surrounded by -D 1 (8.5, 1.0 mPa · s) in the first step.

【0014】また、本発明は、第二の工程で研磨速度の
比(絶縁膜研磨速度/ストッパ膜研磨速度)が5以上の
研磨剤を用いてストッパ膜上の絶縁膜を除去する素子分
離形成方法に関する。
Further, according to the present invention, there is provided an element isolation forming method in which, in a second step, an insulating film on a stopper film is removed using a polishing agent having a polishing rate ratio (insulating film polishing rate / stopper film polishing rate) of 5 or more. About the method.

【0015】また、本発明は、酸化セリウム、水、分散
剤、陰イオン性界面活性剤を含み、pH及び粘度が四角
形A2(5.5,0.9mPa・s)−B2(5.5,
3.0mPa・s)−C2(10.0,3.0mPa・
s)−D2(9.0,0.9mPa・s)で囲まれる範
囲にある研磨剤を用いる素子分離形成方法に関する。
The present invention also includes cerium oxide, water, a dispersant, and an anionic surfactant, and has a square pH A 2 (5.5, 0.9 mPa · s) -B 2 (5. 5,
3.0 mPa · s) -C 2 (10.0, 3.0 mPa · s)
s) The present invention relates to a device isolation forming method using an abrasive in a range surrounded by -D 2 (9.0, 0.9 mPa · s).

【0016】また、本発明は、第二の研磨剤の粘度η2
と第一の研磨剤の粘度η1の比(η2/η1)が0.4〜
0.95である素子分離形成方法に関する。
Further, the present invention relates to a method for controlling the viscosity η 2 of the second abrasive.
And the ratio of the viscosity η 1 of the first abrasive (η 2 / η 1 ) is 0.4 to 0.4
0.95.

【0017】また、本発明は、第二の工程で研磨速度の
比(酸化珪素膜研磨速度/窒化珪素膜研磨速度)が5未
満の研磨剤を用いてストッパ膜上の絶縁膜を除去する素
子分離形成方法に関する。
Further, according to the present invention, there is provided an element for removing an insulating film on a stopper film using a polishing agent having a polishing rate ratio (silicon oxide film polishing rate / silicon nitride film polishing rate) of less than 5 in a second step. The present invention relates to a separation forming method.

【0018】また、本発明は、第二の工程でエッチング
剤を用いる素子分離形成方法に関する。
The present invention also relates to a method for forming an element isolation using an etching agent in the second step.

【0019】[0019]

【発明の実施の形態】本発明にはおいては、先ず、半導
体基板上面にストッパ膜を形成し、該ストッパ膜及び該
半導体基板をパターンニングして分離溝を形成し、次い
で、該ストッパ膜及び分離溝上に段差のある絶縁膜を形
成する。トレンチ分離の形成では、通常、パッド酸化膜
形成、ストッパ膜成膜、ストッパ膜パターンニング用マ
スク形成、エッチングによるトレンチ形成後に、絶縁膜
を成膜する。絶縁膜を成膜した直後は深さ0.4から1
μm程度、幅0.25μmから100μm以上の広範囲
の寸法にわたる段差が存在する。本発明にはおいては、
続く第一の工程で第一の研磨剤を用いて絶縁膜の段差を
0.2μm以下に平坦化し、第二の工程で第二の研磨剤
またはエッチング剤を用いてストッパ膜上の絶縁膜を除
去する。半導体基板としては、好ましくはSi基板が用
いられ、ストッパ膜としては、好ましくは窒化珪素膜が
用いられ、絶縁膜としては好ましくは酸化珪素膜が用い
られる。
DETAILED DESCRIPTION OF THE PREFERRED EMBODIMENTS In the present invention, first, a stopper film is formed on the upper surface of a semiconductor substrate, and the stopper film and the semiconductor substrate are patterned to form an isolation groove. An insulating film having a step is formed on the separation groove. In the formation of the trench isolation, an insulating film is usually formed after forming a pad oxide film, forming a stopper film, forming a mask for stopper film patterning, and forming a trench by etching. Immediately after forming the insulating film, the depth is 0.4 to 1
There are steps over a wide range of dimensions of about μm and a width of 0.25 μm to 100 μm or more. In the present invention,
In the subsequent first step, the step of the insulating film is flattened to 0.2 μm or less using the first polishing agent, and in the second step, the insulating film on the stopper film is formed using the second polishing agent or the etching agent. Remove. The semiconductor substrate is preferably a Si substrate, the stopper film is preferably a silicon nitride film, and the insulating film is preferably a silicon oxide film.

【0020】本発明による素子分離の形成法の一例を図
1に示す。Si基板2の上面にストッパ(窒化珪素)膜
1を形成し、該ストッパ膜1及びSi基板2をパターン
ニングしてトレンチ(分離溝)3を形成した状態が図1
(1)である。次いで該ストッパ(窒化珪素)膜1及び
トレンチ3上に段差のある絶縁膜である被研磨膜4を形
成した状態が図1(2)である。この後、第一の工程で
段差を少なくとも0.2μm以下に平坦化し残留酸化膜
5とし、図1(3)の状態にする。残留段差は第一の工
程で0.1μm以下であると最終段差を小さくできるた
めにさらに好ましい。
FIG. 1 shows an example of a method for forming an element isolation according to the present invention. FIG. 1 shows a state in which a stopper (silicon nitride) film 1 is formed on the upper surface of a Si substrate 2 and a trench (isolation groove) 3 is formed by patterning the stopper film 1 and the Si substrate 2.
(1). Next, FIG. 1B shows a state in which a polishing target film 4 which is an insulating film having a step is formed on the stopper (silicon nitride) film 1 and the trench 3. After that, in the first step, the step is flattened to at least 0.2 μm or less to form the residual oxide film 5, and the state shown in FIG. The residual step is more preferably 0.1 μm or less in the first step because the final step can be reduced.

【0021】第一の工程で用いる第一の研磨剤としては
酸化セリウム、水、分散剤、陰イオン性界面活性剤を含
む研磨剤が好ましい。この研磨剤を用いて研磨を行うこ
とにより、陰イオン性界面活性剤が基板上の絶縁膜表面
を覆い、研磨粒子の絶縁膜表面への作用が阻害され、研
磨が進行しなくなる。しかし、研磨荷重を大きくするこ
とで機械的応力により、絶縁表面を覆った陰イオン性界
面活性剤が排除されるために、研磨が進行するようにな
る。このような作用に起因した研磨速度の研磨荷重依存
性に基づき、陰イオン性界面活性剤濃度と研磨荷重を調
整することによって、絶縁膜のパターン形状に応じて実
効研磨荷重の大きい凸部を選択的に研磨する特性を実現
することができる。その結果、高効率、高レベルに層間
絶縁膜の平坦化を実現することができる。
The first abrasive used in the first step is preferably an abrasive containing cerium oxide, water, a dispersant, and an anionic surfactant. By performing polishing using this abrasive, the anionic surfactant covers the surface of the insulating film on the substrate, and the action of the abrasive particles on the surface of the insulating film is inhibited, so that polishing does not proceed. However, when the polishing load is increased, the anionic surfactant covering the insulating surface is removed due to mechanical stress, so that the polishing proceeds. By adjusting the concentration of the anionic surfactant and the polishing load based on the polishing load dependency of the polishing rate caused by such an action, a convex portion having a large effective polishing load is selected according to the pattern shape of the insulating film. It is possible to realize the characteristic of polishing efficiently. As a result, the interlayer insulating film can be planarized with high efficiency and at a high level.

【0022】パターン依存性の少ないグローバルな平坦
化を実現するためには、パターン凹部の研磨速度が凸部
の研磨速度に比べて充分小さい研磨特性が得られる範囲
で、陰イオン性界面活性剤の添加量及びpHを調整する
必要がある。研磨剤の粘度は、0.9〜3.0mPa・
sの範囲であることが好ましく、0.9〜1.4mPa
・sの範囲であることがより好ましい。研磨剤の粘度が
高くなると、幅1mm以上の広い凸部の研磨速度が幅1
mm以下の凸部の研磨速度よりも小さくなる等、被研磨
膜のパターン依存性が大きくなる傾向がある。
In order to realize global flattening with little pattern dependency, the anionic surfactant should be used within a range where the polishing rate of the concave portion of the pattern is sufficiently small as compared with the polishing rate of the convex portion. It is necessary to adjust the addition amount and the pH. The viscosity of the abrasive is 0.9-3.0 mPa ·
s, preferably 0.9 to 1.4 mPa
More preferably, it is within the range of s. As the viscosity of the polishing agent increases, the polishing rate of a wide convex portion having a width of 1 mm or more increases to a width of 1 mm.
There is a tendency that the pattern dependency of the film to be polished is increased, for example, the polishing rate is smaller than the polishing rate of the convex portion of not more than mm.

【0023】本発明における研磨剤の粘度は、研磨剤を
25℃に保った状態でウベローデ粘度計により測定した
動粘度と浮子式比重計により測定した比重から算出す
る。
The viscosity of the abrasive in the present invention is calculated from the kinematic viscosity measured by an Ubbelohde viscometer and the specific gravity measured by a float type hydrometer while the abrasive is kept at 25 ° C.

【0024】また、研磨剤がpH5.5を超えると絶縁
膜として通常用いられる酸化珪素膜の表面電位がマイナ
スに増加する。また、pH5.5を超える領域では、ポ
リアクリル酸アンモニウム塩等の陰イオン性界面活性剤
は解離している。界面活性剤として、陰イオン性界面活
性剤を添加剤とすることにより、酸化珪素膜の表面電位
と陰イオン性界面活性剤の電気的反発により、研磨速度
に適度な荷重依存性が得られる。研磨剤のpHが低いほ
ど、酸化珪素膜表面と陰イオン性界面活性剤との電気的
反発が弱く、より少ない陰イオン性界面活性剤添加量に
おいて研磨速度の荷重依存性が見られる。陰イオン性界
面活性剤の添加量とともに粘度が増加するために、粘度
を1.0〜1.4mPa・sの範囲内にしてパターン依
存性の少ない平坦化特性を実現するためには、界面活性
剤を添加した後の研磨剤のpHが5.5〜10の範囲で
あることが好ましく、5.5〜9の方がより好ましい。
pH10を超えると、酸化珪素膜表面と陰イオン性界面
活性剤の反発が大きくなり、多量に添加しても研磨速度
の荷重依存性が見られない傾向がある。その結果、パタ
ーン凸部を選択的に研磨できないために、凸部を選択的
に研磨する平坦化特性を実現できない傾向がある。ま
た、pH9を超えると、凸部を選択的に研磨することが
可能な研磨速度の荷重依存性を実現するために必要な界
面活性剤添加量が多いために、結果的に粘度が高くなっ
てしまい、パターン依存性の少ないグローバル平坦性を
実現できなくなる傾向がある。一方、pH5.5未満で
は、酸化セリウム粒子が凝集しやすいために安定性がな
く、充分な研磨速度も得られなくなる傾向がある。
When the polishing agent exceeds pH 5.5, the surface potential of a silicon oxide film usually used as an insulating film increases negatively. Further, in a region exceeding pH 5.5, an anionic surfactant such as ammonium polyacrylate is dissociated. By using an anionic surfactant as an additive as a surfactant, an appropriate load dependency can be obtained for the polishing rate due to the surface potential of the silicon oxide film and the electrical repulsion of the anionic surfactant. As the pH of the polishing agent is lower, the electric repulsion between the surface of the silicon oxide film and the anionic surfactant is weaker, and the load dependence of the polishing rate is seen at a smaller amount of the added anionic surfactant. Since the viscosity increases with the addition amount of the anionic surfactant, it is necessary to increase the viscosity in the range of 1.0 to 1.4 mPa · s to realize the flattening characteristics with little pattern dependence. The pH of the abrasive after the addition of the agent is preferably in the range of 5.5 to 10, and more preferably 5.5 to 9.
If the pH exceeds 10, the repulsion between the surface of the silicon oxide film and the anionic surfactant becomes large, and even if a large amount is added, the load dependency of the polishing rate tends not to be observed. As a result, since the pattern protrusions cannot be selectively polished, there is a tendency that the flattening characteristic for selectively polishing the protrusions cannot be realized. On the other hand, if the pH exceeds 9, a large amount of a surfactant is required to realize the load dependency of the polishing rate at which the protrusions can be selectively polished. This tends to make it impossible to realize global flatness with little pattern dependence. On the other hand, if the pH is less than 5.5, the cerium oxide particles tend to aggregate, so that the cerium oxide particles are not stable, and a sufficient polishing rate tends not to be obtained.

【0025】本発明における研磨剤のpHは、25℃で
pHメータ(例えば東亜電波(株)製 HM−11)に
より測定する。
The pH of the abrasive in the present invention is measured at 25 ° C. with a pH meter (for example, HM-11 manufactured by Toa Denpa Co., Ltd.).

【0026】本発明の研磨剤においてpH及び粘度が四
角形A1(5.5,1.0mPa・s)−B1(5.5,
2.5mPa・s)−C1(9.0,2.5mPa・
s)−D1(8.5,1.0mPa・s)で囲まれる範
囲にある研磨剤は、絶縁膜の段差を小さくできる点から
好ましい。
The pH and viscosity in the polishing agent of the present invention is rectangle A 1 (5.5,1.0mPa · s) -B 1 (5.5,
2.5 mPa · s) −C 1 (9.0, 2.5 mPa · s)
abrasives in the range surrounded by s) -D 1 (8.5,1.0mPa · s ) is preferable from the viewpoint of reducing the step difference of the insulating film.

【0027】陰イオン性界面活性剤の添加量は、酸化セ
リウム粒子の濃度、比表面積及び研磨剤のpHに依存す
る。添加量としては1.5%〜10重量%程度とするこ
とが凸部の研磨速度と凹部の研磨速度比が大きくなって
好ましい。
The amount of the anionic surfactant added depends on the concentration of the cerium oxide particles, the specific surface area and the pH of the abrasive. The addition amount is preferably about 1.5% to 10% by weight because the ratio of the polishing rate of the convex portions to the polishing rate of the concave portions becomes large.

【0028】本発明における第一の工程で、研磨定盤の
研磨布上に研磨剤を供給しながら、絶縁膜を有する基板
を研磨布に押圧した状態で研磨定盤と基板を相対的に動
かすことによって絶縁膜を研磨する研磨方法において、
絶縁膜を有する基板の研磨布への押しつけ圧力は、主に
界面活性剤添加量及びpHによって決定される研磨速度
の荷重依存特性に応じて、パターン凹部に対し凸部が選
択的に研磨される範囲に設定される必要がある。研磨布
への押しつけ圧力は、10〜100kPaであることが
好ましく、20〜50kPaであることがより好まし
い。研磨速度のウエハ面内均一性及びパターンの平坦性
を満足するためには、20〜50kPaであることがよ
り好ましい。研磨布への押しつけ圧力は、100kPa
より大きいと研磨キズが発生しやすくなり、10kPa
未満では充分な研磨速度が得られない傾向がある。酸化
セリウム研磨剤を用いてパターンウエハを研磨した時の
研磨傷数はパターンの無いブランケットウエハを研磨し
たときよりも多くなる傾向がある。そこで、本発明の第
一の工程で段差を小さくすることにより、傷の発生をブ
ランケットウエハと同等のレベルに低減することができ
る。この時第一の工程で段差を小さくしたときにストッ
パ膜上の残留絶縁膜(残留酸化膜5)の厚さは50nm
以上あれば、第一の工程で発生した傷を第二の工程で除
去できるために好ましい。
In the first step of the present invention, the polishing table and the substrate are relatively moved while the substrate having the insulating film is pressed against the polishing cloth while the polishing agent is supplied onto the polishing cloth of the polishing table. In the polishing method for polishing the insulating film by the
The pressing pressure of the substrate having the insulating film against the polishing cloth is selectively polished with respect to the concave portions of the pattern according to the load-dependent characteristic of the polishing rate mainly determined by the amount of added surfactant and the pH. Must be set to a range. The pressure applied to the polishing cloth is preferably from 10 to 100 kPa, more preferably from 20 to 50 kPa. In order to satisfy the in-plane uniformity of the polishing rate and the flatness of the pattern, the polishing rate is more preferably 20 to 50 kPa. The pressing pressure on the polishing cloth is 100 kPa
If it is larger, polishing scratches are likely to occur, and 10 kPa
If it is less than 3, a sufficient polishing rate tends not to be obtained. When a pattern wafer is polished using a cerium oxide abrasive, the number of polishing scratches tends to be larger than when a blanket wafer without a pattern is polished. Thus, by reducing the step in the first step of the present invention, the occurrence of scratches can be reduced to a level equivalent to that of a blanket wafer. At this time, when the step is reduced in the first step, the thickness of the residual insulating film (residual oxide film 5) on the stopper film is 50 nm.
The above is preferable because the scratches generated in the first step can be removed in the second step.

【0029】次いで、本発明の第二の工程で第二の研磨
剤またはエッチング剤を用いてストッパ膜1上の絶縁膜
(残留酸化膜5)を除去し、素子分離部6を形成し、図
1(4)の状態とする。
Next, in a second step of the present invention, the insulating film (residual oxide film 5) on the stopper film 1 is removed by using a second polishing agent or an etching agent to form an element isolation portion 6, and FIG. 1 (4) is set.

【0030】さらにエッチングによりストッパ膜1を除
去して図1(5)の状態として、素子分離を形成するこ
とができる。
The element isolation can be formed by removing the stopper film 1 by etching and setting the state shown in FIG. 1 (5).

【0031】本発明の第二の工程では研磨速度の比(絶
縁膜研磨速度/ストッパ膜研磨速度)が5以上の第二の
研磨剤を用いてストッパ膜上の絶縁膜を除去する方法を
用いることができる。これはストッパ膜で研磨を停止さ
せる場合に好適であり、研磨速度の比が大きいと第二の
工程の研磨量が研磨時間に対して鈍感になって管理が容
易となる。研磨速度の比を大きくするためには第二の研
磨剤は酸化セリウム、水、分散剤、陰イオン系界面活性
剤を含み、pH及び粘度が四角形A2(5.5,0.9
mPa・s)−B2(5.5,3.0mPa・s)−C2
(10.0,3.0mPa・s)−D2(9.0,0.
9mPa・s)で囲まれる範囲にあることが好ましい。
この場合、陰イオン性界面活性剤の添加量は酸化セリウ
ム粒子の濃度、比表面積及び研磨剤のpHに依存する。
添加量としては0.2〜10重量%が研磨速度比が大き
くなって好ましい。第二の研磨剤は第一の研磨剤と異な
ることが好ましく、また第二の研磨剤中の陰イオン性界
面活性剤の量を少なくすることが好ましい。また、第二
の研磨剤の粘度η2と第一の研磨剤の粘度η1の比(η2
/η1)は0.4〜0.95の範囲にあると好ましい。
研磨速度の比(例えば酸化珪素膜研磨速度/窒化珪素膜
研磨速度)が大きくなる原因として、以下のような作用
がある。pH5.5〜8.5の範囲では、ストッパに用
いられる窒化珪素膜の表面電位がプラス〜ゼロであるの
に対して、絶縁膜に用いられる酸化珪素膜はマイナスで
ある。したがって陰イオン性界面活性剤は電気的反発の
少ない窒化珪素膜に多く吸着するが、酸化珪素膜は電気
的反発力が大きく吸着はほとんど起こらない。多量に吸
着した陰イオン性界面活性剤は被研磨膜と研磨粒子との
相互作用を阻害するために研磨速度を低下させる。窒化
珪素膜表面の方が陰イオン性界面活性剤に覆われ易くな
り、少ない陰イオン性界面活性剤添加量で研磨速度が低
下する。その結果、酸化珪素膜と窒化珪素膜の研磨速度
比が大きくなり、トレンチ分離への適用が可能になる。
pHが8.5を超えると、窒化珪素膜の表面電位がマイ
ナス側になり、酸化珪素膜との表面電位差が小さくなる
ために、研磨速度比が低減してしまう。特にpHが1
0.0以上では、研磨速度比が陰イオン性界面活性剤を
添加しない酸化セリウム研磨剤よりも小さくなってしま
い、界面活性剤を添加する効果がなくなる傾向にある。
In the second step of the present invention, a method of removing the insulating film on the stopper film using a second abrasive having a polishing rate ratio (insulating film polishing rate / stopper film polishing rate) of 5 or more is used. be able to. This is suitable when the polishing is stopped by the stopper film. When the polishing rate ratio is large, the polishing amount in the second step becomes insensitive to the polishing time, and the management becomes easy. In order to increase the polishing rate ratio, the second polishing agent contains cerium oxide, water, a dispersing agent, and an anionic surfactant, and has a pH and viscosity of square A 2 (5.5, 0.9
mPa · s) −B 2 (5.5, 3.0 mPa · s) −C 2
(10.0, 3.0 mPa · s) -D 2 (9.0, 0.
9 mPa · s).
In this case, the amount of the anionic surfactant added depends on the concentration of the cerium oxide particles, the specific surface area and the pH of the abrasive.
The addition amount is preferably 0.2 to 10% by weight because the polishing rate ratio becomes large. The second polishing agent is preferably different from the first polishing agent, and the amount of the anionic surfactant in the second polishing agent is preferably reduced. Also, the ratio (η 2 ) of the viscosity η 2 of the second abrasive to the viscosity η 1 of the first abrasive
/ Η 1 ) is preferably in the range of 0.4 to 0.95.
The following effects are the causes of the increase in the polishing rate ratio (for example, the polishing rate of the silicon oxide film / the polishing rate of the silicon nitride film). In the range of pH 5.5 to 8.5, the surface potential of the silicon nitride film used for the stopper is positive to zero, whereas the surface potential of the silicon oxide film used for the insulating film is negative. Therefore, while the anionic surfactant adsorbs more to the silicon nitride film having less electric repulsion, the silicon oxide film has large electric repulsion and hardly causes adsorption. The anionic surfactant adsorbed in a large amount lowers the polishing rate because it inhibits the interaction between the film to be polished and the abrasive particles. The surface of the silicon nitride film is more likely to be covered with the anionic surfactant, and the polishing rate decreases with a small amount of the anionic surfactant added. As a result, the polishing rate ratio between the silicon oxide film and the silicon nitride film increases, and application to trench isolation becomes possible.
If the pH exceeds 8.5, the surface potential of the silicon nitride film becomes negative and the difference in surface potential with the silicon oxide film becomes small, so that the polishing rate ratio decreases. Especially pH 1
If it is 0.0 or more, the polishing rate ratio becomes smaller than that of the cerium oxide abrasive to which no anionic surfactant is added, and the effect of adding the surfactant tends to be lost.

【0032】また、本発明の第二の工程で研磨速度の比
(絶縁膜研磨速度/ストッパ膜研磨速度)が5未満の第
二の研磨剤を用いてストッパ膜上の絶縁膜を除去する方
法も用いることができる。この場合でも第二の研磨剤は
第一の工程に用いる第一の研磨剤とは異なることが好ま
しい。一旦段差が平坦化された後に、研磨速度の比を小
さくした研磨剤で絶縁膜とストッパ膜をほぼ等しい速度
で研磨すると膜厚ばらつきを低減することができる。こ
の時、研磨時間を制御することで研磨量の変動を抑える
必要がある。
Further, in the second step of the present invention, a method of removing the insulating film on the stopper film using a second polishing agent having a polishing rate ratio (insulating film polishing rate / stopper film polishing rate) of less than 5 Can also be used. Also in this case, the second abrasive is preferably different from the first abrasive used in the first step. Once the steps are flattened, if the insulating film and the stopper film are polished at approximately the same speed with a polishing agent having a reduced polishing rate ratio, the film thickness variation can be reduced. At this time, it is necessary to suppress the fluctuation of the polishing amount by controlling the polishing time.

【0033】本発明の第二の工程で被研磨膜を除去する
他の方法としてエッチング剤を用いることができる。こ
の場合のエッチング法は、乾式(ドライ)、湿式(ウェ
ット)ともに使用できる。エッチング剤としては絶縁膜
をエッチングできる材料であれば特に制限はなく、フッ
素化炭素ガス(C38、C26、CF4他)、フッ化水
素酸等が使用できる。
As another method of removing the film to be polished in the second step of the present invention, an etching agent can be used. The etching method in this case can be used for both dry (dry) and wet (wet) methods. The etchant is not particularly limited as long as it can etch the insulating film, and fluorinated carbon gas (C 3 F 8 , C 2 F 6 , CF 4 and others), hydrofluoric acid, and the like can be used.

【0034】本発明で第一の工程または第二の工程で用
いられる研磨剤は、例えば、酸化セリウム粒子と分散剤
と水からなる組成物を分散させ、さらに好ましくは生分
解性を有する陰イオン性界面活性剤を添加することによ
って得られる。
The abrasive used in the first step or the second step in the present invention may be, for example, a composition comprising cerium oxide particles, a dispersant and water dispersed therein, and more preferably a biodegradable anion. It is obtained by adding a surfactant.

【0035】一般に酸化セリウムは、炭酸塩、硝酸塩、
硫酸塩、しゅう酸塩のセリウム化合物を酸化することに
よって得られる。TEOS−CVD法等で形成される酸
化珪素膜の研磨に使用する酸化セリウム研磨剤は、一次
粒子径が大きく、かつ結晶ひずみが少ないほど、すなわ
ち結晶性が良いほど高速研磨が可能であるが、研磨傷が
入りやすい傾向がある。そこで、本発明で用いる酸化セ
リウム粒子は、その製造方法を限定するものではない
が、酸化セリウム結晶子径は5nm以上300nm以下
であることが好ましい。また、半導体チップ研磨に使用
することから、アルカリ金属及びハロゲン類の含有率は
酸化セリウム粒子中それぞれ10ppm以下に抑えるこ
とが好ましい。酸化セリウム粒子を作製する方法として
焼成または過酸化水素等による酸化法が使用できる。焼
成温度は350℃以上900℃以下が好ましい。
In general, cerium oxide is carbonate, nitrate,
It is obtained by oxidizing cerium compounds of sulfate and oxalate. A cerium oxide abrasive used for polishing a silicon oxide film formed by a TEOS-CVD method or the like can perform high-speed polishing as the primary particle diameter is larger and the crystal distortion is smaller, that is, the crystallinity is better. Polishing scratches tend to occur. Thus, the method for producing the cerium oxide particles used in the present invention is not limited, but the cerium oxide crystallite diameter is preferably 5 nm or more and 300 nm or less. In addition, since it is used for polishing a semiconductor chip, it is preferable that the content of each of the alkali metal and the halogen is suppressed to 10 ppm or less in the cerium oxide particles. As a method for producing cerium oxide particles, calcination or an oxidation method using hydrogen peroxide or the like can be used. The firing temperature is preferably from 350 ° C. to 900 ° C.

【0036】上記の方法により製造された酸化セリウム
粒子は凝集しているため、機械的に粉砕することが好ま
しい。粉砕方法として、ジェットミル等による乾式粉砕
や遊星ビーズミル等による湿式粉砕方法が好ましい。
Since the cerium oxide particles produced by the above method are agglomerated, it is preferable to mechanically pulverize them. As the pulverization method, a dry pulverization method using a jet mill or the like or a wet pulverization method using a planetary bead mill or the like is preferable.

【0037】酸化セリウム粒子の濃度に制限はないが、
分散液の取り扱いやすさから0.5重量%以上20重量
%以下の範囲が好ましい。また、分散剤としては、半導
体チップ研磨に使用することから、ナトリウムイオン、
カリウムイオン等のアルカリ金属及びハロゲンの含有率
はそれぞれ10ppm以下に抑えることが好ましく、例
えば、共重合成分としてアクリル酸アンモニウム塩を含
む高分子分散剤が好ましい。この高分子分散剤は水溶性
陰イオン性界面活性剤でもある。分散剤として共重合成
分としてアクリル酸アンモニウム塩を含む高分子分散剤
と水溶性陰イオン性界面活性剤、水溶性非イオン性界面
活性剤、水溶性陽イオン性界面活性剤及び水溶性両性界
面活性剤から選ばれた少なくとも1種類を含む2種類以
上の分散剤を使用してもよい。
The concentration of the cerium oxide particles is not limited,
The range is preferably 0.5% by weight or more and 20% by weight or less from the viewpoint of easy handling of the dispersion. In addition, as a dispersant, since it is used for polishing semiconductor chips, sodium ions,
The content of each of alkali metal such as potassium ion and halogen is preferably suppressed to 10 ppm or less. For example, a polymer dispersant containing ammonium acrylate as a copolymer component is preferable. This polymer dispersant is also a water-soluble anionic surfactant. A polymer dispersant containing ammonium acrylate as a copolymerization component as a dispersant and a water-soluble anionic surfactant, a water-soluble nonionic surfactant, a water-soluble cationic surfactant, and a water-soluble amphoteric surfactant Two or more dispersants including at least one selected from agents may be used.

【0038】水溶性陰イオン系界面活性剤としては、例
えば、ラウリル硫酸アンモニウム、ポリオキシエチレン
アルキルエーテル硫酸トリエタノールアミン、特殊ポリ
カルボン酸型高分子界面活性剤等が挙げられ、水溶性非
イオン系界面活性剤としては、例えば、ポリオキシエチ
レンラウリルエーテル、ポリオキシエチレンステアリル
エーテル、ポリオキシエチレンオレイルエーテル、ポリ
オキシエチレン高級アルコールエーテル、ポリオキシエ
チレンオクチルフェニルエーテル、ポリオキシエチレン
ノニルフェニルエーテル、ポリオキシアルキレンアルキ
ルエーテル、ポリオキシエチレン誘導体、ポリオキシエ
チレンソルビタンモノラウレート、ポリオキシエチレン
ソルビタンモノパルミテート、ポリオキシエチレンソル
ビタンモノステアレート、ポリオキシエチレンソルビタ
ントリステアレート、ポリオキシエチレンソルビタンモ
ノオレエート、ポリオキシエチレンソルビタントリオレ
エート、テトラオレイン酸ポリオキシエチレンソルビッ
ト、ポリエチレングリコールモノラウレート、ポリエチ
レングリコールモノステアレート、ポリエチレングリコ
ールジステアレート、ポリエチレングリコールモノオレ
エート、ポリオキシエチレンアルキルアミン、ポリオキ
シエチレン硬化ヒマシ油、アルキルアルカノールアミド
等が挙げられ、水溶性陽イオン性界面活性剤としては、
例えば、ココナットアミンアセテート、ステアリルアミ
ンアセテート等が挙げられ、水溶性両性界面活性剤とし
ては、例えば、ラウリルベタイン、ステアリルベタイ
ン、ラウリルジメチルアミンオキサイド、2−アルキル
−N−カルボキシメチル−N−ヒドロキシエチルイミダ
ゾリニウムベタイン等が挙げられる。
Examples of the water-soluble anionic surfactant include ammonium lauryl sulfate, polyoxyethylene alkyl ether triethanolamine sulfate, and a special polycarboxylic acid type polymer surfactant. Examples of the activator include polyoxyethylene lauryl ether, polyoxyethylene stearyl ether, polyoxyethylene oleyl ether, polyoxyethylene higher alcohol ether, polyoxyethylene octyl phenyl ether, polyoxyethylene nonyl phenyl ether, and polyoxyalkylene alkyl. Ether, polyoxyethylene derivative, polyoxyethylene sorbitan monolaurate, polyoxyethylene sorbitan monopalmitate, polyoxyethylene sorbitan monostea Polyoxyethylene sorbitan tristearate, polyoxyethylene sorbitan monooleate, polyoxyethylene sorbitan trioleate, polyoxyethylene sorbite tetraoleate, polyethylene glycol monolaurate, polyethylene glycol monostearate, polyethylene glycol distearate Rates, polyethylene glycol monooleate, polyoxyethylene alkylamine, polyoxyethylene hydrogenated castor oil, alkyl alkanolamides and the like, and as the water-soluble cationic surfactant,
For example, coconutamine acetate, stearylamine acetate and the like can be mentioned. Examples of the water-soluble amphoteric surfactant include lauryl betaine, stearyl betaine, lauryl dimethylamine oxide, 2-alkyl-N-carboxymethyl-N-hydroxyethyl. And imidazolinium betaine.

【0039】これらの分散剤添加量は、スラリー中の粒
子の分散性及び沈降防止、さらに研磨傷と分散剤添加量
との関係から酸化セリウム粒子100重量部に対して、
0.01重量部以上2.0重量部以下の範囲が好まし
い。分散剤の分子量は、100〜50,000が好まし
く、1,000〜10,000がより好ましい。分散剤
の分子量が100未満の場合は、酸化珪素膜あるいは窒
化珪素膜を研磨するときに、十分な研磨速度が得られ
ず、分散剤の分子量が50,000を越えた場合は、粘
度が高くなり、CMP研磨剤の保存安定性が低下するか
らである。
The amount of the dispersant added is determined based on the dispersibility of the particles in the slurry and the prevention of sedimentation.
The range is preferably from 0.01 part by weight to 2.0 parts by weight. The molecular weight of the dispersant is preferably from 100 to 50,000, more preferably from 1,000 to 10,000. When the molecular weight of the dispersant is less than 100, a sufficient polishing rate cannot be obtained when polishing the silicon oxide film or the silicon nitride film, and when the molecular weight of the dispersant exceeds 50,000, the viscosity becomes high. This is because the storage stability of the CMP abrasive drops.

【0040】これらの酸化セリウム粒子を水中に分散さ
せる方法としては、通常の撹拌機による分散処理の他に
ホモジナイザー、超音波分散機、湿式ボールミルなどを
用いることができる。
As a method for dispersing the cerium oxide particles in water, a homogenizer, an ultrasonic disperser, a wet ball mill, or the like can be used in addition to the usual dispersion treatment using a stirrer.

【0041】こうして作製されたCMP研磨剤中の酸化
セリウム粒子の平均粒径は、0.01μm〜1.0μm
であることが好ましい。酸化セリウム粒子の平均粒径が
0.01μm未満であると研磨速度が低くなりすぎ、
1.0μmを越えると研磨する膜に傷がつきやすくなる
傾向があるからである。本発明で研磨剤中の粒子の粒径
は、レーザー回折式粒度分布計(たとえばMalver
n Instruments製Master Size
r)で測定する。
The average particle size of the cerium oxide particles in the thus prepared CMP abrasive is 0.01 μm to 1.0 μm.
It is preferred that If the average particle size of the cerium oxide particles is less than 0.01 μm, the polishing rate is too low,
If the thickness exceeds 1.0 μm, the film to be polished tends to be easily damaged. In the present invention, the particle size of the particles in the abrasive is determined by a laser diffraction type particle size distribution meter (for example, Malver
n Instrument's Master Size
r).

【0042】本発明の第一の工程で用いられる陰イオン
性界面活性剤としては、金属イオンを含まないものとし
て、アクリル酸またはメタクリル酸共重合体及びそのア
ンモニウム塩またはトリエタノールアミン塩、ポリビニ
ルアルコール等の水溶性の有機高分子類、ラウリル硫酸
アンモニウム、ポリオキシエチレンラウリルエーテル硫
酸アンモニウム等を使用することができる。また、その
他に水溶性非イオン性界面活性剤、水溶性陰イオン性界
面活性剤、水溶性陽イオン性界面活性剤等を併用しても
よい。陰イオン性界面活性剤の分子量は、100〜50
000が好ましく、2000〜20000がより好まし
い。界面活性剤の添加方法としては、研磨直前に酸化セ
リウムスラリーに混合するのが好ましい。研磨装置のス
ラリー供給配管内で充分混合するような構造を施した場
合には、酸化セリウムスラリー及び界面活性剤水溶液の
供給速度を個別に調整し、配管内で所定濃度になるよう
に混合することも可能である。界面活性剤添加後に長時
間保存した場合、酸化セリウム研磨剤の粒度分布が変化
する場合があるが、研磨速度及び研磨傷等の研磨特性に
は顕著な影響が見られないため、界面活性剤の添加方法
に制限はない。
As the anionic surfactant used in the first step of the present invention, acrylic acid or methacrylic acid copolymer and its ammonium salt or triethanolamine salt, polyvinyl alcohol, which do not contain metal ions, can be used. And other water-soluble organic polymers, such as ammonium lauryl sulfate, polyoxyethylene lauryl ether ammonium sulfate, and the like. In addition, a water-soluble nonionic surfactant, a water-soluble anionic surfactant, a water-soluble cationic surfactant, or the like may be used in combination. The molecular weight of the anionic surfactant is from 100 to 50.
000 is preferred, and 2,000 to 20,000 is more preferred. As a method for adding the surfactant, it is preferable to mix the surfactant with the cerium oxide slurry immediately before polishing. When a structure that mixes well in the slurry supply pipe of the polishing apparatus is provided, adjust the supply rates of the cerium oxide slurry and the surfactant aqueous solution individually and mix them to a predetermined concentration in the pipe. Is also possible. When stored for a long time after adding the surfactant, the particle size distribution of the cerium oxide abrasive may change, but the polishing rate and polishing characteristics such as scratches are not significantly affected. There is no limitation on the method of addition.

【0043】本発明の第二の工程で用いられる陰イオン
性界面活性剤としては、金属イオンを含まないものとし
て、アクリル酸またはメタクリル酸共重合体及びそのア
ンモニウム塩またはトリエタノールアミン塩、ポリビニ
ルアルコール等の水溶性の有機高分子類、ラウリル硫酸
アンモニウム、ポリオキシエチレンラウリルエーテル硫
酸アンモニウム、アミノ酸誘導体等を使用することがで
きる。また、その他に水溶性非イオン性界面活性剤、水
溶性陰イオン性界面活性剤、アルキルベンゼンスルフォ
ン酸等を使用することができ、水溶性陽イオン性界面活
性剤等を併用してもよい。陰イオン性界面活性剤の分子
量は、100〜50000が好ましい。界面活性剤の添
加方法としては、研磨直前に酸化セリウムスラリーに混
合するのが好ましい。研磨装置のスラリー供給配管内で
充分混合するような構造を施した場合には、酸化セリウ
ムスラリー及び界面活性剤水溶液の供給速度を個別に調
整し、配管内で所定濃度になるように混合することも可
能である。界面活性剤添加後に長時間保存した場合、酸
化セリウム研磨剤の粒度分布が変化する場合があるが、
研磨速度及び研磨傷等の研磨特性には顕著な影響が見ら
れないため、界面活性剤の添加方法に制限はない。
Examples of the anionic surfactant used in the second step of the present invention include acrylic acid or methacrylic acid copolymers and their ammonium salts or triethanolamine salts, polyvinyl alcohols containing no metal ions. Water-soluble organic polymers such as, ammonium lauryl sulfate, polyoxyethylene lauryl ether ammonium sulfate, amino acid derivatives and the like can be used. In addition, a water-soluble nonionic surfactant, a water-soluble anionic surfactant, an alkylbenzenesulfonic acid and the like can be used, and a water-soluble cationic surfactant and the like may be used in combination. The molecular weight of the anionic surfactant is preferably from 100 to 50,000. As a method for adding the surfactant, it is preferable to mix the surfactant with the cerium oxide slurry immediately before polishing. When a structure that mixes well in the slurry supply pipe of the polishing apparatus is provided, adjust the supply rates of the cerium oxide slurry and the surfactant aqueous solution individually and mix them to a predetermined concentration in the pipe. Is also possible. When stored for a long time after adding a surfactant, the particle size distribution of the cerium oxide abrasive may change,
Since there is no noticeable effect on the polishing characteristics such as the polishing rate and polishing scratches, the method of adding the surfactant is not limited.

【0044】なお、第一の工程又は第二の工程における
陰イオン性界面性剤の好ましい量は、分散剤として陰イ
オン性界面性剤を用いた場合はその量を含むものであ
る。
The preferable amount of the anionic surfactant in the first step or the second step includes the amount when the anionic surfactant is used as the dispersant.

【0045】本発明の素子分離形成方法で用いられる絶
縁膜及びストッパ膜の作製方法として、低圧CVD法、
プラズマCVD法等が挙げられる。これらのCVD法で
用いられる原料には、Si源としてモノシラン:SiH
4、テトラエトキシシラン:(TEOS)等、酸素源と
して酸素:O2、オゾン:O3等を用いる。同様に、低圧
CVD法による窒化珪素膜形成は、Si源としてジクロ
ルシラン:SiH2Cl2等、窒素源としてアンモニア:
NH3等を用いる。
As a method of forming the insulating film and the stopper film used in the element isolation forming method of the present invention, a low pressure CVD method,
A plasma CVD method is exemplified. Raw materials used in these CVD methods include monosilane: SiH as a Si source.
4. Tetraethoxysilane: (TEOS) and the like. Oxygen: O 2 , ozone: O 3 and the like are used as oxygen sources. Similarly, formation of a silicon nitride film by a low-pressure CVD method is performed by using dichlorosilane: SiH 2 Cl 2 or the like as a Si source and ammonia:
NH 3 or the like is used.

【0046】本発明においては、基板として半導体基板
を用いて、これにトレンチ素子分離を形成することがで
きる。トレンチ素子分離に使用する研磨装置としては、
半導体基板を保持するホルダーと研磨布(パッド)を貼
り付けた(回転数が変更可能なモータ等を取り付けてあ
る)定盤を有する一般的な研磨装置が使用できる。研磨
布としては、一般的な不織布、発泡ポリウレタン、多孔
質フッ素樹脂などが使用でき、特に制限がない。また、
研磨布にはCMP研磨剤がたまるような溝加工を施すこ
とが好ましい。研磨条件には制限はないが、定盤の回転
速度は半導体基板が飛び出さないように200rpm以
下の低回転が好ましく、半導体基板にかける圧力は研磨
後に傷が発生しないように100kPa以下が好まし
い。研磨している間、研磨布には研磨剤をポンプ等で連
続的に供給する。この供給量には制限はないが、研磨布
の表面が常に研磨剤で覆われていることが好ましい。
In the present invention, a semiconductor substrate is used as a substrate, and trench element isolation can be formed in the semiconductor substrate. As a polishing device used for trench element isolation,
A general polishing apparatus having a surface plate on which a holder for holding a semiconductor substrate and a polishing cloth (pad) are attached (a motor or the like whose rotation speed can be changed) is attached can be used. As the polishing cloth, general nonwoven fabric, foamed polyurethane, porous fluororesin and the like can be used, and there is no particular limitation. Also,
The polishing cloth is preferably subjected to a groove processing for accumulating a CMP abrasive. The polishing conditions are not limited, but the rotation speed of the platen is preferably low, such as 200 rpm or less so that the semiconductor substrate does not jump out, and the pressure applied to the semiconductor substrate is preferably 100 kPa or less so that scratches are not generated after polishing. During polishing, an abrasive is continuously supplied to the polishing cloth by a pump or the like. Although the supply amount is not limited, it is preferable that the surface of the polishing cloth is always covered with the abrasive.

【0047】研磨終了後の半導体基板は、流水中で良く
洗浄後、スピンドライヤ等を用いて半導体基板上に付着
した水滴を払い落としてから乾燥させることが好まし
い。このようにして平坦化された成中船体を形成したあ
と、絶縁膜層の上に、配線を形成し、その配線間及び配
線上に再度、絶縁膜を形成後、上記CMP研磨剤を用い
て研磨することによって、絶縁膜表面の凹凸を解消し、
半導体基板全面にわたって平滑な面とする。この工程を
所定数繰り返すことにより、所望の層数の半導体を製造
する。
After the polishing is completed, the semiconductor substrate is preferably washed well in running water, and then dried using a spin drier or the like to remove water droplets adhering to the semiconductor substrate. After forming the flattened hull in this manner, wiring is formed on the insulating film layer, and an insulating film is formed again between the wirings and on the wiring, and then the above-mentioned CMP polishing agent is used. Polishing eliminates irregularities on the insulating film surface,
The surface is smooth over the entire surface of the semiconductor substrate. By repeating this process a predetermined number of times, a semiconductor having a desired number of layers is manufactured.

【0048】図2は従来の素子分離形成法を示す。図2
(1)と図2(2)は、図1(1)と図(2)と同じ工
程であり、図2(3)は図2(2)の状態とした後に、
凸部にある被研磨膜4の一部をエッチバックして除去し
た状態であり、この後CPMにより凸部の被研磨膜4を
除去して図2(4)の状態とし、エッチングしてストッ
パ膜1を除去して図2(5)の素子分離を得る。図2
(2)の状態から図2(3)の状態に至るには、レジス
ト塗布、露光、レジスト(未硬化部)除去という工程が
必要であり、工程が長くなるという欠点を有している。
FIG. 2 shows a conventional element isolation forming method. FIG.
(1) and FIG. 2 (2) show the same steps as FIG. 1 (1) and FIG. 2 (2), and FIG. 2 (3) shows the state shown in FIG.
This is a state in which a part of the film-to-be-polished 4 in the convex portion is removed by etching back, and thereafter, the film-to-be-polished 4 in the convex portion is removed by the CPM to obtain the state shown in FIG. The film 1 is removed to obtain the element isolation shown in FIG. FIG.
From the state of (2) to the state of FIG. 2 (3), steps of resist application, exposure, and removal of the resist (uncured portion) are necessary, and there is a drawback that the steps become long.

【0049】[0049]

【実施例】次に、実施例により本発明を詳細に説明する
が、本発明はこれに限定されるものではない。
Next, the present invention will be described in detail with reference to examples, but the present invention is not limited to these examples.

【0050】実施例 (酸化セリウム粒子の作製1)炭酸セリウム水和物2k
gを白金製容器に入れ、700℃で2時間空気中で焼成
することにより黄白色の粉末を約1kg得た。この粉末
をX線回折法で相同定を行ったところ酸化セリウムであ
ることを確認した。酸化セリウム粉末が10重量%にな
るように脱イオン水と混合し、横型湿式超微粒分散粉砕
機を用いて1400rpmで120分間粉砕処理をし
た。得られた研磨液を110℃で3時間乾燥することに
より酸化セリウム粒子を得た。この酸化セリウム粒子
は、透過型電子顕微鏡による観察から粒子径が5nm〜
60nmであること、さらにBET法による比表面積測
定の結果が39.5m2/gであることがわかった。
Example (Preparation of Cerium Oxide Particles 1) Cerium carbonate hydrate 2k
g was placed in a platinum container and calcined at 700 ° C. for 2 hours in the air to obtain about 1 kg of a yellow-white powder. When this powder was subjected to phase identification by an X-ray diffraction method, it was confirmed that the powder was cerium oxide. The cerium oxide powder was mixed with deionized water so as to be 10% by weight, and pulverized at 1400 rpm for 120 minutes using a horizontal wet ultrafine particle dispersion pulverizer. The obtained polishing liquid was dried at 110 ° C. for 3 hours to obtain cerium oxide particles. The cerium oxide particles have a particle diameter of 5 nm to
It was found to be 60 nm, and the result of measurement of the specific surface area by the BET method was 39.5 m 2 / g.

【0051】(酸化セリウムスラリーの作製1)上記酸
化セリウム粒子の作製1で作製した酸化セリウム粒子1
25gとアクリル酸とアクリル酸メチルを3:1(モル
比)で共重合した分子量10,000(分子量はゲルパ
ーミエーションクロマトグラフィーによる標準ポリスチ
レン換算重量平均分子量である。)のポリアクリル酸ア
ンモニウム塩水溶液(40重量%)3gと脱イオン水2
372gを混合し、撹拌をしながら超音波分散を行っ
た。超音波周波数は40kHzで、分散時間10分で分
散を行った。得られたスラリーを2ミクロンフィルター
でろ過し、さらに脱イオン水を加えることにより2重量
%の酸化セリウムスラリー(A−1)を得た。酸化セリ
ウムスラリー(A−1)のpHは8.5であった。酸化
セリウムスラリー(A−1)の粒度分布をレーザー回折
式粒度分布計で調べたところ、平均粒子径が0.20μ
mと小さいことがわかった。また、1.0μm以下の粒
子が93.0重量%であった。
(Preparation 1 of Cerium Oxide Slurry) Cerium oxide particles 1 prepared in Preparation 1 of cerium oxide particles described above
An aqueous solution of ammonium polyacrylate having a molecular weight of 10,000 (the molecular weight is a weight average molecular weight in terms of standard polystyrene by gel permeation chromatography) obtained by copolymerizing 25 g of acrylic acid and methyl acrylate at a molar ratio of 3: 1. (40% by weight) 3 g and deionized water 2
372 g were mixed, and ultrasonic dispersion was performed while stirring. Dispersion was performed at an ultrasonic frequency of 40 kHz and a dispersion time of 10 minutes. The obtained slurry was filtered through a 2 micron filter, and further 2% by weight of cerium oxide slurry (A-1) was obtained by adding deionized water. The pH of the cerium oxide slurry (A-1) was 8.5. When the particle size distribution of the cerium oxide slurry (A-1) was examined with a laser diffraction type particle size distribution analyzer, the average particle size was 0.20 μm.
m was small. Further, 93.0% by weight of particles having a particle size of 1.0 μm or less was used.

【0052】(陰イオン性界面活性剤液の作製1)分子
量5000のポリアクリル酸アンモニウム塩(アクリル
酸アンモニウム塩95mol%、アクリル酸メチル5m
ol%)40重量%水溶液600gと脱イオン水180
0gを混合し陰イオン性界面活性剤液(B−1)とし
た。陰イオン性界面活性剤液(B−1)のpHは7.0
であった。
(Preparation of Anionic Surfactant Solution 1) Ammonium polyacrylate having a molecular weight of 5000 (95 mol% of ammonium acrylate, 5 m of methyl acrylate)
ol%) 600 g of a 40% by weight aqueous solution and 180 deionized water
0 g was mixed to obtain an anionic surfactant solution (B-1). The pH of the anionic surfactant solution (B-1) is 7.0.
Met.

【0053】(陰イオン性界面活性剤液の作製3)分子
量5000のポリアクリル酸アンモニウム塩共重合体
(アクリル酸アンモニウム塩75mol%、アクリル酸
メチル25mol%)40重量%水溶液200gと脱イ
オン水3800gを混合し陰イオン性界面活性剤液(C
−1)とした。陰イオン性界面活性剤液(C−1)のp
Hは7.0であった。
(Preparation of Anionic Surfactant Solution 3) 200 g of a 40% by weight aqueous solution of a polyammonium acrylate copolymer having a molecular weight of 5,000 (75 mol% ammonium acrylate, 25 mol% methyl acrylate) and 3,800 g of deionized water Mixed with an anionic surfactant solution (C
-1). P of anionic surfactant liquid (C-1)
H was 7.0.

【0054】(素子分離の形成1−基板のパターンニン
グ)p型Si基板に図3及び図4に示すようなテストパ
ターンを直径150mmのシリコンウエハに形成した。
パッド酸化膜(熱酸化膜)10nm(図示せず)、パッ
ド酸化膜の上に窒化珪素からなるストッパ膜15(LP
−CVD膜)を厚さT1が100nmとなるように成膜
し、素子分離部深さT3が500nmとなるようにエッ
チングした。凸部11の幅Xは0.35〜100μmと
し、素子分離部の幅YはXの1.5倍とした。さらに厚
さT2が800nmの酸化珪素膜をプラズマCVD法で
成膜した。
(Formation of Element Isolation 1-Patterning of Substrate) A test pattern as shown in FIGS. 3 and 4 was formed on a silicon wafer having a diameter of 150 mm on a p-type Si substrate.
Pad oxide film (thermal oxide film) 10 nm (not shown), stopper film 15 made of silicon nitride (LP)
-CVD film) so as to have a thickness T1 of 100 nm, and was etched so that the element isolation portion depth T3 was 500 nm. The width X of the convex portion 11 was 0.35 to 100 μm, and the width Y of the element isolation portion was 1.5 times X. Further, a silicon oxide film having a thickness T2 of 800 nm was formed by a plasma CVD method.

【0055】(素子分離の形成1−第一の工程)多孔質
ウレタン樹脂製の研磨パッドを貼りつけた定盤上に、基
板取り付け用の吸着パッドを貼り付けたホルダーに前記
(素子分離の形成1−基板のパターンニング)で作製し
たパターン付きシリコンウエハを酸化珪素膜面を下にし
てセットし、研磨荷重が30kPaになるように重りを
のせた。定盤上に上記の酸化セリウムスラリー(A−
1)(固形分:2重量%)と陰イオン性界面活性剤液
(B−1)を各々25ml/minの速度で送り、定盤
の直前で1液の研磨剤になるようにノズルを調節して滴
下しながら、定盤を40rpmで2分間回転させ、絶縁
膜を研磨した。滴下した研磨剤のpHは7.5、粘度は
1.9mPa・sであった。研磨後ウエハをホルダーか
ら取り外して、流水で良く洗浄後、超音波洗浄機により
さらに20分間洗浄した。洗浄後、スピンドライヤーで
水滴を除去し、120℃の乾燥機で10分間乾燥させ
た。光干渉式膜厚測定装置を用いて、研磨前後の膜厚変
化を測定した。また、触針式段差計を用いて段差を測定
した。ここで用いた段差計の水平方向分解能は10μm
のため、10μm以下の密集した微細パターンについて
は微細パターンの密集部とその周辺部の幅20μm以上
の素子分離部との段差を測定した。さらに、ウエハ破断
面の走査型電子顕微鏡写真を撮影し、微細パターンの段
差を評価した。
(Formation of Element Separation 1-First Step) The above-mentioned (Formation of Element Separation) was carried out on a holder on which a suction pad for attaching a substrate was attached on a surface plate on which a polishing pad made of porous urethane resin was attached. 1) Patterning of the substrate), the patterned silicon wafer was set with the silicon oxide film face down, and a weight was placed so that the polishing load was 30 kPa. The above cerium oxide slurry (A-
1) (solid content: 2% by weight) and an anionic surfactant solution (B-1) were sent at a rate of 25 ml / min each, and the nozzle was adjusted just before the platen so as to become a one-part abrasive. While dropping, the platen was rotated at 40 rpm for 2 minutes to polish the insulating film. The pH of the dropped abrasive was 7.5, and the viscosity was 1.9 mPa · s. After polishing, the wafer was removed from the holder, washed well with running water, and further washed with an ultrasonic cleaner for 20 minutes. After washing, water droplets were removed with a spin drier, and dried with a dryer at 120 ° C. for 10 minutes. The change in film thickness before and after polishing was measured using an optical interference type film thickness measuring device. In addition, a step was measured using a stylus type step meter. The horizontal resolution of the step gauge used here is 10 μm
Therefore, with respect to a dense fine pattern of 10 μm or less, a step between a dense portion of the fine pattern and an element isolation portion with a width of 20 μm or more at the periphery was measured. Further, a scanning electron microscope photograph of the fracture surface of the wafer was taken, and the step of the fine pattern was evaluated.

【0056】(素子分離の形成1−第二の工程)前記
(素子分離の形成1−第一の工程)で研磨したパターン
付きシリコンウエハ基板を、陰イオン性界面活性剤(B
−1)に代えて陰イオン性界面活性剤(C−1)を用い
た他は(素子分離の形成1−第一の工程)と同様にして
1分間研磨した。上記の研磨終了後にプラズマCVD酸
化珪素膜付きブランケットウエハ及び低圧CVD窒化珪
素膜付きブランケットウエハをそれぞれ1分間ずつ研磨
した。滴下した研磨剤のpHは7.3、粘度は1.2m
Pa・sであった。研磨後ウエハをホルダーから取り外
して、流水で良く洗浄後、超音波洗浄機によりさらに2
0分間洗浄した。洗浄後、スピンドライヤーで水滴を除
去し、120℃の乾燥機で10分間乾燥させた。光干渉
式膜厚測定装置を用いて、研磨前後の膜厚変化を測定し
た。また、パターン付きシリコンウエハについては触針
式段差計を用いて段差を測定した。ここで用いた段差計
の水平方向分解能は10μmのため、10μm以下の密
集した微細パターンについては微細パターンの密集部と
その周辺部の幅20μm以上の素子分離部との段差を測
定した。さらに、ウエハ破断面の走査型電子顕微鏡写真
を撮影し、微細パターンの段差を評価した。また、水銀
灯の光源下での目視観察では絶縁膜表面に傷はみられな
かった。
(Formation of Element Separation 1-Second Step) The silicon wafer substrate with the pattern polished in the above (Formation of Element Separation 1-First Step) is replaced with an anionic surfactant (B
Polishing was carried out for 1 minute in the same manner as in (formation of element separation 1-first step) except that anionic surfactant (C-1) was used instead of -1). After the above polishing, the blanket wafer with the plasma CVD silicon oxide film and the blanket wafer with the low pressure CVD silicon nitride film were polished for 1 minute each. The pH of the dropped abrasive is 7.3 and the viscosity is 1.2 m
Pa · s. After polishing, the wafer is removed from the holder, washed well with running water, and further washed with an ultrasonic cleaner.
Washed for 0 minutes. After washing, water droplets were removed with a spin drier, and dried with a dryer at 120 ° C. for 10 minutes. The change in film thickness before and after polishing was measured using an optical interference type film thickness measuring device. In addition, the step of the patterned silicon wafer was measured using a stylus-type step meter. Since the horizontal resolution of the step meter used here was 10 μm, for a dense fine pattern of 10 μm or less, the step between the dense portion of the fine pattern and the element isolation portion with a width of 20 μm or more at the periphery was measured. Further, a scanning electron microscope photograph of the fracture surface of the wafer was taken, and the step of the fine pattern was evaluated. Further, no damage was observed on the surface of the insulating film by visual observation under a light source of a mercury lamp.

【0057】(酸化セリウム粒子の作製2)炭酸セリウ
ム水和物2kgを白金製容器に入れ、780℃で2時間
空気中で焼成することにより黄白色の粉末を約1kg得
た。この粉末をX線回折法で相同定を行ったところ酸化
セリウムであることを確認した。酸化セリウム粉末1k
gをジェットミルを用いて乾式粉砕を行った。この酸化
セリウム粒子は、透過型電子顕微鏡による観察から粒子
径が5nm〜450nmであること、さらにBET法に
よる比表面積測定の結果、19m2/gであることがわ
かった。
(Preparation of Cerium Oxide Particles 2) 2 kg of cerium carbonate hydrate was placed in a platinum container and calcined at 780 ° C. for 2 hours in the air to obtain about 1 kg of yellowish white powder. When this powder was subjected to phase identification by an X-ray diffraction method, it was confirmed that the powder was cerium oxide. Cerium oxide powder 1k
g was dry-ground using a jet mill. Observation with a transmission electron microscope showed that the cerium oxide particles had a particle size of 5 nm to 450 nm, and that the specific surface area measured by the BET method was 19 m 2 / g.

【0058】(酸化セリウムスラリーの作製2)酸化セ
リウム粒子の作製1で作製した酸化セリウム粒子の代わ
りに酸化セリウム粒子の作製2で作製した酸化セリウム
粒子を使用した以外は(酸化セリウムスラリーの作製
1)と同様の方法で酸化セリウムスラリー(A−2)を
作製した。この酸化セリウムスラリー(A−2)のpH
は8.7であった。酸化セリウムスラリー(A−2)の
粒度分布をレーザー回折式粒度分布計で調べたところ、
平均粒子径が0.21μmと小さいことがわかった。ま
た、1.0μm以下の粒子が92.0%であった。
(Preparation of cerium oxide slurry 2) (Cerium oxide slurry preparation 1) except that the cerium oxide particles prepared in Preparation 2 were used instead of the cerium oxide particles prepared in Preparation 1 of cerium oxide particles. Cerium oxide slurry (A-2) was prepared in the same manner as in (1). PH of this cerium oxide slurry (A-2)
Was 8.7. When the particle size distribution of the cerium oxide slurry (A-2) was examined with a laser diffraction type particle size distribution meter,
The average particle size was found to be as small as 0.21 μm. Further, 92.0% of the particles had a size of 1.0 μm or less.

【0059】(陰イオン性界面活性剤液の作製2)分子
量5000のポリアクリル酸アンモニウム塩共重合体
(アクリル酸アンモニウム塩100mol%、アクリル
酸メチル0mol%)40重量%水溶液240gと脱イ
オン水2160gを混合し陰イオン性界面活性剤液(B
−2)とした。陰イオン性界面活性剤液(B−2)のp
Hは6.5であった。
(Preparation of Anionic Surfactant Solution 2) 240 g of a 40% by weight aqueous solution of a polyammonium acrylate copolymer having a molecular weight of 5,000 (100 mol% of ammonium acrylate, 0 mol% of methyl acrylate) and 2160 g of deionized water And an anionic surfactant solution (B)
-2). P of anionic surfactant solution (B-2)
H was 6.5.

【0060】(素子分離の形成2−基板のパターンニン
グ)p型Si基板に図3及び図4に示すようなテストパ
ターンを直径150mmのシリコンウエハに形成した。
パッド酸化膜(熱酸化膜)10nm(図示せず)、パッ
ド酸化膜の上に窒化珪素からなるストッパ膜15(LP
−CVD膜)を厚さT1が100nmとなるように成膜
し、素子分離部深さT3を500nmとなるようにエッ
チングした。凸部11の幅Xは0.35〜100μmと
し、素子分離部の幅YはXの1.5倍とした。さらに厚
さT2が800nmの酸化珪素膜をプラズマCVD法で
成膜した。
(Formation of Element Isolation—Patterning of Substrate) A test pattern as shown in FIGS. 3 and 4 was formed on a silicon wafer having a diameter of 150 mm on a p-type Si substrate.
Pad oxide film (thermal oxide film) 10 nm (not shown), stopper film 15 made of silicon nitride (LP)
-CVD film) thickness T 1 is then deposited to a 100 nm, was etched isolation region depth T 3 so that 500 nm. The width X of the convex portion 11 was 0.35 to 100 μm, and the width Y of the element isolation portion was 1.5 times X. Further, a silicon oxide film having a thickness T 2 of 800 nm was formed by a plasma CVD method.

【0061】(素子分離の形成2−第一の工程)多孔質
ウレタン樹脂製の研磨パッドを貼りつけた定盤上に、基
板取り付け用の吸着パッドを貼り付けたホルダーに前記
(素子分離の形成2−基板のパターンニング)で作製し
たパターン付きシリコンウエハを酸化珪素膜面を下にし
てセットし、研磨荷重が30kPaになるように重りを
のせた。定盤上に上記の酸化セリウムスラリー(A−
2)(固形分:2重量%)と陰イオン性界面活性剤液
(B−2)を各々25ml/minの速度で送り、定盤
の直前で1液の研磨剤になるようにノズルを調節して滴
下しながら、定盤を40rpmで2分間回転させ、絶縁
膜を研磨した。滴下した研磨剤のpHは7.0、粘度は
1.4mPa・sであった。研磨後ウエハをホルダーか
ら取り外して、流水で良く洗浄後、超音波洗浄機により
さらに20分間洗浄した。洗浄後、スピンドライヤーで
水滴を除去し、120℃の乾燥機で10分間乾燥させ
た。光干渉式膜厚測定装置を用いて、研磨前後の膜厚変
化を測定した。また、触針式段差計を用いて段差を測定
した。ここで用いた段差計の水平方向分解能は10μm
のため、10μm以下の密集した微細パターンについて
は微細パターンの密集部とその周辺部の幅20μm以上
の素子分離部との段差を測定した。さらに、ウエハ破断
面の走査型電子顕微鏡写真を撮影し、微細パターンの段
差を評価した。
(Formation of Element Separation 2-First Step) The above-mentioned (Formation of Element Separation) was carried out on a holder on which a suction pad for attaching a substrate was attached on a surface plate on which a polishing pad made of porous urethane resin was attached. The patterned silicon wafer prepared in (2—Patterning of Substrate) was set with the silicon oxide film surface down, and a weight was placed so that the polishing load was 30 kPa. The above cerium oxide slurry (A-
2) (Solid content: 2% by weight) and anionic surfactant solution (B-2) are each sent at a rate of 25 ml / min, and the nozzle is adjusted so as to become a one-part abrasive immediately before the platen. While dropping, the platen was rotated at 40 rpm for 2 minutes to polish the insulating film. The pH of the dropped abrasive was 7.0, and the viscosity was 1.4 mPa · s. After polishing, the wafer was removed from the holder, washed well with running water, and further washed with an ultrasonic cleaner for 20 minutes. After washing, water droplets were removed with a spin drier, and dried with a dryer at 120 ° C. for 10 minutes. The change in film thickness before and after polishing was measured using an optical interference type film thickness measuring device. In addition, a step was measured using a stylus type step meter. The horizontal resolution of the step gauge used here is 10 μm
Therefore, for a dense fine pattern of 10 μm or less, a step between a dense portion of the fine pattern and an element isolation portion with a width of 20 μm or more around the dense portion was measured. Further, a scanning electron microscope photograph of the fracture surface of the wafer was taken, and the step of the fine pattern was evaluated.

【0062】(素子分離の形成2−第二の工程)前記
(素子分離の形成2−第一の工程)で研磨したパターン
付きシリコンウエハを、陰イオン性界面活性剤(B−
2)に代えて陰イオン性界面活性剤(C−1)を用いた
他は(素子分離の形成1−第一の工程)と同様にして1
分間研磨した。上記の研磨終了後にプラズマCVD酸化
珪素膜付きブランケットウエハ及び低圧CVD窒化珪素
膜付きブランケットウエハをそれぞれ1分間ずつ研磨し
た。上記の研磨終了後にプラズマCVD酸化珪素膜付き
ブランケットウエハ及び低圧CVD窒化珪素膜付きブラ
ンケットウエハをそれぞれ1分間ずつ研磨した。滴下し
た研磨剤のpHは7.3、粘度は1.2mPa・sであ
った。研磨後ウエハをホルダーから取り外して、流水で
良く洗浄後、超音波洗浄機によりさらに20分間洗浄し
た。洗浄後、スピンドライヤーで水滴を除去し、120
℃の乾燥機で10分間乾燥させた。光干渉式膜厚測定装
置を用いて、研磨前後の膜厚変化を測定した。また、パ
ターン付きシリコンウエハについては触針式段差計を用
いて段差を測定した。ここで用いた段差計の水平方向分
解能は10μmのため、10μm以下の密集した微細パ
ターンについては微細パターンの密集部とその周辺部の
幅20μm以上の素子分離部との段差を測定した。さら
に、ウエハ破断面の走査型電子顕微鏡写真を撮影し、微
細パターンの段差を評価した。また、水銀灯の光源下で
の目視観察では絶縁膜表面に傷はみられなかった。
(Formation of Element Isolation—Second Step) The silicon wafer with the pattern polished in the above (Formation of Element Isolation—First Step) is replaced with an anionic surfactant (B-
Except for using an anionic surfactant (C-1) in place of 2), the same procedure as in (Formation of element separation 1-first step) was repeated except that 1).
Polished for minutes. After the above polishing, the blanket wafer with the plasma CVD silicon oxide film and the blanket wafer with the low pressure CVD silicon nitride film were polished for 1 minute each. After the above polishing, the blanket wafer with the plasma CVD silicon oxide film and the blanket wafer with the low pressure CVD silicon nitride film were polished for 1 minute each. The pH of the dropped abrasive was 7.3, and the viscosity was 1.2 mPa · s. After polishing, the wafer was removed from the holder, washed well with running water, and further washed with an ultrasonic cleaner for 20 minutes. After washing, water droplets were removed with a spin dryer,
It dried for 10 minutes with the dryer of ° C. The change in film thickness before and after polishing was measured using an optical interference type film thickness measuring device. In addition, the step of the patterned silicon wafer was measured using a stylus-type step meter. Since the horizontal resolution of the step meter used here was 10 μm, for a dense fine pattern of 10 μm or less, the step between the dense portion of the fine pattern and the element isolation portion with a width of 20 μm or more at the periphery was measured. Further, a scanning electron microscope photograph of the fracture surface of the wafer was taken, and the step of the fine pattern was evaluated. Further, no damage was observed on the surface of the insulating film by visual observation under a light source of a mercury lamp.

【0063】(素子分離の形成3−基板のパターンニン
グ)素子分離の形成1と全く同様にしてパターン付きウ
エハを作製した。
(Formation of Element Separation 3-Patterning of Substrate) A wafer with a pattern was produced in exactly the same manner as in Formation 1 of Element Separation.

【0064】(素子分離の形成3−第一の工程)素子分
離の形成1と全く同様にして第一の工程を行った。
(Formation of Element Isolation 3-First Step) The first step was performed in exactly the same manner as in the formation 1 of element isolation.

【0065】(素子分離の形成3−第二の工程)前記
(素子分離の形成3−第一の工程)で研磨したパターン
付きシリコンウエハを、陰イオン性界面活性剤(B−
1)に代えた脱イオン水を用いた他は(素子分離の形成
1−第一の工程)と同様にして1分間研磨した。上記の
研磨終了後にプラズマCVD酸化珪素膜付きブランケッ
トウエハ及び低圧CVD窒化珪素膜付きブランケットウ
エハをそれぞれ1分間ずつ研磨した。滴下した研磨剤の
pHは8.3、粘度は0.9mPa・sであった。研磨
後ウエハをホルダーから取り外して、流水で良く洗浄
後、超音波洗浄機によりさらに20分間洗浄した。洗浄
後、スピンドライヤーで水滴を除去し、120℃の乾燥
機で10分間乾燥させた。光干渉式膜厚測定装置を用い
て、研磨前後の膜厚変化を測定した。また、パターン付
きシリコンウエハについては触針式段差計を用いて段差
を測定した。ここで用いた段差計の水平方向分解能は1
0μmのため、10μm以下の密集した微細パターンに
ついては微細パターンの密集部とその周辺部の幅20μ
m以上の素子分離部との段差を測定した。さらに、ウエ
ハ破断面の走査型電子顕微鏡写真を撮影し、微細パター
ンの段差を評価した。また、水銀灯の光源下での目視観
察では絶縁膜表面に傷はみられなかった。
(Formation of Element Isolation 3-Second Step) The silicon wafer with the pattern polished in the above-mentioned (Formation of Element Isolation 3-First Step) is replaced with an anionic surfactant (B-
Polishing was carried out for 1 minute in the same manner as in (formation of element separation 1-first step) except that deionized water was used instead of 1). After the above polishing, the blanket wafer with the plasma CVD silicon oxide film and the blanket wafer with the low pressure CVD silicon nitride film were polished for 1 minute each. The pH of the dropped abrasive was 8.3, and the viscosity was 0.9 mPa · s. After polishing, the wafer was removed from the holder, washed well with running water, and further washed with an ultrasonic cleaner for 20 minutes. After washing, water droplets were removed with a spin drier, and dried with a dryer at 120 ° C. for 10 minutes. The change in film thickness before and after polishing was measured using an optical interference type film thickness measuring device. In addition, the step of the patterned silicon wafer was measured using a stylus-type step meter. The horizontal resolution of the step gauge used here is 1
Because of 0 μm, for a dense fine pattern of 10 μm or less, a width of 20 μm between a dense portion of the fine pattern and a peripheral portion thereof.
The level difference from the element separation part of m or more was measured. Further, a scanning electron microscope photograph of the fracture surface of the wafer was taken, and the step of the fine pattern was evaluated. Further, no damage was observed on the surface of the insulating film by visual observation under a light source of a mercury lamp.

【0066】(素子分離の形成4−第二の工程)前記
(素子分離の形成3−第一の工程)で研磨したパターン
付きシリコンウエハを、2%フッ化水素酸水溶液中に2
0分間浸漬して残留酸化珪素膜をエッチングした。エッ
チング後ウエハをホルダーから取り外して、流水で良く
洗浄後、超音波洗浄機によりさらに20分間洗浄した。
洗浄後、スピンドライヤーで水滴を除去し、120℃の
乾燥機で10分間乾燥させた。光干渉式膜厚測定装置を
用いて、研磨前後の膜厚変化を測定した。また、パター
ン付きシリコンウエハについては触針式段差計を用いて
段差を測定した。ここで用いた段差計の水平方向分解能
は10μmのため、10μm以下の密集した微細パター
ンについては微細パターンの密集部とその周辺部の幅2
0μm以上の素子分離部との段差を測定した。さらに、
ウエハ破断面の走査型電子顕微鏡写真を撮影し、微細パ
ターンの段差を評価した。また、水銀灯の光源下での目
視観察では絶縁膜表面に傷はみられなかった。
(Formation of Element Isolation 4-Second Step) The patterned silicon wafer polished in the above (Formation of Element Isolation 3-First Step) is placed in a 2% aqueous solution of hydrofluoric acid.
The remaining silicon oxide film was etched by immersion for 0 minutes. After the etching, the wafer was removed from the holder, washed well with running water, and further washed with an ultrasonic cleaner for 20 minutes.
After washing, water droplets were removed with a spin drier, and dried with a dryer at 120 ° C. for 10 minutes. The change in film thickness before and after polishing was measured using an optical interference type film thickness measuring device. In addition, the step of the patterned silicon wafer was measured using a stylus-type step meter. Since the horizontal resolution of the step meter used here is 10 μm, the width of the dense portion of the fine pattern and its peripheral portion is 2 for a dense fine pattern of 10 μm or less.
The level difference from the element separation part of 0 μm or more was measured. further,
Scanning electron micrographs of the fracture surface of the wafer were taken, and the steps of the fine pattern were evaluated. Further, no damage was observed on the surface of the insulating film by visual observation under a light source of a mercury lamp.

【0067】比較例 (素子分離の形成5)多孔質ウレタン樹脂製の研磨パッ
ドを貼りつけた定盤上に、基板取り付け用の吸着パッド
を貼り付けたホルダーに実施例(素子分離の形成1−基
板のパターンニング)で作製したものと同様のパターン
付きシリコンウエハを酸化珪素膜面を下にしてセット
し、研磨荷重が30kPaになるように重りをのせた。
定盤上に市販シリカ研磨剤(SiO2粒子濃度12.5
重量%)を50ml/minの速度で送って滴下しなが
ら、定盤を40rpmで8分間回転させ、絶縁膜を研磨
した。上記の研磨終了後にプラズマCVD酸化珪素膜付
きブランケットウエハ及び低圧CVD窒化珪素膜付きブ
ランケットウエハをそれぞれ1分間ずつ研磨した。滴下
した市販シリカ研磨剤のpHは10.3、粘度は8mP
a・sであった。研磨後ウエハをホルダーから取り外し
て、流水で良く洗浄後、超音波洗浄機によりさらに20
分間洗浄した。洗浄後、スピンドライヤーで水滴を除去
し、120℃の乾燥機で10分間乾燥させた。光干渉式
膜厚測定装置を用いて、研磨前後の膜厚変化を測定し
た。膜厚測定から幅20μmのストッパ膜上には絶縁膜
は残留していないことを確認した。また、触針式段差計
を用いて段差を測定した。ここで用いた段差計の水平方
向分解能は10μmのため、10μm以下の密集した微
細パターンについては微細パターンの密集部とその周辺
部の幅20μm以上の素子分離部との段差を測定した。
さらに、ウエハ破断面の走査型電子顕微鏡写真を撮影
し、微細パターンの段差を評価した。また、水銀灯の光
源下での目視観察では絶縁膜表面に傷はみられなかっ
た。
Comparative Example (Formation of Element Separation 5) An example (Formation 1 of Element Separation 1) was carried out on a holder on which a suction pad for attaching a substrate was stuck on a surface plate on which a polishing pad made of porous urethane resin was stuck. A silicon wafer with a pattern similar to that produced in (Patterning of Substrate) was set with the silicon oxide film surface down, and a weight was applied so that the polishing load was 30 kPa.
A commercially available silica abrasive (SiO 2 particle concentration 12.5
(% By weight) was fed at a rate of 50 ml / min while the platen was rotated at 40 rpm for 8 minutes to polish the insulating film. After the above polishing, the blanket wafer with the plasma CVD silicon oxide film and the blanket wafer with the low pressure CVD silicon nitride film were polished for 1 minute each. The pH of the dropped commercial silica abrasive is 10.3 and the viscosity is 8 mP
a · s. After polishing, the wafer is removed from the holder, washed well with running water, and then further cleaned with an ultrasonic cleaner.
Washed for minutes. After washing, water droplets were removed with a spin drier, and dried with a dryer at 120 ° C. for 10 minutes. The change in film thickness before and after polishing was measured using an optical interference type film thickness measuring device. From the film thickness measurement, it was confirmed that no insulating film remained on the stopper film having a width of 20 μm. In addition, a step was measured using a stylus type step meter. Since the horizontal resolution of the step meter used here was 10 μm, for a dense fine pattern of 10 μm or less, the step between the dense portion of the fine pattern and the element isolation portion with a width of 20 μm or more at the periphery was measured.
Further, a scanning electron microscope photograph of the fracture surface of the wafer was taken, and the step of the fine pattern was evaluated. Further, no damage was observed on the surface of the insulating film by visual observation under a light source of a mercury lamp.

【0068】表1に本発明による素子分離形成方法を適
用した場合及び比較例による場合の膜厚、及び段差の測
定結果を示す(単位nm)。
Table 1 shows the measurement results (unit: nm) of the film thickness and the step when the element isolation forming method according to the present invention is applied and according to the comparative example.

【0069】[0069]

【表1】 表1に示したように、本発明による素子分離形成法では
最終段差は50nm以下と小さく、しかもストッパ膜厚
のばらつきも小さい。トレンチ素子分離では最終段差が
小さく、ストッパ膜厚ばらつきの小さいことが望ましい
ので、本発明は素子分離の形成に好ましい。比較例では
CMPに広く用いられているシリカ研磨剤で通常の一段
研磨により素子分離構造を作製した結果を示した。比較
例ではストッパ膜厚のばらつきが本発明による結果より
も大きく、また段差のパターンサイズ依存性が大きい。
[Table 1] As shown in Table 1, in the element isolation forming method according to the present invention, the final step is as small as 50 nm or less, and the variation in the stopper film thickness is also small. Since it is desirable that the final step is small and the stopper film thickness variation is small in the trench element isolation, the present invention is preferable for forming the element isolation. In the comparative example, the result of forming an element isolation structure by ordinary single-step polishing using a silica abrasive widely used in CMP was shown. In the comparative example, the variation in the stopper film thickness is larger than the result according to the present invention, and the step size largely depends on the pattern size.

【0070】[0070]

【発明の効果】本発明により、エッチバック工程を設け
なくても、簡単な工程により半導体素子分離を形成する
ことができる。
According to the present invention, a semiconductor device isolation can be formed by a simple process without providing an etch-back process.

【0071】また、本発明により、絶縁膜の傷を低減で
き、また絶縁膜の膜厚ばらつきを低減することができ
る。
Further, according to the present invention, scratches on the insulating film can be reduced, and variations in the thickness of the insulating film can be reduced.

【図面の簡単な説明】[Brief description of the drawings]

【図1】図1は本発明による素子分離形成法を示す。FIG. 1 shows a device isolation forming method according to the present invention.

【図2】図2は従来の素子分離形成法を示す。FIG. 2 shows a conventional element isolation forming method.

【図3】図3はテストパターンの平面図を示す。FIG. 3 shows a plan view of a test pattern.

【図4】図4はテストパターンの断面図を示す。FIG. 4 shows a cross-sectional view of a test pattern.

【符号の説明】[Explanation of symbols]

1 ストッパ(窒化珪素)膜 2 Si基板 3 トレンチ 4 被研磨膜 5 残留酸化膜 6 素子分離部 7 エッチバック部 11 凸部 12 凹部 13 素子分離部 14 酸化珪素膜 15 ストッパ(窒化珪素)膜 16 Si基板 T1 窒化珪素膜厚(1000Å) T2 酸化珪素膜厚(8000Å) T3 素子分離部深さ(5000Å) X 凸部幅(0.35〜100μm) Y 素子分離部幅(1.5X)DESCRIPTION OF SYMBOLS 1 Stopper (silicon nitride) film 2 Si substrate 3 Trench 4 Polished film 5 Residual oxide film 6 Element separation part 7 Etch back part 11 Convex part 12 Concave 13 Element separation part 14 Silicon oxide film 15 Stopper (silicon nitride) film 16 Si substrate T 1 of silicon nitride film thickness (1000 Å) T 2 silicon oxide film thickness (8000 Å) T 3 element isolation portion depth (5000 Å) X convex width (0.35~100μm) Y isolation portion width (1.5X)

───────────────────────────────────────────────────── フロントページの続き (72)発明者 赤堀 聡彦 茨城県日立市東町四丁目13番1号 日立化 成工業株式会社茨城研究所内 (72)発明者 倉田 靖 茨城県つくば市和台48番 日立化成工業株 式会社筑波開発研究所内 (72)発明者 大槻 裕人 茨城県日立市東町四丁目13番1号 日立化 成工業株式会社山崎工場内 Fターム(参考) 5F032 AA35 AA44 AA77 DA03 DA04 DA24 DA33 DA78  ──────────────────────────────────────────────────続 き Continuing on the front page (72) Inventor Toshihiko Akahori 4-3-1-1, Higashicho, Hitachi City, Ibaraki Prefecture Inside the Ibaraki Research Laboratory, Hitachi Chemical Co., Ltd. (72) Inventor Hiroto Otsuki 4-1-1, Higashicho, Hitachi City, Ibaraki Prefecture Inside the Yamazaki Plant of Hitachi Chemical Co., Ltd. F term (reference) 5F032 AA35 AA44 AA77 DA03 DA04 DA24 DA33 DA78

Claims (9)

【特許請求の範囲】[Claims] 【請求項1】 半導体基板上面にストッパ膜を形成し、
該ストッパ膜及び該半導体基板をパターンニングして分
離溝を形成し、次いで、該ストッパ膜及び分離溝上に段
差のある絶縁膜を形成し、続く第一の工程で第一の研磨
剤を用いて絶縁膜の段差を0.2μm以下に平坦化し、
第二の工程で第二の研磨剤またはエッチング剤を用いて
ストッパ膜上の絶縁膜を除去することを特徴とする素子
分離形成方法。
A stopper film formed on an upper surface of the semiconductor substrate;
The stopper film and the semiconductor substrate are patterned to form a separation groove, then an insulating film having a step is formed on the stopper film and the separation groove, and then a first polishing agent is used in a first step. Flatten the step of the insulating film to 0.2 μm or less,
An element isolation forming method, comprising removing an insulating film on a stopper film using a second polishing agent or an etching agent in a second step.
【請求項2】 第一の工程で段差を0.1μm以下に平
坦化する請求項1記載の素子分離形成方法。
2. The method according to claim 1, wherein the step is flattened to 0.1 μm or less in the first step.
【請求項3】 第一の工程でストッパ膜上の絶縁膜厚さ
を50nm以上にする請求項1又は2記載の素子分離形
成方法。
3. The method according to claim 1, wherein the thickness of the insulating film on the stopper film is set to 50 nm or more in the first step.
【請求項4】 酸化セリウム、水、分散剤、陰イオン性
界面活性剤を含み、pH及び粘度が四角形A1(5.
5,1.0mPa・s)−B1(5.5,2.5mPa
・s)−C1(9.0,2.5mPa・s)−D1(8.
5,1.0mPa・s)で囲まれる範囲にある第一の研
磨剤を第一の工程で用いる請求項1〜3何れか記載の素
子分離形成方法。
4. A composition containing cerium oxide, water, a dispersant, an anionic surfactant and having a square A 1 (5.
5,1.0 mPa · s) −B 1 (5.5, 2.5 mPa
· S) -C 1 (9.0,2.5mPa · s) -D 1 (8.
4. The element isolation forming method according to claim 1, wherein the first abrasive in a range surrounded by 5,1.0 mPa · s) is used in the first step.
【請求項5】 第二の工程で研磨速度の比(絶縁膜研磨
速度/ストッパ膜研磨速度)が5以上の研磨剤を用いて
ストッパ膜上の絶縁膜を除去する請求項1〜4何れか記
載の素子分離形成方法。
5. The insulating film on the stopper film is removed by using a polishing agent having a polishing rate ratio (insulating film polishing rate / stopper film polishing rate) of 5 or more in the second step. The element isolation forming method according to the above.
【請求項6】 酸化セリウム、水、分散剤、陰イオン性
界面活性剤を含み、pH及び粘度が四角形A2(5.
5,0.9mPa・s)−B2(5.5,3.0mPa
・s)−C2(10.0,3.0mPa・s)−D
2(9.0,0.9mPa・s)で囲まれる範囲にある
第二の研磨剤を用いる請求項5記載の素子分離形成方
法。
6. A composition comprising cerium oxide, water, a dispersant, an anionic surfactant and having a pH and viscosity of square A 2 (5.
5,0.9 mPa · s) −B 2 (5.5, 3.0 mPa)
· S) -C 2 (10.0,3.0mPa · s) -D
6. The element isolation forming method according to claim 5, wherein the second abrasive in a range surrounded by 2 (9.0, 0.9 mPa · s) is used.
【請求項7】 第二の研磨剤の粘度η2と第一の研磨剤
の粘度η1の比(η2/η1)が0.4〜0.95である
請求項1〜6何れか記載の素子分離形成方法。
7. The method according to claim 1 , wherein the ratio (η 2 / η 1 ) of the viscosity η 2 of the second abrasive to the viscosity η 1 of the first abrasive is 0.4 to 0.95. The element isolation forming method according to the above.
【請求項8】 第二の工程で研磨速度の比(絶縁膜研磨
速度/ストッパ膜研磨速度)が5未満の第二の研磨剤を
用いてストッパ膜上の絶縁膜を除去する請求項1〜4何
れか記載の素子分離形成方法。
8. The method according to claim 1, wherein in the second step, the insulating film on the stopper film is removed using a second polishing agent having a polishing rate ratio (insulating film polishing rate / stopper film polishing rate) of less than 5. 4. The method for forming an element isolation according to any one of 4.
【請求項9】 第二の工程でエッチング剤を用いる請求
項1〜4何れか記載の素子分離形成方法。
9. The method according to claim 1, wherein an etching agent is used in the second step.
JP04606499A 1999-02-24 1999-02-24 Element isolation formation method Expired - Fee Related JP3725357B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP04606499A JP3725357B2 (en) 1999-02-24 1999-02-24 Element isolation formation method

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP04606499A JP3725357B2 (en) 1999-02-24 1999-02-24 Element isolation formation method

Related Child Applications (1)

Application Number Title Priority Date Filing Date
JP2005226942A Division JP4407592B2 (en) 2005-08-04 2005-08-04 Abrasive

Publications (2)

Publication Number Publication Date
JP2000243733A true JP2000243733A (en) 2000-09-08
JP3725357B2 JP3725357B2 (en) 2005-12-07

Family

ID=12736589

Family Applications (1)

Application Number Title Priority Date Filing Date
JP04606499A Expired - Fee Related JP3725357B2 (en) 1999-02-24 1999-02-24 Element isolation formation method

Country Status (1)

Country Link
JP (1) JP3725357B2 (en)

Cited By (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20020088718A (en) * 2001-05-21 2002-11-29 주식회사 하이닉스반도체 A method of device isolation using trench type isolation process
JP2003007656A (en) * 2001-06-26 2003-01-10 Sony Corp Method for manufacturing semiconductor device
JP2005175110A (en) * 2003-12-10 2005-06-30 Matsushita Electric Ind Co Ltd Manufacturing method of semiconductor device
JP2007305961A (en) * 2006-05-12 2007-11-22 Hynix Semiconductor Inc Chemical mechanical polishing slurry and polishing method using the same
US7833908B2 (en) 2003-05-12 2010-11-16 Sumco Corporation Slurry composition for chemical-mechanical polishing capable of compensating nanotopography effect and method for planarizing surface of semiconductor device using the same
US7951715B2 (en) 2003-07-31 2011-05-31 Fujitsu Semiconductor Limited Semiconductor device fabrication method
JP2012134343A (en) * 2010-12-22 2012-07-12 Lapis Semiconductor Co Ltd Formation method of inter-element separation layer
JP2013141041A (en) * 2006-10-04 2013-07-18 Hitachi Chemical Co Ltd Method for polishing substrate
JP2016018937A (en) * 2014-07-10 2016-02-01 ルネサスエレクトロニクス株式会社 Semiconductor device manufacturing method
JP2021168324A (en) * 2020-04-09 2021-10-21 信越半導体株式会社 Wafer polishing method and polishing equipment

Cited By (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20020088718A (en) * 2001-05-21 2002-11-29 주식회사 하이닉스반도체 A method of device isolation using trench type isolation process
JP2003007656A (en) * 2001-06-26 2003-01-10 Sony Corp Method for manufacturing semiconductor device
US7833908B2 (en) 2003-05-12 2010-11-16 Sumco Corporation Slurry composition for chemical-mechanical polishing capable of compensating nanotopography effect and method for planarizing surface of semiconductor device using the same
US7951715B2 (en) 2003-07-31 2011-05-31 Fujitsu Semiconductor Limited Semiconductor device fabrication method
JP2005175110A (en) * 2003-12-10 2005-06-30 Matsushita Electric Ind Co Ltd Manufacturing method of semiconductor device
JP2007305961A (en) * 2006-05-12 2007-11-22 Hynix Semiconductor Inc Chemical mechanical polishing slurry and polishing method using the same
JP2013141041A (en) * 2006-10-04 2013-07-18 Hitachi Chemical Co Ltd Method for polishing substrate
JP2012134343A (en) * 2010-12-22 2012-07-12 Lapis Semiconductor Co Ltd Formation method of inter-element separation layer
CN102610509A (en) * 2010-12-22 2012-07-25 拉碧斯半导体株式会社 Method of forming element isolation layer
JP2016018937A (en) * 2014-07-10 2016-02-01 ルネサスエレクトロニクス株式会社 Semiconductor device manufacturing method
JP2021168324A (en) * 2020-04-09 2021-10-21 信越半導体株式会社 Wafer polishing method and polishing equipment

Also Published As

Publication number Publication date
JP3725357B2 (en) 2005-12-07

Similar Documents

Publication Publication Date Title
KR20050006299A (en) Cmp abrasive, liquid additive for cmp abrasive and method for polishing substrate
JP2004297035A (en) Abrasive agent, polishing method, and manufacturing method of electronic component
JP4972829B2 (en) CMP polishing agent and substrate polishing method
JP2019157121A (en) Composition for polishing
JP5516594B2 (en) CMP polishing liquid, and polishing method and semiconductor substrate manufacturing method using the same
JP3725357B2 (en) Element isolation formation method
JP2003347248A (en) Cmp polishing agent for semiconductor insulating film and method of polishing substrate
JP4062977B2 (en) Abrasive and substrate polishing method
JPH10154673A (en) Cerium oxide abrasive material and substrate polishing method
JP4088811B2 (en) CMP polishing agent and substrate polishing method
JPH10102040A (en) Cerium oxide abrasive and grinding of substrate
JPH10106987A (en) Cerium oxide abrasive agent and polishing method of substrate
JP4407592B2 (en) Abrasive
JP2009266882A (en) Abrasive powder, polishing method of base using same, and manufacturing method of electronic component
JP2000160137A (en) Polishing agent and polishing process using the same
JP2000160136A (en) Polishing agent and polishing process using the same
JPH10102038A (en) Cerium oxide abrasive and grinding of substrate
JP4744656B2 (en) CMP polishing agent and substrate polishing method
JP4491857B2 (en) CMP polishing agent and substrate polishing method
JP2003158101A (en) Cmp abrasive and manufacturing method therefor
JP2000109810A (en) Polishing agent for cmp and polishing of substrate
JP2000192015A (en) Polishing agent for use in cmp and method for polishing substrate therewith
JP2009105455A (en) Method for forming element isolation
JP4608925B2 (en) Additive for CMP abrasives
JP4604727B2 (en) Additive for CMP abrasives

Legal Events

Date Code Title Description
A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20050804

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20050921

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090930

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090930

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100930

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100930

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110930

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110930

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120930

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120930

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130930

Year of fee payment: 8

S531 Written request for registration of change of domicile

Free format text: JAPANESE INTERMEDIATE CODE: R313531

S533 Written request for registration of change of name

Free format text: JAPANESE INTERMEDIATE CODE: R313533

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130930

Year of fee payment: 8

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

LAPS Cancellation because of no payment of annual fees