JP2000243774A - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法Info
- Publication number
- JP2000243774A JP2000243774A JP11046740A JP4674099A JP2000243774A JP 2000243774 A JP2000243774 A JP 2000243774A JP 11046740 A JP11046740 A JP 11046740A JP 4674099 A JP4674099 A JP 4674099A JP 2000243774 A JP2000243774 A JP 2000243774A
- Authority
- JP
- Japan
- Prior art keywords
- wafer
- film
- layer
- resin
- metal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W72/00—Interconnections or connectors in packages
- H10W72/01—Manufacture or treatment
- H10W72/012—Manufacture or treatment of bump connectors, dummy bumps or thermal bumps
Landscapes
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
- Electrodes Of Semiconductors (AREA)
Abstract
(57)【要約】
【課題】 チップサイズパッケージの製造の際に、メタ
ルポスト頭部の高さを実質同一にする。 【解決手段】 絶縁樹脂層rを流動性のある樹脂で被覆
すると、所定の放置時間が経過した後、絶縁樹脂層rの
表面は、フラットなる。そのため、メタルポスト8のサ
イズを同一にすれば、ウェハ全域に点在しているメタル
ポスト8頭部の高さ(ウェハ裏面からメタルポスト頭部
までの高さ)を実質同一にすることができる。従って半
田ボール12頭部の高さも均一となる。
ルポスト頭部の高さを実質同一にする。 【解決手段】 絶縁樹脂層rを流動性のある樹脂で被覆
すると、所定の放置時間が経過した後、絶縁樹脂層rの
表面は、フラットなる。そのため、メタルポスト8のサ
イズを同一にすれば、ウェハ全域に点在しているメタル
ポスト8頭部の高さ(ウェハ裏面からメタルポスト頭部
までの高さ)を実質同一にすることができる。従って半
田ボール12頭部の高さも均一となる。
Description
【0001】
【発明の属する技術分野】本発明は、チップサイズパッ
ケージとその製造方法に関する。チップサイズパッケー
ジ(Chip Size Package)は、CSPとも呼ばれ、チッ
プサイズと同等か、わずかに大きいパッケージの総称で
あり、高密度実装を目的としたパッケージである。本発
明は、CSPに採用されるメタルポストとこれを被覆す
る樹脂に関する。
ケージとその製造方法に関する。チップサイズパッケー
ジ(Chip Size Package)は、CSPとも呼ばれ、チッ
プサイズと同等か、わずかに大きいパッケージの総称で
あり、高密度実装を目的としたパッケージである。本発
明は、CSPに採用されるメタルポストとこれを被覆す
る樹脂に関する。
【0002】
【従来の技術】従来、この分野では、一般にBGA(Ba
ll Grid Array)と呼ばれ、面状に配列された複数のハ
ンダボールを持つ構造、ファインピッチBGAと呼ば
れ、BGAのボールピッチをさらに狭ピッチにして外形
がチップサイズに近くなった構造等が知られている。
ll Grid Array)と呼ばれ、面状に配列された複数のハ
ンダボールを持つ構造、ファインピッチBGAと呼ば
れ、BGAのボールピッチをさらに狭ピッチにして外形
がチップサイズに近くなった構造等が知られている。
【0003】また、最近では、「日経マイクロデバイ
ス」1998年8月号 44頁〜71頁に記載されたウ
エハーCSPがある。このウエハーCSPは、基本的に
は、チップのダイシング前に配線やアレイ状のパッドを
ウエハープロセス(前工程)で作り込むCSPである。
この技術によって、ウエハープロセスとパッケージ・プ
ロセス(後工程)が一体化され、パッケージ・コストが
大幅に低減できるようになることが期待されている。
ス」1998年8月号 44頁〜71頁に記載されたウ
エハーCSPがある。このウエハーCSPは、基本的に
は、チップのダイシング前に配線やアレイ状のパッドを
ウエハープロセス(前工程)で作り込むCSPである。
この技術によって、ウエハープロセスとパッケージ・プ
ロセス(後工程)が一体化され、パッケージ・コストが
大幅に低減できるようになることが期待されている。
【0004】ウエーハCSPの種類には、封止樹脂型と
再配線型がある。封止樹脂型は、従来のパッケージと同
様に表面を封止樹脂で覆った構造であり、チップ表面の
配線層上にメタルポストを形成し、その周囲を封止樹脂
で固める構造である。
再配線型がある。封止樹脂型は、従来のパッケージと同
様に表面を封止樹脂で覆った構造であり、チップ表面の
配線層上にメタルポストを形成し、その周囲を封止樹脂
で固める構造である。
【0005】一般にパッケージをプリント基板に搭載す
ると、プリント基板との熱膨張差によって発生した応力
がメタルポストに集中すると言われているが、樹脂封止
型では、メタルポストが長くなるため、応力が分散され
ると考えられている。
ると、プリント基板との熱膨張差によって発生した応力
がメタルポストに集中すると言われているが、樹脂封止
型では、メタルポストが長くなるため、応力が分散され
ると考えられている。
【0006】一方、再配線型は、図10に示すように、
封止樹脂を使わず、再配線を形成した構造である。つま
りチップ51の表面にAl電極52、配線層53、絶縁
層54が積層され、配線層53上にはメタルポスト55
が形成され、その上に半田バンプ56が形成されてい
る。配線層53は、半田バンプ56をチップ上に所定の
アレイ状に配置するための再配線として用いられる。
封止樹脂を使わず、再配線を形成した構造である。つま
りチップ51の表面にAl電極52、配線層53、絶縁
層54が積層され、配線層53上にはメタルポスト55
が形成され、その上に半田バンプ56が形成されてい
る。配線層53は、半田バンプ56をチップ上に所定の
アレイ状に配置するための再配線として用いられる。
【0007】封止樹脂型は、メタルポストを100μm
程度と長くし、これを封止樹脂で補強することにより、
高い信頼性が得られる。しかしながら、封止樹脂を形成
するプロセスは、後工程において金型を用いて実施する
必要があり、プロセスが複雑になる。
程度と長くし、これを封止樹脂で補強することにより、
高い信頼性が得られる。しかしながら、封止樹脂を形成
するプロセスは、後工程において金型を用いて実施する
必要があり、プロセスが複雑になる。
【0008】一方、再配線型では、プロセスは比較的単
純であり、しかも殆どの工程をウエーハプロセスで実施
できる利点がある。しかし、なんらかの方法で応力を緩
和し信頼性を高めることが必要とされている。
純であり、しかも殆どの工程をウエーハプロセスで実施
できる利点がある。しかし、なんらかの方法で応力を緩
和し信頼性を高めることが必要とされている。
【0009】また図11は、図10の配線層53を省略
したものであり、Al電極52が露出した開口部を形成
し、この開口部には、メタルポスト55とAl電極52
との間にバリアメタル58を少なくとも一層形成し、こ
のメタルポスト55の上に半田ボール56が形成されて
いる。
したものであり、Al電極52が露出した開口部を形成
し、この開口部には、メタルポスト55とAl電極52
との間にバリアメタル58を少なくとも一層形成し、こ
のメタルポスト55の上に半田ボール56が形成されて
いる。
【0010】
【発明が解決しようとする課題】しかし図10では、配
線層53の下層の絶縁膜は、実質的にこの下層の膜の凹
凸をそのままトレースして形成するため、チップ全域に
形成される配線層53は、前記凹凸に従って形成され
る。従ってメタルポスト55の高さが一定であっても、
ウェハ全面に凹凸が形成されるため半導体基板裏面から
メタルポスト55までの高さが、バラバラとなる。
線層53の下層の絶縁膜は、実質的にこの下層の膜の凹
凸をそのままトレースして形成するため、チップ全域に
形成される配線層53は、前記凹凸に従って形成され
る。従ってメタルポスト55の高さが一定であっても、
ウェハ全面に凹凸が形成されるため半導体基板裏面から
メタルポスト55までの高さが、バラバラとなる。
【0011】図10は、例えばプリント基板やセラミッ
ク基板等の実装基板に半田付けされるが、半導体基板か
らの高さがバラバラであるため、半田ボールが実装基板
の導電パターンに電気的に接続されるものと、接続され
ないものが発生する問題があった。
ク基板等の実装基板に半田付けされるが、半導体基板か
らの高さがバラバラであるため、半田ボールが実装基板
の導電パターンに電気的に接続されるものと、接続され
ないものが発生する問題があった。
【0012】更には、軽薄短小の傾向からウェハ裏面を
削ることもあり、この場合、図12〜図13で説明する
金型に装着した場合、ウェハが割れる問題もあった。
削ることもあり、この場合、図12〜図13で説明する
金型に装着した場合、ウェハが割れる問題もあった。
【0013】これは図12に示すように、前記半導体ウ
ェハを装着した後、金型60、61、62内に樹脂63
を入れ、加圧溶融する。半導体チップ51は、メタルポ
スト55が多数立てられた状態で金型に配置され、樹脂
63が金型により押圧されてウェハ全面に被覆される。
ここで符号64は、金型から剥離するためのシートであ
る。
ェハを装着した後、金型60、61、62内に樹脂63
を入れ、加圧溶融する。半導体チップ51は、メタルポ
スト55が多数立てられた状態で金型に配置され、樹脂
63が金型により押圧されてウェハ全面に被覆される。
ここで符号64は、金型から剥離するためのシートであ
る。
【0014】しかし、メタルポスト頭部が全て金型やシ
ート64に当接されるように押圧されると、ウェハに歪
みが加わりウェハが割れる問題もあった。特にウェハ裏
面にゴミ(数μm〜数十μmの金属粒子)等が存在する
場合があり、この場合はこのゴミが支点に成ってウェハ
が押圧されるため、より割れやすい傾向があった。
ート64に当接されるように押圧されると、ウェハに歪
みが加わりウェハが割れる問題もあった。特にウェハ裏
面にゴミ(数μm〜数十μmの金属粒子)等が存在する
場合があり、この場合はこのゴミが支点に成ってウェハ
が押圧されるため、より割れやすい傾向があった。
【0015】
【課題を解決するための手段】本発明は上記の課題に鑑
みてなされ、第1に、配線層と当接する第1の絶縁層
を、流動性の材料から成し、前記ウェハに被着した後、
所定時間経過するとその表面が実質平坦性を持つ材料か
ら成し、前記第1の絶縁層が平坦化された後に、前記配
線層を形成する事で解決するものである。
みてなされ、第1に、配線層と当接する第1の絶縁層
を、流動性の材料から成し、前記ウェハに被着した後、
所定時間経過するとその表面が実質平坦性を持つ材料か
ら成し、前記第1の絶縁層が平坦化された後に、前記配
線層を形成する事で解決するものである。
【0016】例えば、パッシベーション膜3は、シリコ
ン基板の凹凸をトレースする。しかし、この上に、硬化
前の所定の粘度を有した樹脂を、前記パッシベーション
膜の頭部が完全に越える膜厚で被覆すれば、流動性を有
するが故にその表面をウェハ全域に渡って平坦化でき
る。従って硬化後の平坦な樹脂層rの上に配線層が形成
されるため、半導体チップに複数のメタルポストが形成
されても、基板裏面からメタルポスト頭部までの高さは
全て均一となる。
ン基板の凹凸をトレースする。しかし、この上に、硬化
前の所定の粘度を有した樹脂を、前記パッシベーション
膜の頭部が完全に越える膜厚で被覆すれば、流動性を有
するが故にその表面をウェハ全域に渡って平坦化でき
る。従って硬化後の平坦な樹脂層rの上に配線層が形成
されるため、半導体チップに複数のメタルポストが形成
されても、基板裏面からメタルポスト頭部までの高さは
全て均一となる。
【0017】また材料を、スピンオンで形成することで
解決するものである。
解決するものである。
【0018】スピンオンは、通常の半導体装置の製造方
法において多数採用されている技術であり、別途設備も
なく簡単にできる。
法において多数採用されている技術であり、別途設備も
なく簡単にできる。
【0019】また前記樹脂から成る絶縁層を、流動性の
材料から成し、前記ウェハにスピンオンで被着した後、
所定時間経過するとその表面が実質平坦性を持つ材料か
ら成すことで解決するものである。
材料から成し、前記ウェハにスピンオンで被着した後、
所定時間経過するとその表面が実質平坦性を持つ材料か
ら成すことで解決するものである。
【0020】前述したように、メタルポスト頭部の高さ
はウェハ裏面から全て均一に形成できるが、ウェハに反
りが発生する場合がある。しかし金型法を採用せずに、
スピンオンで形成するため、押圧固化が不要となり、ウ
ェハクラックを防止することができる。
はウェハ裏面から全て均一に形成できるが、ウェハに反
りが発生する場合がある。しかし金型法を採用せずに、
スピンオンで形成するため、押圧固化が不要となり、ウ
ェハクラックを防止することができる。
【0021】また前述したスピンオンの代わりに、ディ
スペンサでウェハに樹脂を塗布しても可能である。
スペンサでウェハに樹脂を塗布しても可能である。
【0022】
【発明の実施の形態】次に、本発明の実施形態について
説明する。
説明する。
【0023】図9に於いて、図番1は、通常のワイヤボ
ンディングタイプのICチップに於いて、最上層のメタ
ル(ボンディングパッドとしても機能する所)の部分で
あり、このAl電極1のコンタクトホールCが形成され
る層間絶縁膜を図番2で示す。ここで符号1は、Al電
極と名称を付けたが、材料としてはAu、最近ではCu
も考えられる。あくまでもボンデイングが可能な材料で
有れば特に材料には限定されない。
ンディングタイプのICチップに於いて、最上層のメタ
ル(ボンディングパッドとしても機能する所)の部分で
あり、このAl電極1のコンタクトホールCが形成され
る層間絶縁膜を図番2で示す。ここで符号1は、Al電
極と名称を付けたが、材料としてはAu、最近ではCu
も考えられる。あくまでもボンデイングが可能な材料で
有れば特に材料には限定されない。
【0024】またこのコンタクトホールCの下層には、
メタルが複数層で形成され、例えばトランジスタ(MO
S型のトランジスタまたはBIP型のトランジスタ)、
拡散領域、ポリSiゲートまたはポリSi等とコンタク
トしている。
メタルが複数層で形成され、例えばトランジスタ(MO
S型のトランジスタまたはBIP型のトランジスタ)、
拡散領域、ポリSiゲートまたはポリSi等とコンタク
トしている。
【0025】ここで、本実施例は、MOS型、BIPで
も実施できる事は言うまでもない。
も実施できる事は言うまでもない。
【0026】また本構造は、一般には一層メタル、2層
メタル…と呼ばれるICである。
メタル…と呼ばれるICである。
【0027】つまり図示していないが、2層、3層…と
メタルが増加するに連れて、層間絶縁膜2の下層には、
各層のメタルや絶縁層が形成され、これらの界面が後述
する第1の溝TCに露出している。
メタルが増加するに連れて、層間絶縁膜2の下層には、
各層のメタルや絶縁層が形成され、これらの界面が後述
する第1の溝TCに露出している。
【0028】更には、パッシベーション膜を図番3で示
す。ここでパッシベーション膜3は、Si窒化膜、エポ
キシ樹脂またはポリイミド等でなり、更にこの上には、
絶縁樹脂層rが被覆されている。
す。ここでパッシベーション膜3は、Si窒化膜、エポ
キシ樹脂またはポリイミド等でなり、更にこの上には、
絶縁樹脂層rが被覆されている。
【0029】ここでパッシベーション膜として樹脂を採
用する場合、絶縁樹脂層rと同一材料でも良い。
用する場合、絶縁樹脂層rと同一材料でも良い。
【0030】本発明の特徴は、この絶縁樹脂層rにあ
る。後述するが、流動性を有する硬化前の樹脂が被覆さ
れているので、所定の時間この樹脂を放置することで絶
縁樹脂層rの表面をフラットにできる。
る。後述するが、流動性を有する硬化前の樹脂が被覆さ
れているので、所定の時間この樹脂を放置することで絶
縁樹脂層rの表面をフラットにできる。
【0031】例えば、絶縁樹脂層rは、後述するように
比較的低粘度でスピンオン等で被覆し、放置させること
でその表面をフラットにすることができる。そのため、
配線層7をフラットにすることができ、ウェハ裏面から
半田ボールまでの高さを一定にさせることができる。
比較的低粘度でスピンオン等で被覆し、放置させること
でその表面をフラットにすることができる。そのため、
配線層7をフラットにすることができ、ウェハ裏面から
半田ボールまでの高さを一定にさせることができる。
【0032】また図12のようにシート付きの樹脂を採
用する場合、硬化前に金型でフィルムを加圧した際、メ
タルポスト8頭部の高さが均一であるので全てのメタル
ポスト頭部をフィルム64に当接でき、精度の高いメタ
ル露出が可能となる。またメタルポスト頭部が全てフィ
ルムに当接しないと、メタルポスト全てが露出されな
い。そのため、ある程度の加圧が必用であるが、絶縁樹
脂層rがフラットになり、メタルポスト頭部とウェハ裏
面までの距離が実質的に全て均一となるため、金型の押
圧力も小さくてすむ。
用する場合、硬化前に金型でフィルムを加圧した際、メ
タルポスト8頭部の高さが均一であるので全てのメタル
ポスト頭部をフィルム64に当接でき、精度の高いメタ
ル露出が可能となる。またメタルポスト頭部が全てフィ
ルムに当接しないと、メタルポスト全てが露出されな
い。そのため、ある程度の加圧が必用であるが、絶縁樹
脂層rがフラットになり、メタルポスト頭部とウェハ裏
面までの距離が実質的に全て均一となるため、金型の押
圧力も小さくてすむ。
【0033】尚、メタルポストの詳細はプロセスにて説
明する。
明する。
【0034】またAl電極1上には、窒化Ti膜5が形
成されている。
成されている。
【0035】パッシベーション膜3と絶縁樹脂層rに
は、窒化Ti膜5を露出する開口部Kが形成され、ここ
には、配線層7のメッキ電極(シード層)としてCuの
薄膜層6が形成される。そしてこの上には、Cuメッキ
により形成される配線層7が形成される。
は、窒化Ti膜5を露出する開口部Kが形成され、ここ
には、配線層7のメッキ電極(シード層)としてCuの
薄膜層6が形成される。そしてこの上には、Cuメッキ
により形成される配線層7が形成される。
【0036】そして、配線層7を含むチップ全面には、
樹脂から成る樹脂層Rが形成される。ただし、図面上で
は省略しているが、樹脂層Rと配線層7、樹脂層Rとメ
タルポスト8の界面にはSi3N4膜が設けられても良
い。
樹脂から成る樹脂層Rが形成される。ただし、図面上で
は省略しているが、樹脂層Rと配線層7、樹脂層Rとメ
タルポスト8の界面にはSi3N4膜が設けられても良
い。
【0037】樹脂層Rは、図12に述べたように、金型
にて封止されても良い。また金型内のゴミ(本発明が解
決しようとする課題の欄で述べた)が原因でウェハが割
れやすいので、前記絶縁樹脂層rと同様に、流動性の樹
脂で、放置によりその表面がフラットになるものでもよ
い。
にて封止されても良い。また金型内のゴミ(本発明が解
決しようとする課題の欄で述べた)が原因でウェハが割
れやすいので、前記絶縁樹脂層rと同様に、流動性の樹
脂で、放置によりその表面がフラットになるものでもよ
い。
【0038】この場合、両方法共に熱硬化性、熱可塑性
樹脂であれば実施可能であり、特に熱硬化性樹脂とし
て、アミック酸フィルム、ポリイミド系、エポキシ系の
樹脂が好ましい。また熱可塑性樹脂であれば、熱可塑性
ポリマー(日立化成:ハイマル)等が好ましい。またア
ミック酸フィルムは30〜50%の収縮率である。
樹脂であれば実施可能であり、特に熱硬化性樹脂とし
て、アミック酸フィルム、ポリイミド系、エポキシ系の
樹脂が好ましい。また熱可塑性樹脂であれば、熱可塑性
ポリマー(日立化成:ハイマル)等が好ましい。またア
ミック酸フィルムは30〜50%の収縮率である。
【0039】ここで樹脂Rは、液状のアミック酸を主材
料としたものが用意され、ウェハ全面にスピンオンまた
はラミネート(真空)される。厚さは50〜150μm
程度である。その後、この樹脂Rは、熱硬化反応により
重合される。温度は、300°C以上である。しかし熱
硬化前のアミック酸より成る樹脂は、前記温度の基で活
性に成り、Cuと反応し、その界面を悪化させる問題が
ある。しかし、配線層の表面にSi3N4膜を被覆する事
により、このCuとの反応を防止することができる。こ
こでSi3N4膜の膜厚は、1000〜3000Å程度で
ある。
料としたものが用意され、ウェハ全面にスピンオンまた
はラミネート(真空)される。厚さは50〜150μm
程度である。その後、この樹脂Rは、熱硬化反応により
重合される。温度は、300°C以上である。しかし熱
硬化前のアミック酸より成る樹脂は、前記温度の基で活
性に成り、Cuと反応し、その界面を悪化させる問題が
ある。しかし、配線層の表面にSi3N4膜を被覆する事
により、このCuとの反応を防止することができる。こ
こでSi3N4膜の膜厚は、1000〜3000Å程度で
ある。
【0040】またSi3N4膜は、バリア性の優れた絶縁
膜で、SiO2膜は、Si3N4膜に比べバリア性に劣
る。しかしSiO2膜を採用する場合は、Si3N4膜よ
りもその膜厚を厚くする必要がある。またSi3N4膜
は、プラズマCVD法で形成できるので、そのステップ
カバレージも優れ、好ましい。更に、メタルポスト8を
形成した後、樹脂層Rを被覆するので、前記Si3N4膜
を形成するとCuから成る配線層7とアミック酸を主材
料とする樹脂層の反応を防止するばかりでなく、Cuか
ら成るメタルポスト8とアミック酸を主材料とする樹脂
層Rの反応も防止できる。
膜で、SiO2膜は、Si3N4膜に比べバリア性に劣
る。しかしSiO2膜を採用する場合は、Si3N4膜よ
りもその膜厚を厚くする必要がある。またSi3N4膜
は、プラズマCVD法で形成できるので、そのステップ
カバレージも優れ、好ましい。更に、メタルポスト8を
形成した後、樹脂層Rを被覆するので、前記Si3N4膜
を形成するとCuから成る配線層7とアミック酸を主材
料とする樹脂層の反応を防止するばかりでなく、Cuか
ら成るメタルポスト8とアミック酸を主材料とする樹脂
層Rの反応も防止できる。
【0041】前記樹脂Rは、硬化前の流動性を有する状
態の樹脂層Rを硬化すると、硬化の際中に収縮し、図7
の様に大幅にその膜厚が減少するものである。従って樹
脂層Rの表面は、メタルポスト8の頭部よりも下端に位
置し、メタルポスト8が露出されることになる。従っ
て、樹脂層Rを削り、頭部を露出させる必要がない。ま
たこの研磨工程で頭部を均一に露出させることは、非常
に難しい制御を必要とするが、樹脂の収縮により簡単に
露出させることができる。
態の樹脂層Rを硬化すると、硬化の際中に収縮し、図7
の様に大幅にその膜厚が減少するものである。従って樹
脂層Rの表面は、メタルポスト8の頭部よりも下端に位
置し、メタルポスト8が露出されることになる。従っ
て、樹脂層Rを削り、頭部を露出させる必要がない。ま
たこの研磨工程で頭部を均一に露出させることは、非常
に難しい制御を必要とするが、樹脂の収縮により簡単に
露出させることができる。
【0042】本工程は、もちろん収縮率の小さい樹脂R
を塗布し、硬化後にメタルポスト8の頭部を露出させる
ために研磨しても良い。
を塗布し、硬化後にメタルポスト8の頭部を露出させる
ために研磨しても良い。
【0043】従って、配線層7の端部にメタルポスト8
の頭部が顔を出し、メタルポスト8の頭部にバリアメタ
ルを形成することができる。ここでは、Ni10、Au
11が無電解メッキで形成されている。
の頭部が顔を出し、メタルポスト8の頭部にバリアメタ
ルを形成することができる。ここでは、Ni10、Au
11が無電解メッキで形成されている。
【0044】Cuから成るメタルポスト8の上に直接半
田ボールが形成されると、酸化されたCuが原因で半田
ボールとの接続強度が劣化する。また酸化防止のために
Auを直接形成すると、Auが拡散されるため、間にN
iが挿入されている。NiはCuの酸化防止をし、また
AuはNiの酸化防止をしている。従って半田ボールの
劣化および強度の劣化は抑制される。
田ボールが形成されると、酸化されたCuが原因で半田
ボールとの接続強度が劣化する。また酸化防止のために
Auを直接形成すると、Auが拡散されるため、間にN
iが挿入されている。NiはCuの酸化防止をし、また
AuはNiの酸化防止をしている。従って半田ボールの
劣化および強度の劣化は抑制される。
【0045】また、メタルポスト8の頭部に、半田ボー
ル12または半田バンプが形成される。
ル12または半田バンプが形成される。
【0046】ここで半田ボールと半田バンプの違いにつ
いて説明する。半田ボールは、予めボール状の半田が別
途用意され、メタルポスト8に固着されるものであり、
半田バンプは、配線層7、メタルポスト8を介して電解
メッキで形成されるものである。半田バンプは、最初は
厚みを有した膜として形成され、後熱処理により球状に
形成されるものである。
いて説明する。半田ボールは、予めボール状の半田が別
途用意され、メタルポスト8に固着されるものであり、
半田バンプは、配線層7、メタルポスト8を介して電解
メッキで形成されるものである。半田バンプは、最初は
厚みを有した膜として形成され、後熱処理により球状に
形成されるものである。
【0047】ここでは、図6の工程でシード層が取り除
かれるので、電解メッキは採用できず、実際は半田ボー
ルが用意される。
かれるので、電解メッキは採用できず、実際は半田ボー
ルが用意される。
【0048】最後にウェハ状態で用意されているチップ
個々の周囲には、TCで示す第1の溝が形成され、この
溝に絶縁樹脂層Rが埋め込まれている。ここでは工程の
簡略化から樹脂層Rと同一のものが形成されているが、
工程の簡略化を考慮しなければ同一である必要はない。
個々の周囲には、TCで示す第1の溝が形成され、この
溝に絶縁樹脂層Rが埋め込まれている。ここでは工程の
簡略化から樹脂層Rと同一のものが形成されているが、
工程の簡略化を考慮しなければ同一である必要はない。
【0049】この溝TCおよび樹脂層は、特徴となる所
であり、第1の溝TCよりも幅狭でなるダイシングブレ
ードDCによりフルカットされる。つまり第1の溝TC
とフルカットラインDLとの間には樹脂層が配置され、
耐湿劣化を引き起こす各層の界面端部を覆うことがで
き、素子劣化の防止が可能となる。
であり、第1の溝TCよりも幅狭でなるダイシングブレ
ードDCによりフルカットされる。つまり第1の溝TC
とフルカットラインDLとの間には樹脂層が配置され、
耐湿劣化を引き起こす各層の界面端部を覆うことがで
き、素子劣化の防止が可能となる。
【0050】また第2の特徴は、被覆材Hを設けること
にある。メタルポスト8が配線層7と当接する所の角部
(図9では符号Hで示される所)には、どうしてもスが
形成されやすい。これは、角部Hの奥まで樹脂層Rが行
き届かないためである。そのため低粘度のSOGや樹脂
をウェハ全面に塗布すれば、この角部を埋めなだらかに
する事ができるため、この後に樹脂層Rを被覆すればス
を防止する事ができる。
にある。メタルポスト8が配線層7と当接する所の角部
(図9では符号Hで示される所)には、どうしてもスが
形成されやすい。これは、角部Hの奥まで樹脂層Rが行
き届かないためである。そのため低粘度のSOGや樹脂
をウェハ全面に塗布すれば、この角部を埋めなだらかに
する事ができるため、この後に樹脂層Rを被覆すればス
を防止する事ができる。
【0051】またこの被覆材を第1の溝TCにも形成で
きる。特にこの第1の溝TCの側壁は、複数の界面が露
出しているので、この界面をカバーすることができ、樹
脂層Rと相まってチップの耐環境性を向上させることが
できる。
きる。特にこの第1の溝TCの側壁は、複数の界面が露
出しているので、この界面をカバーすることができ、樹
脂層Rと相まってチップの耐環境性を向上させることが
できる。
【0052】続いて図9の構造について図1よりその製
造方法を説明する。
造方法を説明する。
【0053】まず、Al電極1までを有するLSIがマ
トリツクス状に形成された半導体基板(ウエーハ)を準
備する。ここでは、前述したように1層メタル、2層メ
タル・・のICで、例えばトランジスタのソース電極、
ドレイン電極が一層目のメタルとして形成され、ドレイ
ン電極とコンタクトしたAl電極1が2層目のメタルと
して形成されている。
トリツクス状に形成された半導体基板(ウエーハ)を準
備する。ここでは、前述したように1層メタル、2層メ
タル・・のICで、例えばトランジスタのソース電極、
ドレイン電極が一層目のメタルとして形成され、ドレイ
ン電極とコンタクトしたAl電極1が2層目のメタルと
して形成されている。
【0054】ここではドレイン電極が露出する層間絶縁
膜2の開口部Cを形成した後、ウェハ全面にAlを主材
料とする電極材料、窒化Ti膜5を形成し、ホトレジス
トをマスクとして、Al電極1と窒化Ti膜5を所定の
形状にドライエッチングしている。
膜2の開口部Cを形成した後、ウェハ全面にAlを主材
料とする電極材料、窒化Ti膜5を形成し、ホトレジス
トをマスクとして、Al電極1と窒化Ti膜5を所定の
形状にドライエッチングしている。
【0055】ここでは、パシベーション膜3を形成し、
この後開口した開口部Cの上からバリアメタルを形成す
るのと違い、バリアメタルとしての窒化Ti膜も含めて
ホトレジストで一度に形成でき、工程数の簡略が可能と
なる。
この後開口した開口部Cの上からバリアメタルを形成す
るのと違い、バリアメタルとしての窒化Ti膜も含めて
ホトレジストで一度に形成でき、工程数の簡略が可能と
なる。
【0056】また窒化Ti膜5は、後に形成するCuの
薄膜層6のバリアメタルとして機能している。しかも窒
化Ti膜は、反射防止膜として有効であることにも着目
している。つまりパターニングの際に使用されるレジス
トのハレーション防止としても有効である。ハレーショ
ン防止として最低1200Å〜1300Å程度必要であ
り、またこれにバリアメタルの機能を兼ね備えるために
は、2000Å〜3000Å程度が好ましい。これ以上
厚く形成されると、今度は窒化Ti膜が原因でストレス
が発生する。また窒化Ti膜は樹脂との接着性が悪いた
め、樹脂層rとの接触は好ましくない。
薄膜層6のバリアメタルとして機能している。しかも窒
化Ti膜は、反射防止膜として有効であることにも着目
している。つまりパターニングの際に使用されるレジス
トのハレーション防止としても有効である。ハレーショ
ン防止として最低1200Å〜1300Å程度必要であ
り、またこれにバリアメタルの機能を兼ね備えるために
は、2000Å〜3000Å程度が好ましい。これ以上
厚く形成されると、今度は窒化Ti膜が原因でストレス
が発生する。また窒化Ti膜は樹脂との接着性が悪いた
め、樹脂層rとの接触は好ましくない。
【0057】またAl電極1と窒化Ti膜5がパターニ
ングされた後、全面にパッシベーション膜3が被覆され
る。パッシベーション膜として、ここではSi3N4膜が
採用されているが、ポリイミド等も可能である。(以上
図1参照) 続いて、パッシベーション膜3の表面に絶縁樹脂層rが
被覆される。この絶縁樹脂層は、ここでは、ポジ型の感
光性ポリイミド膜が採用され、約3〜5μm程度が被覆
されている。そして開口部Kが形成される。
ングされた後、全面にパッシベーション膜3が被覆され
る。パッシベーション膜として、ここではSi3N4膜が
採用されているが、ポリイミド等も可能である。(以上
図1参照) 続いて、パッシベーション膜3の表面に絶縁樹脂層rが
被覆される。この絶縁樹脂層は、ここでは、ポジ型の感
光性ポリイミド膜が採用され、約3〜5μm程度が被覆
されている。そして開口部Kが形成される。
【0058】この感光性ポリイミド膜を採用すること
で、図2の開口部Kのパターニングに於いて、別途ホト
レジストを形成して開口部Kを形成する必要が無くな
り、ガラス製のホトマスク、メタルマスクの採用により
工程の簡略化が実現できる。もちろんホトレジストでも
可能である。
で、図2の開口部Kのパターニングに於いて、別途ホト
レジストを形成して開口部Kを形成する必要が無くな
り、ガラス製のホトマスク、メタルマスクの採用により
工程の簡略化が実現できる。もちろんホトレジストでも
可能である。
【0059】しかもこのポリイミド膜は、図2(a)、
(b)で示すように平坦化の目的でも採用されている。
つまり半田ボール12の高さが全ての領域において均一
である為には、メタルポスト8の高さが全て於いて均一
である必要があり、配線層7もフラットに精度良く形成
される必要がある。その為にポリイミド樹脂を塗布し、
ある粘度を有した流動性を有する樹脂である故、硬化前
に所望の時間放置することでその表面をフラットにでき
るメリットを有する。
(b)で示すように平坦化の目的でも採用されている。
つまり半田ボール12の高さが全ての領域において均一
である為には、メタルポスト8の高さが全て於いて均一
である必要があり、配線層7もフラットに精度良く形成
される必要がある。その為にポリイミド樹脂を塗布し、
ある粘度を有した流動性を有する樹脂である故、硬化前
に所望の時間放置することでその表面をフラットにでき
るメリットを有する。
【0060】つまり(a)で示したように、流動性があ
り、所定時間の放置によりその表面がフラットになる樹
脂を被覆する。これはスピンオンでもディスペンサで塗
布しても良い。この方法で被覆された樹脂が、図の塗布
直前の樹脂層rである。
り、所定時間の放置によりその表面がフラットになる樹
脂を被覆する。これはスピンオンでもディスペンサで塗
布しても良い。この方法で被覆された樹脂が、図の塗布
直前の樹脂層rである。
【0061】この樹脂層rは、ウェハの凹凸の最高部を
完全に越える程度の膜厚で被覆され、所定時間の放置に
よりその流動性から表面がフラットになる。これが
(b)の放置後の絶縁樹脂層rである。
完全に越える程度の膜厚で被覆され、所定時間の放置に
よりその流動性から表面がフラットになる。これが
(b)の放置後の絶縁樹脂層rである。
【0062】従って絶縁樹脂層rがフラットになること
で、配線層7もフラットに形成される。
で、配線層7もフラットに形成される。
【0063】ここでAl電極1はLSIの外部接続用の
パッドも兼ね、半田ボール(半田バンプ)から成るチッ
プサイズパッケージとして形成しない時は、ワイヤボン
ディングパッドとして機能する部分である。(以上図2
参照) 続いて全面にCuの薄膜層6を形成する。このCuの薄
膜層6は、後に配線層7のメッキ電極となり、例えばス
パッタリングにより約1000〜2000Å程度の膜厚
で形成される。
パッドも兼ね、半田ボール(半田バンプ)から成るチッ
プサイズパッケージとして形成しない時は、ワイヤボン
ディングパッドとして機能する部分である。(以上図2
参照) 続いて全面にCuの薄膜層6を形成する。このCuの薄
膜層6は、後に配線層7のメッキ電極となり、例えばス
パッタリングにより約1000〜2000Å程度の膜厚
で形成される。
【0064】続いて、全面に例えばホトレジスト層PR
1を塗布し、配線層7の形成領域に対応するホトレジス
トPR1を取り除く。(以上図3参照) 続いて、このホトレジストPR1の開口部に露出するC
uの薄膜層6をメッキ電極とし、配線層7を形成する。
この配線層7は機械的強度を確保するために2〜5μm
程度に厚く形成する必要がある。ここでは、メッキ法を
用いて形成したが、蒸着やスパッタリング等で形成して
も良い。この蒸着やスパッタリングを採用する場合は、
シード層がいらないため、Cuの薄膜層6は、不要であ
る。
1を塗布し、配線層7の形成領域に対応するホトレジス
トPR1を取り除く。(以上図3参照) 続いて、このホトレジストPR1の開口部に露出するC
uの薄膜層6をメッキ電極とし、配線層7を形成する。
この配線層7は機械的強度を確保するために2〜5μm
程度に厚く形成する必要がある。ここでは、メッキ法を
用いて形成したが、蒸着やスパッタリング等で形成して
も良い。この蒸着やスパッタリングを採用する場合は、
シード層がいらないため、Cuの薄膜層6は、不要であ
る。
【0065】この後、ホトレジスト層PR1を除去す
る。前述したように、絶縁樹脂層rがフラットであるた
め、ウェハに数多く点在している配線層7は、全てフラ
ットに成る。(以上図4参照) 続いて、メタルポスト8が形成される領域を露出したホ
トレジストPR2を形成し、この露出部に電解メッキで
Cuのメタルポスト8を形成する。これもCuの薄膜層
6がメッキ電極として活用される。このメタルポスト
は、30〜150μm程度の高さに形成される。このメ
タルポスト8の高さは、チップサイズパッケージを固着
する実装基板の熱膨張係数により調整される。つまりポ
ストの高さが高いほど、膨張により発生する実装基板の
応力はより吸収できる。
る。前述したように、絶縁樹脂層rがフラットであるた
め、ウェハに数多く点在している配線層7は、全てフラ
ットに成る。(以上図4参照) 続いて、メタルポスト8が形成される領域を露出したホ
トレジストPR2を形成し、この露出部に電解メッキで
Cuのメタルポスト8を形成する。これもCuの薄膜層
6がメッキ電極として活用される。このメタルポスト
は、30〜150μm程度の高さに形成される。このメ
タルポスト8の高さは、チップサイズパッケージを固着
する実装基板の熱膨張係数により調整される。つまりポ
ストの高さが高いほど、膨張により発生する実装基板の
応力はより吸収できる。
【0066】ここでも電解メッキメッキ以外の方法とし
て、スパッタリングが考えられる。
て、スパッタリングが考えられる。
【0067】ここで第1の溝TCの形成タイミングは、
色々と考えられるが、第1のタイミングとしては、メタ
ルポストの形成後が考えられる。ここでは、ホトレジス
トPR2に第1の溝TCの形成予定ラインが形成されて
いれば、この予定のTCの露出部に沿ってダイシングが
可能となる。また別途第1の溝TCのみを露出させるホ
トレジストを形成すれば、メタルポスト8がレジストで
保護されているので、エッチングによってもダイシング
によっても形成できる。(以上図5参照) 続いて、ホトレジストPR2を除去し、配線層7をマス
クとしてCuの薄膜層6を除去する。またここではウェ
ハ全面に粘度の低いSOG膜や液状レジストを例えばス
ピンオンで形成しても良い。この時、スの形成されやす
い角部にこの角部をなだらかにする被覆部Hが形成され
る。また第1の溝TCの側壁に露出する界面にも極薄い
膜が被覆される。
色々と考えられるが、第1のタイミングとしては、メタ
ルポストの形成後が考えられる。ここでは、ホトレジス
トPR2に第1の溝TCの形成予定ラインが形成されて
いれば、この予定のTCの露出部に沿ってダイシングが
可能となる。また別途第1の溝TCのみを露出させるホ
トレジストを形成すれば、メタルポスト8がレジストで
保護されているので、エッチングによってもダイシング
によっても形成できる。(以上図5参照) 続いて、ホトレジストPR2を除去し、配線層7をマス
クとしてCuの薄膜層6を除去する。またここではウェ
ハ全面に粘度の低いSOG膜や液状レジストを例えばス
ピンオンで形成しても良い。この時、スの形成されやす
い角部にこの角部をなだらかにする被覆部Hが形成され
る。また第1の溝TCの側壁に露出する界面にも極薄い
膜が被覆される。
【0068】ここでは簡単な製法としてスピンオンを採
用したが、低温成膜可能なプラズマCVDでSiO2膜
やTEOS膜を形成しエッチバックしても良い。
用したが、低温成膜可能なプラズマCVDでSiO2膜
やTEOS膜を形成しエッチバックしても良い。
【0069】また、配線層7、メタルポスト8も含めて
全表面にプラズマCVD法でSi3N4膜被着してからこ
の被覆膜を形成しても良い。これは、後の工程で形成さ
れる硬化前の被覆膜HとCuが熱により反応する。その
ためこの界面が劣化する問題を有している。従って配線
層7、メタルポスト8は、全てこのSi3N4膜でカバー
する必要がある。このSi3N4膜は、界面の劣化が発生
しない場合は、もちろん省略が可能である。
全表面にプラズマCVD法でSi3N4膜被着してからこ
の被覆膜を形成しても良い。これは、後の工程で形成さ
れる硬化前の被覆膜HとCuが熱により反応する。その
ためこの界面が劣化する問題を有している。従って配線
層7、メタルポスト8は、全てこのSi3N4膜でカバー
する必要がある。このSi3N4膜は、界面の劣化が発生
しない場合は、もちろん省略が可能である。
【0070】また、メタルポスト8を形成した後に、S
i3N4膜を形成すれば、配線層7、メタルポスト8も含
めてカバーすることができる。またパターニングされて
露出している側面Mも一緒に保護する必要があるが、こ
こでは、両者をパターニングした後にSi3N4膜を被覆
するので、側面Mも一緒に保護される。
i3N4膜を形成すれば、配線層7、メタルポスト8も含
めてカバーすることができる。またパターニングされて
露出している側面Mも一緒に保護する必要があるが、こ
こでは、両者をパターニングした後にSi3N4膜を被覆
するので、側面Mも一緒に保護される。
【0071】前述したように第1の溝TCの形成タイミ
ングとして、前記Si3N4膜を形成した後でも良い。
ングとして、前記Si3N4膜を形成した後でも良い。
【0072】つまりSi3N4膜で全面を保護しているの
で、この状態で第1の溝TCをダイシングしたり、また
はエッチングできる。またSi3N4膜がウェハ全面に形
成されてあるため、メタルポスト8の酸化を防止するこ
とができる。
で、この状態で第1の溝TCをダイシングしたり、また
はエッチングできる。またSi3N4膜がウェハ全面に形
成されてあるため、メタルポスト8の酸化を防止するこ
とができる。
【0073】またSi3N4膜が設けられない場合でも、
樹脂層Rを第1の溝に埋め込む必要から、樹脂層Rを被
覆する前に第1の溝TCを形成する必要がある。(以上
図6参照) 続いて樹脂層Rを全面に塗布する。
樹脂層Rを第1の溝に埋め込む必要から、樹脂層Rを被
覆する前に第1の溝TCを形成する必要がある。(以上
図6参照) 続いて樹脂層Rを全面に塗布する。
【0074】この樹脂は、最初は流動性のあるもので、
図7(a)のように絶縁樹脂層Rの表面は、凹凸を有す
るが、所定の時間放置されることでフラットにる。
図7(a)のように絶縁樹脂層Rの表面は、凹凸を有す
るが、所定の時間放置されることでフラットにる。
【0075】また図7(b)に示すように、熱硬化反応
が終わるとその膜厚が大きく減少するものを採用しても
良い。
が終わるとその膜厚が大きく減少するものを採用しても
良い。
【0076】この樹脂は、流動性があるため硬化前に於
いてフラット性を実現でき、また膜厚の減少故に、メタ
ルポスト頭部より下端に位置される。
いてフラット性を実現でき、また膜厚の減少故に、メタ
ルポスト頭部より下端に位置される。
【0077】また絶縁樹脂層R、rは、次のメリットも
ある。一般に粘性のある樹脂をディスペンサで塗布する
と、前もって脱泡してあっても中に気泡を取り込んでし
まう問題がある。気泡を取り込んだまま熱硬化すると、
これからの工程やユーザー側での高温雰囲気使用で気泡
が破裂する問題がある。
ある。一般に粘性のある樹脂をディスペンサで塗布する
と、前もって脱泡してあっても中に気泡を取り込んでし
まう問題がある。気泡を取り込んだまま熱硬化すると、
これからの工程やユーザー側での高温雰囲気使用で気泡
が破裂する問題がある。
【0078】本工程では、スピンオンで塗布し、一回の
スピンで20〜30μm程度の膜厚に形成できるように
その粘性を調整してある。この結果、この膜厚よりも大
きな気泡は、膜の厚みが薄い故に弾けて消える。またこ
の膜厚よりも小さい気泡も、スピンオンの遠心力で外部
へ飛ばされる樹脂と一緒に外に飛ばされ、気泡無しの膜
が形成できる。
スピンで20〜30μm程度の膜厚に形成できるように
その粘性を調整してある。この結果、この膜厚よりも大
きな気泡は、膜の厚みが薄い故に弾けて消える。またこ
の膜厚よりも小さい気泡も、スピンオンの遠心力で外部
へ飛ばされる樹脂と一緒に外に飛ばされ、気泡無しの膜
が形成できる。
【0079】また絶縁樹脂層Rは、膜厚として50μm
〜100μm程度を必要とし、この場合、前述した原理
を採用し、スピンオンで複数回に分けて塗布し、気泡を
取り除きながら形成することができる。
〜100μm程度を必要とし、この場合、前述した原理
を採用し、スピンオンで複数回に分けて塗布し、気泡を
取り除きながら形成することができる。
【0080】もちろんスピンオンを採用せずに、ディス
ペンサで塗布しても良い。
ペンサで塗布しても良い。
【0081】更に、本絶縁樹脂層Rのポイントは、硬化
の際に収縮することである。一般に樹脂は、硬化後に於
いて、ある程度の収縮をしている。しかし本絶縁樹脂層
Rは、ベーク中に収縮し、絶縁樹脂層Rの表面がメタル
ポスト8の頭部よりも下端に位置される。従ってメタル
ポスト8の頭部が露出されるので、半田ボールの固着が
可能となる。
の際に収縮することである。一般に樹脂は、硬化後に於
いて、ある程度の収縮をしている。しかし本絶縁樹脂層
Rは、ベーク中に収縮し、絶縁樹脂層Rの表面がメタル
ポスト8の頭部よりも下端に位置される。従ってメタル
ポスト8の頭部が露出されるので、半田ボールの固着が
可能となる。
【0082】また半田ボールの強度を高めるためには、
メタルポスト8の側面も含めてメタルポスト頭部の露出
率を大きくする必要があるが、これも絶縁樹脂層Rの塗
布量をコントロールすることで露出率をコントロールす
ることができる。
メタルポスト8の側面も含めてメタルポスト頭部の露出
率を大きくする必要があるが、これも絶縁樹脂層Rの塗
布量をコントロールすることで露出率をコントロールす
ることができる。
【0083】また硬化した後、メタルポスト8の頭部に
極薄い膜が残存する場合もあるが、この場合は、簡単に
その表面を研磨またはプラズマアッシングすればよい。
特に前述したようにメタルポストの高さが均一になって
いるので、フラット性のある研磨板を採用すれば、全て
の頭部をクリーンにできる。
極薄い膜が残存する場合もあるが、この場合は、簡単に
その表面を研磨またはプラズマアッシングすればよい。
特に前述したようにメタルポストの高さが均一になって
いるので、フラット性のある研磨板を採用すれば、全て
の頭部をクリーンにできる。
【0084】また絶縁樹脂層Rを被覆した後、研磨でき
る程度に半硬化し、メタルポスト8の頭部近傍まで研磨
してから、完全に硬化しても良い。この場合、メタルポ
スト8の頭部には極薄い膜しか残存しないので、絶縁樹
脂層Rの収縮率が小さくても、絶縁樹脂層の収縮でメタ
ルポストを露出させることができる。つまり樹脂の収縮
率により、メタルポスト8の上に配置できる膜厚が決ま
るため、それに応じて研磨するか、しなくてすむか、ま
たどの程度研磨するかを決定しメタルポストを露出させ
ればよい。
る程度に半硬化し、メタルポスト8の頭部近傍まで研磨
してから、完全に硬化しても良い。この場合、メタルポ
スト8の頭部には極薄い膜しか残存しないので、絶縁樹
脂層Rの収縮率が小さくても、絶縁樹脂層の収縮でメタ
ルポストを露出させることができる。つまり樹脂の収縮
率により、メタルポスト8の上に配置できる膜厚が決ま
るため、それに応じて研磨するか、しなくてすむか、ま
たどの程度研磨するかを決定しメタルポストを露出させ
ればよい。
【0085】また被覆膜H、前記Si3N4膜が形成され
る場合は、メタルポストの頭部にその膜が形成されてい
るので、この場合は、ウエットエッチング、ドライエッ
チングまたは研磨で取り除かれる。
る場合は、メタルポストの頭部にその膜が形成されてい
るので、この場合は、ウエットエッチング、ドライエッ
チングまたは研磨で取り除かれる。
【0086】またこの樹脂層Rは、図12に示すよう
に、図6の状態のウェハを金型60、61、62に実装
し、樹脂層Rを金型にて押圧封止しても良い。この場
合、剥離性が考慮されて接着性が非常に小さいシート6
4が設けられる。
に、図6の状態のウェハを金型60、61、62に実装
し、樹脂層Rを金型にて押圧封止しても良い。この場
合、剥離性が考慮されて接着性が非常に小さいシート6
4が設けられる。
【0087】この場合、課題の欄にも説明したように、
絶縁樹脂層rがフラットになるため、メタルポスト8の
頭部も全域に渡り均一な高さとなる。従って、フィルム
にメタルポスト8の頭部が全て当接され、または当接さ
れなくても少しの押圧力で当接可能であるため、フィル
ムの剥離の後、メタルポスト頭部を全て露出させること
ができる。
絶縁樹脂層rがフラットになるため、メタルポスト8の
頭部も全域に渡り均一な高さとなる。従って、フィルム
にメタルポスト8の頭部が全て当接され、または当接さ
れなくても少しの押圧力で当接可能であるため、フィル
ムの剥離の後、メタルポスト頭部を全て露出させること
ができる。
【0088】更に露出したメタルポスト8にNi10と
Auがメッキされる。ここではCuの薄膜層6が配線層
7をマスクとして取り除かれているので、無電解メッキ
が採用され、Niが約1μm、Au11が約5000Å
で形成される。
Auがメッキされる。ここではCuの薄膜層6が配線層
7をマスクとして取り除かれているので、無電解メッキ
が採用され、Niが約1μm、Au11が約5000Å
で形成される。
【0089】メタルポスト頭部の上層まで絶縁樹脂層を
塗布し、これを研磨してゆくと、メタルポストの頭出し
が非常に難しい。またAuは、5000Å程度の膜厚で
最上層にあるため、フラットな研磨が実現されなけれ
ば、あるポストはAuが出ており、また別のポストは、
Auの上に絶縁樹脂層がかぶさり、また別のポストはA
uが削られている状態を作ってしまう。つまりNiの酸
化防止も兼ねているため、半田ボールの固着ができてい
る所、弱い所、全くできない所が発生する。
塗布し、これを研磨してゆくと、メタルポストの頭出し
が非常に難しい。またAuは、5000Å程度の膜厚で
最上層にあるため、フラットな研磨が実現されなけれ
ば、あるポストはAuが出ており、また別のポストは、
Auの上に絶縁樹脂層がかぶさり、また別のポストはA
uが削られている状態を作ってしまう。つまりNiの酸
化防止も兼ねているため、半田ボールの固着ができてい
る所、弱い所、全くできない所が発生する。
【0090】本発明は、メタルポスト8が露出している
ので、最終的にはバリアメタル10、11が精度高く形
成でき、半田ボール12の固着性も良好になる。
ので、最終的にはバリアメタル10、11が精度高く形
成でき、半田ボール12の固着性も良好になる。
【0091】この樹脂層Rは、収縮型で説明したが、前
述しているように研磨しても良い。つまり樹脂層Rでメ
タルポスト8を完全に覆い、その後メタルポスト8が露
出されるまで研磨しても良い。この研磨工程も樹脂層R
が第1の溝を埋めているので、第1の溝が原因で生じる
クラック等を防止することができる。(以上図7参照) 更に図示していないがウェハ表面を保護シートで覆い、
矢印のようにバックグラインドし、ウェハの厚みを薄く
する。(以上図8参照) 最後に、用意した半田ボール12を位置合わせして搭載
し、リフローする。そして、半導体基板をダイシング工
程により、スクライブラインに沿ってチップに分割し、
チップサイズ・パッケージとして完成する。
述しているように研磨しても良い。つまり樹脂層Rでメ
タルポスト8を完全に覆い、その後メタルポスト8が露
出されるまで研磨しても良い。この研磨工程も樹脂層R
が第1の溝を埋めているので、第1の溝が原因で生じる
クラック等を防止することができる。(以上図7参照) 更に図示していないがウェハ表面を保護シートで覆い、
矢印のようにバックグラインドし、ウェハの厚みを薄く
する。(以上図8参照) 最後に、用意した半田ボール12を位置合わせして搭載
し、リフローする。そして、半導体基板をダイシング工
程により、スクライブラインに沿ってチップに分割し、
チップサイズ・パッケージとして完成する。
【0092】ここで半田を溶融するタイミングは、ダイ
シングの前である。
シングの前である。
【0093】このダイシングは、特徴となるところであ
り、第1の溝TCよりも幅狭のダイシングブレードDC
を用意し、これを用いて第1の溝のほぼセンターでフル
カットする。第1の溝TCは、例えば半導体基板まで到
達しているハーフカットで実現されているため、半導体
基板から上層に形成される各層の界面端部は、前記被覆
樹脂H、樹脂層Rで保護されてCSPとなる。
り、第1の溝TCよりも幅狭のダイシングブレードDC
を用意し、これを用いて第1の溝のほぼセンターでフル
カットする。第1の溝TCは、例えば半導体基板まで到
達しているハーフカットで実現されているため、半導体
基板から上層に形成される各層の界面端部は、前記被覆
樹脂H、樹脂層Rで保護されてCSPとなる。
【0094】また次の特徴も有する。つまり図12、図
13で実現するチップサイズパッケージは、極薄いウェ
ハを金型内に装着し、樹脂63を押圧して封止する。し
かしウェハ裏面に小さな粒子が存在すると、ウェハがそ
の粒子を支点として割れてしまう問題があった。しかし
樹脂層Rをスピンオンで形成する場合は、この問題が無
くなる。(以上図9参照) 以上、本発明は、再配線型で説明してきたが、樹脂封止
型でも実施できることは言うまでもない。
13で実現するチップサイズパッケージは、極薄いウェ
ハを金型内に装着し、樹脂63を押圧して封止する。し
かしウェハ裏面に小さな粒子が存在すると、ウェハがそ
の粒子を支点として割れてしまう問題があった。しかし
樹脂層Rをスピンオンで形成する場合は、この問題が無
くなる。(以上図9参照) 以上、本発明は、再配線型で説明してきたが、樹脂封止
型でも実施できることは言うまでもない。
【0095】
【発明の効果】本発明によれば、第1に、配線層と当接
する第1の絶縁層を、流動性の材料から成し、前記ウェ
ハに被着した後、所定時間経過するとその表面が実質平
坦性を持つ材料から成し、前記第1の絶縁層が平坦化さ
れた後に、前記配線層を形成する事で、半導体チップに
複数のメタルポストが形成されても、基板裏面からメタ
ルポスト頭部までの高さは全て均一となる。
する第1の絶縁層を、流動性の材料から成し、前記ウェ
ハに被着した後、所定時間経過するとその表面が実質平
坦性を持つ材料から成し、前記第1の絶縁層が平坦化さ
れた後に、前記配線層を形成する事で、半導体チップに
複数のメタルポストが形成されても、基板裏面からメタ
ルポスト頭部までの高さは全て均一となる。
【0096】また材料を、スピンオンで形成すること
で、別途設備もなく簡単にできる。
で、別途設備もなく簡単にできる。
【0097】また前記樹脂から成る絶縁層を、金型法を
採用せずに、スピンオンで形成するため、押圧固化が不
要となり、ウェハクラックを防止することができる。
採用せずに、スピンオンで形成するため、押圧固化が不
要となり、ウェハクラックを防止することができる。
【図1】 本発明の実施形態に係る半導体装置の製造方
法を説明する図である。
法を説明する図である。
【図2】 本発明の実施形態に係る半導体装置の製造方
法を説明する図である。
法を説明する図である。
【図3】 本発明の実施形態に係る半導体装置の製造方
法を説明する図である。
法を説明する図である。
【図4】 本発明の実施形態に係る半導体装置の製造方
法を説明する図である。
法を説明する図である。
【図5】 本発明の実施形態に係る半導体装置の製造方
法を説明する図である。
法を説明する図である。
【図6】 本発明の実施形態に係る半導体装置の製造方
法を説明する図である。
法を説明する図である。
【図7】 本発明の実施形態に係る半導体装置の製造方
法を説明する図である。
法を説明する図である。
【図8】 本発明の実施形態に係る半導体装置の製造方
法を説明する図である。
法を説明する図である。
【図9】 本発明の実施形態に係る半導体装置の製造方
法を説明する図である。
法を説明する図である。
【図10】 従来のチップサイズパッケージを説明する
図である。
図である。
【図11】 従来のチップサイズパッケージを説明する
図である。
図である。
【図12】 金型を採用した半導体装置の製造方法を説
明する図である。
明する図である。
【図13】 金型を採用した半導体装置の製造方法を説
明する図である。
明する図である。
───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.7 識別記号 FI テーマコート゛(参考) H01L 21/92 604S (72)発明者 高尾 幸弘 大阪府守口市京阪本通2丁目5番5号 三 洋電機株式会社内 (72)発明者 篠木 裕之 大阪府守口市京阪本通2丁目5番5号 三 洋電機株式会社内 Fターム(参考) 4M104 BB02 BB04 BB05 BB09 BB30 DD52 DD53 EE05 EE14 EE17 EE18 HH20 5F033 HH08 HH11 HH33 JJ01 JJ07 JJ08 JJ11 JJ13 KK01 KK08 MM05 MM08 NN01 NN06 NN12 PP15 PP27 PP28 QQ09 QQ10 QQ12 QQ37 QQ42 QQ46 QQ73 QQ74 QQ75 RR04 RR06 RR21 RR22 SS15 SS21 TT04 VV07 XX01 XX18 XX19 XX33
Claims (3)
- 【請求項1】 金属電極パッドの一部を露出する第1の
開口部を有した第1の絶縁層をウェハに形成し、 前記第1の開口部から露出する前記金属電極パッドと接
続され、ウェハ表面に延在するCuより成る配線層を形
成し、 前記第1の絶縁層および前記配線層を含むウェハ表面に
樹脂から成る絶縁層を被覆し、 前記絶縁層から露出した前記メタルポストに半田ボール
(または半田バンプ)を形成し、 前記ウェハを個々の半導体装置にフルカットする半導体
装置の製造方法に於いて、 前記配線層と当接する前記第1の絶縁層は、流動性の材
料から成り、前記ウェハに被着した後、所定時間経過す
るとその表面が実質平坦性を持つ材料から成り、前記第
1の絶縁層が平坦化された後に、前記配線層を形成する
事を特徴とした半導体装置の製造方法。 - 【請求項2】 前記材料は、スピンオンで形成される請
求項1に記載の半導体装置の製造方法。 - 【請求項3】 前記樹脂から成る絶縁層は、流動性の材
料から成り、前記ウェハにスピンオンで被着した後、所
定時間経過するとその表面が実質平坦性を持つ材料から
成る請求項1または請求項2に記載の半導体装置の製造
方法。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP11046740A JP2000243774A (ja) | 1999-02-24 | 1999-02-24 | 半導体装置の製造方法 |
| US09/512,481 US6326701B1 (en) | 1999-02-24 | 2000-02-23 | Chip size package and manufacturing method thereof |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP11046740A JP2000243774A (ja) | 1999-02-24 | 1999-02-24 | 半導体装置の製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2000243774A true JP2000243774A (ja) | 2000-09-08 |
Family
ID=12755740
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP11046740A Pending JP2000243774A (ja) | 1999-02-24 | 1999-02-24 | 半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2000243774A (ja) |
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2001080299A1 (en) * | 2000-04-19 | 2001-10-25 | Toyo Kohan Co., Ltd. | Semiconductor device and fabrication method therefor |
| JP2007220869A (ja) * | 2006-02-16 | 2007-08-30 | Casio Comput Co Ltd | 半導体装置の製造方法 |
| JP2012089901A (ja) * | 2012-02-09 | 2012-05-10 | Rohm Co Ltd | 半導体装置 |
| US8564131B2 (en) | 2001-01-15 | 2013-10-22 | Rohm Co., Ltd. | Semiconductor device and method for manufacturing the same |
| WO2015033623A1 (ja) * | 2013-09-05 | 2015-03-12 | 三菱電機株式会社 | 半導体装置およびその製造方法 |
-
1999
- 1999-02-24 JP JP11046740A patent/JP2000243774A/ja active Pending
Cited By (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2001080299A1 (en) * | 2000-04-19 | 2001-10-25 | Toyo Kohan Co., Ltd. | Semiconductor device and fabrication method therefor |
| US8564131B2 (en) | 2001-01-15 | 2013-10-22 | Rohm Co., Ltd. | Semiconductor device and method for manufacturing the same |
| JP2007220869A (ja) * | 2006-02-16 | 2007-08-30 | Casio Comput Co Ltd | 半導体装置の製造方法 |
| JP2012089901A (ja) * | 2012-02-09 | 2012-05-10 | Rohm Co Ltd | 半導体装置 |
| WO2015033623A1 (ja) * | 2013-09-05 | 2015-03-12 | 三菱電機株式会社 | 半導体装置およびその製造方法 |
| JP6080961B2 (ja) * | 2013-09-05 | 2017-02-15 | 三菱電機株式会社 | 半導体装置およびその製造方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6479900B1 (en) | Semiconductor device and method of manufacturing the same | |
| US7459774B2 (en) | Stacked chip package using photosensitive polymer and manufacturing method thereof | |
| US11990411B2 (en) | Device chip scale package including a protective layer | |
| US6326701B1 (en) | Chip size package and manufacturing method thereof | |
| JP2001176899A (ja) | 半導体装置の製造方法 | |
| JP3548061B2 (ja) | 半導体装置の製造方法 | |
| JP3439144B2 (ja) | 半導体装置およびその製造方法 | |
| JP2019535135A (ja) | ウェーハレベルパッケージおよび方法 | |
| US6555459B1 (en) | Method of manufacturing a semiconductor device | |
| JP2003051580A (ja) | 半導体装置及びその製造方法 | |
| JP2001320013A (ja) | 半導体装置およびその製造方法 | |
| KR100609334B1 (ko) | 감광성 폴리머가 갭필된 적층 회로부재 및 그의 제조 방법 | |
| JP2000243754A (ja) | 半導体装置 | |
| TWI744628B (zh) | 晶片封裝件及其製作方法 | |
| CN101086979A (zh) | 半导体器件以及半导体器件的制造方法和安装方法 | |
| JP2009033153A (ja) | 半導体素子パッケージ用の相互接続構造およびその方法 | |
| JP3813367B2 (ja) | 半導体装置およびその製造方法 | |
| JP2001127095A (ja) | 半導体装置及びその製造方法 | |
| JP3706492B2 (ja) | 半導体装置およびその製造方法 | |
| US6329288B1 (en) | Semiconductor device and manufacturing method thereof | |
| JP3402086B2 (ja) | 半導体装置およびその製造方法 | |
| US12051652B2 (en) | Package structure and method of fabricating the same | |
| JP2000243774A (ja) | 半導体装置の製造方法 | |
| JP3723364B2 (ja) | 半導体装置の製造方法 | |
| JP2000164617A (ja) | チップサイズパッケージおよびその製造方法 |